JP2002057373A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JP2002057373A JP2002057373A JP2000239707A JP2000239707A JP2002057373A JP 2002057373 A JP2002057373 A JP 2002057373A JP 2000239707 A JP2000239707 A JP 2000239707A JP 2000239707 A JP2000239707 A JP 2000239707A JP 2002057373 A JP2002057373 A JP 2002057373A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor light
- light emitting
- emitting device
- light
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 フリップチップ型の発光素子をその実装面に
簡単に搭載固定できるとともに実装面方向に漏れる光を
有効に主光取出し面側に回収して発光輝度の向上が図れ
る半導体発光装置の提供。 【解決手段】 半導体発光素子Ａの光透過性の基板１側
を主光取出し面とし反対側の面を実装面側に向けてｎ側
及びｐ側の電極パッド２ａ，３ａを導通接続するフリッ
プチップ型の発光装置において、電極パッド２ａ，３ａ
を実装面にそれぞれ導通固定する導電性接着剤１４どう
しの接触がないように短絡防止帯を実装面に形成し、更
にこの短絡防止帯の表面に反射膜１３を形成してその上
に半導体発光素子Ａのｐ型層３の表面を直に接触させて
搭載する。
簡単に搭載固定できるとともに実装面方向に漏れる光を
有効に主光取出し面側に回収して発光輝度の向上が図れ
る半導体発光装置の提供。 【解決手段】 半導体発光素子Ａの光透過性の基板１側
を主光取出し面とし反対側の面を実装面側に向けてｎ側
及びｐ側の電極パッド２ａ，３ａを導通接続するフリッ
プチップ型の発光装置において、電極パッド２ａ，３ａ
を実装面にそれぞれ導通固定する導電性接着剤１４どう
しの接触がないように短絡防止帯を実装面に形成し、更
にこの短絡防止帯の表面に反射膜１３を形成してその上
に半導体発光素子Ａのｐ型層３の表面を直に接触させて
搭載する。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえば青色発光
のＧａＮ系化合物半導体を利用したフリップチップ型の
発光素子を備える半導体発光装置に係り、特に導電性接
着剤による導通固定を有効に利用して実装面側へ漏れる
光を回収して発光輝度を改善した半導体発光装置に関す
る。
のＧａＮ系化合物半導体を利用したフリップチップ型の
発光素子を備える半導体発光装置に係り、特に導電性接
着剤による導通固定を有効に利用して実装面側へ漏れる
光を回収して発光輝度を改善した半導体発光装置に関す
る。
【０００２】
【従来の技術】ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩ
ｎＡｌＧａＮ等のＧａＮ系化合物半導体を利用した青色
発光の発光素子は、結晶成長のための基板として現在で
はサファイアが最も一般的なものとして利用されてい
る。図６にサファイアを基板とするＧａＮ系化合物半導
体による発光素子の概略斜視図を示す。
ｎＡｌＧａＮ等のＧａＮ系化合物半導体を利用した青色
発光の発光素子は、結晶成長のための基板として現在で
はサファイアが最も一般的なものとして利用されてい
る。図６にサファイアを基板とするＧａＮ系化合物半導
体による発光素子の概略斜視図を示す。
【０００３】図６において、サファイアの基板１の上に
ＧａＮのｎ型層２及びｐ型層３を順に積層し、ｐ型層３
の一部をエッチングしてｎ型層２の表面にｎ側電極パッ
ド２ａを形成している。また、ｐ型層３の表面にはｐ側
電極パッド３ａを設け、図示の例ではこのｐ側電極パッ
ド３ａを除いた部分にｐ側透光性電極３ｂを形成してい
る。
ＧａＮのｎ型層２及びｐ型層３を順に積層し、ｐ型層３
の一部をエッチングしてｎ型層２の表面にｎ側電極パッ
ド２ａを形成している。また、ｐ型層３の表面にはｐ側
電極パッド３ａを設け、図示の例ではこのｐ側電極パッ
ド３ａを除いた部分にｐ側透光性電極３ｂを形成してい
る。
【０００４】このような半導体発光素子では、ｎ型層２
とｐ型層３との間の発光層からの光は、図においてｐ側
透光性電極３ｂを抜けて上に向かうものと、基板１のサ
ファイアが光透過性であることからこの基板１を抜けて
下に向かうものとが含まれる。そして、このことを利用
して、ワイヤによるボンディングに代えて、図７に示す
ようにバンプ電極によるリードフレーム側への導通固定
としたフリップチップ型のアセンブリとすることができ
る。
とｐ型層３との間の発光層からの光は、図においてｐ側
透光性電極３ｂを抜けて上に向かうものと、基板１のサ
ファイアが光透過性であることからこの基板１を抜けて
下に向かうものとが含まれる。そして、このことを利用
して、ワイヤによるボンディングに代えて、図７に示す
ようにバンプ電極によるリードフレーム側への導通固定
としたフリップチップ型のアセンブリとすることができ
る。
【０００５】図７において、ｎ側電極パッド２ａ及びｐ
側電極パッド３ａのそれぞれにはバンプ電極５１，５２
が予め形成され、リードフレームの一対のリード５３，
５４のマウント部５３ａ，５４ａにこれらのバンプ電極
５１，５２を超音波及び加熱を利用した圧着法によって
接合している。このようなフリップチップ型のアセンブ
リでは、図７において基板１の上面を主光取出し面とし
た発光が得られる。そして、発光層から側方及びｐ側透
光性電極３ｂから下方に抜ける光の成分は、マウント部
５３ａ，５４ａの表面をメッキ処理等によって反射面と
することによって、主光取出し面側に回収した発光が可
能となる。
側電極パッド３ａのそれぞれにはバンプ電極５１，５２
が予め形成され、リードフレームの一対のリード５３，
５４のマウント部５３ａ，５４ａにこれらのバンプ電極
５１，５２を超音波及び加熱を利用した圧着法によって
接合している。このようなフリップチップ型のアセンブ
リでは、図７において基板１の上面を主光取出し面とし
た発光が得られる。そして、発光層から側方及びｐ側透
光性電極３ｂから下方に抜ける光の成分は、マウント部
５３ａ，５４ａの表面をメッキ処理等によって反射面と
することによって、主光取出し面側に回収した発光が可
能となる。
【０００６】
【発明が解決しようとする課題】ところが、リード５
３，５４は二股状に分かれたものなので、ｐ側透光性電
極３ｂが対向する面にはギャップＧがあり、このギャッ
プＧを抜ける光については主光取出し面側への回収はで
きない。
３，５４は二股状に分かれたものなので、ｐ側透光性電
極３ｂが対向する面にはギャップＧがあり、このギャッ
プＧを抜ける光については主光取出し面側への回収はで
きない。
【０００７】一方、バンプ電極５１，５２は、ｎ側及び
ｐ側の電極パッド２ａ，３ａの厚さが薄くてマウント部
５３ａ，５４ａに搭載したときの短絡防止のためのスペ
ーサを兼ねる。このためバンプ電極５１，５２は或る程
度の肉厚を持たせたものとなるので、ｐ側透光性電極３
ｂとマウント部５３ａ，５４ａとの間に隙間ができ、こ
の部分は封止樹脂の層となる。したがって、マウント部
５３ａ，５４ａの搭載面を反射面としていても、ｐ側透
光性電極３ｂから抜けて封止樹脂層に入りマウント部５
３ａ，５４ａの反射面で反射されて再び入射する光路と
なるので、光の有効な回収はできない。
ｐ側の電極パッド２ａ，３ａの厚さが薄くてマウント部
５３ａ，５４ａに搭載したときの短絡防止のためのスペ
ーサを兼ねる。このためバンプ電極５１，５２は或る程
度の肉厚を持たせたものとなるので、ｐ側透光性電極３
ｂとマウント部５３ａ，５４ａとの間に隙間ができ、こ
の部分は封止樹脂の層となる。したがって、マウント部
５３ａ，５４ａの搭載面を反射面としていても、ｐ側透
光性電極３ｂから抜けて封止樹脂層に入りマウント部５
３ａ，５４ａの反射面で反射されて再び入射する光路と
なるので、光の有効な回収はできない。
【０００８】また、発光素子の静電気による破壊を防止
するため、静電気保護素子等と複合化したアセンブリと
することが既に提案されている。これは図８に示すよう
に、ツェナーダイオードを利用した静電気保護素子６１
の上に図６に示した発光素子を搭載して複合化素子と
し、静電気保護素子６１をリードフレームのリード６２
にマウントしたものである。
するため、静電気保護素子等と複合化したアセンブリと
することが既に提案されている。これは図８に示すよう
に、ツェナーダイオードを利用した静電気保護素子６１
の上に図６に示した発光素子を搭載して複合化素子と
し、静電気保護素子６１をリードフレームのリード６２
にマウントしたものである。
【０００９】静電気保護素子６１はたとえばｎ型シリコ
ン基板を用いたものでその底面に形成したｎ電極６１ｃ
を介してリード６２に導通させるとともに、上面にｎ電
極６１ａ及びｎ型シリコン基板の一部に形成したｐ型半
導体領域に対応させてｐ電極６１ｂを形成したものであ
る。そして、ｎ電極６１ａにｐ側電極パッド３ａ及びｐ
電極６１ｂにｎ側電極パッド２ａをバンプ５１，５２に
より接合して逆極性として導通させることで、高電圧に
より過電流が印加されたときには静電気保護素子６１へ
電流が流され、発光素子の静電破壊を防止する。
ン基板を用いたものでその底面に形成したｎ電極６１ｃ
を介してリード６２に導通させるとともに、上面にｎ電
極６１ａ及びｎ型シリコン基板の一部に形成したｐ型半
導体領域に対応させてｐ電極６１ｂを形成したものであ
る。そして、ｎ電極６１ａにｐ側電極パッド３ａ及びｐ
電極６１ｂにｎ側電極パッド２ａをバンプ５１，５２に
より接合して逆極性として導通させることで、高電圧に
より過電流が印加されたときには静電気保護素子６１へ
電流が流され、発光素子の静電破壊を防止する。
【００１０】このように静電気保護素子６１の上に半導
体発光素子を搭載すると、ｐ側透光性電極３ｂは静電気
保護素子６１の上に被さるので、この静電気保護素子６
１の表面を反射面として利用すれば、主光取出し面側へ
の光の回収が可能である。
体発光素子を搭載すると、ｐ側透光性電極３ｂは静電気
保護素子６１の上に被さるので、この静電気保護素子６
１の表面を反射面として利用すれば、主光取出し面側へ
の光の回収が可能である。
【００１１】しかしながら、静電気保護素子６１の表面
とｐ側透光性電極３ｂとの間にはバンプ電極５１，５２
によって隙間ができるので、この隙間の空気層または封
止樹脂層により図７の例と同様に光の回収が十分にでき
なくなる。
とｐ側透光性電極３ｂとの間にはバンプ電極５１，５２
によって隙間ができるので、この隙間の空気層または封
止樹脂層により図７の例と同様に光の回収が十分にでき
なくなる。
【００１２】このように、バンプ電極５１，５２による
リードフレーム側との接合では、発光素子とその搭載面
との間に隙間ができることから、フリップチップ型のア
センブリとした場合に反射光の回収効率が低下する傾向
にある。また、搭載面への接合の際には超音波等を利用
した加圧振動を加えたり溶着のための加熱を必要とする
ため、発光素子の半導体積層膜に対してダメージを与え
る恐れもあり、製品歩留りへの影響も無視できない。
リードフレーム側との接合では、発光素子とその搭載面
との間に隙間ができることから、フリップチップ型のア
センブリとした場合に反射光の回収効率が低下する傾向
にある。また、搭載面への接合の際には超音波等を利用
した加圧振動を加えたり溶着のための加熱を必要とする
ため、発光素子の半導体積層膜に対してダメージを与え
る恐れもあり、製品歩留りへの影響も無視できない。
【００１３】本発明において解決すべき課題は、フリッ
プチップ型の発光素子をその実装面に簡単に搭載固定で
きるとともに実装面方向に漏れる光を有効に主光取出し
面側に回収して発光輝度の向上が図れる半導体発光装置
を提供することにある。
プチップ型の発光素子をその実装面に簡単に搭載固定で
きるとともに実装面方向に漏れる光を有効に主光取出し
面側に回収して発光輝度の向上が図れる半導体発光装置
を提供することにある。
【００１４】
【課題を解決するための手段】本発明は、光透過性の基
板の上に化合物半導体を積層するとともにこの積層体の
表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体
発光素子と、前記ｐ側及びｎ側の電極を実装面に導通搭
載して前記基板側を主光取出し面とする半導体発光装置
であって、前記実装面には、前記ｎ側及びｐ側の電極の
間を抜ける位置関係として短絡防止帯を設け、前記ｎ側
及びｐ側の電極と前記実装面の導通接続部との間を、前
記短絡防止帯によって区画されたそれぞれの領域におい
て導電性接着剤により接合してなることを特徴とする。
板の上に化合物半導体を積層するとともにこの積層体の
表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体
発光素子と、前記ｐ側及びｎ側の電極を実装面に導通搭
載して前記基板側を主光取出し面とする半導体発光装置
であって、前記実装面には、前記ｎ側及びｐ側の電極の
間を抜ける位置関係として短絡防止帯を設け、前記ｎ側
及びｐ側の電極と前記実装面の導通接続部との間を、前
記短絡防止帯によって区画されたそれぞれの領域におい
て導電性接着剤により接合してなることを特徴とする。
【００１５】このような構成では、導電性接着剤を使用
しても半導体発光素子のｐ側及びｎ側の間に介在する短
絡防止帯によって、ｐ側及びｎ側のそれぞれを搭載面側
に接合する導電性接着剤が接触することがなく、短絡が
防止される。そして、導電性接着剤の厚さを適切にする
ことによって、半導体発光素子の積層膜の表面を短絡防
止帯の表面に近づけるとができ、この短絡防止帯の表面
を光反射性としておけば主光取出し面側への光の反射効
率を上げることができる。
しても半導体発光素子のｐ側及びｎ側の間に介在する短
絡防止帯によって、ｐ側及びｎ側のそれぞれを搭載面側
に接合する導電性接着剤が接触することがなく、短絡が
防止される。そして、導電性接着剤の厚さを適切にする
ことによって、半導体発光素子の積層膜の表面を短絡防
止帯の表面に近づけるとができ、この短絡防止帯の表面
を光反射性としておけば主光取出し面側への光の反射効
率を上げることができる。
【００１６】
【発明の実施の形態】請求項１に記載の発明は、光透過
性の基板の上に化合物半導体を積層するとともにこの積
層体の表面側にｐ側及びｎ側の電極をそれぞれ形成した
半導体発光素子と、前記ｐ側及びｎ側の電極を実装面に
導通搭載して前記基板側を主光取出し面とする半導体発
光装置であって、前記実装面には、前記ｎ側及びｐ側の
電極の間を抜ける位置関係として短絡防止帯を設け、前
記ｎ側及びｐ側の電極と前記実装面の導通接続部との間
を、前記短絡防止帯によって区画されたそれぞれの領域
において導電性接着剤により接合してなる半導体発光装
置であり、短絡防止帯によって、ｐ側及びｎ側のそれぞ
れを搭載面側に接合する導電性接着剤が接触することが
なく、短絡を防止できるという作用を有する。
性の基板の上に化合物半導体を積層するとともにこの積
層体の表面側にｐ側及びｎ側の電極をそれぞれ形成した
半導体発光素子と、前記ｐ側及びｎ側の電極を実装面に
導通搭載して前記基板側を主光取出し面とする半導体発
光装置であって、前記実装面には、前記ｎ側及びｐ側の
電極の間を抜ける位置関係として短絡防止帯を設け、前
記ｎ側及びｐ側の電極と前記実装面の導通接続部との間
を、前記短絡防止帯によって区画されたそれぞれの領域
において導電性接着剤により接合してなる半導体発光装
置であり、短絡防止帯によって、ｐ側及びｎ側のそれぞ
れを搭載面側に接合する導電性接着剤が接触することが
なく、短絡を防止できるという作用を有する。
【００１７】請求項２に記載の発明は、前記短絡防止帯
の表面を、前記化合物半導体の積層膜の表面からの光を
前記主光取出し面方向に反射させる反射面とし、前記積
層膜の表面を前記反射面に密着させてなる請求項１記載
の半導体発光装置であり、積層膜の表面から抜ける光を
短絡防止帯の表面に形成した反射面から直接反射させる
ので、主光取出し面側への光の回収効率を上げるという
作用を有する。
の表面を、前記化合物半導体の積層膜の表面からの光を
前記主光取出し面方向に反射させる反射面とし、前記積
層膜の表面を前記反射面に密着させてなる請求項１記載
の半導体発光装置であり、積層膜の表面から抜ける光を
短絡防止帯の表面に形成した反射面から直接反射させる
ので、主光取出し面側への光の回収効率を上げるという
作用を有する。
【００１８】請求項３に記載の発明は、前記反射面を前
記短絡防止帯の表面に形成した光反射性の膜としてなる
請求項２記載の半導体発光装置であり、実装面が光反射
性のない素材であっても反射性の膜を形成するだけでよ
く、多様な実装面の種類に対応できるという作用を有す
る。
記短絡防止帯の表面に形成した光反射性の膜としてなる
請求項２記載の半導体発光装置であり、実装面が光反射
性のない素材であっても反射性の膜を形成するだけでよ
く、多様な実装面の種類に対応できるという作用を有す
る。
【００１９】以下に、本発明の実施の形態の具体例を図
面を参照しながら説明する。
面を参照しながら説明する。
【００２０】図１は本発明の半導体発光装置の要部を示
す縦断面図、図２は半導体発光素子を除いて示す平面図
である。
す縦断面図、図２は半導体発光素子を除いて示す平面図
である。
【００２１】なお、本実施の形態は、最終工程において
レンズ機能を兼ねる樹脂によって樹脂封止されるＬＥＤ
ランプの例であり、また半導体発光素子は図６の例で示
したものと同様なので、同じ構成部材については共通の
符号で指示する。
レンズ機能を兼ねる樹脂によって樹脂封止されるＬＥＤ
ランプの例であり、また半導体発光素子は図６の例で示
したものと同様なので、同じ構成部材については共通の
符号で指示する。
【００２２】図１において、プリント配線基板（図示せ
ず）等に導通固定される二股状のリードフレームの一対
のリード４，５の上端にそれぞれ半円形状の平面形状で
あってその内周壁をすり鉢状に傾斜させたマウント部４
ａ，５ａが形成され、これらのマウント部４ａ，５ａに
跨がせて半導体発光素子Ａを導通固定している。
ず）等に導通固定される二股状のリードフレームの一対
のリード４，５の上端にそれぞれ半円形状の平面形状で
あってその内周壁をすり鉢状に傾斜させたマウント部４
ａ，５ａが形成され、これらのマウント部４ａ，５ａに
跨がせて半導体発光素子Ａを導通固定している。
【００２３】リード４，５のマウント部４ａ，５ａの底
面及び内周面は素材の金属光沢またはメッキを施すこと
によって半導体発光素子Ａから下方向及び側方に抜ける
光の反射面とする。
面及び内周面は素材の金属光沢またはメッキを施すこと
によって半導体発光素子Ａから下方向及び側方に抜ける
光の反射面とする。
【００２４】半導体発光素子Ａは、図６の例と同様に、
サファイアを利用した基板１、ＧａＮのｎ型層２とｐ型
層３、ｎ側電極パッド２ａとｐ側電極パッド３ａを備え
たものである。そして、基板１のサファイアは透明であ
ることから、ｎ型層２とｐ型層３との間の発光層からの
光はこの基板１の表面（図１においては上面）を主光取
出し面として放出される。また、金属蒸着法によって形
成されるｐ側電極パッド３ａを除いたｐ型層３の表面の
全体が発光面となり、この発光面からマウント部４ａ，
５ａへ光が放出される。なお、図６の例に示したよう
に、ｐ型層３の表面に透光性の電極を形成したものとし
てもよい。
サファイアを利用した基板１、ＧａＮのｎ型層２とｐ型
層３、ｎ側電極パッド２ａとｐ側電極パッド３ａを備え
たものである。そして、基板１のサファイアは透明であ
ることから、ｎ型層２とｐ型層３との間の発光層からの
光はこの基板１の表面（図１においては上面）を主光取
出し面として放出される。また、金属蒸着法によって形
成されるｐ側電極パッド３ａを除いたｐ型層３の表面の
全体が発光面となり、この発光面からマウント部４ａ，
５ａへ光が放出される。なお、図６の例に示したよう
に、ｐ型層３の表面に透光性の電極を形成したものとし
てもよい。
【００２５】マウント部４ａ，５ａの間には絶縁パッド
６を本実施の形態における短絡防止帯として架け渡して
固定するとともに、この絶縁パッド６の表面には反射膜
７を一体に形成する。絶縁パッド６は半導体発光素子Ａ
の搭載荷重に耐える機械的強度を持つ樹脂プレート等を
素材として予めマウント部４ａ，５ａの表面に溶着法等
によって固定されたものである。また、反射膜７は絶縁
性であってたとえばＡｇ，Ａｌ，Ｐｔ等の銀白色系金属
膜をＳｉＯXやＳｉＮX等の絶縁膜で覆ったものが利用で
き、絶縁パッド６の表面に予め一体に積層されたもので
ある。
６を本実施の形態における短絡防止帯として架け渡して
固定するとともに、この絶縁パッド６の表面には反射膜
７を一体に形成する。絶縁パッド６は半導体発光素子Ａ
の搭載荷重に耐える機械的強度を持つ樹脂プレート等を
素材として予めマウント部４ａ，５ａの表面に溶着法等
によって固定されたものである。また、反射膜７は絶縁
性であってたとえばＡｇ，Ａｌ，Ｐｔ等の銀白色系金属
膜をＳｉＯXやＳｉＮX等の絶縁膜で覆ったものが利用で
き、絶縁パッド６の表面に予め一体に積層されたもので
ある。
【００２６】絶縁パッド６は図２に示すように、半導体
発光素子Ａのｎ側及びｐ側の電極のパッド２ａ，３ａが
重なる部分を切り欠いた平面形状を持つ。そして、反射
膜７はｐ側電極パッド３ａを除くｐ型層３の表面の全体
に一致するように形成することが好ましいが、加工上の
点から絶縁パッド６の表面の全体に形成しても何ら支障
はない。
発光素子Ａのｎ側及びｐ側の電極のパッド２ａ，３ａが
重なる部分を切り欠いた平面形状を持つ。そして、反射
膜７はｐ側電極パッド３ａを除くｐ型層３の表面の全体
に一致するように形成することが好ましいが、加工上の
点から絶縁パッド６の表面の全体に形成しても何ら支障
はない。
【００２７】このような、反射膜７を形成した絶縁パッ
ド６をマウント部４ａ，５ａの間に備えたリードフレー
ムに対し、半導体発光素子Ａは図１に示すようにｐ型層
３の表面を反射膜７に接触させてＡｇペースト等の導電
性接着剤８によって固定される。このとき、導電性接着
剤８はｎ側及びｐ側の電極パッド２ａ，３ａに対応する
ようにマウント部４ａ，５ａの表面に予め塗布してお
き、半導体発光装置Ａの姿勢を決めて図示のように搭載
する。
ド６をマウント部４ａ，５ａの間に備えたリードフレー
ムに対し、半導体発光素子Ａは図１に示すようにｐ型層
３の表面を反射膜７に接触させてＡｇペースト等の導電
性接着剤８によって固定される。このとき、導電性接着
剤８はｎ側及びｐ側の電極パッド２ａ，３ａに対応する
ようにマウント部４ａ，５ａの表面に予め塗布してお
き、半導体発光装置Ａの姿勢を決めて図示のように搭載
する。
【００２８】以上の構成において、半導体発光装置Ａの
ｎ側及びｐ側の電極パッド２ａ，３ａは導電性接着剤８
によってリード４，５に導通して固定される。この場
合、バンプ電極を利用するときのような超音波圧着や加
熱溶着の必要がないので、ｎ型層２やｐ型層３等の積層
膜に対する機械的な負荷が小さくて済み、そのダメージ
の発生が抑えられる。そして、マウント部４ａ，５ａ側
のそれぞれに別けて塗布された導電性接着剤８どうしの
間には絶縁パッド６が介在しているので、これらの導電
性接着剤８の流れ出しによる短絡の発生も防止される。
ｎ側及びｐ側の電極パッド２ａ，３ａは導電性接着剤８
によってリード４，５に導通して固定される。この場
合、バンプ電極を利用するときのような超音波圧着や加
熱溶着の必要がないので、ｎ型層２やｐ型層３等の積層
膜に対する機械的な負荷が小さくて済み、そのダメージ
の発生が抑えられる。そして、マウント部４ａ，５ａ側
のそれぞれに別けて塗布された導電性接着剤８どうしの
間には絶縁パッド６が介在しているので、これらの導電
性接着剤８の流れ出しによる短絡の発生も防止される。
【００２９】また、ｐ型層３の表面は絶縁パッド６の表
面の反射膜７に密着させることで、発光面となるｐ型層
３の表面と反射膜７との間には隙間がない。すなわち、
ｐ型層３の表面と反射膜７とは密着しているので、ｐ型
層３の表面が殆ど反射面そのものとなり、発光層からの
光がｐ型層３から外に出ない条件とほぼ同じとして反射
させることができる。したがって、従来のようにｐ型層
３から出た光が封止樹脂の層からマウント部へ向かって
再び戻るような光路とはならないので、主光取出し面側
への反射効率が高くなり、その結果発光輝度も向上す
る。
面の反射膜７に密着させることで、発光面となるｐ型層
３の表面と反射膜７との間には隙間がない。すなわち、
ｐ型層３の表面と反射膜７とは密着しているので、ｐ型
層３の表面が殆ど反射面そのものとなり、発光層からの
光がｐ型層３から外に出ない条件とほぼ同じとして反射
させることができる。したがって、従来のようにｐ型層
３から出た光が封止樹脂の層からマウント部へ向かって
再び戻るような光路とはならないので、主光取出し面側
への反射効率が高くなり、その結果発光輝度も向上す
る。
【００３０】図３は半導体発光素子を静電気保護素子と
ともに複合化素子としたＬＥＤランプの縦断面図であ
る。
ともに複合化素子としたＬＥＤランプの縦断面図であ
る。
【００３１】図３において、リードフレーム９のリード
９ａ，９ｂの一方に形成したマウント部９ｃに静電気保
護素子としてＳｉダイオード１０が導通搭載され、この
Ｓｉダイオード１０に半導体発光素子Ａが搭載されてい
る。そして、Ｓｉダイオード１０とリード９ｂとの間を
ワイヤ１１でボンディングするとともに、このワイヤ１
１を含んでエポキシ樹脂１２によって封止されている。
９ａ，９ｂの一方に形成したマウント部９ｃに静電気保
護素子としてＳｉダイオード１０が導通搭載され、この
Ｓｉダイオード１０に半導体発光素子Ａが搭載されてい
る。そして、Ｓｉダイオード１０とリード９ｂとの間を
ワイヤ１１でボンディングするとともに、このワイヤ１
１を含んでエポキシ樹脂１２によって封止されている。
【００３２】図４は半導体発光素子ＡとＳｉダイオード
１０の導通搭載構造を示す概略縦断面図、図５はＳｉダ
イオード１０の表面の外郭形状を示す斜視図である。
１０の導通搭載構造を示す概略縦断面図、図５はＳｉダ
イオード１０の表面の外郭形状を示す斜視図である。
【００３３】Ｓｉダイオード１０はｎ型シリコン基板１
０ａの底面にｎ電極１０ｂを備えるとともに上面側から
ｐ型不純物を部分的に注入してｐ型半導体領域１０ｃを
形成したものである。そして、このｐ型半導体領域１０
ｃに接合したｐ側電極１０ｄを設け、これと対角線方向
に離れた位置にｎ側電極１０ｅを形成し、ｐ側電極１０
ｄの表面にワイヤ１１がボンディングされている。
０ａの底面にｎ電極１０ｂを備えるとともに上面側から
ｐ型不純物を部分的に注入してｐ型半導体領域１０ｃを
形成したものである。そして、このｐ型半導体領域１０
ｃに接合したｐ側電極１０ｄを設け、これと対角線方向
に離れた位置にｎ側電極１０ｅを形成し、ｐ側電極１０
ｄの表面にワイヤ１１がボンディングされている。
【００３４】Ｓｉダイオード１０のｎ型シリコン基板１
０ａは、図５に示すように、２か所に接合用の凹部１０
ｆ，１０ｇを設け、これらの凹部１０ｆ，１０ｇの間を
本実施の形態における短絡防止帯としての隔壁１０ｈと
するとともに、その表面に反射膜１３を一体に接合して
いる。一方の凹部１０ｆにはワイヤ１１のボンディング
部から連ねて先に説明したｐ側電極１０ｄを積層形成
し、他方の凹部１０ｇにはｎ側電極１０ｅが位置してい
る。
０ａは、図５に示すように、２か所に接合用の凹部１０
ｆ，１０ｇを設け、これらの凹部１０ｆ，１０ｇの間を
本実施の形態における短絡防止帯としての隔壁１０ｈと
するとともに、その表面に反射膜１３を一体に接合して
いる。一方の凹部１０ｆにはワイヤ１１のボンディング
部から連ねて先に説明したｐ側電極１０ｄを積層形成
し、他方の凹部１０ｇにはｎ側電極１０ｅが位置してい
る。
【００３５】このようなＳｉダイオード１０に対し、半
導体発光素子Ａは図４に示すように、ｎ側電極パッド２
ａを一方の凹部１０ｆに対応させるとともにｐ側電極パ
ッド３ａを他方の凹部１０ｇに対応させて搭載する。そ
して、ｎ側電極パッド２ａとｐ側電極１０ｄ及びｐ側電
極パッド３ａとｎ側電極１０ｅそれぞれを先の例と同様
にＡｇペースト等の導電性接着剤１４によって接合す
る。このとき、ｐ型層３の表面がＳｉダイオード１０の
隔壁１０ｈの上面に形成した反射膜１３に密着するよう
に各部の寸法関係を決める。
導体発光素子Ａは図４に示すように、ｎ側電極パッド２
ａを一方の凹部１０ｆに対応させるとともにｐ側電極パ
ッド３ａを他方の凹部１０ｇに対応させて搭載する。そ
して、ｎ側電極パッド２ａとｐ側電極１０ｄ及びｐ側電
極パッド３ａとｎ側電極１０ｅそれぞれを先の例と同様
にＡｇペースト等の導電性接着剤１４によって接合す
る。このとき、ｐ型層３の表面がＳｉダイオード１０の
隔壁１０ｈの上面に形成した反射膜１３に密着するよう
に各部の寸法関係を決める。
【００３６】このようにＳｉダイオード１０とともに複
合素子化する構成でも、ｐ型層３の表面を反射膜１３に
密着させることで、Ｓｉダイオード１０側に抜ける光を
主光取出し面側へ効率的に反射させることができ、発光
輝度の向上が可能となる。また、導電性接着剤１４は凹
部１０ｆ，１０ｇの中に塗布されて互いを隔壁１０ｈに
より分断しているので、相互の短絡の発生がないアセン
ブリが可能となる。
合素子化する構成でも、ｐ型層３の表面を反射膜１３に
密着させることで、Ｓｉダイオード１０側に抜ける光を
主光取出し面側へ効率的に反射させることができ、発光
輝度の向上が可能となる。また、導電性接着剤１４は凹
部１０ｆ，１０ｇの中に塗布されて互いを隔壁１０ｈに
より分断しているので、相互の短絡の発生がないアセン
ブリが可能となる。
【００３７】
【発明の効果】請求項１の発明では、導電性接着剤を用
いても短絡防止帯によって短絡が防止できるので、バン
プ電極を用いる接合に比べると半導体発光素子とその実
装面との間の間隔を短くできるアセンブリが可能とな
り、また加熱圧着等の負荷を伴わないので半導体積層膜
にダメージを与えることがなく、製品歩留りの向上が図
られる。
いても短絡防止帯によって短絡が防止できるので、バン
プ電極を用いる接合に比べると半導体発光素子とその実
装面との間の間隔を短くできるアセンブリが可能とな
り、また加熱圧着等の負荷を伴わないので半導体積層膜
にダメージを与えることがなく、製品歩留りの向上が図
られる。
【００３８】請求項２の発明では、積層膜の表面から抜
ける光を短絡防止帯の表面に形成した反射面から直接反
射させるので、封止樹脂層等による干渉がなく、主光取
出し面からの発光輝度を上げることができる。
ける光を短絡防止帯の表面に形成した反射面から直接反
射させるので、封止樹脂層等による干渉がなく、主光取
出し面からの発光輝度を上げることができる。
【００３９】請求項３の発明では、実装面が光反射性の
ない素材であっても反射性の膜を形成するだけでよいの
で、実装面が金属光沢を持たないものでも対応でき、設
計の自由度を高めることができる。
ない素材であっても反射性の膜を形成するだけでよいの
で、実装面が金属光沢を持たないものでも対応でき、設
計の自由度を高めることができる。
【図１】本発明の一実施の形態による半導体発光装置の
要部を示す概略縦断面図
要部を示す概略縦断面図
【図２】図１の半導体発光装置の半導体発光素子を除い
て示す平面図
て示す平面図
【図３】半導体発光素子を静電気保護用のＳｉダイオー
ドとともに複合素子化したものを含むＬＥＤランプの縦
断面図
ドとともに複合素子化したものを含むＬＥＤランプの縦
断面図
【図４】図３の例におけるＳｉダイオードと半導体発光
素子の導通搭載構造を示す縦断面図
素子の導通搭載構造を示す縦断面図
【図５】Ｓｉダイオードの外郭形状を示す概略斜視図
【図６】ＧａＮ系化合物半導体発光素子の概略斜視図
【図７】バンプ電極による半導体発光素子のリードフレ
ームへの従来の搭載構造を示す縦断面図
ームへの従来の搭載構造を示す縦断面図
【図８】静電気保護素子の上に半導体発光素子をバンプ
電極によって接合して複合素子化した従来例を示す概略
図
電極によって接合して複合素子化した従来例を示す概略
図
１ 基板 ２ ｎ型層 ２ａ ｎ側電極パッド ３ ｐ型層 ３ａ ｐ側電極パッド ３ｂ ｐ側透光性電極 ４，５ リード ４ａ，５ａ マウント部 ６ 絶縁パッド ７ 反射膜 ８ 導電性接着剤 ９ リードフレーム ９ａ，９ｂ リード ９ｃ マウント部 １０ Ｓｉダイオード １０ａ ｎ型シリコン基板 １０ｂ ｎ電極 １０ｃ ｐ型半導体領域 １０ｄ ｐ側電極 １０ｅ ｎ側電極 １０ｆ，１０ｇ 凹部 １０ｈ 隔壁 １１ ワイヤ １２ エポキシ樹脂 １３ 反射膜 １４ 導電性接着剤
Claims (3)
- 【請求項１】 光透過性の基板の上に化合物半導体を積
層するとともにこの積層体の表面側にｐ側及びｎ側の電
極をそれぞれ形成した半導体発光素子と、前記ｐ側及び
ｎ側の電極を実装面に導通搭載して前記基板側を主光取
出し面とする半導体発光装置であって、 前記実装面には、前記ｎ側及びｐ側の電極の間を抜ける
位置関係として短絡防止帯を設け、 前記ｎ側及びｐ側の電極と前記実装面の導通接続部との
間を、前記短絡防止帯によって区画されたそれぞれの領
域において導電性接着剤により接合してなる半導体発光
装置。 - 【請求項２】 前記短絡防止帯の表面を、前記化合物半
導体の積層膜の表面からの光を前記主光取出し面方向に
反射させる反射面とし、前記積層膜の表面を前記反射面
に密着させてなる請求項１記載の半導体発光装置。 - 【請求項３】 前記反射面を前記短絡防止帯の表面に形
成した光反射性の膜としてなる請求項２記載の半導体発
光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000239707A JP2002057373A (ja) | 2000-08-08 | 2000-08-08 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000239707A JP2002057373A (ja) | 2000-08-08 | 2000-08-08 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002057373A true JP2002057373A (ja) | 2002-02-22 |
Family
ID=18731200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000239707A Withdrawn JP2002057373A (ja) | 2000-08-08 | 2000-08-08 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002057373A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150386A (ja) * | 2003-11-14 | 2005-06-09 | Stanley Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008016583A (ja) * | 2006-07-05 | 2008-01-24 | Nichia Chem Ind Ltd | 発光装置 |
| CN100375300C (zh) * | 2003-11-25 | 2008-03-12 | 葛世潮 | 大功率发光二极管 |
| CN100423298C (zh) * | 2004-02-27 | 2008-10-01 | 沈育浓 | 发光二极管晶片封装体及其封装方法 |
| JP2011258801A (ja) * | 2010-06-10 | 2011-12-22 | Citizen Electronics Co Ltd | 発光ダイオード |
| WO2015133705A1 (ko) * | 2014-03-05 | 2015-09-11 | 주식회사 루멘스 | 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법 |
-
2000
- 2000-08-08 JP JP2000239707A patent/JP2002057373A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150386A (ja) * | 2003-11-14 | 2005-06-09 | Stanley Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4580633B2 (ja) * | 2003-11-14 | 2010-11-17 | スタンレー電気株式会社 | 半導体装置及びその製造方法 |
| CN100375300C (zh) * | 2003-11-25 | 2008-03-12 | 葛世潮 | 大功率发光二极管 |
| CN100423298C (zh) * | 2004-02-27 | 2008-10-01 | 沈育浓 | 发光二极管晶片封装体及其封装方法 |
| JP2008016583A (ja) * | 2006-07-05 | 2008-01-24 | Nichia Chem Ind Ltd | 発光装置 |
| JP2011258801A (ja) * | 2010-06-10 | 2011-12-22 | Citizen Electronics Co Ltd | 発光ダイオード |
| WO2015133705A1 (ko) * | 2014-03-05 | 2015-09-11 | 주식회사 루멘스 | 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법 |
| JP2016515310A (ja) * | 2014-03-05 | 2016-05-26 | ルーメンス カンパニー リミテッド | 発光素子パッケージ、バックライトユニット、照明装置及び発光素子パッケージの製造方法 |
| US9397278B2 (en) | 2014-03-05 | 2016-07-19 | Lumens Co., Ltd. | Light emitting device package, backlight unit, lighting device and its manufacturing method |
| US9570664B2 (en) | 2014-03-05 | 2017-02-14 | Lumens Co., Ltd. | Light emitting device package, backlight unit, lighting device and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100985452B1 (ko) | 발광 장치 | |
| JP4301075B2 (ja) | 発光ダイオード用パッケージおよびそれを用いた発光装置 | |
| JP3643225B2 (ja) | 光半導体チップ | |
| US7078738B2 (en) | Light-emitting device | |
| JP2003168829A (ja) | 発光装置 | |
| KR20050092300A (ko) | 고출력 발광 다이오드 패키지 | |
| JP2001036154A (ja) | チップ部品型発光素子とその製造方法 | |
| US20080121920A1 (en) | Flip-Chip Packaging Structure for Light Emitting Diode and Method Thereof | |
| JPH1154804A (ja) | チップ型発光素子 | |
| JP3991624B2 (ja) | 表面実装型発光装置及びその製造方法 | |
| JP2010135488A (ja) | 発光装置及びその製造方法 | |
| JP4277508B2 (ja) | 半導体発光装置 | |
| JP4114557B2 (ja) | 発光装置 | |
| JPH11289110A (ja) | 半導体発光装置 | |
| JPH1140857A (ja) | 半導体発光素子 | |
| JP3428440B2 (ja) | 半導体発光装置及びこれを備えた表示装置構造 | |
| JP4474753B2 (ja) | 半導体発光装置の製造方法 | |
| JP3911839B2 (ja) | 半導体発光装置 | |
| JP2014103262A (ja) | 発光装置の製造方法、実装基板および発光装置 | |
| JP3708319B2 (ja) | 半導体発光装置 | |
| JP2002057373A (ja) | 半導体発光装置 | |
| JPH11214747A (ja) | 半導体発光装置 | |
| JPH1154799A (ja) | 半導体発光素子 | |
| JPH11121797A (ja) | チップ型半導体発光装置 | |
| JPWO2008139981A1 (ja) | 発光装置および発光装置用パッケージ集合体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070507 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070613 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091014 |