JPH11214747A - 半導体発光装置 - Google Patents

半導体発光装置

Info

Publication number
JPH11214747A
JPH11214747A JP1247698A JP1247698A JPH11214747A JP H11214747 A JPH11214747 A JP H11214747A JP 1247698 A JP1247698 A JP 1247698A JP 1247698 A JP1247698 A JP 1247698A JP H11214747 A JPH11214747 A JP H11214747A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
emitting device
light
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1247698A
Other languages
English (en)
Inventor
Kenichi Koya
賢一 小屋
研一 ▲真▼田
Kenichi Sanada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP1247698A priority Critical patent/JPH11214747A/ja
Publication of JPH11214747A publication Critical patent/JPH11214747A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 静電気による発光素子の破壊を防止するとと
もに高さ方向の嵩を小さくしたコンパクトな半導体発光
装置を提供する。 【解決手段】 基板１０に搭載した静電気保護用のツェ
ナーダイオード６に、フリップチップ型の発光素子１を
電極を逆極性で導通させて搭載し、発光素子１の搭載面
側と反対側を主光取出し面とした半導体発光装置におい
て、ツェナーダイオード６には、発光素子１を搭載する
素子搭載面と、この素子搭載面よりも低く段差状に形成
されたワイヤ１２接合用のボンディング面を形成し、ツ
ェナーダイオード６をｎ型のシリコン基板とした場合で
あればｐ型半導体領域を所定の位置に拡散形成して、発
光素子１との間を電気的に導通させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ型
の発光素子を静電気保護素子とともに複合素子化した半
導体発光装置に係り、特に複合素子の高さ方向の嵩を小
さくして薄型化を可能とした半導体発光装置に関する。
【０００２】
【従来の技術】ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩ
ｎＡｌＧａＮ等の窒化ガリウム系化合物の半導体の製造
では、その表面において半導体膜を成長させるための結
晶基板として、一般的には絶縁性のサファイアが利用さ
れる。このサファイアのような絶縁性の結晶基板を用い
る場合では、結晶基板側から電極を出すことができない
ので、半導体層に設けるｐ，ｎの電極は結晶基板と対向
する側の一面に形成されることになる。
【０００３】たとえば、ＧａＮ系化合物半導体を利用し
た発光素子は、絶縁性の基板としてサファイア基板を用
いてその上面にｎ型層及びｐ型層を有機金属気相成長法
によって積層形成し、ｐ型層の一部をエッチングしてｎ
型層を露出させ、これらのｎ型層とｐ型層のそれぞれに
ｎ側電極及びｐ側電極を形成するというものがその基本
的な構成である。そして、ｐ側電極を透明電極とした場
合であれば、これらのｐ側及びｎ側の電極にそれぞれボ
ンディングパッド部を形成して、リードフレームや基板
にそれぞれワイヤボンディングされる。
【０００４】一方、サファイア基板側から光を取り出す
ようにしたフリップチップ型の半導体発光素子では、ｐ
側電極を透明電極としないままでこのｐ側及びｎ側の電
極のそれぞれにマイクロバンプを形成し、これらのマイ
クロバンプを基板またはリードフレームのｐ側及びｎ側
に接続する。
【０００５】図５はフリップチップ型の半導体発光素子
を利用した基板タイプのチップＬＥＤの概略を示す縦断
面図である。
【０００６】図において、発光素子５１は、絶縁性の透
明なサファイア基板５１ａの表面に半導体化合物層を積
層して、たとえばその中の一つの層として形成されるＩ
ｎＧａＮ活性層を発光層としたものである。そして、ｎ
型層の上面にｎ側電極５２が、及びｐ型層の上面にはｐ
側電極５３がそれぞれ蒸着法によって形成され、これら
のｎ側電極５２及びｐ側電極５３の上にはそれぞれマイ
クロバンプ５４，５５を形成している。そして、発光素
子５１には外部から静電気等の過電流が印加されないよ
うにしてその破壊を防止するため、静電気保護素子とし
てツェナーダイオード５７を設け、発光素子５１ととも
に複合素子化している。
【０００７】一方、基板５６は、前記複合素子化した発
光素子５１を搭載する側及び発光素子５１のｎ側とをワ
イヤでボンディング接続する側に配線パターン５６ａ，
５６ｂをそれぞれ設けたものである。
【０００８】配線パターン５６ａの上には、前記複合素
子化した発光素子５１とツェナーダイオード５７が搭載
される。
【０００９】このツェナーダイオード５７は、導電性の
Ａｇペースト５８によって配線パターン５６ａに接着固
定されるもので、ｎ型シリコン基板５７ｃを基材とした
ものであり、その底面に配線パターン５６ａと導通させ
るためのｎ電極５７ｄを設けるとともに、上面にはその
表面の一部を除いて被覆する絶縁膜５７ｅを形成してい
る。そしてｎ型シリコン基板５７ｃの上面の一部がｐ型
半導体領域５７ｆとして拡散形成され、このｐ型半導体
領域５７ｆに対応する位置にｐ側電極５７ａを形成する
とともにｎ側電極５７ｂはｎ型半導体領域に接合されて
いる。なお、ｐ型半導体領域５７ｆは、ｎ型シリコン基
板５７ｃの上面の一部のみからｐ型不純物イオンを注入
して形成されるもので、その拡散領域はイオン注入量及
び注入領域によって一義的に決められる。
【００１０】発光素子５１は、サファイア基板５１ａが
上面を向く姿勢としてツェナーダイオード５７の上に搭
載され、ｎ側及びｐ側のマイクロバンプ５４，５５をそ
れぞれツェナーダイオード５７の電極５７ａ，５７ｂに
接合することによって電気的に導通させる。また、ツェ
ナーダイオード５７のｐ側電極５７ａと配線パターン５
６ｂとの間をワイヤ５９によってボンディングするとと
もに、このワイヤ５９を含めて全体をエポキシ樹脂６０
によって封止することにより、図示の形状のチップＬＥ
Ｄが構成される。
【００１１】発光素子５１への通電があるときには、半
導体積層膜中のＩｎＧａＮ活性層が発光層となり、この
発光層からの光がサファイア基板５１ａ及びｐ側電極５
３の両方向へ向かう。そして、ｐ側電極５３を光透過し
ない反射型の積層膜としておくことにより、サファイア
基板５１ａの上面からの発光輝度を最大としてこの面を
主光取出し面とすることができる。
【００１２】
【発明が解決しようとする課題】ところが、基板５６の
配線パターン５６ａの上にツェナーダイオード５７を搭
載してさらにその上に発光素子５１を載せるアセンブリ
となるので、静電気保護素子を含まない従来のチップＬ
ＥＤに比べると、発光素子５１の上端までの高さ寸法が
大きくなる。特に、ｐ側電極５７ａにボンディングする
ワイヤ５９は、このｐ側電極５７ａの側方に位置してい
る配線パターン５６ｂとの間で上向きに弓なりの形状と
して配線することになるので、このワイヤ５９の上向き
への突き出し長さによっても高さ方向の嵩が大きくなっ
てしまう。
【００１３】このように、ツェナーダイオード５７のよ
うな静電気保護素子を備えることで、静電気等の過電流
の印加による発光素子５１の破壊を確実に防止できると
いう新たな機能を活用できる。ところが、その反面で、
複合素子化したことによる基板５６の搭載面から発光素
子５１の上端面までの高さと、ツェナーダイオード５７
にボンディングするワイヤ５９の配線の高さとがどちら
も大きくなる。
【００１４】したがって、発光素子５１及びワイヤ５９
を含めてエポキシ樹脂６０によって封止することによっ
て得られるチップＬＥＤの厚さにも制約を受けることに
なり、発光装置の薄型化の大きな障害となる。
【００１５】本発明において解決すべき課題は、静電気
による発光素子の破壊を防止するとともに高さ方向の嵩
を小さくしたコンパクトな半導体発光装置を提供するこ
とにある。
【００１６】
【課題を解決するための手段】本発明は、静電気保護素
子をリードフレームまたは基板等の基材の搭載面に搭載
し、フリップチップ型の半導体発光素子を前記静電気保
護素子の上面にｐ側及びｎ側の電極を逆極性で、マイク
ロバンプ等により電気的に接続した形で搭載し、前記半
導体発光素子の搭載面側と反対側を主光取出し面とした
半導体発光装置において、前記静電気保護素子は、前記
発光素子を搭載する素子搭載面と、この素子搭載面より
も低く段差状に形成した前記基材とワイヤ接合するため
のボンディング面と、前記素子搭載面とボンディング面
までにかけて配線した電極と、前記素子搭載面からボン
ディング面までにかけて拡散形成もしくは素子搭載面の
み拡散形成した拡散領域を含むことを特徴とする。
【００１７】この構成では、ワイヤボンディングするボ
ンディング面が発光素子の搭載面よりも低い位置にある
ので、ワイヤを上に向けて凸の円弧を描くようにボンデ
ィングする場合でもワイヤの最大高さを抑えることがで
きる。
【００１８】
【発明の実施の形態】請求項１に記載の発明は、静電気
保護素子をリードフレームまたは基板等の基材の搭載面
に搭載し、フリップチップ型の半導体発光素子を前記静
電気保護素子の上面にｐ側及びｎ側の電極を逆極性で、
マイクロバンプ等により電気的に接続した形で搭載し、
前記半導体発光素子の搭載面側と反対側を主光取出し面
とした半導体発光装置において、前記静電気保護素子
は、前記発光素子を搭載する素子搭載面と、この素子搭
載面よりも低く段差状に形成した前記基材とワイヤ接合
するためのボンディング面と、前記素子搭載面とボンデ
ィング面までにかけて配線した電極と、前記素子搭載面
からボンディング面までにかけて拡散形成もしくは素子
搭載面のみ、拡散形成した拡散領域を含むものであり、
ワイヤを上に向けて凸の円弧を描くようにボンディング
する場合でもワイヤの最大高さを抑えて嵩を小さくする
という作用を有する。
【００１９】請求項２に記載の発明は、前記静電気保護
素子は、Ｓｉを用いたダイオードとしてなる請求項１記
載の半導体発光装置であり、Ｓｉを用いたダイオードを
部材とすることで、電気配線を容易に行えるとともに、
発光素子の静電耐圧が弱い場合においては、発光装置が
静電気保護機能を備えているため、発光装置として静電
耐圧の向上が実現できる。
【００２０】請求項３に記載の発明は、前記発光素子
は、窒化物を含む化合物半導体としてなる請求項１また
は２記載の半導体発光装置であり、特に静電耐圧が低い
窒化化合物半導体を用いた発光素子に対して静電耐圧を
格段に向上させることができ、発光装置としての信頼性
が向上する。
【００２１】請求項４に記載の発明は、前記静電気保護
素子に形成された段差状のボンディング面は、静電気保
護素子のリードフレームまたは基板等への搭載面に対す
る高さを５０〜１５０μｍの範囲としてなる請求項１か
ら３のいずれかに記載の半導体発光装置であり、ボンデ
ィング面の位置を規制することで、ウェーハ製造プロセ
ス並びにダイスボンド工程等で生じる割れ等の対策を図
ることができるという作用を有する。
【００２２】以下に、本発明の実施の形態の具体例を図
面を参照しながら説明する。図１は本発明の一実施の形
態による半導体発光装置であって、チップＬＥＤを例示
する概略縦断面図である。
【００２３】図において、従来例で示したものと同様に
基板１０の配線パターン１０ａにＡｇペースト１１を介
して静電気保護素子としてのツェナーダイオード６が搭
載され、このツェナーダイオード６の上に発光素子１が
相互の電極を逆極性として電気的に導通接続されて搭載
されている。
【００２４】発光素子１は、絶縁性の透明なサファイア
基板１ａの表面に、たとえばＧａＮバッファ層，ｎ型Ｇ
ａＮ層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａＮ層及びｐ型
ＧａＮ層を順に積層し、ＩｎＧａＮ活性層を発光層とし
たものである。そして、ｎ型ＧａＮ層の上面にｎ側電極
２が、及びｐ型ＧａＮ層の上面にはｐ側電極３がそれぞ
れ蒸着法によって形成され、更にこれらのｎ側電極２及
びｐ側電極３の上にはそれぞれマイクロバンプ４，５を
形成している。
【００２５】ツェナーダイオード６は、ｎ型シリコン基
板６ｃを利用したものであり、その底面にはｎ電極６ｃ
−１を形成するとともに、上面にはｐ側及びｎ側の電極
６ａ，６ｂをそれぞれ形成している。また、ｎ型シリコ
ン基板６ｃは、図示のように右端部側の上面の肉を盗ん
だ断面形状の段差状として形成され、左側の高い部分を
発光素子１の搭載面としている。
【００２６】ｎ型シリコン基板６ｃには、発光素子１の
素子搭載面からその右側方の段差部及びこの段差部に連
なって搭載面よりも低くしたボンディング面までにかけ
て、ｐ型半導体領域６ｄを拡散形成する。このｐ型半導
体領域６ｄは、製造工程において酸化膜等で被膜した後
に拡散窓をエッチング等によって開け、この拡散窓から
ｐ型不純物イオンを注入することで形成されるものであ
る。そして、このｐ型半導体領域６ｄに対応してｐ側電
極６ａが接合されるとともに、素子搭載面側のｎ型半導
体領域すなわちｎ型シリコン基板６ｃに接触してｎ側電
極６ｂが形成されている。また、これらのｐ側及びｎ側
の電極６ａ，６ｂ下には絶縁膜６ｅを設けている。
【００２７】発光素子１は、ｎ側及びｐ側の電極２，３
に設けたマイクロバンプ４，５をそれぞれｐ側電極６ａ
及びｎ側電極６ｂに載せて搭載接合される。この場合、
発光素子１はツェナーダイオード６のほぼ左側半分を占
める領域の素子搭載面に被さるように位置させる。そし
て、配線パターン１０ｂとの間のボンディング用のワイ
ヤ１２は、段差部分の低い側まで延びている部分のｐ側
電極６ａにボンディングすることによって、ツェナーダ
イオード６を配線パターン１０ｂ側と導通させる。
【００２８】このようなアセンブリにより、発光素子１
とツェナーダイオード６のそれぞれのｐ側及びｎ側の電
極２，３，６ａ，６ｂが逆極性として接続され、基板１
０側からの高電圧が印加されないようにして発光素子１
の破壊を防止することができる。そして、基板１０の上
面から発光素子１及びワイヤ１２を含めて全体をエポキ
シ樹脂１３によって封止することで、図１に示すチップ
ＬＥＤが得られる。
【００２９】以上の構成において、発光素子１への通電
があるときには、半導体積層膜中のＩｎＧａＮ活性層が
発光層となり、この発光層からの光がサファイア基板１
ａ及びｐ側電極３の両方向へ向かう。そして、ｐ側電極
３を光透過しない反射型の積層膜としておくことによ
り、サファイア基板１ａの上面からの発光輝度を最大と
してこの面を主光取出し面とすることができる。
【００３０】本発明においては、ツェナーダイオード６
のｎ型シリコン基板６ｃは、配線パターン１０ｂとの間
のワイヤ１２のボンディング面を段差状にしてツェナー
ダイオード６の素子搭載面よりも低くしているので、ｐ
側電極６ａに接合するワイヤ１２のボンディングポイン
トも低くなる。
【００３１】すなわち、図５に示した従来構造では、発
光素子５１を搭載する面と同じ高さのｐ側電極５７ａに
ワイヤ５９をボンディングしているので、ワイヤ５９が
上に凸の向きに張られて基板５６に接続されるときに
は、ワイヤ５９の弓なり状の弧も高くなる。これに対
し、図１に示すように、ボンディング面に被さっている
ｐ側電極６ａはツェナーダイオード６の素子搭載面より
も低いので、このｐ側電極６ａにボンディングするワイ
ヤ１２の最大高さは小さく抑えられる。
【００３２】したがって、ツェナーダイオード６の上に
発光素子１を搭載し複合素子化してても、ワイヤ１２の
弓なりの弧の上端を発光素子１の上端面よりも低くする
ことができる。これにより、図５の従来構造に比べる
と、基板１０からのワイヤ１２の高さ方向の嵩を格段に
小さくできるとともに、エポキシ樹脂１３の封止高さも
小さくなるので、発光装置の小型化が可能となる。
【００３３】また、ｐ側電極６ａのうちワイヤ１２をボ
ンディングする部分を接合している段差のボンディング
面は、ツェナーダイオード６の底面から５０〜１５０μ
ｍ程度の高さとなるように形成することが好ましい。こ
のような高さに相当する肉厚であれば、ｎ型シリコン基
板６ｃの素材からボンディング面を切除するウェーハ製
造プロセスにおいても、ウェーハの割れやクラックの発
生を防止することができ、製品の歩留りに影響すること
もない。
【００３４】図２はｐ型半導体領域を素子搭載面に含ま
れる部分にのみ拡散形成した例である。なお、図１で示
したものと同じ部材については共通の符号で指示し、そ
の詳細な説明は省略する。
【００３５】ツェナーダイオード６のｎ型シリコン基板
６ｃは図１のものと同様の外郭形状であり、ｐ型半導体
領域６ｄは発光素子１を搭載したときにそのｎ側電極２
と対向する部分に拡散形成されている。そして、ｐ側電
極６ａはこのｐ型半導体領域６ｄの上面に被さる位置か
ら段差部及びボンディング面までにかけて接合形成さ
れ、絶縁膜６ｅはボンディング面からｐ型半導体領域６
ｄの一部を被覆して形成されている。
【００３６】ツェナーダイオード６は、図１の例と同様
に、基板１０の配線パターン１０ａの上にＡｇペースト
によって固定され、他方の配線パターン１０ｂとｐ側電
極６ａとの間にワイヤ１２をボンディングしたものであ
る。そして、この例においても、ワイヤ１２をｐ側電極
６ａにボンディングする位置は発光素子１の搭載面より
も低いので、図１の例と同様にワイヤ１２の高さ方向の
嵩を小さくすることがきる。
【００３７】以上の例では、ｎ型シリコン基板のツェナ
ーダイオードとしているが、これに代えてｐ型シリコン
基板とすることもでき、ツェナーダイオード及びこれに
搭載した発光素子の要部を図３及び図４に示す。
【００３８】図３において、底面にｐ電極７ａ−１を形
成したｐ型シリコン基板７ａを利用したツェナーダイオ
ード７は、左端側の上面の肉を盗んだ段差状に形成さ
れ、右側の高い部分を発光素子１の搭載面とするととも
に左側の低い部分をワイヤ１２のボンディング面とした
ものである。そして、素子搭載面の左端側からボンディ
ング面までにかけてｎ型半導体領域７ｂをｎ型不純物イ
オンの注入によって形成し、このｎ型半導体領域７ｂに
ｎ側電極７ｃを接合するとともに、素子搭載面側にはｐ
型半導体領域すなわちｐ型シリコン基板７ａに接触する
ｐ側電極７ｄを接合している。また、ｐ型シリコン基板
７ａの上面には、絶縁膜７ｅが所定の領域に形成されて
いる。
【００３９】このようにｐ型シリコン基板７ａを利用す
る場合であっても、ワイヤ１２のボンディング面を発光
素子１の搭載面よりも低くすることによって、ワイヤ１
２の高さ方向の嵩を小さくするアセンブリが可能とな
る。
【００４０】図４は、発光素子１の搭載面に含まれる位
置であって発光素子１のｐ側電極３に対応する部分にの
みｎ型半導体領域７ｂを形成した例である。これは、ｎ
型シリコン基板６ｃを用いた図２の例で説明したものと
同様の構成であり、ワイヤ１２のボンディング面が素子
搭載面よりも低くできることは図３の例と同じであり、
したがってワイヤ１２の高さ方向の嵩を小さくすること
ができる。
【００４１】
【発明の効果】請求項１の発明では、静電気保護素子に
は、ワイヤボンディングするボンディング面を発光素子
の搭載面よりも低い位置に形成してｐ型またはｎ型の半
導体領域により発光素子とボンディング部側とを導通さ
せるので、ボンディング面に接続するワイヤの高さ方向
の突き出しを抑えることができ、発光装置の小型及び薄
型化が可能となる。
【００４２】請求項２の発明では、Ｓｉを用いたダイオ
ードを静電保護素子の部材とすることで、発光素子の静
電耐圧が弱くても、静電気保護機能によって発光装置の
静電耐圧を向上させることができ、耐久性が向上する。
【００４３】請求項３の発明では、特に静電耐圧が低い
窒化化合物半導体を用いた発光素子に対して静電耐圧を
格段に向上させることができ、発光装置としての信頼性
が更に向上する。
【００４４】請求項４の発明では、ボンディング面の高
さを規定することによって、ウェーハ製造プロセス及び
ダイスボンド工程での割れの発生を抑えることができ、
歩留りの向上及び割れやクラックによる特性劣化を防止
できるので、発光装置としての信頼性が更に向上する。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるフリップチップ型
の半導体発光素子を備えたチップＬＥＤの概略縦断面図
【図２】ｐ型半導体領域を発光素子の搭載面のみに拡散
形成した例の発光装置の要部を示す拡大図
【図３】ｐ型シリコン基板を用いた場合の発光装置の要
部を示す拡大図
【図４】ｐ型シリコン基板を用いる例であってｎ型半導
体領域を発光素子の搭載面に含まれる位置に設けた発光
装置の要部を示す拡大図
【図５】従来の静電気保護素子を備えたチップＬＥＤの
概略図
【符号の説明】
１ 発光素子 １ａ サファイア基板 ２ ｎ側電極 ３ ｐ側電極 ４ マイクロバンプ ５ マイクロバンプ ６ ツェナーダイオード ６ａ ｐ側電極 ６ｂ ｎ側電極 ６ｃ ｎ型シリコン基板 ６ｃ−１ ｎ電極 ６ｄ ｐ型半導体領域 ６ｅ 絶縁膜 ７ ツェナーダイオード ７ａ ｐ型シリコン基板 ７ａ−１ ｐ電極 ７ｂ ｎ型半導体領域 ７ｃ ｎ側電極 ７ｄ ｐ側電極 ７ｅ 絶縁膜 １０ 基板 １０ａ，１０ｂ 配線パターン １１ Ａｇペースト １２ ワイヤ １３ エポキシ樹脂 ５１ 発光素子 ５１ａ サファイア基板 ５２ ｎ側電極 ５３ ｐ側電極 ５４ マイクロバンプ ５５ マイクロバンプ ５６ 基板 ５７ ツェナ−ダイオ−ド ５７ａ ｐ側電極 ５７ｂ ｎ側電極 ５７ｃ ｎ型シリコン基板 ５７ｄ ｎ電極 ５７ｅ 絶縁膜 ５７ｆ ｐ型半導体領域 ５８ Ａｇペースト ５９ ワイヤ ６０ エポキシ樹脂

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 静電気保護素子をリードフレームまたは
    基板等の基材の搭載面に搭載し、フリップチップ型の半
    導体発光素子を前記静電気保護素子の上面にｐ側及びｎ
    側の電極を逆極性で、マイクロバンプ等により電気的に
    接続した形で搭載し、前記半導体発光素子の搭載面側と
    反対側を主光取出し面とした半導体発光装置において、
    前記静電気保護素子は、前記発光素子を搭載する素子搭
    載面と、この素子搭載面よりも低く段差状に形成した前
    記基材とワイヤ接合するためのボンディング面と、前記
    素子搭載面とボンディング面までにかけて配線した電極
    と、前記素子搭載面からボンディング面までにかけて拡
    散形成もしくは素子搭載面のみ拡散形成した拡散領域を
    含む半導体発光装置。
  2. 【請求項２】 前記静電気保護素子は、Ｓｉを用いたダ
    イオードとしてなる請求項１記載の半導体発光装置。
  3. 【請求項３】 前記発光素子は、窒化物を含む化合物半
    導体としてなる請求項１または２記載の半導体発光装
    置。
  4. 【請求項４】 前記静電気保護素子に形成された段差状
    のボンディング面は、静電気保護素子のリードフレーム
    または基板等への搭載面に対する高さを５０〜１５０μ
    ｍの範囲としてなる請求項１から３のいずれかに記載の
    半導体発光装置。
JP1247698A 1998-01-26 1998-01-26 半導体発光装置 Pending JPH11214747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1247698A JPH11214747A (ja) 1998-01-26 1998-01-26 半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1247698A JPH11214747A (ja) 1998-01-26 1998-01-26 半導体発光装置

Publications (1)

Publication Number Publication Date
JPH11214747A true JPH11214747A (ja) 1999-08-06

Family

ID=11806444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1247698A Pending JPH11214747A (ja) 1998-01-26 1998-01-26 半導体発光装置

Country Status (1)

Country Link
JP (1) JPH11214747A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020082143A (ko) * 2001-04-23 2002-10-30 도요다 고세이 가부시키가이샤 반도체 발광 장치
JP2006351895A (ja) * 2005-06-17 2006-12-28 Koito Mfg Co Ltd 発光デバイス及びこれを用いた光源装置
CN100370632C (zh) * 2004-04-17 2008-02-20 Lg电子有限公司 发光器件及其制造方法和采用该器件的发光***
US7405431B2 (en) 2004-09-15 2008-07-29 Sanken Electric Co., Ltd. Light-emitting semiconductor device having an overvoltage protector
JP2009059745A (ja) * 2007-08-30 2009-03-19 Kyocera Corp 発光装置
EP2210285A2 (en) * 2007-11-01 2010-07-28 LG Innotek Co., Ltd. Light emitting device package and method for fabricating the same
JP2011171741A (ja) * 2010-02-18 2011-09-01 Lg Innotek Co Ltd 発光素子、発光素子製造方法
US8405304B2 (en) 2006-12-26 2013-03-26 Seoul Semiconductor Co., Ltd. Light emtting device
US9070614B2 (en) 2012-06-14 2015-06-30 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
DE102009018603B4 (de) * 2008-04-25 2020-11-19 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020082143A (ko) * 2001-04-23 2002-10-30 도요다 고세이 가부시키가이샤 반도체 발광 장치
CN100370632C (zh) * 2004-04-17 2008-02-20 Lg电子有限公司 发光器件及其制造方法和采用该器件的发光***
US7405431B2 (en) 2004-09-15 2008-07-29 Sanken Electric Co., Ltd. Light-emitting semiconductor device having an overvoltage protector
JP2006351895A (ja) * 2005-06-17 2006-12-28 Koito Mfg Co Ltd 発光デバイス及びこれを用いた光源装置
US8569944B2 (en) 2006-12-26 2013-10-29 Seoul Semiconductor Co., Ltd. Light emitting device
US8405304B2 (en) 2006-12-26 2013-03-26 Seoul Semiconductor Co., Ltd. Light emtting device
JP2009059745A (ja) * 2007-08-30 2009-03-19 Kyocera Corp 発光装置
US8217416B2 (en) 2007-11-01 2012-07-10 Lg Innotek Co., Ltd. Light emitting device package and method for fabricating the same
EP2210285A4 (en) * 2007-11-01 2011-05-04 Lg Innotek Co Ltd LUMINAIRE ELEMENT CAPSULATION AND METHOD FOR THE PRODUCTION THEREOF
EP2210285A2 (en) * 2007-11-01 2010-07-28 LG Innotek Co., Ltd. Light emitting device package and method for fabricating the same
DE102009018603B4 (de) * 2008-04-25 2020-11-19 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
DE102009018603B9 (de) * 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
JP2011171741A (ja) * 2010-02-18 2011-09-01 Lg Innotek Co Ltd 発光素子、発光素子製造方法
US8637885B2 (en) 2010-02-18 2014-01-28 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, method of manufacturing light emitting device and lighting system
US9287465B2 (en) 2010-02-18 2016-03-15 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, method of manufacturing light emitting device and lighting system
US9070614B2 (en) 2012-06-14 2015-06-30 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9331063B2 (en) 2012-06-14 2016-05-03 Renesas Electronics Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
JP4996463B2 (ja) 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
KR100853064B1 (ko) 복합발광소자
TWI459580B (zh) 發光裝置及其製造方法
JP3399440B2 (ja) 複合発光素子と発光装置及びその製造方法
JP3673621B2 (ja) チップ型発光素子
US7456438B2 (en) Nitride-based semiconductor light emitting diode
US6091084A (en) Semiconductor light emitting device
JPH11289110A (ja) 半導体発光装置
JP2007049045A (ja) 半導体発光素子およびこれを備えた半導体装置
JP2001217461A (ja) 複合発光素子
JP4474753B2 (ja) 半導体発光装置の製造方法
JP3911839B2 (ja) 半導体発光装置
JPH11214747A (ja) 半導体発光装置
KR20090078480A (ko) 반도체 소자
JP2002043623A (ja) 光半導体素子とその製造方法
JP2002094117A (ja) 発光ダイオード素子及びその製造方法
JPH08102552A (ja) 半導体発光素子、およびその製造方法
US9608167B2 (en) Light emitting device
JPH11354836A (ja) フルカラー半導体発光装置
JPH11121797A (ja) チップ型半導体発光装置
JP3723328B2 (ja) 半導体発光素子
JP2000012898A (ja) 半導体発光装置
US8673667B2 (en) Method for manufacturing light emitting diode chip
JPH11346007A (ja) 半導体発光装置及びその製造方法
JP2002094116A (ja) 化合物半導体発光素子及びその製造方法