JP2010536179A - 処理マージンの向上のための複式露光半導体処理 - Google Patents
処理マージンの向上のための複式露光半導体処理 Download PDFInfo
- Publication number
- JP2010536179A JP2010536179A JP2010520263A JP2010520263A JP2010536179A JP 2010536179 A JP2010536179 A JP 2010536179A JP 2010520263 A JP2010520263 A JP 2010520263A JP 2010520263 A JP2010520263 A JP 2010520263A JP 2010536179 A JP2010536179 A JP 2010536179A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- layer
- interconnect structure
- pattern
- exposing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000012545 processing Methods 0.000 title abstract description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 160
- 238000000034 method Methods 0.000 claims abstract description 89
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 75
- 229920005591 polysilicon Polymers 0.000 claims abstract description 73
- 238000009966 trimming Methods 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000007858 starting material Substances 0.000 claims description 29
- 230000005855 radiation Effects 0.000 claims description 13
- 238000012546 transfer Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 3
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 55
- 239000010410 layer Substances 0.000 description 93
- 239000000758 substrate Substances 0.000 description 23
- 238000011161 development Methods 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 13
- 229910021332 silicide Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001464 adherent effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001393 microlithography Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- MANYRMJQFFSZKJ-UHFFFAOYSA-N bis($l^{2}-silanylidene)tantalum Chemical compound [Si]=[Ta]=[Si] MANYRMJQFFSZKJ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/2024—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は一般的に、高度な半導体処理に関し、より詳細には、処理マージンの向上のためのマイクロリソグラフィ露光処理に関する。
半導体集積回路の分野における進歩により、より高レベルの集積がなされるようになった。したがって、半導体製造処理の進歩により、半導体装置の対応する形状寸法は次第に減少してより小さな値へとなっている。たとえば、1970年代には10マイクロメートル(μm)のゲート長が一般的であったが、半導体製造処理の継続的な進歩により、ゲート長は100ナノメートル(nm)をはるかに下回るまで低減された。
先行技術における制限を解消するとともに、この明細書を読んで理解する際に明らかとなるであろう他の制限を乗り越えるよう、本発明のさまざまな実施例は、処理マージンの向上のための複式露光半導体処理を開示する。
一般的に、本発明のさまざまな実施例は、ナノメートルの構造サイズにて、処理のマージンの向上のための複式露光半導体処理を提供する。本発明の一実施例では、シリコンまたはゲルマニウム基板、二酸化ケイ素、多結晶シリコン(ポリシリコン)、ハードマスク、および底面反射防止コーティング(bottom anti-reflective coating;BARC)といったさまざまな層を含む出発材料が半導体ウェハ(ウェハ)上に形成される。次いで、フォトレジスト層がウェハ上にスピンコーティングされ、ウェハ全体にわたって所望の厚みの、均一で、付着性があり、欠陥のない高分子フィルムが作り出される。
Claims (20)
- 出発材料内に形状パターンを形成する方法であって、
前記出発材料のフォトレジスト層の第1の部分を第1の形状パターンへと露光することと、
前記出発材料内に前記第1の形状パターンを生成するよう前記フォトレジスト層を現像することと、
前記第1の形状パターンを収縮するよう前記フォトレジスト層をトリミングすることと、
前記フォトレジスト層の第2の部分を第2の形状パターンへと露光することと、
前記出発材料内に前記第2の形状パターンを生成するよう前記フォトレジスト層を現像することと、
前記第1および第2の形状パターンを前記出発材料のポリシリコン層に転写するよう前記出発材料をエッチングすることとを含み、
前記第2の形状パターンは、前記フォトレジスト層の前記第2の部分を前記第2の形状パターンへと露光した後、前記フォトレジスト層をトリミングすることなしに生成される、方法。 - 前記フォトレジスト層の前記第1および第2の部分を露光することは、前記第1および第2の形状パターンによって規定されるパターンの透過紫外線に前記フォトレジスト層を晒すことを含む、請求項1に記載の方法。
- 前記フォトレジスト層の前記第1および第2の部分を露光することはさらに、前記透過紫外線の光学位相を前記フォトレジスト層の露光部分と前記フォトレジスト層の非露光部分との間で変化させることを含む、請求項2に記載の方法。
- 前記フォトレジスト層をトリミングすることは、前記第1の形状パターンによって規定されるフォトレジスト像の高さおよび幅を収縮させることを含む、請求項1に記載の方法。
- 前記第1の形状パターンを前記出発材料のハードマスク層に転写するよう前記ハードマスク層をエッチングすることをさらに含む、請求項1に記載の方法。
- 前記第1の形状パターンを前記出発材料のポリシリコン層に転写するよう前記ポリシリコン層をエッチングすることをさらに含む、請求項5に記載の方法。
- 前記第2の形状パターンへの露光の前に前記フォトレジスト層を取除くことをさらに含む、請求項1に記載の方法。
- 第2のマスクパターンへの露光の前に前記フォトレジスト層を再適用することをさらに含む、請求項7に記載の方法。
- 前記第1および第2の形状パターンの露光のために同じフォトレジスト層を用いることをさらに含む、請求項1に記載の方法。
- 前記第2の形状パターンの露光の間に前記フォトレジスト層の前記第1の部分を保護することをさらに含む、請求項9に記載の方法。
- 相互接続構造を形成する方法であって、
フォトレジストの第1の層を出発材料に適用することと、
前記相互接続構造の第1の潜像を前記フォトレジストの第1の層の中に形成するよう前記フォトレジストの第1の層を紫外線照射に晒すことと、
前記相互接続構造の前記第1の潜像を前記相互接続構造の第1の最終像へと変換するよう前記フォトレジストの第1の層を現像することと、
第1のトリミングされた最終像を形成するよう前記相互接続構造の前記第1の最終像をトリミングすることと、
前記フォトレジストの第1の層を取除くことと、
フォトレジストの第2の層を前記出発材料に適用することと、
前記相互接続構造の第2の潜像を前記フォトレジストの第2の層の中に形成するよう前記フォトレジストの第2の層を紫外線照射に晒すことと、
前記相互接続構造の前記第2の潜像を前記相互接続構造の第2の最終像に変換するよう前記フォトレジストの第2の層を現像することと、
前記相互接続構造の前記第2の最終像をトリミングすることなしに、前記相互接続構造の前記第1のトリミングされた最終像および前記第2の最終像を前記出発材料のポリシリコン層に転写することとを含む、方法。 - 前記フォトレジストの第1および第2の層を晒すことはさらに、前記フォトレジストの第1および第2の層の露光部分と前記フォトレジストの第1および第2の層の非露光部分との間で前記紫外線照射の光学位相を変化させることをさらに含む、請求項11に記載の方法。
- 前記第1のトリミングされた最終像を転写することは、前記相互接続構造の前記第1のトリミングされた最終像に適合するよう前記出発材料のハードマスク層をエッチングすることを含む、請求項11に記載の方法。
- 前記第1のトリミングされた最終像を転写することはさらに、前記フォトレジストの第2の層を紫外線照射に晒す前に、前記相互接続構造の前記第1のトリミングされた最終像に適合するよう前記ポリシリコン層をエッチングすることを含む、請求項13に記載の方法。
- 前記第1のトリミングされた最終像を転写することはさらに、前記フォトレジストの第2の層を紫外線照射に晒した後、前記相互接続構造の前記第1のトリミングされた最終像に適合するよう前記ポリシリコン層をエッチングすることを含む、請求項13に記載の方法。
- 前記相互接続構造の前記第2の最終像を転写することは、前記相互接続構造の前記第2の最終像に適合するよう、前記出発材料のハードマスクおよびポリシリコン層をエッチングすることを含む、請求項15に記載の方法。
- 半導体ウェハ上の複数の装置のための相互接続構造を形成する方法であって、
前記半導体ウェハのフォトレジスト層を第1のマスクパターンへと露光することと、
前記第1のマスクパターンを前記半導体ウェハ内に生成するよう前記フォトレジスト層を現像することとを含み、前記第1のマスクパターンは前記半導体ウェハ上の前記複数の装置のための前記相互接続構造を規定し、前記方法はさらに、
前記半導体ウェハ内に生成された前記第1のマスクパターンをトリミングすることと、
前記フォトレジスト層を第2のマスクパターンへと露光することと、
前記半導体ウェハ内に前記第2のマスクパターンを生成するよう前記フォトレジスト層を現像することとを含み、前記第2のマスクパターンは前記半導体ウェハ上の前記複数の装置の間の分離距離を規定し、前記方法はさらに、
前記第1および第2のマスクパターンを前記半導体ウェハのポリシリコン層に転写することを含み、
前記第2のマスクパターンは、前記第2のマスクパターンをトリミングすることなしに、前記ポリシリコン層に転写される、方法。 - 前記第1のマスクパターンを転写することは、前記第1のマスクパターンに適合するよう前記半導体ウェハのハードマスク層をエッチングすることを含む、請求項17に記載の方法。
- 前記第1のマスクパターンを転写することはさらに、前記フォトレジスト層を前記第2のマスクパターンへと露光する前に、前記第1のマスクパターンに適合するよう、前記半導体ウェハのポリシリコン層をエッチングすることを含む、請求項18に記載の方法。
- 前記第1のマスクパターンを転写することはさらに、前記フォトレジスト層を前記第2のマスクパターンへと露光した後、前記第1のマスクパターンに適合するよう前記半導体ウェハのポリシリコン層をエッチングすることを含む、請求項18に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/891,258 | 2007-08-08 | ||
US11/891,258 US7951722B2 (en) | 2007-08-08 | 2007-08-08 | Double exposure semiconductor process for improved process margin |
PCT/US2008/072249 WO2009020979A1 (en) | 2007-08-08 | 2008-08-05 | A double exposure semiconductor process for improved process margin |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010536179A true JP2010536179A (ja) | 2010-11-25 |
JP5167563B2 JP5167563B2 (ja) | 2013-03-21 |
Family
ID=39761022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010520263A Active JP5167563B2 (ja) | 2007-08-08 | 2008-08-05 | 処理マージンの向上のための複式露光半導体処理 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7951722B2 (ja) |
EP (1) | EP2176710B1 (ja) |
JP (1) | JP5167563B2 (ja) |
CN (1) | CN101784959B (ja) |
CA (1) | CA2693228C (ja) |
TW (1) | TWI463531B (ja) |
WO (1) | WO2009020979A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014010295A (ja) * | 2012-06-29 | 2014-01-20 | Fujitsu Semiconductor Ltd | マスクパターンの形成方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7285781B2 (en) * | 2004-07-07 | 2007-10-23 | Intel Corporation | Characterizing resist line shrinkage due to CD-SEM inspection |
US7951722B2 (en) * | 2007-08-08 | 2011-05-31 | Xilinx, Inc. | Double exposure semiconductor process for improved process margin |
US8609327B2 (en) * | 2008-07-10 | 2013-12-17 | International Business Machines Corporation | Forming sub-lithographic patterns using double exposure |
JP5357473B2 (ja) * | 2008-09-09 | 2013-12-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US8163466B2 (en) * | 2009-02-17 | 2012-04-24 | International Business Machines Corporation | Method for selectively adjusting local resist pattern dimension with chemical treatment |
US20130302985A1 (en) * | 2012-05-10 | 2013-11-14 | Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") | Method of removing residue during semiconductor device fabrication |
US9978221B2 (en) | 2013-03-22 | 2018-05-22 | Igt | Gaming system and method for providing a multiple dimension symbol game with expanding wild symbols |
US9529265B2 (en) | 2014-05-05 | 2016-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of preparing and using photosensitive material |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000100700A (ja) * | 1998-09-22 | 2000-04-07 | Toshiba Corp | パターン形成方法およびハイブリッド露光方法 |
JP2002055432A (ja) * | 2000-08-10 | 2002-02-20 | Matsushita Electric Ind Co Ltd | フォトマスク装置及びパターン形成方法 |
JP2004103999A (ja) * | 2002-09-12 | 2004-04-02 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2005079226A (ja) * | 2003-08-29 | 2005-03-24 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2005150494A (ja) * | 2003-11-18 | 2005-06-09 | Sony Corp | 半導体装置の製造方法 |
JP2008306143A (ja) * | 2007-06-11 | 2008-12-18 | Toshiba Corp | パターン形成方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6235440B1 (en) * | 1999-11-12 | 2001-05-22 | Taiwan Semiconductor Manufacturing Company | Method to control gate CD |
WO2001084242A1 (en) * | 2000-05-03 | 2001-11-08 | Caliper Technologies Corp. | Multi depth substrate fabrication processes |
US6534224B2 (en) * | 2001-01-30 | 2003-03-18 | Advanced Micro Devices, Inc. | Phase shift mask and system and method for making the same |
US6852471B2 (en) * | 2001-06-08 | 2005-02-08 | Numerical Technologies, Inc. | Exposure control for phase shifting photolithographic masks |
US7015148B1 (en) * | 2004-05-25 | 2006-03-21 | Advanced Micro Devices, Inc. | Reduce line end pull back by exposing and etching space after mask one trim and etch |
TWI389334B (zh) * | 2004-11-15 | 2013-03-11 | Verticle Inc | 製造及分離半導體裝置之方法 |
US20070092844A1 (en) * | 2005-10-21 | 2007-04-26 | Macronix International Co., Ltd. | Method to form photo patterns |
US20070099424A1 (en) * | 2005-10-28 | 2007-05-03 | Texas Instruments Incorporated | Reduction of mechanical stress on pattern specific geometries during etch using double pattern layout and process approach |
US7951722B2 (en) * | 2007-08-08 | 2011-05-31 | Xilinx, Inc. | Double exposure semiconductor process for improved process margin |
-
2007
- 2007-08-08 US US11/891,258 patent/US7951722B2/en active Active
-
2008
- 2008-08-05 CN CN200880102199.1A patent/CN101784959B/zh active Active
- 2008-08-05 EP EP08797219.6A patent/EP2176710B1/en active Active
- 2008-08-05 JP JP2010520263A patent/JP5167563B2/ja active Active
- 2008-08-05 CA CA2693228A patent/CA2693228C/en active Active
- 2008-08-05 WO PCT/US2008/072249 patent/WO2009020979A1/en active Application Filing
- 2008-08-07 TW TW097130001A patent/TWI463531B/zh active
-
2011
- 2011-05-03 US US13/099,698 patent/US8384164B1/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000100700A (ja) * | 1998-09-22 | 2000-04-07 | Toshiba Corp | パターン形成方法およびハイブリッド露光方法 |
JP2002055432A (ja) * | 2000-08-10 | 2002-02-20 | Matsushita Electric Ind Co Ltd | フォトマスク装置及びパターン形成方法 |
JP2004103999A (ja) * | 2002-09-12 | 2004-04-02 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2005079226A (ja) * | 2003-08-29 | 2005-03-24 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2005150494A (ja) * | 2003-11-18 | 2005-06-09 | Sony Corp | 半導体装置の製造方法 |
JP2008306143A (ja) * | 2007-06-11 | 2008-12-18 | Toshiba Corp | パターン形成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014010295A (ja) * | 2012-06-29 | 2014-01-20 | Fujitsu Semiconductor Ltd | マスクパターンの形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US8384164B1 (en) | 2013-02-26 |
CA2693228A1 (en) | 2009-02-12 |
EP2176710A1 (en) | 2010-04-21 |
US7951722B2 (en) | 2011-05-31 |
JP5167563B2 (ja) | 2013-03-21 |
TWI463531B (zh) | 2014-12-01 |
CA2693228C (en) | 2013-09-24 |
CN101784959A (zh) | 2010-07-21 |
WO2009020979A1 (en) | 2009-02-12 |
EP2176710B1 (en) | 2017-11-08 |
TW200910421A (en) | 2009-03-01 |
US20090042389A1 (en) | 2009-02-12 |
CN101784959B (zh) | 2014-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5167563B2 (ja) | 処理マージンの向上のための複式露光半導体処理 | |
US7879727B2 (en) | Method of fabricating a semiconductor device including a pattern of line segments | |
TWI523074B (zh) | 製造半導體結構的方法 | |
US7648918B2 (en) | Method of pattern formation in semiconductor fabrication | |
US8518820B2 (en) | Methods for forming contacts in semiconductor devices | |
US8309462B1 (en) | Double spacer quadruple patterning with self-connected hook-up | |
TWI709165B (zh) | 微影圖案化的方法 | |
US7368226B2 (en) | Method for forming fine patterns of semiconductor device | |
US7674703B1 (en) | Gridded contacts in semiconductor devices | |
KR100295426B1 (ko) | 배선형성방법 | |
US20130045591A1 (en) | Negative tone develop process with photoresist doping | |
TWI467655B (zh) | 半導體裝置中形成開口之方法及半導體裝置 | |
US9791775B2 (en) | Lithography process on high topology features | |
US8349528B2 (en) | Semiconductor devices and methods of manufacturing thereof | |
US11688610B2 (en) | Feature patterning using pitch relaxation and directional end-pushing with ion bombardment | |
KR100598169B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
CN111383920B (zh) | 半导体结构及其形成方法 | |
JP2003008017A (ja) | 半導体装置の製造方法 | |
Yamada et al. | Enabling 35nm Double patterning Contact imaging using a novel CD shrink Process | |
KR20060075077A (ko) | 반도체 소자의 제조방법 | |
KR20060076368A (ko) | 반도체 소자의 제조방법 | |
JP2004177883A (ja) | パターン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120409 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121018 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5167563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |