JP2002036635A - 印字制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 印字制御装置において、パルス幅を高精度に
制御する。 【解決手段】 発振器５からのクロックを参照して一定
の値ずつ出力が変化するアキュームレータ１４，２４，
５４と、振幅値を参照テーブルとして記憶するメモリ１
５，２５，５５と、アキュームレータの出力をアドレス
として、各々のメモリから読み出されたデジタル値をア
ナログ値に変換するＤ／Ａ変換器１６，２６，５６と、
Ｄ／Ａ変換器の出力の高周波成分をカットするローパス
フィルタ１７，２７，５７と、ローパスフィルタの各々
の出力のアナログ値を比較するコンパレータ１８，２
８，５８と、メモリの読み出し開始アドレスを各々所定
の値だけずらすことにより位相の異なる複数の遅延した
クロックを生成し、これらのクロックの位相差から画像
データに応じた幅のパルスを生成するセレクタ９とを有
する構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レーザビームプリ
ンタ、複写機等の印字制御装置に係り、特にＰＷＭ（Ｐ
ｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）方式を
用いた印字階調の制御を行う印字制御装置に関する。

【０００２】

【従来の技術】近年、レーザビームプリンタ等の製品に
おいて、コンピュータ上などの大容量の画像データを高
速・高画質に印字処理する機会が増大している。この
際、印字階調の制御を行うには、主にＰＷＭ方式が用い
られている。

【０００３】

【発明が解決しようとする課題】しかしながら、ＰＷＭ
方式を用いた印字制御装置においては、印字する１ドッ
ト毎にその階調をパルス幅で制御するため、階調が多く
なるほど多くの種類のパルス幅を高精度に制御する必要
がある。

【０００４】そして、従来の装置では、回路構成や信号
の遅延等によりパルス幅を高精度に制御するには限度が
あった。そのため、高品質な印字画像を得ることができ
なかった。

【０００５】そこで、本発明は、パルス幅を高精度に制
御することのできる印字制御装置を提供することを目的
とする。

【０００６】

【課題を解決するための手段】この課題を解決するため
に、本発明の印字制御装置は、所定周波数のクロックを
発生するクロック発生手段と、クロック発生手段からの
クロックを参照クロックとして、一定の値ずつ出力が変
化する複数の演算手段と、所定の位相に対する振幅値を
参照テーブルとして記憶する複数の記憶手段と、複数の
演算手段の出力をアドレスとして、各々の記憶手段から
読み出されたデジタル値をアナログ値に変換する複数の
変換手段と、複数の変換手段の出力の高周波成分をカッ
トする複数のフィルタ手段と、複数のフィルタ手段の各
々の出力のアナログ値を比較する複数の比較手段と、複
数の記憶手段の読み出し開始アドレスを各々所定の値だ
けずらすことにより位相の異なる複数の遅延したクロッ
クを生成し、これらのクロックの位相差から画像データ
に応じた幅のパルスを生成するパルス生成手段とを有す
る構成としたものである。

【０００７】これにより、複数の遅延したクロックの位
相差から画像データに応じた幅のパルスを生成すること
ができ、パルス幅を高精度に制御することが可能にな
る。

【０００８】

【発明の実施の形態】本発明の請求項１に記載の発明
は、所定周波数のクロックを発生するクロック発生手段
と、クロック発生手段からのクロックを参照クロックと
して、一定の値ずつ出力が変化する複数の演算手段と、
所定の位相に対する振幅値を参照テーブルとして記憶す
る複数の記憶手段と、複数の演算手段の出力をアドレス
として、各々の記憶手段から読み出されたデジタル値を
アナログ値に変換する複数の変換手段と、複数の変換手
段の出力の高周波成分をカットする複数のフィルタ手段
と、複数のフィルタ手段の各々の出力のアナログ値を比
較する複数の比較手段と、複数の記憶手段の読み出し開
始アドレスを各々所定の値だけずらすことにより位相の
異なる複数の遅延したクロックを生成し、これらのクロ
ックの位相差から画像データに応じた幅のパルスを生成
するパルス生成手段とを有する印字制御装置であり、複
数の遅延したクロックの位相差から画像データに応じた
幅のパルスを生成することができ、パルス幅を高精度に
制御することが可能になるという作用を有する。

【０００９】請求項２に記載の発明は、請求項１記載の
発明において、遅延した複数のクロックは、１画素を処
理するドットクロックの周波数と同一である印字制御装
置であり、１画素単位でのパルス幅の制御が容易に行え
るので、ハードウェアでの処理が容易になるという作用
を有する。

【００１０】以下、本発明の実施の形態について、図１
から図６を用いて説明する。なお、これらの図面におい
て同一の部材には同一の符号を付しており、また、重複
した説明は省略されている。

【００１１】図１は本発明の一実施の形態における印字
制御装置を示すブロック図、図２は図１の印字制御装置
におけるＤＤＳを示す説明図、図３は図１の印字制御装
置におけるアキュームレータおよびＬＵＴの動作を示す
説明図、図４は図１の印字制御装置に用いられる正弦波
を示す説明図、図５は図１の印字制御装置に用いられる
クロック信号を示すタイミングチャート、図６は図１の
印字制御装置における出力パルス幅を示すタイミングチ
ャートである。

【００１２】図１に示すように、本実施の形態の印字制
御装置は、本装置全体の制御を行う中央処理装置（以
下、「ＣＰＵ」という。）１、印字制御装置の制御を行
うためのプログラム等が格納されたＲＯＭ２、各種制御
に必要なデータが一時的に格納されるＲＡＭ３、後述す
るアキュームレータ１４，２４，５４の制御に必要なデ
ータが格納されるレジスタ群４、所定周波数のクロック
を発生する発振器（クロック発生手段）５、ＣＰＵ１、
ＲＯＭ２、ＲＡＭ３、レジスタ群４を接続するバス６、
本装置とＲＩＰ（ラスタイメージプロセサ）等の外部装
置（図示せず）との間に配置されてＲＩＰとの画像デー
タ授受のためのデータバスが接続された画像データ入力
コネクタ７、画像データ入力コネクタ７から入力される
パラレル画像データに対して所定の画像処理を行う画像
処理部８、画像処理部８からの出力データに応じて後述
するコンパレータ１８，２８，５８からの出力を選択し
て所定のパルス幅を持ったＰＷＭ出力信号１０を出力す
るセレクタ（パルス生成手段）９を備えている。

【００１３】また、発振器５のクロックを参照クロック
としてレジスタ群４に設定された値をもとに各々一定の
値ずつ出力が変化するアキュームレータ（演算手段）１
４，２４，５４、所定の位相に対する振幅値を参照テー
ブルとして記憶する記憶手段であるメモリ（以下、「Ｌ
ＵＴ」という。）１５，２５，５５、ＬＵＴ１５，２
５，５５から読み出された振幅値（デジタル値）をアナ
ログ値に変換するＤ／Ａ変換器（変換手段）１６，２
６，５６、Ｄ／Ａ変換器１６，２６，５６の各々の出力
の高周波成分をカットするフィルタ手段であるローパス
フィルタ（以下、「ＬＰＦ」という。）１７，２７，５
７、ＬＰＦ１７，２７，５７の各々の出力のアナログ値
を所定の値と比較してデジタル的なパルスを生成するコ
ンパレータ（比較手段）１８，２８，５８を備えてい
る。

【００１４】そして、アキュームレータ１４、ＬＵＴ１
５、Ｄ／Ａ変換器１６、ＬＰＦ１７およびコンパレータ
１８によりＤＤＳ１０１が、アキュームレータ２４、Ｌ
ＵＴ２５、Ｄ／Ａ変換器２６、ＬＰＦ２７およびコンパ
レータ２８によりＤＤＳ１０２が、アキュームレータ５
４、ＬＵＴ５５、Ｄ／Ａ変換器５６、ＬＰＦ５７および
コンパレータ５８によりＤＤＳ１０５が構成されてい
る。これらのＤＤＳ１０１，１０２，１０５はデジタル
的に周波数を生成する。

【００１５】ここで、図２を用いて、本装置の動作を説
明する。なお、ここではＤＤＳ１０１が取り上げられて
いるが、他のＤＤＳ１０２，１０５についても同様に動
作する。

【００１６】アキュームレータ１４は、その値をＡと
し、レジスタ群４に設定された増分値をＮとすると、発
振器５からのクロックを参照クロックとして、Ａ←Ａ＋
Ｎの演算を行う。すなわち、アキュームレータ１４は、
レジスタ群４に設定された増分値Ｎで参照クロックの周
期毎に増加していき、その値を位相情報としてＬＵＴ１
５に入力する。このとき、１周期分の位相値は、図２
（Ａ）に示すように０〜２π（ラジアン）に対応した値
となる。

【００１７】ＬＵＴ１５は、アキュームレータ１４の出
力をアドレス入力とし、このアドレスを位相情報として
正弦（ｓｉｎｅ）波の振幅値を記憶する参照テーブル
（ルックアップテーブル）としての機能を有する。すな
わち、ＬＵＴ１５には、位相値に対応する正弦（ｓｉｎ
ｅ）波の振幅値が記憶されており、アキュームレータ１
４からの出力に従って、図２（Ｂ）に示すようにデジタ
ル的な正弦波の振幅値に変換して出力する。

【００１８】なお、ＬＵＴ１５にはＲＡＭやＲＯＭを使
用することができるが、ＬＵＴ１５のデータをＣＰＵ１
から書きかえられるという点では、ＲＡＭの方が好まし
い。また、位相情報として正弦（ｓｉｎｅ）波の振幅値
を記憶する場合もあるが、余弦（ｃｏｓｉｎｅ）波の振
幅値を記憶してもよい。

【００１９】Ｄ／Ａ変換器１６は、発振器５からの参照
クロックをもとに、ＬＵＴ１５から読み出されたデジタ
ル的な正弦波の振幅値をアナログ値に変換するが、図２
（Ｃ）に示すように、その出力は高周波ノイズ成分を含
んだ階段状の出力になっている。そこで、ＬＰＦ１７に
より高周波成分を除くと、図２（Ｄ）に示すように、滑
らかな正弦波を得ることができる。

【００２０】さらに、階調制御用パルスを生成するため
のクロックとして使用するために、正弦波をコンパレー
タ１８によって所定の電圧レベルで比較し、図２（Ｅ）
に示すようなクロック波形に整形する。

【００２１】コンパレータ１８から出力されるクロック
波形は、アキュームレータ１４、ＬＵＴ（メモリ）１
５、Ｄ／Ａ変換器１６、ＬＰＦ１７を介して、フィード
バックループを含まずに直接的に参照クロックから生成
できるので、ダイレクトデジタルシンセシス（Ｄｉｒｅ
ｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｓ）（以下、
「ＤＤＳ」という。）方法と呼ばれる。この方法を用い
れば、アナログ的に周波数を生成する方法、例えば位相
比較器、カウンタ、ローパスフィルタ、電圧制御発振器
（ＶＣＯ）等で構成される位相ロックループ（Ｐｈａｓ
ｅ Ｌｏｃｋ Ｌｏｏｐ）を利用した方法に比べ、デジ
タル回路での構成が可能であり、ＡＳＩＣ（Ａｐｐｌｉ
ｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）化が容易で低
価格化や省スペース化が図れる。

【００２２】図３は、Ｎビットのアキュームレータ１４
と２^N×Ｌビット構成のＬＵＴ１５で構成された周波数
をデジタル的に生成するブロックを示している。この場
合、ＬＵＴ１５の次段にはＬビットのＡ／Ｄ変換器（図
示せず）が接続される。

【００２３】ここで、レジスタ群４に位相増分値Δｐｈ
ａｓｅが設定され、アキュームレータ１４に周波数ｆｒ
ｅｆの参照クロックが入力されているとする。また、Ｌ
ＵＴ１５には０〜２πまでの正弦波の所定の位相値に対
する振幅値がテーブルとして記憶されている。参照クロ
ックｆｒｅｆの周期毎にアキュームレータ１４が初期値
から増分値Δｐｈａｓｅだけ増加した値が出力され、こ
の出力値を位相として対応したＬＵＴの値を参照するこ
とで、デジタル的な正弦波の値が得られる。この場合、
ＬＵＴ１５から出力されるデジタル的な正弦波形の周波
数をｆｏｕｔとすると、ｆｏｕｔは以下の式で表され
る。

【００２４】 ｆｏｕｔ＝ｆｒｅｆ×Δｐｈａｓｅ／２^N・・・（式１） ここで、０≦Δｐｈａｓｅ≦２^N−１ したがって、Δｐｈａｓｅの値を可変とすることで、出
力周波数ｆｏｕｔを可変にできる。その場合、可変周波
数の精度（可変ステップ周波数）ｆｒは、（式１）より
以下の式で表される。

【００２５】ｆｒ＝ｆｒｅｆ／２^N・・・（式２） 例えば、ｆｒｅｆ＝３０ＭＨｚ、Ｎ＝３２、Δｐｈａｓ
ｅ＝２³⁰＝４０００００００（ＨＥＸ）とすると、（式
１）より、ｆｏｕｔ＝７．５ＭＨｚとなる。この場合の
可変周波数の精度（可変ステップ周波数）は、（式２）
より、３０ＭＨｚ／２３２≒０．００６９８Ｈｚとな
る。ｆｒｅｆを２の倍数に選べば、（式２）より可変周
波数の精度（可変ステップ周波数）は整数になり、より
精度が向上する。一般的には、上記のようにＤＤＳ１０
１，１０２，１０５は高精度に周波数を可変する場合に
用いられるが、本発明では所定の位相値に対する振幅値
の読み出し開始値（位相オフセット値）を各々ずらすこ
とで、周波数は同一で位相の異なる複数のクロック波形
を生成することを目的としている。

【００２６】そこで、図４を用いて、図３のアキューム
レータ１４およびＬＵＴ１５において、所定の位相値に
対する振幅値の読み出し開始値（位相オフセット値）を
ずらした場合の動作を説明する。なお、説明を簡単にす
るため、ここではアキュームレータ２４のビット数Ｎ＝
４、ＬＵＴ２５の出力ビット幅Ｌ＝４とし、ＬＵＴ２５
に１６通りの４ビットの振幅値が記憶されているとす
る。すなわち、ＬＵＴ１５には、２π／１６＝π／８
（ラジアン）ステップで位相が変化した場合に対応する
正弦波の振幅値が記憶されている。

【００２７】ここで、位相オフセット値を負方向に設定
するとした場合の動動作を説明する。

【００２８】アキュームレータ１４の位相オフセット値
を０（ラジアン）に設定すると、ＬＵＴ１５は位相０
（ラジアン）に対応した振幅値から読み出しを開始し、
図４（Ａ）のようなデジタル的な正弦波形が出力され
る。

【００２９】次に、アキュームレータ１４の位相オフセ
ット値をπ／８（ラジアン）に対応した値に設定する
と、ＬＵＴ１５は位相π／８（ラジアン）に対応した振
幅値から読み出しを開始し、図４（Ｂ）のようなデジタ
ル的な正弦波形が出力される。

【００３０】次に、アキュームレータ１４の位相オフセ
ット値をπ／４（ラジアン）に対応した値に設定する
と、ＬＵＴ１５は位相π／４（ラジアン）に対応した振
幅値から読み出しを開始し、図４（Ｃ）のようなデジタ
ル的な正弦波形が出力される。

【００３１】次に、アキュームレータ１４の位相オフセ
ット値を３π／８（ラジアン）に対応した値に設定する
と、ＬＵＴ１５は位相３π／８（ラジアン）に対応した
振幅値から読み出しを開始し、図４（Ｄ）のようなデジ
タル的な正弦波形が出力される。

【００３２】次に、アキュームレータ１４の位相オフセ
ット値をπ／２（ラジアン）に対応した値に設定する
と、ＬＵＴ１５は位相π／２（ラジアン）に対応した振
幅値から読み出しを開始し、図４（Ｅ）のようなデジタ
ル的な正弦波形が出力される。

【００３３】したがって、図３のようなアキュームレー
タおよびＬＵＴを生成する信号分だけ複数個備えること
で、周波数が同一で位相の異なる正弦波信号を複数生成
することができる。ここでは、位相オフセット値を負方
向に設定する場合について述べたが、正方向に設定して
も、位相の異なる正弦波信号を生成できることは言うま
でもない。したがって、図２で説明したようなＤＤＳを
複数個備えることで、周波数が同一で位相の異なるクロ
ックを複数生成することができる。

【００３４】図５は、図２で示されるＤＤＳを５個備え
た場合の、位相の異なるクロックを５個生成するタイミ
ングチャートである。この場合は、一周期の時間をＴと
するとＴ／８ずつ位相をずらしているので、位相角に換
算すると、各々π／４ラジアンだけずらして、対応する
ＬＵＴから振幅値を読み出している。

【００３５】図６は、図５で説明した周波数が同一で位
相の異なる５個のクロックから、所定幅を有するパルス
を生成するときのタイミングチャートである。すなわち
画像データに応じて出力パルス幅を可変する方法を説明
した図である。

【００３６】ここで、図１、図５および図６を用いて、
本装置の動作をさらに詳しく説明する。

【００３７】図１において、周波数が同一で位相の異な
るクロックをデジタル的に生成するＤＤＳが５ブロック
（符号１０１〜１０５）あるとする。（なお、図１にお
いて、ＤＤＳ１０３，１０４は図示されていない）。セ
レクタ９は、画像処理部８の出力データに応じてＤＤＳ
１０１〜１０５の出力１９〜５９（３９〜４９は図示せ
ず）から１つを選択して出力し、これがＰＷＭ出力信号
１０となる。そこで、図５において、ＤＤＳ１０１が図
５（１）に示すクロックを生成し、ＤＤＳ１０２が図５
（２）に示すクロックを生成しているとする。同様にＤ
ＤＳ１０３〜１０５（１０３〜１０４は図示せず）がそ
れぞれ図５（３）〜（５）に示すクロックを生成してい
るとする。

【００３８】図１のセレクタ９は画像処理部８の出力デ
ータをデコードし、ＤＤＳ１０１〜１０５の各出力１９
〜５９から所定の幅をもつパルスを生成して出力する。

【００３９】ここで、パルスがＬｏｗのときに画素を印
字するとすれば、図６（１）は、１／８画素分のパルス
を示している。

【００４０】図６（１）で示されるパルスは図５（１）
および（２）のクロックの立ち上がりエッジ（ｔ０およ
びｔ１）にて生成され、図１において画像処理部８の出
力データが０００１の場合にセレクタ９により出力され
る。

【００４１】図６（２）で示されるパルスは図５（１）
および（３）のクロックの立ち上がりエッジ（ｔ０およ
びｔ２）にて生成され、図１において画像処理部８の出
力データが００１０の場合にセレクタ９により出力され
る。

【００４２】図６（３）で示されるパルスは図５（１）
および（４）のクロックの立ち上がりエッジ（ｔ０およ
びｔ３）にて生成され、図１において画像処理部８の出
力データが００１１の場合にセレクタ９により出力され
る。

【００４３】図６（４）で示されるパルスは図５（１）
および（５）のクロックの立ち上がりエッジ（ｔ０およ
びｔ４）にて生成され、図１において画像処理部８の出
力データが０１００の場合にセレクタ９により出力され
る。

【００４４】図６（５）で示されるパルスは図５（１）
のクロックの立ち上がりエッジ（ｔ０）および図５
（２）のクロックの立ち下がりエッジ（ｔ５）にて生成
され、図１において画像処理部８の出力データが０１０
１の場合にセレクタ９により出力される。

【００４５】図６（６）で示されるパルスは図５（１）
のクロックの立ち上がりエッジ（ｔ０）および図５
（３）のクロックの立ち下がりエッジ（ｔ６）にて生成
され、図１において画像処理部８の出力データが０１１
０の場合にセレクタ９により出力される。

【００４６】図６（７）で示されるパルスは図５（１）
のクロックの立ち上がりエッジ（ｔ０）および図５
（４）のクロックの立ち下がりエッジ（ｔ７）にて生成
され、図１において画像処理部８の出力データが０１１
１の場合にセレクタ９により出力される。

【００４７】図６（８）で示されるパルスは図５（１）
のクロックの立ち上がりエッジ（ｔ０）および図５
（５）のクロックの立ち下がりエッジ（ｔ８）にて生成
され、図１において画像処理部８の出力データが１００
０の場合にセレクタ９により出力される。

【００４８】これにより、複数の遅延したクロックの位
相差から画像データに応じた幅のパルスを生成すること
ができ、パルス幅を高精度に制御することが可能にな
る。したがって、ＰＷＭ方式の印字制御装置における階
調制御を高精度で行うことが可能になる。

【００４９】なお、本実施の形態においては、周波数が
同一で位相の異なるクロックをデジタル的に生成するブ
ロックであるＤＤＳが５個で構成される場合について説
明したが、これに限定されるものではなく、ＤＤＳを増
やすほどパルス幅のステップを小さくすることができ
る。

【００５０】また、本実施の形態では、位相の異なる２
つのクロックの立ち上がりエッジと立ち下りエッジから
パルスを生成した例を示したが、遅延したクロックの数
を増やし、クロックの立ち上がりエッジのみあるいはク
ロックの立ち下がりエッジのみを利用してもよい。

【００５１】さらに、本実施の形態では、パルスは複数
の遅延したクロックの位相差から生成しているが、複数
の遅延したクロックの周波数を１画素を処理するドット
クロックの周波数と同一にすることで、１画素単位での
パルス幅の制御が容易に行えるので、ハードウェアでの
処理が容易になる。

【００５２】

【発明の効果】以上のように、本発明によれば、複数の
遅延したクロックの位相差から画像データに応じた幅の
パルスを生成することができ、パルス幅を高精度に制御
することが可能になるという有効な効果が得られる。

【００５３】これにより、ＰＷＭ方式の印字制御装置に
おける階調制御を高精度で行うことが可能になるという
有効な効果が得られる。

【００５４】複数の遅延したクロックの周波数を１画素
を処理するドットクロックの周波数と同一にすれば、１
画素単位でのパルス幅の制御が容易に行えるので、ハー
ドウェアでの処理が容易になるという有効な効果が得ら
れる。

【図面の簡単な説明】

【図１】本発明の一実施の形態における印字制御装置を
示すブロック図

【図２】図１の印字制御装置におけるＤＤＳを示す説明
図

【図３】図１の印字制御装置におけるアキュームレータ
およびＬＵＴの動作を示す説明図

【図４】図１の印字制御装置に用いられる正弦波を示す
説明図

【図５】図１の印字制御装置の用いられるクロック信号
を示すタイミングチャート

【図６】図１の印字制御装置における出力パルス幅を示
すタイミングチャート

【符号の説明】

５ 発振器（クロック発生手段） ９ セレクタ（パルス生成手段） １４，２４，５４ アキュームレータ（演算手段） １５，２５，５５ メモリ「ＬＵＴ」 １６，２６，５６ Ｄ／Ａ変換器（変換手段） １７，２７，５７ ローパスフィルタ（フィルタ手段） １８，２８，５８ コンパレータ（比較手段）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2C262 AA05 AA17 AB07 BB01 BB10 BB44 BB46 BB47 GA10 GA12 GA21 GA22 GA24 2C362 CA09 CB75 CB77 5C074 AA05 BB26 DD07 DD16 EE06 5C077 LL19 NN17 NP05 PP01 PP48 PQ04 PQ12 PQ20 PQ23 RR01 TT03 TT06 5J022 AB01 BA01 CA07 CD02 CD06 CE03 CE05 CE08 CF01 CF03 CG01

Claims (2)

【特許請求の範囲】
1. 【請求項１】所定周波数のクロックを発生するクロック
   発生手段と、 前記クロック発生手段からのクロックを参照クロックと
   して、一定の値ずつ出力が変化する複数の演算手段と、 所定の位相に対する振幅値を参照テーブルとして記憶す
   る複数の記憶手段と、 複数の前記演算手段の出力をアドレスとして、各々の前
   記記憶手段から読み出されたデジタル値をアナログ値に
   変換する複数の変換手段と、 複数の前記変換手段の出力の高周波成分をカットする複
   数のフィルタ手段と、 複数の前記フィルタ手段の各々の出力のアナログ値を比
   較する複数の比較手段と、 複数の前記記憶手段の読み出し開始アドレスを各々所定
   の値だけずらすことにより位相の異なる複数の遅延した
   クロックを生成し、これらのクロックの位相差から画像
   データに応じた幅のパルスを生成するパルス生成手段と
   を有することを特徴とする印字制御装置。
2. 【請求項２】遅延した複数の前記クロックは、１画素を
   処理するドットクロックの周波数と同一であることを特
   徴とする請求項１記載の印字制御装置。