JP2002033413A - 半導体ウエハおよび半導体装置 - Google Patents
半導体ウエハおよび半導体装置Info
- Publication number
- JP2002033413A JP2002033413A JP2000214297A JP2000214297A JP2002033413A JP 2002033413 A JP2002033413 A JP 2002033413A JP 2000214297 A JP2000214297 A JP 2000214297A JP 2000214297 A JP2000214297 A JP 2000214297A JP 2002033413 A JP2002033413 A JP 2002033413A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chip
- semiconductor wafer
- circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Dicing (AREA)
Abstract
ウエハを従来のメカニカルな手法で100μm程度の厚
さまで研磨可能とし、しかも研磨されたウエハが200
μm程度の厚さのウエハと同等の強度を有する、フリッ
プチップ実装用半導体ウエハを提供する。 【解決手段】 ウエハと、該ウエハの回路形成面の直上
に接着剤で貼り合わせた板材とを含む半導体ウエハ。
Description
び半導体装置に関し、ウエハの表面にウエハと異なる材
料の板材を貼り付けるとともにウエハの裏面を薄層化
し、薄層化したウエハの裏面に金属膜を蒸着などで形成
し、半導体ICチップの表面および裏面を遮光する技術
に関するものである。
能化の進展はめざましいものがある。携帯電話などはそ
の最たるものであるが、これら機器へ搭載される集積回
路(IC)をはじめ、あらゆる部品にも同様に小型・軽
量化が求められている。従来より、ICの実装構造の小
型化、薄型化の最も有力な手法としてフリップチップ実
装という方法がある。この方法は、ICなどを搭載した
基板のサイズ、いわゆるモジュールサイズが小さくなる
につれて、ICも薄く小さく実装する必要性があるため
に開発されたもので、ICチップ上のいわゆる電極パッ
ドに導電体であるバンプを施し、バンプと基板上のパタ
ーンとを向かい合わせに接続した構造をとっている。従
って、この形態からフリップチップ実装はフェースダウ
ン実装とも言う。
が、この理由はバンプと基板上のパターンとの接続のみ
では接続強度が弱く、温度サイクル試験や高温高湿放置
試験等の信頼性試験において、接続がはずれ不良となる
ため、これを防止するためである。具体的にこの従来の
フリップチップ実装構造の概要を図1に示す。図1にお
いて、ICチップを1、バンプを3、基板を7、樹脂を
8、基板上の配線パターンを9とする。ICチップ1の
電極パッド上(図示せず)にはバンプ3が付けられてい
る。このバンプ3の材料は導電性の物質であり、通常は
んだ、金ワイヤ等が使用されている。金ワイヤ等でバン
プを作製する方法は、ICチップの電極パッドにボンデ
ィングし、その後ワイヤの部分をワイヤボンダーのクラ
ンプではさみ引きちぎることにより作製する。バンプ3
と基板7上の配線パターン9とが接続されることによ
り、基板7上の配線パターン9から電気信号がICチッ
プ1に入力されICチップ1内にて処理され、基板7上
の別の配線パターン9へ出力信号として出力される。
久性を向上させる方法として、チップに別材料を貼り合
わせた構造が特開平1−196842号公報に開示され
ている。これを図2に示す。図2において回路が形成さ
れたICチップを1、板材を2、バンプを3、基板を
7、樹脂を8、配線パターンを9とする。前述した方法
と同様、ICチップ1の電極パッド上(図示せず)にバ
ンプ3を付ける。このバンプ3は導電性材料である。こ
のバンブ3と基板7上の配線パターン9を接続する。こ
のことにより、基板7からの信号がICチップ1の回路
に入力され、回路内で処理された出力信号が基板7の出
力信号用の配線パターン9に出力される。ICチップ1
と別のICチップの間は樹脂8で接着されている。図1
の例と大きく異なる点は、ICチップ1の上部に板材2
が貼り付けされている点である。この理由は、基板7の
曲げねじりによりICチップ1の電極パッド上のバンプ
3に局所的に起こる応力を全体的に樹脂8で接着するこ
とにより緩和させるためである。
す図1においては、配線パターン9がICチップ1の中
央下部にもあるが、これはICチップ1のLSIパター
ンを遮光するためのものである。遮光する理由は、半導
体に光が当てると充満帯および不純物準位にある電子が
光子のエネルギーを吸収して半導体内部で光導電を生じ
界面に光起電力を生ずることにより、ロジック等のLS
Iの誤動作を起こすためである。この現象は特に赤外線
により起こる。その他、赤外線以外にもEPROM等の
LSIの場合、紫外線が当たると内部データを消去する
ため注意が必要である。ICチップ1と基板7の間には
樹脂8が充填されている。これは、樹脂を充填すること
により、ICチップ1と基板7との密着性を良くし、信
頼性をより良くするためである。
来技術には、以下に示す間題点があった。ICカード等
薄く実装しなければならないものが増えている。従来の
フリップチップ実装でも0.7mmのカードヘの実装は
可能であるが、フリップチップ実装したICチップのL
SI面の遮光処理を施すことは難しい。なぜなら、基板
とLSIパターンの間はバンプの高さと同程度の50μ
mと薄く、LSIパターンそのものに遮光処理を施すこ
とは非常に難しくなるためである。また、バンプの高さ
を100μm程度に高くすればLSIパターンそのもの
に遮光処理をすることは可能であるが、その場合は、I
Cチップの厚さを200μm、ICチップを実装する基
板の基板上の配線を含めた厚さを230μmとすると、
全体の厚さは530μm(0.53mm)になり、非常
に厚いモジュールとなる。
し、しかも、モジュール厚を薄くするためには、ウエハ
厚を100μm厚(0.1mm)以下にすることが必要
であるが、現在8インチであるウエハの直径は今後更に
大きくなる傾向にある。ますます薄く研磨することは可
能であるが、ウエハ直径が増大し、ウエハを薄くするほ
ど取り扱いが難しくなり、モジュール作製段階でICチ
ップが割れることがある。ICチップの遮光の必要性は
上に述べたが、従来品はICチップのLSI面を遮光す
るために、図1で示したように実装基板の配線パターン
を使用していた。ICチップのLSI面に対する遮光を
行っていた配線パターンがなくても、ICチップのLS
I面と基板の間には樹脂があるため、光は入りにくくな
っているが、基板とLSIパターンの間は50μmと薄
く、遮光は完全ではない。
ll Outerlead Package)と言われる樹脂にてモールドさ
れたパッケージでは、樹脂が150μm以上と厚く、遮
光は十分されている。しかし、フリップチップ実装では
ICチップのLSI面と基板との間は50μm程度しか
なく、樹脂を充填しても遮光に必要な厚さが得られず、
そのため基板の配線パターンの金属を用いて遮光するこ
とになる。この方法によると金属が光を反射するため、
遮光することが可能である。しかし、この方法では、実
装基板側の遮光パターンをICチップのサイズに合わせ
たり、実装基板の信号パターンと交差しないようにする
等を考慮しなければならない。
くする必要が出てくるにつれ、ICチップのLSIパタ
ーンと反対側の面、つまりICチップの裏面から光が入
る可能性もあるため、この面においても遮光が必要であ
る。図2に示す特開平1−196842号公報のような
ものであれば、板材2があるため、板材2を金属板にす
ることによって、ICチップの裏面に対して遮光するこ
とが可能であるが、回路のあるICチップ1の表面は外
側からの光が基板7を通して入り込んでしまう。また、
図1に示すものであれば、ICチップが薄い影響もあ
り、ICチップの裏面は遮光しにくい。このため、光が
LSIパターンに入り誤動作する可能性がある。ガラス
布基材エポキシ樹脂等の基板の材料は光を通しやすく、
基板の配線パターンで遮光されない場合はICチップの
LSI面に光が入ることとなる。そのため、基板の配線
パターンで遮光パターンを設けることとなるが、LSI
のサイズに合わせて配線パターンを設ける必要があり、
信号線が交わらないように基板の配線パターンを考慮す
る必要がある。
厚さがあるが、ICを作り込むいわゆるウエハプロセス
完了後、薄型パッケージにする場合は200μmまで裏
面研磨を行っている。通常、裏面研磨はメカニカルに行
っているが、この方法であると200μm厚までは可能
であるが、それ以下の厚さになると非常に難しい。特に
100μm以下となるとメカニカル研磨では不可能であ
る。200μm程度の研磨であれば、量産装置で流れて
おり、ハンドリングにおいて問題ない。
路が形成されたウエハと、該ウエハの回路形成面の直上
に構成され、かつ該ウエハとは異なる材料からなる板材
とを含む半導体ウエハであって、該板材のウエハに対向
する面とは反対側の面上で該ウエハのスクライブライン
に対応する位置に、切れ込みが形成されていることを特
徴とする半導体ウエハを提供するものである。本明細書
において、「板材のウエハに対向する面とは反対側の面
上で該ウエハのスクライブラインに対応する位置」と
は、スクライブラインを含みかつ該ウエハを垂直に切る
面が板材の該反対側の面と交って形成される位置をい
う。また、本明細書中において、ウエハとは回路形成ウ
エハをいい、半導体ウエハとは該ウエハと板材とを接着
させたものをいい、ICチップとは該半導体ウエハを分
割したものをいい、半導体装置とは該ICチップを実装
した装置をいう。
SIパターン面に100μm厚程度の板材(好ましく
は、表面をレジストで覆われた金属板)を貼り付けるこ
とによりウエハの回路形成面を遮光することができ、し
かも、ウエハを100μm厚以下に研磨する場合におい
ても、板材の厚さがウエハの厚さに加わるため、ウエハ
を200μm厚程度に研磨をするのと同様に裏面研磨す
ることを可能にし、その後ICチップを個別にしたとき
にも、200μm厚のチップと同等に扱うことを可能に
するものである。また、ウエハの回路形成面の反対側で
ある研磨面も、研磨後にアルミ、金、銅等で蒸着等する
ため、遮光可能である。また、ICチップの側面からの
光が入る可能性があるが、ICチップの厚さは100μ
m程度と薄く、LSIパターン面への影響はない。
図面を参照して詳細に説明する。図3は本発明の1つの
態様の半導体ウエハを示す断面図である。図4は本発明
の1つの態様の半導体ウエハを分割して作製したICチ
ップの実装構造を示す図である。図5および図6は、本
発明の1つの態様の半導体ウエハおよび該半導体ウエハ
を分割してICチップを作製するまでの工程を示す図で
ある。図3、図4、図5および図6の中で、ICチップ
を1、板材を2、バンプを3、板材の表面を覆う絶縁性
材料であるレジストを4、板材2とウエハとを接着する
接着剤を5、研磨後のウエハの回路形成面とは反対側の
面に付着させた金属の蒸着膜を6、実装基板を7、実装
時に板材と基板との間に充填する樹脂を8、基板上配線
パターンを9、ウエハを10、スクライブラインを1
1、切れ込みを12、半導体ウエハを13とする。
ウエハを示す断面図について説明する。この構造は、ス
クライブライン11が予め形成されたウエハ10の回路
形成面に板材2を接着剤5で貼り付け、ウエハ10を割
れにくい構造にしている。本発明において用いるウエハ
10は、電気回路を構成可能なものならばいずれのもの
でもよく、P型・N型チャネルの種類はこだわらない。
また、材料もシリコンウエハが主流であるが、シリコン
に限らない。また、ガラス基板、あるいはプラスチック
基板に回路を形成したものを使用することも可能であ
る。また、本発明において用いる板材2は、ウエハの回
路形成面を遮光できる材料のものであればいずれの材料
であってもよいが、ウエハと異なる材料からなり、好ま
しくは42アロイ、ステンレス、ニッケル、コバルト、
タングステン、銅、パラジウム等の金属性材料からな
り、その表面は、後述するバンプ3を作製した後に回路
の信号同士がショートしないように、絶縁体のレジスト
4で覆われている。また、板材2は、好ましくはウエハ
材料の膨脹率の5倍以内の膨脹率を有する金属性材料で
あり、ウエハがシリコンである場合には、シリコンとほ
ぼ同程度の膨張率である42アロイ等を使用するのが好
ましい。42アロイの膨張率は4.5×10-6/℃、シ
リコンの膨張率は2.6×10-6/℃である。さらに、
板材2は、ウエハ10の回路パターンの電極パッド(図
示せず)位置に合せて窓開けされている。窓開けサイズ
は、レジスト4を覆った後でも後述するバンプ3の直径
より大きくしなければならない。例えば、バンプ3の直
径を80μm、レジスト4の厚さを20μmと仮定す
る。その場合、窓開けサイズは、80μm×80μmよ
りも大きく開くように、レジスト4の厚さが板材2の窓
開け部分に20μm付くためひと周り大きくする必要が
あり、120μm×120μm以上にする必要がある。
ウエハ上の電極パッドサイズは約100μm×100μ
m程度の大きさであり、板材2の直径はウエハと同サイ
ズであり、6インチあるいは8インチが通常使用され
る。板材2の厚さは60μmであり、レジストで覆われ
た後100μm厚になる。
プ3が回路パターンの電極パッド上に形成されている。
バンプ3は回路の信号を外に取り出すために設けてある
が、その材質は導電ペーストあるいは金属ピンを導電ペ
ーストで接着したものである。バンプの高さは、レジス
ト4で覆われた板材2の厚さ100μmと接着剤5の厚
さ10μmをたした厚さよりも高くする必要があるた
め、115μm〜120μm程度である。結果としてレ
ジスト4で覆われた板材2より突出した部分は5μm〜
10μm程度となる。バンプ作製の方法としてめっきに
よるバンプも可能である。ウエハ10と板材2は接着剤
5で接着しており、その際、板材2自体がウエハ10の
回路形成面を遮光するため、図1に示したような遮光す
るための配線パターンを設ける必要はない。また、回路
形成面とは反対側の研磨面に対しても遮光するように研
磨後蒸着する構造になっている。
ハ13をウエハ上のスクライブライン11および板材に
形成した切れ込み12に沿って分割して作製したICチ
ップ1を、基板7に実装した構造を示している。また、
本発明は、かかるICチップを使用した半導体装置をも
提供する。この半導体装置は、図4に示すとおり、基板
7の配線パターン9に樹脂でフリップチップ実装したも
のである。この接続方法を説明する。樹脂8を、予めI
Cチップを搭載する位置にポッティングする。この樹脂
はペースト状あるいはフィルム状になっているものを用
いる。この後、ICチップを基板7の搭載位置に搭載
し、ICチップ上面よりツールで温度と圧力を加えなが
ら樹脂を溶融させ、バンプと基板7の配線パターン9に
接触後、樹脂8を硬化させることにより接続する。さら
に、この後、ICチップ上部にモールドあるいは樹脂を
ポッティングし、コーティングすることも可能である。
よびICチップを作製する工程を図5および図6の工程
(1)〜(6)に示す。まず、工程(1)においては、
ウエハと同じ直径で厚さ約60μmの金属製の板材2
の、使用するウエハのチップサイズ(つまりスクライブ
ライン11)と同位置に、硫酸等を用い深さ20〜30
μm程度のハーフエッチングをし(切れ込み12)、更
にウエハの電極パッド部に合わせて窓開けする。この窓
開けサイズは、電極パッドが通常100μm×100μ
m程度である場合、120μm×120μmにする。こ
のサイズにする理由は後述するレジストで覆った後、バ
ンプを作製する領域を80μm×80μm程度確保する
ためである。
脂系のレジスト液をスピンコーターで20μm厚に制御
しながら板材2に塗布し、160℃のオーブンで4時間
レジスト4を硬化させ、金属製の板材2の表面を絶縁す
る。その後、裏面も同じ方法によりレジスト4で覆う。
これにより板材2の窓開け部の側面もレジスト4で覆わ
れる。この際、窓開けしたところがレジスト4で詰まら
ないように注意し、万が一、窓開けしたところがレジス
ト液で詰まった場合には、プローブ等で穴を開ける。こ
の結果、窓開けサイズは80μm×80μmになる。工
程(3)においては、ウエハ10と板材2とを、板材2
の窓開け部分とウエハの電極パッドが合うように、エポ
キシ系樹脂等の接着剤5で貼り合わせる。接着剤厚は1
0μm程度である。接着剤の硬化条件は接着剤の材料に
より変化するが、エポキシ系の樹脂の場合、160℃、
4時間程度である。工程(4)においては、ウエハ10
の裏面を、ウエハ厚が100μm以下になるまで研磨す
る。この態様における半導体ウエハの場合、レジスト4
で覆われた金属製の板材2の厚さ100μmと接着剤の
厚さ10μmが加わるため、研磨装置の設定は210μ
mにする。その結果、ウエハ10は100μmに研磨さ
れる。その後、研磨したウエハの裏面を遮光するため、
アルミあるいは金や銅等で蒸着する。蒸着層6の厚さは
0.6μm程度である。
ドにバンプ3を形成する。バンプ3は銀ペースト等の導
電ペースト、あるいは金属ピンを導電ペーストで接着す
る。バンプ3の高さは115〜120μmとし、レジス
ト4で覆われた板材2より5〜10μm程度バンプが出
ているようにする。最後に工程(6)においては、板材
2のハーフエッチング部(切れ込み)12に辺が直線で
ある板などの治具をあてがい、その部分で半導体ウエハ
13を折り曲げて切断し、半導体ウエハ13を個別のI
Cチップ1に分割する。
する。ウエハのLSI面を表面とすると、表面は板材を
接着しているため遮光される。また、裏面はウエハをア
ルミや金、銅等で蒸着しているため、遮光が可能であ
る。 (2)ウエハの研磨を簡略化し、クラックを防ぐことが
できる。ウエハを100μm以下に研磨をする場合、ウ
エハのみを研磨する場合と違い、板材を貼り合わせてい
る場合、板材とウエハを重ね合わせた状態で研磨するこ
とになる。そのため、通常の200μm程度にウエハを
研磨する場合と同様に研磨は容易になる。また、ウエハ
のクラックも起こりにくくなる。 (3)板材のハーフエッチングによって、ダイシング装
置を使用せずに分割することができる。通常LSI間の
スクライブラインをダイシングし、チップを分割する
が、本発明では予めスクライブラインに合わせて板材の
ハーフエッチングした部分(切れ込み)を形成している
ために、ダイシング装置を使用することなしに、ダイシ
ングをすることが可能である。その方法は、ハーフエッ
チングした部分(切れ込み)を折り曲げ、チョコレート
ブレークする。
Cチップの実装構造を示す断面図である。
示す断面図である。
ある。
作製したICチップの実装構造を示す断面図である。
チップを作製する工程図である。
チップを作製する工程図である。
Claims (9)
- 【請求項1】 1つの面に回路が形成されたウエハと、
該ウエハの回路形成面の直上に構成され、かつ該ウエハ
とは異なる材料からなる板材とを含む半導体ウエハであ
って、該板材のウエハに対向する面とは反対側の面上で
該ウエハのスクライブラインに対応する位置に、切れ込
みが形成されていることを特徴とする半導体ウエハ。 - 【請求項2】 該ウエハの回路形成面とは反対側の面を
研磨して、該ウエハ厚を50μmないし200μmとし
たことを特徴とする請求項1に記載の半導体ウエハ。 - 【請求項3】 前記回路が形成されたウエハの直上に構
成された板材が、遮光性を有する材料からなることを特
徴とする請求項1に記載の半導体ウエハ。 - 【請求項4】 前記回路が形成されたウエハの直上に構
成された板材が、回路が形成されたウエハの膨脹率の5
倍以内の膨脹率を有することを特徴とする請求項1に記
載の半導体ウエハ。 - 【請求項5】 前記回路が形成されたウエハの直上に構
成された板材が、金属性材料からなることを特徴とする
請求項1に記載の半導体ウエハ。 - 【請求項6】 前記回路が形成されたウエハの直上に構
成された板材が、42アロイからなることを特徴とする
請求項5に記載の半導体ウエハ。 - 【請求項7】 前記回路が形成されたウエハの直上に構
成された板材が、絶縁性材料で覆われていることを特徴
とする請求項1に記載の半導体ウエハ。 - 【請求項8】 前記ウエハの回路形成面とは反対側の面
が、金属膜で覆われており、それによって該ウエハ面が
遮光されることを特徴とする請求項1ないし7に記載の
半導体ウエハ。 - 【請求項9】 請求項1ないし8に記載の半導体ウエハ
を、該ウエハのスクライブラインおよび板材の切れ込み
に沿って分割して個別化したICチップを用いたことを
特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000214297A JP3577451B2 (ja) | 2000-07-14 | 2000-07-14 | 半導体ウエハおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000214297A JP3577451B2 (ja) | 2000-07-14 | 2000-07-14 | 半導体ウエハおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002033413A true JP2002033413A (ja) | 2002-01-31 |
JP3577451B2 JP3577451B2 (ja) | 2004-10-13 |
Family
ID=18709903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000214297A Expired - Fee Related JP3577451B2 (ja) | 2000-07-14 | 2000-07-14 | 半導体ウエハおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3577451B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7368815B2 (en) | 2002-04-18 | 2008-05-06 | Oki Electric Industry Co., Ltd. | Semiconductor device which prevents light from entering therein |
-
2000
- 2000-07-14 JP JP2000214297A patent/JP3577451B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7368815B2 (en) | 2002-04-18 | 2008-05-06 | Oki Electric Industry Co., Ltd. | Semiconductor device which prevents light from entering therein |
Also Published As
Publication number | Publication date |
---|---|
JP3577451B2 (ja) | 2004-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
US5155068A (en) | Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal | |
KR100298827B1 (ko) | 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 | |
JP4476381B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
JP3923368B2 (ja) | 半導体素子の製造方法 | |
US7884461B2 (en) | System-in-package and manufacturing method of the same | |
US7413925B2 (en) | Method for fabricating semiconductor package | |
TWI497621B (zh) | 準晶片尺寸封裝積體製程 | |
US6564449B1 (en) | Method of making wire connection in semiconductor device | |
JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
US20090140401A1 (en) | System and Method for Improving Reliability of Integrated Circuit Packages | |
US20110147905A1 (en) | Semiconductor device and method of manufacturing the same | |
US20220230931A1 (en) | Chip encapsulation structure and encapsulation method | |
TWI512925B (zh) | 焊線結構及形成焊線結構的方法 | |
CN101442064A (zh) | 半导体器件及其制造方法 | |
JP3468132B2 (ja) | 半導体装置の製造方法 | |
JP3577451B2 (ja) | 半導体ウエハおよび半導体装置 | |
JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
US20060292849A1 (en) | Ultrathin semiconductor circuit having contact bumps and corresponding production method | |
JP3635151B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPH10223626A (ja) | 半導体チップ,半導体チップの製造方法,半導体装置,電子装置 | |
JPS58164255A (ja) | 半導体装置 | |
JP3316532B2 (ja) | 半導体装置及びその製造方法 | |
KR0157193B1 (ko) | 노운 굳 다이의 구조 및 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040712 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |