JP2001524747A - Ｐｔｃおよび可融性素子を含む表面実装可能電気デバイス - Google Patents
Ｐｔｃおよび可融性素子を含む表面実装可能電気デバイスInfo
- Publication number
- JP2001524747A JP2001524747A JP2000522595A JP2000522595A JP2001524747A JP 2001524747 A JP2001524747 A JP 2001524747A JP 2000522595 A JP2000522595 A JP 2000522595A JP 2000522595 A JP2000522595 A JP 2000522595A JP 2001524747 A JP2001524747 A JP 2001524747A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ptc element
- conductive layer
- insulating layer
- ptc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
- H01C7/027—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient consisting of conducting or semi-conducting material dispersed in a non-conductive organic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
- H01H85/02—Details
- H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
- H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
- H01H85/0411—Miniature fuses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
- H01H85/02—Details
- H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
- H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
- H01H85/0411—Miniature fuses
- H01H2085/0414—Surface mounted fuses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
- H01H85/02—Details
- H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
- H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
- H01H85/048—Fuse resistors
- H01H2085/0483—Fuse resistors with temperature dependent resistor, e.g. thermistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
- Fuses (AREA)
Abstract
(57)【要約】
本発明は、電気回路を保護するためのデバイスである。本デバイスは、第１および第２の表面を有する抵抗素子を有する。第１の電極が、抵抗素子の第１の表面と電気的に接触し、第２の電極が抵抗素子の第２の表面と電気的に接触する。第１の端部ターミネーションが、回路と第１の電極とを電気的に接続する。第２の端部ターミネーションが、第２の電極と回路とを電気的に接続する。電気的絶縁層が、第１および第２の端部ターミネーションの間に挿入され、第１および第２の電極に接触する。端部ターミネーションは、電気的デバイスの同一側面から両電極へ電気的接触が形成されることを可能にする。
Description
【０００１】 （関連出願） 本出願は、同時係属中の出願である１９９６年５月３日に出願された第０８／
６４２，５９７号、第０８／６４２，６５５号、ならびに１９９７年６月３０日
に出願された第０８／８８４，７１１号、第０８／８８５，０８４号の一部継続
出願である。
６４２，５９７号、第０８／６４２，６５５号、ならびに１９９７年６月３０日
に出願された第０８／８８４，７１１号、第０８／８８５，０８４号の一部継続
出願である。
【０００２】 （技術分野） 本発明は、概して、表面実装可能電気回路保護デバイスおよびこのデバイスの
製造方法に関する。
製造方法に関する。
【０００３】 （発明の背景） 多くの導電材料の抵抗率が温度により変化することは周知である。材料の温度
が上昇するにしたがい、正の温度係数（「ＰＴＣ」）の抵抗率が上昇する。内部
に導電充填材を分散させることで電気的導電性を有するように形成された多くの
結晶性高分子がこのＰＴＣ効果を示す。これらの高分子は通常、ポリエチレン、
ポリプロピレン、およびエチレン／プロピレン共重合体等のポリオレフィンを含
む。チタン酸バリウム等の所定のドーピング処理が施されたセラミクスも、ＰＴ
Ｃ反応（ＰＴＣ ｂｅｈａｖｉｏｒ）を示す。
が上昇するにしたがい、正の温度係数（「ＰＴＣ」）の抵抗率が上昇する。内部
に導電充填材を分散させることで電気的導電性を有するように形成された多くの
結晶性高分子がこのＰＴＣ効果を示す。これらの高分子は通常、ポリエチレン、
ポリプロピレン、およびエチレン／プロピレン共重合体等のポリオレフィンを含
む。チタン酸バリウム等の所定のドーピング処理が施されたセラミクスも、ＰＴ
Ｃ反応（ＰＴＣ ｂｅｈａｖｉｏｒ）を示す。
【０００４】 ある値よりも低い温度、つまり臨界温度またはスイッチング温度よりも低い温
度で、ＰＴＣ材料は比較的低い、一定の抵抗率を示す。しかし、ＰＴＣ材料の温
度がこの点を超えて上昇すると、温度上昇がわずかであっても、抵抗率は急激に
上昇する。
度で、ＰＴＣ材料は比較的低い、一定の抵抗率を示す。しかし、ＰＴＣ材料の温
度がこの点を超えて上昇すると、温度上昇がわずかであっても、抵抗率は急激に
上昇する。
【０００５】 ＰＴＣ反応を示す高分子およびセラミック材料を使用する電気デバイスは、電
気回路における過電流保護部品として使用されている。電気回路の通常の動作条
件の下で、負荷およびＰＴＣデバイスの抵抗は、ＰＴＣデバイスをほとんど電流
が流れない程度の抵抗である。したがって、Ｉ2Ｒ加熱によるデバイスの温度は 、ＰＴＣデバイスの臨界温度またはスイッチング温度よりも低いままである。デ
バイスは平衡状態にあると言える。（つまり、Ｉ2Ｒ加熱によって熱が生成され る率がデバイスがその周辺へと熱を放出できる率に等しい。） 負荷が短絡した場合、または、回路が電力サージを受ける場合、ＰＴＣデバイ
スを流れる電流が増加し、（Ｉ2Ｒ加熱による）ＰＴＣデバイスの温度は臨界温 度にまで急速に上昇する。この点で、ＰＴＣデバイスにおいて多量の電力が消散
され、ＰＴＣデバイスは不安定になる。（つまり、デバイスが熱を生成する率は
デバイスがその周辺に熱を放出できる率よりも大きい。）電力消散の増加により
、ＰＴＣデバイスの温度は、ＰＴＣデバイスの抵抗が高くなって回路内の電流が
比較的低い値に制限されるような値にまで上昇するので、この電力消散は極めて
短期間（つまり数分の１秒）の間にのみ起こる。この新たな電流値は、ＰＴＣデ
バイスを新たな高い温度／高い抵抗平衡点を維持するのに十分な値であるが、電
気回路構成部品を損傷させない。したがって、ＰＴＣデバイスが臨界温度範囲に
まで加熱された場合に、ＰＴＣデバイスはヒューズとして機能し、短絡負荷を流
れる電流を、安全な、比較的低い値へと低減する。回路内の電流を妨害する、も
しくは、短絡（または電力サージ）の原因である条件を排除すると、ＰＴＣデバ
イスは、その臨界温度よりも低い、その通常動作の低抵抗状態へと温度を下げる
。この効果は、再設定可能な、電気回路保護デバイスである。
気回路における過電流保護部品として使用されている。電気回路の通常の動作条
件の下で、負荷およびＰＴＣデバイスの抵抗は、ＰＴＣデバイスをほとんど電流
が流れない程度の抵抗である。したがって、Ｉ2Ｒ加熱によるデバイスの温度は 、ＰＴＣデバイスの臨界温度またはスイッチング温度よりも低いままである。デ
バイスは平衡状態にあると言える。（つまり、Ｉ2Ｒ加熱によって熱が生成され る率がデバイスがその周辺へと熱を放出できる率に等しい。） 負荷が短絡した場合、または、回路が電力サージを受ける場合、ＰＴＣデバイ
スを流れる電流が増加し、（Ｉ2Ｒ加熱による）ＰＴＣデバイスの温度は臨界温 度にまで急速に上昇する。この点で、ＰＴＣデバイスにおいて多量の電力が消散
され、ＰＴＣデバイスは不安定になる。（つまり、デバイスが熱を生成する率は
デバイスがその周辺に熱を放出できる率よりも大きい。）電力消散の増加により
、ＰＴＣデバイスの温度は、ＰＴＣデバイスの抵抗が高くなって回路内の電流が
比較的低い値に制限されるような値にまで上昇するので、この電力消散は極めて
短期間（つまり数分の１秒）の間にのみ起こる。この新たな電流値は、ＰＴＣデ
バイスを新たな高い温度／高い抵抗平衡点を維持するのに十分な値であるが、電
気回路構成部品を損傷させない。したがって、ＰＴＣデバイスが臨界温度範囲に
まで加熱された場合に、ＰＴＣデバイスはヒューズとして機能し、短絡負荷を流
れる電流を、安全な、比較的低い値へと低減する。回路内の電流を妨害する、も
しくは、短絡（または電力サージ）の原因である条件を排除すると、ＰＴＣデバ
イスは、その臨界温度よりも低い、その通常動作の低抵抗状態へと温度を下げる
。この効果は、再設定可能な、電気回路保護デバイスである。
【０００６】 このタイプの特に有用なデバイスは、通常、一対の薄層電極の間に挟まれたＰ
ＴＣ素子を含む。このタイプのデバイスを他の電気構成部品に接続するために、
通常、端子が電極にはんだ付けされる。しかし、はんだ付けプロセスは、高分子
のＰＴＣ素子の抵抗に悪影響を及ぼし得る。さらに、電気接続は通常、ＰＴＣ素
子の対向する側面で行なわれるので、このタイプのデバイスは、通常、ＰＣボー
ド上に必要以上の空間を占める。
ＴＣ素子を含む。このタイプのデバイスを他の電気構成部品に接続するために、
通常、端子が電極にはんだ付けされる。しかし、はんだ付けプロセスは、高分子
のＰＴＣ素子の抵抗に悪影響を及ぼし得る。さらに、電気接続は通常、ＰＴＣ素
子の対向する側面で行なわれるので、このタイプのデバイスは、通常、ＰＣボー
ド上に必要以上の空間を占める。
【０００７】 （発明の要旨） 本発明者らは、この度、ＰＴＣデバイスの同じ側から両方の電極へと電気接続
を形成することにより重要な利点が得られることを発見した。本発明のＰＴＣデ
バイスの巻き付け式構成により、ＰＴＣデバイスの反対側の電極への電気接続を
形成することが可能になる。さらに、本発明の電気デバイスは、ＰＴＣ素子の開
口部を介して導電層を設けるのではなく、ＰＴＣ素子に導電層を巻き付けること
により電気接続を形成するので、このデバイスは、ＰＴＣ素子の断面領域をより
多く利用し、より高い性能のデバイスが得られる。
を形成することにより重要な利点が得られることを発見した。本発明のＰＴＣデ
バイスの巻き付け式構成により、ＰＴＣデバイスの反対側の電極への電気接続を
形成することが可能になる。さらに、本発明の電気デバイスは、ＰＴＣ素子の開
口部を介して導電層を設けるのではなく、ＰＴＣ素子に導電層を巻き付けること
により電気接続を形成するので、このデバイスは、ＰＴＣ素子の断面領域をより
多く利用し、より高い性能のデバイスが得られる。
【０００８】 さらに、本発明による電気デバイスを製造するのに必要な製造ステップは、最
後のストリップが最終的には複数の電気デバイスに分割されるように、多くのス
トリップを同時に準備するのを可能にする。このプロセスが、本発明の電気デバ
イスのサイズ、つまり、その抵抗を低減することを可能にする。
後のストリップが最終的には複数の電気デバイスに分割されるように、多くのス
トリップを同時に準備するのを可能にする。このプロセスが、本発明の電気デバ
イスのサイズ、つまり、その抵抗を低減することを可能にする。
【０００９】 本発明の第１の局面において、電気回路を保護するデバイスが提供される。こ
のデバイスは、第１および第２の表面を有する抵抗素子を含む。第１の電極が抵
抗素子の第１の表面と電気的に接触し、第２の電極が抵抗素子の第２の表面と電
気的に接触している。第１の端部ターミネーション（ｅｎｄ ｔｅｒｍｉｎａｔ
ｉｏｎ）は、回路と第１の電極とを電気的に接続する。第２の端部ターミネーシ
ョンは、第２の電極と回路とを電気的に接続する。電気的絶縁層が、第１および
第２の端部ターミネーションの間に挿入され、且つ、第１および第２の電極に接
触している。
のデバイスは、第１および第２の表面を有する抵抗素子を含む。第１の電極が抵
抗素子の第１の表面と電気的に接触し、第２の電極が抵抗素子の第２の表面と電
気的に接触している。第１の端部ターミネーション（ｅｎｄ ｔｅｒｍｉｎａｔ
ｉｏｎ）は、回路と第１の電極とを電気的に接続する。第２の端部ターミネーシ
ョンは、第２の電極と回路とを電気的に接続する。電気的絶縁層が、第１および
第２の端部ターミネーションの間に挿入され、且つ、第１および第２の電極に接
触している。
【００１０】 本発明の第２の局面において、電気回路を保護するデバイスが提供される。こ
のデバイスは、第１および第２の表面ならびに第１および第２の側壁を有する導
電性高分子ＰＴＣ素子を含む。第１の電極はＰＴＣ素子の第１の表面に電気的に
接触し、第２の電極はＰＴＣ素子の第２の表面に電気的に接触している。第１の
端部ターミネーションは、回路と第１の電極とを電気的に接続し、且つ、ＰＴＣ
素子の第１の側壁に接触している。第２の端部ターミネーションは、第２の電極
と回路とを電気的に接続し、且つ、ＰＴＣ素子の第２の側壁に接触している。電
気的絶縁層が、第１および第２の端部ターミネーションの間に挿入され、且つ、
第１および第２の電極に接触している。
のデバイスは、第１および第２の表面ならびに第１および第２の側壁を有する導
電性高分子ＰＴＣ素子を含む。第１の電極はＰＴＣ素子の第１の表面に電気的に
接触し、第２の電極はＰＴＣ素子の第２の表面に電気的に接触している。第１の
端部ターミネーションは、回路と第１の電極とを電気的に接続し、且つ、ＰＴＣ
素子の第１の側壁に接触している。第２の端部ターミネーションは、第２の電極
と回路とを電気的に接続し、且つ、ＰＴＣ素子の第２の側壁に接触している。電
気的絶縁層が、第１および第２の端部ターミネーションの間に挿入され、且つ、
第１および第２の電極に接触している。
【００１１】 本発明の第３の局面において、回路を保護する電気的なデバイスが提供される
。このデバイスは、可融性素子と直列に接続された抵抗素子を含む。抵抗素子は
第１および第２の表面を有する。第１の電極は、ＰＴＣ素子の第１の表面に電気
的に接触し、第２の電極は、ＰＴＣ素子の第２の表面に電気的に接触している。
第１の端部ターミネーションは、回路と第１の電極との間に電気的接続を提供す
る。可融性素子は、ＰＴＣ素子と直列に、電気的に接続される。第２の端部ター
ミネーションは、可融性素子と回路との間に電気的接続を提供する。
。このデバイスは、可融性素子と直列に接続された抵抗素子を含む。抵抗素子は
第１および第２の表面を有する。第１の電極は、ＰＴＣ素子の第１の表面に電気
的に接触し、第２の電極は、ＰＴＣ素子の第２の表面に電気的に接触している。
第１の端部ターミネーションは、回路と第１の電極との間に電気的接続を提供す
る。可融性素子は、ＰＴＣ素子と直列に、電気的に接続される。第２の端部ター
ミネーションは、可融性素子と回路との間に電気的接続を提供する。
【００１２】 本発明の第４の局面において、電気回路を保護するデバイスが提供される。こ
のデバイスは、可融性素子と直列に接続されたＰＴＣ素子を含む。ＰＴＣ素子は
導電性高分子を包含し、且つ、第１および第２の表面ならびに第１および第２の
側壁を含む。第１の電極はＰＴＣ素子の第１の表面と電気的に接触し、第２の電
極はＰＴＣ素子の第２の表面と電気的に接触する。第１の端部ターミネーション
は、回路と第１の電極との間に電気的接続を提供し、ＰＴＣ素子の第１の側壁と
接触している。可融性素子は、ＰＴＣ素子と直列に、電気的に接続される。第２
の端部ターミネーションは、可融性素子と回路との間に電気的接続を提供し、Ｐ
ＴＣ素子の第２の側壁と接触している。
のデバイスは、可融性素子と直列に接続されたＰＴＣ素子を含む。ＰＴＣ素子は
導電性高分子を包含し、且つ、第１および第２の表面ならびに第１および第２の
側壁を含む。第１の電極はＰＴＣ素子の第１の表面と電気的に接触し、第２の電
極はＰＴＣ素子の第２の表面と電気的に接触する。第１の端部ターミネーション
は、回路と第１の電極との間に電気的接続を提供し、ＰＴＣ素子の第１の側壁と
接触している。可融性素子は、ＰＴＣ素子と直列に、電気的に接続される。第２
の端部ターミネーションは、可融性素子と回路との間に電気的接続を提供し、Ｐ
ＴＣ素子の第２の側壁と接触している。
【００１３】 （発明の詳細な説明） 本発明は、多くの異なる形態での実施形態が可能であるが、本開示は本発明の
原理の例示とみなすべきであることを理解した上で、本発明の好適な実施形態を
本明細書中に詳細に説明する。例えば、概ね上部および底部表面に形成された電
極を有する高分子ＰＴＣ素子を参照しつつ、本発明を以下に説明する。しかし、
本発明は、セラミックＰＴＣ素子を有する電気デバイス、または、ＰＴＣ特性を
示さない抵抗素子を想定していることを理解する必要がある。
原理の例示とみなすべきであることを理解した上で、本発明の好適な実施形態を
本明細書中に詳細に説明する。例えば、概ね上部および底部表面に形成された電
極を有する高分子ＰＴＣ素子を参照しつつ、本発明を以下に説明する。しかし、
本発明は、セラミックＰＴＣ素子を有する電気デバイス、または、ＰＴＣ特性を
示さない抵抗素子を想定していることを理解する必要がある。
【００１４】 一般に、本発明の抵抗素子は、高分子成分および導電充填剤成分からなるＰＴ
Ｃ組成物から構成される。高分子成分は、単一の高分子であるか、または、２種
以上の異なる高分子の混合体であり得る。高分子成分は、少なくとも４０％の結
晶度を有するポリオレフィンを含み得る。適切な高分子として、ポリエチレン、
ポリプロピレン、ポリブタジエン、ポリエチレンアクリレート、アクリル酸エチ
レン共重合体、およびエチレンプロピレン共重合体が挙げられる。好適な実施形
態において、高分子成分は、ポリエチレンおよびマレイン酸無水物を含む。（こ
のような高分子はデュポン社によって製造され、Ｆｕｓａｂｏｎｄ（登録商標）
という商品名で販売されている。）導電充填剤成分は、組成物が確実にＰＴＣ反
応を示すのに十分な量で、高分子成分中に分散される。あるいは、導電充填剤は
高分子に融合され得る。一般に、導電充填剤成分は、ＰＴＣ成分中、約２５〜７
５重量％で含まれる。本発明で使用するのに適した導電充填剤として、以下の金
属の粉末、薄片、または球体が挙げられる。その金属とは、ニッケル、銀、金、
銅、銀メッキされた銅、または金属合金を含む。導電充填剤はまた、カーボンブ
ラック、カーボン片または球体、もしくはグラファイトを含み得る。好適な実施
形態において、本発明で使用される導電充填剤成分は（Ｃｏｌｕｍｂｉａｎ Ｃ
ｈｅｍｉｃａｌｓにより製造され、Ｒａｖｅｎ（登録商標）という商品名で販売
されている）カーボンブラックである。特に有用なＰＴＣ組成物は、約２５℃で
１０Ω ｃｍ未満、特に５Ω ｃｍ未満、とりわけ３Ω ｃｍ未満の抵抗率を有
する。本発明で使用するのに適したＰＴＣ組成物は、米国特許出願第０８／６１
４，０３８号、ならびに米国特許第４，２３７，４４１号、第４，３０４，９８
７号、第４，８４９，１３３号、第４，８８０，５７７号、第４，９１０，３８
９号、および第５，１９０，６９７号に開示されている。
Ｃ組成物から構成される。高分子成分は、単一の高分子であるか、または、２種
以上の異なる高分子の混合体であり得る。高分子成分は、少なくとも４０％の結
晶度を有するポリオレフィンを含み得る。適切な高分子として、ポリエチレン、
ポリプロピレン、ポリブタジエン、ポリエチレンアクリレート、アクリル酸エチ
レン共重合体、およびエチレンプロピレン共重合体が挙げられる。好適な実施形
態において、高分子成分は、ポリエチレンおよびマレイン酸無水物を含む。（こ
のような高分子はデュポン社によって製造され、Ｆｕｓａｂｏｎｄ（登録商標）
という商品名で販売されている。）導電充填剤成分は、組成物が確実にＰＴＣ反
応を示すのに十分な量で、高分子成分中に分散される。あるいは、導電充填剤は
高分子に融合され得る。一般に、導電充填剤成分は、ＰＴＣ成分中、約２５〜７
５重量％で含まれる。本発明で使用するのに適した導電充填剤として、以下の金
属の粉末、薄片、または球体が挙げられる。その金属とは、ニッケル、銀、金、
銅、銀メッキされた銅、または金属合金を含む。導電充填剤はまた、カーボンブ
ラック、カーボン片または球体、もしくはグラファイトを含み得る。好適な実施
形態において、本発明で使用される導電充填剤成分は（Ｃｏｌｕｍｂｉａｎ Ｃ
ｈｅｍｉｃａｌｓにより製造され、Ｒａｖｅｎ（登録商標）という商品名で販売
されている）カーボンブラックである。特に有用なＰＴＣ組成物は、約２５℃で
１０Ω ｃｍ未満、特に５Ω ｃｍ未満、とりわけ３Ω ｃｍ未満の抵抗率を有
する。本発明で使用するのに適したＰＴＣ組成物は、米国特許出願第０８／６１
４，０３８号、ならびに米国特許第４，２３７，４４１号、第４，３０４，９８
７号、第４，８４９，１３３号、第４，８８０，５７７号、第４，９１０，３８
９号、および第５，１９０，６９７号に開示されている。
【００１５】 ＰＴＣ素子は、上部表面と電気的に接触した第１の電極と、底部表面と電気的
に接触した第２の電極とを含む。電極は、ＰＴＣ素子の上部表面および底部表面
と物理的に直接接触し得る。しかし、本発明の電気デバイスは、電極とＰＴＣ素
子との間に存在する導電接着組成物を含み得る。
に接触した第２の電極とを含む。電極は、ＰＴＣ素子の上部表面および底部表面
と物理的に直接接触し得る。しかし、本発明の電気デバイスは、電極とＰＴＣ素
子との間に存在する導電接着組成物を含み得る。
【００１６】 好適な実施形態において、ＰＴＣ素子は、２つの金属箔電極の間に挟まれて、
薄層を形成する。あるいは、電極は、従来の無電解めっきプロセスまたは電解め
っきプロセスを用いて、ＰＴＣ素子の上部表面および底部表面上に形成され得る
。第１および第２の電極は、好適には、ニッケル、銅、銀、錫、金、およびこれ
らの合金からなる群より選択された金属を含む。
薄層を形成する。あるいは、電極は、従来の無電解めっきプロセスまたは電解め
っきプロセスを用いて、ＰＴＣ素子の上部表面および底部表面上に形成され得る
。第１および第２の電極は、好適には、ニッケル、銅、銀、錫、金、およびこれ
らの合金からなる群より選択された金属を含む。
【００１７】 （図１〜図３に示す実施形態） 図１〜図３を参照すると、本発明の電気デバイス１０は、上面３０と底面４０
と、第１の側面５０と、第２の側面６０とを有する抵抗素子２０を含む。上面３
０と底面４０とは両方とも、中央部９０、９０’によって分離される２つの端部
７０、８０および７０’、８０’を有する。第１の電極１００は抵抗素子２０の
上面３０上に形成され、第２の電極１１０は抵抗素子２０の底面４０上に形成さ
れている。上述したように、抵抗素子２０は好適には高分子ＰＴＣ組成から構成
される。
と、第１の側面５０と、第２の側面６０とを有する抵抗素子２０を含む。上面３
０と底面４０とは両方とも、中央部９０、９０’によって分離される２つの端部
７０、８０および７０’、８０’を有する。第１の電極１００は抵抗素子２０の
上面３０上に形成され、第２の電極１１０は抵抗素子２０の底面４０上に形成さ
れている。上述したように、抵抗素子２０は好適には高分子ＰＴＣ組成から構成
される。
【００１８】 絶縁層１２０は、電極１００および１１０、ならびに抵抗素子２０の第１の側
面５０および第２の側面６０上に形成されている。絶縁層１２０は、フォトレジ
スト材料、誘電材料、セラミック材料、はんだマスク、または任意の電気的非導
電材料から構成され得る。絶縁材料１２０は、第１の接点１３０を規定する、第
１の電極１００上から除去された部分と、第２の接点１４０を規定する、第２の
電極１１０上から除去された部分とを有する。図２〜図３に示す好適な実施の形
態においては、第１の接点１３０が、抵抗素子２０の上面３０の端部７０に隣接
し、一方で第２の接点１４０が抵抗素子２０の底面４０の端部８０’に隣接して
いる。（すなわち、第１および第２の接点１３０および１４０は、電気デバイス
１０の互いに対向する側面および互いに対向する端部に位置する。）この構成は
好適であるが、本発明は、電気的接続が電気デバイスの同一の側面から両方の電
極になされ得る限り、第１および第２の電極に沿った任意の位置にある接点を有
する電気デバイスを含む。
面５０および第２の側面６０上に形成されている。絶縁層１２０は、フォトレジ
スト材料、誘電材料、セラミック材料、はんだマスク、または任意の電気的非導
電材料から構成され得る。絶縁材料１２０は、第１の接点１３０を規定する、第
１の電極１００上から除去された部分と、第２の接点１４０を規定する、第２の
電極１１０上から除去された部分とを有する。図２〜図３に示す好適な実施の形
態においては、第１の接点１３０が、抵抗素子２０の上面３０の端部７０に隣接
し、一方で第２の接点１４０が抵抗素子２０の底面４０の端部８０’に隣接して
いる。（すなわち、第１および第２の接点１３０および１４０は、電気デバイス
１０の互いに対向する側面および互いに対向する端部に位置する。）この構成は
好適であるが、本発明は、電気的接続が電気デバイスの同一の側面から両方の電
極になされ得る限り、第１および第２の電極に沿った任意の位置にある接点を有
する電気デバイスを含む。
【００１９】 第１の導電層１５０が絶縁層１２０上に形成され、第１および第２の接点１３
０、１４０において第１および第２の電極１００、１１０と電気的接触をする。
導電層１５０は、任意の導電材料から形成され得るが、好適には、銅、錫、銀、
ニッケル、金、およびそれらの合金からなる群より選択される金属を含む。第１
の導電層が電気デバイスの側面を被履することが重要である。この被履する構成
は、電気デバイスの同一の側面から両方の電極に電気的接触がなされることを可
能にする。
０、１４０において第１および第２の電極１００、１１０と電気的接触をする。
導電層１５０は、任意の導電材料から形成され得るが、好適には、銅、錫、銀、
ニッケル、金、およびそれらの合金からなる群より選択される金属を含む。第１
の導電層が電気デバイスの側面を被履することが重要である。この被履する構成
は、電気デバイスの同一の側面から両方の電極に電気的接触がなされることを可
能にする。
【００２０】 第１の導電層１５０は、端部ターミネーション１５５および１５６を形成する
、絶縁層１２０から除去された部分を有する。各端部ターミネーションは接点を
含む。端部ターミネーション１５５、１５６は、電気的非導電ギャップ１６０お
よび１７０によって分離されている。図２〜図３に、電気的非導電ギャップ１６
０、１７０が抵抗素子２０の上面３０および底面４０の中央部９０、９０’に隣
接して形成される電気デバイス１０を示す。しかしながら、電気的非導電性ギャ
ップ１６０、１７０は、電気的非導電ギャップが、それぞれが接点を含む端部タ
ーミネーション１５５、１５６を分離する限り、第１の導電層１５０の任意の位
置に形成され得ることが理解されなければならない。この構成により、電流が電
気デバイスの周囲を環状に流れることを防ぐ。代わりに、電流は、端部ターミネ
ーションを介して電気デバイスのいずれかの端部の周囲を第１の接点へと流れ、
抵抗素子を通して電気デバイスの対向する側面に形成される第２の接点へと流れ
得る。
、絶縁層１２０から除去された部分を有する。各端部ターミネーションは接点を
含む。端部ターミネーション１５５、１５６は、電気的非導電ギャップ１６０お
よび１７０によって分離されている。図２〜図３に、電気的非導電ギャップ１６
０、１７０が抵抗素子２０の上面３０および底面４０の中央部９０、９０’に隣
接して形成される電気デバイス１０を示す。しかしながら、電気的非導電性ギャ
ップ１６０、１７０は、電気的非導電ギャップが、それぞれが接点を含む端部タ
ーミネーション１５５、１５６を分離する限り、第１の導電層１５０の任意の位
置に形成され得ることが理解されなければならない。この構成により、電流が電
気デバイスの周囲を環状に流れることを防ぐ。代わりに、電流は、端部ターミネ
ーションを介して電気デバイスのいずれかの端部の周囲を第１の接点へと流れ、
抵抗素子を通して電気デバイスの対向する側面に形成される第２の接点へと流れ
得る。
【００２１】 電気的非導電ギャップ１６０、１７０は、従来のエッチング工程で形成され得
る。図２〜図３において、非導電ギャップ１６０、１７０は、空のまま残され、
このことにより絶縁層１２０を露出している。あるいは、非導電ギャップ１６０
、１７０は任意の電気的非導電材料によって充填されてもよい。
る。図２〜図３において、非導電ギャップ１６０、１７０は、空のまま残され、
このことにより絶縁層１２０を露出している。あるいは、非導電ギャップ１６０
、１７０は任意の電気的非導電材料によって充填されてもよい。
【００２２】 特に図３を参照すると、本発明の好適な実施の形態において、第２の導電層１
８０が第１の導電層１５０上に形成される。第２の導電層は、非導電ギャップ１
６０および１７０、または非導電ギャップ１６０および１７０を充填し得るいず
れの電気的非導電材料にもまたがってはならない。第２の導電層１８０は、好適
には、デバイス１０がＰＣ基板の導電端子に容易に接続されることを可能にする
はんだ組成物である。第１の導電層１５０を第２の導電層１８０で完全にコーテ
ィングすることによって、好適な実施態様の電気デバイス１０は、対称形になる
。従って、デバイス１０は、ＰＣ基板に実装される前、またはさらなる電気部品
に接続される前に、特別な様式に配向される必要がない。しかしながら、本発明
は、第２の導電層１８０が第１の導電層１５０の一部分のみに接触する電気デバ
イス１０、または第２の導電層１８０がデバイスの１つの側面上でのみ第１の導
電層１５０に接触する、即ち非対称形であるデバイスも含むことが理解されなけ
ればならない。
８０が第１の導電層１５０上に形成される。第２の導電層は、非導電ギャップ１
６０および１７０、または非導電ギャップ１６０および１７０を充填し得るいず
れの電気的非導電材料にもまたがってはならない。第２の導電層１８０は、好適
には、デバイス１０がＰＣ基板の導電端子に容易に接続されることを可能にする
はんだ組成物である。第１の導電層１５０を第２の導電層１８０で完全にコーテ
ィングすることによって、好適な実施態様の電気デバイス１０は、対称形になる
。従って、デバイス１０は、ＰＣ基板に実装される前、またはさらなる電気部品
に接続される前に、特別な様式に配向される必要がない。しかしながら、本発明
は、第２の導電層１８０が第１の導電層１５０の一部分のみに接触する電気デバ
イス１０、または第２の導電層１８０がデバイスの１つの側面上でのみ第１の導
電層１５０に接触する、即ち非対称形であるデバイスも含むことが理解されなけ
ればならない。
【００２３】 本発明の電気デバイスは、約２５℃で、１Ωより少なく、好適には０．５Ωよ
り少なく、とりわけ０．２Ωより少ない抵抗を有する。
り少なく、とりわけ０．２Ωより少ない抵抗を有する。
【００２４】 （図４〜図５に示す実施形態） 本発明の電気デバイスは、様々な方法で製造され得る。しかしながら、図４に
示すように、好適な方法は、複数のストリップ１８６、１８６’、１８６’’等
を備える比較的大きい薄層シート１８５上で処理工程を実施することを含む。最
終の処理工程は、ストリップを複数の電気デバイスに分割することを含む。従っ
て、抵抗が低く極度に小さい電気デバイスを経済的な方法で製造することができ
る。
示すように、好適な方法は、複数のストリップ１８６、１８６’、１８６’’等
を備える比較的大きい薄層シート１８５上で処理工程を実施することを含む。最
終の処理工程は、ストリップを複数の電気デバイスに分割することを含む。従っ
て、抵抗が低く極度に小さい電気デバイスを経済的な方法で製造することができ
る。
【００２５】 好適な方法において、電極は適切なサイズの堅固な薄層ＰＴＣシートの上面お
よび底面上に形成される。上述したように、好適には、ＰＴＣシ−トは２つの金
属箔電極の間に積層される。あるいは、電極はＰＴＣシートの上面および底面上
で、従来の電解または無電解めっき処理を用いて、直接めっきされてもよい。
よび底面上に形成される。上述したように、好適には、ＰＴＣシ−トは２つの金
属箔電極の間に積層される。あるいは、電極はＰＴＣシートの上面および底面上
で、従来の電解または無電解めっき処理を用いて、直接めっきされてもよい。
【００２６】 図４を参照すると、端子が付けられた薄層ＰＴＣシートは、その後ラウト（ｒ
ｏｕｔｅｄ）またはパンチされてストリップ１８６、１８６’、１８６’’等を
形成する。ストリップは規則的なパターンで形成され、好適には、ほぼ、最終的
な電気デバイスにとって所望の長さである幅Ｗを有する。
ｏｕｔｅｄ）またはパンチされてストリップ１８６、１８６’、１８６’’等を
形成する。ストリップは規則的なパターンで形成され、好適には、ほぼ、最終的
な電気デバイスにとって所望の長さである幅Ｗを有する。
【００２７】 例えば、幅約６インチ、長さ８インチ、厚さ０．１５０インチの薄層ＰＴＣシ
ートは、ラウトまたはパンチされ得て、長さ約７インチ、幅約０．１６０〜０．
１８０インチ以下の複数のストリップ１８６、１８６’、１８６’’等を形成す
る。各ストリップの上面および底面は、第１および第２の電極１００、１１０を
含む。各ストリップの側面は、ラウト、またはパンチする処理によりＰＴＣ素子
２０を含む。
ートは、ラウトまたはパンチされ得て、長さ約７インチ、幅約０．１６０〜０．
１８０インチ以下の複数のストリップ１８６、１８６’、１８６’’等を形成す
る。各ストリップの上面および底面は、第１および第２の電極１００、１１０を
含む。各ストリップの側面は、ラウト、またはパンチする処理によりＰＴＣ素子
２０を含む。
【００２８】 積層されたＰＴＣシートがラウトされた後、複数のブレークポイント１８７、
１８７’、１８７’’、…１８７ａ、１８７ａ’、１８７ａ’’、…１８７ｂ、
１８７ｂ’、１８７ｂ’’…等が各ストリップを交差するように水平に形成され
る（図４Ａ）。ブレークポイントにより、最小限の圧力を各ブレークポイントに
かけることにより、最終的なストリップを複数の電気デバイスに分割することが
可能になる。このことによって、最終的なストリップは、スナップする（ｓｎａ
ｐｐｉｎｇ）かまたは単に何らかの端部上でストリップをずらすことにより、効
率的に複数の電気デバイスに分割され得る。実験室試験により、ブレークポイン
トなしでは、従来の方形切断および剪断技術によってストリップを電気デバイス
に分割する際に導電層（下記に詳細に記載する）が、スメア（ｓｍｅａｒ）する
傾向を有することが示された。スメアされた導電層は、欠陥のある電気デバイス
の原因となり、短絡の可能性を増加させる。
１８７’、１８７’’、…１８７ａ、１８７ａ’、１８７ａ’’、…１８７ｂ、
１８７ｂ’、１８７ｂ’’…等が各ストリップを交差するように水平に形成され
る（図４Ａ）。ブレークポイントにより、最小限の圧力を各ブレークポイントに
かけることにより、最終的なストリップを複数の電気デバイスに分割することが
可能になる。このことによって、最終的なストリップは、スナップする（ｓｎａ
ｐｐｉｎｇ）かまたは単に何らかの端部上でストリップをずらすことにより、効
率的に複数の電気デバイスに分割され得る。実験室試験により、ブレークポイン
トなしでは、従来の方形切断および剪断技術によってストリップを電気デバイス
に分割する際に導電層（下記に詳細に記載する）が、スメア（ｓｍｅａｒ）する
傾向を有することが示された。スメアされた導電層は、欠陥のある電気デバイス
の原因となり、短絡の可能性を増加させる。
【００２９】 概して、ブレークポイントは各ストリップの上面および底面の両方の電極の一
部を除去することにより形成される。これは、図４に示す、ラウトされ、終端さ
せられたＰＴＣシートにドライフィルムフォトレジスト材料を積層することによ
り、達成され得る。マスキング材料が、フォトレジスト材料のうちの現像または
硬化されるべき部分上に置かれ、各ストリップを水平に交差するように広がる約
５ミルの厚さの複数の非マスク領域が残される。好適には、非マスク領域は、ラ
ウトされ、端子が付けられた薄層ＰＴＣシート上に、ＰＴＣ組成物が押し出され
た方向と同一の方向に形成される。ＰＴＣ組成物中の高分子鎖が押し出し方向に
延びているため、ＰＴＣシートの脆さは異方性を有する。即ち、ＰＴＣシートは
、押し出しに平行な方向よりも、ある方向（即ち、押し出し方向に垂直な方向）
により強い。従って、ブレークポイントを押し出し方向に平行に形成することに
より、最終的なストリップが複数の電気デバイスに容易に分割され得る。
部を除去することにより形成される。これは、図４に示す、ラウトされ、終端さ
せられたＰＴＣシートにドライフィルムフォトレジスト材料を積層することによ
り、達成され得る。マスキング材料が、フォトレジスト材料のうちの現像または
硬化されるべき部分上に置かれ、各ストリップを水平に交差するように広がる約
５ミルの厚さの複数の非マスク領域が残される。好適には、非マスク領域は、ラ
ウトされ、端子が付けられた薄層ＰＴＣシート上に、ＰＴＣ組成物が押し出され
た方向と同一の方向に形成される。ＰＴＣ組成物中の高分子鎖が押し出し方向に
延びているため、ＰＴＣシートの脆さは異方性を有する。即ち、ＰＴＣシートは
、押し出しに平行な方向よりも、ある方向（即ち、押し出し方向に垂直な方向）
により強い。従って、ブレークポイントを押し出し方向に平行に形成することに
より、最終的なストリップが複数の電気デバイスに容易に分割され得る。
【００３０】 非マスク領域は、最終的な電気デバイスにとって所望の幅、例えば０．１００
〜０．１５０インチ以下の幅とほぼ同等な寸法を有する複数のマスキングされた
部分を残すように形成されなければならない。その後、ストリップは紫外線に露
光され、それにより、フォトレジスト材料の非マスク領域が分解する。分解した
フォトレジスト材料は、すすぎ流されて電極表面の一部が露出する。電極の露出
された部分はその後、従来のエッチング処理（例えば、露出された電極表面を塩
化第二鉄溶液に曝す）により除去され、これにより、複数のブレークポイントが
形成される。最終的に、現像または硬化されたドライフィルムフォトレジスト材
料は、ＰＴＣシートを水酸化カリウムのような溶媒に浸すことにより、化学的に
除去される。
〜０．１５０インチ以下の幅とほぼ同等な寸法を有する複数のマスキングされた
部分を残すように形成されなければならない。その後、ストリップは紫外線に露
光され、それにより、フォトレジスト材料の非マスク領域が分解する。分解した
フォトレジスト材料は、すすぎ流されて電極表面の一部が露出する。電極の露出
された部分はその後、従来のエッチング処理（例えば、露出された電極表面を塩
化第二鉄溶液に曝す）により除去され、これにより、複数のブレークポイントが
形成される。最終的に、現像または硬化されたドライフィルムフォトレジスト材
料は、ＰＴＣシートを水酸化カリウムのような溶媒に浸すことにより、化学的に
除去される。
【００３１】 図５に、薄層ＰＴＣシートのいくつかのストリップの部分拡大断面図を示す。
ラウトされたＰＴＣシート上にブレークポイントが形成された後、様々な処理工
程が実施されるが、簡潔化のため、様々な処理工程は単一のストリップの断面（
図６Ａ〜図６Ｈおよび図７Ａ〜図７Ｄに示す）を参照して説明される。
ラウトされたＰＴＣシート上にブレークポイントが形成された後、様々な処理工
程が実施されるが、簡潔化のため、様々な処理工程は単一のストリップの断面（
図６Ａ〜図６Ｈおよび図７Ａ〜図７Ｄに示す）を参照して説明される。
【００３２】 （図６Ａ〜図６Ｈに示す実施形態） ラウトされ、終端された薄層ＰＴＣシートの各ストリップ上にブレークポイン
トが形成された（図６Ａ）後、薄層ＰＴＣシートのストリップは絶縁層１２０で
コーティングされる（図６Ｂ）。絶縁層１２０は、従来のブラッシング（ｂｒｕ
ｓｈｉｎｇ）、積層（ｌａｍｉｎａｔｉｎｇ）、浸漬（ｄｉｐｐｉｎｇ）、スク
リーン印刷、または吹き付け（ｓｐｒａｙｉｎｇ）のうちの任意の技術を用いて
適用され得る。絶縁層１２０は、任意の電気的非導電材料を含み得るが、好適な
材料はフォトレジスト材料、セラミック材料、誘電材料、またははんだマスクを
含む。
トが形成された（図６Ａ）後、薄層ＰＴＣシートのストリップは絶縁層１２０で
コーティングされる（図６Ｂ）。絶縁層１２０は、従来のブラッシング（ｂｒｕ
ｓｈｉｎｇ）、積層（ｌａｍｉｎａｔｉｎｇ）、浸漬（ｄｉｐｐｉｎｇ）、スク
リーン印刷、または吹き付け（ｓｐｒａｙｉｎｇ）のうちの任意の技術を用いて
適用され得る。絶縁層１２０は、任意の電気的非導電材料を含み得るが、好適な
材料はフォトレジスト材料、セラミック材料、誘電材料、またははんだマスクを
含む。
【００３３】 複数の接点１３０、１４０は、各ストリップの上面および底面上に規則的なパ
ターンで形成される（図６Ｃ〜図６Ｄ）。本発明は、絶縁層１２０が電極１００
、１１０のうちの初期に露出される部分を残してストリップに適用されて接点１
３０、１４０を形成する方法を含むことが、理解されなければならない。さらに
本発明は、絶縁層１２０がまず各ストリップの全面に適用される方法も含む。そ
の後、接点１３０、１４０が、絶縁層１２０の一部を除去することにより形成さ
れる。例えば、図６Ｂ〜図６Ｄを参照すると、ポジティブワーキングフォトレジ
スト材料が、絶縁層１２０として用いられる。図６Ｃにおいて参照符号Ｍで示す
マスクは、フォトレジスト材料のうちの、各ストリップの表面上で現像または硬
化されるべき部分に適用され、フォトレジスト材料のうちの、接点１３０、１４
０を形成すべき部分（図６Ｃに示す絶縁層のクロスハッチをかけた部分）をマス
キングせずに残す。その後、ストリップは紫外線に露光され、それにより、フォ
トレジスト材料の非マスク部分は分解する。分解したフォトレジスト材料は、す
すぎ流されて電極表面が露出する（図６Ｄ）。このことにより、各ストリップの
上面および底面上に複数の接点が形成される。この処理は、ネガティブフォトレ
ジスト材料を用いて、逆転され得る（即ち、マスキングされていない部分が、紫
外線に露光されるとき、現像または硬化される）。
ターンで形成される（図６Ｃ〜図６Ｄ）。本発明は、絶縁層１２０が電極１００
、１１０のうちの初期に露出される部分を残してストリップに適用されて接点１
３０、１４０を形成する方法を含むことが、理解されなければならない。さらに
本発明は、絶縁層１２０がまず各ストリップの全面に適用される方法も含む。そ
の後、接点１３０、１４０が、絶縁層１２０の一部を除去することにより形成さ
れる。例えば、図６Ｂ〜図６Ｄを参照すると、ポジティブワーキングフォトレジ
スト材料が、絶縁層１２０として用いられる。図６Ｃにおいて参照符号Ｍで示す
マスクは、フォトレジスト材料のうちの、各ストリップの表面上で現像または硬
化されるべき部分に適用され、フォトレジスト材料のうちの、接点１３０、１４
０を形成すべき部分（図６Ｃに示す絶縁層のクロスハッチをかけた部分）をマス
キングせずに残す。その後、ストリップは紫外線に露光され、それにより、フォ
トレジスト材料の非マスク部分は分解する。分解したフォトレジスト材料は、す
すぎ流されて電極表面が露出する（図６Ｄ）。このことにより、各ストリップの
上面および底面上に複数の接点が形成される。この処理は、ネガティブフォトレ
ジスト材料を用いて、逆転され得る（即ち、マスキングされていない部分が、紫
外線に露光されるとき、現像または硬化される）。
【００３４】 複数の接点１３０、１４０が形成された後、第１の導電層１５０がストリップ
に適用される（図６Ｅ）。導電層１５０は従来のめっき技術（例えば、無電解め
っき）によって適用され得る。あるいは、導電層は導電材料を液体の形態でスト
リップに浸漬、吹き付け、またはブラッシングすることによって適用され得る。
好適な実施の形態において、第１の導電層１５０はニッケル、銅、錫、銀、金、
およびそれらの合金からなる群より選択される金属を含む。第１の導電層１５０
は、ストリップ上に形成された各接点において電極１００、１１０と電気的接触
をしなければならない。
に適用される（図６Ｅ）。導電層１５０は従来のめっき技術（例えば、無電解め
っき）によって適用され得る。あるいは、導電層は導電材料を液体の形態でスト
リップに浸漬、吹き付け、またはブラッシングすることによって適用され得る。
好適な実施の形態において、第１の導電層１５０はニッケル、銅、錫、銀、金、
およびそれらの合金からなる群より選択される金属を含む。第１の導電層１５０
は、ストリップ上に形成された各接点において電極１００、１１０と電気的接触
をしなければならない。
【００３５】 図２〜図３および図６Ｅに示すように、第１の導電層１５０は、電気デバイス
１０の端部を被履する。この被履する構成は、電気デバイスの同一の側面から両
方の電極に電気的接触がなされることを可能にする。
１０の端部を被履する。この被履する構成は、電気デバイスの同一の側面から両
方の電極に電気的接触がなされることを可能にする。
【００３６】 次の工程では、複数の電気的非導電ギャップ１６０、１７０が、第１の導電層
１５０において各ストリップの上面および底面上に規則的なパターンで形成され
る（図６Ｆ〜図６Ｇ）。電気的非導電ギャップ１６０、１７０は、第１の導電層
１５０を、初期に絶縁層１２０の一部を露出したままにする様式で適用すること
によって形成され得る。しかしながら、本発明は、各ストリップが第１の導電層
１５０で完全に被覆され、電気的非導電ギャップ１６０、１７０が各ストリップ
の上面および底面上で第１の導電層１５０の一部を規則的なパターンで除去する
ことにより形成される方法も含む。いずれの処理も、各ストリップ上に、電気的
非導電性ギャップ１６０、１７０によって分離される複数の第１および第２の端
部ターミネーション１５５および１５６を形成する結果になる。
１５０において各ストリップの上面および底面上に規則的なパターンで形成され
る（図６Ｆ〜図６Ｇ）。電気的非導電ギャップ１６０、１７０は、第１の導電層
１５０を、初期に絶縁層１２０の一部を露出したままにする様式で適用すること
によって形成され得る。しかしながら、本発明は、各ストリップが第１の導電層
１５０で完全に被覆され、電気的非導電ギャップ１６０、１７０が各ストリップ
の上面および底面上で第１の導電層１５０の一部を規則的なパターンで除去する
ことにより形成される方法も含む。いずれの処理も、各ストリップ上に、電気的
非導電性ギャップ１６０、１７０によって分離される複数の第１および第２の端
部ターミネーション１５５および１５６を形成する結果になる。
【００３７】 例えば、図６Ｅ〜図６Ｇを参照すると、図６Ｆ中で参照符号Ｍで示す保護マス
クは、所定の部分を露出したままにして（露出された部分は、図６Ｆにおいて導
電層１５０のクロスハッチをかけた部分で表される）、導電層１５０に適用され
る。その後、露出された部分は従来のエッチング処理、例えば露出された部分を
塩化第二鉄溶液に曝すことによって除去される。
クは、所定の部分を露出したままにして（露出された部分は、図６Ｆにおいて導
電層１５０のクロスハッチをかけた部分で表される）、導電層１５０に適用され
る。その後、露出された部分は従来のエッチング処理、例えば露出された部分を
塩化第二鉄溶液に曝すことによって除去される。
【００３８】 （図７Ａ〜図７Ｄに示す実施形態） あるいは、電気的非導電ギャップ１６０、１７０および端部ターミネーション
１５５、１５６は、以下の方法で形成することもできる。第１の導電層１５０は
各ストリップに適用され、絶縁層１２０および接点１３０、１４０をコーティン
グする（図６Ｅ）。図７Ａ〜図７Ｄを参照すると、フォトレジスト材料１９０が
、導電層１５０に適用される。フォトレジスト材料が絶縁層１２０を形成するた
めに用いられる場合、この工程で用いられる第２のフォトレジスト材料１９０が
、紫外線に対して逆の反応を有さなくてはならない（即ち、絶縁層を形成するた
めにネガティブワーキングフォトレジスト材料が用いられる場合、導電層に電気
的非導電ギャップを形成するためにはポジティブワーキングフォトレジスト材料
が用いられなければならず、逆も同じである）。図７Ｂ中で参照符号Ｍで表され
るマスキング材料は、層１９０の上面および底面の複数の部分を規則的なパター
ンで露出されたままにするように、外側フォトレジスト層１９０に適用される。
その後、ストリップは紫外線に露光され、これにより、外側フォトレジスト層１
９０の非マスク部分が分解する。フォトレジスト層１９０の分解した部分は、す
すぎ流されて、第１の導電層のうちの各ストリップの上面および底面上の複数の
部分を規則的なパタ−ンで露出されたままにする（図７Ｃ）。その後、導電層１
５０の露出された部分（図７Ｃで導電層のクロスハッチをかけた部分として示さ
れる）は、ストリップを標準のエッチング溶液に浸すことにより除去される。結
果として、絶縁層１２０の一部が露出される。その後、外側のフォトレジスト材
料１９０は、ストリップをさらに紫外線に露光することにより除去される（図７
Ｄ）。この工程中に絶縁層１２０の一部が露出されるため、絶縁層１２０を形成
するために用いられ得たフォトレジスト材料とは、紫外線に対して逆の反応を有
するフォトレジスト材料１９０を用いることが重要である。
１５５、１５６は、以下の方法で形成することもできる。第１の導電層１５０は
各ストリップに適用され、絶縁層１２０および接点１３０、１４０をコーティン
グする（図６Ｅ）。図７Ａ〜図７Ｄを参照すると、フォトレジスト材料１９０が
、導電層１５０に適用される。フォトレジスト材料が絶縁層１２０を形成するた
めに用いられる場合、この工程で用いられる第２のフォトレジスト材料１９０が
、紫外線に対して逆の反応を有さなくてはならない（即ち、絶縁層を形成するた
めにネガティブワーキングフォトレジスト材料が用いられる場合、導電層に電気
的非導電ギャップを形成するためにはポジティブワーキングフォトレジスト材料
が用いられなければならず、逆も同じである）。図７Ｂ中で参照符号Ｍで表され
るマスキング材料は、層１９０の上面および底面の複数の部分を規則的なパター
ンで露出されたままにするように、外側フォトレジスト層１９０に適用される。
その後、ストリップは紫外線に露光され、これにより、外側フォトレジスト層１
９０の非マスク部分が分解する。フォトレジスト層１９０の分解した部分は、す
すぎ流されて、第１の導電層のうちの各ストリップの上面および底面上の複数の
部分を規則的なパタ−ンで露出されたままにする（図７Ｃ）。その後、導電層１
５０の露出された部分（図７Ｃで導電層のクロスハッチをかけた部分として示さ
れる）は、ストリップを標準のエッチング溶液に浸すことにより除去される。結
果として、絶縁層１２０の一部が露出される。その後、外側のフォトレジスト材
料１９０は、ストリップをさらに紫外線に露光することにより除去される（図７
Ｄ）。この工程中に絶縁層１２０の一部が露出されるため、絶縁層１２０を形成
するために用いられ得たフォトレジスト材料とは、紫外線に対して逆の反応を有
するフォトレジスト材料１９０を用いることが重要である。
【００３９】 いずれかの処理、即ち、（１）ストリップの全表面に導電層を適用し、その後
導電層の一部を除去する処理、または（２）絶縁層の一部を露出されたままにす
る様式で初期に導電層を適用する処理の結果として、第１および第２の端部ター
ミネーション１５５、１５６が形成される（図６Ｇ）。
導電層の一部を除去する処理、または（２）絶縁層の一部を露出されたままにす
る様式で初期に導電層を適用する処理の結果として、第１および第２の端部ター
ミネーション１５５、１５６が形成される（図６Ｇ）。
【００４０】 図３および図６Ｈに示す好適な実施の形態において、第２の導電層１８０が第
１の導電層１５０に適用される。第２の導電層１８０は、好適にははんだ組成物
を含み、電解めっきまたは浸漬はんだ付けを含む任意の従来の処理により適用さ
れ得る。はんだの層は、本発明の電気デバイス１０がＰＣ基板の導電端子に容易
に接続されることを可能にする。
１の導電層１５０に適用される。第２の導電層１８０は、好適にははんだ組成物
を含み、電解めっきまたは浸漬はんだ付けを含む任意の従来の処理により適用さ
れ得る。はんだの層は、本発明の電気デバイス１０がＰＣ基板の導電端子に容易
に接続されることを可能にする。
【００４１】 最終工程において、ストリップは各ブレークポイントで、各デバイスが接点お
よび電気的非導電ギャップをデバイスの両方の面（即ち、上面および底面）に有
するように、複数の電気デバイスに分割される。上述したように、ストリップは
、単に最小限の大きさの圧力を各ブレークポイントに付与することにより、複数
の電気デバイスに分割され得る。
よび電気的非導電ギャップをデバイスの両方の面（即ち、上面および底面）に有
するように、複数の電気デバイスに分割される。上述したように、ストリップは
、単に最小限の大きさの圧力を各ブレークポイントに付与することにより、複数
の電気デバイスに分割され得る。
【００４２】 （図８に示す実施形態） 図８を参照して、矢印は、デバイスを通る電流の流れを示している。端部ター
ミネーションにより、電流は、ＰＣ板の導電性端子から、（第１の端部ターミネ
ーションを介して）デバイスの外周エッジの周りを通って、第１の接点における
第１の電極へと流れることができる。その後、この電流は、ＰＴＣ素子を通って
、第２の電極へと流れる。電流は、第２の端部ターミネーションの接点を通って
デバイスを出て、そして、回路の残りの部分を流れる。
ミネーションにより、電流は、ＰＣ板の導電性端子から、（第１の端部ターミネ
ーションを介して）デバイスの外周エッジの周りを通って、第１の接点における
第１の電極へと流れることができる。その後、この電流は、ＰＴＣ素子を通って
、第２の電極へと流れる。電流は、第２の端部ターミネーションの接点を通って
デバイスを出て、そして、回路の残りの部分を流れる。
【００４３】 （図９Ａ〜図９Ｇに示す実施形態） 別の好適な実施形態において、電極は、適当な大きさの固体層状ＰＴＣシート
の上側面および下側面に形成される。上記のように、複数のブレークポイントも
形成される。以下、本実施形態による最終的な電気デバイスを形成するための処
理工程を、単一のストリップの断面図（図９Ａ〜図９Ｇおよび図１０に図示）を
参照しながら説明する。
の上側面および下側面に形成される。上記のように、複数のブレークポイントも
形成される。以下、本実施形態による最終的な電気デバイスを形成するための処
理工程を、単一のストリップの断面図（図９Ａ〜図９Ｇおよび図１０に図示）を
参照しながら説明する。
【００４４】 図９Ｂ中、参照符号Ｍで示すマスキング材料を、電極１００および１１０に塗
布する。各電極上において、水平に延びる非マスク領域を複数残す。上記のよう
に、第１および第２の電極１００および１１０の非マスク部分を、その後、従来
のエッチング処理（例えば、露出電極面を塩化鉄（ＩＩＩ）溶液に供する）によ
って除去し、これにより、第１および第２の電極内に複数の非導電性ギャップ１
６０および１７０を形成する。非導電性ギャップ１６０および１７０を第１およ
び第２の電極１００および１１０内に直接形成することにより、本実施形態の電
気デバイス１０の形成に必要な処理工程の数が少なくなる。
布する。各電極上において、水平に延びる非マスク領域を複数残す。上記のよう
に、第１および第２の電極１００および１１０の非マスク部分を、その後、従来
のエッチング処理（例えば、露出電極面を塩化鉄（ＩＩＩ）溶液に供する）によ
って除去し、これにより、第１および第２の電極内に複数の非導電性ギャップ１
６０および１７０を形成する。非導電性ギャップ１６０および１７０を第１およ
び第２の電極１００および１１０内に直接形成することにより、本実施形態の電
気デバイス１０の形成に必要な処理工程の数が少なくなる。
【００４５】 非導電性ギャップ１６０および１７０を各電極上に形成した後、これらの電極
および積層されたＰＴＣシートを、絶縁層１２０でコーティングする。図９Ｃに
示すように、絶縁層１２０は、非導電性ギャップ１６０および１７０内に充填さ
れる。上記のように、絶縁層１２０は、ブラッシング、積層、浸漬、スクリーン
印刷または吹付けの任意の従来技術を用いて塗布され得る。絶縁層１２０は、任
意の非導電性材料を含み得るが、好適な材料としては、フォトレジスト材料、セ
ラミック材料、誘電体材料、またははんだマスクがある。
および積層されたＰＴＣシートを、絶縁層１２０でコーティングする。図９Ｃに
示すように、絶縁層１２０は、非導電性ギャップ１６０および１７０内に充填さ
れる。上記のように、絶縁層１２０は、ブラッシング、積層、浸漬、スクリーン
印刷または吹付けの任意の従来技術を用いて塗布され得る。絶縁層１２０は、任
意の非導電性材料を含み得るが、好適な材料としては、フォトレジスト材料、セ
ラミック材料、誘電体材料、またははんだマスクがある。
【００４６】 絶縁層１２０を塗布した後、図９Ｄ中、参照符号Ｍで示すマスキング材料を、
ストリップの両側部に塗布する。マスキング材料は、絶縁層１２０を被覆し、そ
して、非導電性ギャップ１６０、１７０よりも前の位置まで被覆するので、ＰＴ
Ｃ素子の上下中央部２箇所の絶縁層１２０が露出したまま残る。その結果、ＰＴ
Ｃ素子の各端部の周囲に、絶縁層１２０からなるマスキングされたＵ字型部分１
２１ができる（図９Ｄ）。その後、そのストリップを紫外光に露光し、絶縁層１
２０の非マスク部分を硬化あるいは処理する。マスク部分は、紫外光の影響は受
けず、従来の溶剤で洗い流し、これにより、ＰＴＣシートの端部７０、８０なら
びに第１および第２の電極１００および１１０が露出する（図９Ｅ）。
ストリップの両側部に塗布する。マスキング材料は、絶縁層１２０を被覆し、そ
して、非導電性ギャップ１６０、１７０よりも前の位置まで被覆するので、ＰＴ
Ｃ素子の上下中央部２箇所の絶縁層１２０が露出したまま残る。その結果、ＰＴ
Ｃ素子の各端部の周囲に、絶縁層１２０からなるマスキングされたＵ字型部分１
２１ができる（図９Ｄ）。その後、そのストリップを紫外光に露光し、絶縁層１
２０の非マスク部分を硬化あるいは処理する。マスク部分は、紫外光の影響は受
けず、従来の溶剤で洗い流し、これにより、ＰＴＣシートの端部７０、８０なら
びに第１および第２の電極１００および１１０が露出する（図９Ｅ）。
【００４７】 図９Ｆは、この処理の次の工程を示す。第１の導電層１５０を、ＰＴＣシート
の露出端部７０、８０、および、電極内の非導電性ギャップ１６０、１７０の近
傍に塗布する。上記のように、この第１の導電層１５０は、従来のめっき方法（
例えば、電解めっき）により塗布され得る。あるいは、導電層１５０は、無電解
めっき、直接メタライゼーション、または液体導電性材料をストリップに浸漬、
吹付けまたはブラッシングすることにより、塗布され得る。第１の導電層１５０
は、ニッケル、銅、錫、銀、金またはこれらの合金からなる群から選択された金
属を含み得る。しかし、好適な実施形態において、第１の導電層１５０は銅であ
る。第１の導電層１５０は、電気デバイスの露出端部７０、８０を被包しており
、電極内に形成されている非導電性ギャップ１６０、１７０の近傍で終端してい
る。第１の導電層１５０は、第１および第２の端部ターミネーション１５５、１
５６をデバイスの各端部上において形成している。端部ターミネーション１５５
、１５６は、第１および第２の電極内にある非導電性ギャップ１６０、１７０に
より、分離されている。
の露出端部７０、８０、および、電極内の非導電性ギャップ１６０、１７０の近
傍に塗布する。上記のように、この第１の導電層１５０は、従来のめっき方法（
例えば、電解めっき）により塗布され得る。あるいは、導電層１５０は、無電解
めっき、直接メタライゼーション、または液体導電性材料をストリップに浸漬、
吹付けまたはブラッシングすることにより、塗布され得る。第１の導電層１５０
は、ニッケル、銅、錫、銀、金またはこれらの合金からなる群から選択された金
属を含み得る。しかし、好適な実施形態において、第１の導電層１５０は銅であ
る。第１の導電層１５０は、電気デバイスの露出端部７０、８０を被包しており
、電極内に形成されている非導電性ギャップ１６０、１７０の近傍で終端してい
る。第１の導電層１５０は、第１および第２の端部ターミネーション１５５、１
５６をデバイスの各端部上において形成している。端部ターミネーション１５５
、１５６は、第１および第２の電極内にある非導電性ギャップ１６０、１７０に
より、分離されている。
【００４８】 図９Ｇを参照して、第２の導電層１８０を、第１の導電層１５０に塗布する。
第２の導電層１８０は、好適にははんだ組成物（すなわち、錫／鉛の混合物）か
らなり、電解めっきまたははんだ浸漬を含む任意の従来方法により、塗布され得
る。はんだ層により、本発明の電気デバイス１０は、ＰＣ板の導電性端子に簡単
に接続することができる。はんだ付け性（ｓｏｌｕｄｅｒａｂｉｌｉｔｙ）をさ
らに改善するために、はんだ層を塗布する前に、ニッケル層を銅層へ塗布しても
よい。
第２の導電層１８０は、好適にははんだ組成物（すなわち、錫／鉛の混合物）か
らなり、電解めっきまたははんだ浸漬を含む任意の従来方法により、塗布され得
る。はんだ層により、本発明の電気デバイス１０は、ＰＣ板の導電性端子に簡単
に接続することができる。はんだ付け性（ｓｏｌｕｄｅｒａｂｉｌｉｔｙ）をさ
らに改善するために、はんだ層を塗布する前に、ニッケル層を銅層へ塗布しても
よい。
【００４９】 この処理における最後の工程でも、やはり、複数のストリップを各ブレークポ
イントで分割して複数の電気デバイスにする。これらのストリップはまた、従来
のせん断または穿孔処理を用いることにより、個々の電気デバイスに分割するこ
ともできる。
イントで分割して複数の電気デバイスにする。これらのストリップはまた、従来
のせん断または穿孔処理を用いることにより、個々の電気デバイスに分割するこ
ともできる。
【００５０】 （図１０に示す実施形態） 図１０を参照して、矢印は、本発明の上述の実施形態とは異なるデバイスを通
る電流の流れを示している。第１の端部ターミネーション１５５により、電流は
、ＰＣ板の導電性端子から第２の（または下側の）電極１１０を通って上方に流
れることができる。この電流は、ＰＴＣ素子２０を通って第１の（または上側の
）電極１００へと流れる。その後、この電流は、第２の端部ターミネーション１
５６の周りを通ってデバイスを出て、そして、回路の残りの部分を流れ続ける。
る電流の流れを示している。第１の端部ターミネーション１５５により、電流は
、ＰＣ板の導電性端子から第２の（または下側の）電極１１０を通って上方に流
れることができる。この電流は、ＰＴＣ素子２０を通って第１の（または上側の
）電極１００へと流れる。その後、この電流は、第２の端部ターミネーション１
５６の周りを通ってデバイスを出て、そして、回路の残りの部分を流れ続ける。
【００５１】 （図１１Ａ〜図１１Ｇに示す実施形態） 別の好適な実施形態において、電極は、適当な大きさの固体層状ＰＴＣシート
の上側面および下側面に形成される。上記のように、複数のブレークポイントも
形成される。以下、本実施形態による最終的な電気デバイスを形成するための処
理工程を、単一のストリップの断面図（図１１Ａ〜図１１Ｇおよび図１２に図示
）を参照しながら説明する。
の上側面および下側面に形成される。上記のように、複数のブレークポイントも
形成される。以下、本実施形態による最終的な電気デバイスを形成するための処
理工程を、単一のストリップの断面図（図１１Ａ〜図１１Ｇおよび図１２に図示
）を参照しながら説明する。
【００５２】 図１１Ｂ中、参照符号Ｍで示すマスキング材料を、電極１００および１１０に
塗布し、各電極上において、水平に延びる非マスク領域を複数残す。必要に応じ
て、複数の黒色部分を有するステンシル材料を、その黒色部分を電極の非マスク
領域（図示せず）と整合させながら、マスキング材料上に載せる。次に、ストリ
ップを紫外光に露光する。この紫外光は、ステンシル材料の黒色部分以外の部分
を透過して、マスク部分まで届く。ステンシルを除去した後は、上述のように、
第１および第２の電極１００、１１０の非マスク部分を、従来のエッチング処理
（例えば、露出電極面を塩化鉄（ＩＩＩ）溶液に供する）により、除去する。こ
れにより、第１および第２の電極内に複数の非導電性ギャップ１６０および１７
０を形成する。この好適な実施形態において、第１の電極内の非導電性ギャップ
１６０は、デバイスの第１の端部７０に隣接する電極の端において形成される（
図１１Ｂ）。非導電性ギャップ１６０および１７０を、第１および第２の電極１
００および１１０内に直接形成することにより、本実施形態の電気デバイス１０
の形成に必要な処理工程の数が少なくなる。
塗布し、各電極上において、水平に延びる非マスク領域を複数残す。必要に応じ
て、複数の黒色部分を有するステンシル材料を、その黒色部分を電極の非マスク
領域（図示せず）と整合させながら、マスキング材料上に載せる。次に、ストリ
ップを紫外光に露光する。この紫外光は、ステンシル材料の黒色部分以外の部分
を透過して、マスク部分まで届く。ステンシルを除去した後は、上述のように、
第１および第２の電極１００、１１０の非マスク部分を、従来のエッチング処理
（例えば、露出電極面を塩化鉄（ＩＩＩ）溶液に供する）により、除去する。こ
れにより、第１および第２の電極内に複数の非導電性ギャップ１６０および１７
０を形成する。この好適な実施形態において、第１の電極内の非導電性ギャップ
１６０は、デバイスの第１の端部７０に隣接する電極の端において形成される（
図１１Ｂ）。非導電性ギャップ１６０および１７０を、第１および第２の電極１
００および１１０内に直接形成することにより、本実施形態の電気デバイス１０
の形成に必要な処理工程の数が少なくなる。
【００５３】 非導電性ギャップ１６０および１７０を各電極上に形成した後、これらの電極
および積層されたＰＴＣシートを、絶縁層１２０でコーティングする。図１１Ｃ
に示すように、絶縁層１２０は、非導電性ギャップ１６０および１７０内に充填
される。絶縁層１２０は、上述された技術のうち任意の技術により塗布される。
絶縁層１２０は、任意の非導電性材料を含み得るが、好適な材料としては、フォ
トレジスト材料、セラミック材料、誘電体材料、またははんだマスクがある。
および積層されたＰＴＣシートを、絶縁層１２０でコーティングする。図１１Ｃ
に示すように、絶縁層１２０は、非導電性ギャップ１６０および１７０内に充填
される。絶縁層１２０は、上述された技術のうち任意の技術により塗布される。
絶縁層１２０は、任意の非導電性材料を含み得るが、好適な材料としては、フォ
トレジスト材料、セラミック材料、誘電体材料、またははんだマスクがある。
【００５４】 図１１Ｄを参照して、絶縁層１２０を塗布した後、参照符号Ｍで示すマスキン
グ材料を、各ストリップの上側面および下側面に塗布する。この好適な実施形態
において、マスキング材料は、第１の端部７０上の絶縁層１２０を被覆し、第１
の非導電性ギャップ１６０の近傍に、絶縁性材料のＬ字型部分１２０ａが残る。
反対側の第２の端部８０上において、マスキング材料の絶縁層の被覆は、第２の
非導電性ギャップ１７０よりも少しだけ前の位置で終端しており、その結果、絶
縁層のＵ字型部分１２０ｂができる（図１１Ｄ）。次に、ストリップを、紫外線
に露光して、絶縁層１２０の非マスク部分を硬化させる。絶縁層のマスク部分を
洗い流し、これにより、ＰＴＣシートの２つの端部７０、８０ならびに第１およ
び第２の電極１００、１１０が露出する（図１１Ｅ）。
グ材料を、各ストリップの上側面および下側面に塗布する。この好適な実施形態
において、マスキング材料は、第１の端部７０上の絶縁層１２０を被覆し、第１
の非導電性ギャップ１６０の近傍に、絶縁性材料のＬ字型部分１２０ａが残る。
反対側の第２の端部８０上において、マスキング材料の絶縁層の被覆は、第２の
非導電性ギャップ１７０よりも少しだけ前の位置で終端しており、その結果、絶
縁層のＵ字型部分１２０ｂができる（図１１Ｄ）。次に、ストリップを、紫外線
に露光して、絶縁層１２０の非マスク部分を硬化させる。絶縁層のマスク部分を
洗い流し、これにより、ＰＴＣシートの２つの端部７０、８０ならびに第１およ
び第２の電極１００、１１０が露出する（図１１Ｅ）。
【００５５】 図１１Ｆは、この処理における次の工程を示す。第１の導電層１５０を、従来
のめっき技術（例えば、電解めっき）、または、液体導電性材料をストリップに
浸漬、吹付けもしくはブラッシングすることのいずれかにより塗布する。第１の
導電層１５０はまた、ＰＴＣシートの露出端部７０、８０とも接触しており、電
極内の非導電性ギャップ１６０、１７０の近傍にある。第１の導電層１５０は、
ニッケル、銅、錫、銀、金、またはこれらの合金からなる群より選択された金属
を含み得るのに対し、この好適な実施形態においては、第１の導電層１５０は銅
である。第１の導電層１５０は、Ｌ字型の端部ターミネーション１５５を第１の
電気デバイスの第１の端部７０の周囲に、Ｕ字型の端部ターミネーション１５６
をＰＴＣデバイスの第２の端部８０の周囲に、構成する（図１１Ｆ）。端部ター
ミネーション１５５、１５６は、第１および第２の電極内の非導電性ギャップ１
６０、１７０に近接し、かつこれらのギャップにより分離される。
のめっき技術（例えば、電解めっき）、または、液体導電性材料をストリップに
浸漬、吹付けもしくはブラッシングすることのいずれかにより塗布する。第１の
導電層１５０はまた、ＰＴＣシートの露出端部７０、８０とも接触しており、電
極内の非導電性ギャップ１６０、１７０の近傍にある。第１の導電層１５０は、
ニッケル、銅、錫、銀、金、またはこれらの合金からなる群より選択された金属
を含み得るのに対し、この好適な実施形態においては、第１の導電層１５０は銅
である。第１の導電層１５０は、Ｌ字型の端部ターミネーション１５５を第１の
電気デバイスの第１の端部７０の周囲に、Ｕ字型の端部ターミネーション１５６
をＰＴＣデバイスの第２の端部８０の周囲に、構成する（図１１Ｆ）。端部ター
ミネーション１５５、１５６は、第１および第２の電極内の非導電性ギャップ１
６０、１７０に近接し、かつこれらのギャップにより分離される。
【００５６】 図１１Ｇを参照して、第２の導電層１８０を、第１の導電層１５０に塗布する
。第２の導電層１８０は、好適にははんだ組成物（すなわち、錫／鉛の混合物）
からなり、電解めっきまたははんだ浸漬を含む任意の従来処理により塗布され得
る。はんだ層により、本発明の電気デバイス１０は、ＰＣ板の導電性端子に簡単
に接続することができる。
。第２の導電層１８０は、好適にははんだ組成物（すなわち、錫／鉛の混合物）
からなり、電解めっきまたははんだ浸漬を含む任意の従来処理により塗布され得
る。はんだ層により、本発明の電気デバイス１０は、ＰＣ板の導電性端子に簡単
に接続することができる。
【００５７】 この処理における最後の工程では、やはり、例えばせん断、スナップまたは穿
孔により、ストリップを各ブレークポイントで分割して複数の電気デバイスにす
る。
孔により、ストリップを各ブレークポイントで分割して複数の電気デバイスにす
る。
【００５８】 （図１２に示す実施形態） 図１２を参照して、矢印は、デバイス１０を通る電流の流れを示している。端
部ターミネーション１５５、１５６により、電流は、ＰＣ板の導電性端子から第
２の電極１１０（またはその下部）を通って上方に流れる。電流は、ＰＴＣ素子
２０を通って第１の電極１００（またはその上部）へと流れる。その後、電流は
、Ｕ字型の端部ターミネーション１５６の周りを通ってデバイスを出て、そして
回路の残りの部分を流れる。上述の複数の実施形態は対称的な配向であったが、
本実施形態のデバイスが最も効果的に動作するのは、図１２中に示されているよ
うな方法で回路基板に取りつけられている場合または電流がＵ字型端部ターミネ
ーション１５６に入り、Ｌ字型端部ターミネーション１５５を介して出る場合で
ある。
部ターミネーション１５５、１５６により、電流は、ＰＣ板の導電性端子から第
２の電極１１０（またはその下部）を通って上方に流れる。電流は、ＰＴＣ素子
２０を通って第１の電極１００（またはその上部）へと流れる。その後、電流は
、Ｕ字型の端部ターミネーション１５６の周りを通ってデバイスを出て、そして
回路の残りの部分を流れる。上述の複数の実施形態は対称的な配向であったが、
本実施形態のデバイスが最も効果的に動作するのは、図１２中に示されているよ
うな方法で回路基板に取りつけられている場合または電流がＵ字型端部ターミネ
ーション１５６に入り、Ｌ字型端部ターミネーション１５５を介して出る場合で
ある。
【００５９】 （図１３に示す実施形態） 図１３を参照して、電気的回路を保護するためのデバイス１０の好適な実施形
態が示されている。デバイス１０は、第１および第２の面３０、４０、ならびに
第１および第２の側壁３１、３２、を有する抵抗素子２０を含む。上述のように
、抵抗素子２０は、好適にはＰＴＣ挙動を呈し、導電性ポリマーを含む。第１の
電極１００は、抵抗素子２０の第１の面３０と電気的に接触しており、第２の電
極１１０は、抵抗素子２０の第２の面４０と電気的に接触している。デバイス１
０は、第１および第２の端部ターミネーション１５５、１５６を有する。第１の
端部ターミネーション１５５は、保護される回路を第２の電極１１０に電気的に
接続する。第２の端部ターミネーション１５６は、第１の電極１１０を、保護さ
れる回路に接続する。絶縁層１２０は、第１および第２の端部ターミネーション
１５５、１５６間に介在しており、そして第１および第２の電極１００、１１０
と接触している。この絶縁層１２０は、デバイス１０を通る電流の流れに対する
障壁として働き、これにより、電流が、第１の端部ターミネーション１５５から
第２の電極１１０へ流れ、抵抗素子２０を通って第１の電極１００へ流れ、そし
て第１の電極１００から第２の端部ターミネーション１５６へ流れることが、保
証される。
態が示されている。デバイス１０は、第１および第２の面３０、４０、ならびに
第１および第２の側壁３１、３２、を有する抵抗素子２０を含む。上述のように
、抵抗素子２０は、好適にはＰＴＣ挙動を呈し、導電性ポリマーを含む。第１の
電極１００は、抵抗素子２０の第１の面３０と電気的に接触しており、第２の電
極１１０は、抵抗素子２０の第２の面４０と電気的に接触している。デバイス１
０は、第１および第２の端部ターミネーション１５５、１５６を有する。第１の
端部ターミネーション１５５は、保護される回路を第２の電極１１０に電気的に
接続する。第２の端部ターミネーション１５６は、第１の電極１１０を、保護さ
れる回路に接続する。絶縁層１２０は、第１および第２の端部ターミネーション
１５５、１５６間に介在しており、そして第１および第２の電極１００、１１０
と接触している。この絶縁層１２０は、デバイス１０を通る電流の流れに対する
障壁として働き、これにより、電流が、第１の端部ターミネーション１５５から
第２の電極１１０へ流れ、抵抗素子２０を通って第１の電極１００へ流れ、そし
て第１の電極１００から第２の端部ターミネーション１５６へ流れることが、保
証される。
【００６０】 図１３の好適な実施形態において、電気的絶縁層１２０は、第１および第２の
電極１００、１１０上に形成されている。デバイス１０を通る適切な電流の流れ
を保証するために、絶縁層１２０は、抵抗素子の第１および第２の面３０、４０
と接触している。抵抗素子２０の第１の面３０との接点は、第１の端部ターミネ
ーション１５５と第１の電極１００との中間にある。抵抗素子２０の第２の面４
０との接点は、第２の端部ターミネーション１５６と第２の電極１１０との中間
にある。
電極１００、１１０上に形成されている。デバイス１０を通る適切な電流の流れ
を保証するために、絶縁層１２０は、抵抗素子の第１および第２の面３０、４０
と接触している。抵抗素子２０の第１の面３０との接点は、第１の端部ターミネ
ーション１５５と第１の電極１００との中間にある。抵抗素子２０の第２の面４
０との接点は、第２の端部ターミネーション１５６と第２の電極１１０との中間
にある。
【００６１】 図１３の好適な実施形態において、第１および第２の端部ターミネーション１
５５、１５６は、それぞれ第１の導電層１５０および第２の導電層１８０で構成
される。端部ターミネーション１５５、１５６は、抵抗素子２０の側壁３１、３
２の周囲を被包する。この実施形態において、第１および第２の端部ターミネー
ション１５５、１５６の第１の導電層１５０は、抵抗素子２０の第１および第２
の面３０、４０の一部分とそれぞれ接触している。この周囲を被包している好適
な形状構成において、第１および第２の端部ターミネーション１５５、１５６の
第１の導電層１５０はまた、抵抗素子２０の第１および第２の側壁３１、３２と
も接触している。
５５、１５６は、それぞれ第１の導電層１５０および第２の導電層１８０で構成
される。端部ターミネーション１５５、１５６は、抵抗素子２０の側壁３１、３
２の周囲を被包する。この実施形態において、第１および第２の端部ターミネー
ション１５５、１５６の第１の導電層１５０は、抵抗素子２０の第１および第２
の面３０、４０の一部分とそれぞれ接触している。この周囲を被包している好適
な形状構成において、第１および第２の端部ターミネーション１５５、１５６の
第１の導電層１５０はまた、抵抗素子２０の第１および第２の側壁３１、３２と
も接触している。
【００６２】 第１の端部ターミネーション１５５は、第２の電極１１０と電気的に接触して
いなければならず、第２の端部ターミネーション１５６は、第１の電極１００と
電気的に接触していなければならない。しかし、この図１３の好適な実施形態に
おいて、第１の端部ターミネーション１５５は、第２の電極１１０と物理的に直
接接触しており、第２の端部ターミネーション１５６は、第１の電極１００と物
理的に直接接触している。
いなければならず、第２の端部ターミネーション１５６は、第１の電極１００と
電気的に接触していなければならない。しかし、この図１３の好適な実施形態に
おいて、第１の端部ターミネーション１５５は、第２の電極１１０と物理的に直
接接触しており、第２の端部ターミネーション１５６は、第１の電極１００と物
理的に直接接触している。
【００６３】 図１３中に示すデバイス１０中で用いるのに好適な材料は、図１〜図１２に示
す実施形態に関しては、上述の材料と同じである。
す実施形態に関しては、上述の材料と同じである。
【００６４】 （図１４Ａ〜図１４Ｈに示す実施形態） 図１３に示すデバイス１０を製造するための処理は、図６Ａ〜図６Ｈ、図７Ａ
〜図７Ｄ、図９Ａ〜図９Ｇ、および図１１Ａ〜図１１Ｇに関しては、上述にて説
明した処理と類似している。この処理は、図４Ａに示すように、ラウティングさ
れた層状のＰＴＣシート上で行われる。しかし、便宜上、各処理工程を、単一ス
トリップの断面を用いて説明する。
〜図７Ｄ、図９Ａ〜図９Ｇ、および図１１Ａ〜図１１Ｇに関しては、上述にて説
明した処理と類似している。この処理は、図４Ａに示すように、ラウティングさ
れた層状のＰＴＣシート上で行われる。しかし、便宜上、各処理工程を、単一ス
トリップの断面を用いて説明する。
【００６５】 図１４Ａ〜図１４Ｃを参照して、ゲート２１０は、電極１００、１１０内に形
成される。筋道の付いたシートを、あらかじめ洗浄し、そして、フォトレジスト
材料２００を、シートの各ストリップに塗布する。当該分野において周知のよう
に、フォトレジスト材料２００に、マスクまたはフォトリソグラフィー技術によ
る作業を用いて模様を描き、これによりデバイス１０の上面および下面上にゲー
ト２１０が規定される。以下にさらに説明するように、ゲート２１０により、絶
縁層１２０は、抵抗素子２０の第１および第２の面３０、４０と接触することが
でき、絶縁性障壁を第１の端部ターミネーション１５５と第１の電極１００との
間、および第２の端部ターミネーションと第２の電極１１０との間に構成するこ
とができる。
成される。筋道の付いたシートを、あらかじめ洗浄し、そして、フォトレジスト
材料２００を、シートの各ストリップに塗布する。当該分野において周知のよう
に、フォトレジスト材料２００に、マスクまたはフォトリソグラフィー技術によ
る作業を用いて模様を描き、これによりデバイス１０の上面および下面上にゲー
ト２１０が規定される。以下にさらに説明するように、ゲート２１０により、絶
縁層１２０は、抵抗素子２０の第１および第２の面３０、４０と接触することが
でき、絶縁性障壁を第１の端部ターミネーション１５５と第１の電極１００との
間、および第２の端部ターミネーションと第２の電極１１０との間に構成するこ
とができる。
【００６６】 非マスクフォトレジスト材料を、硬化および現像し、非マスク材料を除去し、
ゲート２１０下の電極１００、１１０を露出させる（図１４Ｂ）。電極１００、
１１０の露出部分を、塩化鉄（ＩＩＩ）溶液に供することにより、エッチング除
去する（図１４Ｂ中に矢印で示す）。
ゲート２１０下の電極１００、１１０を露出させる（図１４Ｂ）。電極１００、
１１０の露出部分を、塩化鉄（ＩＩＩ）溶液に供することにより、エッチング除
去する（図１４Ｂ中に矢印で示す）。
【００６７】 その結果、抵抗素子２０の第１および第２の面３０、４０の複数部分が、露出
する。その後、残りのフォトレジスト材料を剥離し、パネルを洗浄する（図１４
Ｃ）。
する。その後、残りのフォトレジスト材料を剥離し、パネルを洗浄する（図１４
Ｃ）。
【００６８】 図１４Ｄ〜図１４Ｆを参照して、端部ターミネーション１５５および１５６が
規定される。誘電体材料を含む絶縁層１２０を、任意の従来方法（例えば、スク
リーン印刷または吹付け塗布）を用いて、デバイス１０に塗布する。はんだマス
クは、好適な誘電体材料である。これらの端部ターミネーションを、マスクまた
はフォトリソグラフィー技術による作業を用いて、はんだマスク材料１２０上に
描く。図１４Ｅに示すように、非マスクフォトレジスト材料２２０を、硬化およ
び現像し、未硬化材料２２０を除去し、電極１００’、１１０’の複数部分およ
び抵抗素子２０の側壁３１、３２を露出させる。図１４Ｆを参照して、電極１０
０’、１１０’の露出部分を、従来のエッチング処理（例えば、塩化鉄（ＩＩＩ
）溶液中に浸漬する）を用いて除去する。
規定される。誘電体材料を含む絶縁層１２０を、任意の従来方法（例えば、スク
リーン印刷または吹付け塗布）を用いて、デバイス１０に塗布する。はんだマス
クは、好適な誘電体材料である。これらの端部ターミネーションを、マスクまた
はフォトリソグラフィー技術による作業を用いて、はんだマスク材料１２０上に
描く。図１４Ｅに示すように、非マスクフォトレジスト材料２２０を、硬化およ
び現像し、未硬化材料２２０を除去し、電極１００’、１１０’の複数部分およ
び抵抗素子２０の側壁３１、３２を露出させる。図１４Ｆを参照して、電極１０
０’、１１０’の露出部分を、従来のエッチング処理（例えば、塩化鉄（ＩＩＩ
）溶液中に浸漬する）を用いて除去する。
【００６９】 最後に、図１４Ｇ〜図１４Ｈを参照して、第１および第２の端部ターミネーシ
ョン１５５、１５６を、第１の導電層１５０を（図１４Ｆ中参照符号２０’で示
す）抵抗素子２０の端部露出部分に堆積させることにより、形成する。好適には
、この第１の導電層１５０は銅を含み、従来の電解めっき処理を用いて堆積され
、そして約０．００１〜約０．０１５インチの厚さを有する。デバイス１０の従
来のＰＣ板に対するはんだ性を向上させるため、第２の導電層１８０を、第１の
導電層１５０（図１４Ｈ）に塗布する。好適な実施形態において、第２の導電層
１８０は、錫と鉛の混合物（例えば、はんだ）を含む。
ョン１５５、１５６を、第１の導電層１５０を（図１４Ｆ中参照符号２０’で示
す）抵抗素子２０の端部露出部分に堆積させることにより、形成する。好適には
、この第１の導電層１５０は銅を含み、従来の電解めっき処理を用いて堆積され
、そして約０．００１〜約０．０１５インチの厚さを有する。デバイス１０の従
来のＰＣ板に対するはんだ性を向上させるため、第２の導電層１８０を、第１の
導電層１５０（図１４Ｈ）に塗布する。好適な実施形態において、第２の導電層
１８０は、錫と鉛の混合物（例えば、はんだ）を含む。
【００７０】 （図１５に示す実施形態） 図１５に示す本発明の好適な実施形態において、可融性素子２５０と直列の抵
抗素子２０を含む、電気回路を保護するための表面実装型デバイス１０が提供さ
れる。
抗素子２０を含む、電気回路を保護するための表面実装型デバイス１０が提供さ
れる。
【００７１】 抵抗素子２０は、第１および第２の表面３０および４０、および、第１および
第２の側壁３１および３２を有する。第１の電極１００は、第１の表面３０と電
気的に接触しており、第２の電極１１０は、第２の表面４０と電気的に接触して
いる。
第２の側壁３１および３２を有する。第１の電極１００は、第１の表面３０と電
気的に接触しており、第２の電極１１０は、第２の表面４０と電気的に接触して
いる。
【００７２】 図１３に示す実施形態と同様に、図１５に示すデバイスは、保護されるべき回
路と第２の電極１１０との間の電気的接続を提供する、第１の端部ターミネーシ
ョン１５５を有する。しかしながら、可融性素子２５０は抵抗素子２０と電気的
に直列に接続されているので、第２の端部ターミネーション１５６は、可融性素
子２５０と保護されるべき回路との間に電気的接続を提供する。
路と第２の電極１１０との間の電気的接続を提供する、第１の端部ターミネーシ
ョン１５５を有する。しかしながら、可融性素子２５０は抵抗素子２０と電気的
に直列に接続されているので、第２の端部ターミネーション１５６は、可融性素
子２５０と保護されるべき回路との間に電気的接続を提供する。
【００７３】 第１の電気的絶縁層１２０が第１の電極１００上に形成され、第１の電極１０
０と可融性素子２５０との間に挟まれて配置されている。絶縁層１２０は、主部
１２０ａおよび副部１２０ｂを含む。可融性素子２５０は、導電部２６０を通じ
て抵抗素子２０に電気的に接続される。
０と可融性素子２５０との間に挟まれて配置されている。絶縁層１２０は、主部
１２０ａおよび副部１２０ｂを含む。可融性素子２５０は、導電部２６０を通じ
て抵抗素子２０に電気的に接続される。
【００７４】 図１５に示す好適な実施形態において、導電部２６０は、第１の絶縁層１２０
および第１の電極１００を通って延びており、第１の表面３０上の、絶縁層１２
０の主部１２０ａおよび副部１２０ｂの中間点において、抵抗素子２０と接触す
る。
および第１の電極１００を通って延びており、第１の表面３０上の、絶縁層１２
０の主部１２０ａおよび副部１２０ｂの中間点において、抵抗素子２０と接触す
る。
【００７５】 絶縁層１２０の主部１２０ａは、第１の電極１００と第２の端部ターミネーシ
ョン１５６との間において抵抗素子２０に接触することにより、第１の電極１０
０から第２の端部ターミネーション１５６に至る電流を方向づける障壁の役割を
果たす。同様に、絶縁層１２０の副部１２０ｂは、第１の端部ターミネーション
１５５と第１の電極１００との間において抵抗素子２０に接触することにより、
第１の端部ターミネーション１５５から第１の電極１００に至る電流を方向づけ
る障壁の役割を果たす。
ョン１５６との間において抵抗素子２０に接触することにより、第１の電極１０
０から第２の端部ターミネーション１５６に至る電流を方向づける障壁の役割を
果たす。同様に、絶縁層１２０の副部１２０ｂは、第１の端部ターミネーション
１５５と第１の電極１００との間において抵抗素子２０に接触することにより、
第１の端部ターミネーション１５５から第１の電極１００に至る電流を方向づけ
る障壁の役割を果たす。
【００７６】 第２の電気的絶縁層１２１が、第２の電極１１０上に形成される。第２の絶縁
層１２１は、第２の電極１１０と第２の端部ターミネーション１５６との間にお
いて抵抗素子２０に接触することにより、第２の電極１１０から第２の端部ター
ミネーション１５６に至る電流を方向づける障壁の役割を果たす。
層１２１は、第２の電極１１０と第２の端部ターミネーション１５６との間にお
いて抵抗素子２０に接触することにより、第２の電極１１０から第２の端部ター
ミネーション１５６に至る電流を方向づける障壁の役割を果たす。
【００７７】 図１５に示すとおり、可融性素子２５０は、絶縁層１２０の副部１２０ｂから
第２の端部ターミネーション１５６まで延びている。可融性素子を衝撃および酸
化から保護するために、保護層２７０が可融性素子２５０を覆っている。
第２の端部ターミネーション１５６まで延びている。可融性素子を衝撃および酸
化から保護するために、保護層２７０が可融性素子２５０を覆っている。
【００７８】 図１５に示すデバイスの端部ターミネーション１５５および１５６はまた、そ
れぞれ、第１および第２の導電層１５０および１８０を含む。端部ターミネーシ
ョン１５５および１５６は好ましくは、それぞれ、抵抗素子の第１および第２の
表面３０および４０、および、側壁３１および３２に接して、それらを包み込む
ような構成をしている。
れぞれ、第１および第２の導電層１５０および１８０を含む。端部ターミネーシ
ョン１５５および１５６は好ましくは、それぞれ、抵抗素子の第１および第２の
表面３０および４０、および、側壁３１および３２に接して、それらを包み込む
ような構成をしている。
【００７９】 図１５で示すデバイス１０において用いられる好適な材料は、図１〜図１４で
示した実施形態に関連して前述したものと同じである。
示した実施形態に関連して前述したものと同じである。
【００８０】 （図１６Ａ〜図１６Ｇに示す実施形態） 抵抗素子２０と直列に電気的に接続された可融性素子２５０を含むデバイス１
０は、上述の方法に類似した方法により製造され得る。
０は、上述の方法に類似した方法により製造され得る。
【００８１】 図１６Ａで示す第１の工程において、前述のフォトリソグラフィック、エッチ
ング、誘電体の塗布を用いて、第１および第２の電極１００および１１０が、ゲ
ート（即ち、第１の電極１００から第１の絶縁層１２０を通る穴で、そこにおい
て導電部２６０が形成される。）および端部ターミナルを発達させるために、部
分的に取り除かれる。ゲートを発達させる際において、絶縁層１２０の主部１２
０ａおよび副部１２０ｂが形成される。
ング、誘電体の塗布を用いて、第１および第２の電極１００および１１０が、ゲ
ート（即ち、第１の電極１００から第１の絶縁層１２０を通る穴で、そこにおい
て導電部２６０が形成される。）および端部ターミナルを発達させるために、部
分的に取り除かれる。ゲートを発達させる際において、絶縁層１２０の主部１２
０ａおよび副部１２０ｂが形成される。
【００８２】 図１６Ｂを参照して、導電材料が抵抗素子の露出部分上にめっきされることに
より、導電部２６０ならびに、端部ターミネーション１５５および１５６それぞ
れの第１の導電層１５０を形成する。
より、導電部２６０ならびに、端部ターミネーション１５５および１５６それぞ
れの第１の導電層１５０を形成する。
【００８３】 さらに、ストリップ全体は、銅で無電解めっきされている（図１６Ｃ）。可融
性素子２５０を形成するために、フォトレジスト材料がストリップに塗布され、
可融性素子２６０が、抵抗材料にイメージングされ、材料が硬化、発達される。
保護されていない、無電解の銅層は、エッチングされ、硬化したフォトレジスト
はとりのぞかれる。これにより、可融性素子２６０が残る（図１６Ｄ）。
性素子２５０を形成するために、フォトレジスト材料がストリップに塗布され、
可融性素子２６０が、抵抗材料にイメージングされ、材料が硬化、発達される。
保護されていない、無電解の銅層は、エッチングされ、硬化したフォトレジスト
はとりのぞかれる。これにより、可融性素子２６０が残る（図１６Ｄ）。
【００８４】 図１６Ｅを参照して、誘電体材料を含む保護層２７０は、可融性素子２５０を
含むストリップの表面全体をコーティングすることによって、可融性素子２５０
に塗布される。次に図１６Ｆを参照して、保護層２７０をイメージングおよび発
達させることにより、端部ターミネーション１５５および１５６の第１の導電層
１５０を露出させる。これを行う際、第２の端部ターミネーション１５６の第１
の導電層１５０に直接的に接触する、可融性素子２５０の小さな部分も、露出さ
れる。
含むストリップの表面全体をコーティングすることによって、可融性素子２５０
に塗布される。次に図１６Ｆを参照して、保護層２７０をイメージングおよび発
達させることにより、端部ターミネーション１５５および１５６の第１の導電層
１５０を露出させる。これを行う際、第２の端部ターミネーション１５６の第１
の導電層１５０に直接的に接触する、可融性素子２５０の小さな部分も、露出さ
れる。
【００８５】 最後に、第２の導電層１８０を第１の導電層１５０に塗布することにより、第
１の端部ターミネーション１５５および第２の端部ターミネーション１５６を完
成する。積層されたシートにおける各ストリップは、電子回路を保護するための
複数のデバイスに分けられる。
１の端部ターミネーション１５５および第２の端部ターミネーション１５６を完
成する。積層されたシートにおける各ストリップは、電子回路を保護するための
複数のデバイスに分けられる。
【００８６】 図１６Ａ〜図１６Ｇに示す方法に基づいて作られた、図１５に示される完成し
たデバイス１０において、電流は、回路から第１の端部ターミネーション１５５
へと流れ、そして第２の電極１１０へと流れる。そして電流は、抵抗素子２０中
を通って第１の電極１００へと流れ、導電部２６０を介して可融性素子２５０へ
と流れる。可融性素子２５０から、電流は第２の端部ターミネーション１５６を
介して、回路へと流れ出る。
たデバイス１０において、電流は、回路から第１の端部ターミネーション１５５
へと流れ、そして第２の電極１１０へと流れる。そして電流は、抵抗素子２０中
を通って第１の電極１００へと流れ、導電部２６０を介して可融性素子２５０へ
と流れる。可融性素子２５０から、電流は第２の端部ターミネーション１５６を
介して、回路へと流れ出る。
【００８７】 （図１７〜図１８に示す実施形態） 次に図１７〜図１８で示す実施形態を参照して、ＰＴＣ素子２１０に直列に電
気的に接続された可融性素子２５０を有する、回路保護デバイス１０が示されて
いる。上述の実施形態と同様に、ＰＴＣ素子２１０は、上面３０および下面４０
と接続された、第１および第２の側壁３１および３２を有する。第１および第２
の電極１００および１１０は、ＰＴＣ素子２１０と電気的に接触している。
気的に接続された可融性素子２５０を有する、回路保護デバイス１０が示されて
いる。上述の実施形態と同様に、ＰＴＣ素子２１０は、上面３０および下面４０
と接続された、第１および第２の側壁３１および３２を有する。第１および第２
の電極１００および１１０は、ＰＴＣ素子２１０と電気的に接触している。
【００８８】 絶縁層１２０は、第１および第２の電極１００および１１０の上に堆積され、
ＰＴＣ素子２１０の側壁３１および３２を包み込む。絶縁層１２０は、第１およ
び第２の接点２９０および３００を形成するために部分的に取り除かれる。
ＰＴＣ素子２１０の側壁３１および３２を包み込む。絶縁層１２０は、第１およ
び第２の接点２９０および３００を形成するために部分的に取り除かれる。
【００８９】 第１の導電層３１０は、絶縁層１２０上に堆積され、第１の電極１００と電気
的に接触する。第２の導電層３２０はまた、絶縁層１２０上に堆積され、第２の
電極１１０と電気的に接触する。好ましくは、第１の導電層３１０は、第１の接
点２９０において、第１の電極１００と直接、物理的に接触する。第２の導電層
３２０は、第２の接点３００において、第２の電極１１０と直接、物理的に接触
する。デバイス１０と同じ側から電気的に接触するために、第１の導電層３１０
は、ＰＴＣ素子２１０の第１の側壁３１の周囲を包み込む。
的に接触する。第２の導電層３２０はまた、絶縁層１２０上に堆積され、第２の
電極１１０と電気的に接触する。好ましくは、第１の導電層３１０は、第１の接
点２９０において、第１の電極１００と直接、物理的に接触する。第２の導電層
３２０は、第２の接点３００において、第２の電極１１０と直接、物理的に接触
する。デバイス１０と同じ側から電気的に接触するために、第１の導電層３１０
は、ＰＴＣ素子２１０の第１の側壁３１の周囲を包み込む。
【００９０】 図１７に示すように、第２の導電層３２０は、ＰＴＣ素子の下側面４０のみに
隣接し得る。あるいは、図１８に示すように、第２の導電層３２０は、ＰＴＣ素
子２１０の第２の側壁３２の周囲を包み込み得る。いずれの実施形態においても
、第１および第２の接点２９０および３００における電気的接続を除いては，絶
縁層１２０は、ＰＴＣ素子２１０と両導電層３１０および３２０との間に挟まれ
て配置される。
隣接し得る。あるいは、図１８に示すように、第２の導電層３２０は、ＰＴＣ素
子２１０の第２の側壁３２の周囲を包み込み得る。いずれの実施形態においても
、第１および第２の接点２９０および３００における電気的接続を除いては，絶
縁層１２０は、ＰＴＣ素子２１０と両導電層３１０および３２０との間に挟まれ
て配置される。
【００９１】 図１７および図１８に示す実施形態とは対照的に、絶縁層１２０は、ＰＴＣ素
子２１０の第１および第２の側壁３１および３２の周囲を完全に包み込む必要は
ない。
子２１０の第１および第２の側壁３１および３２の周囲を完全に包み込む必要は
ない。
【００９２】 （図１９に示す実施形態） 例えば図１９を参照して、絶縁層１２０は、側壁３１および３２の一部のみを
包み込んでいる。側壁３１および３２に隣接し、側壁３１および３２の長さにわ
たって延びる第１および第２の電極１００および１１０は、絶縁チャネル３２５
を形成するために、部分的に取り除かれる。絶縁チャネル３２５は、導電層３１
０と３２０との間、および、電極１００と１１０との間に起こるショートを防ぐ
ために、絶縁層１２０で満たされる。要するに、ＰＴＣ素子２１０は、各コーナ
ーにおいて絶縁層１２０で「縁取り」されている。
包み込んでいる。側壁３１および３２に隣接し、側壁３１および３２の長さにわ
たって延びる第１および第２の電極１００および１１０は、絶縁チャネル３２５
を形成するために、部分的に取り除かれる。絶縁チャネル３２５は、導電層３１
０と３２０との間、および、電極１００と１１０との間に起こるショートを防ぐ
ために、絶縁層１２０で満たされる。要するに、ＰＴＣ素子２１０は、各コーナ
ーにおいて絶縁層１２０で「縁取り」されている。
【００９３】 別の実施形態（図示せず）では、絶縁層１２０は、側壁３１および３２を包み
込まず完全に延びない。しかしこの実施形態においては、上述のとおり、ショー
トを防ぐために絶縁チャネル３２５を有することが好ましい。
込まず完全に延びない。しかしこの実施形態においては、上述のとおり、ショー
トを防ぐために絶縁チャネル３２５を有することが好ましい。
【００９４】 図１９に示す実施形態において、絶縁層１２０が側壁３１および３２を包み込
まず完全に延びない場合、第１および第２の導電層３１０および３２０は、ＰＴ
Ｃ素子２１０の側壁３１および３２の少なくとも一部を包み込むとともに、これ
らと直接的に接触する。
まず完全に延びない場合、第１および第２の導電層３１０および３２０は、ＰＴ
Ｃ素子２１０の側壁３１および３２の少なくとも一部を包み込むとともに、これ
らと直接的に接触する。
【００９５】 次に図１７〜図１９を参照して、ＰＴＣ素子２１０（すなわち、第１の側壁３
１と第２の側壁３２との間）の中央部に隣接する第１の導電層３１０の一部は、
可融性素子２５０を形成し、ＰＴＣ素子２１０および可融性素子２５０は電気的
に直列に接続されている。可融性素子２５０は、デバイス１０における所望の電
気的定格に基づいて、多様な形状およびサイズを取り得る。例えば、図２１で示
す可融性素子２５０は、異なる定格に対応するために変更され得るが、櫛状の、
または蛇行形状をしている。しかしながら一般に、可融性素子２５０は、図２０
に示す狭い長手方向のストリップと同様な、幅（Ｗ）が約０．０００１〜０．１
インチの間で、長さ（Ｌ）が約０．００５〜０．１５０インチである形状をして
いる。
１と第２の側壁３２との間）の中央部に隣接する第１の導電層３１０の一部は、
可融性素子２５０を形成し、ＰＴＣ素子２１０および可融性素子２５０は電気的
に直列に接続されている。可融性素子２５０は、デバイス１０における所望の電
気的定格に基づいて、多様な形状およびサイズを取り得る。例えば、図２１で示
す可融性素子２５０は、異なる定格に対応するために変更され得るが、櫛状の、
または蛇行形状をしている。しかしながら一般に、可融性素子２５０は、図２０
に示す狭い長手方向のストリップと同様な、幅（Ｗ）が約０．０００１〜０．１
インチの間で、長さ（Ｌ）が約０．００５〜０．１５０インチである形状をして
いる。
【００９６】 可融性素子２５０は、ＰＴＣ素子２１０の電気抵抗率よりも低い電気抵抗率を
有する、導電材料を含んでなる。一般に、導電材料は金属または金属合金（例え
ば、ニッケル、銅、銀、錫、金およびこれらの合金等）である。好適な実施形態
において、可融性素子２５０は、銅を含み、拡散バー３４０を含んでなる。拡散
バー３４０は、可融性素子２５０上に堆積されたある量の錫（またはその合金）
から形成され、錫（またはその合金）に接する銅の融点を下げる働きをする。こ
れにより、可融性素子２５０のブローイング温度は下がる。可融性素子２５０の
ブローイング温度は、銅の上に堆積される錫（またはその合金）の量を変えるこ
とにより制御され得る。さらに、可融性素子２５０のブローイング温度を下げる
ことで、より低い融点をもつ材料が、絶縁層１２０（第１の導電層３１０および
可融性素子２５０が堆積される層）の形成に用いられ得る。拡散バー３４０はま
た、デバイス１０の総溶融エネルギーＩ2ｔを増やす。
有する、導電材料を含んでなる。一般に、導電材料は金属または金属合金（例え
ば、ニッケル、銅、銀、錫、金およびこれらの合金等）である。好適な実施形態
において、可融性素子２５０は、銅を含み、拡散バー３４０を含んでなる。拡散
バー３４０は、可融性素子２５０上に堆積されたある量の錫（またはその合金）
から形成され、錫（またはその合金）に接する銅の融点を下げる働きをする。こ
れにより、可融性素子２５０のブローイング温度は下がる。可融性素子２５０の
ブローイング温度は、銅の上に堆積される錫（またはその合金）の量を変えるこ
とにより制御され得る。さらに、可融性素子２５０のブローイング温度を下げる
ことで、より低い融点をもつ材料が、絶縁層１２０（第１の導電層３１０および
可融性素子２５０が堆積される層）の形成に用いられ得る。拡散バー３４０はま
た、デバイス１０の総溶融エネルギーＩ2ｔを増やす。
【００９７】 図１８および図１９を参照して、第２の絶縁層３３０は、可融性素子２５０お
よび拡散バー３４０上に堆積されてこれらを覆っている。好ましくは、第２の絶
縁層３３０は、透明の材料から形成される。着色された、透き通った材料も、絶
縁層３３０に用いられ得る。着色された絶縁層３３０の使用により、色分けを実
現し得る。言い換えれば、誘電体材料の異なる色は、異なる電流量に対応し得、
それによって、任意に与えられたデバイスにおいて電流量を容易に決定する方法
をユーザに提供する。絶縁層３３０の透明度により、電気的デバイスの設置前お
よび使用中に、可融性素子２５０をユーザが視覚的に検査することが可能になる
。
よび拡散バー３４０上に堆積されてこれらを覆っている。好ましくは、第２の絶
縁層３３０は、透明の材料から形成される。着色された、透き通った材料も、絶
縁層３３０に用いられ得る。着色された絶縁層３３０の使用により、色分けを実
現し得る。言い換えれば、誘電体材料の異なる色は、異なる電流量に対応し得、
それによって、任意に与えられたデバイスにおいて電流量を容易に決定する方法
をユーザに提供する。絶縁層３３０の透明度により、電気的デバイスの設置前お
よび使用中に、可融性素子２５０をユーザが視覚的に検査することが可能になる
。
【００９８】 第２の絶縁層３３０は、第１の絶縁層１２０と協力して、第２の導電層３２０
から第１の導電層３１０を分離し、導電層３１０と３２０との間に起こるショー
トの可能性を低くする。
から第１の導電層３１０を分離し、導電層３１０と３２０との間に起こるショー
トの可能性を低くする。
【００９９】 前述のように、第１および第２の導電層３１０および３２０は、好ましくは銅
を含んでなる。図１８および図１９を参照して、第３の導電層３５０は、好まし
くはニッケルを含んでなり、第１および第２の導電層３１０および３２０上に堆
積される。好ましくは、はんだ、錫、または、錫と鉛の混合物である第４の導電
層３６０が、追加的な構成要素（例えばプリント回路基板等）に対するはんだ付
け能力を高めるために、第３の導電層３５０上に堆積される。
を含んでなる。図１８および図１９を参照して、第３の導電層３５０は、好まし
くはニッケルを含んでなり、第１および第２の導電層３１０および３２０上に堆
積される。好ましくは、はんだ、錫、または、錫と鉛の混合物である第４の導電
層３６０が、追加的な構成要素（例えばプリント回路基板等）に対するはんだ付
け能力を高めるために、第３の導電層３５０上に堆積される。
【０１００】 ニッケルの層は、銅の層とはんだの層との間の障壁層として作用する。ニッケ
ルの層がなければ、銅の層は、はんだ層中に拡散するか、あるいはその逆が起こ
り２種以上の金属から成る領域が形成されてしまう。２種以上の金属から成る領
域により、デバイスの物理的および電気的特性が変更され得る。
ルの層がなければ、銅の層は、はんだ層中に拡散するか、あるいはその逆が起こ
り２種以上の金属から成る領域が形成されてしまう。２種以上の金属から成る領
域により、デバイスの物理的および電気的特性が変更され得る。
【０１０１】 第３および第４の導電層３５０および３６０は、非導電性のギャップ３７０お
よび３８０により遮られる。ギャップ３７０および３８０は、電流がＰＴＣ素子
２１０および可融性素子２５０を通って流れることを防ぐ代わりに、ＰＴＣ素子
２１０の周りを環状に流れることを防ぐ。
よび３８０により遮られる。ギャップ３７０および３８０は、電流がＰＴＣ素子
２１０および可融性素子２５０を通って流れることを防ぐ代わりに、ＰＴＣ素子
２１０の周りを環状に流れることを防ぐ。
【０１０２】 第１および第２の接点２９０および３００は、第１および第２の電極１００お
よび１１０に沿った任意の点において形成され得ることが、理解されるべきであ
る。例えば、図１７〜図１９に示すように、接点２９０および３００は、ＰＴＣ
素子２１０の他の側壁よりも、ＰＴＣ素子２１０の第１および第２の側壁３１お
よび３２のいずれかの近くに形成され得る。あるいは、図６〜図８に示されるよ
うに、第１の接点２９０は、第２の側壁３２よりも第１の側壁３１の近くに形成
され得、一方で、第２の接点３００は、第１の側壁３１よりも第２の側壁３２の
近くに形成される。
よび１１０に沿った任意の点において形成され得ることが、理解されるべきであ
る。例えば、図１７〜図１９に示すように、接点２９０および３００は、ＰＴＣ
素子２１０の他の側壁よりも、ＰＴＣ素子２１０の第１および第２の側壁３１お
よび３２のいずれかの近くに形成され得る。あるいは、図６〜図８に示されるよ
うに、第１の接点２９０は、第２の側壁３２よりも第１の側壁３１の近くに形成
され得、一方で、第２の接点３００は、第１の側壁３１よりも第２の側壁３２の
近くに形成される。
【０１０３】 上述のとおり、絶縁層１２０および絶縁層３３０は、任意の非導電性材料を含
んでなり得るが、好適な実施形態において、これらの絶縁層は、フォトレジスト
、誘電体、セラミック、エポキシ、および、はんだマスクを含む材料から形成さ
れる。
んでなり得るが、好適な実施形態において、これらの絶縁層は、フォトレジスト
、誘電体、セラミック、エポキシ、および、はんだマスクを含む材料から形成さ
れる。
【０１０４】 第１および第２の導電層３１０および３２０は、ニッケル、銅、銀、錫、亜鉛
、金およびそれらの合金を含むグループから選択された金属から形成され得る。
前述のとおり、銅は特に好適である。
、金およびそれらの合金を含むグループから選択された金属から形成され得る。
前述のとおり、銅は特に好適である。
【０１０５】 ＰＴＣ素子２１０は、導電的フィラーが内部に分散された結晶ポリマーを含む
。抵抗素子２０（図２〜図３および図６〜図８において言及）に関して上述した
好適な構成物はまた、ＰＴＣ素子２１０（図１７〜１９において言及）にとって
も好適な組成物である。
。抵抗素子２０（図２〜図３および図６〜図８において言及）に関して上述した
好適な構成物はまた、ＰＴＣ素子２１０（図１７〜１９において言及）にとって
も好適な組成物である。
【０１０６】 図１７〜図２１で示す電気的デバイスは、図１〜８で示すデバイスについて上
述した処理工程に従って製造され得る。例えば、図１９で示すデバイスは、図４
Ａで示すターミネートされた層状シートから開始することによって製造され得る
。絶縁チャネル３２５は、電極１００および１１０を部分的にエッチングするこ
とによって形成される。絶縁層１２０が第１および第２の電極１００および１１
０に塗布され、絶縁チャネル３２５を埋める。第１および第２の接点２９０およ
び３００は、前述のフォトリソグラフィック処理およびエッチング処理に従って
製造される。第１の導電層３１０は、第１の接点２９０と電気的に接触する絶縁
層１２０上に配置される。第１の導電層３１０はの複数部分、可融性素子２５０
を形成するために、部分的にエッチング除去される。拡散バー３４０は、任意の
従来の堆積処理によって可融性素子２５０に塗布される。
述した処理工程に従って製造され得る。例えば、図１９で示すデバイスは、図４
Ａで示すターミネートされた層状シートから開始することによって製造され得る
。絶縁チャネル３２５は、電極１００および１１０を部分的にエッチングするこ
とによって形成される。絶縁層１２０が第１および第２の電極１００および１１
０に塗布され、絶縁チャネル３２５を埋める。第１および第２の接点２９０およ
び３００は、前述のフォトリソグラフィック処理およびエッチング処理に従って
製造される。第１の導電層３１０は、第１の接点２９０と電気的に接触する絶縁
層１２０上に配置される。第１の導電層３１０はの複数部分、可融性素子２５０
を形成するために、部分的にエッチング除去される。拡散バー３４０は、任意の
従来の堆積処理によって可融性素子２５０に塗布される。
【０１０７】 この時点で、第２の絶縁層３３０が第１の導電層３１０上に堆積され、よって
可融性素子２５０および拡散バー３４０を覆う。第２の導電層３２０が絶縁層１
２０および絶縁層３３０上に設けられ、第２の接点３００において第２の電極２
７０と電気的に接触する。第２の導電層３２０は、部分的にエッチング除去され
、ＰＴＣ素子２１０の第２の側壁３２の周囲を包み込む部分を残す。第２の絶縁
層３３０は、部分的に取除され、ＰＴＣ素子２１０の第１の側壁３１を包み込む
第１の導電層３１０の部分を露出する。
可融性素子２５０および拡散バー３４０を覆う。第２の導電層３２０が絶縁層１
２０および絶縁層３３０上に設けられ、第２の接点３００において第２の電極２
７０と電気的に接触する。第２の導電層３２０は、部分的にエッチング除去され
、ＰＴＣ素子２１０の第２の側壁３２の周囲を包み込む部分を残す。第２の絶縁
層３３０は、部分的に取除され、ＰＴＣ素子２１０の第１の側壁３１を包み込む
第１の導電層３１０の部分を露出する。
【０１０８】 ストリップは、第３および第４の導電層３５０および３６０により、完全にコ
ーティングされる。次いで第３および第４の導電層３５０および３６０は、非導
電性ギャップ３７０および３８０を形成するために、部分的にエッチングされる
。結果として、第１および第２端部ターミネーション４００および４１０が製造
される。最後の工程において、ストリップは各分割点において、複数の電気的デ
バイスに分割される。これらの電気的デバイスは、約２５℃において、１オーム
よりも小さい電気抵抗、好ましくは０．５オームより小さく、特に０．１オーム
よりも小さい電気抵抗を有する。
ーティングされる。次いで第３および第４の導電層３５０および３６０は、非導
電性ギャップ３７０および３８０を形成するために、部分的にエッチングされる
。結果として、第１および第２端部ターミネーション４００および４１０が製造
される。最後の工程において、ストリップは各分割点において、複数の電気的デ
バイスに分割される。これらの電気的デバイスは、約２５℃において、１オーム
よりも小さい電気抵抗、好ましくは０．５オームより小さく、特に０．１オーム
よりも小さい電気抵抗を有する。
【０１０９】 以下の詳細な説明および添付の図面を参照することにより、本発明がより良く
理解される。図中に示すさまざまな素子のサイズおよび厚さを誇張して、本発明
の電気デバイスをより明確に示す。
理解される。図中に示すさまざまな素子のサイズおよび厚さを誇張して、本発明
の電気デバイスをより明確に示す。
【図１】 図１は、本発明による電気デバイスの平面図である。
【図２】 図２は、図１に示した電気デバイスの第１の実施形態の線ａ−ａの断面である
。
。
【図３】 図３は、図１に示した電気デバイスの第２の実施形態の線ａ−ａの断面である
。
。
【図４】 図４は、規則的なパターンに形成された複数のストリップを有する薄層ＰＴＣ
シートの斜視図である。
シートの斜視図である。
【図４Ａ】 図４Ａは、各ストリップに形成された複数のブレークポイントを有する、図４
に示した薄層ＰＴＣシートの斜視図である。
に示した薄層ＰＴＣシートの斜視図である。
【図５】 図５は、図４に示した、複数のストリップを有する薄層ＰＴＣシートの部分拡
大斜視図である。
大斜視図である。
【図６Ａ】 図６Ａは、図４におけるＰＴＣシートの１つのストリップの断面に適用される
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
【図６Ｂ】 図６Ｂは、図４におけるＰＴＣシートの１つのストリップの断面に適用される
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
【図６Ｃ】 図６Ｃは、図４におけるＰＴＣシートの１つのストリップの断面に適用される
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
【図６Ｄ】 図６Ｄは、図４におけるＰＴＣシートの１つのストリップの断面に適用される
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
【図６Ｅ】 図６Ｅは、図４におけるＰＴＣシートの１つのストリップの断面に適用される
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
【図６Ｆ】 図６Ｆは、図４におけるＰＴＣシートの１つのストリップの断面に適用される
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
【図６Ｇ】 図６Ｇは、図４におけるＰＴＣシートの１つのストリップの断面に適用される
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
【図６Ｈ】 図６Ｈは、図４におけるＰＴＣシートの１つのストリップの断面に適用される
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
ように、本発明の電気デバイスを製造する好適な方法のそれぞれのステップを示
す。
【図７Ａ】 図７Ａは、図６Ｅに示したデバイスに始まる、本発明の電気デバイスを製造す
る第２の好適な方法のステップを示す。
る第２の好適な方法のステップを示す。
【図７Ｂ】 図７Ｂは、図６Ｅに示したデバイスに始まる、本発明の電気デバイスを製造す
る第２の好適な方法のステップを示す。
る第２の好適な方法のステップを示す。
【図７Ｃ】 図７Ｃは、図６Ｅに示したデバイスに始まる、本発明の電気デバイスを製造す
る第２の好適な方法のステップを示す。
る第２の好適な方法のステップを示す。
【図７Ｄ】 図７Ｄは、図６Ｅに示したデバイスに始まる、本発明の電気デバイスを製造す
る第２の好適な方法のステップを示す。
る第２の好適な方法のステップを示す。
【図８】 ＰＣボードにはんだ付けされた図１のデバイスの好適な実施形態の断面図であ
る。
る。
【図９Ａ】 図９Ａは、図４ＡのＰＴＣシート１つのストリップの断面に適用される、本発
明の電気デバイスを製造する第３の好適な方法のステップを示す。
明の電気デバイスを製造する第３の好適な方法のステップを示す。
【図９Ｂ】 図９Ｂは、図４ＡのＰＴＣシート１つのストリップの断面に適用される、本発
明の電気デバイスを製造する第３の好適な方法のステップを示す。
明の電気デバイスを製造する第３の好適な方法のステップを示す。
【図９Ｃ】 図９Ｃは、図４ＡのＰＴＣシート１つのストリップの断面に適用される、本発
明の電気デバイスを製造する第３の好適な方法のステップを示す。
明の電気デバイスを製造する第３の好適な方法のステップを示す。
【図９Ｄ】 図９Ｄは、図４ＡのＰＴＣシート１つのストリップの断面に適用される、本発
明の電気デバイスを製造する第３の好適な方法のステップを示す。
明の電気デバイスを製造する第３の好適な方法のステップを示す。
【図９Ｅ】 図９Ｅは、図４ＡのＰＴＣシート１つのストリップの断面に適用される、本発
明の電気デバイスを製造する第３の好適な方法のステップを示す。
明の電気デバイスを製造する第３の好適な方法のステップを示す。
【図９Ｆ】 図９Ｆは、図４ＡのＰＴＣシート１つのストリップの断面に適用される、本発
明の電気デバイスを製造する第３の好適な方法のステップを示す。
明の電気デバイスを製造する第３の好適な方法のステップを示す。
【図９Ｇ】 図９Ｇは、図４ＡのＰＴＣシート１つのストリップの断面に適用される、本発
明の電気デバイスを製造する第３の好適な方法のステップを示す。
明の電気デバイスを製造する第３の好適な方法のステップを示す。
【図１０】 ＰＣボードにはんだ付けされた図９Ａ〜図９Ｇのデバイスの好適な実施形態の
断面図である。
断面図である。
【図１１Ａ】 図１１Ａは、図４ＡのＰＴＣシートの１つのストリップの断面に適用される、
本発明の電気デバイスを製造する第４の好適な方法のステップを示す。
本発明の電気デバイスを製造する第４の好適な方法のステップを示す。
【図１１Ｂ】 図１１Ｂは、図４ＡのＰＴＣシートの１つのストリップの断面に適用される、
本発明の電気デバイスを製造する第４の好適な方法のステップを示す。
本発明の電気デバイスを製造する第４の好適な方法のステップを示す。
【図１１Ｃ】 図１１Ｃは、図４ＡのＰＴＣシートの１つのストリップの断面に適用される、
本発明の電気デバイスを製造する第４の好適な方法のステップを示す。
本発明の電気デバイスを製造する第４の好適な方法のステップを示す。
【図１１Ｄ】 図１１Ｄは、図４ＡのＰＴＣシートの１つのストリップの断面に適用される、
本発明の電気デバイスを製造する第４の好適な方法のステップを示す。
本発明の電気デバイスを製造する第４の好適な方法のステップを示す。
【図１１Ｅ】 図１１Ｅは、図４ＡのＰＴＣシートの１つのストリップの断面に適用される、
本発明の電気デバイスを製造する第４の好適な方法のステップを示す。
本発明の電気デバイスを製造する第４の好適な方法のステップを示す。
【図１１Ｆ】 図１１Ｆは、図４ＡのＰＴＣシートの１つのストリップの断面に適用される、
本発明の電気デバイスを製造する第４の好適な方法のステップを示す。
本発明の電気デバイスを製造する第４の好適な方法のステップを示す。
【図１１Ｇ】 図１１Ｇは、図４ＡのＰＴＣシートの１つのストリップの断面に適用される、
本発明の電気デバイスを製造する第４の好適な方法のステップを示す。
本発明の電気デバイスを製造する第４の好適な方法のステップを示す。
【図１２】 ＰＣボードにはんだ付けされた図１１Ａ〜図１１Ｇのデバイスの好適な実施形
態の断面図である。
態の断面図である。
【図１３】 本発明による電気回路を保護するデバイスの好適な実施形態の前面図である。
【図１４Ａ】 図１４Ａは、図４Ａの薄層ＰＴＣシートの１つのストリップの断面に適用され
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
【図１４Ｂ】 図１４Ｂは、図４Ａの薄層ＰＴＣシートの１つのストリップの断面に適用され
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
【図１４Ｃ】 図１４Ｃは、図４Ａの薄層ＰＴＣシートの１つのストリップの断面に適用され
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
【図１４Ｄ】 図１４Ｄは、図４Ａの薄層ＰＴＣシートの１つのストリップの断面に適用され
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
【図１４Ｅ】 図１４Ｅは、図４Ａの薄層ＰＴＣシートの１つのストリップの断面に適用され
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
【図１４Ｆ】 図１４Ｆは、図４Ａの薄層ＰＴＣシートの１つのストリップの断面に適用され
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
【図１４Ｇ】 図１４Ｇは、図４Ａの薄層ＰＴＣシートの１つのストリップの断面に適用され
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
【図１４Ｈ】 図１４Ｈは、図４Ａの薄層ＰＴＣシートの１つのストリップの断面に適用され
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
る、図１３に示したデバイスを製造する第４の好適な方法のステップを示す。
【図１５】 本発明による電気回路を保護するデバイスの好適な実施形態の前面図である。
【図１６Ａ】 図１６Ａは、図４Ａの薄層ＰＴＣシート１つのストリップの断面に適用される
、図１５に示したデバイスを製造する好適な方法のステップを示す。
、図１５に示したデバイスを製造する好適な方法のステップを示す。
【図１６Ｂ】 図１６Ｂは、図４Ａの薄層ＰＴＣシート１つのストリップの断面に適用される
、図１５に示したデバイスを製造する好適な方法のステップを示す。
、図１５に示したデバイスを製造する好適な方法のステップを示す。
【図１６Ｃ】 図１６Ｃは、図４Ａの薄層ＰＴＣシート１つのストリップの断面に適用される
、図１５に示したデバイスを製造する好適な方法のステップを示す。
、図１５に示したデバイスを製造する好適な方法のステップを示す。
【図１６Ｄ】 図１６Ｄは、図４Ａの薄層ＰＴＣシート１つのストリップの断面に適用される
、図１５に示したデバイスを製造する好適な方法のステップを示す。
、図１５に示したデバイスを製造する好適な方法のステップを示す。
【図１６Ｅ】 図１６Ｅは、図４Ａの薄層ＰＴＣシート１つのストリップの断面に適用される
、図１５に示したデバイスを製造する好適な方法のステップを示す。
、図１５に示したデバイスを製造する好適な方法のステップを示す。
【図１６Ｆ】 図１６Ｆは、図４Ａの薄層ＰＴＣシート１つのストリップの断面に適用される
、図１５に示したデバイスを製造する好適な方法のステップを示す。
、図１５に示したデバイスを製造する好適な方法のステップを示す。
【図１６Ｇ】 図１６Ｇは、図４Ａの薄層ＰＴＣシート１つのストリップの断面に適用される
、図１５に示したデバイスを製造する好適な方法のステップを示す。
、図１５に示したデバイスを製造する好適な方法のステップを示す。
【図１７】 図１７は、可融性素子がＰＴＣ素子に電気的に直列に接続された、本発明の１
つの実施形態による電気デバイスの断面図である。
つの実施形態による電気デバイスの断面図である。
【図１８】 図１８は、可融性素子がＰＴＣ素子に電気的に直列に接続された、本発明の別
の実施形態による電気デバイスの断面図である。
の実施形態による電気デバイスの断面図である。
【図１９】 図１９は、可融性素子がＰＴＣ素子に電気的に直列に接続された、本発明のさ
らに別の実施形態による電気デバイスの断面図である。
らに別の実施形態による電気デバイスの断面図である。
【図２０】 図２０は、さまざまな構成の可融性素子を有する、本発明による電気デバイス
の平面図である。
の平面図である。
【図２１】 図２１は、さまざまな構成の可融性素子を有する、本発明による電気デバイス
の平面図である。
の平面図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｚ，ＶＮ，ＹＵ，ＺＷ Ｆターム(参考） 5E034 AA07 AB01 AC10 DB12 DC01 DC03 DC05 DC09 DC10 DD03
Claims (54)
- 【請求項１】 電気回路を保護するためのデバイスであって、 第１および第２の側壁に接続された第１および第２の表面を有するＰＴＣ素子
と、 該ＰＴＣ素子の該第１の表面に配置された第１の電極および該ＰＴＣ素子の該
第２の表面に配置された第２の電極と、 該ＰＴＣ素子上に配置され、該回路と該第２の電極とを電気的に接続する該Ｐ
ＴＣ素子の該第１の側壁の周りを包む第１の端部ターミネーションと、 該ＰＴＣ素子の上に配置され、該回路と該第１の電極とを電気的に接続する該
ＰＴＣ素子の該第２の側壁の周りを包む第２の端部ターミネーションと、 該第１および第２の電極の上に配置され、該第１の端部ターミネーションと該
第１の電極との間に挿入され、該第２の端部ターミネーションと該第２の電極と
の間に挿入されている、電気的絶縁層と、 を含むデバイス。 - 【請求項２】 前記ＰＴＣ素子が導電性の高分子で構成される、請求項１に
記載のデバイス。 - 【請求項３】 前記電気的絶縁層が前記ＰＴＣ素子の前記第１および第２の
表面に接触する、請求項１に記載のデバイス。 - 【請求項４】 前記電気的絶縁層が、前記第１の端部ターミネーションと前
記第１の電極との中間の点で、前記ＰＴＣ素子の前記第１の表面に接触する、請
求項１に記載のデバイス。 - 【請求項５】 前記電気的絶縁層が、前記第２の端部ターミネーションと前
記第２の電極との中間の点で、前記ＰＴＣ素子の前記第２の表面に接触する、請
求項１に記載のデバイス。 - 【請求項６】 前記第１の端部ターミネーションが、前記ＰＴＣ素子の前記
第１および第２の表面の一部に配置される、請求項１に記載のデバイス。 - 【請求項７】 前記第１の端部ターミネーションが前記第２の電極と直接的
物理的接触を有する、請求項１に記載のデバイス。 - 【請求項８】 前記第２の端部ターミネーションが前記第１の電極と直接的
物理的接触を有する、請求項１に記載のデバイス。 - 【請求項９】 前記第１の端部ターミネーションが前記第１の側壁の上に配
置され、前記第２の端部ターミネーションが前記第２の側壁の上に配置される、
請求項１に記載のデバイス。 - 【請求項１０】 前記第１および第２の端部ターミネーションが、それぞれ
第１および第２の導電層から構成される、請求項１に記載のデバイス。 - 【請求項１１】 前記第１の導電層が、錫、銀、銅、ニッケル、金、および
それらの合金から成る群から選択される金属を含む、請求項１０に記載のデバイ
ス。 - 【請求項１２】 前記第２の導電層が錫を含む、請求項１０に記載のデバイ
ス。 - 【請求項１３】 前記第１の導電層が銅を含み、前記第２の導電層がハンダ
を含む、請求項１０に記載のデバイス。 - 【請求項１４】 前記電気的絶縁層が、フォトレジスト、誘電体、セラミッ
ク、およびハンダマスクからなる群から選択される材料を含む、請求項１に記載
のデバイス。 - 【請求項１５】 前記電極が金属フォイルを含む、請求項１に記載のデバイ
ス。 - 【請求項１６】 電気回路を保護するためのデバイスであって、 第１および第２の側壁に接続された第１および第２の表面を有するＰＴＣ素子
と、 該ＰＴＣ素子の該第１の表面に配置された第１の電極および該ＰＴＣ素子の該
第２の表面に配置された第２の電極と、 該ＰＴＣ素子の該第１の側壁の周りを包み、該回路と該第２の電極との間に電
気的接続を提供する第１の端部ターミネーションと、 該第１の電極の上に配置された第１の電気的絶縁層と、 該第１の絶縁層の上に配置される可融性の素子であって、該ＰＴＣ素子と電気
的に直列接続される可融性の素子と、 該ＰＴＣ素子の該第２の側壁の周りを包み、該可融性の素子と該回路との間に
電気的接続を提供する第２の端部ターミネーションと、 を含むデバイス。 - 【請求項１７】 前記ＰＴＣ素子が導電性の高分子から構成される、請求項
１６に記載のデバイス。 - 【請求項１８】 前記ＰＴＣ素子を前記可融性の素子と電気的に接続する導
電性の部材をさらに含む、請求項１６に記載のデバイス。 - 【請求項１９】 前記第１の電極と前記可融性の素子との間に挿入された第
１の電気的絶縁層をさらに含む、請求項１６に記載のデバイス。 - 【請求項２０】 前記第１の電気的絶縁層が主部および副部を含み、該第１
の絶縁層の該副部と該主部との中間の点で、導電性の部材が、該第１の電気的絶
縁層の開口部を通じて前記ＰＴＣ素子と前記可融性素子とを電気的に接続する、
請求項１６に記載のデバイス。 - 【請求項２１】 前記第２の電極の上に配置された第２の電気的絶縁層をさ
らに含む、請求項１６に記載のデバイス。 - 【請求項２２】 前記第２の電気的絶縁層が、前記第２の電極から前記第２
の端部ターミネーションへの直流の流れに対する障壁として機能する、請求項２
１に記載のデバイス。 - 【請求項２３】前記可融性の素子を覆う保護層をさらに含む、請求項１６に
記載のデバイス。 - 【請求項２４】 前記第１および第２の端部ターミネーションが、それぞれ
第１および第２の導電層を含む、請求項１６に記載のデバイス。 - 【請求項２５】 前記可融性の素子が、前記導電性の部材および前記第２の
端部ターミネーションに直接接触する、請求項２０に記載のデバイス。 - 【請求項２６】 前記第１の導電層が、錫、銀、銅、ニッケル、金、および
それらの合金から成る群から選択される金属を含む、請求項２４に記載のデバイ
ス。 - 【請求項２７】 前記第２の導電層が錫を含む、請求項２４に記載のデバイ
ス。 - 【請求項２８】 前記第１の導電層が銅を含み、前記第２の導電層がハンダ
を含む、請求項２４に記載のデバイス。 - 【請求項２９】 前記第１の電気的絶縁層が、フォトレジスト、誘電体、セ
ラミック、およびハンダマスクからなる群から選択される材料を含む、請求項１
６に記載のデバイス。 - 【請求項３０】 前記保護層が、フォトレジスト、誘電体、セラミック、お
よびハンダマスクからなる群から選択される材料を含む、請求項２３に記載のデ
バイス。 - 【請求項３１】 上側および底側表面に接続された第１および第２の側壁を
有するＰＴＣ素子と、 該ＰＴＣ素子と電気的に接触する第１および第２の電極と 該第１および第２の電極上に堆積された絶縁層であって、第１および第２の接
点を形成するために除去された部分を有する絶縁層と、 該ＰＴＣ素子の該第１の側壁の周りを包み、該第１の接点で該第１の電極に電
気的に接触する第１の導電層と、 該ＰＴＣ素子の該第２の側壁の周りを包み、該第２の接点で該第２の電極に電
気的に接触する第２の導電層と、 可融性の素子を形成し、これにより、該ＰＴＣ素子と該可融性の素子とが電気
的に直列接続される、該第１の導電層の部分と、 を含む電気的デバイス。 - 【請求項３２】 前記絶縁層が、前記ＰＴＣ素子の前記第１および第２の側
壁の周りを包む、請求項３１に記載のデバイス。 - 【請求項３３】 前記絶縁層が、前記ＰＴＣ素子の前記第１の側壁と前記導
電層との間に挿入されている、請求項３１に記載のデバイス。 - 【請求項３４】 前記絶縁層が、前記ＰＴＣ素子の前記第１の側壁と前記第
１の導電層との間に挿入され、該ＰＴＣ素子の前記第２の側壁と前記第２の導電
層との間に挿入されている、請求項３１に記載のデバイス。 - 【請求項３５】 前記第２の絶縁層が前記可融性の素子を覆う、請求項３１
に記載のデバイス。 - 【請求項３６】 前記第１の導電層は、前記第１の接点で前記第１の電極と
直接的物理的に接触し、前記第２の導電層は、前記第２の接点で前記第２の電極
と直接的物理的に接触する、請求項３１に記載のデバイス。 - 【請求項３７】 前記第１および第２の電極の、前記ＰＴＣ素子の前記第１
および第２の側壁に隣接する部分が、絶縁チャネルを形成するために除去されて
おり、該絶縁チャネルが前記絶縁層により充填されている、請求項３１に記載の
デバイス。 - 【請求項３８】 前記ＰＴＣ素子が、導電性充填材を拡散された結晶性高分
子から構成され、３Ωｃｍ未満の抵抗率を有する、請求項３１に記載のデバイス
。 - 【請求項３９】 前記第１および第２の導電層の上に配置された第３の導電
層をさらに含む、請求項３１に記載のデバイス。 - 【請求項４０】 前記第３の導電層の上に配置された第４の導電層をさらに
含む、請求項３９に記載のデバイス。 - 【請求項４１】 前記絶縁層が、フォトレジスト、誘電体、セラミック、エ
ポキシ、およびハンダマスクから成る群から選択される材料を含む、請求項３１
に記載のデバイス。 - 【請求項４２】 前記第１の導電層が、ニッケル、銅、銀、錫、亜鉛、金、
およびそれらの合金から成る群から選択される金属を含む、請求項３１に記載の
デバイス。 - 【請求項４３】 前記第２の導電層が、ニッケル、銅、銀、錫、亜鉛、金、
およびそれらの合金から成る群から選択される金属を含む、請求項３１に記載の
デバイス。 - 【請求項４４】 前記第１および第２の導電層が銅を含む、請求項３１に記
載のデバイス。 - 【請求項４５】 前記第３の導電層がニッケルを含む、請求項３９に記載の
デバイス。 - 【請求項４６】 前記第４の導電層がハンダを含む、請求項４０に記載のデ
バイス。 - 【請求項４７】 前記可融性の素子が、約０．０００１〜０．１インチの間
の幅Ｗおよび約０．００５〜０．１５０インチの間の長さＬを有する、請求項３
１に記載のデバイス。 - 【請求項４８】 前記可融性の素子が拡散バーをさらに含む、請求項３１に
記載のデバイス。 - 【請求項４９】 前記拡散バーが錫または錫の合金を含む、請求項４８に記
載のデバイス。 - 【請求項５０】 前記ＰＴＣ素子および前記可融性の素子が、約２５℃にお
いてそれぞれ抵抗率を有し、該ＰＴＣ素子の該抵抗率が、該可融性の素子の抵抗
率より大きい、請求項３１に記載のデバイス。 - 【請求項５１】 前記可融性の素子が蛇行形をしている、請求項３１に記載
のデバイス。 - 【請求項５２】 前記第２の絶縁層が透明材料から構成される、請求項３５
に記載のデバイス。 - 【請求項５３】 上面および底面に接続された第１および第２の側壁を有す
るＰＴＣ素子であって、該ＰＴＣ素子が、炭素粒子を拡散され、約２５℃におい
て３Ωｃｍ未満の電気抵抗率を有する結晶性高分子から構成される、ＰＴＣ素子
と、 該ＰＴＣ素子と電気的に接触する第１のおよび第２の電極と、 誘電材料で構成され、該第１および第２の電極の上に配置された第１の絶縁層
であって、該絶縁層は、第１および第２の接点を形成するために除去された部分
を有する絶縁層と、 銅を含む第１の導電層であって、該第１の導電層は、該第１の接点で該第１の
電極に電気的に接触して、該ＰＴＣ素子の該側壁の周りを包み、該第１の導電層
の一部は、可融性の素子が該ＰＴＣ素子と電気的に直列接続されるように該可融
性の素子を形成する、第１の導電層と、 該可融性の素子を覆う誘電材料で構成された第２の絶縁層と、 銅を含む第２の導電層であって、該第２の導電層は、該第２の接点で該第２の
電極に電気的に接触して、該ＰＴＣ素子の該側壁の周りを包む第２の導電層と、 ニッケルを含み、該第１のおよび第２の導電層の上に配置された第３の導電層
と、 ハンダを含み、該第３の導電層の上に配置された第４の導電層と、 を含む、電気回路保護デバイス。 - 【請求項５４】 前記デバイスが、約２５℃で１Ω未満の抵抗を有する、請
求項５３に記載のデバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/978,657 US6023403A (en) | 1996-05-03 | 1997-11-26 | Surface mountable electrical device comprising a PTC and fusible element |
| US08/978,657 | 1997-11-26 | ||
| PCT/US1998/024922 WO1999027543A1 (en) | 1997-11-26 | 1998-11-25 | Surface mountable electrical device comprising a ptc and fusible element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001524747A true JP2001524747A (ja) | 2001-12-04 |
Family
ID=25526296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000522595A Pending JP2001524747A (ja) | 1997-11-26 | 1998-11-25 | Ｐｔｃおよび可融性素子を含む表面実装可能電気デバイス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6023403A (ja) |
| JP (1) | JP2001524747A (ja) |
| AU (1) | AU1533199A (ja) |
| DE (1) | DE19882852T1 (ja) |
| MY (1) | MY114078A (ja) |
| WO (1) | WO1999027543A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013018719A1 (ja) * | 2011-07-29 | 2013-02-07 | タイコエレクトロニクスジャパン合同会社 | Ｐｔｃデバイス |
| JP5743259B2 (ja) * | 2008-07-10 | 2015-07-01 | タイコエレクトロニクスジャパン合同会社 | Ｐｔｃデバイスおよびそれを有する電気装置 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3060966B2 (ja) * | 1996-10-09 | 2000-07-10 | 株式会社村田製作所 | チップ型サーミスタおよびその製造方法 |
| US6782604B2 (en) * | 1997-07-07 | 2004-08-31 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a chip PTC thermistor |
| JP3991436B2 (ja) * | 1998-04-09 | 2007-10-17 | 松下電器産業株式会社 | チップ形ｐｔｃサーミスタ |
| JP2000188205A (ja) | 1998-10-16 | 2000-07-04 | Matsushita Electric Ind Co Ltd | チップ形ｐｔｃサ―ミスタ |
| US6838972B1 (en) * | 1999-02-22 | 2005-01-04 | Littelfuse, Inc. | PTC circuit protection devices |
| TW415624U (en) | 1999-04-26 | 2000-12-11 | Polytronics Technology Corp | Surface mounted electric apparatus |
| US6249415B1 (en) * | 1999-05-10 | 2001-06-19 | Avaya Technology Corp. | Surge protector and method for preventing damage from line surges |
| JP3628222B2 (ja) * | 2000-01-14 | 2005-03-09 | ソニーケミカル株式会社 | Ｐｔｃ素子の製造方法 |
| US6628498B2 (en) * | 2000-08-28 | 2003-09-30 | Steven J. Whitney | Integrated electrostatic discharge and overcurrent device |
| US7180719B2 (en) * | 2000-08-28 | 2007-02-20 | Littelfuse, Inc. | Integrated overvoltage and overcurrent device |
| US6285275B1 (en) | 2000-09-15 | 2001-09-04 | Fuzetec Technology Co., Ltd. | Surface mountable electrical device |
| US6297722B1 (en) * | 2000-09-15 | 2001-10-02 | Fuzetec Technology Co., Ltd. | Surface mountable electrical device |
| JP2002121332A (ja) * | 2000-10-12 | 2002-04-23 | Shin Etsu Chem Co Ltd | 熱軟化性放熱シート |
| TW510615U (en) * | 2001-03-20 | 2002-11-11 | Polytronics Technology Corp | Over-current protection device |
| US6686827B2 (en) * | 2001-03-28 | 2004-02-03 | Protectronics Technology Corporation | Surface mountable laminated circuit protection device and method of making the same |
| TW543258B (en) | 2001-10-08 | 2003-07-21 | Polytronics Technology Corp | Over current protection apparatus and its manufacturing method |
| CN100403460C (zh) * | 2001-12-06 | 2008-07-16 | 宝电通科技股份有限公司 | 表面接着型积层电路保护装置及其制法 |
| KR100495133B1 (ko) * | 2002-11-28 | 2005-06-14 | 엘에스전선 주식회사 | 피티씨 서미스터 |
| US20060055501A1 (en) * | 2002-12-10 | 2006-03-16 | Bourns., Inc | Conductive polymer device and method of manufacturing same |
| CN1714413A (zh) * | 2002-12-11 | 2005-12-28 | 伯恩斯公司 | 导电聚合物器件以及制造该器件的方法 |
| TWI265534B (en) * | 2003-12-31 | 2006-11-01 | Polytronics Technology Corp | Over-current protection apparatus |
| US20060202794A1 (en) * | 2005-03-10 | 2006-09-14 | Chang-Wei Ho | Resettable over-current protection device and method for producing the same |
| JP2007103526A (ja) * | 2005-09-30 | 2007-04-19 | Tdk Corp | サーミスタ |
| TWM308484U (en) * | 2006-06-16 | 2007-03-21 | Inpaq Technology Co Ltd | Temperature control protection device |
| US20090027821A1 (en) * | 2007-07-26 | 2009-01-29 | Littelfuse, Inc. | Integrated thermistor and metallic element device and method |
| US20090108980A1 (en) * | 2007-10-09 | 2009-04-30 | Littelfuse, Inc. | Fuse providing overcurrent and thermal protection |
| JP5253430B2 (ja) * | 2009-03-23 | 2013-07-31 | 株式会社豊田中央研究所 | パワーモジュール |
| US9136195B2 (en) | 2009-07-17 | 2015-09-15 | Tyco Electronics Corporation | Oxygen barrier compositions and related methods |
| US8525635B2 (en) * | 2009-07-17 | 2013-09-03 | Tyco Electronics Corporation | Oxygen-barrier packaged surface mount device |
| TWI406379B (zh) * | 2010-02-25 | 2013-08-21 | Inpaq Technology Co Ltd | 晶粒尺寸半導體元件封裝及其製造方法 |
| US8502638B1 (en) * | 2012-02-03 | 2013-08-06 | Polytronics Technology Corp. | Thermistor |
| TWI441200B (zh) | 2012-09-06 | 2014-06-11 | Polytronics Technology Corp | 表面黏著型過電流保護元件 |
| US9646744B2 (en) | 2014-10-14 | 2017-05-09 | Littelfuse, Inc. | Method for manufacturing a surface mount device |
| US9659690B2 (en) * | 2014-10-14 | 2017-05-23 | Littelfuse, Inc. | Method for manufacturing a surface mount device |
| US10446345B2 (en) * | 2018-01-09 | 2019-10-15 | Littelfuse, Inc. | Reflowable thermal fuse |
Family Cites Families (126)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB541222A (en) | 1939-07-13 | 1941-11-18 | Standard Telephones Cables Ltd | Electrically conductive devices and methods of making the same |
| GB604695A (en) | 1945-11-16 | 1948-07-08 | Automatic Telephone & Elect | Improvements in or relating to resistance elements having positive temperature/resistance characteristics |
| US2978665A (en) * | 1956-07-11 | 1961-04-04 | Antioch College | Regulator device for electric current |
| US3241026A (en) * | 1961-12-08 | 1966-03-15 | Philips Corp | Load protective device including positive temperature coefficient resistance |
| US3243753A (en) * | 1962-11-13 | 1966-03-29 | Kohler Fred | Resistance element |
| US3351882A (en) * | 1964-10-09 | 1967-11-07 | Polyelectric Corp | Plastic resistance elements and methods for making same |
| DE1613895A1 (de) | 1966-06-10 | 1971-06-03 | Texas Instruments Inc | Strombegrenzungsvorrichtung |
| US3591526A (en) * | 1968-01-25 | 1971-07-06 | Polyelectric Corp | Method of manufacturing a temperature sensitive,electrical resistor material |
| US3828332A (en) * | 1972-06-19 | 1974-08-06 | Honeywell Inc | Temperature responsive circuit having a high frequency output signal |
| GB1449261A (en) | 1972-09-08 | 1976-09-15 | Raychem Corp | Self-limitting conductive extrudates and methods for their manufacture |
| US3858144A (en) * | 1972-12-29 | 1974-12-31 | Raychem Corp | Voltage stress-resistant conductive articles |
| US3823217A (en) * | 1973-01-18 | 1974-07-09 | Raychem Corp | Resistivity variance reduction |
| US4124747A (en) * | 1974-06-04 | 1978-11-07 | Exxon Research & Engineering Co. | Conductive polyolefin sheet element |
| US4330703A (en) * | 1975-08-04 | 1982-05-18 | Raychem Corporation | Layered self-regulating heating article |
| US4177376A (en) * | 1974-09-27 | 1979-12-04 | Raychem Corporation | Layered self-regulating heating article |
| US4560498A (en) * | 1975-08-04 | 1985-12-24 | Raychem Corporation | Positive temperature coefficient of resistance compositions |
| US4188276A (en) * | 1975-08-04 | 1980-02-12 | Raychem Corporation | Voltage stable positive temperature coefficient of resistance crosslinked compositions |
| US4177446A (en) * | 1975-12-08 | 1979-12-04 | Raychem Corporation | Heating elements comprising conductive polymers capable of dimensional change |
| US4775778A (en) * | 1976-10-15 | 1988-10-04 | Raychem Corporation | PTC compositions and devices comprising them |
| US4534889A (en) * | 1976-10-15 | 1985-08-13 | Raychem Corporation | PTC Compositions and devices comprising them |
| GB1604735A (en) | 1978-04-14 | 1981-12-16 | Raychem Corp | Ptc compositions and devices comprising them |
| US4388607A (en) * | 1976-12-16 | 1983-06-14 | Raychem Corporation | Conductive polymer compositions, and to devices comprising such compositions |
| US4383942A (en) * | 1977-11-21 | 1983-05-17 | Mb Associates | Apparatus and method for enhancing electrical conductivity of conductive composites and products thereof |
| US4169816A (en) * | 1978-03-06 | 1979-10-02 | Exxon Research & Engineering Co. | Electrically conductive polyolefin compositions |
| JPS54149856A (en) * | 1978-05-17 | 1979-11-24 | Matsushita Electric Ind Co Ltd | Method of producing heat impacttproof selffexothermic positive temperature coefficient thermistor |
| US4304987A (en) * | 1978-09-18 | 1981-12-08 | Raychem Corporation | Electrical devices comprising conductive polymer compositions |
| US4237441A (en) * | 1978-12-01 | 1980-12-02 | Raychem Corporation | Low resistivity PTC compositions |
| US4329726A (en) * | 1978-12-01 | 1982-05-11 | Raychem Corporation | Circuit protection devices comprising PTC elements |
| US4238812A (en) * | 1978-12-01 | 1980-12-09 | Raychem Corporation | Circuit protection devices comprising PTC elements |
| US4367168A (en) * | 1979-03-26 | 1983-01-04 | E-B Industries, Inc. | Electrically conductive composition, process for making an article using same |
| US4318220A (en) * | 1979-04-19 | 1982-03-09 | Raychem Corporation | Process for recovering heat recoverable sheet material |
| US4223209A (en) * | 1979-04-19 | 1980-09-16 | Raychem Corporation | Article having heating elements comprising conductive polymers capable of dimensional change |
| US4327351A (en) * | 1979-05-21 | 1982-04-27 | Raychem Corporation | Laminates comprising an electrode and a conductive polymer layer |
| US4445026A (en) * | 1979-05-21 | 1984-04-24 | Raychem Corporation | Electrical devices comprising PTC conductive polymer elements |
| US4272471A (en) * | 1979-05-21 | 1981-06-09 | Raychem Corporation | Method for forming laminates comprising an electrode and a conductive polymer layer |
| US4413301A (en) * | 1980-04-21 | 1983-11-01 | Raychem Corporation | Circuit protection devices comprising PTC element |
| US4475138A (en) * | 1980-04-21 | 1984-10-02 | Raychem Corporation | Circuit protection devices comprising PTC element |
| US4330704A (en) * | 1980-08-08 | 1982-05-18 | Raychem Corporation | Electrical devices comprising conductive polymers |
| JPS5799719A (en) * | 1980-12-12 | 1982-06-21 | Matsushita Electric Ind Co Ltd | Macromolecular electric element |
| US4426633A (en) * | 1981-04-15 | 1984-01-17 | Raychem Corporation | Devices containing PTC conductive polymer compositions |
| US4955267A (en) * | 1981-04-02 | 1990-09-11 | Raychem Corporation | Method of making a PTC conductive polymer electrical device |
| US4951382A (en) * | 1981-04-02 | 1990-08-28 | Raychem Corporation | Method of making a PTC conductive polymer electrical device |
| US5140297A (en) * | 1981-04-02 | 1992-08-18 | Raychem Corporation | PTC conductive polymer compositions |
| US5195013A (en) * | 1981-04-02 | 1993-03-16 | Raychem Corporation | PTC conductive polymer compositions |
| US5227946A (en) * | 1981-04-02 | 1993-07-13 | Raychem Corporation | Electrical device comprising a PTC conductive polymer |
| DE3301635A1 (de) * | 1983-01-19 | 1984-07-26 | Siemens AG, 1000 Berlin und 8000 München | Herstellung von leitfaehigen kunststoffen |
| DE3412492A1 (de) * | 1984-04-03 | 1985-10-03 | Siemens AG, 1000 Berlin und 8000 München | Elektrischer kondensator als chip-bauelement |
| US5399295A (en) | 1984-06-11 | 1995-03-21 | The Dow Chemical Company | EMI shielding composites |
| US4595604A (en) | 1984-07-18 | 1986-06-17 | Rohm And Haas Company | Conductive compositions that are directly solderable and flexible and that can be bonded directly to substrates |
| US4857880A (en) * | 1985-03-14 | 1989-08-15 | Raychem Corporation | Electrical devices comprising cross-linked conductive polymers |
| US4774024A (en) * | 1985-03-14 | 1988-09-27 | Raychem Corporation | Conductive polymer compositions |
| US4884163A (en) * | 1985-03-14 | 1989-11-28 | Raychem Corporation | Conductive polymer devices |
| US4685025A (en) * | 1985-03-14 | 1987-08-04 | Raychem Corporation | Conductive polymer circuit protection devices having improved electrodes |
| US4724417A (en) * | 1985-03-14 | 1988-02-09 | Raychem Corporation | Electrical devices comprising cross-linked conductive polymers |
| US4689475A (en) * | 1985-10-15 | 1987-08-25 | Raychem Corporation | Electrical devices containing conductive polymers |
| JPS6290236A (ja) * | 1985-10-16 | 1987-04-24 | 新日本製鐵株式会社 | 電気抵抗溶接性と接着強度の優れた樹脂複合鋼板 |
| JPS62131065A (ja) * | 1985-12-03 | 1987-06-13 | Idemitsu Kosan Co Ltd | 高分子正温度特性組成物 |
| US5143649A (en) * | 1985-12-06 | 1992-09-01 | Sunbeam Corporation | PTC compositions containing low molecular weight polymer molecules for reduced annealing |
| US4801785A (en) * | 1986-01-14 | 1989-01-31 | Raychem Corporation | Electrical devices |
| EP0231068B1 (en) * | 1986-01-14 | 1994-03-16 | RAYCHEM CORPORATION (a Delaware corporation) | Conductive polymer composition |
| JPH0690962B2 (ja) * | 1986-03-31 | 1994-11-14 | 日本メクトロン株式会社 | Ｐｔｃ素子の製造法 |
| US4786888A (en) * | 1986-09-20 | 1988-11-22 | Murata Manufacturing Co., Ltd. | Thermistor and method of producing the same |
| FR2614130B1 (fr) * | 1987-04-15 | 1992-01-17 | Lorraine Carbone | Materiau ayant une resistivite a coefficient de temperature positif |
| JPH0813902B2 (ja) * | 1987-07-02 | 1996-02-14 | ライオン株式会社 | 導電性樹脂組成物 |
| US5106538A (en) * | 1987-07-21 | 1992-04-21 | Raychem Corporation | Conductive polymer composition |
| US4880577A (en) * | 1987-07-24 | 1989-11-14 | Daito Communication Apparatus Co., Ltd. | Process for producing self-restoring over-current protective device by grafting method |
| US4924074A (en) * | 1987-09-30 | 1990-05-08 | Raychem Corporation | Electrical device comprising conductive polymers |
| US4907340A (en) * | 1987-09-30 | 1990-03-13 | Raychem Corporation | Electrical device comprising conductive polymers |
| US4878038A (en) * | 1987-12-07 | 1989-10-31 | Tsai James T | Circuit protection device |
| NL8800853A (nl) * | 1988-04-05 | 1989-11-01 | Philips Nv | Chipweerstand en werkwijze voor het vervaardigen van een chipweerstand. |
| JPH01257304A (ja) * | 1988-04-06 | 1989-10-13 | Murata Mfg Co Ltd | 有機正特性サーミスタ |
| US4882466A (en) * | 1988-05-03 | 1989-11-21 | Raychem Corporation | Electrical devices comprising conductive polymers |
| US4910389A (en) * | 1988-06-03 | 1990-03-20 | Raychem Corporation | Conductive polymer compositions |
| US5250226A (en) * | 1988-06-03 | 1993-10-05 | Raychem Corporation | Electrical devices comprising conductive polymers |
| JP2526680Y2 (ja) * | 1988-06-15 | 1997-02-19 | ティーディーケイ株式会社 | モータ起動リレー用正特性サーミスタ装置 |
| US4967176A (en) * | 1988-07-15 | 1990-10-30 | Raychem Corporation | Assemblies of PTC circuit protection devices |
| US4980541A (en) * | 1988-09-20 | 1990-12-25 | Raychem Corporation | Conductive polymer composition |
| JP2733076B2 (ja) * | 1988-11-28 | 1998-03-30 | 大東通信機株式会社 | Ｐｔｃ組成物 |
| JPH0732084B2 (ja) * | 1989-03-29 | 1995-04-10 | 株式会社村田製作所 | 有機正特性サーミスタ |
| AU637370B2 (en) * | 1989-05-18 | 1993-05-27 | Fujikura Ltd. | Ptc thermistor and manufacturing method for the same |
| US5068061A (en) * | 1989-12-08 | 1991-11-26 | The Dow Chemical Company | Electroconductive polymers containing carbonaceous fibers |
| JP2810740B2 (ja) * | 1989-12-27 | 1998-10-15 | 大東通信機株式会社 | グラフト化法によるｐｔｃ組成物 |
| US5247277A (en) * | 1990-02-14 | 1993-09-21 | Raychem Corporation | Electrical devices |
| US5231371A (en) * | 1990-02-27 | 1993-07-27 | Tdk Corporation | Overcurrent protection circuit |
| US5174924A (en) * | 1990-06-04 | 1992-12-29 | Fujikura Ltd. | Ptc conductive polymer composition containing carbon black having large particle size and high dbp absorption |
| JPH047801A (ja) * | 1990-04-25 | 1992-01-13 | Daito Tsushinki Kk | Ｐｔｃ素子 |
| JPH04118901A (ja) * | 1990-09-10 | 1992-04-20 | Komatsu Ltd | 正特性サーミスタおよびその製造方法 |
| EP0476657A1 (de) | 1990-09-21 | 1992-03-25 | Siemens Aktiengesellschaft | Thermistor mit negativem Temperaturkoeffizienten in Vielschicht-Technologie |
| US5136365A (en) * | 1990-09-27 | 1992-08-04 | Motorola, Inc. | Anisotropic conductive adhesive and encapsulant material |
| US5089801A (en) * | 1990-09-28 | 1992-02-18 | Raychem Corporation | Self-regulating ptc devices having shaped laminar conductive terminals |
| US5382938A (en) | 1990-10-30 | 1995-01-17 | Asea Brown Boveri Ab | PTC element |
| JPH04167501A (ja) * | 1990-10-31 | 1992-06-15 | Daito Tsushinki Kk | Ｐｔｃ素子 |
| JP2741434B2 (ja) * | 1990-11-26 | 1998-04-15 | 太平洋精工株式会社 | ブロアモータ用抵抗器 |
| US5142263A (en) * | 1991-02-13 | 1992-08-25 | Electromer Corporation | Surface mount device with overvoltage protection feature |
| CA2061644A1 (en) * | 1991-03-05 | 1992-09-06 | Hisao Tanaka | Thermoplastic resin composition |
| US5189092A (en) * | 1991-04-08 | 1993-02-23 | Koslow Technologies Corporation | Method and apparatus for the continuous extrusion of solid articles |
| US5281845A (en) * | 1991-04-30 | 1994-01-25 | Gte Control Devices Incorporated | PTCR device |
| JPH0521208A (ja) * | 1991-05-07 | 1993-01-29 | Daito Tsushinki Kk | Ｐｔｃ素子 |
| JPH0521207A (ja) * | 1991-07-12 | 1993-01-29 | Daito Tsushinki Kk | Ｐｔｃ素子 |
| US5412865A (en) | 1991-08-30 | 1995-05-09 | Murata Manufacturing Co., Ltd. | Method of manufacturing multilayer electronic component |
| JPH0590009A (ja) * | 1991-09-26 | 1993-04-09 | Daito Tsushinki Kk | Ｐｔｃ組成物 |
| US5250228A (en) * | 1991-11-06 | 1993-10-05 | Raychem Corporation | Conductive polymer composition |
| DE4142523A1 (de) * | 1991-12-21 | 1993-06-24 | Asea Brown Boveri | Widerstand mit ptc - verhalten |
| US5257003A (en) * | 1992-01-14 | 1993-10-26 | Mahoney John J | Thermistor and its method of manufacture |
| US5303115A (en) * | 1992-01-27 | 1994-04-12 | Raychem Corporation | PTC circuit protection device comprising mechanical stress riser |
| JPH05234706A (ja) * | 1992-02-25 | 1993-09-10 | Rohm Co Ltd | 面実装用サーミスタ |
| JPH05343201A (ja) * | 1992-06-11 | 1993-12-24 | Tdk Corp | Ｐｔｃサーミスタ |
| US5852397A (en) | 1992-07-09 | 1998-12-22 | Raychem Corporation | Electrical devices |
| US5488348A (en) | 1993-03-09 | 1996-01-30 | Murata Manufacturing Co., Ltd. | PTC thermistor |
| JPH06302404A (ja) | 1993-04-16 | 1994-10-28 | Murata Mfg Co Ltd | 積層型正特性サ−ミスタ |
| JPH0796793A (ja) | 1993-06-03 | 1995-04-11 | Yazaki Corp | 自動車における電圧調整回路およびｐｔｃ素子 |
| US5554679A (en) | 1994-05-13 | 1996-09-10 | Cheng; Tai C. | PTC conductive polymer compositions containing high molecular weight polymer materials |
| WO1995031816A1 (en) | 1994-05-16 | 1995-11-23 | Raychem Corporation | Electrical devices comprising a ptc resistive element |
| US5552757A (en) * | 1994-05-27 | 1996-09-03 | Littelfuse, Inc. | Surface-mounted fuse device |
| DE69513656T2 (de) | 1994-06-08 | 2000-07-13 | Raychem Corp., Menlo Park | Leitfähige polymere enthaltende elektrische vorrichtungen |
| WO1995034084A1 (en) | 1994-06-09 | 1995-12-14 | Raychem Corporation | Electrical devices |
| TW298653B (ja) | 1995-02-28 | 1997-02-21 | Yunichica Kk | |
| KR19980703168A (ko) | 1995-03-22 | 1998-10-15 | 유안차오 | 전도성 중합체 조성물 및 소자 |
| CA2223746A1 (en) * | 1995-06-07 | 1996-12-19 | Littelfuse, Inc. | Method and apparatus for a surface-mountable device for protection against electrostatic damage to electronic components |
| US5610436A (en) | 1995-06-07 | 1997-03-11 | Bourns, Inc. | Surface mount device with compensation for thermal expansion effects |
| US5663702A (en) | 1995-06-07 | 1997-09-02 | Littelfuse, Inc. | PTC electrical device having fuse link in series and metallized ceramic electrodes |
| JPH11500872A (ja) | 1995-08-07 | 1999-01-19 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 多重線正温度係数抵抗 |
| TW309619B (ja) | 1995-08-15 | 1997-07-01 | Mourns Multifuse Hong Kong Ltd | |
| US5801612A (en) | 1995-08-24 | 1998-09-01 | Raychem Corporation | Electrical device |
| AU1953697A (en) * | 1996-01-22 | 1997-08-22 | Littelfuse, Inc. | Surface mountable electrical device comprising a ptc element |
| US5818676A (en) | 1997-05-16 | 1998-10-06 | Yazaki Corporation | Multiple element PTC overcurrent protection device |
-
1997
- 1997-11-26 US US08/978,657 patent/US6023403A/en not_active Expired - Fee Related
-
1998
- 1998-11-25 DE DE19882852T patent/DE19882852T1/de not_active Withdrawn
- 1998-11-25 WO PCT/US1998/024922 patent/WO1999027543A1/en active Application Filing
- 1998-11-25 AU AU15331/99A patent/AU1533199A/en not_active Abandoned
- 1998-11-25 JP JP2000522595A patent/JP2001524747A/ja active Pending
- 1998-11-26 MY MYPI98005363A patent/MY114078A/en unknown
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5743259B2 (ja) * | 2008-07-10 | 2015-07-01 | タイコエレクトロニクスジャパン合同会社 | Ｐｔｃデバイスおよびそれを有する電気装置 |
| WO2013018719A1 (ja) * | 2011-07-29 | 2013-02-07 | タイコエレクトロニクスジャパン合同会社 | Ｐｔｃデバイス |
| KR20140062470A (ko) * | 2011-07-29 | 2014-05-23 | 타이코 일렉트로닉스 저팬 지.케이. | Ptc 디바이스 |
| JPWO2013018719A1 (ja) * | 2011-07-29 | 2015-03-05 | タイコエレクトロニクスジャパン合同会社 | Ｐｔｃデバイス |
| US9142949B2 (en) | 2011-07-29 | 2015-09-22 | Tyco Electronics Japan G.K. | PTC device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19882852T1 (de) | 2001-07-26 |
| MY114078A (en) | 2002-07-31 |
| WO1999027543A1 (en) | 1999-06-03 |
| US6023403A (en) | 2000-02-08 |
| AU1533199A (en) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001524747A (ja) | Ｐｔｃおよび可融性素子を含む表面実装可能電気デバイス | |
| US5884391A (en) | Process for manufacturing an electrical device comprising a PTC element | |
| US5907272A (en) | Surface mountable electrical device comprising a PTC element and a fusible link | |
| US5900800A (en) | Surface mountable electrical device comprising a PTC element | |
| JP5259289B2 (ja) | 一体化されたサーミスタ及び金属素子装置並びに方法 | |
| US5228188A (en) | Method of making thin film surface mount fuses | |
| US8310799B2 (en) | Transient voltage protection device, material, and manufacturing methods | |
| US5699607A (en) | Process for manufacturing an electrical device comprising a PTC element | |
| US20060055500A1 (en) | Encapsulated conductive polymer device and method of manufacturing the same | |
| US7535332B2 (en) | Protective element | |
| US3887893A (en) | Fusible resistor | |
| JP2002538601A (ja) | 電子構成部品に対して静電損傷から保護するための表面実装可能デバイス | |
| DE69520867T2 (de) | Schutzeinrichtung | |
| JP5398334B2 (ja) | 抵抗器とヒューズエレメントとを含む回路保護デバイス | |
| DE3889563T2 (de) | Halbleiteranordnung mit Schmelzsicherung. | |
| US20040034993A1 (en) | Method for plasma etching to manufacture electrical devices having circuit protection | |
| US20020125982A1 (en) | Surface mount electrical device with multiple ptc elements | |
| WO1997028543A1 (en) | Surface mountable electrical device comprising a ptc element | |
| CN1897203A (zh) | 具有双电路架构的表面黏着型保险丝及其制法 | |
| US5864277A (en) | Overload current protection | |
| JPH11507766A (ja) | 電子部品を静電的損傷から保護するための表面実装型装置と方法 | |
| US6656304B2 (en) | Method for manufacturing a PTC element | |
| KR100505475B1 (ko) | 전극이 동일한 면에 위치한 피티씨 서미스터 및 그 제조방법 | |
| JP2002367801A (ja) | チップ形抵抗器およびその製造方法 | |
| CN112997261B (zh) | 表面可移动的正温度系数装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081120 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090804 |