JPH0274099A - 電子部品内蔵多層樹脂基板 - Google Patents
電子部品内蔵多層樹脂基板Info
- Publication number
- JPH0274099A JPH0274099A JP63226984A JP22698488A JPH0274099A JP H0274099 A JPH0274099 A JP H0274099A JP 63226984 A JP63226984 A JP 63226984A JP 22698488 A JP22698488 A JP 22698488A JP H0274099 A JPH0274099 A JP H0274099A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer
- board
- electronic components
- hole
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 title claims abstract description 38
- 229920005989 resin Polymers 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000010030 laminating Methods 0.000 claims description 2
- 238000005452 bending Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 239000002994 raw material Substances 0.000 abstract description 4
- 230000000644 propagated effect Effects 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000003985 ceramic capacitor Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000005062 Polybutadiene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229920006231 aramid fiber Polymers 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920002857 polybutadiene Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、多層樹脂基板内に、例えばコンデンサ、抵
抗器、コイル等のチップ型電子部品を内蔵した電子部品
内蔵多層樹脂基板に関する。
抗器、コイル等のチップ型電子部品を内蔵した電子部品
内蔵多層樹脂基板に関する。
(従来技術)
電子回路をより高密度化、多機能化、する等のために、
電子部品を内蔵した多層基板が要望されている。
電子部品を内蔵した多層基板が要望されている。
そのような多層基板の一つにセラミックグリーンシート
各層に誘電体ペースト、絶縁体ペースト、導電ペースト
等を厚膜技術で印刷後、各層を圧着して焼成することに
よりり、C,R回路等を構成したものがある。しかしこ
のような多層基板においては、次のような問題点があっ
た。
各層に誘電体ペースト、絶縁体ペースト、導電ペースト
等を厚膜技術で印刷後、各層を圧着して焼成することに
よりり、C,R回路等を構成したものがある。しかしこ
のような多層基板においては、次のような問題点があっ
た。
1、圧着・焼成過程でペーストの変形がおこるため、抵
抗値や静電容量等のり、C,Rの特性を計算通りにする
ことが困難であった。
抗値や静電容量等のり、C,Rの特性を計算通りにする
ことが困難であった。
2、使用可能な誘電体ペーストの誘電率が小さくて大容
量コンデンサの形成が困難であった。
量コンデンサの形成が困難であった。
3、絶縁体ペーストの比抵抗を幅広く選択することが困
難であった。
難であった。
4、印刷積層を繰り返すに従って印刷部の平面性が非常
に悪くなって積層数を増やすことが困難であった。
に悪くなって積層数を増やすことが困難であった。
一方、従来の多層基板の他の例として、いわゆる抵抗・
容量付多層基板がある(例えば「エレクトロニク・セラ
ミクス」“855月号 頁68〜69参照)。これは、
セラミックベースの表面にコンデンサ、抵抗器等を厚膜
技術で多層に印刷形成したものである。しかしこのよう
な多層基板においても、 1、印刷パターンの位置ずれによる特性のばらつきがあ
った。
容量付多層基板がある(例えば「エレクトロニク・セラ
ミクス」“855月号 頁68〜69参照)。これは、
セラミックベースの表面にコンデンサ、抵抗器等を厚膜
技術で多層に印刷形成したものである。しかしこのよう
な多層基板においても、 1、印刷パターンの位置ずれによる特性のばらつきがあ
った。
2、コンデンサ容量の制約
3、平面性の悪化
等の上述した多層基板とほぼ同様の問題点があった。
このような問題点を解決するために、特開昭61−28
8498号公報に記載されたチップ型電子部品を多層セ
ラミック基板内の空間に収納した構造の電子部品内蔵多
層セラミック基板が案出されている。
8498号公報に記載されたチップ型電子部品を多層セ
ラミック基板内の空間に収納した構造の電子部品内蔵多
層セラミック基板が案出されている。
(従来技術の問題点)
しかしながら、この電子部品内蔵多層セラミック基板の
場合にも、次のような問題点があった。
場合にも、次のような問題点があった。
1、原料や製造のコストが高かった。
2、セラミックは誘電率が比較的高いために高周波信号
の伝播速度が遅かった。
の伝播速度が遅かった。
3、脆性なセラミックを用いるために機械的な曲げ応力
に休して破壊されやすく、例えば100vnx100a
+mといった大型の基板を安定に生産したり、使用した
りすることが難しかった。
に休して破壊されやすく、例えば100vnx100a
+mといった大型の基板を安定に生産したり、使用した
りすることが難しかった。
したがってこの発明は、上述のような問題点を解消する
ことができる電子部品内蔵の多層樹脂基板を提供するこ
とを目的とする。
ことができる電子部品内蔵の多層樹脂基板を提供するこ
とを目的とする。
(問題点を解決するための手段)
この発明の電子部品内蔵多層樹脂基板は、凹部または貫
通孔を有する基板を含む複数枚の樹脂板が積層されて成
る多層樹脂基板と、多層樹脂基板内であって前記凹部ま
たは貫通孔で形成される空間部内に収納されたチップ型
電子部品と、多層樹脂基板の層間または前記貫通孔内に
設けられていて前記チップ型電子部品を配線している導
電パターンとを備えることを特徴とする。
通孔を有する基板を含む複数枚の樹脂板が積層されて成
る多層樹脂基板と、多層樹脂基板内であって前記凹部ま
たは貫通孔で形成される空間部内に収納されたチップ型
電子部品と、多層樹脂基板の層間または前記貫通孔内に
設けられていて前記チップ型電子部品を配線している導
電パターンとを備えることを特徴とする。
(実施例)
第1図はこの発明の一実施例に係る電子部品内蔵多層樹
脂基板を示す拡大断面図であり、第2図はその等価回路
図である。電子部品内蔵多N樹脂基板1は、複数の樹脂
板2,3,4..5.6を備え、かつ相対向する主表面
7,8を有する、積層構造物9を備える。
脂基板を示す拡大断面図であり、第2図はその等価回路
図である。電子部品内蔵多N樹脂基板1は、複数の樹脂
板2,3,4..5.6を備え、かつ相対向する主表面
7,8を有する、積層構造物9を備える。
この積層構造物9には、その一方の主表面7から他方の
主表面8へ貫通するスルーホールをもって、複数の電気
的接続通路10,11.12が形成される。そして、こ
れら電気的接続通路10゜11.12の内面全域に、導
電パターン13,14.15が形成される。また、樹脂
板3および4の間の界面に沿う導電パターン16.17
が所定の間隔をあけて形成され、これら導電パターン1
6および17は導電パターン13および14とそれぞれ
電気的に接続される。また、樹脂板4および5の間の界
面に沿う導電パターン18,19゜20が所定の間隔を
あけて形成され、これら導電パターン18,19.20
のうち、導電パターン18および20は導電パターン1
4および15とそれぞれ電気的に接続される。また、積
層構造物9の一方の主表面7上には、回路パターン42
゜43.44が形成される。これら回路パターン42.
43.44は導電パターン13,14.15とそれぞれ
電気的に接続される。
主表面8へ貫通するスルーホールをもって、複数の電気
的接続通路10,11.12が形成される。そして、こ
れら電気的接続通路10゜11.12の内面全域に、導
電パターン13,14.15が形成される。また、樹脂
板3および4の間の界面に沿う導電パターン16.17
が所定の間隔をあけて形成され、これら導電パターン1
6および17は導電パターン13および14とそれぞれ
電気的に接続される。また、樹脂板4および5の間の界
面に沿う導電パターン18,19゜20が所定の間隔を
あけて形成され、これら導電パターン18,19.20
のうち、導電パターン18および20は導電パターン1
4および15とそれぞれ電気的に接続される。また、積
層構造物9の一方の主表面7上には、回路パターン42
゜43.44が形成される。これら回路パターン42.
43.44は導電パターン13,14.15とそれぞれ
電気的に接続される。
また、積層構造物9内には、樹脂板3および4の特定の
位置に形成された貫通孔をもって、チップ型のたとえば
受動電子部品を収納するための空間部21,22.23
が形成されている。この実施例において、空間部21お
よび22にはチップ型の積層セラミックコンデンサ24
および25が収納され、空間部23にはチップ型の抵抗
器26が収納されている。積層セラミックコンデンサ2
4は、端部に端子電極27.28を備え、これら端子電
極27および28は、導電パターン16および17とそ
れぞれ電気的に接続される。また、積層セラミックコン
デンサ25は、端部に端子電極29.30を備え、これ
ら端子電極29および30は、導電パターン18および
19とそれぞれ電気的に接続される。また、抵抗器26
は、端部に端子電極31.32tl−備え、この端子電
極31および32は、導電パターン19および20とそ
れぞれ電気的虹接続される。
位置に形成された貫通孔をもって、チップ型のたとえば
受動電子部品を収納するための空間部21,22.23
が形成されている。この実施例において、空間部21お
よび22にはチップ型の積層セラミックコンデンサ24
および25が収納され、空間部23にはチップ型の抵抗
器26が収納されている。積層セラミックコンデンサ2
4は、端部に端子電極27.28を備え、これら端子電
極27および28は、導電パターン16および17とそ
れぞれ電気的に接続される。また、積層セラミックコン
デンサ25は、端部に端子電極29.30を備え、これ
ら端子電極29および30は、導電パターン18および
19とそれぞれ電気的に接続される。また、抵抗器26
は、端部に端子電極31.32tl−備え、この端子電
極31および32は、導電パターン19および20とそ
れぞれ電気的虹接続される。
このようにして、第1図に示した電子部品内蔵多層樹脂
基板1は、第2図に示すような等価回路を構成するよう
になる。
基板1は、第2図に示すような等価回路を構成するよう
になる。
次に、第1図に示した電子部品内蔵多層樹脂基板1の製
造方法の一例を、第8図を主として説明する。前述した
樹脂板2〜6は、たとえば、ガラス基材からなるエポキ
シ基板102,103,104.105,106によっ
て与えられる。そして、エポキシ基板104および10
5の一方の主表面上にフォトエツチング法によって、前
述した導電パターン16.17.18,19.20を形
成する。
造方法の一例を、第8図を主として説明する。前述した
樹脂板2〜6は、たとえば、ガラス基材からなるエポキ
シ基板102,103,104.105,106によっ
て与えられる。そして、エポキシ基板104および10
5の一方の主表面上にフォトエツチング法によって、前
述した導電パターン16.17.18,19.20を形
成する。
次に、エポキシ基板103には、それぞれの厚み方向に
貫通する貫通孔33が設けられ、この貫通孔33が前述
した空間部21となる。また、エポキシ基板104には
、それぞれの厚み方向に貫通する貫通孔34.35が設
けられ、この貫通孔34および35が前述した空間部2
2および23となる。
貫通する貫通孔33が設けられ、この貫通孔33が前述
した空間部21となる。また、エポキシ基板104には
、それぞれの厚み方向に貫通する貫通孔34.35が設
けられ、この貫通孔34および35が前述した空間部2
2および23となる。
次に、積層セラミックコンデンサ24を導電パターン1
6.17間に、積層セラミックコンデンサ25を導電パ
ターン18.19間に、抵抗器26を導電パターン19
.20間に、それぞれ半田固定する。
6.17間に、積層セラミックコンデンサ25を導電パ
ターン18.19間に、抵抗器26を導電パターン19
.20間に、それぞれ半田固定する。
次に、第8図に示した配置状態で接着層(図示せず)を
介して重ねあわされたエポキシ基板102〜106を加
熱圧着することによって積層構造物9を形成する。
介して重ねあわされたエポキシ基板102〜106を加
熱圧着することによって積層構造物9を形成する。
次に、この積層構造物9の一方の主表面から他方に貫通
するスルーホール36.37.38を形成し、前述した
電気的接続通路10〜12を与える。そして、スルーホ
ール36〜38の内面全域に銅、錫などの材料で無電解
メツキなどの方法によってメツキ層39,40,41f
!:形成し、前述した導電パターン18〜15を与えた
。
するスルーホール36.37.38を形成し、前述した
電気的接続通路10〜12を与える。そして、スルーホ
ール36〜38の内面全域に銅、錫などの材料で無電解
メツキなどの方法によってメツキ層39,40,41f
!:形成し、前述した導電パターン18〜15を与えた
。
次に、積層構造物9の一方の主表面上に、前述した回路
パターン42,43.44が導電パターン13,14.
15とそれぞれ電気的に接続されるように、フォトエツ
チング法によって形成され、第1図に示した電子部品内
蔵多層樹脂基板1が得られる。
パターン42,43.44が導電パターン13,14.
15とそれぞれ電気的に接続されるように、フォトエツ
チング法によって形成され、第1図に示した電子部品内
蔵多層樹脂基板1が得られる。
なお、前記実施例で用いた樹脂板の基板材料は一例であ
り、ガラス基材からなるポリイミド材料、アラミド繊維
あるいは石英繊維を基材とした材料、フェノール樹脂あ
るいはポリブタジェン樹脂を用いた材料等を用いること
もできる。
り、ガラス基材からなるポリイミド材料、アラミド繊維
あるいは石英繊維を基材とした材料、フェノール樹脂あ
るいはポリブタジェン樹脂を用いた材料等を用いること
もできる。
また、前記実施例の導電パターンとしては、電子部品内
蔵多層樹脂基板の主表面上では、たとえば、予め主表面
上に接着された銅箔が利用でき、スルーホール内では、
たとえば、銅、錫、半田等のメツキ層を利用することが
できる。
蔵多層樹脂基板の主表面上では、たとえば、予め主表面
上に接着された銅箔が利用でき、スルーホール内では、
たとえば、銅、錫、半田等のメツキ層を利用することが
できる。
さらに、前記実施例において、樹脂基板にスルーホール
あるいは貫通孔を形成したのものを示したが、これに限
るものではなく、パイヤホールあるいは凹部を形成する
ようにしてもよい。
あるいは貫通孔を形成したのものを示したが、これに限
るものではなく、パイヤホールあるいは凹部を形成する
ようにしてもよい。
また、第1図に示した電子部品内蔵樹脂基板は、あくま
でも−例であって、この発明がそのような構造のものに
限定されないことは勿論である。
でも−例であって、この発明がそのような構造のものに
限定されないことは勿論である。
(発明の効果)
以上の説明したように、この発明は、チップ型の電子部
品を多層基板内の空間部に収納した構造であるため、次
のような効果を得ることができる。
品を多層基板内の空間部に収納した構造であるため、次
のような効果を得ることができる。
1、設計値通りの特性の電子部品を3次元的に内蔵した
多層基板が得られ、高密度な回路設計ができる。
多層基板が得られ、高密度な回路設計ができる。
2、コンデンサとしても、チップ型積層セラミックコン
デンサ等を使用することができるので、大きな静電容量
のものを内蔵することができる。
デンサ等を使用することができるので、大きな静電容量
のものを内蔵することができる。
3、電子部品は多層基板内に形成された空間部内に収納
されているため、多層基板の平面性を何等悪化させるこ
とがなく、従って積層数の大きな積層基板を容易に得る
ことができる。
されているため、多層基板の平面性を何等悪化させるこ
とがなく、従って積層数の大きな積層基板を容易に得る
ことができる。
4、電子部品は多層基板内に実装されているため、耐湿
性等の耐環境性に優れ、従って信顕性の高い製品を得る
ことができる。
性等の耐環境性に優れ、従って信顕性の高い製品を得る
ことができる。
また、多層基板の材料として樹脂板を用いるので、従来
のセラミック材料からなる多層基板と比較して、さらに
次のような効果を得ることができる。
のセラミック材料からなる多層基板と比較して、さらに
次のような効果を得ることができる。
1、原料・製造のコストを安くすることができる。
2、高周波信号の伝播速度を速くすることができる。
3、機械的な曲げ応力に対する強度を強くすることがで
きる。
きる。
4、このことから、大型の多層基板を安定的に生産でき
、ICカード等の外部から曲げ応力が働くものにも利用
することができる。
、ICカード等の外部から曲げ応力が働くものにも利用
することができる。
第1図はこの発明の一実施例に係る電子部品内蔵多層樹
脂基板を示す拡大断面図、第2図は第1図の等価回路図
、第3図は第1図の電子部品内蔵多層樹脂基板の組み立
て前の状態を示す拡大断面図である。 1・・・電子部品内蔵多層樹脂基板、2.3,4゜5.
6・・・樹脂板、7,8・・・主表面、9・・・積層構
造物、10,11.12・・・電気的接続通路、13゜
14.15,16,17,18,19.20・・・導電
パターン、21,22.23・・・空間部、24゜25
・・・積層セラミックコンデンサ、26・・・抵抗器、
27.28,29,30,31.32・・・端子電極、
33.34.35・・・貫通孔、36.37.38スル
ーホール、39,40,41・・・メツキ層、42.4
3.44・・・回路パターン。
脂基板を示す拡大断面図、第2図は第1図の等価回路図
、第3図は第1図の電子部品内蔵多層樹脂基板の組み立
て前の状態を示す拡大断面図である。 1・・・電子部品内蔵多層樹脂基板、2.3,4゜5.
6・・・樹脂板、7,8・・・主表面、9・・・積層構
造物、10,11.12・・・電気的接続通路、13゜
14.15,16,17,18,19.20・・・導電
パターン、21,22.23・・・空間部、24゜25
・・・積層セラミックコンデンサ、26・・・抵抗器、
27.28,29,30,31.32・・・端子電極、
33.34.35・・・貫通孔、36.37.38スル
ーホール、39,40,41・・・メツキ層、42.4
3.44・・・回路パターン。
Claims (1)
- 【特許請求の範囲】 凹部または貫通孔を有する基板を含む複数枚の樹脂板
が積層されて成る多層樹脂基板と、 多層樹脂基板内であって前記凹部または貫通孔で形成さ
れる空間内に収納されたチップ型電子部品と、 多層樹脂基板の層間または前記貫通孔内に設けられてい
て前記チップ型電子部品を配線している導電パターンと
を備えることを特徴とする電子部品内蔵多層樹脂基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63226984A JPH0274099A (ja) | 1988-09-09 | 1988-09-09 | 電子部品内蔵多層樹脂基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63226984A JPH0274099A (ja) | 1988-09-09 | 1988-09-09 | 電子部品内蔵多層樹脂基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0274099A true JPH0274099A (ja) | 1990-03-14 |
Family
ID=16853684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63226984A Pending JPH0274099A (ja) | 1988-09-09 | 1988-09-09 | 電子部品内蔵多層樹脂基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0274099A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003243797A (ja) * | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | モジュール部品 |
JP2007258756A (ja) * | 2007-06-27 | 2007-10-04 | Kyocera Corp | 電気素子内蔵配線基板 |
JP2008160144A (ja) * | 2008-01-30 | 2008-07-10 | Kyocera Corp | 電気素子内蔵配線基板 |
JP2009212533A (ja) * | 2009-06-22 | 2009-09-17 | Kyocera Corp | 電気素子内蔵配線基板の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5669893A (en) * | 1979-11-09 | 1981-06-11 | Alps Electric Co Ltd | Method of manufacturing circuit board |
JPS5812973B2 (ja) * | 1977-02-25 | 1983-03-11 | 三菱電機株式会社 | 冷陰極放電形イオン源装置 |
JPS61288498A (ja) * | 1985-06-14 | 1986-12-18 | 株式会社村田製作所 | 電子部品内蔵多層セラミツク基板 |
-
1988
- 1988-09-09 JP JP63226984A patent/JPH0274099A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5812973B2 (ja) * | 1977-02-25 | 1983-03-11 | 三菱電機株式会社 | 冷陰極放電形イオン源装置 |
JPS5669893A (en) * | 1979-11-09 | 1981-06-11 | Alps Electric Co Ltd | Method of manufacturing circuit board |
JPS61288498A (ja) * | 1985-06-14 | 1986-12-18 | 株式会社村田製作所 | 電子部品内蔵多層セラミツク基板 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003243797A (ja) * | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | モジュール部品 |
EP1478023A1 (en) * | 2002-02-19 | 2004-11-17 | Matsushita Electric Industrial Co., Ltd. | Module part |
EP1478023A4 (en) * | 2002-02-19 | 2008-12-31 | Panasonic Corp | MODULE PART |
JP2007258756A (ja) * | 2007-06-27 | 2007-10-04 | Kyocera Corp | 電気素子内蔵配線基板 |
JP4509147B2 (ja) * | 2007-06-27 | 2010-07-21 | 京セラ株式会社 | 電気素子内蔵配線基板 |
JP2008160144A (ja) * | 2008-01-30 | 2008-07-10 | Kyocera Corp | 電気素子内蔵配線基板 |
JP4511604B2 (ja) * | 2008-01-30 | 2010-07-28 | 京セラ株式会社 | 電気素子内蔵配線基板 |
JP2009212533A (ja) * | 2009-06-22 | 2009-09-17 | Kyocera Corp | 電気素子内蔵配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7745734B2 (en) | Ceramic multilayer substrate | |
KR100745359B1 (ko) | 세라믹 다층기판 | |
KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
JPH0632378B2 (ja) | 電子部品内蔵多層セラミック基板 | |
KR20000034924A (ko) | 저온 동시소성 다층세라믹내 수동 전자소자들 | |
JPH06267790A (ja) | 積層貫通型コンデンサアレイ | |
JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
JPH0274099A (ja) | 電子部品内蔵多層樹脂基板 | |
US4568999A (en) | Multilayer ceramic capacitor on printed circuit | |
JPH06268464A (ja) | ノイズフィルタブロック | |
US6381120B2 (en) | Mounting arrangement for multilayer electronic part | |
JP2001345661A (ja) | 高周波回路基板 | |
JPS5998597A (ja) | 多層プリント配線板 | |
JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
JPH01216591A (ja) | プリント基板 | |
JPH0252497A (ja) | 多層セラミック基板 | |
JPH05226506A (ja) | 表面実装型複合部品及びその製造方法 | |
KR100514314B1 (ko) | 면설치형 전자회로유닛 | |
JPH10335822A (ja) | 積層セラミック回路基板 | |
JPH01183195A (ja) | 多層印刷配線板装置の製造方法 | |
JPH06851Y2 (ja) | セラミック多層配線基板 | |
JPS6148996A (ja) | セラミツク多層配線基板の製造方法 | |
JPS59193093A (ja) | 湿式多層セラミツク基板 | |
JPH10256083A (ja) | チップ型複合電子部品 | |
JPH1065342A (ja) | 多層回路基板およびその製造方法 |