JPH10275734A - セラミックコンデンサ - Google Patents
セラミックコンデンサInfo
- Publication number
- JPH10275734A JPH10275734A JP7866997A JP7866997A JPH10275734A JP H10275734 A JPH10275734 A JP H10275734A JP 7866997 A JP7866997 A JP 7866997A JP 7866997 A JP7866997 A JP 7866997A JP H10275734 A JPH10275734 A JP H10275734A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- dielectric
- cylindrical internal
- dielectric ceramic
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 低容量、低抵抗で、しかも、耐衝撃性に優れ
たセラミックコンデンサを提供する。 【解決手段】 概略直方体状の誘電体セラミック本体1
内に、長手方向に延びかつ同芯状の第1および第2の筒
状内部電極2、3を配置するとともに、前記第1の筒状
内部電極2の端部は、前記誘電体セラミック本体1の対
向する1対の端面の一方の端面に形成された第1の端子
電極4に接続するとともに、前記第2の筒状内部電極3
の端部は、他方の端面に形成された第2の端子電極5に
接続している。
たセラミックコンデンサを提供する。 【解決手段】 概略直方体状の誘電体セラミック本体1
内に、長手方向に延びかつ同芯状の第1および第2の筒
状内部電極2、3を配置するとともに、前記第1の筒状
内部電極2の端部は、前記誘電体セラミック本体1の対
向する1対の端面の一方の端面に形成された第1の端子
電極4に接続するとともに、前記第2の筒状内部電極3
の端部は、他方の端面に形成された第2の端子電極5に
接続している。
Description
【0001】
【発明が属する技術分野】本発明はセラミックコンデン
サに関し、特に、800MHz〜2GHzの高周波帯域
で動作する回路にて低容量、低抵抗特性を満足し得るセ
ラミックコンデンサである。
サに関し、特に、800MHz〜2GHzの高周波帯域
で動作する回路にて低容量、低抵抗特性を満足し得るセ
ラミックコンデンサである。
【0002】
【従来の技術】従来より、図16に示すように、セラミ
ックコンデンサは、誘電体セラミック本体101内に、
第1の内部電極層102と第2の内部電極層103を互
いに積層して形成していた。そして、第1の内部電極層
102は、誘電体セラミック本体101の互いに対向し
あう一対の端面の一方の端面に導出し、この一方の端面
に形成された第1の端子電極104と電気的に接続して
いた。また、第2の内部電極層103は、誘電体セラミ
ック本体101の互いに対向しあう一対の端面の他方の
端面に導出し、この他方の端面に形成された第2の端子
電極105と電気的に接続していた。
ックコンデンサは、誘電体セラミック本体101内に、
第1の内部電極層102と第2の内部電極層103を互
いに積層して形成していた。そして、第1の内部電極層
102は、誘電体セラミック本体101の互いに対向し
あう一対の端面の一方の端面に導出し、この一方の端面
に形成された第1の端子電極104と電気的に接続して
いた。また、第2の内部電極層103は、誘電体セラミ
ック本体101の互いに対向しあう一対の端面の他方の
端面に導出し、この他方の端面に形成された第2の端子
電極105と電気的に接続していた。
【0003】これにより、第1の内部電極層102と第
2の内部電極層103との対向面積、第1の内部電極層
102と第2の内部電極層103との間の誘電体セラミ
ック層の誘電体率、その厚みによって、所定容量が形成
され、この容量が第1の端子電極104と第2の端子電
極105から導出されていた。
2の内部電極層103との対向面積、第1の内部電極層
102と第2の内部電極層103との間の誘電体セラミ
ック層の誘電体率、その厚みによって、所定容量が形成
され、この容量が第1の端子電極104と第2の端子電
極105から導出されていた。
【0004】ここで、誘電体セラミック本体101の材
料は、MgTiO3 、BaTiO3、CaTiO3 など
が用いられ、内部電極層102、103はPd、Ag−
Pdなどが用いられ、端子電極104、105は、A
g、Ag−Pdなどの厚膜導体膜とNi、半田などのメ
ッキ層とから構成されていた。
料は、MgTiO3 、BaTiO3、CaTiO3 など
が用いられ、内部電極層102、103はPd、Ag−
Pdなどが用いられ、端子電極104、105は、A
g、Ag−Pdなどの厚膜導体膜とNi、半田などのメ
ッキ層とから構成されていた。
【0005】低容量(10pF以下)のセラミックコン
デンサは、高周波帯域、例えば800〜2GHzで動作
する高周波回路で多用されているが、抵抗成分(等価直
列抵抗)が200〜400mΩ程度と大きく、低抵抗
(高Q値)を必要とする回路、例えば共振回路やマッチ
ング回路などでは、信号に対するノイズ成分が大きくな
ったり、コンデンサで消費される電力が大きくなり、こ
れにより回路動作が不安定になってしまう。
デンサは、高周波帯域、例えば800〜2GHzで動作
する高周波回路で多用されているが、抵抗成分(等価直
列抵抗)が200〜400mΩ程度と大きく、低抵抗
(高Q値)を必要とする回路、例えば共振回路やマッチ
ング回路などでは、信号に対するノイズ成分が大きくな
ったり、コンデンサで消費される電力が大きくなり、こ
れにより回路動作が不安定になってしまう。
【0006】従来、抵抗成分を下げた高周波用セラミッ
クコンデンサとして、第1の内部電極層同士を隣接積層
し、また、第2の内部電極層同士を隣接積層し、一枚の
第1の内部電極層が第2の容量電極層と対向する面を一
方面に限定する構造が提案されている(特開昭60−2
01608号)。
クコンデンサとして、第1の内部電極層同士を隣接積層
し、また、第2の内部電極層同士を隣接積層し、一枚の
第1の内部電極層が第2の容量電極層と対向する面を一
方面に限定する構造が提案されている(特開昭60−2
01608号)。
【0007】また、第1および第2の内部電極を分割し
て、分割された電極層を千鳥状に対向させて配置する構
造が提案されている(特開平2−15606号)。
て、分割された電極層を千鳥状に対向させて配置する構
造が提案されている(特開平2−15606号)。
【0008】さらに、端子電極との接続部分の幅を広げ
た内部電極層の構造が提案されている(特開平2−12
8414号)。
た内部電極層の構造が提案されている(特開平2−12
8414号)。
【0009】
【発明が解決しようとする課題】しかし、これら誘電体
セラミック本体101内に形成された内部電極層10
2、103は、平面状となっており、積層セラミックコ
ンデンサを基調とするものであり、種々の構造状の改善
によっても、抵抗成分は約200mΩ程度が限界であっ
た。
セラミック本体101内に形成された内部電極層10
2、103は、平面状となっており、積層セラミックコ
ンデンサを基調とするものであり、種々の構造状の改善
によっても、抵抗成分は約200mΩ程度が限界であっ
た。
【0010】本発明は、上述の課題に鑑みて案出された
ものであり、内部電極の根本的な構造に改良を加え、低
容量、低抵抗で、しかも、耐衝撃性に優れたセラミック
コンデンサを提供するものである。
ものであり、内部電極の根本的な構造に改良を加え、低
容量、低抵抗で、しかも、耐衝撃性に優れたセラミック
コンデンサを提供するものである。
【0011】
【課題を解決するための手段】本発明は、概略直方体状
の誘電体セラミック本体内に、該本体の長手方向に延び
る第1の筒状内部電極と、該第1の筒状内部電極の外周
を囲む第2の筒状内部電極を夫々配置するとともに、前
記第1の筒状内部電極の一方の端部は、前記誘電体セラ
ミック本体の対向する1対の端面の一方の端面に形成さ
れた第1の端子電極に接続するとともに、前記第2の筒
状内部電極の一方の端部は、他方の端面に形成された第
2の端子電極に接続していることを特徴とするセラミッ
クコンデンサである。
の誘電体セラミック本体内に、該本体の長手方向に延び
る第1の筒状内部電極と、該第1の筒状内部電極の外周
を囲む第2の筒状内部電極を夫々配置するとともに、前
記第1の筒状内部電極の一方の端部は、前記誘電体セラ
ミック本体の対向する1対の端面の一方の端面に形成さ
れた第1の端子電極に接続するとともに、前記第2の筒
状内部電極の一方の端部は、他方の端面に形成された第
2の端子電極に接続していることを特徴とするセラミッ
クコンデンサである。
【0012】
【作用】本発明で、第1の筒状内部電極の外周面と第2
の筒状内部電極の内周面とが、誘電体セラミック層を介
して対向している。しかも、第1の筒状内部電極は、断
面の筒状形状で第1の端子電極に接続し、第2の筒状内
部電極は、断面の筒状形状で第2の端子電極に接続して
いる。
の筒状内部電極の内周面とが、誘電体セラミック層を介
して対向している。しかも、第1の筒状内部電極は、断
面の筒状形状で第1の端子電極に接続し、第2の筒状内
部電極は、断面の筒状形状で第2の端子電極に接続して
いる。
【0013】即ち、両筒状内部電極の端面形状の状態で
端子電極と接続しているため、接続部分における抵抗成
分を最小値とすることができる。
端子電極と接続しているため、接続部分における抵抗成
分を最小値とすることができる。
【0014】また、両筒状内部電極の形状が筒状となっ
ているため、筒状内部電極上の高周波電流密度が均一化
することになるため、これによって、抵抗成分を低くす
ることができる。これらによって、特に、低容量(10
pF以下)で、100mΩ以下という低抵抗特性を安定
して導出できることになる。
ているため、筒状内部電極上の高周波電流密度が均一化
することになるため、これによって、抵抗成分を低くす
ることができる。これらによって、特に、低容量(10
pF以下)で、100mΩ以下という低抵抗特性を安定
して導出できることになる。
【0015】よって、高周波回路において、信号に対す
るノイズレベルを小さくでき、消費電流を小さくでき、
しかも、回路動作の安定化を図ることができる。
るノイズレベルを小さくでき、消費電流を小さくでき、
しかも、回路動作の安定化を図ることができる。
【0016】また、構造的に誘電体セラミック本体内
に、筒状内部電極が配置されている構造であり、全体が
緻密構造となるため、外部の衝撃や熱衝撃によってセラ
ミック本体にクラックや破損が発生することが一切な
い。
に、筒状内部電極が配置されている構造であり、全体が
緻密構造となるため、外部の衝撃や熱衝撃によってセラ
ミック本体にクラックや破損が発生することが一切な
い。
【0017】
【実施例】以下、本発明のセラミックコンデンサを図面
に基づいて詳説する。
に基づいて詳説する。
【0018】図1は、本発明のセラミックコンデンサの
外観斜視図であり、図2は図1中のX−X線断面図であ
り、図3は図1中のY−Y線断面図であり、図4は図1
中のZ−Z線断面図である。
外観斜視図であり、図2は図1中のX−X線断面図であ
り、図3は図1中のY−Y線断面図であり、図4は図1
中のZ−Z線断面図である。
【0019】本発明のセラミックコンデンサは、誘電体
セラミック本体1と第1の筒状内部電極2と第2の筒状
内部電極3と第1の端子電極4と第2の端子電極5とか
ら構成されている。
セラミック本体1と第1の筒状内部電極2と第2の筒状
内部電極3と第1の端子電極4と第2の端子電極5とか
ら構成されている。
【0020】誘電体セラミック本体1は、概略直方体で
あり、MgTiO3 、CaTiO3、BaTiO3 など
の誘電体セラミック材料が例示できる。例えば、その外
形は、長さ1.6mm、幅0.8mm、高さ0.8mm
となっている。
あり、MgTiO3 、CaTiO3、BaTiO3 など
の誘電体セラミック材料が例示できる。例えば、その外
形は、長さ1.6mm、幅0.8mm、高さ0.8mm
となっている。
【0021】この誘電体セラミック本体1の内部には、
第1の筒状内部電極2と第2の筒状内部電極3とが形成
され、また、対向する一対の端面には、夫々第1の端子
電極4と第2の端子電極5とが形成されている。
第1の筒状内部電極2と第2の筒状内部電極3とが形成
され、また、対向する一対の端面には、夫々第1の端子
電極4と第2の端子電極5とが形成されている。
【0022】第1の筒状内部電極2は、Ag−Pd、P
dなとの材料からなり、その厚みが4〜6μm程度であ
る。第1の筒状内部電極2の断面形状は、一辺が約27
0μmの概略方形状をなし、一方の筒状端部は、誘電体
セラミック本体1の第1の端面に露出している。
dなとの材料からなり、その厚みが4〜6μm程度であ
る。第1の筒状内部電極2の断面形状は、一辺が約27
0μmの概略方形状をなし、一方の筒状端部は、誘電体
セラミック本体1の第1の端面に露出している。
【0023】第2の筒状内部電極3は、Ag−Pd、P
dなとの材料からなり、その厚みが4〜6μm程度であ
る。第2の筒状内部電極3の断面形状は、一辺が約51
0μmの概略方形状をなし、第1の筒状内部電極2の外
周を誘電体材料を介在して取り囲むように形成されてい
る。そして、第2の筒状内部電極3の一方の筒状端部
は、誘電体セラミック本体1の第2の端面に露出してい
る。
dなとの材料からなり、その厚みが4〜6μm程度であ
る。第2の筒状内部電極3の断面形状は、一辺が約51
0μmの概略方形状をなし、第1の筒状内部電極2の外
周を誘電体材料を介在して取り囲むように形成されてい
る。そして、第2の筒状内部電極3の一方の筒状端部
は、誘電体セラミック本体1の第2の端面に露出してい
る。
【0024】これにより、筒状内部電極2、3が形成さ
れた誘電体セラミック本体1の断面形状は、図2に示す
ように、中心部から、例えば、一辺約270μmの断面
正方形状の誘電体セラミックコア部材11、その周囲に
形成された第1の筒状内部電極2、第1の筒状内部電極
2の外周に形成された、厚み約120μmの中間の誘電
体セラミック層12、さらに、その周囲に形成された第
2の筒状内部電極3、第2の筒状内部電極3の外周に形
成された厚み約145μmの外周の誘電体セラミック層
13とから構成され、結局、誘電体セラミック本体1の
断面寸法は約0.8mm角となっいる。尚、長さは、例
えば1.6mmである。
れた誘電体セラミック本体1の断面形状は、図2に示す
ように、中心部から、例えば、一辺約270μmの断面
正方形状の誘電体セラミックコア部材11、その周囲に
形成された第1の筒状内部電極2、第1の筒状内部電極
2の外周に形成された、厚み約120μmの中間の誘電
体セラミック層12、さらに、その周囲に形成された第
2の筒状内部電極3、第2の筒状内部電極3の外周に形
成された厚み約145μmの外周の誘電体セラミック層
13とから構成され、結局、誘電体セラミック本体1の
断面寸法は約0.8mm角となっいる。尚、長さは、例
えば1.6mmである。
【0025】誘電体セラミック本体1の相対向する一対
の端面に、図1、図3、図4に示すように、第1の端子
電極4、第2の端子電極5が形成されている。
の端面に、図1、図3、図4に示すように、第1の端子
電極4、第2の端子電極5が形成されている。
【0026】各々の端子電極4、5は、その端面と、該
端面と接する4つ面に形成されてる。端子電極4、5
は、Ag、Ag−Pdを主成分とする下地厚膜導体膜
と、該下地厚膜導体膜の表面に被着されたNiや半田な
どのメッキ層とから構成されている。また、第1の端子
電極4は、誘電体セラミック本体1の一方の端面に露出
した第1の筒状内部電極2に電気的に接続し、第2の端
子電極5は、誘電体セラミック本体1の他方の端面に露
出した第2の筒状内部電極3に電気的に接続している。
端面と接する4つ面に形成されてる。端子電極4、5
は、Ag、Ag−Pdを主成分とする下地厚膜導体膜
と、該下地厚膜導体膜の表面に被着されたNiや半田な
どのメッキ層とから構成されている。また、第1の端子
電極4は、誘電体セラミック本体1の一方の端面に露出
した第1の筒状内部電極2に電気的に接続し、第2の端
子電極5は、誘電体セラミック本体1の他方の端面に露
出した第2の筒状内部電極3に電気的に接続している。
【0027】上述の構成により、第1の筒状内部電極2
の外周面と第2の筒状内部電極3の内周面とが、誘電体
セラミック層12を介して互いに対向しあい、両電極
2、3の対抗面積、誘電体セラミック層12の厚み、例
えば約120μmと、誘電体セラミック層12の誘電率
とによる所定容量が第1の筒状内部電極2と第2の筒状
内部電極3との間で発生し、この容量が第1の端子電極
4と第2の端子電極5との間から導出されることにな
る。
の外周面と第2の筒状内部電極3の内周面とが、誘電体
セラミック層12を介して互いに対向しあい、両電極
2、3の対抗面積、誘電体セラミック層12の厚み、例
えば約120μmと、誘電体セラミック層12の誘電率
とによる所定容量が第1の筒状内部電極2と第2の筒状
内部電極3との間で発生し、この容量が第1の端子電極
4と第2の端子電極5との間から導出されることにな
る。
【0028】上述の構成によれば、誘電体セラミック本
体1は、その全体が緻密なセラミックで構成され、剛性
が非常に高く構成される。従って、外部の衝撃やプリン
ト配線基板に半田接合する際に発生する熱衝撃によっ
て、誘電体セラミック本体1が破損することが一切な
い。
体1は、その全体が緻密なセラミックで構成され、剛性
が非常に高く構成される。従って、外部の衝撃やプリン
ト配線基板に半田接合する際に発生する熱衝撃によっ
て、誘電体セラミック本体1が破損することが一切な
い。
【0029】また、特に、800MHz〜2GHzの高
周波信号で動作する回路に適用しても、その抵抗成分が
100mΩ以下となるため、とくに回路のノイズレベル
を小さくすることができ、低消費電力のセラミックコン
デンサとなる。
周波信号で動作する回路に適用しても、その抵抗成分が
100mΩ以下となるため、とくに回路のノイズレベル
を小さくすることができ、低消費電力のセラミックコン
デンサとなる。
【0030】このように高周波信号の回路に用いても、
非常に低い抵抗成分となるのは、誘電体セラミック本体
1に配置された内部電極の形状に起因するものと考えら
れる。即ち、従来の誘電体セラミック本体1内に平面的
状の内部電極層を積層したセラミックコンデンサでは、
1つの内部電極層で高周波の電流密度を調べると、内部
電極層の端辺付近では疎となり、中央付近では密となっ
てしまう。また、積層された複数の内部電極層で高周波
の電流密度を調べると、プリント配線基板に近い底面側
の内部電極層で密となっいる。
非常に低い抵抗成分となるのは、誘電体セラミック本体
1に配置された内部電極の形状に起因するものと考えら
れる。即ち、従来の誘電体セラミック本体1内に平面的
状の内部電極層を積層したセラミックコンデンサでは、
1つの内部電極層で高周波の電流密度を調べると、内部
電極層の端辺付近では疎となり、中央付近では密となっ
てしまう。また、積層された複数の内部電極層で高周波
の電流密度を調べると、プリント配線基板に近い底面側
の内部電極層で密となっいる。
【0031】これに対して、本発明のように内部電極
2、3の形状が筒状であり、内部電極2、3の長手方向
の端辺が存在しないため、内部電極2、3の高周波の電
流密度が全体で略均一になり、また、内部電極2、3が
筒状で一体的に形成されていることから、プリント配線
基板のパッドからみた内部電極2、3までの電圧降下な
どが実質的に発生しないことから、従来の積層型のセラ
ミックコンデンサでは得られない抵抗成分が、本発明の
セラミックコンデンサでは得られるものと思われる。
2、3の形状が筒状であり、内部電極2、3の長手方向
の端辺が存在しないため、内部電極2、3の高周波の電
流密度が全体で略均一になり、また、内部電極2、3が
筒状で一体的に形成されていることから、プリント配線
基板のパッドからみた内部電極2、3までの電圧降下な
どが実質的に発生しないことから、従来の積層型のセラ
ミックコンデンサでは得られない抵抗成分が、本発明の
セラミックコンデンサでは得られるものと思われる。
【0032】本発明者は、同一の誘電体材料を用い、誘
電体層と内部電極の対向面積を種々変更して、本発明の
セラミックコンデンサ、従来のセラミックコンデンサの
静電容量を1pF、3pF、5pF、7pF、10pF
となるようにし、800MHz〜2GHzでの抵抗成分
を、インピーダンスアナライザー(HP4291A)に
よって測定した。静電容量1pFの本発明の構造のセラ
ミックコンデンサと従来のセラミックコンデンサの抵抗
成分を表1に、3pFの抵抗成分を表2に、5pFの抵
抗成分を表3に、7pFの抵抗成分を表4に、10pF
の抵抗成分を表5に夫々示す。
電体層と内部電極の対向面積を種々変更して、本発明の
セラミックコンデンサ、従来のセラミックコンデンサの
静電容量を1pF、3pF、5pF、7pF、10pF
となるようにし、800MHz〜2GHzでの抵抗成分
を、インピーダンスアナライザー(HP4291A)に
よって測定した。静電容量1pFの本発明の構造のセラ
ミックコンデンサと従来のセラミックコンデンサの抵抗
成分を表1に、3pFの抵抗成分を表2に、5pFの抵
抗成分を表3に、7pFの抵抗成分を表4に、10pF
の抵抗成分を表5に夫々示す。
【0033】
【表1】
【0034】
【表2】
【0035】
【表3】
【0036】
【表4】
【0037】
【表5】
【0038】以上のように、本発明のセラミックコンデ
ンサでは、800MHz〜2GHz帯において、低容量
(10pF以下)で100mΩ以下という極めて低い抵
抗成分を示し、高いQ値の回路に適したセラミックコン
デンサとなる。
ンサでは、800MHz〜2GHz帯において、低容量
(10pF以下)で100mΩ以下という極めて低い抵
抗成分を示し、高いQ値の回路に適したセラミックコン
デンサとなる。
【0039】次に、本発明のセラミックコンデンサの製
造方法を説明する。
造方法を説明する。
【0040】まず、図5に示すように、支持基板(図示
せず)上に、誘電体セラミックペーストをドクターブレ
ード法によって、誘電体セラミック本体1の外周の誘電
体セラミック層13の一部、即ち誘電体セラミック本体
1の底面に相当する外周誘電体セラミック層13の一部
13dとなる誘電体層を形成する。
せず)上に、誘電体セラミックペーストをドクターブレ
ード法によって、誘電体セラミック本体1の外周の誘電
体セラミック層13の一部、即ち誘電体セラミック本体
1の底面に相当する外周誘電体セラミック層13の一部
13dとなる誘電体層を形成する。
【0041】次に図6に示すように、この誘電体層13
d上に、第2の内部電極3のである誘電体セラミック本
体1の底面側の導体膜3dとなる導体膜をAg−Pdま
たはPdを主成分とする導電性ペーストを用いて印刷、
乾燥を行う。
d上に、第2の内部電極3のである誘電体セラミック本
体1の底面側の導体膜3dとなる導体膜をAg−Pdま
たはPdを主成分とする導電性ペーストを用いて印刷、
乾燥を行う。
【0042】次に、図7に示すように、導体膜3dおよ
びグリーンシート13d上に、中間の誘電体セラミック
層12のである誘電体膜12dおよび外周の誘電体セラ
ミック層13の一部である誘電体膜13a1 、13c1
を、グリーンシートの誘電体材料と同一材料を含む誘電
体ペーストの塗布および乾燥により形成する。この時、
第2の筒状内部電極3となる部分には、誘電体ペースト
の印刷時によって溝部を形成する。
びグリーンシート13d上に、中間の誘電体セラミック
層12のである誘電体膜12dおよび外周の誘電体セラ
ミック層13の一部である誘電体膜13a1 、13c1
を、グリーンシートの誘電体材料と同一材料を含む誘電
体ペーストの塗布および乾燥により形成する。この時、
第2の筒状内部電極3となる部分には、誘電体ペースト
の印刷時によって溝部を形成する。
【0043】次に、図8に示すように、誘電体膜13a
1 、12d、13c1 上に、第1の筒状内部電極2ので
ある導体膜2dを、誘電体膜13a1 、12d、13c
1 とが成す溝部に、第2の筒状内部電極3の一部である
導体膜3a1 、3c1 を、上述の導電性ペーストの塗布
および乾燥により形成する。
1 、12d、13c1 上に、第1の筒状内部電極2ので
ある導体膜2dを、誘電体膜13a1 、12d、13c
1 とが成す溝部に、第2の筒状内部電極3の一部である
導体膜3a1 、3c1 を、上述の導電性ペーストの塗布
および乾燥により形成する。
【0044】次に、図9に示すように、導体膜2d上
に、中心部の誘電体セラミック層となる誘電体膜11
を、また先の誘電体膜13a1 13b1 上に外周誘電体
セラミック層13の一部である誘電体膜13a2 、13
c2 を、先の誘電体膜12d上に外周誘電体セラミック
層12の一部である誘電体膜12a1 、12c1 を、上
述の誘電体ペーストの塗布および乾燥により形成する。
この時、第1および2の筒状内部電極2、3となる部分
には、誘電体ペーストの印刷時によって導体膜2d、3
a1 、3c1 が露出する溝部を形成する。
に、中心部の誘電体セラミック層となる誘電体膜11
を、また先の誘電体膜13a1 13b1 上に外周誘電体
セラミック層13の一部である誘電体膜13a2 、13
c2 を、先の誘電体膜12d上に外周誘電体セラミック
層12の一部である誘電体膜12a1 、12c1 を、上
述の誘電体ペーストの塗布および乾燥により形成する。
この時、第1および2の筒状内部電極2、3となる部分
には、誘電体ペーストの印刷時によって導体膜2d、3
a1 、3c1 が露出する溝部を形成する。
【0045】次に、図10に示すように、誘電体膜11
上及び誘電体膜11と誘電体膜12a1 、12c1 との
間の溝部に第1の筒状内部電極2の一部である導体膜2
bを、また、誘電体膜13a2 と12a1 との間の溝部
に第2の筒状内部電極3の一部である導体膜3a2 を、
さらに、誘電体膜13c2 と12c1 との間の溝部に、
第2の筒状内部電極3の一部である導体膜3c2 を、上
述の導電性ペーストの塗布および乾燥により形成する。
上及び誘電体膜11と誘電体膜12a1 、12c1 との
間の溝部に第1の筒状内部電極2の一部である導体膜2
bを、また、誘電体膜13a2 と12a1 との間の溝部
に第2の筒状内部電極3の一部である導体膜3a2 を、
さらに、誘電体膜13c2 と12c1 との間の溝部に、
第2の筒状内部電極3の一部である導体膜3c2 を、上
述の導電性ペーストの塗布および乾燥により形成する。
【0046】次に、図11に示すように、導体膜2bお
よび誘電体膜12a1 、12c1 上に中間の誘電体セラ
ミック層12のである誘電体膜12bを、また、先の誘
電体膜13a2 、13c2 上に、外周の誘電体セラミッ
ク層13の一部である誘電体膜3a3 、13c3 を、上
述の誘電体ペーストの塗布および乾燥により形成する。
この時、第2の筒状内部電極3となる部分には、誘電体
ペーストの印刷時によって導体膜3a2 、3c2 が露出
する溝部を形成する。
よび誘電体膜12a1 、12c1 上に中間の誘電体セラ
ミック層12のである誘電体膜12bを、また、先の誘
電体膜13a2 、13c2 上に、外周の誘電体セラミッ
ク層13の一部である誘電体膜3a3 、13c3 を、上
述の誘電体ペーストの塗布および乾燥により形成する。
この時、第2の筒状内部電極3となる部分には、誘電体
ペーストの印刷時によって導体膜3a2 、3c2 が露出
する溝部を形成する。
【0047】次に、図12に示すように、誘電体膜12
b上及び誘電体膜12bと誘電体膜13a3 、13c3
との間の溝部に、第2の内部電極3の一部である導体膜
3bを、上述の導電性ペーストの塗布および乾燥により
形成する。
b上及び誘電体膜12bと誘電体膜13a3 、13c3
との間の溝部に、第2の内部電極3の一部である導体膜
3bを、上述の導電性ペーストの塗布および乾燥により
形成する。
【0048】次に、図13に示すように、導体膜3bお
よび誘電体膜13a3 、13c3 上に外周の誘電体セラ
ミック層13の一部である誘電体膜13bを、上述の誘
電体ペーストの塗布および乾燥により形成する。
よび誘電体膜13a3 、13c3 上に外周の誘電体セラ
ミック層13の一部である誘電体膜13bを、上述の誘
電体ペーストの塗布および乾燥により形成する。
【0049】次に、図14に示すように、上述の誘電体
膜13d上に順次印刷積層した積層体を、支持基板から
剥離して、各セラミックコンデンサの誘電体セラミック
本体1毎に切断する。この切断によって、図3、4に示
すように、第1の筒状内部電極2となる導体膜は、切断
したチップ体の一方の端面から露出し、第2の筒状内部
電極3となる導体膜は、切断したチップ体の他方の端面
から露出する。
膜13d上に順次印刷積層した積層体を、支持基板から
剥離して、各セラミックコンデンサの誘電体セラミック
本体1毎に切断する。この切断によって、図3、4に示
すように、第1の筒状内部電極2となる導体膜は、切断
したチップ体の一方の端面から露出し、第2の筒状内部
電極3となる導体膜は、切断したチップ体の他方の端面
から露出する。
【0050】次に、図15に示すように、切断したチッ
プ体を300℃のオーブンにて25時間〜35時間かけ
て脱バインダーを行い、1100℃〜1200℃の焼成
炉にて10時間程度焼成を行う。これにより、誘電体セ
ラミック層11、中間の誘電体セラミック層12、外周
の誘電体セラミック層13は互いに一体的になり、各導
体膜は、第1の筒状内部電極2、第2の筒状内部電極3
となる。
プ体を300℃のオーブンにて25時間〜35時間かけ
て脱バインダーを行い、1100℃〜1200℃の焼成
炉にて10時間程度焼成を行う。これにより、誘電体セ
ラミック層11、中間の誘電体セラミック層12、外周
の誘電体セラミック層13は互いに一体的になり、各導
体膜は、第1の筒状内部電極2、第2の筒状内部電極3
となる。
【0051】その後、焼成した誘電体セラミック本体1
を、バレル研磨によって、第1の筒状内部電極2、第2
の筒状内部電極3が誘電体セラミック本体1の端面から
完全に露出させる。
を、バレル研磨によって、第1の筒状内部電極2、第2
の筒状内部電極3が誘電体セラミック本体1の端面から
完全に露出させる。
【0052】次に、誘電体セラミック本体1の両端を、
AgまたはAg−Pdのペースト内に浸漬し、第1およ
び第2の端子電極4、5の下地厚膜導体膜を塗布し、焼
付けを行い、さらに、厚膜導体膜の表面にNiや半田な
どのメッキ層を塗布する。
AgまたはAg−Pdのペースト内に浸漬し、第1およ
び第2の端子電極4、5の下地厚膜導体膜を塗布し、焼
付けを行い、さらに、厚膜導体膜の表面にNiや半田な
どのメッキ層を塗布する。
【0053】これによって、セラミックコンデンサが完
成する。
成する。
【0054】即ち、筒状の内部電極2、3を内部に有す
る誘電体セラミック本体1が、通常の誘電体ペーストを
用いて形成するたとができ、しかも、1つの大型誘電体
膜上に10000個以上のセラミックコンデンサが同時
に形成することができる。
る誘電体セラミック本体1が、通常の誘電体ペーストを
用いて形成するたとができ、しかも、1つの大型誘電体
膜上に10000個以上のセラミックコンデンサが同時
に形成することができる。
【0055】上述の各誘電体膜は、所定誘電体材料にア
クリル系のバインダーと溶剤を混合し、粘度200〜3
00Poise程度の誘電体ペーストを用い、選択的に
印刷できるステンレス製の300〜400メッシュのス
クリーンで形成される。
クリル系のバインダーと溶剤を混合し、粘度200〜3
00Poise程度の誘電体ペーストを用い、選択的に
印刷できるステンレス製の300〜400メッシュのス
クリーンで形成される。
【0056】また、各導体膜は、所定導体材料にアクリ
ル系のバインダーと溶剤とを混合し、200〜300P
oise程度の導電性ペーストを用いる。
ル系のバインダーと溶剤とを混合し、200〜300P
oise程度の導電性ペーストを用いる。
【0057】また、上述の製造方法では、誘電体セラミ
ック本体1の垂直方向の誘電体膜および筒状内部電極
は、誘電体ペーストの選択的な印刷、それによって形成
される溝部への導電性ペーストの充填印刷によって形成
されるが、例えば誘電体ペースト内に光硬化可能な樹脂
成分を混合しておき、例えば誘電体膜を、その下の導体
膜を含む全面に塗布、乾燥し、その後、筒状内部電極と
なる部分のみを、光硬化、エッチングによって選択的な
除去を行い、これによって形成された溝内に導電性ペー
ストを充填しても構わない。
ック本体1の垂直方向の誘電体膜および筒状内部電極
は、誘電体ペーストの選択的な印刷、それによって形成
される溝部への導電性ペーストの充填印刷によって形成
されるが、例えば誘電体ペースト内に光硬化可能な樹脂
成分を混合しておき、例えば誘電体膜を、その下の導体
膜を含む全面に塗布、乾燥し、その後、筒状内部電極と
なる部分のみを、光硬化、エッチングによって選択的な
除去を行い、これによって形成された溝内に導電性ペー
ストを充填しても構わない。
【0058】尚、上述の実施例では、第1の筒状内部電
極2と第2の筒状内部電極3とが、それぞれ一対形成さ
れているが、これを複数対用いても構わない。例えば、
中心の誘電体セラミック層11の外周に、第1の端面に
露出する内側の第1の筒状内部電極を形成し、その周囲
に第1の中間の誘電体セラミック層を形成し、その周囲
に、第2の端面に露出する内側の第2の筒状内部電極を
形成し、その周囲に第2の中間の誘電体セラミック層を
形成し、その周囲に第1の端面に露出する外側の第1の
筒状内部電極を形成し、その周囲に第3の中間の誘電体
セラミック層を形成し、その周囲に、第2の端面に露出
する外側の第2の筒状内部電極を形成し、その周囲に外
周の誘電体セラミック層を形成しても構わない。このよ
うにすれば、実施例に比較して大容量のセラミックコン
デンサとなる。
極2と第2の筒状内部電極3とが、それぞれ一対形成さ
れているが、これを複数対用いても構わない。例えば、
中心の誘電体セラミック層11の外周に、第1の端面に
露出する内側の第1の筒状内部電極を形成し、その周囲
に第1の中間の誘電体セラミック層を形成し、その周囲
に、第2の端面に露出する内側の第2の筒状内部電極を
形成し、その周囲に第2の中間の誘電体セラミック層を
形成し、その周囲に第1の端面に露出する外側の第1の
筒状内部電極を形成し、その周囲に第3の中間の誘電体
セラミック層を形成し、その周囲に、第2の端面に露出
する外側の第2の筒状内部電極を形成し、その周囲に外
周の誘電体セラミック層を形成しても構わない。このよ
うにすれば、実施例に比較して大容量のセラミックコン
デンサとなる。
【0059】
【発明の効果】本発明によれば、第1の筒状内部電極の
外周面(内周面)と第2の筒状内部電極の内周面(外周
面)とが、誘電体セラミック層を介して対向している。
しかも、第1の筒状内部電極は、筒状の形状で第1の端
子電極に接続し、第2の筒状内部電極は、その筒状の形
状で第2の端子電極に接続しているため、筒状内部電極
内の高周波電流密度が均一化する。これによって、抵抗
成分を低くすることができる。
外周面(内周面)と第2の筒状内部電極の内周面(外周
面)とが、誘電体セラミック層を介して対向している。
しかも、第1の筒状内部電極は、筒状の形状で第1の端
子電極に接続し、第2の筒状内部電極は、その筒状の形
状で第2の端子電極に接続しているため、筒状内部電極
内の高周波電流密度が均一化する。これによって、抵抗
成分を低くすることができる。
【0060】また、全体が緻密構造となるため、外部の
衝撃や熱衝撃によってセラミック本体にクラックや破損
が発生することがなく、耐衝撃性に優れたセラミックコ
ンデンサとなる。
衝撃や熱衝撃によってセラミック本体にクラックや破損
が発生することがなく、耐衝撃性に優れたセラミックコ
ンデンサとなる。
【図1】本発明のセラミックコンデンサの外観斜視図で
ある。
ある。
【図2】図1中X−X線の断面図である。
【図3】図1中Y−Y線の断面図である。
【図4】図1中Z−Z線の断面図である。
【図5】本発明のセラミックコンデンサの製造方法を説
明する概略図である。
明する概略図である。
【図6】本発明のセラミックコンデンサの製造方法を説
明する概略図である。
明する概略図である。
【図7】本発明のセラミックコンデンサの製造方法を説
明する概略図である。
明する概略図である。
【図8】本発明のセラミックコンデンサの製造方法を説
明する概略図である。
明する概略図である。
【図9】本発明のセラミックコンデンサの製造方法を説
明する概略図である。
明する概略図である。
【図10】本発明のセラミックコンデンサの製造方法を
説明する概略図である。
説明する概略図である。
【図11】本発明のセラミックコンデンサの製造方法を
説明する概略図である。
説明する概略図である。
【図12】本発明のセラミックコンデンサの製造方法を
説明する概略図である。
説明する概略図である。
【図13】本発明のセラミックコンデンサの製造方法を
説明する概略図である。
説明する概略図である。
【図14】本発明のセラミックコンデンサの製造方法を
説明する概略図である。
説明する概略図である。
【図15】本発明のセラミックコンデンサの製造方法を
説明する概略図である。
説明する概略図である。
【図16】従来の積層セラミックコンデンサを説明する
概略図である。
概略図である。
1・・・誘電体セラミック本体 2・・・第1の筒状内部電極 3・・・第2の筒状内部電極 4・・・第1の端子電極 5・・・第2の端子電極
Claims (1)
- 【請求項1】 概略直方体状の誘電体セラミック本体内
に、該本体の長手方向に延びる第1の筒状内部電極と、
該第1の筒状内部電極の外周を囲む第2の筒状内部電極
を夫々配置するとともに、前記第1の筒状内部電極の一
方の端部を、前記誘電体セラミック本体の対向する1対
の端面の一方の端面に形成された第1の端子電極に接続
させるとともに、前記第2の筒状内部電極の一方の端部
は、他方の端面に形成された第2の端子電極に接続させ
たことを特徴とするセラミックコンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7866997A JPH10275734A (ja) | 1997-03-31 | 1997-03-31 | セラミックコンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7866997A JPH10275734A (ja) | 1997-03-31 | 1997-03-31 | セラミックコンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10275734A true JPH10275734A (ja) | 1998-10-13 |
Family
ID=13668281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7866997A Pending JPH10275734A (ja) | 1997-03-31 | 1997-03-31 | セラミックコンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10275734A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000340449A (ja) * | 1999-05-28 | 2000-12-08 | Kyocera Corp | 積層型電子部品 |
WO2005052954A1 (ja) * | 2003-11-27 | 2005-06-09 | Tdk Corporation | 積層セラミック電子部品の電極層用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法 |
JP2005158563A (ja) * | 2003-11-27 | 2005-06-16 | Tdk Corp | 積層セラミック電子部品用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法 |
WO2005083720A1 (ja) * | 2004-02-27 | 2005-09-09 | Tdk Corporation | 積層セラミック電子部品用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法 |
US7560050B2 (en) | 2004-02-27 | 2009-07-14 | Tdk Corporation | Conductive paste for a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component |
US7572477B2 (en) | 2003-12-15 | 2009-08-11 | Tdk Corporation | Dielectric paste for spacer layer of a multi-layered ceramic electronic component |
-
1997
- 1997-03-31 JP JP7866997A patent/JPH10275734A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000340449A (ja) * | 1999-05-28 | 2000-12-08 | Kyocera Corp | 積層型電子部品 |
WO2005052954A1 (ja) * | 2003-11-27 | 2005-06-09 | Tdk Corporation | 積層セラミック電子部品の電極層用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法 |
JP2005158563A (ja) * | 2003-11-27 | 2005-06-16 | Tdk Corp | 積層セラミック電子部品用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法 |
WO2005057591A1 (ja) * | 2003-11-27 | 2005-06-23 | Tdk Corporation | 積層セラミック電子部品の電極層用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法 |
KR100807636B1 (ko) | 2003-11-27 | 2008-02-28 | 티디케이가부시기가이샤 | 적층 세라믹 전자부품의 전극층용의 도전체 페이스트 및적층 세라믹 전자부품용의 적층체 유닛의 제조방법 |
US7569247B2 (en) | 2003-11-27 | 2009-08-04 | Tdk Corporation | Conductive paste for an electrode layer of a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component |
JP4569100B2 (ja) * | 2003-11-27 | 2010-10-27 | Tdk株式会社 | 積層セラミック電子部品用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法 |
US7572477B2 (en) | 2003-12-15 | 2009-08-11 | Tdk Corporation | Dielectric paste for spacer layer of a multi-layered ceramic electronic component |
WO2005083720A1 (ja) * | 2004-02-27 | 2005-09-09 | Tdk Corporation | 積層セラミック電子部品用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法 |
KR100734783B1 (ko) * | 2004-02-27 | 2007-07-04 | 티디케이가부시기가이샤 | 적층 세라믹 전자 부품용 도전체 페이스트 및 적층 세라믹전자 부품용 적층체 유닛의 제조 방법 |
US7537713B2 (en) | 2004-02-27 | 2009-05-26 | Tdk Corporation | Conductive paste for a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component |
US7560050B2 (en) | 2004-02-27 | 2009-07-14 | Tdk Corporation | Conductive paste for a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8259433B2 (en) | Ceramic electronic component | |
JP6504722B2 (ja) | 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法及び積層セラミックキャパシタの実装基板 | |
JP2007036003A (ja) | 積層コンデンサ | |
JP7435947B2 (ja) | 積層型キャパシタ | |
KR20200053274A (ko) | 적층형 커패시터 | |
KR102426213B1 (ko) | 적층형 커패시터 | |
JPH07326536A (ja) | セラミックコンデンサ | |
KR101496815B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
KR20010006892A (ko) | 적층 세라믹 전자부품 | |
JPH07272975A (ja) | 複合コンデンサ | |
JP2002015939A (ja) | 積層型電子部品およびその製法 | |
JPH0897070A (ja) | セラミックコンデンサ | |
JPH10275734A (ja) | セラミックコンデンサ | |
KR20200027864A (ko) | 적층형 커패시터 | |
US20090015982A1 (en) | Feedthrough multilayer capacitor | |
JP2003007566A (ja) | 積層型電子部品 | |
JP2000269074A (ja) | 積層セラミックコンデンサとその製造方法 | |
KR102126415B1 (ko) | 적층형 커패시터 | |
JP2005223280A (ja) | チップ型電子部品及びその製造方法 | |
JP2001345661A (ja) | 高周波回路基板 | |
JPH0817675A (ja) | チップ型積層セラミックコンデンサ | |
JP3538758B2 (ja) | コンデンサアレイおよびその製造方法 | |
US20230253158A1 (en) | Multilayer electronic component and method of manufacturing the same | |
JPH07169651A (ja) | 積層チップフィルタ | |
JP3940561B2 (ja) | 積層型誘電体フィルタ |