JP2001345453A - 液晶表示装置及びその作製方法 - Google Patents
液晶表示装置及びその作製方法Info
- Publication number
- JP2001345453A JP2001345453A JP2001079623A JP2001079623A JP2001345453A JP 2001345453 A JP2001345453 A JP 2001345453A JP 2001079623 A JP2001079623 A JP 2001079623A JP 2001079623 A JP2001079623 A JP 2001079623A JP 2001345453 A JP2001345453 A JP 2001345453A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- region
- gate
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 277
- 238000009413 insulation Methods 0.000 claims abstract 2
- 239000010410 layer Substances 0.000 claims description 338
- 239000011229 interlayer Substances 0.000 claims description 154
- 239000012535 impurity Substances 0.000 claims description 136
- 238000000034 method Methods 0.000 claims description 92
- 238000005530 etching Methods 0.000 claims description 88
- 230000015572 biosynthetic process Effects 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 40
- 238000005498 polishing Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 230000035515 penetration Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 452
- 230000008569 process Effects 0.000 description 38
- 150000002500 ions Chemical class 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 25
- 210000002858 crystal cell Anatomy 0.000 description 25
- 239000007789 gas Substances 0.000 description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000000460 chlorine Substances 0.000 description 15
- 238000002425 crystallisation Methods 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 14
- 229910021419 crystalline silicon Inorganic materials 0.000 description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 239000011574 phosphorus Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 238000005070 sampling Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 9
- 230000008025 crystallization Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000003054 catalyst Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 230000003197 catalytic effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000005984 hydrogenation reaction Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- -1 CF 4 Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 241000283986 Lepus Species 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004529 TaF 5 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- AIYYMMQIMJOTBM-UHFFFAOYSA-L nickel(ii) acetate Chemical compound [Ni+2].CC([O-])=O.CC([O-])=O AIYYMMQIMJOTBM-UHFFFAOYSA-L 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000012266 salt solution Substances 0.000 description 1
- 238000010956 selective crystallization Methods 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
D領域と、ソース領域及びドレイン領域とを有してい
る。ゲート電極は積層した第1ゲート電極と第2ゲート
電極で構成され、チャネル長方向の長さがそれぞれ異な
っている。ゲート電極をマスクとしてイオン注入を行う
ことにより、ゲート電極の厚さが異なることによるイオ
ンの侵入深さの違いを利用して、半導体層中のイオン濃
度が段階的に異なる領域を有するLDD領域を形成す
る。LDD領域はゲート絶縁膜を間に挟んで前記第1の
ゲート電極と重なっている液晶表示装置。
Description
薄膜を用いた素子)を用いた半導体表示装置、中でも特
に液晶表示装置に関する。また液晶表示装置を表示部に
用いた電子機器に関する。
れた半導体薄膜(厚さ数nm〜数百nm程度)を用いて
薄膜トランジスタ(TFT)を形成する技術が注目され
ている。薄膜トランジスタはICや半導体表示装置のよ
うな電子デバイスに広く応用され、特に液晶表示装置、
液晶表示装置のスイッチング素子として開発が急がれて
いる。
は、画素部が有する複数の画素にそれぞれTFT(画素
TFT)と、液晶セルとを有している。液晶セルは、画
素電極と、対向電極と、画素電極と対向電極の間に設け
られた液晶とを有している。そして画素電極にかかる電
圧を画素TFTによって制御することで、画素部に画像
が表示される。
して用いたTFT(結晶質TFT)は高移動度が得られ
ることから、同一基板上に機能回路を集積させて高精細
な画像表示を行う液晶表示装置を実現することが可能で
ある。
半導体膜とは、単結晶半導体、多結晶半導体、微結晶半
導体を含むものであり、さらに、特開平7−13065
2号公報、特開平8−78329号公報、特開平10−
135468号公報、または特開平10−135469
号公報で開示された半導体を含んでいる。
成するためには、画素部だけでも100〜200万個の
結晶質TFTが必要となり、さらに周辺に設けられる機
能回路を付加するとそれ以上の結晶質TFTが必要であ
った。液晶表示装置に要求される仕様は厳しく、画像表
示を安定して行うためには、個々の結晶質TFTの信頼
性を確保することが必要であった。
の状態に分けて考えることができる。オン状態の特性か
らは、オン電流、移動度、S値、しきい値などの特性を
知ることができ、オフ状態の特性ではオフ電流が重視さ
れている。
りやすいという問題点があった。
SIなどに用いられるMOSトランジスタ(単結晶半導
体基板上に作製されるトランジスタ)に及ばないとされ
ている。例えば、結晶質TFTを連続駆動させると移動
度やオン電流(TFTがオン状態にある時に流れる電
流)の低下、オフ電流(TFTがオフ状態にある時に流
れる電流)の増加といった劣化現象が観測されることが
あった。この原因はホットキャリア効果であり、ドレイ
ン近傍の高電界によって発生したホットキャリアが劣化
現象を引き起こすものと考えられた。
げ、ドレイン近傍の高電界を緩和する方法として、低濃
度ドレイン(LDD:Lightly Doped Drain)構造が知
られている。この構造はチャネル領域の外側に低濃度の
不純物領域を設けたものであり、この低濃度不純物領域
をLDD領域と呼んでいる。
ート電極と重なる構造(GOLD(Gate-drain Overla
pped LDD)構造)を有している場合、ドレイン近傍の
高電界を緩和してホットキャリア効果を防ぎ、信頼性を
向上させることができた。なお本明細書においてLDD
領域がゲート絶縁膜を介してゲート電極と重なる領域を
Lov領域(第1のLDD領域)と呼ぶ。
LDD)構造は、LATID(Large-tilt-angle implant
ed drain)構造、または、ITLDD(Inverse T LD
D)構造等としても知られている。そして、例えば、「M
utsuko Hatano,Hajime Akimoto and Takeshi Sakai,I
EDM97 TECHNICAL DIGEST,p523-526,1997」では、シリ
コンで形成したサイドウォールによるGOLD構造であ
るが、他の構造のTFTと比べ、きわめて優れた信頼性
が得られることが確認されている。
絶縁膜を介してゲート電極と重ならない領域をLoff
領域(第2のLDD領域)と呼ぶ。
Tの作製方法はすでにいくつか提案されている。Lov
領域とLoff領域とを形成する方法としては、セルフ
アラインは用いずにマスクのみで形成する方法と、互い
に幅の異なる2層のゲート電極及びゲート絶縁膜を用い
てセルフアラインのみで形成する方法とが挙げられる。
域とLoff領域を形成するのに2枚のマスクが必要と
なり、工程数が増加してしまう。一方セルフアラインの
みによってLov領域とLoff領域を形成する場合、
マスクの数を増やさなくても良いので、工程数を抑える
ことは可能である。しかしゲート電極の幅とゲート絶縁
膜の厚さはそのままLov領域とLoff領域の形成さ
れる位置に影響を与える。ゲート電極とゲート絶縁膜の
エッチングレートはたいていの場合大きく異なってお
り、エッチングによって、Lov領域とLoff領域の
微妙な位置あわせを制御するのが難しい。
鑑み、Lov領域及びLoff領域を形成する際にマス
クの数を抑え、またLov領域とLoff領域を所望の
位置に容易に形成できるようにすることを課題とする。
またオン状態とオフ状態の両方で良好な特性が得られる
結晶質TFTを実現することを課題とする。そして、そ
のような結晶質TFTで回路を形成した半導体回路を有
する信頼性の高い半導体表示装置を実現することを課題
とする。
用いたセルフアラインとマスクとを用いて半導体層に不
純物を添加し、Lov領域とLoff領域を形成した。
ゲート電極は2層の導電膜から形成されており、より半
導体層に近い層(第1のゲート電極)は遠い層(第2の
ゲート電極)よりも、チャネル長方向において長くなっ
ている。
は、ソース領域とドレイン領域の間をキャリアが移動す
る方向である。
ート電極のチャネル長方向(キャリアが移動する方向)
の長さ(以下単にゲート電極の幅と呼ぶ)が異なってい
る。そのため、第1及び第2のゲート電極をマスクとし
てイオン注入を行うことにより、ゲート電極の厚さが異
なることによるイオンの侵入深さの違いを利用して、第
2のゲート電極の下に位置する半導体層中のイオン濃度
を、第2のゲート電極の下に位置せず、かつ第1のゲー
ト電極の下に位置する半導体層中のイオン濃度より低く
することが可能である。そしてさらに、第2のゲート電
極の下に位置せず、かつ第1のゲート電極の下に位置す
る半導体層中のイオン濃度を、第1のゲート電極の下に
位置しない半導体層中のイオン濃度より低くすることが
可能である。
るために、エッチングで制御しなくてはならないのは第
1のゲート電極と第2のゲート電極の幅のみであり、L
off領域とLov領域の位置の制御が従来に比べて容
易になった。よって、Lov領域とLoff領域の微妙
な位置あわせが容易になり、所望の特性を有するTFT
を作製することが容易になった。
導体層と、前記半導体層に接するゲート絶縁膜と、前記
ゲート絶縁膜に接する第1のゲート電極と、前記第1の
ゲート電極に接する第2のゲート電極と、液晶セルとを
有する半導体表示装置であって、前記半導体層は、チャ
ネル形成領域と、前記チャネル形成領域に接するLDD
領域と、前記LDD領域に接するソース領域及びドレイ
ン領域とを有しており、チャネル長の方向における前記
第1のゲート電極の幅は、チャネル長の方向における前
記第2のゲート電極の幅より広く、前記LDD領域は前
記ゲート絶縁膜を間に挟んで前記第1のゲート電極と重
なっており、前記液晶セルは画素電極と、対向電極と、
前記画素電極と前記対向電極の間に設けられた液晶とを
有しており、前記ソース領域または前記ドレイン領域
は、前記画素電極と電気的に接続されていることを特徴
とする半導体表示装置が提供される。
導体層と、前記半導体層に接するゲート絶縁膜と、前記
ゲート絶縁膜に接する第1のゲート電極と、前記第1の
ゲート電極に接する第2のゲート電極と、液晶セルとを
有する半導体表示装置であって、前記半導体層は、チャ
ネル形成領域と、前記チャネル形成領域に接するLDD
領域と、前記LDD領域に接するソース領域及びドレイ
ン領域とを有しており、チャネル長の方向における前記
第1のゲート電極の幅は、チャネル長の方向における前
記第2のゲート電極の幅より広く、前記LDD領域は前
記ゲート絶縁膜を間に挟んで前記第1のゲート電極と重
なっており、前記チャネル形成領域は前記ゲート絶縁膜
を間に挟んで前記第2のゲート電極と重なっており、前
記液晶セルは画素電極と、対向電極と、前記画素電極と
前記対向電極の間に設けられた液晶とを有しており、前
記ソース領域または前記ドレイン領域は、前記画素電極
と電気的に接続されていることを特徴とする半導体表示
装置が提供される。
導体層と、該半導体層に接するゲート絶縁膜と、前記ゲ
ート絶縁膜に接する第1のゲート電極と、前記第1のゲ
ート電極に接する第2のゲート電極とを含むTFTと、
液晶セルとを有する半導体表示装置であって、チャネル
長の方向における前記第1のゲート電極の幅は、チャネ
ル長の方向における前記第2のゲート電極の幅より広
く、前記第1のゲート電極は、端部における断面の形状
がテーパーであり、前記半導体層は、チャネル形成領域
と、前記チャネル形成領域に接するLDD領域と、前記
LDD領域に接するソース領域及びドレイン領域とを有
しており、前記LDD領域は前記ゲート絶縁膜を間に挟
んで前記第1のゲート電極と重なっており、前記チャネ
ル形成領域は前記ゲート絶縁膜を間に挟んで前記第2の
ゲート電極と重なっており、前記液晶セルは画素電極
と、対向電極と、前記画素電極と前記対向電極の間に設
けられた液晶とを有しており、前記ソース領域または前
記ドレイン領域は、前記画素電極と電気的に接続されて
いることを特徴とする半導体表示装置が提供される。
ート電極をマスクとして前記半導体層に前記不純物を添
加することにより、自己整合的に形成されていることを
特徴としていても良い。
濃度は、少なくとも1×1017〜1×1018/cm3の
範囲で濃度勾配を有する領域を含んでおり、チャネル形
成領域からの距離が増大するとともに不純物濃度が増加
することを特徴としていても良い。
導体層と、該半導体層に接するゲート絶縁膜と、前記ゲ
ート絶縁膜に接する第1のゲート電極と、前記第1のゲ
ート電極に接する第2のゲート電極とをそれぞれ含む画
素TFT及び駆動回路用TFTと、液晶セルとを有する
半導体表示装置であって、チャネル長の方向における前
記第1のゲート電極の幅は、チャネル長の方向における
前記第2のゲート電極の幅より広く、前記画素TFTの
半導体層は、前記ゲート絶縁膜を間に挟んで前記第2の
ゲート電極と重なるチャネル形成領域と、前記チャネル
形成領域に接し、かつ前記ゲート絶縁膜を間に挟んで前
記第1のゲート電極と重なる第1のLDD領域と、前記
第1のLDD領域に接する第2のLDD領域と、前記第
2のLDD領域に接するソース領域及びドレイン領域と
を有しており、前記駆動回路用TFTの半導体層は、前
記ゲート絶縁膜を間に挟んで前記第2のゲート電極と重
なるチャネル形成領域と、該チャネル形成領域と接し、
かつ前記ゲート絶縁膜を間に挟んで前記第1のゲート電
極と重なる第3のLDD領域と、該第3のLDD領域と
接するソース領域またはドレイン領域とを含んでおり、
前記液晶セルは画素電極と、対向電極と、前記画素電極
と前記対向電極の間に設けられた液晶とを有しており、
前記画素TFTの前記ソース領域または前記ドレイン領
域は、前記画素電極と電気的に接続されていることを特
徴とする半導体表示装置が提供される。
導体層と、該半導体層に接するゲート絶縁膜と、前記ゲ
ート絶縁膜に接する第1のゲート電極と、前記第1のゲ
ート電極に接する第2のゲート電極とをそれぞれ含む画
素TFT及び駆動回路用TFTと、液晶セルとを有する
半導体表示装置であって、チャネル長の方向における前
記第1のゲート電極の幅は、チャネル長の方向における
前記第2のゲート電極の幅より広く、前記第1のゲート
電極は、端部における断面の形状がテーパーであり、前
記画素TFTの半導体層は、前記ゲート絶縁膜を間に挟
んで前記第2のゲート電極と重なるチャネル形成領域
と、前記チャネル形成領域に接し、かつ前記ゲート絶縁
膜を間に挟んで前記第1のゲート電極と重なる第1のL
DD領域と、前記第1のLDD領域に接する第2のLD
D領域と、前記第2のLDD領域に接するソース領域及
びドレイン領域とを有しており、前記駆動回路用TFT
の半導体層は、前記ゲート絶縁膜を間に挟んで前記第2
のゲート電極と重なるチャネル形成領域と、該チャネル
形成領域と接し、かつ前記ゲート絶縁膜を間に挟んで前
記第1のゲート電極と重なる第3のLDD領域と、該第
3のLDD領域と接するソース領域またはドレイン領域
とを含んでおり、前記液晶セルは画素電極と、対向電極
と、前記画素電極と前記対向電極の間に設けられた液晶
とを有しており、前記画素TFTの前記ソース領域また
は前記ドレイン領域は、前記画素電極と電気的に接続さ
れていることを特徴とする半導体表示装置が提供され
る。
不純物濃度が、少なくとも1×1017〜1×1018/c
m3の範囲で濃度勾配を有する領域を含んでおり、チャ
ネル形成領域からの距離が増大するとともに不純物濃度
が増加することを特徴としていても良い。
不純物濃度が、少なくとも1×1017〜1×1018/c
m3の範囲で濃度勾配を有する領域を含んでおり、チャ
ネル形成領域からの距離が増大するとともに不純物濃度
が増加することを特徴としていても良い。
記第3のLDD領域が、前記第2のゲート電極をマスク
として前記半導体層に前記不純物を添加することによ
り、自己整合的に形成されていることを特徴としていて
も良い。
導体層と、ゲート絶縁膜と、第1のゲート電極と、第2
のゲート電極と、第1の配線と、第2の配線と、第1の
層間絶縁膜と、第2の層間絶縁膜と、中間配線と、液晶
セルとを有する半導体表示装置であって、前記ゲート絶
縁膜は前記半導体層を覆って前記絶縁表面上に形成され
ており、前記第1のゲート電極及び前記第1の配線は前
記ゲート絶縁膜に接して形成されており、前記第2のゲ
ート電極と前記第2の配線とは、それぞれ前記第1のゲ
ート電極と前記第1の配線とに接して形成されており、
前記第1のゲート電極及び前記第1の配線は第1の導電
膜から形成されており、前記第2のゲート電極及び前記
第2の配線は第2の導電膜から形成されており、前記第
1の層間絶縁膜は、前記第1及び第2のゲート電極と、
前記第1及び第2の配線と、前記ゲート絶縁膜とを覆っ
て形成されており、前記第2の層間絶縁膜は、前記第1
の層間絶縁膜上に形成されており、前記中間配線は、前
記第2の層間絶縁膜に設けられたコンタクトホールを介
して前記第1の層間絶縁膜に接するように、前記第2の
層間絶縁膜を覆って形成されており、前記中間配線は前
記コンタクトホールにおいて、前記第1の層間絶縁膜を
間に介して前記第2の配線と重なっており、前記半導体
層は、チャネル形成領域と、前記チャネル形成領域に接
するLDD領域と、前記LDD領域に接するソース領域
及びドレイン領域とを有しており、チャネル長の方向に
おける前記第1のゲート電極の幅は、チャネル長の方向
における前記第2のゲート電極の幅より広く、前記チャ
ネル形成領域は前記ゲート絶縁膜を間に挟んで前記第2
のゲート電極と重なっており、前記LDD領域は前記ゲ
ート絶縁膜を間に挟んで前記第1のゲート電極と重なっ
ており、前記液晶セルは画素電極と、対向電極と、前記
画素電極と前記対向電極の間に設けられた液晶とを有し
ており、前記ソース領域または前記ドレイン領域は、前
記画素電極と電気的に接続されていることを特徴とする
半導体表示装置が提供される。
導体層と、ゲート絶縁膜と、第1のゲート電極と、第2
のゲート電極と、第1の配線と、第2の配線と、第1の
層間絶縁膜と、第2の層間絶縁膜と、中間配線と、液晶
セルとを有する半導体表示装置であって、前記ゲート絶
縁膜は前記半導体層を覆って前記絶縁表面上に形成され
ており、前記第1のゲート電極及び前記第1の配線は前
記ゲート絶縁膜に接して形成されており、前記第2のゲ
ート電極と前記第2の配線とは、それぞれ前記第1のゲ
ート電極と前記第1の配線とに接して形成されており、
前記第1のゲート電極及び前記第1の配線は第1の導電
膜から形成されており、前記第2のゲート電極及び前記
第2の配線は第2の導電膜から形成されており、前記第
1の層間絶縁膜は、前記第1及び第2のゲート電極と、
前記第1及び第2の配線と、前記ゲート絶縁膜とを覆っ
て形成されており、前記第2の層間絶縁膜は、前記第1
の層間絶縁膜上に形成されており、前記中間配線は、前
記第2の層間絶縁膜に設けられた第1のコンタクトホー
ルを介して前記第1の層間絶縁膜に接するように、前記
第2の層間絶縁膜を覆って形成されており、前記中間配
線は前記第1のコンタクトホールにおいて、前記第1の
層間絶縁膜を間に介して前記第2の配線と重なってお
り、前記半導体層は、チャネル形成領域と、前記チャネ
ル形成領域に接するLDD領域と、前記LDD領域に接
するソース領域及びドレイン領域とを有しており、前記
LDD領域は前記ゲート絶縁膜を間に挟んで前記第1の
ゲート電極と重なっており、前記チャネル形成領域は前
記ゲート絶縁膜を間に挟んで前記第2のゲート電極と重
なっており、前記中間配線は、前記ゲート絶縁膜と、前
記第1の層間絶縁膜と、第2の層間絶縁膜とに設けられ
た第2のコンタクトホールを介して前記ソース領域また
は前記ドレイン領域に接続されており、前記液晶セルは
画素電極と、対向電極と、前記画素電極と前記対向電極
の間に設けられた液晶とを有しており、前記画素TFT
の前記ソース領域または前記ドレイン領域は、前記画素
電極と電気的に接続されていることを特徴とする半導体
表示装置が提供される。
導体層と、ゲート絶縁膜と、第1のゲート電極と、第2
のゲート電極と、第1の配線と、第2の配線と、第1の
層間絶縁膜と、第2の層間絶縁膜と、中間配線と、遮蔽
膜と、液晶セルとを有する半導体表示装置であって、前
記ゲート絶縁膜は前記半導体層を覆って前記絶縁表面上
に形成されており、前記第1のゲート電極及び前記第1
の配線は前記ゲート絶縁膜に接して形成されており、前
記第2のゲート電極と前記第2の配線とは、それぞれ前
記第1のゲート電極と前記第1の配線とに接して形成さ
れており、前記第1のゲート電極及び前記第1の配線は
第1の導電膜から形成されており、前記第2のゲート電
極及び前記第2の配線は第2の導電膜から形成されてお
り、前記第1の層間絶縁膜は、前記第1及び第2のゲー
ト電極と、前記第1及び第2の配線と、前記ゲート絶縁
膜とを覆って形成されており、前記第2の層間絶縁膜
は、前記第1の層間絶縁膜上に形成されており、前記中
間配線は、前記第2の層間絶縁膜に設けられたコンタク
トホールを介して前記第1の層間絶縁膜に接するよう
に、前記第2の層間絶縁膜を覆って形成されており、前
記中間配線は前記コンタクトホールにおいて、前記第1
の層間絶縁膜を間に介して前記第2の配線と重なってお
り、前記半導体層は、チャネル形成領域と、前記チャネ
ル形成領域に接するLDD領域と、前記LDD領域に接
するソース領域及びドレイン領域とを有しており、前記
LDD領域は前記ゲート絶縁膜を間に挟んで前記第1の
ゲート電極と重なっており、前記チャネル形成領域は前
記ゲート絶縁膜を間に挟んで前記第2のゲート電極と重
なっており、前記遮蔽膜は前記中間配線と同じ導電膜か
ら形成されており、前記遮蔽膜は前記チャネル形成領域
と重なるように前記第2の層間絶縁膜上に形成されてお
り、前記液晶セルは画素電極と、対向電極と、前記画素
電極と前記対向電極の間に設けられた液晶とを有してお
り、前記ソース領域または前記ドレイン領域は、前記画
素電極と電気的に接続されていることを特徴とする半導
体表示装置が提供される。
導体層と、ゲート絶縁膜と、第1のゲート電極と、第2
のゲート電極と、第1の配線と、第2の配線と、第1の
層間絶縁膜と、第2の層間絶縁膜と、中間配線と、遮蔽
膜と、液晶セルとを有する半導体表示装置であって、前
記ゲート絶縁膜は前記半導体層を覆って前記絶縁表面上
に形成されており、前記第1のゲート電極及び前記第1
の配線は前記ゲート絶縁膜に接して形成されており、前
記第2のゲート電極と前記第2の配線とは、それぞれ前
記第1のゲート電極と前記第1の配線とに接して形成さ
れており、前記第1のゲート電極及び前記第1の配線は
第1の導電膜から形成されており、前記第2のゲート電
極及び前記第2の配線は第2の導電膜から形成されてお
り、前記第1の層間絶縁膜は、前記第1及び第2のゲー
ト電極と、前記第1及び第2の配線と、前記ゲート絶縁
膜とを覆って形成されており、前記第2の層間絶縁膜
は、前記第1の層間絶縁膜上に形成されており、前記中
間配線は、前記第2の層間絶縁膜に設けられた第1のコ
ンタクトホールを介して前記第1の層間絶縁膜に接する
ように、前記第2の層間絶縁膜を覆って形成されてお
り、前記中間配線は前記第1のコンタクトホールにおい
て、前記第1の層間絶縁膜を間に介して前記第2の配線
と重なっており、前記半導体層は、チャネル形成領域
と、前記チャネル形成領域に接するLDD領域と、前記
LDD領域に接するソース領域及びドレイン領域とを有
しており、前記LDD領域は前記ゲート絶縁膜を間に挟
んで前記第1のゲート電極と重なっており、前記チャネ
ル形成領域は前記ゲート絶縁膜を間に挟んで前記第2の
ゲート電極と重なっており、前記中間配線は、前記ゲー
ト絶縁膜と、前記第1の層間絶縁膜と、第2の層間絶縁
膜とに設けられた第2のコンタクトホールを介して前記
ソース領域または前記ドレイン領域に接続されており、
前記遮蔽膜は前記中間配線と同じ導電膜から形成されて
おり、前記遮蔽膜は前記チャネル形成領域と重なるよう
に前記第2の層間絶縁膜上に形成されており、前記液晶
セルは画素電極と、対向電極と、前記画素電極と前記対
向電極の間に設けられた液晶とを有しており、前記ソー
ス領域または前記ドレイン領域は、前記画素電極と電気
的に接続されていることを特徴とする半導体表示装置が
提供される。
と、前記遮光膜を覆って前記基板上に形成された絶縁膜
と、前記絶縁膜上に形成された半導体層と、前記半導体
層に接するゲート絶縁膜と、前記ゲート絶縁膜に接する
第1のゲート電極と、前記第1のゲート電極に接する第
2のゲート電極と、液晶セルとを有する半導体表示装置
であって、前記半導体層は、チャネル形成領域と、前記
チャネル形成領域に接するLDD領域と、前記LDD領
域に接するソース領域及びドレイン領域とを有してお
り、前記LDD領域は前記ゲート絶縁膜を間に挟んで前
記第1のゲート電極と重なっており、前記チャネル形成
領域は前記ゲート絶縁膜を間に挟んで前記第2のゲート
電極と重なっており、前記遮光膜は前記絶縁膜を介して
前記チャネル形成領域と重なっており、前記液晶セルは
画素電極と、対向電極と、前記画素電極と前記対向電極
の間に設けられた液晶とを有しており、前記ソース領域
または前記ドレイン領域は、前記画素電極と電気的に接
続されていることを特徴とする半導体表示装置が提供さ
れる。
と、前記遮光膜を覆って前記基板上に形成された絶縁膜
と、前記絶縁膜上に形成された半導体層と、前記半導体
層に接するゲート絶縁膜と、前記ゲート絶縁膜に接する
第1のゲート電極と、前記第1のゲート電極に接する第
2のゲート電極と、液晶セルとを有する半導体表示装置
であって、前記半導体層は、チャネル形成領域と、前記
チャネル形成領域に接するLDD領域と、前記LDD領
域に接するソース領域及びドレイン領域とを有してお
り、前記LDD領域は前記ゲート絶縁膜を間に挟んで前
記第1のゲート電極と重なっており、前記チャネル形成
領域は前記ゲート絶縁膜を間に挟んで前記第2のゲート
電極と重なっており、前記遮光膜は前記絶縁膜を介して
前記チャネル形成領域と重なっており、前記液晶セルは
画素電極と、対向電極と、前記画素電極と前記対向電極
の間に設けられた液晶とを有しており、前記ソース領域
または前記ドレイン領域は、前記画素電極と電気的に接
続されていることを特徴とする半導体表示装置が提供さ
れる。
て平坦化されていることを特徴としていても良い。
とを特徴とするビデオカメラ、画像再生装置、ヘッドマ
ウントディスプレイまたはパーソナルコンピュータであ
っても良い。
成する工程と、前記半導体層に接するようにゲート絶縁
膜を形成する工程と、前記ゲート絶縁膜に接するように
第1の導電膜を形成する工程と、前記第1の導電膜に接
するように第2の導電膜を形成する工程と、前記第1の
導電膜と前記第2の導電膜をパターニングして第1のゲ
ート電極と第2のゲート電極とを形成する工程と、前記
半導体層の前記第1及び第2のゲート電極が形成されて
いる方から前記半導体層に第1の不純物を添加する工程
と、前記第1のゲート電極と前記第2のゲート電極とを
覆って前記半導体層上にマスクを形成し、前記半導体層
の前記マスクが形成されている方から前記第1の不純物
と同じ導電型を有する第2の不純物を添加することで、
前記半導体層中にチャネル形成領域と、前記チャネル形
成領域に接する第1のLDD領域と、前記第1のLDD
領域に接する第2のLDD領域と、前記第2のLDD領
域に接するソース領域及びドレイン領域とを形成する工
程と、前記半導体層と、前記第1のゲート電極と、前記
第2のゲート電極とを覆って、一層または複数の層から
なる層間絶縁膜を形成する工程と、前記層間絶縁膜にコ
ンタクトホールを形成する工程と、前記コンタクトホー
ルを介して前記ソース領域またはドレイン領域と電気的
に接続している画素電極を形成する工程と、を有する半
導体表示装置の作製方法であって、チャネル長方向にお
いて、前記第1のゲート電極は前記第2のゲート電極よ
りも長く、前記チャネル形成領域は前記ゲート絶縁膜を
間に挟んで前記第2のゲート電極と重なっており、前記
第1のLDD領域は前記ゲート絶縁膜を間に挟んで前記
第1のゲート電極と重なっていることを特徴とする半導
体表示装置の作製方法が提供される。
成する工程と、前記半導体層に接するようにゲート絶縁
膜を形成する工程と、前記ゲート絶縁膜に接するように
第1の導電膜を形成する工程と、前記第1の導電膜に接
するように第2の導電膜を形成する工程と、前記第1の
導電膜と前記第2の導電膜をパターニングして第1のゲ
ート電極と第2のゲート電極とを形成する工程と、前記
半導体層の前記第1及び第2のゲート電極の形成されて
いる方から前記ゲート電極に第1の不純物を添加する工
程と、前記第1のゲート電極と前記第2のゲート電極と
を覆って前記半導体層上にマスクを形成し、前記半導体
層の前記マスクが形成されている方から前記第1の不純
物と同じ導電型を有する第2の不純物を添加すること
で、前記半導体層中にチャネル形成領域と、前記チャネ
ル形成領域に接する第1のLDD領域と、前記第1のL
DD領域に接する第2のLDD領域と、前記第2のLD
D領域に接するソース領域及びドレイン領域とを形成す
る工程と、前記半導体層と、前記第1のゲート電極と、
前記第2のゲート電極とを覆って、一層または複数の層
からなる層間絶縁膜を形成する工程と、前記層間絶縁膜
にコンタクトホールを形成する工程と、前記コンタクト
ホールを介して前記ソース領域またはドレイン領域と電
気的に接続している画素電極を形成する工程と、を有す
る半導体表示装置の作製方法であって、チャネル長方向
において、前記第1のゲート電極は前記第2のゲート電
極よりも長く、前記チャネル形成領域は前記ゲート絶縁
膜を間に挟んで前記第2のゲート電極と重なっており、
前記第1のLDD領域は前記ゲート絶縁膜を間に挟んで
前記第1のゲート電極と重なっていることを特徴とする
半導体表示装置の作製方法が提供される。
成する工程と、前記半導体層に接するようにゲート絶縁
膜を形成する工程と、前記ゲート絶縁膜に接するように
第1の形状の第1の導電層と、第1の形状の第2の導電
層とを形成する工程と、前記第1の形状の第1の導電
層、前記第1の形状の第2の導電層をエッチングして、
テーパー部を有する第1のゲート電極と、第2のゲート
電極を形成する工程と、前記ゲート絶縁膜を通過させて
前記半導体層に一導電型を付与する不純物元素を添加
し、第2のLDD領域を形成すると同時に、前記第1の
ゲート電極のテーパ−部を通過させて前記半導体層に一
導電型を付与する不純物元素を添加し、前記半導体層の
端部に向かって不純物濃度が増加する第1のLDD領域
を形成する工程と、前記テーパー部を有する第1のゲー
ト電極と第2のゲート電極をマスクとして一導電型を付
与する不純物元素を添加してソース領域またはドレイン
領域を形成する工程と、前記半導体層と、前記第1のゲ
ート電極と、前記第2のゲート電極とを覆って、一層ま
たは複数の層からなる層間絶縁膜を形成する工程と、前
記層間絶縁膜にコンタクトホールを形成する工程と、前
記コンタクトホールを介して前記ソース領域またはドレ
イン領域と電気的に接続している画素電極を形成する工
程と、を有する半導体表示装置の作製方法が提供され
る。
成する工程と、前記半導体層に接するようにゲート絶縁
膜を形成する工程と、前記ゲート絶縁膜に接するように
第1の導電膜を形成する工程と、前記第1の導電膜に接
するように第2の導電膜を形成する工程と、前記第2の
導電膜をエッチングし、第1の形状の第2の導電層とを
形成する工程と、前記第1の導電膜をエッチングし、第
1の形状の第1の導電層を形成する工程と、前記第1の
形状の第1の導電層、前記第1の形状の第2の導電層を
エッチングして、テーパー部を有する第1のゲート電極
と、第2のゲート電極とを形成する工程と、前記ゲート
絶縁膜を通過させて前記半導体層に一導電型を付与する
不純物元素を添加し、第2のLDD領域を形成すると同
時に、前記第1のゲート電極のテーパ−部を通過させて
前記半導体層に一導電型を付与する不純物元素を添加
し、前記半導体層の端部に向かって不純物濃度が増加す
る第1のLDD領域を形成する工程と、前記テーパー部
を有する第1のゲート電極と第2のゲート電極をマスク
として一導電型を付与する不純物元素を添加してソース
領域またはドレイン領域を形成する工程と、前記半導体
層と、前記第1のゲート電極と、前記第2のゲート電極
とを覆って、一層または複数の層からなる層間絶縁膜を
形成する工程と、前記層間絶縁膜にコンタクトホールを
形成する工程と、前記コンタクトホールを介して前記ソ
ース領域またはドレイン領域と電気的に接続している画
素電極を形成する工程と、を有する半導体表示装置の作
製方法が提供される。
の構造およびその作製方法を示す。
下地膜101は形成しなくとも良いが、下地膜101を
形成することは基板100から半導体層への不純物拡散
を防ぐのに有効である。そして下地膜101上に公知の
方法で形成された結晶質半導体膜からなる半導体層10
2、103を形成する。
ト絶縁膜104を形成する。そしてゲート絶縁膜104
上にゲート電極を形成するための第1の導電膜105と
第2の導電膜106とを形成する。なお第1の導電膜1
05と第2の導電膜106は、エッチングで選択比の取
れる導電性材料であることが必要である。(図1
(A))
トによるマスク107、108を形成する。そしてマス
ク107、108を用いて第1の導電膜105と第2の
導電膜106をエッチングする(第1のエッチング処
理)ことで第1の形状の導電層109、110(第1の
形状の第1の導電層109a、110a、第1の形状の
第2の導電層109b、110b)が形成される。(図
1(B))
1の形状の導電層109、110の拡大図を示す。図2
(A)示すように第1の導電層109a、110a及び
第2の導電層109b、110bの端部はテーパー状と
なる。またゲート絶縁膜104は、上記エッチングによ
って第1の形状の導電層109、110で覆われない領
域がエッチングされ薄くなり、第1の形状のゲート絶縁
膜104aとなる。
チング処理を行う。第1の形状の第2の導電層109
b、110bを異方性エッチングし、かつ、それより遅
いエッチング速度で第1の形状の第1の導電層109
a、110aを異方性エッチングし、第2の形状の導電
層113、114(第2の形状の第1の導電層113
a、114aと第2の形状の第2の導電層113b、1
14b)を形成する。
第2の形状の導電層113、114の拡大図を示す。図
2(B)に示すように、第2のエッチング処理により第
2の形状の第2の導電層113b、114bは第2の形
状の第1の導電層113a、114aよりもよりたくさ
んエッチングされている。また、マスク107、108
は第2のエッチング処理によってエッチングされ、マス
ク111、112となっている。また、第1の形状のゲ
ート絶縁膜104aは、上記エッチングによって第2の
形状の導電層113、114で覆われない領域がさらに
エッチングされ薄くなり、第2の形状のゲート絶縁膜1
04bとなる。
(D)に示すように半導体層102、103に第1のド
ーピング処理を行い、n型を付与する不純物元素を添加
する。ドーピングは、第2の形状の導電層113、11
4を不純物元素に対するマスクとして用い、第2の形状
の第2の導電層113a、114aの下側の領域にも不
純物元素が添加されるようにドーピングする。
aと重なる第1の不純物領域115、116と、第1の
不純物領域よりも不純物の濃度が高い第2の不純物領域
117、118とが形成される。なお本実施例ではマス
ク111、112を除去してからn型を付与する不純物
元素を添加したが、本発明はこれに限定されない。図1
(D)の工程においてn型を付与する不純物元素を添加
してからマスク111、112を除去しても良い。
に半導体層103上にレジストからなるマスク119を
形成する。マスク119は第2の形状のゲート絶縁膜1
04bを間に挟んで第2の不純物領域118と一部重な
っている。そして第2のドーピング処理を行いn型を付
与する不純物元素を添加する。この場合、第1のドーピ
ング処理よりもドーズ量を上げて低い加速電圧の条件と
してn型を付与する不純物元素をドーピングする。第2
のドーピング処理によって、チャネル形成領域124及
びLov領域123の他に、自己整合的にソース領域1
20、ドレイン領域121、Loff領域122が半導
体層103に形成される。また第2の形状の第1の導電
層113aをマスクとした第2のドーピング処理によっ
て、半導体層102に第3の不純物領域125が形成さ
れる。(図1(E))
ことで、Loff領域122のサイズを自由に設定する
ことが可能である。
ネル型TFTを形成する半導体層103はレジストマス
ク126で全面を被覆する。そして第2の形状の導電層
113を不純物元素に対するマスクとして用いた第3の
ドーピング処理によって、pチャネル型TFTを形成す
る半導体層102にp型を付与する不純物元素を有する
ソース領域127、ドレイン領域128及びLov領域
129とチャネル形成領域130を自己整合的に形成す
る。
びLov領域129にはそれぞれ異なる濃度でn型を付
与する不純物が添加されているが、p型を付与する不純
物元素の濃度がn型を付与する不純物元素の濃度よりも
十分に高くなるようにすることで、ソース領域127、
ドレイン領域128及びLov領域129の導電型をp
型とした。
2、103に不純物領域(ソース領域、ドレイン領域、
Lov領域、Loff領域)が形成される。半導体層1
02、103と重なる第2の形状の導電層113、11
4がゲート電極として機能する。第2の形状の第1の導
電層113a、114aを第1のゲート電極、第2の形
状の第2の導電層113b、114bを第2のゲート電
極と呼ぶ。
の半導体層に添加された不純物元素を活性化する工程を
行う。ただし、105、106に用いた導電性の材料が
熱に弱い場合には、配線等を保護するため層間絶縁膜
(シリコンを主成分とする)を形成した後で活性化を行
うことが好ましい。
中で熱処理を行い、半導体層102、103を水素化す
る工程を行う。この工程は熱的に励起された水素により
半導体層のダングリングボンドを終端する工程である。
水素化の他の手段として、プラズマ水素化(プラズマに
より励起された水素を用いる)を行っても良い。
FT141、nチャネル型TFT142が完成する。
おける第2のゲート電極113b、114bの長さと比
べ、第2の形状の第1のゲート電極113a、114a
のほうが長くなっている領域の表面が平坦であるように
図示されているが、実際は非常に小さいテーパー角を有
するテーパー状となっている。なお、エッチング条件に
よっては、平坦にすることも可能である。
ト電極と第2のゲート電極のチャネル長方向(キャリア
が移動する方向)の長さ(以下単にゲート電極の幅と呼
ぶ)が異なっている。そのため、第1及び第2のゲート
電極をマスクとしてイオン注入を行うことにより、ゲー
ト電極の厚さが異なることによるイオンの侵入深さの違
いを利用して、第2のゲート電極の下に位置する半導体
層中のイオン濃度を、第2のゲート電極の下に位置せ
ず、かつ第1のゲート電極の下に位置する半導体層中の
イオン濃度より低くすることが可能である。そしてさら
に、第2のゲート電極の下に位置せず、かつ第1のゲー
ト電極の下に位置する半導体層中のイオン濃度を、第1
のゲート電極の下に位置しない半導体層中のイオン濃度
より低くすることが可能である。
るために、エッチングで制御しなくてはならないのは第
1のゲート電極と第2のゲート電極の幅のみであり、L
off領域とLov領域の位置の制御が従来に比べて容
易になった。よって、Lov領域とLoff領域の微妙
な位置あわせが容易になり、所望の特性を有するTFT
を作製することが容易になった。
画素部と、画素部の周辺に設ける駆動回路のTFT(n
チャネル型TFT及びpチャネル型TFT)を同時に作
製する方法について詳細に説明する。
グ社の#7059ガラスや#1737ガラスなどに代表
されるバリウムホウケイ酸ガラス、アルミノホウケイ酸
ガラスなどのガラス、または石英基板から成る基板30
0上に酸化シリコン膜、窒化シリコン膜または酸化窒化
シリコン膜などの絶縁膜から成る下地膜301を形成す
る。例えば、プラズマCVD法でSiH4、NH3、N2
Oから作製される酸化窒化シリコン膜を10〜200nm
(好ましくは50〜100nm)形成し、同様にSi
H4、N2Oから作製される酸化窒化水素化シリコン膜を
50〜200nm(好ましくは100〜150nm)の厚
さに積層形成する。なお図3(A)では2層構造である
下地膜301を1つの層で示した。本実施例では下地膜
301が2層構造である例を示したが、前記絶縁膜の単
層膜または3層以上積層させた構造として形成しても良
い。
有する半導体膜をレーザー結晶化法や公知の熱結晶化法
を用いて作製した結晶質半導体膜で形成する。この半導
体層302〜304の厚さは25〜80nm(好ましく
は30〜60nm)の厚さで形成する。結晶質半導体膜
の材料に限定はないが、好ましくはシリコンまたはシリ
コンゲルマニウム(SiGe)合金などで形成すると良
い。
した熱結晶化方法、レーザー光を用いたレーザーアニー
ル結晶化法、赤外光を用いたランプアニール結晶化法、
触媒金属を用いた結晶化法がある。
するには、パルス発振型または連続発光型のエキシマレ
ーザーやYAGレーザー、YVO4レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザーを用
いる場合はパルス発振周波数30Hzとし、レーザーエ
ネルギー密度を100〜400mJ/cm2(代表的には20
0〜300mJ/cm2)とする。また、YAGレーザーを用
いる場合にはその第2高調波を用いパルス発振周波数1
〜10kHzとし、レーザーエネルギー密度を300〜
600mJ/cm2(代表的には350〜500mJ/cm2)とする
と良い。そして幅100〜1000μm、例えば400
μmで線状に集光したレーザー光を基板全面に渡って照
射し、この時の線状レーザー光の重ね合わせ率(オーバ
ーラップ率)を80〜98%として行う。
ート絶縁膜305を形成する。ゲート絶縁膜305はプ
ラズマCVD法またはスパッタ法を用い、厚さを40〜
150nmとしてシリコンを含む絶縁膜で形成する。本
実施例では、120nmの厚さで酸化窒化シリコン膜で
形成する。勿論、ゲート絶縁膜はこのような酸化窒化シ
リコン膜に限定されるものでなく、他のシリコンを含む
絶縁膜を単層または積層構造として用いても良い。例え
ば、酸化シリコン膜を用いる場合には、プラズマCVD
法でTEOS(Tetraethyl Orthosilicate)とO2とを
混合し、反応圧力40Pa、基板温度300〜400℃と
し、高周波(13.56MHz)電力密度0.5〜0.8W
/cm2で放電させて形成することができる。このようにし
て作製される酸化シリコン膜は、その後400〜500
℃の熱アニールによりゲート絶縁膜として良好な特性を
得ることができる。
極を形成するための第1の導電膜306と第2の導電膜
307とを形成する。本実施例では、第1の導電膜30
6をTaで50〜100nmの厚さに形成し、第2の導
電膜307をWで100〜300nmの厚さに形成す
る。
ゲットをArでスパッタする。この場合、Arに適量の
XeやKrを加えると、Ta膜の内部応力を緩和して膜
の剥離を防止することができる。また、α相のTa膜の
抵抗率は20μΩcm程度でありゲート電極に使用するこ
とができるが、β相のTa膜の抵抗率は180μΩcm程
度でありゲート電極とするには不向きである。α相のT
a膜を形成するために、Taのα相に近い結晶構造をも
つ窒化タンタルを10〜50nm程度の厚さでTaの下
地に形成しておくとα相のTa膜を容易に得ることがで
きる。
としたスパッタ法で形成する。その他に6フッ化タング
ステン(WF6)を用いる熱CVD法で形成することも
できる。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、W膜の抵抗率は20μ
Ωcm以下にすることが望ましい。W膜は結晶粒を大き
くすることで低抵抗率化を図ることができるが、W中に
酸素などの不純物元素が多い場合には結晶化が阻害され
高抵抗化する。このことより、スパッタ法による場合、
純度99.9999%または99.99%のWターゲッ
トを用い、さらに成膜時に気相中からの不純物の混入が
ないように十分配慮してW膜を形成することにより、抵
抗率9〜20μΩcmを実現することができる。
をTa、第2の導電膜307をWとしたが、特に限定さ
れず、エッチングの選択比のとれる導電性材料であれば
良い。第1の導電膜306と第2の導電膜307は、い
ずれもTa、W、Ti、Mo、Al、Cuから選ばれた
元素、または前記元素を主成分とする合金材料若しくは
化合物材料で形成してもよい。また、リン等の不純物元
素をドーピングした多結晶シリコン膜に代表される半導
体膜を用いてもよい。本実施例以外の他の組み合わせの
一例は、第1の導電膜を窒化タンタル(TaN)で形成
し、第2の導電膜をWとする組み合わせ、第1の導電膜
を窒化タンタル(TaN)で形成し、第2の導電膜をA
lとする組み合わせ、第1の導電膜を窒化タンタル(T
aN)で形成し、第2の導電膜をCuとする組み合わせ
で形成することが好ましい。(図3(B))
1を形成し、電極及び配線を形成するための第1のエッ
チング処理を行う。本実施例ではICP(Inductively
Coupled Plasma:誘導結合型プラズマ)エッチング法を
用い、エッチング用ガスにCF4とCl2を混合し、1Pa
の圧力でコイル型の電極に500WのRF(13.56MHz)
電力を投入してプラズマを生成して行う。基板側(試料
ステージ)にも100WのRF(13.56MHz)電力を投入
し、実質的に負の自己バイアス電圧を印加する。CF4
とCl2を混合した場合にはW膜及びTa膜とも同程度
にエッチングされる。
記エッチング条件では、レジストによるマスクの形状を
適したものとすることにより、基板側に印加するバイア
ス電圧の効果により第1の導電層及び第2の導電層の端
部がテーパー状となる。テーパー部の角度は15〜45
°となる。ゲート絶縁膜上に残渣を残すことなくエッチ
ングするためには、10〜20%程度の割合でエッチン
グ時間を増加させると良い。W膜に対する酸化窒化シリ
コン膜の選択比は2〜4(代表的には3)であるので、
オーバーエッチング処理により、酸化窒化シリコン膜が
露出した面は20〜50nm程度エッチングされることに
なる。また図3(C)では図示しなかったが、ゲート絶
縁膜305は、上記エッチングによって第1の形状の導
電層312〜315で覆われない領域が20〜50nm程
度エッチングされ薄くなり、第1の形状のゲート絶縁膜
305aとなる。
1の形状の第1の導電層と第1の形状の第2の導電層と
から成る第1の形状の導電層312〜315(第1の導
電層312a〜315aと第2の導電層312b〜31
5b)を形成する。
チング処理を行う。同様にICPエッチング法を用い、
エッチングガスにCF4とCl2とO2を混合して、1Pa
の圧力でコイル型の電極に500WのRF電力(13.56MH
z)を供給し、プラズマを生成して行う。基板側(試料ス
テージ)には50WのRF(13.56MHz)電力を投入し、
第1のエッチング処理に比べ低い自己バイアス電圧を印
加する。このような条件によりW膜を異方性エッチング
し、かつ、それより遅いエッチング速度で第1の導電層
であるTaを異方性エッチングして第2の形状の導電層
320〜323(第1の導電層320a〜323aと第
2の導電層320b〜323b)を形成する。また図3
(D)では図示しなかったが、第1の形状のゲート絶縁
膜305aは、上記エッチングによって第2の形状の導
電層320〜323で覆われない領域がさらに20〜5
0nm程度エッチングされ薄くなり、第2の形状のゲート
絶縁膜305bとなった。また、マスク308〜311
は第2のエッチング処理によってエッチングされ、マス
ク316〜319となっている。
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することができる。
WとTaのフッ化物と塩化物の蒸気圧を比較すると、W
のフッ化物であるWF6が極端に高く、その他のWC
l5、TaF5、TaCl5は同程度である。従って、C
F4とCl2の混合ガスではW膜及びTa膜共にエッチン
グされる。しかし、この混合ガスに適量のO2を添加す
るとCF4とO2が反応してCOとFになり、Fラジカル
またはFイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いW膜のエッチング速度が増大する。一
方、TaはFが増大しても相対的にエッチング速度の増
加は少ない。また、TaはWに比較して酸化されやすい
ので、O2を添加することでTaの表面が酸化される。
Taの酸化物はフッ素や塩素と反応しないためさらにT
a膜のエッチング速度は低下する。従って、W膜とTa
膜とのエッチング速度に差を作ることが可能となりW膜
のエッチング速度をTa膜よりも大きくすることが可能
となる。
図4(A)に示すように第1のドーピング処理を行い、
n型を付与する不純物元素を添加する。例えば、加速電
圧を70〜120keVとし、1×1013atoms/cm2の
ドーズ量で行う。ドーピングは、第2の形状の第2の導
電層320b〜322bを不純物元素に対するマスクと
して用い、第2の形状の第1の導電層320a〜322
aの下側の領域にも不純物元素が添加されるようにドー
ピングする。こうして、第2の形状の第1の導電層32
0a〜322aと重なる第1の不純物領域325〜32
7と、第1の不純物領域よりも不純物の濃度が高い第2
の不純物領域328〜330とが形成される。なお本実
施例ではマスク316〜319を除去してからn型を付
与する不純物元素を添加したが、本発明はこれに限定さ
れない。図4(A)の工程においてn型を付与する不純
物元素を添加してからマスク316〜319を除去して
も良い。
うように半導体層304上にレジストからなるマスク3
31を形成する。マスク331は第2の形状のゲート絶
縁膜305bを間に挟んで第2の不純物領域330と一
部重なっている。そして第2のドーピング処理を行いn
型を付与する不純物元素を添加する。この場合、第1の
ドーピング処理よりもドーズ量を上げて低い加速電圧の
条件としてn型を付与する不純物元素をドーピングす
る。(図4(B))ドーピングの方法はイオンドープ法
若しくはイオン注入法で行えば良い。イオンドープ法の
条件はドーズ量を1×1013〜5×1014atoms/cm2と
し、加速電圧を60〜100keVとして行う。n型を
付与する不純物元素として15族に属する元素、典型的
にはリン(P)または砒素(As)を用いるが、ここで
はリン(P)を用いる。この場合、第2の形状の導電層
320、321がn型を付与する不純物元素に対するマ
スクとなり、自己整合的にソース領域332〜334、
ドレイン領域335〜337、中間領域338、Lov
領域339〜340が形成される。またマスク331に
よってLoff領域341が形成される。ソース領域3
32〜334、ドレイン領域335〜337には1×1
020〜1×1021atoms/cm3の濃度範囲でn型を付与す
る不純物元素を添加する。
ことで、Loff領域341の、キャリアが移動する方
向における長さを自由に設定することが可能である。
域で1×1017〜1×1018atoms/cm3の濃度となるよ
うにし、Lov領域で1×1016〜3×1018atoms/cm
3の濃度となるようにする。
条件でn型を付与する不純物元素をドーピングする前ま
たは後に、半導体層304上にマスク331を形成した
状態で加速電圧を70〜120keVとしn型を付与す
る不純物元素をドーピングしても良い。上記工程によっ
て、画素TFTのLoff領域となる部分341のn型
を付与する不純物元素の濃度を抑えつつ、駆動回路に用
いられるnチャネル型TFTのLov領域となる部分3
40のn型を付与する不純物元素の濃度を高めることが
できる。画素TFTのLoff領域となる部分341の
n型を付与する不純物元素の濃度を抑えることで、画素
TFTのオフ電流を低減することが可能である。また駆
動回路に用いられるnチャネル型TFTのLov領域と
なる部分340のn型を付与する不純物元素の濃度を高
めることで、ホットキャリア効果による、ドレイン近傍
の高電界によって発生したホットキャリアが劣化現象を
引き起こすのを防ぐことができる。この工程において、
駆動回路に用いられるnチャネル型TFTのLov領域
となる部分340の、n型を付与する不純物元素の濃度
は、5×1017〜5×1019atoms/cm3であることが望
ましい。
ネル型TFTを形成する半導体層302に一導電型とは
逆の導電型の不純物元素が添加されたソース領域360
と、ドレイン領域361と、Lov領域342を形成す
る。第2の形状を有する導電層320を不純物元素に対
するマスクとして用い、自己整合的に不純物領域を形成
する。このとき、nチャネル型TFTを形成する半導体
層303、304はレジストマスク343で全面を被覆
しておく。ソース領域360及びドレイン領域361
と、Lov領域342とにはそれぞれ異なる濃度でリン
が添加されているが、ジボラン(B2H6)を用いたイオ
ンドープ法で形成し、そのいずれの領域においても不純
物濃度を2×1020〜2×1021atoms/cm3となるよう
にする。実際には、ソース領域360と、ドレイン領域
361と、Lov領域342に含まれるボロンは、第2
のドーピング処理と同様に半導体層上に位置するテーパ
ー状となっている導電層や絶縁膜の膜厚による影響を受
け、不純物元素の濃度も変化している。
2〜304に不純物領域(ソース領域、ドレイン領域、
Lov領域、Loff領域)が形成される。半導体層3
02〜304と重なる第2の形状の導電層320〜32
2がゲート電極として機能する。また、323は容量配
線として機能する。
ぞれの半導体層に添加された不純物元素を活性化する工
程を行う。この工程はファーネスアニール炉を用いる熱
アニール法で行う。その他に、レーザーアニール法、ま
たはラピッドサーマルアニール法(RTA法)を適用す
ることができる。熱アニール法では酸素濃度が1ppm
以下、好ましくは0.1ppm以下の窒素雰囲気中で4
00〜700℃、代表的には500〜600℃で行うも
のであり、本実施例では500℃で4時間の熱処理を行
う。ただし、第1の導電膜306、第2の導電膜307
が熱に弱い場合には、ゲート電極、配線等を保護するた
め層間絶縁膜(シリコンを主成分とする)を形成した後
で活性化を行うことが好ましい。
中で、300〜450℃で1〜12時間の熱処理を行
い、半導体層を水素化する工程を行う。この工程は熱的
に励起された水素により半導体層のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化(プラズマにより励起された水素を用いる)
を行っても良い。
化シリコン膜から100〜200nmの厚さで形成す
る。その上に有機絶縁物材料から成る第2の層間絶縁膜
345を形成する。
323上にコンタクトホールを形成し、前記第1の層間
絶縁膜344の一部を露出させる。次に中間配線346
を容量配線323上のコンタクトホールを介して第1の
層間絶縁膜344に接するように形成した。(図4
(D))
縁物材料から成る第3の層間絶縁膜347を形成する。
b、第1の層間絶縁膜344、第2の層間絶縁膜345
にコンタクトホールを形成し、該コンタクトホールを介
して、ソース領域360、333、334と接するよう
にソース配線348〜350を形成した。また同様に、
ドレイン領域361、336と接するドレイン配線35
1を形成する(図5(A))。ドレイン領域337と中
間配線346とは、ドレイン配線352によって電気的
に接続される。
b、第1の層間絶縁膜344、第2の層間絶縁膜34
5、第3の層間絶縁膜347がSiO2膜またはSiO
N膜の場合、CF4とO2とを用いたドライエッチングで
コンタクトホールを形成するのが好ましい。また第2の
形状のゲート絶縁膜305b、第1の層間絶縁膜34
4、第2の層間絶縁膜345、第3の層間絶縁膜347
が有機樹脂膜の場合、CHF 3を用いたドライエッチン
グ、またはBHF(緩衝フッ酸:HF+NH4F)でコ
ンタクトホールを形成するのが好ましい。また第2の形
状のゲート絶縁膜305b、第1の層間絶縁膜344、
第2の層間絶縁膜345、第3の層間絶縁膜347が異
なる材料で形成されている場合、膜ごとにエッチングの
方法及び用いるエッチャントやエッチングガスの種類を
変えることが好ましいが。エッチングの方法及び用いる
エッチャントやエッチングガスを全て同じにしてコンタ
クトホールを形成しても良い。
第1の層間絶縁膜344が接して設けられている部分
に、保持容量が形成される。
53を形成する。有機樹脂としてはポリイミド、ポリア
ミド、アクリル、BCB(ベンゾシクロブテン)等を使
用することができる。特に、第4層間絶縁膜353は平
坦化の意味合いが強いので、平坦性に優れたアクリルが
好ましい。本実施例ではTFTによって形成される段差
を十分に平坦化しうる膜厚でアクリル膜を形成する。好
ましくは1〜5μm(さらに好ましくは2〜4μm)とす
れば良い。
52に達するコンタクトホールを形成し、画素電極35
4を形成する。本実施例では酸化インジウム・スズ(I
TO)膜を110nmの厚さに形成し、パターニングを
行って画素電極354を形成する。また、酸化インジウ
ムに2〜20%の酸化亜鉛(ZnO)を混合した透明導
電膜を用いても良い。この画素電極354が液晶セルの
画素電極となる。(図5(B))
態のアクティブマトリクス基板に配向膜355を形成す
る。通常液晶表示素子の配向膜にはポリイミド樹脂を用
いる。配向膜を形成した後、ラビング処理を施して液晶
分子がある一定のプレチルト角を持って配向するように
した。また図6には示さないが、対向基板とアクティブ
マトリクス基板との間にスペーサを有していても良い。
357および配向膜358を形成する。図6では図示し
ないが対向基板356上に遮蔽膜を有していても良い。
その場合、遮蔽膜はTi膜、Cr膜、Al膜などを15
0〜300nmの厚さで形成する。そして、画素部と駆動
回路が形成されたアクティブマトリクス基板と対向基板
とをシール剤(図示せず)で貼り合わせる。シール剤に
はフィラー(図示せず)が混入されていて、このフィラ
ー(場合によってはスペーサも)によって均一な間隔を
持って2枚の基板が貼り合わせられる。その後、両基板
の間に液晶材料359を注入する。液晶材料には公知の
液晶材料を用いれば良い。例えば、TN液晶の他に、電
場に対して透過率が連続的に変化する電気光学応答性を
示す、無しきい値反強誘電性混合液晶を用いることもで
きる。この無しきい値反強誘電性混合液晶には、V字型
の電気光学応答特性を示すものもある。このようにして
図6に示すアクティブマトリクス型液晶表示装置が完成
する。
導体層は、ソース領域404、ドレイン領域405、L
off領域406、Lov領域407、チャネル形成領
域408、中間領域409を含んでいる。Loff領域
406は第2の形状のゲート絶縁膜305bを介してゲ
ート電極318と重ならないように設けられている。ま
たLov領域407は第2の形状のゲート絶縁膜305
bを介してゲート電極318と重なるように設けられて
いる。このような構造はホットキャリア効果によるオフ
電流を低減する上で非常に効果的である。
ブルゲート構造としているが、本発明では画素TFTは
シングルゲート構造やその他のマルチゲート構造を有し
ていても良い。ダブルゲート構造とすることで実質的に
二つのTFTが直列された構造となり、オフ電流をさら
に低減することができるという利点がある。
チャネル型TFTであるが、pチャネル型TFTであっ
てもかまわない。
板は、画素部だけでなく駆動回路部にも最適な構造のT
FTを配置することにより、非常に高い信頼性を示し、
動作特性も向上しうる。
ットキャリア注入を低減させる構造を有するTFTを、
駆動回路部を形成するCMOS回路のnチャネル型TF
T403として用いる。なお、ここでいう駆動回路とし
ては、シフトレジスタ、バッファ、レベルシフタ、サン
プリング回路(サンプル及びホールド回路)などが含ま
れる。デジタル駆動を行う場合には、D/Aコンバータ
などの信号変換回路も含まれ得る。
ル型TFT(駆動回路用nチャネル型TFT)403の
半導体層は、ソース領域421、ドレイン領域422、
Lov領域423及びチャネル形成領域424を含んで
いる。
導体層は、ソース領域410、ドレイン領域411、L
ov領域412、チャネル形成領域413を含んでい
る。Lov領域412は第2の形状のゲート絶縁膜30
5bを介してゲート電極320と重なるように設けられ
ている。なお本実施例において駆動回路用pチャネル型
TFT402はLoff領域を有していないが、Lof
f領域を有する構成にしても良い。
チャネル長方向の長さ(以下単にゲート電極の幅と呼
ぶ)が異なっているため、ゲート電極をマスクとしてイ
オン注入を行うことにより、ゲート電極の厚さが異なる
ことによるイオンの侵入深さの違いを利用して、第1の
ゲート電極の下に位置する半導体層中のイオン濃度を、
第1のゲート電極の下に位置しない半導体層中のイオン
濃度より低くすることが可能である。
るために、エッチングで制御しなくてはならないのは第
1のゲート電極と第2のゲート電極の幅のみであり、L
off領域とLov領域の位置の制御が従来に比べて容
易になった。よって、Lov領域とLoff領域の微妙
な位置あわせが容易になり、所望の特性を有するTFT
を作製することも容易になった。
れたドレイン配線を形成するためのコンタクトホール
は、ゲート絶縁膜と第1の層間絶縁膜とをエッチングし
て形成する必要があったため、ドレイン配線と容量配線
と第1の層間絶縁膜とで保持容量を形成することが難し
かった。しかし本発明は第2の層間絶縁膜と第3の層間
絶縁膜の間に新たに中間配線を設けているので、画素T
FTのドレイン配線に接続された中間配線352と、第
1の層間絶縁膜344と、ゲート信号線と同時に形成さ
れた容量配線323とで保持容量を形成することができ
る。
ついて説明したが、本発明はこれに限定されず、反射型
の液晶表示装置であっても良い。また本実施例では画素
TFTがnチャネル型TFTである場合について説明し
たが、本発明はこれに限定されず、画素TFTはpチャ
ネル型TFTであっても良い。
域とLoff領域の両方を設ける場合について説明した
が、画素TFTがLov領域のみを有している構成にし
ても良い。また本実施例では駆動回路用TFTにLov
領域のみ設ける構成について説明したが、駆動回路用T
FTにLov領域とLoff領域の両方を設ける構成に
しても良い。
表示装置の画素部の上面図について説明する。
面図を示す。また図7(B)は本実施例の液晶表示装置
の画素部の回路図である。501はソース信号線、50
2はゲート信号線である。ソース信号線501上に設け
られている配線503は容量配線であり、ソース信号線
501と重なっている。
5を有している。半導体層505上にゲート信号線50
2の一部がゲート電極として設けられている。そして半
導体層505のソース領域とドレイン領域は、一方はソ
ース信号線501に、もう一方はドレイン配線510に
よって中間配線511に接続されている。容量配線50
3は、512で示す部分で第1の層間絶縁膜(図示せ
ず)と接しており、容量配線503と第1の層間絶縁膜
と中間配線511とは512で示す部分で保持容量を形
成している。
続されている。
せることが可能である。
容量配線と第1の層間絶縁膜と中間配線とで形成する構
成に加え、容量配線とゲート絶縁膜と半導体層とで形成
している例について説明する。なお図3〜図6で示した
物は同じ符号を用いる。
示す。本実施例の液晶表示装置は図5(B)で示した液
晶表示装置と、半導体層600を有している点が異なっ
ている。なおその他の構成については実施例1において
既に述べているので、本実施例の液晶表示装置の詳しい
構成については実施例1を参照し、ここでは説明を省略
する。
膜305bを間に挟んで第1の容量配線323a及び第
2の容量配線323bと重なっている。半導体層600
はチャネル形成領域603と、チャネル形成領域603
に接するように設けられた第1の不純物領域602と、
第1の不純物領域602に接するように設けられた第2
の不純物領域601とを有している。第1の不純物領域
602における不純物の濃度は第2の不純物領域601
における不純物の濃度よりも低い。また第1の不純物領
域602は第1の容量配線323aと、第1の形状のゲ
ート絶縁膜305bを間に挟んで重なっている。
領域603にチャネルが形成されるような電圧が、容量
配線323に常にかかっている。
って画素TFT201のドレイン領域405と電気的に
接続されている。また中間配線346は第2の層間絶縁
膜345に形成されたコンタクトホールを介して第2の
容量配線323b上の第1の層間絶縁膜344と接して
いる。
値を高くすることができる。なお保持容量の面積を大き
くすると開口率の低下によって液晶表示装置の輝度が低
くなってしまっていたが、本実施例の構成では、容量配
線323と第2の形状のゲート絶縁膜305bと半導体
層600とで形成される保持容量が、中間配線346と
第1の層間絶縁膜344と容量配線323とで形成され
る保持容量とが重なっているために、開口率の低下を抑
えつつ保持容量の容量値を高くすることができる。
型TFTである場合について説明したが、本発明はこれ
に限定されず、画素TFTはpチャネル型TFTであっ
ても良い。
て実施することが可能である。
蔽膜(ブラックマトリクス)とを同時に形成する例につ
いて説明する。なお図3〜図6で示した物は同じ符号を
用いる。
示す。本実施例の液晶表示装置は図5(B)で示した液
晶表示装置と、遮蔽膜701を有している点が異なって
いる。なおその他の構成については実施例1において既
に述べているので、本実施例の液晶表示装置の詳しい構
成については実施例1を参照し、ここでは説明を省略す
る。
に形成されたコンタクトホールを介して第2の容量配線
323b上の第1の層間絶縁膜344と接している。
に中間配線346と同時に形成される。遮蔽膜701を
設けることによって、液晶表示装置の外部からの光が画
素TFTのチャネル形成領域408に入射することによ
ってオフ電流が増加するのを防ぐことができる。
46と同時に形成することが可能であるため、工程数を
増やす必要がない。
配線346とを光を透過しにくい材料で形成することが
重要である。
型TFTである場合について説明したが、本発明はこれ
に限定されず、画素TFTはpチャネル型TFTであっ
ても良い。また本実施例では遮蔽膜を画素TFTのチャ
ネル形成領域408の上にのみ設けたが、本発明はこれ
に限定されない。駆動回路用のTFTのチャネル形成領
域上に遮蔽膜を設けても良い。
て実施することが可能である。
ドレイン配線を形成するために第1の形状のゲート絶縁
膜305b、第1の層間絶縁膜344、第2の層間絶縁
膜345、第3の層間絶縁膜347に設けられるコンタ
クトホールの形成の仕方について、実施例1とは異なる
例について説明する。なお図3〜図6で示した物は同じ
符号を用いる。
を示す。本実施例の液晶表示装置は図5(B)で示した
液晶表示装置と、コンタクトホールの構成が異なってい
る。なおその他の構成については実施例1において既に
述べているので、本実施例の液晶表示装置の詳しい構成
については実施例1を参照し、ここでは説明を省略す
る。
前に、第2の層間絶縁膜345に中間配線346を形成
するためのコンタクトホール設けるのと同時に、ソース
配線348〜350とドレイン配線351、352を形
成するためのコンタクトホールを第2の層間絶縁膜34
5に形成する。このとき第1の層間絶縁膜344および
第2の形状のゲート絶縁膜305bにはコンタクトホー
ルを設けない。
層間絶縁膜347を形成する。そして第3の層間絶縁膜
347、第1の層間絶縁膜344、第2の形状のゲート
絶縁膜305bにコンタクトホールを形成し、ソース領
域410、422、404とドレイン領域411、42
1、405とドレイン配線346に接続するように、ソ
ース配線348〜350とドレイン配線351、352
を形成する。
域410、422、404とドレイン領域411、42
1、405に接続するためのコンタクトホールを、第2
の層間絶縁膜345をエッチングすることなしに形成す
ることが出来、エッチングが簡単になる。
型TFTである場合について説明したが、本発明はこれ
に限定されず、画素TFTはpチャネル型TFTであっ
ても良い。
て実施することが可能である。
とTFTの半導体層との間に設ける例について説明す
る。なお図3〜図6で示した物は同じ符号を用いる。
を示す。本実施例の液晶表示装置は図5(B)で示した
液晶表示装置と、遮蔽膜801を有している点が異なっ
ている。なおその他の構成については実施例1において
既に述べているので、本実施例の液晶表示装置の詳しい
構成については実施例1を参照し、ここでは説明を省略
する。
半導体層304の下に遮蔽膜801を設けている。遮蔽
膜801は、画素TFTの半導体層304のチャネル形
成領域408と絶縁膜(本実施例では酸化膜)803を
間に挟んで重なっている。
遮蔽膜が形成された後の工程における加熱処理の温度に
耐えうる材料ならば、いずれの材料でも用いることが可
能であり、光を透過しにくい金属、シリコン、等を用い
ることが可能である。本実施例ではWを用いた。なお遮
蔽膜801の厚さは0.1μm〜0.5μm程度である
ことが好ましい。また酸化膜803の厚さは0.5μm
〜1.5μm程度であることが好ましい。さらに遮蔽膜
801と半導体層304との間の距離は0.1μm〜
0.5μm程度であることが好ましい。
半導体層304下側にのみ設けたが、本実施例はこれに
限定されない。同様に駆動回路用のTFTの半導体層3
02、303の下に遮蔽膜を設けてもかまわない。
から入射する光がチャネル形成領域に入射することによ
ってTFTのオフ電流が上がるのを防いでいる。
と、その上に形成された半導体層を結晶化させる際に、
半導体層が均一に結晶化されないという問題が起こって
しまう。よって、酸化膜803上には半導体層を直に形
成するので、半導体層を形成する前に酸化膜803の表
面を平坦化しておくことが好ましい。
ッシング)研磨を用いて酸化膜803を平坦化しても良
い。CMP研磨は公知の方法を用いて行うことができ
る。
合したものを用いて研磨を行う。電解溶液中において、
100kg/cm2の圧力を研磨パッドから加えて研磨
を行う。この研磨の際の圧力は50kg/cm2〜15
0kg/cm2程度の範囲から選択することができる。
また研磨を行う表面と研磨パッドとの隙間は0.1μm
として研磨を行う。
えることができ、なおかつ半導体層の結晶性が不均一に
なるのを防ぐことができる。
型TFTである場合について説明したが、本発明はこれ
に限定されず、画素TFTはpチャネル型TFTであっ
ても良い。
て実施することが可能である。
形成した後にゲート信号線を形成する例について説明す
る。
上面図を示す。なお図12(B)は図12(A)のA−
A’における断面図である。901はソース信号線、9
02はゲート信号線である。ゲート信号線902の下に
設けられている配線903は中間配線であり、ゲート信
号線902と重なっている。
5を有している。半導体層905上にゲート信号線90
2に接続されたゲート電極920が設けられている。そ
して半導体層905のソース領域とドレイン領域は、一
方はソース配線921によってソース信号線901に、
もう一方はドレイン配線910によって容量配線911
に接続されている。中間配線903は、912で示す部
分で第1の層間絶縁膜923と接しており、中間配線9
03と第1の層間絶縁膜923と容量配線911とで保
持容量912を形成している。
続されている。
膜924と第3の層間絶縁膜925の間に設けている。
そのために中間配線をゲート信号線902と重ねて設け
ることができるので、開口率を上げることができる。
て半導体層として用いる結晶質半導体膜を、触媒元素を
用いた熱結晶化法により形成する例を示す。触媒元素を
用いる場合、特開平7−130652号公報、特開平8
−78329号公報で開示された技術を用いることが望
ましい。
開示されている技術を本発明に適用する場合の例を図1
3に示す。まず基板1201に酸化シリコン膜1202
を設け、その上に非晶質シリコン膜1203を形成し
た。さらに、重量換算で10ppmのニッケルを含む酢
酸ニッケル塩溶液を塗布してニッケル含有層1204を
形成した。(図13(A))
後、500〜650℃で4〜12時間、例えば550
℃、8時間の熱処理を行い、結晶質シリコン膜1205
を形成した。こうして得られた結晶質シリコン膜120
5は非常に優れた結晶質を有した。(図13(B))
された技術は、触媒元素を選択的に添加することによっ
て、非晶質半導体膜の選択的な結晶化を可能としたもの
である。同技術を本発明に適用した場合について、図1
4で説明する。
膜1302を設け、その上に非晶質シリコン膜130
3、酸化シリコン膜1304を連続的に形成した。この
時、酸化シリコン膜1304の厚さは150nmとし
た。
グして、選択的に開孔部1305を形成し、その後、重
量換算で10ppmのニッケルを含む酢酸ニッケル塩溶
液を塗布した。これにより、ニッケル含有層1306が
形成され、ニッケル含有層1306は開孔部1305の
底部のみで非晶質シリコン膜1302と接触した。(図
14(A))
例えば570℃、14時間の熱処理を行い、結晶質シリ
コン膜1307を形成した。この結晶化の過程では、ニ
ッケルが接した非晶質シリコン膜の部分が最初に結晶化
し、そこから横方向へと結晶化が進行する。こうして形
成された結晶質シリコン膜1307は棒状または針状の
結晶が集合して成り、その各々の結晶は巨視的に見れば
ある特定の方向性をもって成長しているため、結晶性が
揃っているという利点がある。(図14(B))
媒元素は、ニッケル(Ni)の以外にも、ゲルマニウム
(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(S
n)、鉛(Pb)、コバルト(Co)、白金(Pt)、
銅(Cu)、金(Au)、といった元素を用いても良
い。
(結晶質シリコン膜や結晶質シリコンゲルマニウム膜な
どを含む)を形成し、パターニングを行えば、結晶質T
FTの半導体層を形成することができる。本実施例の技
術を用いて、結晶質半導体膜から作製されたTFTは、
優れた特性が得られるが、そのため高い信頼性を要求さ
れてあいた。しかしながら、本発明のTFT構造を採用
することで、本実施例の技術を最大限に生かしたTFT
を作製することが可能となった。
成する方法として、非晶質半導体膜を初期膜として前記
触媒元素を用いて結晶質半導体膜を形成した後で、その
触媒元素を結晶質半導体膜から除去する工程を行った例
について、図15を用いて説明する。本実施例ではその
方法として、特開平10−135468号公報または特
開平10−135469号公報に記載された技術を用い
た。
膜の結晶化に用いた触媒元素を結晶化後にリンのゲッタ
リング作用を用いて除去する技術である。同技術を用い
ることで、結晶質半導体膜中の触媒元素の濃度を1×1
017atms/cm3以下、好ましくは1×1016atms/cm3にま
で低減することができる。
表される無アルカリガラス基板を用いた。図15(A)
では、実施例4で示した結晶化の技術を用いて、下地1
402、結晶質シリコン膜1403が形成された状態を
示している。そして、結晶質シリコン膜1403の表面
にマスク用の酸化シリコン膜1404が150nmの厚
さに形成され、パターニングにより開孔部が設けられ、
結晶質シリコン膜を露出させた領域を設けてある。そし
て、リンを添加する工程を実施して、結晶質シリコン膜
にリンが添加された領域1405が設けられた。
0℃、5〜24時間、例えば600℃、12時間の熱処
理を行うと、結晶質シリコン膜にリンが添加された領域
1405がゲッタリングサイトとして働き、結晶質シリ
コン膜1403に残存していた触媒元素はリンが添加さ
れた領域1405に偏析させることができた。
4と、リンが添加された領域1405とをエッチングし
て除去することにより、結晶化の工程で使用した触媒元
素の濃度を1×1017atms/cm3以下にまで低減された結
晶質シリコン膜を得ることができた。この結晶質シリコ
ン膜はそのまま本発明のTFTの半導体層として使用す
ることができた。
方法のについて説明する。図16に、本実施例の液晶表
示装置の一例をブロック図で示す。
2はゲート信号線駆動回路、1603は画素部を示して
いる。本実施例ではソース信号線駆動回路とゲート信号
線駆動回路とを1つづつ設けたが、本発明はこの構成に
限定されない。ソース信号線駆動回路を2つ設けても良
いし、ゲート信号線駆動回路を2つ設けても良い。
レジスタ回路1601_1、レベルシフト回路1601
_2、サンプリング回路1601_3を有している。な
おレベルシフト回路は必要に応じて用いればよく、必ず
しも用いなくとも良い。また本実施例においてレベルシ
フト回路1601_2はシフトレジスタ回路1601_
1とサンプリング回路1601_3との間に設ける構成
としたが、本発明はこの構成に限定されない。シフトレ
ジスタ回路1601_1の中にレベルシフト回路160
1_2が組み込まれている構成にしても良い。
信号(SP)がシフトレジスタ回路1601_1に入力
される。そしてシフトレジスタ回路1601_1からビ
デオ信号をサンプリングするためのサンプリング信号が
出力される。出力されたサンプリング信号はレベルシフ
ト回路1601_2に入力され、その電位の振幅を大き
くされて出力される。
れたサンプリング信号は、サンプリング回路1601_
3に入力される。そして同時にソース信号線駆動回路1
601の外部からビデオ信号が、ビデオ信号線(図示せ
ず)を介してサンプリング回路1601_3に入力され
る。
入力されたビデオ信号がサンプリング信号によってそれ
ぞれサンプリングされ、ソース信号線1604を介して
所定の画素に入力される。
路1601に接続されたソース信号線1604と、ゲー
ト信号線駆動回路1602に接続されたゲート信号線1
605とが交差している。そのソース信号線1604と
ゲート信号線1605とに囲まれた領域に、画素160
6の薄膜トランジスタ(画素TFT)1607と、対向
電極と画素電極の間に液晶を挟んだ液晶セル1608
と、保持容量1609とが設けられている。
回路1602からゲート信号線1605を介して入力さ
れる選択信号により動作する。ソース信号線1604に
入力されたビデオ信号は、画素TFT1607により選
択され、同時に所定の画素電極に書き込まれる。
1601とゲート信号線駆動回路1602とを、画素部
1603が形成されている基板上に形成しているが、本
発明はこれに限定されない。ソース信号線駆動回路16
01とゲート信号線駆動回路1602とをICチップ上
に形成し、FPCやTABを介して画素部1603と接
続されていても良い。
本実施例に示した駆動方法に限定されない。
施することが可能である。
の導電層を形成する第1のエッチング処理を1回のエッ
チング条件で行ったが、ゲート絶縁膜の膜減り及び形状
の均一性を向上させるため、複数回のエッチング条件で
行ってもよい。本実施例では第1のエッチング処理を2
回のエッチング条件で第1の形状の導電層を形成する例
を示す。
状が形成され、チャネル形成領域の両側にLDD領域が
形成されるが、本実施例は、駆動回路用nチャネル型い
TFTにおける導電層近傍の片側の断面拡大図である図
18を用い、作製工程に従って説明する。なお、簡略化
のため、下地膜と基板は図示していない。
じ状態を得る。ただし、実施例1では第1の導電膜とし
てTaを用いたが、本実施例では第1の導電膜として非
常に耐熱性の高いTaNを用いた。第1の導電膜は、膜
厚20〜100nmとし、第2の導電膜は、膜厚100
〜400nmとすればよく、本実施例では、膜厚30n
mのTaNからなる第1の導電膜と膜厚370nmのW
からなる第2の導電膜を積層形成した。
スク1505aを形成し、ICP法によりエッチングを
行って第1の形状の第2の導電層1504aを形成す
る。ここでは、TaNと選択比が高いエッチングガスと
してCF4とCl2とO2からなる混合ガスを用いたた
め、図18(A)に示した状態を得ることができる。表
1に様々なエッチング条件と第2の導電層(W)のエッ
チングレート、第1の導電層(TaN)のエッチングレ
ート、または第2の導電層(W)のテーパー角との関係
を示す。
図18(A)の右上図に示したように、水平面と材料層
の側面とがなす角を指している。また、本明細書中では
便宜上、テーパー角を有している側面をテーパー状と呼
び、テーパー状を有している部分をテーパー部と呼ぶ。
とがなす角(テーパー角α1)は、第1のエッチング条
件を、例えば表1中の条件4〜15のいずれか一に設定
することで19度〜70度の範囲で自由に設定すること
ができる。なお、エッチング時間は実施者が適宜設定す
ればよい。
半導体層、1502はゲート絶縁膜、1503は第1の
導電膜である。
た状態で、第2のエッチング条件とし、エッチングを行
って、第1の形状の第1の導電層1503aを形成す
る。なお、第2のエッチング条件でのエッチングの際、
ゲート絶縁膜1502も若干エッチングされて第1の形
状のゲート絶縁膜1502aとなる。ここでは、第2の
エッチング条件のエッチングガスとしてCF4とCl2か
らなる混合ガスを用いた。第2のエッチング条件とし
て、例えば、表1の条件1〜3のいずれか一を用いれば
よい。このように第1のエッチング処理を2回のエッチ
ング条件で行うことによって、ゲート絶縁膜1502の
膜減りを抑えることができる。(図18(B))
グ条件のエッチングを行った際、第1の形状の第2の導
電層1504aも若干、エッチングされるが微小(約
0.15μm程度、即ち線幅全体で0.3μm程度)で
あるため図18(A)と同一形状として図示した。
た状態で、第2のエッチング処理を行い、図18(C)
に示した第2の形状の導電層を得る。本実施例では、第
2のエッチング処理として、CF4とCl2とO2からな
る混合ガスを用いたエッチング条件でエッチングを行っ
た。ここでのエッチング条件は、表1中の条件4〜15
のいずれか一条件を用い、エッチング時間を適宜設定す
ればよい。また、各導電層のチャネル長方向の幅もエッ
チング条件によって自由に設定することができる。この
第2のエッチング処理によって、第2の形状のマスク1
505b、第2の形状の第1の導電層1503b、第2
の形状の第2の導電層1504b、及び第2の形状のゲ
ート絶縁膜1502bが形成される。
電層1503bが第1のゲート電極、第2の形状の第2
の導電層1504bが第2のゲート電極に相当する。
テーパー角α1よりも大きいテーパー角α2を形成し、
第2の形状の第1の導電層1503bは非常に小さいテ
ーパー角βを形成する。
態としたまま、第1のドーピング処理を行う。(図18
(C))ここでは、n型を付与するリンをイオンドーピ
ング法を用い、第2の形状の第2の導電層1504bを
マスクとして半導体層1501に添加する。また、ここ
ではマスク1505bをそのままの状態としたまま第1
のドーピング処理を行ったが、マスク1505bを除去
した後に第1のドーピング処理を行ってもよい。
域1501a、1501bが形成される。また、ゲート
絶縁膜及び第1の導電層を挟んで第2の導電層と重なる
半導体層は、チャネル形成領域となる。なお、図示しな
いが、チャネル形成領域を挟んで両側に不純物領域15
01a、1501bが左右対称に形成される。
位置する材料層の膜厚が厚くなればなるほどイオンの注
入される深さが浅くなる。従って、ゲート絶縁膜を挟ん
で第1の導電層と重なる不純物領域1501a、即ち第
1のLDD領域(Lov領域)は、テーパー角βの側面を
有するテーパー状の部分の影響を受けて、半導体層中に
添加される不純物元素の濃度が変化する。膜厚が厚くな
ればなるほど不純物濃度が低減し、薄くなればなるほど
不純物濃度が増加している。
ングの条件によってはゲート絶縁膜にテーパー状の部分
が形成される場合もある。その場合もテーパー状の部分
の影響を受けて、半導体層中に添加される不純物元素の
濃度が変化する。
域1501b、第2のLDD領域(Loff領域)におい
て、ゲート絶縁膜の膜厚は、ほぼ一定であるので不純物
濃度もほぼ一定となる。
を覆うレジストマスクを形成する。画素TFTにおいて
は、ここでのレジストマスクのサイズを制御することで
Loff領域の長さが決定する。
導体に一導電型を付与する不純物元素、ここでは、n型
を付与するリンをイオンドーピング法を用い、第2の形
状の第1の導電層1503b及び第2の形状の第2の導
電層1504bをマスクとして半導体層1501に添加
する。第2のドーピング処理は、第1のドーピング処理
よりも高濃度のドーピングを行い、不純物領域1501
c、1501dを形成する。
たはドレイン領域は、第1のドーピング処理により添加
された不純物濃度に加え、さらに第2のドーピング処理
により高濃度となる。
純物領域1501cにはドーピングされず、不純物領域
1501aと同一の濃度分布を有する。従って、不純物
領域1501cも第1のLDD領域である。ただし、ド
ーピング条件によっては、さらに高濃度となる。その場
合には、第2のドーピング処理においても第1のドーピ
ング処理と同様にテーパー角βの側面を有するテーパー
状の部分の影響を受けて、半導体層中に添加される。
スクで覆われなかった領域のみにドーピングされてソー
ス領域またはドレイン領域が形成される。また、レジス
トマスクで覆われ、且つ導電層と重ならない第2のLD
D領域1501bはそのままの状態である。
去する。
の工程に従って図6(B)に示すアクティブマトリクス
基板を作製すればよい。
Tと、画素TFTとが作り分けられる。
縁膜を間に挟んで第2の導電層と重なるチャネル形成領
域と、該チャネル形成領域の両側に第1のLDD領域
と、該第1のLDD領域に接するソース領域またはドレ
イン領域とを備え、画素TFTは、ゲート絶縁膜を間に
挟んで第2の導電層と重なるチャネル形成領域と、該チ
ャネル形成領域の両側に第1のLDD領域と、該第1の
LDD領域に接する第2のLDD領域と、該第2のLD
D領域に接するソース領域またはドレイン領域を備え
る。
電層と重なる第1のLDD領域は、チャネル形成領域か
らの距離が増大するとともに不純物濃度が増加する濃度
分布を備えている。なお、第1のLDD領域における不
純物濃度は、少なくとも1×1017〜1×1018/cm
3の範囲で濃度勾配を有する領域を含んでいる。このよ
うにLDD領域において連続的な濃度勾配を有していれ
ば、オフ電流の低減に効果がある。また、第1のLDD
領域におけるチャネル長方向の長さが長ければ長いほど
信頼性が向上する。
ロンをドーピングする工程(図4(C)において、実際
には、149〜152に含まれるボロンは、第1のドー
ピング処理と同様に半導体層上に位置するテーパー状と
なっている第1の導電層の膜厚による影響を受け、不純
物領域中に添加される不純物元素の濃度は変化してい
る。膜厚が厚くなればなるほど不純物濃度が低減し、薄
くなればなるほど不純物濃度が増加している。
か一と自由に組み合わせることができる。
(CF4とCl2の混合ガス)に代えてSF6とCl2の混
合ガスを用いた場合、あるいはCF4とCl2とO2の混
合ガスに代えてSF6とCl2とO2の混合ガスを用いた
場合、ゲート絶縁膜1502との選択比が非常に高いの
でさらに膜減りを抑えることができる。
にエッチング条件によって第2の形状の第1のゲート電
極(TaN)は様々な形状となる。本実施例では、図1
9(A)の形状Aと図19(B)の形状Bとでシミュレ
ーションを行い、比較を行った。
を示した。図19(A)は、図18(D)と同一である
ので同じ符号を用いた。図20は、図19(A)におい
て第1のゲート電極(TaN)の膜厚を15nm〜40
nmとし、Lov長(Lov領域のチャネル長方向の長さ)
を0.4μm、0.8μm、1.5μmとした場合にお
ける電子温度との関係を示すグラフである。なお、チャ
ネル長方向における不純物元素の濃度分布(半導体層表
面から深さ10nmの濃度分布)は、図23に示したも
のを用いてシミュレーションを行った。ただし、第1の
ゲート電極側面の一部でテーパー角が変化しており、そ
の変化している箇所は、断面から見てゲート絶縁膜から
10nmの膜厚の位置であり、かつ、上面からみて第1
のゲート電極の端部から0.13μm離れた位置として
シミュレーションを行った。
示す。図19(B)は、図19(A)とは異なってお
り、側面の一部でテーパー角が変化している箇所はな
く、テーパー角γが形成されている。
700においても同様にシミュレーションを行い、第1
のゲート電極(TaN)の膜厚を15nm〜40nmと
し、Lov長を0.4μm、0.8μm、1.5μmとし
た場合における電子温度との関係を図21に示す。な
お、チャネル長方向における不純物元素の濃度分布は、
図23に示したものを用いてシミュレーションを行っ
た。
電極1700、即ちTaN膜厚が30nmの時、図22
にチャネル長方向の電界強度とLov長との関係と、Lov
長と電子温度との関係を示した。図22において、電界
強度と電子温度の示す傾向が、近似している。従って、
電子温度が低ければ、それだけTFTの劣化の程度が小
さくなる傾向を示すと言える。
示した図19(B)の形状のほうが低い電子温度を示し
ている。即ち、TFTの劣化の点から見れば、図19
(B)の形状とすると、電子温度を低下させることがで
きるため望ましい。
温度が低いことから、Lov長は長いほうがよいことが読
み取れる。
わせて実施することが可能である。
々な電子機器の表示媒体として用いることができる。
ラ、デジタルカメラ、プロジェクター(リア型またはフ
ロント型)、ヘッドマウントディスプレイ(ゴーグル型
ディスプレイ)、ゲーム機、カーナビゲーション、パー
ソナルコンピュータ、携帯情報端末(モバイルコンピュ
ータ、携帯電話または電子書籍等)などが挙げられる。
それらの一例を図17に示す。
2001、支持台2002、表示部2003等を含む。
本発明は表示部2003に適用することができる。
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6で構成される。本発明を表示部2102に適用するこ
とができる。
レイの一部(右片側)であり、本体2201、信号ケー
ブル2202、頭部固定バンド2203、スクリーン部
2204、光学系2205、表示部2206等を含む。
本発明は表示部2206に適用できる。
装置(具体的にはDVD再生装置)であり、本体230
1、記録媒体(DVD等)2302、操作スイッチ23
03、表示部(a)2304、表示部(b)2305等
を含む。表示部(a)2304は主として画像情報を表
示し、表示部(b)2305は主として文字情報を表示
するが、本発明はこれら表示部(a)、(b)230
4、2305に用いることができる。なお、記録媒体を
備えた画像再生装置には家庭用ゲーム機器なども含まれ
る。
あり、本体2401、映像入力部2402、表示部24
03、キーボード2404で構成される。本発明を表示
部2403に適用することができる。
あり、本体2501、表示部2502、アーム部250
3で構成される。本発明は表示部2502に適用するこ
とができる。
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例1〜11のどの
ような組み合わせからなる構成を用いても実現すること
ができる。
ト電極と第2のゲート電極のチャネル長方向(キャリア
が移動する方向)の長さ(以下単にゲート電極の幅と呼
ぶ)が異なっている。そのため、第1及び第2のゲート
電極をマスクとしてイオン注入を行うことにより、ゲー
ト電極の厚さが異なることによるイオンの侵入深さの違
いを利用して、第2のゲート電極の下に位置する半導体
層中のイオン濃度を、第2のゲート電極の下に位置せ
ず、かつ第1のゲート電極の下に位置する半導体層中の
イオン濃度より低くすることが可能である。そしてさら
に、第2のゲート電極の下に位置せず、かつ第1のゲー
ト電極の下に位置する半導体層中のイオン濃度を、第1
のゲート電極の下に位置しない半導体層中のイオン濃度
より低くすることが可能である。
るために、エッチングで制御しなくてはならないのは第
1のゲート電極と第2のゲート電極の幅のみであり、L
off領域とLov領域の位置の制御が従来に比べて容
易になった。よって、Lov領域とLoff領域の微妙
な位置あわせが容易になり、所望の特性を有するTFT
を作製することが容易になった。
層間絶縁膜の間に設けている。そのために中間配線をゲ
ート信号線またはソース信号線と重ねて設けることがで
きるので、開口率を上げることができる。
図。
図。
図。
図。
図。
回路図。
断面図。
図。
係を示すグラフ。
を示すグラフ。
との比較。
を示す図。
Claims (23)
- 【請求項1】絶縁表面上に形成された半導体層と、前記
半導体層に接するゲート絶縁膜と、前記ゲート絶縁膜に
接する第1のゲート電極と、前記第1のゲート電極に接
する第2のゲート電極とを有する液晶表示装置であっ
て、 前記半導体層は、チャネル形成領域と、前記チャネル形
成領域に接するLDD領域と、前記LDD領域に接する
ソース領域及びドレイン領域とを有しており、チャネル
長の方向における前記第1のゲート電極の幅は、チャネ
ル長の方向における前記第2のゲート電極の幅より広
く、 前記LDD領域は前記ゲート絶縁膜を間に挟んで前記第
1のゲート電極と重なっていることを特徴とする液晶表
示装置。 - 【請求項2】絶縁表面上に形成された半導体層と、前記
半導体層に接するゲート絶縁膜と、前記ゲート絶縁膜に
接する第1のゲート電極と、前記第1のゲート電極に接
する第2のゲート電極とを有する液晶表示装置であっ
て、 前記半導体層は、チャネル形成領域と、前記チャネル形
成領域に接するLDD領域と、前記LDD領域に接する
ソース領域及びドレイン領域とを有しており、チャネル
長の方向における前記第1のゲート電極の幅は、チャネ
ル長の方向における前記第2のゲート電極の幅より広
く、 前記LDD領域は前記ゲート絶縁膜を間に挟んで前記第
1のゲート電極と重なっており、 前記チャネル形成領域は前記ゲート絶縁膜を間に挟んで
前記第2のゲート電極と重なっていることを特徴とする
液晶表示装置。 - 【請求項3】絶縁表面上に形成された半導体層と、該半
導体層に接するゲート絶縁膜と、前記ゲート絶縁膜に接
する第1のゲート電極と、前記第1のゲート電極に接す
る第2のゲート電極とを含むTFTとを有する液晶表示
装置であって、 チャネル長の方向における前記第1のゲート電極の幅
は、チャネル長の方向における前記第2のゲート電極の
幅より広く、 前記第1のゲート電極は、端部における断面の形状がテ
ーパーであり、 前記半導体層は、チャネル形成領域と、前記チャネル形
成領域に接するLDD領域と、前記LDD領域に接する
ソース領域及びドレイン領域とを有しており、 前記LDD領域は前記ゲート絶縁膜を間に挟んで前記第
1のゲート電極と重なっており、 前記チャネル形成領域は前記ゲート絶縁膜を間に挟んで
前記第2のゲート電極と重なっていることを特徴とする
液晶表示装置。 - 【請求項4】請求項1乃至請求項3のいずれか1項にお
いて、前記LDD領域は前記第2のゲート電極をマスク
として前記半導体層に前記不純物を添加することによ
り、自己整合的に形成されていることを特徴とする液晶
表示装置。 - 【請求項5】請求項1乃至請求項4のいずれか1項にお
いて、前記LDD領域における不純物濃度は、少なくと
も1×1017〜1×1018/cm3の範囲で濃度勾配を
有する領域を含んでおり、チャネル形成領域からの距離
が増大するとともに不純物濃度が増加することを特徴と
する液晶表示装置。 - 【請求項6】絶縁表面上に形成された半導体層と、該半
導体層に接するゲート絶縁膜と、前記ゲート絶縁膜に接
する第1のゲート電極と、前記第1のゲート電極に接す
る第2のゲート電極とをそれぞれ含む画素TFT及び駆
動回路用TFTとを有する液晶表示装置であって、 チャネル長の方向における前記第1のゲート電極の幅
は、チャネル長の方向における前記第2のゲート電極の
幅より広く、 前記画素TFTの半導体層は、前記ゲート絶縁膜を間に
挟んで前記第2のゲート電極と重なるチャネル形成領域
と、前記チャネル形成領域に接し、かつ前記ゲート絶縁
膜を間に挟んで前記第1のゲート電極と重なる第1のL
DD領域と、前記第1のLDD領域に接する第2のLD
D領域と、前記第2のLDD領域に接するソース領域及
びドレイン領域とを有しており、 前記駆動回路用TFTの半導体層は、前記ゲート絶縁膜
を間に挟んで前記第2のゲート電極と重なるチャネル形
成領域と、該チャネル形成領域と接し、かつ前記ゲート
絶縁膜を間に挟んで前記第1のゲート電極と重なる第3
のLDD領域と、該第3のLDD領域と接するソース領
域またはドレイン領域とを含んでいることを特徴とする
液晶表示装置。 - 【請求項7】絶縁表面上に形成された半導体層と、該半
導体層に接するゲート絶縁膜と、前記ゲート絶縁膜に接
する第1のゲート電極と、前記第1のゲート電極に接す
る第2のゲート電極とをそれぞれ含む画素TFT及び駆
動回路用TFTとを有する液晶表示装置であって、 チャネル長の方向における前記第1のゲート電極の幅
は、チャネル長の方向における前記第2のゲート電極の
幅より広く、 前記第1のゲート電極は、端部における断面の形状がテ
ーパーであり、 前記画素TFTの半導体層は、前記ゲート絶縁膜を間に
挟んで前記第2のゲート電極と重なるチャネル形成領域
と、前記チャネル形成領域に接し、かつ前記ゲート絶縁
膜を間に挟んで前記第1のゲート電極と重なる第1のL
DD領域と、前記第1のLDD領域に接する第2のLD
D領域と、前記第2のLDD領域に接するソース領域及
びドレイン領域とを有しており、 前記駆動回路用TFTの半導体層は、前記ゲート絶縁膜
を間に挟んで前記第2のゲート電極と重なるチャネル形
成領域と、該チャネル形成領域と接し、かつ前記ゲート
絶縁膜を間に挟んで前記第1のゲート電極と重なる第3
のLDD領域と、該第3のLDD領域と接するソース領
域またはドレイン領域とを含んでいることを特徴とする
液晶表示装置。 - 【請求項8】請求項6または請求項7において、前記第
1のLDD領域における不純物濃度は、少なくとも1×
1017〜1×1018/cm3の範囲で濃度勾配を有する
領域を含んでおり、チャネル形成領域からの距離が増大
するとともに不純物濃度が増加することを特徴とする液
晶表示装置。 - 【請求項9】請求項6乃至請求項8のいずれか1項にお
いて、前記第3のLDD領域における不純物濃度は、少
なくとも1×1017〜1×1018/cm3の範囲で濃度
勾配を有する領域を含んでおり、チャネル形成領域から
の距離が増大するとともに不純物濃度が増加することを
特徴とする液晶表示装置。 - 【請求項10】請求項6乃至請求項9のいずれか1項に
おいて、前記第1のLDD領域または前記第3のLDD
領域は、前記第2のゲート電極をマスクとして前記半導
体層に前記不純物を添加することにより、自己整合的に
形成されていることを特徴とする液晶表示装置。 - 【請求項11】絶縁表面上に形成された半導体層と、ゲ
ート絶縁膜と、第1のゲート電極と、第2のゲート電極
と、第1の配線と、第2の配線と、第1の層間絶縁膜
と、第2の層間絶縁膜と、中間配線とを有する液晶表示
装置であって、 前記ゲート絶縁膜は前記半導体層を覆って前記絶縁表面
上に形成されており、 前記第1のゲート電極及び前記第1の配線は前記ゲート
絶縁膜に接して形成されており、 前記第2のゲート電極と前記第2の配線とは、それぞれ
前記第1のゲート電極と前記第1の配線とに接して形成
されており、 前記第1のゲート電極及び前記第1の配線は第1の導電
膜から形成されており、 前記第2のゲート電極及び前記第2の配線は第2の導電
膜から形成されており、 前記第1の層間絶縁膜は、前記第1及び第2のゲート電
極と、前記第1及び第2の配線と、前記ゲート絶縁膜と
を覆って形成されており、 前記第2の層間絶縁膜は、前記第1の層間絶縁膜上に形
成されており、 前記中間配線は、前記第2の層間絶縁膜に設けられたコ
ンタクトホールを介して前記第1の層間絶縁膜に接する
ように、前記第2の層間絶縁膜を覆って形成されてお
り、 前記中間配線は前記コンタクトホールにおいて、前記第
1の層間絶縁膜を間に介して前記第2の配線と重なって
おり、 前記半導体層は、チャネル形成領域と、前記チャネル形
成領域に接するLDD領域と、前記LDD領域に接する
ソース領域及びドレイン領域とを有しており、 チャネル長の方向における前記第1のゲート電極の幅
は、チャネル長の方向における前記第2のゲート電極の
幅より広く、 前記チャネル形成領域は前記ゲート絶縁膜を間に挟んで
前記第2のゲート電極と重なっており、 前記LDD領域は前記ゲート絶縁膜を間に挟んで前記第
1のゲート電極と重なっていることを特徴とする液晶表
示装置。 - 【請求項12】絶縁表面上に形成された半導体層と、ゲ
ート絶縁膜と、第1のゲート電極と、第2のゲート電極
と、第1の配線と、第2の配線と、第1の層間絶縁膜
と、第2の層間絶縁膜と、中間配線とを有する液晶表示
装置であって、 前記ゲート絶縁膜は前記半導体層を覆って前記絶縁表面
上に形成されており、 前記第1のゲート電極及び前記第1の配線は前記ゲート
絶縁膜に接して形成されており、 前記第2のゲート電極と前記第2の配線とは、それぞれ
前記第1のゲート電極と前記第1の配線とに接して形成
されており、 前記第1の層間絶縁膜は、前記第1及び第2のゲート電
極と、前記第1及び第2の配線と、前記ゲート絶縁膜と
を覆って形成されており、 前記第2の層間絶縁膜は、前記第1の層間絶縁膜上に形
成されており、 前記中間配線は、前記第2の層間絶縁膜に設けられた第
1のコンタクトホールを介して前記第1の層間絶縁膜に
接するように、前記第2の層間絶縁膜を覆って形成され
ており、 前記中間配線は前記第1のコンタクトホールにおいて、
前記第1の層間絶縁膜を間に介して前記第2の配線と重
なっており、 前記半導体層は、チャネル形成領域と、前記チャネル形
成領域に接するLDD領域と、前記LDD領域に接する
ソース領域及びドレイン領域とを有しており、 前記LDD領域は前記ゲート絶縁膜を間に挟んで前記第
1のゲート電極と重なっており、 前記チャネル形成領域は前記ゲート絶縁膜を間に挟んで
前記第2のゲート電極と重なっており、 前記中間配線は、前記ゲート絶縁膜と、前記第1の層間
絶縁膜と、第2の層間絶縁膜とに設けられた第2のコン
タクトホールを介して前記ソース領域または前記ドレイ
ン領域に接続されていることを特徴とする液晶表示装
置。 - 【請求項13】絶縁表面上に形成された半導体層と、ゲ
ート絶縁膜と、第1のゲート電極と、第2のゲート電極
と、第1の配線と、第2の配線と、第1の層間絶縁膜
と、第2の層間絶縁膜と、中間配線と、遮蔽膜とを有す
る液晶表示装置であって、 前記ゲート絶縁膜は前記半導体層を覆って前記絶縁表面
上に形成されており、 前記第1のゲート電極及び前記第1の配線は前記ゲート
絶縁膜に接して形成されており、 前記第2のゲート電極と前記第2の配線とは、それぞれ
前記第1のゲート電極と前記第1の配線とに接して形成
されており、 前記第1の層間絶縁膜は、前記第1及び第2のゲート電
極と、前記第1及び第2の配線と、前記ゲート絶縁膜と
を覆って形成されており、 前記第2の層間絶縁膜は、前記第1の層間絶縁膜上に形
成されており、 前記中間配線は、前記第2の層間絶縁膜に設けられたコ
ンタクトホールを介して前記第1の層間絶縁膜に接する
ように、前記第2の層間絶縁膜を覆って形成されてお
り、 前記中間配線は前記コンタクトホールにおいて、前記第
1の層間絶縁膜を間に介して前記第2の配線と重なって
おり、 前記半導体層は、チャネル形成領域と、前記チャネル形
成領域に接するLDD領域と、前記LDD領域に接する
ソース領域及びドレイン領域とを有しており、 前記LDD領域は前記ゲート絶縁膜を間に挟んで前記第
1のゲート電極と重なっており、 前記チャネル形成領域は前記ゲート絶縁膜を間に挟んで
前記第2のゲート電極と重なっており、 前記遮蔽膜は前記中間配線と同じ導電膜から形成されて
おり、 前記遮蔽膜は前記チャネル形成領域と重なるように前記
第2の層間絶縁膜上に形成されていることを特徴とする
液晶表示装置。 - 【請求項14】絶縁表面上に形成された半導体層と、ゲ
ート絶縁膜と、第1のゲート電極と、第2のゲート電極
と、第1の配線と、第2の配線と、第1の層間絶縁膜
と、第2の層間絶縁膜と、中間配線と、遮蔽膜とを有す
る液晶表示装置であって、 前記ゲート絶縁膜は前記半導体層を覆って前記絶縁表面
上に形成されており、 前記第1のゲート電極及び前記第1の配線は前記ゲート
絶縁膜に接して形成されており、 前記第2のゲート電極と前記第2の配線とは、それぞれ
前記第1のゲート電極と前記第1の配線とに接して形成
されており、 前記第1の層間絶縁膜は、前記第1及び第2のゲート電
極と、前記第1及び第2の配線と、前記ゲート絶縁膜と
を覆って形成されており、 前記第2の層間絶縁膜は、前記第1の層間絶縁膜上に形
成されており、 前記中間配線は、前記第2の層間絶縁膜に設けられた第
1のコンタクトホールを介して前記第1の層間絶縁膜に
接するように、前記第2の層間絶縁膜を覆って形成され
ており、 前記中間配線は前記第1のコンタクトホールにおいて、
前記第1の層間絶縁膜を間に介して前記第2の配線と重
なっており、 前記半導体層は、チャネル形成領域と、前記チャネル形
成領域に接するLDD領域と、前記LDD領域に接する
ソース領域及びドレイン領域とを有しており、 前記LDD領域は前記ゲート絶縁膜を間に挟んで前記第
1のゲート電極と重なっており、 前記チャネル形成領域は前記ゲート絶縁膜を間に挟んで
前記第2のゲート電極と重なっており、 前記中間配線は、前記ゲート絶縁膜と、前記第1の層間
絶縁膜と、第2の層間絶縁膜とに設けられた第2のコン
タクトホールを介して前記ソース領域または前記ドレイ
ン領域に接続されており、 前記遮蔽膜は前記中間配線と同じ導電膜から形成されて
おり、 前記遮蔽膜は前記チャネル形成領域と重なるように前記
第2の層間絶縁膜上に形成されていることを特徴とする
液晶表示装置。 - 【請求項15】基板上に形成された遮光膜と、前記遮光
膜を覆って前記基板上に形成された絶縁膜と、前記絶縁
膜上に形成された半導体層と、前記半導体層に接するゲ
ート絶縁膜と、前記ゲート絶縁膜に接する第1のゲート
電極と、前記第1のゲート電極に接する第2のゲート電
極とを有する液晶表示装置であって、 前記半導体層は、チャネル形成領域と、前記チャネル形
成領域に接するLDD領域と、前記LDD領域に接する
ソース領域及びドレイン領域とを有しており、 前記LDD領域は前記ゲート絶縁膜を間に挟んで前記第
1のゲート電極と重なっており、 前記チャネル形成領域は前記ゲート絶縁膜を間に挟んで
前記第2のゲート電極と重なっており、 前記遮光膜は前記絶縁膜を介して前記チャネル形成領域
と重なっていることを特徴とする液晶表示装置。 - 【請求項16】請求項15において、前記絶縁膜はCM
P研磨によって平坦化されていることを特徴とする液晶
表示装置。 - 【請求項17】請求項1乃至請求項16のいずれか1項
に記載の前記液晶表示装置を用いることを特徴とするビ
デオカメラ。 - 【請求項18】請求項1乃至請求項16のいずれか1項
に記載の前記液晶表示装置を用いることを特徴とする画
像再生装置。 - 【請求項19】請求項1乃至請求項16のいずれか1項
に記載の前記液晶表示装置を用いることを特徴とするヘ
ッドマウントディスプレイ。 - 【請求項20】請求項1乃至請求項16のいずれか1項
に記載の前記液晶表示装置を用いることを特徴とするパ
ーソナルコンピュータ。 - 【請求項21】絶縁表面上に半導体層を形成する工程
と、 前記半導体層に接するようにゲート絶縁膜を形成する工
程と、 前記ゲート絶縁膜に接するように第1の導電膜を形成す
る工程と、 前記第1の導電膜に接するように第2の導電膜を形成す
る工程と、 前記第1の導電膜と前記第2の導電膜をパターニングし
て第1のゲート電極と第2のゲート電極とを形成する工
程と、 前記半導体層の前記第1及び第2のゲート電極が形成さ
れている方から前記半導体層に第1の不純物を添加する
工程と、 前記第1のゲート電極と前記第2のゲート電極とを覆っ
て前記半導体層上にマスクを形成し、前記半導体層の前
記マスクが形成されている方から前記第1の不純物と同
じ導電型を有する第2の不純物を添加することで、前記
半導体層中にチャネル形成領域と、前記チャネル形成領
域に接する第1のLDD領域と、前記第1のLDD領域
に接する第2のLDD領域と、前記第2のLDD領域に
接するソース領域及びドレイン領域とを形成する工程
と、 前記半導体層と、前記第1のゲート電極と、前記第2の
ゲート電極とを覆って、一層または複数の層からなる層
間絶縁膜を形成する工程と、 前記層間絶縁膜にコンタクトホールを形成する工程と、 前記コンタクトホールを介して前記ソース領域またはド
レイン領域と電気的に接続している画素電極を形成する
工程と、を有する液晶表示装置の作製方法であって、 チャネル長方向において、前記第1のゲート電極は前記
第2のゲート電極よりも長く、 前記チャネル形成領域は前記ゲート絶縁膜を間に挟んで
前記第2のゲート電極と重なっており、 前記第1のLDD領域は前記ゲート絶縁膜を間に挟んで
前記第1のゲート電極と重なっていることを特徴とする
液晶表示装置の作製方法。 - 【請求項22】絶縁表面上に半導体層を形成する工程
と、 前記半導体層に接するようにゲート絶縁膜を形成する工
程と、 前記ゲート絶縁膜に接するように第1の導電層と、第2
の導電層とを形成する工程と、 前記第1の導電層、前記第2の導電層をエッチングし
て、テーパー部を有する第1のゲート電極と、第2のゲ
ート電極を形成する工程と、 前記ゲート絶縁膜を通過させて前記半導体層に一導電型
を付与する不純物元素を添加し、第2のLDD領域を形
成すると同時に、前記第1のゲート電極のテーパ−部を
通過させて前記半導体層に一導電型を付与する不純物元
素を添加し、前記半導体層の端部に向かって不純物濃度
が増加する第1のLDD領域を形成する工程と、 前記テーパー部を有する第1のゲート電極と第2のゲー
ト電極をマスクとして一導電型を付与する不純物元素を
添加してソース領域またはドレイン領域を形成する工程
と、 前記半導体層と、前記第1のゲート電極と、前記第2の
ゲート電極とを覆って、一層または複数の層からなる層
間絶縁膜を形成する工程と、 前記層間絶縁膜にコンタクトホールを形成する工程と、 前記コンタクトホールを介して前記ソース領域またはド
レイン領域と電気的に接続している画素電極を形成する
工程と、を有する液晶表示装置の作製方法。 - 【請求項23】絶縁表面上に半導体層を形成する工程
と、 前記半導体層に接するようにゲート絶縁膜を形成する工
程と、 前記ゲート絶縁膜に接するように第1の導電膜を形成す
る工程と、 前記第1の導電膜に接するように第2の導電膜を形成す
る工程と、 前記第2の導電膜をエッチングし、第1の形状の第2の
導電層とを形成する工程と、 前記第1の導電膜をエッチングし、第1の形状の第1の
導電層を形成する工程と、 前記第1の形状の第1の導電層、前記第1の形状の第2
の導電層をエッチングして、テーパー部を有する第1の
ゲート電極と、第2のゲート電極とを形成する工程と、 前記ゲート絶縁膜を通過させて前記半導体層に一導電型
を付与する不純物元素を添加し、第2のLDD領域を形
成すると同時に、前記第1のゲート電極のテーパ−部を
通過させて前記半導体層に一導電型を付与する不純物元
素を添加し、前記半導体層の端部に向かって不純物濃度
が増加する第1のLDD領域を形成する工程と、 前記テーパー部を有する第1のゲート電極と第2のゲー
ト電極をマスクとして一導電型を付与する不純物元素を
添加してソース領域またはドレイン領域を形成する工程
と、 前記半導体層と、前記第1のゲート電極と、前記第2の
ゲート電極とを覆って、一層または複数の層からなる層
間絶縁膜を形成する工程と、 前記層間絶縁膜にコンタクトホールを形成する工程と、 前記コンタクトホールを介して前記ソース領域またはド
レイン領域と電気的に接続している画素電極を形成する
工程と、を有する液晶表示装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001079623A JP4712208B2 (ja) | 2000-03-27 | 2001-03-21 | 半導体装置の作製方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000086720 | 2000-03-27 | ||
JP2000086720 | 2000-03-27 | ||
JP2000-86720 | 2000-03-27 | ||
JP2001079623A JP4712208B2 (ja) | 2000-03-27 | 2001-03-21 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001345453A true JP2001345453A (ja) | 2001-12-14 |
JP2001345453A5 JP2001345453A5 (ja) | 2008-04-24 |
JP4712208B2 JP4712208B2 (ja) | 2011-06-29 |
Family
ID=18602844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001079623A Expired - Lifetime JP4712208B2 (ja) | 2000-03-27 | 2001-03-21 | 半導体装置の作製方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7218361B2 (ja) |
JP (1) | JP4712208B2 (ja) |
KR (1) | KR100811583B1 (ja) |
CN (2) | CN1197141C (ja) |
MY (1) | MY135655A (ja) |
SG (1) | SG94792A1 (ja) |
TW (1) | TW513753B (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004047972A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2004103488A (ja) * | 2002-09-12 | 2004-04-02 | Pioneer Electronic Corp | 有機el表示装置及びその製造方法 |
JP2005183774A (ja) * | 2003-12-22 | 2005-07-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2006237528A (ja) * | 2005-02-28 | 2006-09-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2006269808A (ja) * | 2005-03-24 | 2006-10-05 | Mitsubishi Electric Corp | 半導体装置および画像表示装置 |
JP2006287205A (ja) * | 2005-03-07 | 2006-10-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US7332431B2 (en) | 2002-10-17 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
JP2008129609A (ja) * | 2006-11-24 | 2008-06-05 | Samsung Electronics Co Ltd | 液晶表示装置 |
US7387920B2 (en) | 2004-04-30 | 2008-06-17 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor array panel |
US7465966B2 (en) | 2003-03-19 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Film formation method and manufacturing method of semiconductor device |
KR20120028271A (ko) * | 2010-09-13 | 2012-03-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
KR101256446B1 (ko) | 2005-05-20 | 2013-04-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
US8570455B2 (en) | 2008-04-02 | 2013-10-29 | Nlt Technologies, Ltd. | Semiconductor device, semiconductor device manufacturing method, liquid crystal display device and electronic apparatus |
JP2018067723A (ja) * | 2005-07-22 | 2018-04-26 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP2018163356A (ja) * | 2009-10-21 | 2018-10-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001035808A (ja) | 1999-07-22 | 2001-02-09 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法 |
US6825488B2 (en) | 2000-01-26 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TW495854B (en) * | 2000-03-06 | 2002-07-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
US7525165B2 (en) * | 2000-04-17 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
US6706544B2 (en) * | 2000-04-19 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and fabricating method thereof |
TW480576B (en) * | 2000-05-12 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing same |
TWI286338B (en) | 2000-05-12 | 2007-09-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
TW504846B (en) * | 2000-06-28 | 2002-10-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
JP2002151698A (ja) | 2000-11-14 | 2002-05-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
SG160191A1 (en) * | 2001-02-28 | 2010-04-29 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
SG116443A1 (en) * | 2001-03-27 | 2005-11-28 | Semiconductor Energy Lab | Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same. |
JP4926329B2 (ja) * | 2001-03-27 | 2012-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法、電気器具 |
JP2003045874A (ja) | 2001-07-27 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
JP4256087B2 (ja) * | 2001-09-27 | 2009-04-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6773944B2 (en) * | 2001-11-07 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7344825B2 (en) * | 2002-04-04 | 2008-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device, and developing apparatus using the method |
JP4271413B2 (ja) * | 2002-06-28 | 2009-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4408012B2 (ja) * | 2002-07-01 | 2010-02-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4638115B2 (ja) * | 2002-07-05 | 2011-02-23 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
JP4454921B2 (ja) * | 2002-09-27 | 2010-04-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4683817B2 (ja) * | 2002-09-27 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7875419B2 (en) * | 2002-10-29 | 2011-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for removing resist pattern and method for manufacturing semiconductor device |
US7485579B2 (en) | 2002-12-13 | 2009-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7256079B2 (en) * | 2002-12-16 | 2007-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Evaluation method using a TEG, a method of manufacturing a semiconductor device having a TEG, an element substrate and a panel having the TEG, a program for controlling dosage and a computer-readable recording medium recoding the program |
JP2004200378A (ja) | 2002-12-18 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP4663963B2 (ja) * | 2003-02-17 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4373115B2 (ja) * | 2003-04-04 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4342826B2 (ja) * | 2003-04-23 | 2009-10-14 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
US7423343B2 (en) * | 2003-08-05 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof |
JP4055764B2 (ja) * | 2004-01-26 | 2008-03-05 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP4444035B2 (ja) * | 2004-04-21 | 2010-03-31 | シャープ株式会社 | 表示装置用アクティブマトリクス基板およびその製造方法 |
CN100385684C (zh) * | 2004-10-08 | 2008-04-30 | 中华映管股份有限公司 | 薄膜晶体管及其轻掺杂漏极区的制造方法 |
TWI382455B (zh) * | 2004-11-04 | 2013-01-11 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
JP3948472B2 (ja) | 2004-11-09 | 2007-07-25 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US8003449B2 (en) * | 2004-11-26 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a reverse staggered thin film transistor |
US20060197088A1 (en) * | 2005-03-07 | 2006-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
TWI408734B (zh) * | 2005-04-28 | 2013-09-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
US7638372B2 (en) | 2005-06-22 | 2009-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN101620336B (zh) * | 2005-09-15 | 2012-05-23 | 夏普株式会社 | 显示板 |
EP1770788A3 (en) | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
US7601566B2 (en) * | 2005-10-18 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8629490B2 (en) * | 2006-03-31 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode |
DE102006060734B4 (de) * | 2006-06-30 | 2014-03-06 | Lg Display Co., Ltd. | Flüssigkristalldisplay und Verfahren zu dessen Herstellung |
TWI329909B (en) * | 2007-03-16 | 2010-09-01 | Au Optronics Corp | Pixel structure of lcd and fabrication method thereof |
TWI333694B (en) * | 2007-06-29 | 2010-11-21 | Au Optronics Corp | Pixel structure and fabrication method thereof |
US8446551B2 (en) * | 2007-12-10 | 2013-05-21 | Teledyne Scientific & Imaging, Llc | Method and apparatus to reduce dielectric discharge in liquid crystal devices driven with high voltages |
US8461582B2 (en) * | 2009-03-05 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5981725B2 (ja) * | 2011-02-18 | 2016-08-31 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
KR20120140474A (ko) | 2011-06-21 | 2012-12-31 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치와, 이의 제조 방법 |
US8981368B2 (en) * | 2012-01-11 | 2015-03-17 | Sony Corporation | Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus |
US9841833B2 (en) * | 2015-06-30 | 2017-12-12 | Lg Display Co., Ltd. | Touch sensor integrated display device |
CN107393934B (zh) | 2017-08-14 | 2020-02-21 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
CN109920856B (zh) * | 2019-02-27 | 2021-03-19 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制造方法、阵列基板和显示装置 |
JP7409115B2 (ja) * | 2020-01-30 | 2024-01-09 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058847A (ja) * | 1998-07-31 | 2000-02-25 | Semiconductor Energy Lab Co Ltd | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 |
Family Cites Families (75)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4394182A (en) * | 1981-10-14 | 1983-07-19 | Rockwell International Corporation | Microelectronic shadow masking process for reducing punchthrough |
JPS59121876A (ja) | 1982-12-28 | 1984-07-14 | Toshiba Corp | 薄膜デバイス用ガラス基板 |
JPH0193103A (ja) * | 1987-10-03 | 1989-04-12 | Inoue Mtp Co Ltd | 磁性ポリマー複合体およびその製造方法 |
US5272100A (en) * | 1988-09-08 | 1993-12-21 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with T-shaped gate electrode and manufacturing method therefor |
JP2513023B2 (ja) * | 1988-10-24 | 1996-07-03 | 三菱電機株式会社 | 電界効果型半導体装置およびその製造方法 |
US5079606A (en) | 1989-01-26 | 1992-01-07 | Casio Computer Co., Ltd. | Thin-film memory element |
JP2622183B2 (ja) | 1990-04-05 | 1997-06-18 | シャープ株式会社 | アクティブマトリクス表示装置 |
JP2845303B2 (ja) * | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
JPH05243262A (ja) * | 1992-02-28 | 1993-09-21 | Citizen Watch Co Ltd | 半導体装置の製造方法 |
JP3254007B2 (ja) | 1992-06-09 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 薄膜状半導体装置およびその作製方法 |
US5643801A (en) | 1992-11-06 | 1997-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method and alignment |
JPH06148685A (ja) | 1992-11-13 | 1994-05-27 | Toshiba Corp | 液晶表示装置 |
JP3587537B2 (ja) * | 1992-12-09 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
EP0603866B1 (en) | 1992-12-25 | 2002-07-24 | Sony Corporation | Active matrix substrate |
KR100294026B1 (ko) * | 1993-06-24 | 2001-09-17 | 야마자끼 순페이 | 전기광학장치 |
US5923962A (en) | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
JP3431033B2 (ja) | 1993-10-29 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
US7081938B1 (en) | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
JP3398453B2 (ja) | 1994-02-24 | 2003-04-21 | 株式会社東芝 | 薄膜トランジスタの製造方法 |
JPH07302912A (ja) * | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US5491099A (en) * | 1994-08-29 | 1996-02-13 | United Microelectronics Corporation | Method of making silicided LDD with recess in semiconductor substrate |
JP3548237B2 (ja) * | 1994-08-29 | 2004-07-28 | シャープ株式会社 | 薄膜トランジスタ |
JP3464287B2 (ja) | 1994-09-05 | 2003-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JPH08125166A (ja) | 1994-10-19 | 1996-05-17 | Toshiba Corp | 固体撮像装置およびその製造方法 |
JPH08274336A (ja) | 1995-03-30 | 1996-10-18 | Toshiba Corp | 多結晶半導体薄膜トランジスタ及びその製造方法 |
JP3307181B2 (ja) | 1995-07-31 | 2002-07-24 | ソニー株式会社 | 透過型表示装置 |
US5612234A (en) * | 1995-10-04 | 1997-03-18 | Lg Electronics Inc. | Method for manufacturing a thin film transistor |
KR100206876B1 (ko) * | 1995-12-28 | 1999-07-01 | 구본준 | 모스전계효과트랜지스터 제조방법 |
TW335503B (en) | 1996-02-23 | 1998-07-01 | Semiconductor Energy Lab Kk | Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method |
DE19712233C2 (de) | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
US5731216A (en) * | 1996-03-27 | 1998-03-24 | Image Quest Technologies, Inc. | Method of making an active matrix display incorporating an improved TFT |
JPH1023351A (ja) | 1996-07-03 | 1998-01-23 | Toshiba Corp | 移動体用ワイドtvの自動振幅制御装置 |
JP3708637B2 (ja) | 1996-07-15 | 2005-10-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
KR100219117B1 (ko) * | 1996-08-24 | 1999-09-01 | 구자홍 | 박막트랜지스터 액정표시장치 및 그 제조방법 |
JP3597331B2 (ja) | 1996-10-24 | 2004-12-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3645377B2 (ja) | 1996-10-24 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 集積回路の作製方法 |
JPH10172762A (ja) * | 1996-12-11 | 1998-06-26 | Sanyo Electric Co Ltd | エレクトロルミネッセンス素子を用いた表示装置の製造方法及び表示装置 |
JP3468003B2 (ja) | 1996-12-20 | 2003-11-17 | ソニー株式会社 | 表示用薄膜半導体装置 |
US6088070A (en) * | 1997-01-17 | 2000-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode |
JPH10233511A (ja) | 1997-02-21 | 1998-09-02 | Toshiba Corp | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置 |
JPH10240162A (ja) | 1997-02-28 | 1998-09-11 | Sony Corp | アクティブマトリクス表示装置 |
JP3883641B2 (ja) * | 1997-03-27 | 2007-02-21 | 株式会社半導体エネルギー研究所 | コンタクト構造およびアクティブマトリクス型表示装置 |
US5889302A (en) | 1997-04-21 | 1999-03-30 | Advanced Micro Devices, Inc. | Multilayer floating gate field effect transistor structure for use in integrated circuit devices |
JP2000031488A (ja) | 1997-08-26 | 2000-01-28 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP4044187B2 (ja) | 1997-10-20 | 2008-02-06 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置およびその作製方法 |
US6369410B1 (en) * | 1997-12-15 | 2002-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
TWI226470B (en) * | 1998-01-19 | 2005-01-11 | Hitachi Ltd | LCD device |
US5853960A (en) | 1998-03-18 | 1998-12-29 | Trw Inc. | Method for producing a micro optical semiconductor lens |
JPH11274502A (ja) * | 1998-03-20 | 1999-10-08 | Toshiba Corp | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
US5986305A (en) * | 1998-03-30 | 1999-11-16 | Texas Instruments - Acer Incorporated | Semiconductor device with an inverse-T gate lightly-doped drain structure |
JP4312851B2 (ja) | 1998-04-27 | 2009-08-12 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
TW418539B (en) * | 1998-05-29 | 2001-01-11 | Samsung Electronics Co Ltd | A method for forming TFT in liquid crystal display |
JP3702096B2 (ja) | 1998-06-08 | 2005-10-05 | 三洋電機株式会社 | 薄膜トランジスタ及び表示装置 |
JP3883706B2 (ja) * | 1998-07-31 | 2007-02-21 | シャープ株式会社 | エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法 |
EP0984492A3 (en) | 1998-08-31 | 2000-05-17 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising organic resin and process for producing semiconductor device |
JP3141860B2 (ja) | 1998-10-28 | 2001-03-07 | ソニー株式会社 | 液晶表示装置の製造方法 |
US6617644B1 (en) | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US6420758B1 (en) * | 1998-11-17 | 2002-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity region overlapping a gate electrode |
US6909114B1 (en) | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
US6365917B1 (en) * | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP3107075B2 (ja) | 1998-12-14 | 2000-11-06 | 日本電気株式会社 | 液晶表示装置 |
US6259138B1 (en) | 1998-12-18 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith |
US6331473B1 (en) | 1998-12-29 | 2001-12-18 | Seiko Epson Corporation | SOI substrate, method for making the same, semiconductive device and liquid crystal panel using the same |
EP1031873A3 (en) | 1999-02-23 | 2005-02-23 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
EP1041641B1 (en) | 1999-03-26 | 2015-11-04 | Semiconductor Energy Laboratory Co., Ltd. | A method for manufacturing an electrooptical device |
CA2367482A1 (en) * | 1999-04-12 | 2000-10-19 | Kazuya Katagai | Iontophoresis device and energization method |
JP3711211B2 (ja) | 1999-05-26 | 2005-11-02 | シャープ株式会社 | 固体撮像装置 |
TW478014B (en) | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
JP4700156B2 (ja) | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP3386017B2 (ja) * | 1999-10-15 | 2003-03-10 | 日本電気株式会社 | 液晶表示装置用の薄膜トランジスタの製造方法 |
TW495854B (en) * | 2000-03-06 | 2002-07-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
TW504846B (en) * | 2000-06-28 | 2002-10-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
US7038294B2 (en) | 2001-03-29 | 2006-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planar spiral inductor structure with patterned microelectronic structure integral thereto |
US6740938B2 (en) | 2001-04-16 | 2004-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Transistor provided with first and second gate electrodes with channel region therebetween |
-
2001
- 2001-03-14 TW TW090105995A patent/TW513753B/zh not_active IP Right Cessation
- 2001-03-16 US US09/809,646 patent/US7218361B2/en not_active Expired - Lifetime
- 2001-03-21 MY MYPI20011333A patent/MY135655A/en unknown
- 2001-03-21 JP JP2001079623A patent/JP4712208B2/ja not_active Expired - Lifetime
- 2001-03-23 SG SG200101844A patent/SG94792A1/en unknown
- 2001-03-27 CN CNB011120738A patent/CN1197141C/zh not_active Expired - Lifetime
- 2001-03-27 CN CNB2004100850553A patent/CN100397218C/zh not_active Expired - Fee Related
- 2001-03-27 KR KR1020010016026A patent/KR100811583B1/ko not_active IP Right Cessation
-
2007
- 2007-02-28 US US11/679,936 patent/US7486344B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058847A (ja) * | 1998-07-31 | 2000-02-25 | Semiconductor Energy Lab Co Ltd | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4515043B2 (ja) * | 2002-05-17 | 2010-07-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2004047972A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2004103488A (ja) * | 2002-09-12 | 2004-04-02 | Pioneer Electronic Corp | 有機el表示装置及びその製造方法 |
US7332431B2 (en) | 2002-10-17 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
US7465966B2 (en) | 2003-03-19 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Film formation method and manufacturing method of semiconductor device |
JP2005183774A (ja) * | 2003-12-22 | 2005-07-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US7387920B2 (en) | 2004-04-30 | 2008-06-17 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor array panel |
JP2006237528A (ja) * | 2005-02-28 | 2006-09-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2006287205A (ja) * | 2005-03-07 | 2006-10-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2006269808A (ja) * | 2005-03-24 | 2006-10-05 | Mitsubishi Electric Corp | 半導体装置および画像表示装置 |
KR101256446B1 (ko) | 2005-05-20 | 2013-04-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
JP2018067723A (ja) * | 2005-07-22 | 2018-04-26 | 株式会社半導体エネルギー研究所 | 発光装置 |
US10103270B2 (en) | 2005-07-22 | 2018-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2008129609A (ja) * | 2006-11-24 | 2008-06-05 | Samsung Electronics Co Ltd | 液晶表示装置 |
US8570455B2 (en) | 2008-04-02 | 2013-10-29 | Nlt Technologies, Ltd. | Semiconductor device, semiconductor device manufacturing method, liquid crystal display device and electronic apparatus |
JP5440878B2 (ja) * | 2008-04-02 | 2014-03-12 | Nltテクノロジー株式会社 | 半導体装置及びその製造方法、並びに液晶表示装置及び電子機器 |
JP2018163356A (ja) * | 2009-10-21 | 2018-10-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
US10319744B2 (en) | 2009-10-21 | 2019-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
US10957714B2 (en) | 2009-10-21 | 2021-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
KR20120028271A (ko) * | 2010-09-13 | 2012-03-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
KR101890564B1 (ko) | 2010-09-13 | 2018-08-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN1197141C (zh) | 2005-04-13 |
CN1319781A (zh) | 2001-10-31 |
US7218361B2 (en) | 2007-05-15 |
US7486344B2 (en) | 2009-02-03 |
JP4712208B2 (ja) | 2011-06-29 |
SG94792A1 (en) | 2003-03-18 |
MY135655A (en) | 2008-06-30 |
US20010052950A1 (en) | 2001-12-20 |
US20070138480A1 (en) | 2007-06-21 |
CN100397218C (zh) | 2008-06-25 |
TW513753B (en) | 2002-12-11 |
KR100811583B1 (ko) | 2008-03-10 |
CN1598677A (zh) | 2005-03-23 |
KR20010090590A (ko) | 2001-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4712208B2 (ja) | 半導体装置の作製方法 | |
JP6495973B2 (ja) | 液晶表示装置 | |
JP5600762B2 (ja) | 半導体装置 | |
JP4741613B2 (ja) | 表示装置 | |
JP4485078B2 (ja) | 半導体装置の作製方法 | |
US6613614B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
US8357611B2 (en) | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof | |
US6337235B1 (en) | Semiconductor device and manufacturing method thereof | |
US20040108599A1 (en) | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof | |
US6492681B2 (en) | Semiconductor device | |
JP4531923B2 (ja) | 半導体装置 | |
JP4651773B2 (ja) | 半導体装置の作製方法 | |
KR100791233B1 (ko) | 디스플레이 장치 | |
JPH098311A (ja) | 薄膜半導体装置の製造方法とその構造 | |
JP4514867B2 (ja) | 薄膜トランジスタ及びその作製方法、半導体装置 | |
JP4485481B2 (ja) | 半導体装置の作製方法 | |
JP2008083731A (ja) | 半導体装置 | |
JP4704363B2 (ja) | 半導体装置の作製方法 | |
JP2002207465A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080312 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110323 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4712208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |