JP2001320168A - 配線基板およびその製造方法、ならびにそれを用いた電子装置 - Google Patents

配線基板およびその製造方法、ならびにそれを用いた電子装置

Info

Publication number
JP2001320168A
JP2001320168A JP2000354130A JP2000354130A JP2001320168A JP 2001320168 A JP2001320168 A JP 2001320168A JP 2000354130 A JP2000354130 A JP 2000354130A JP 2000354130 A JP2000354130 A JP 2000354130A JP 2001320168 A JP2001320168 A JP 2001320168A
Authority
JP
Japan
Prior art keywords
pattern
wiring
wiring board
ceramic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000354130A
Other languages
English (en)
Inventor
Atsushi Urakawa
淳 浦川
Mitsuyoshi Nishide
充良 西出
Isao Kato
功 加藤
Norio Yoshida
憲雄 吉田
Tomonori Ito
友教 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000354130A priority Critical patent/JP2001320168A/ja
Priority to GB0104068A priority patent/GB2362038B/en
Priority to US09/789,454 priority patent/US7009114B2/en
Priority to FR0102825A priority patent/FR2807284A1/fr
Priority to DE10164880A priority patent/DE10164880B4/de
Priority to DE10164879A priority patent/DE10164879B4/de
Priority to DE10110151A priority patent/DE10110151B4/de
Publication of JP2001320168A publication Critical patent/JP2001320168A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 微細かつ高精度のハンダ付けランドが形成さ
れた小型、高密度配線のセラミック多層配線基板を提供
すること。 【解決手段】 複数の表面配線パターン４にまたがり、
かつ、各表面配線パターンと交差するように、ライン状
の絶縁パターン８を有しており、この絶縁パターン８に
よって、ハンダ付けランド７が規定されているセラミッ
ク多層配線基板１。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、セラミック多層配
線基板等の配線基板およびその製造方法、ならびに、こ
の配線基板を備えた電子装置に関するものである。
【０００２】
【従来の技術】近年、移動体通信機器やコンピュータを
はじめとする電子装置は、その高性能化、小型化が進め
られており、これは、主として、ＬＳＩ等の半導体デバ
イスの高性能化やそれを実装する配線基板の高密度配線
化によって実現されている。特に、この種の配線基板と
しては、三次元配線化を可能にし、高い信頼性を有する
ことから、セラミック多層配線基板が有効である。
【０００３】また、各種半導体デバイスの高性能化や小
型化に伴って、セラミック多層配線基板には、多端子・
狭ピッチの接続ができること、配線密度が高いこと、高
周波信号を扱うことができること等が求められており、
特に、多端子・狭ピッチ化に対応するため、セラミック
多層配線基板の主面には、多数の微細なハンダ付けラン
ドが備えられる。
【０００４】そして、配線パターンの一部をハンダ付け
ランドとして有したセラミック多層配線基板において
は、ハンダリフロー時のハンダ濡れ広がりやハンダ流れ
出しを防ぐため、ハンダの付着を望まない領域に、ハン
ダに対する濡れ性の低いハンダレジストを形成し、ハン
ダレジスト層を形成するといった手法が知られている。
【０００５】
【発明が解決しようとする課題】従来、ハンダ付けラン
ドを規定するためのハンダレジスト層は、セラミック多
層配線基板上のハンダ付けランドを除いた全面あるいは
ほぼ全面に形成されていた。例えば特開平１０−１０７
４４２号公報には、実装部品の接続パッドや端子電極と
なる領域（ハンダ付けランド）以外の全面にオーバーコ
ート層を形成したセラミック多層配線基板が開示されて
おり、また、特開平１１−２５１７２３号公報には、コ
ンデンサや発振器等の実装部品を搭載するための接続パ
ッド以外、実装部品の下部近辺以外のほぼ全面にわたっ
て絶縁層を形成したセラミック多層配線基板が開示され
ている。
【０００６】ところで、セラミック多層配線基板上にて
ハンダ形成領域を規定するオーバーコート層や絶縁層
は、有機ビヒクルにセラミック粉末やガラス粉末を添加
・混合した絶縁ペーストのスクリーン印刷によって形成
されるのが一般的である。
【０００７】しかしながら、スクリーン印刷に使用され
るスクリーン版は、細いワイヤーを編んだメッシュとペ
ーストの通過領域を規定するエマルジョンとからなって
おり、微小領域を除いた幅広い領域に絶縁層を形成しよ
うとする場合は、エマルジョンの割合が少なくなるた
め、それが変形し易くなり、これによって、エマルジョ
ンの内側に絶縁ペーストが回り込み、塗布された絶縁ペ
ーストが滲んでしまうことがある。
【０００８】特に、上述したように、高性能かつ小型の
半導体デバイスを多端子・狭ピッチで実装するために
は、セラミック多層配線基板の主面上に多数の微細なハ
ンダ付けランドを形成しなければならなず、スクリーン
印刷法によってハンダ付けランド以外のほぼ全面に絶縁
層やオーバーコート層を形成する場合は、絶縁ペースト
のにじみによって、ハンダ付けランドがつぶれてしまい
易く、高精度で微細なハンダ付けランドを形成するのは
困難である。
【０００９】本発明は、上述した実情に鑑みてなされた
ものであり、その目的は、絶縁パターンによって規定さ
れる高精度かつ微細な領域、特にハンダ形成領域を有
し、小型化、高密度化に対応した配線基板およびその製
造方法、ならびに、それを用いた電子装置を提供するこ
とにある。
【００１０】
【課題を解決するための手段】すなわち、本発明は、配
線パターンを有した基板上に、前記配線パターンと交差
するとともに、前記配線パターンの一部をランドとして
規定するライン状の絶縁パターンが形成されていること
を特徴とする配線基板を提供するものである。
【００１１】また、本発明の配線基板においては、前記
基板上に、前記絶縁パターンに平行する他のライン状の
絶縁パターンが形成されていることを特徴とする。
【００１２】また、本発明の配線基板においては、前記
基板上に複数の前記配線パターンが形成されており、前
記絶縁パターンは、前記複数の配線パターンにまたがっ
て形成されていることを特徴とする。
【００１３】また、本発明の配線基板においては、前記
基板の少なくとも一方主面上に実装部品が搭載されてお
り、この実装部品は、前記ランドと電気的に接続されて
いることを特徴とする。
【００１４】また、本発明の配線基板において、前記絶
縁パターンは、前記ランドをハンダ形成領域として規定
するハンダレジストパターンであることを特徴とする。
【００１５】また、本発明の配線基板において、前記基
板は、複数層の内部配線パターンを有した多層配線基板
であることを特徴とする。
【００１６】また、本発明の配線基板において、前記基
板はセラミック基板であって、前記絶縁パターンはセラ
ミックを主とするパターンであることを特徴とする。
【００１７】また、本発明は、基板上に配線パターンを
形成する工程と、前記基板上に前記配線パターンと交差
するとともに、前記配線パターンの一部をランドとして
規定するライン状の絶縁パターンを形成する工程と、を
備えることを特徴とする配線基板の製造方法を提供する
ものである。
【００１８】また、本発明の配線基板の製造方法におい
ては、前記基板上に、前記絶縁パターンに平行する他の
ライン状の絶縁パターンを形成することを特徴とする。
【００１９】また、本発明の配線基板の製造方法におい
ては、前記基板上に複数の前記配線パターンを形成する
工程と、前記複数の配線パターンにまたがるように前記
絶縁パターンを形成する工程と、を備えることを特徴と
する。
【００２０】また、本発明の配線基板の製造方法におい
ては、前記基板上に、前記絶縁パターンに平行する他の
ライン状の絶縁パターンを形成することを特徴とする。
【００２１】また、本発明の配線基板の製造方法におい
ては、前記基板上に複数の前記配線パターンを形成する
工程と、前記複数の配線パターンにまたがるように前記
絶縁パターンを形成する工程と、を備えることを特徴と
する。
【００２２】また、本発明の配線基板の製造方法におい
ては、前記ランドと電気的に接続するように、前記基板
の少なくとも一方主面上に実装部品を搭載する工程、を
備えることを特徴とする。
【００２３】また、本発明の配線基板の製造方法におい
ては、前記絶縁パターンを、前記ランドをハンダ形成領
域として規定するハンダレジストパターンとして形成す
ることを特徴とする。
【００２４】また、本発明の配線基板の製造方法におい
ては、前記基板として、複数層の内部配線パターンを有
した多層配線基板を用いることを特徴とする。
【００２５】また、本発明の配線基板の製造方法におい
ては、セラミック基板上に前記配線パターンを形成する
工程と、前記絶縁パターンとしてセラミックパターンを
形成する工程と、を備えることを特徴とする。
【００２６】また、本発明の配線基板の製造方法におい
ては、セラミックグリーンシート上に前記配線パターン
を形成する工程と、前記セラミックグリーンシート上に
前記絶縁パターンを形成する工程と、前記セラミックグ
リーンシートを他のセラミックグリーンシートとともに
一括に圧着して圧着体を形成する工程と、前記圧着体を
焼成する工程と、を備えることを特徴とする。
【００２７】また、本発明は、本発明の配線基板を備え
ることを特徴とする電子装置を提供するものである。
【００２８】本発明の配線基板によれば、基板上に設け
られた配線パターンと交差するとともに、この配線パタ
ーンの一部をランドとして規定するように、ライン状の
絶縁パターンが形成されているので、この絶縁パターン
による高精度かつ微細な領域（ランド）、特ににじみの
少ないランドを形成することができ、各種の配線基板の
高密度配線化、小型化を達成できる。
【００２９】また、本発明の配線基板の製造方法によれ
ば、基板上に配線パターンを形成する工程と、この基板
上に配線パターンと交差するとともに、この配線パター
ンの一部をランドとして規定するライン状の絶縁パター
ンを形成する工程と、を備えているので、高精度かつ微
細な領域（ランド）、特ににじみの少ないランドが規定
され、高密度配線化された小型の配線基板を再現性良く
製造することができる。
【００３０】さらに、本発明の電子装置によれば、高密
度配線化、小型化を達成した配線基板を備えるので、移
動体通信機器やコンピュータをはじめとする電子装置の
小型・高性能化を達成できる。
【００３１】
【発明の実施の形態】以下、本発明を望ましい実施の形
態に基づいて説明する。 〔第１実施形態〕本実施の形態における配線基板は、図
１に示すように、セラミック多層配線基板１を基体と
し、このセラミック多層配線基板１の一方主面９上に
は、ハンダ１０を介して半導体デバイス１１を搭載した
セラミック多層モジュール１３である。
【００３２】ここで、セラミック多層配線基板１は、そ
の内部に、キャパシタや配線となる内部配線パターン２
を有しており、また、その一方主面９には表面配線パタ
ーン４が設けられている。さらに、セラミック多層基配
線基板１の他方主面には、その一部側面にかかるように
外部端子５が形成されており、セラミック多層モジュー
ル１３は、この外部端子５を介して図示しないマザーボ
ード等に接続される。また、セラミック多層配線基板１
の内部にはビアホール３および３ａが形成されており、
ビアホール３によって、内部配線パターン２同士、内部
配線パターン４と外部端子５とが接続されており、ビア
ホール３ａによって、内部配線パターン２と表面配線パ
ターン４とが接続されている。
【００３３】そして、セラミック多層配線基板１の一方
主面９には、表面配線パターン４と交差するように、ラ
イン状の絶縁パターン８が形成されている。この絶縁パ
ターン８は、ハンダ濡れ性が低く、ハンダレジストとな
るため、表面配線パターン４の一部がハンダ形成領域と
して規定され、これがハンダ付けランド７として機能す
る。すなわち、実装部品である半導体デバイス１１は、
ハンダ１０を介して、その一方主面９に形成されたハン
ダ付けランド７に電気的に接続されている。
【００３４】このセラミック多層モジュール１３は、以
下の手順で製造することができる。
【００３５】まず、セラミック多層配線基板１を構成す
る材料として、低温焼成可能なセラミック粉末に、有機
ビヒクルあるいは水系ビヒクルを適量添加し、混合し
て、セラミックグリーンシート用スラリーを調製する。
そして、このセラミックグリーンシート用スラリーをド
クターブレード法等によってキャリアフィルム上に塗布
してシート状に成形し、これを乾燥させ、セラミックグ
リーンシートを形成する。
【００３６】なお、低温焼成可能なセラミック粉末は、
Ａｇ、Ｃｕ、Ａｕ、Ｎｉ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ等の
金属粉末の融点以下（特に１０００℃以下）で焼成可能
なセラミック粉末であり、例えば、アルミナ等のセラミ
ック粉末に焼結助剤としてガラス成分を添加したガラス
複合系セラミック粉末、コージェライトやアノーサイト
等を析出する結晶化ガラス系セラミック粉末、あるい
は、酸化バリウム、酸化ケイ素、アルミナおよび酸化ホ
ウ素等を構成成分とする非ガラス系セラミック粉末であ
ってよい。
【００３７】また、有機ビヒクルは、ポリビニルアルコ
ール、エチルセルロース、アクリル樹脂、ポリビニルブ
チラール、メタクリル樹脂等のバインダと、トルエン、
テルピネオール、ブチルカルビトールアセテート、アル
コール類等の溶剤とからなるものであり、必要に応じ
て、各種の分散剤、可塑剤、活性剤等を添加してもよ
い。
【００３８】次いで、得られたセラミックグリーンシー
トに、必要に応じて、パンチング等によりビアホール用
孔を形成した後、このビアホール用孔にＡｇ、Ｃｕ、Ａ
ｕ、Ｎｉ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ等の金属粉末に有機
ビヒクルを添加・混合してなる導体ペーストを充填し、
ビアホール３や３ａを形成する。さらに、所定のセラミ
ックグリーンシートに対して、これと同様の導体ペース
トをスクリーン印刷して、内部配線パターン２や表面配
線パターン４となる導体パターンを形成する。
【００３９】次いで、一方主面９側のセラミックグリー
ンシート（最表層のセラミックグリーンシート）に絶縁
パターン８を形成する。ここで、この絶縁パターンは、
複数の表面配線パターン４にまたがって、かつ、これを
交差するようにライン状に形成される。また、絶縁パタ
ーン８は、絶縁性を有し、ハンダ濡れ性の低い厚膜組成
物によって形成する。この厚膜組成物は、例えば、ガラ
ス複合系セラミック粉末、結晶化ガラス系セラミック粉
末、非ガラス系セラミック粉末等の種々のセラミック粉
末に、有機ビヒクルあるいは水系ビヒクルを適量添加・
混合して調製したものである。
【００４０】そして、以上のような手順で作製した複数
のセラミックグリーンシートを順次積層することによっ
て、図２に示すような、未焼成のセラミック積層体１２
を得る。すなわち、未焼成のセラミック積層体１２は、
その一方主面９上にビアホール３ａと接続した表面配線
パターン４を複数有しており、この複数の表面配線パタ
ーン４にまたがって、かつ、これらと交差するように、
ライン状の絶縁パターン８が形成されている。
【００４１】その後、この未焼成のセラミック積層体１
２を一括に熱圧着した後、空気中、酸化雰囲気中あるい
は還元雰囲気中、１０００℃以下で焼成することによっ
て、図１に示したセラミック多層配線基板１をを形成す
る。なお、本実施の形態では、絶縁パターンを含めて一
括に圧着しているので、圧着後のセラミック積層体１２
の表面は平坦化されており、焼成後に得られるセラミッ
ク多層配線基板も同様である。
【００４２】そして、必要に応じて、表面配線パターン
４にメッキ処理や被膜処理等を施した後、各種の半導体
デバイス１１を、ハンダ１０を介して、セラミック多層
配線基板１のハンダ付けランド７に電気的に接続する。
これによって、同じく図１に示したセラミック多層モジ
ュール１３を完成する。
【００４３】すなわち、本実施の形態によれば、ライン
状の絶縁パターンをハンダ流れ止めとして必要な場所に
のみ形成しているので、その印刷面積を最小限にするこ
とができ、このため、表面配線パターンによる段差を有
した部分へのスクリーン印刷にもかかわらず、にじみが
少なくなり、微細なハンダ付けランドを形成することが
できる。
【００４４】また、特に、表面配線パターンおよび絶縁
パターンをその圧着、焼成前に形成するため、絶縁パタ
ーンは、圧着処理による表面寸法の変動や焼成収縮によ
るずれなどの影響を受けず、高精度の微細なハンダ付け
ランドを形成することができる。
【００４５】さらに、ライン状の絶縁パターンにより、
表面配線パターンが基板から剥がれ難くなり、表面配線
パターンの接着強度を改善させる他、基板のほぼ全面に
絶縁層やオーバーグレーズ層を形成したセラミック多層
配線基板に比べ、絶縁層材料と基板材料との焼成挙動差
や熱膨張係数差の違い等を緩和して、反りや歪みの少な
いセラミック多層配線基板が得られる。 〔第２実施形態〕本実施の形態における配線基板は、図
３に示すように、セラミック多層配線基板２１を基体と
し、このセラミック多層配線基板２１の一方主面２９上
に、ハンダ１０を介して半導体デバイス１１を搭載した
セラミック多層モジュール２３である。
【００４６】ここで、セラミック多層配線基板２１は、
第１実施形態と同様に、その内部に、内部配線パターン
２を有しており、また、その一方主面２９には、その一
端がハンダ付けランドとなる表面配線パターン４が設け
られている。さらに、その他方主面には、セラミック多
層モジュール２３が、図示しないマザーボード等に接続
されるように、外部端子５が形成されている。また、セ
ラミック多層配線基板２１の内部には、ビアホール３お
よび３ａが形成されており、ビアホール３によって、内
部配線パターン２同士、内部配線パターン４と外部端子
５とが接続されており、ビアホール３ａによって、内部
配線パターン２と表面配線パターン４とが接続されてい
る。
【００４７】そして、セラミック多層配線基板２１の一
方主面２９には、表面配線パターン４と交差するよう
に、平行した２本のライン状の絶縁パターン２８ａおよ
び２８ｂが形成されており、これらの絶縁パターン２８
ａおよび２８ｂは、ハンダレジストパターンとして機能
する。つまり、その平行した２本の絶縁パターン２８ａ
および２８ｂによって、表面配線パターン４の一部がハ
ンダ形成領域（ハンダ付けランド２７）として規定され
ている。そして、実装部品である半導体デバイス１１
は、ハンダ１０を介して、ハンダ付けランド２７に電気
的に接続されている。
【００４８】セラミック多層モジュール２３は、以下の
手順で製造することができる。
【００４９】まず、セラミック多層配線基板２１を構成
する材料として、上述した第１実施形態と同様にして、
セラミックグリーンシートを形成する。次いで、このセ
ラミックグリーンシートに、必要に応じて、パンチング
等によりビアホール用孔を形成した後、このビアホール
用孔に導体ペーストを充填し、ビアホール３や３ａを形
成する。次いで、所定のセラミックグリーンシートに対
して導体ペーストをスクリーン印刷することにより、内
部配線パターン２や表面配線パターン４となる導体パタ
ーンを形成する。
【００５０】さらに、一方主面２９側の最表層となるセ
ラミックグリーンシートには、表面配線パターン４の一
部をハンダ付けランド２７として規定する絶縁パターン
２８ａおよび２８ｂを形成する。ここで、絶縁パターン
２８ａおよび２８ｂは、厚膜組成物のスクリーン印刷等
によって形成する。
【００５１】そして、以上のような手順で作製した複数
のセラミックグリーンシートを順次積層することによっ
て、図４に示すような、未焼成のセラミック積層体２２
を得る。すなわち、図４に示すように、未焼成のセラミ
ック積層体２２の一方主面２９上には、ビアホール３ａ
と接続した複数の表面配線パターン４を有しており、こ
の複数の表面配線パターン４にまたがって、かつ、これ
らと交差するように、ライン状の絶縁パターン２８ａが
形成され、かつ、この絶縁パターン２８ａに平行する同
じくライン状の絶縁パターン２８ｂが、複数の表面配線
パターン４にまたがって、その一端を覆うように形成さ
れている。つまり、上述したように、これらの絶縁パタ
ーン２８ａおよび２８ｂは、表面配線パターン４の一部
をハンダ形成領域として規定し、これをハンダ付けラン
ド７として機能させている。
【００５２】その後、この未焼成のセラミック積層体２
２を一括して圧着した後、空気中、酸化雰囲気中あるい
は還元雰囲気中、例えば１０００℃以下で焼成すること
によって、図３に示したセラミック多層配線基板２１を
形成する。そして、半導体デバイス１１を、ハンダ１０
を介して、セラミック多層配線基板１の一方主面９に形
成されたハンダ付けランド７に電気的に接続することに
よって、同じく図３に示したセラミック多層モジュール
２３を完成する。
【００５３】すなわち、本実施形態によれば、ハンダ付
けランドを平行した２本のライン状絶縁パターンによっ
て規定しているので、絶縁パターンの形成位置がずれて
も、実質的なハンダ付けランドの面積が変化することな
く、このため、微小面積のハンダ付けランドを安定して
生産性良く形成することができる。また、平行した２本
のライン状絶縁パターンによってハンダ付けランドが規
定されているので、その印刷時に多少のずれがあった場
合でも、そのずれを緩和することができる。 〔第３実施形態〕本実施形態による配線基板は、図５に
示すように、一方主面３２上に、ビアホール３３と接続
する表面配線パターン３４を有し、さらに、表面配線パ
ターン３４の一部をハンダ付けランド３７として規定す
る絶縁パターン３５ａおよび３５ｂを有するセラミック
多層配線基板３１である。
【００５４】ここで、平行した２本の絶縁パターン３５
ａおよび３５ｂは、複数の表面配線パターン３４とそれ
ぞれ交差するようにライン状に形成されており、かつ、
２本の平行した絶縁パターン３５ａおよび３５ｂは矩形
状に形成されている。そして、矩形状の絶縁パターン３
５ａおよび３５ｂには、スクリーン版におけるエマルジ
ョンをつなげることによってこれを補強し、また、エマ
ルジョンの変形によるにじみを減少させることを目的と
して、その一部に非接続部３６ａおよび３６ｂがそれぞ
れ設けられている。
【００５５】さらに、セラミック多層配線基板３１の一
方主面３２には、その内部に形成された図示しない内部
配線パターンと接続したビアホール３３が、例えばビア
ホール３３ａのように、矩形状の絶縁パターン３５ａお
よび３５ｂの内側にも配置されている。また、表面配線
パターン３４は、例えば表面配線パターン３４ａのよう
に、他の表面配線パターンと配線幅の異なるもの、表面
配線パターン３４ｂのように、他の表面配線パターンと
はビアホール接続位置の異なるもの、さらに、表面配線
パターン３４ｃのように、絶縁パターン３５ａおよび３
５ｂと斜めに交差するようなものとして形成されてい
る。
【００５６】すなわち、本実施の形態によれば、表面配
線パターン３４の形成位置の自由度が高く、したがっ
て、それに接続するビアホール３３同士を任意の位置か
ら引き出すことが可能であり、小型・高性能のセラミッ
ク多層配線基板を実現できる。なお、絶縁パターン３５
ａおよび３５ｂには非接続部が設けられていなくてもよ
く、また、矩形状以外にも、例えば円状、スパイラル
状、ミアンダ状など、さまざまな形に形成することがで
きる。 〔第４実施形態〕本実施形態による配線基板は、図６に
示すように、ビアホール４２ａと接続する表面配線パタ
ーン４３ａ、ビアホールと接続していない表面配線パタ
ーン４３ｂ、ビアホール４３ｂと接続する表面配線パタ
ーン４３ｃを有し、各表面配線パターンの一部をハンダ
付けランド４４、４５、４６および４７として規定する
絶縁パターン４８ａ、４８ｂおよび４８ｃを備えたセラ
ミック多層配線基板４９である。
【００５７】さらに、表面配線パターン４３ａの一部が
絶縁パターン４８ａによってハンダ付けランド４４とし
て規定されており、表面配線パターン４３ｃの一部が絶
縁パターン４８ｃによってハンダ付けランド４７として
規定されている。さらに、表面配線パターン４３ｂに
は、絶縁パターン４８ｂによって、ハンダ付けランド４
５および４６が規定されている。
【００５８】すなわち、このような構造のセラミック多
層配線基板４９によれば、チップコンデンサ等のチップ
状電子部品間を表面配線パターン４３ｂによって電気的
に接続することができる。また、微細なハンダ付けラン
ドを形成できるので、これらチップ状電子部品の小型化
に十分に対応可能である。
【００５９】以上、本発明を望ましい実施形態について
説明したが、特に、本発明の第１実施形態、第２実施形
態においては、セラミックグリーンシート上に設けた配
線パターンと交差するようにライン状の配線パターンを
形成した後、このセラミックグリーンシートを他のセラ
ミックグリーンシートと共に一括に圧着し、しかる後、
これを焼成することによって、にじみ等が少なく高精度
で、かつ、高強度の絶縁パターンを形成することがで
き、配線基板の高密度配線化、小型化、高信頼性化を達
成できる。
【００６０】なお、本発明の配線基板は、上述した半導
体デバイスを実装したセラミック多層モジュールやセラ
ミック多層配線基板に限定されるものではない。
【００６１】すなわち、本発明の配線基板は、チップコ
ンデンサやチップＬＣフィルタ等の受動部品を実装した
モジュール品であってもよいし、マルチチップモジュー
ル用配線基板やハイブリッドＩＣ用配線基板等の配線基
板にも適用できる。また、基板は、セラミック基板に限
定されるものではなく、プリント配線基板やフレキシブ
ル基板等の樹脂基板であってもよい。
【００６２】また、セラミック配線基板の場合、単層の
セラミック配線基板、セラミック多層配線基板を問わな
いが、特に、セラミック多層配線基板の場合、その一方
主面あるいは両主面にキャビティが形成してあってもよ
いし、さらに、キャパシタやインダクタ、さらにはこれ
らの組み合わせによる受動素子を内蔵していてもよい。
また、セラミック多層配線基板は、グリーンシート積層
法によるものに限定されるものではなく、厚膜印刷法に
よって作製することもできる。
【００６３】さらに、本発明の電子装置は、前述のセラ
ミック多層配線基板、セラミック多層モジュールを備え
た、移動体通信機器、コンピュータ等の電子装置であっ
てよい。例えば、移動体通信機器の入出力信号処理部等
に、セラミック多層モジュール１３やセラミック多層モ
ジュール２３を使用することができる。
【００６４】また、上述した実施の形態では、絶縁パタ
ーンを形成するための厚膜組成物を各セラミックグリー
ンシートの圧着前に形成したが、これをセラミック積層
体の圧着後としてもよい。この場合、圧着後のセラミッ
ク積層体はその平坦性が高いため、厚膜組成物の印刷性
が向上するものの、そのスクリーン印刷後には、厚膜組
成物による凹凸が残ることがあるため、この凹凸が部品
実装やバンプ形成に不利な場合は、厚膜組成物のスクリ
ーン印刷後にプレス工程を入れることが望ましい。
【００６５】また、上述した実施の形態では、ライン状
の絶縁パターンにより規定される配線パターンの一部の
ランドがハンダ付けランドであり、そのランドと実装部
品とを電気的に接続する接続手段がハンダであるが、ラ
ンドがロウ付けランド、金バンプランドなどであり、接
続手段がロウ、金バンプなどであってもよい。
【００６６】さらに、本発明は、フリップチップ実装の
ような微細で多数のランドを要する配線基板に好適であ
る。また、ランドと半導体デバイス等の実装部品とを電
気的に接続するに際し、接続手段は、配線基板側にバン
プとして形成していてもよいし、ＢＧＡ（ボールグリッ
ドアレイ）のように、実装部品側に形成してもよい。
【００６７】また、本発明において、絶縁パターンの厚
さ、幅は特に限定されるものではないが、ハンダがこの
パターンを乗り越え無い程度の幅および厚みを有してい
ることが望ましい。また、絶縁パターンは、ハンダ濡れ
性の低いものであることが望ましい。
【００６８】次に、セラミック多層配線基板における絶
縁パターン（ハンダレジストパターン）を形成するため
の厚膜組成物を説明する。
【００６９】まず、この厚膜組成物は、未焼成セラミッ
ク体を構成するセラミック粉末と同一組成系のセラミッ
ク粉末を主成分とし、かつ、このセラミック粉末はその
中心粒径が前記未焼成セラミック体を構成するセラミッ
ク粉末のそれよりも小さいことが望ましい。これによ
り、未焼成セラミック体の優れた電気特性や形状安定性
を十分に確保したまま、これらを同時焼成することがで
きる。
【００７０】なお、前記の同一組成系とは、厚膜組成物
中のセラミック粉末の組成が、未焼成セラミック体を構
成するセラミック粉末に含まれる少なくとも１種の構成
成分と同一組成であることを意味する。例えば、未焼成
セラミック体を構成するセラミック粉末がＢａＯ−Ａｌ
2Ｏ3−ＳｉＯ2系セラミック粉末であれば、厚膜組成物
中のセラミック粉末は、ＢａＯ、Ａｌ2Ｏ3、ＳｉＯ2の
うち少なくとも１種を含有していればよい。
【００７１】また、厚膜組成物中のセラミック粉末の中
心粒径は、未焼成セラミック体を構成するセラミック粉
末の中心粒径よりも１０％以上小さいことが望ましい。
厚膜組成物中のセラミック粉末の中心粒径がこのような
範囲にあれば、その組成物中にガラス成分等を添加せず
とも、未焼成セラミック体の焼成条件下で厚膜組成物を
十分に緻密化できる。なお、厚膜組成物中のセラミック
粉末の中心粒径がこれより大きいと、未焼成セラミック
体の焼成条件では、厚膜組成物の焼結不足に陥ることが
ある。また、厚膜組成物中のセラミック粉末の中心粒径
は、未焼成セラミック体を構成するセラミック粉末の中
心粒径よりも３０％以上小さいことがさらに望ましい。
【００７２】また、未焼成セラミック体を構成するセラ
ミック粉末の中心粒径が０．５〜１０μｍであって、厚
膜組成物中のセラミック粉末の粒径は０．４５〜９μｍ
であることが望ましい。さらには、未焼成セラミック体
を構成するセラミック粉末の中心粒径が１〜５μｍ、厚
膜組成物中のセラミック粉末の粒径は０．７〜３μｍが
望ましい。各セラミック粉末の中心粒径がこのような範
囲内であれば、比較的低温でも、未焼成セラミック体お
よび厚膜組成物の焼結を十分に促進できると共に、厚膜
組成物中のセラミック粉末の最大粗粒を１０μｍ程度に
抑えることができ、スクリーン印刷等による厚膜組成物
の抜けが良く、形状性に優れたパターンを形成できる。
【００７３】また、厚膜組成物は実質的にガラス成分を
含有していないことが望ましい。ガラス成分を含有しな
いと、その同時焼成時に、ガラス成分が未焼成セラミッ
ク体に拡散し、その焼結性に影響を与えることがなく、
したがって、反りやゆがみが少なく、電気特性に優れた
セラミック焼結体を得ることができる。さらに、ガラス
成分が導体パターンの表面に偏析することが無いので、
良好なハンダ付け性やメッキ付け性を確保できる。
【００７４】また、厚膜組成物は、厚膜組成物と未焼成
セラミック体との色の差別化（若しくは、絶縁パターン
とセラミック焼結体との色の差別化）を図ることを目的
として、有機系や無機系の着色剤を含有していることが
望ましい。すなわち、これらの色を差別化できれば、厚
膜組成物の印刷工程や各種実装部品の実装工程等におけ
るセンシングや検査等が容易になる。
【００７５】このように色の差別化を図るためには、例
えば、有機系の着色剤として、厚膜組成物中のセラミッ
ク粉末に対して、０．１〜１．５重量％の有機顔料（例
えば、銅フタロシアニン、アゾ系やキナクリドン系等）
を添加してもよい。あるいは、無機系の着色剤として、
クロム、コバルト、銅、ニッケル、鉄およびチタンから
なる群より選ばれる少なくとも１種の金属の酸化物粉末
を３重量％以下含有してもよい。
【００７６】また、厚膜組成物は、厚膜組成物中のセラ
ミック粉末に対して、３０重量％以下の無機フィラーを
含有していることが望ましい。ここで、無機フィラーと
は、アルミナ、ジルコニア、マグネシア、酸化チタン等
の酸化物セラミック粉末や窒化物、炭化物等の非酸化物
系セラミック粉末のように、比較的高融点の難焼結材が
望ましい。厚膜組成物に、これらの無機フィラーを添加
することによって、その焼成プロファイルのばらつきや
セラミック粉末の中心粒径の不均一さによる焼成挙動の
ばらつきを緩和して、安定した品質の絶縁パターンを形
成することができ、さらに、厚膜組成物の塗膜強度や印
刷性、さらには、絶縁パターンの強度を向上させること
ができる。
【００７７】さらに、未焼成セラミック体を構成するセ
ラミック粉末が、酸化バリウム、酸化ケイ素、酸化アル
ミニウムおよび酸化ホウ素を主成分とした酸化物セラミ
ック粉末であり、厚膜組成物は、酸化バリウム、酸化ケ
イ素、酸化アルミニウムおよび酸化ホウ素からなる酸化
物セラミック粉末を含んでいることが望ましい。このよ
うな系のセラミック粉末は、還元性雰囲気でもその焼成
が可能であり、Ｃｕ等の比抵抗が小さく安価な低融点金
属と同時焼成可能である。
【００７８】また、未焼成セラミック体を構成するセラ
ミック粉末が上述した系にある場合、厚膜組成物中のセ
ラミック粉末は、酸化バリウムをＢａＯ換算で２０〜５
０重量％、酸化ケイ素をＳｉＯ2換算で４０〜７０重量
％、酸化アルミニウムをＡｌ2Ｏ3換算で２〜１０重量
％、酸化ホウ素をＢ2Ｏ3換算で１〜３重量％を含有する
ことが望ましい。このような重量比組成のセラミック粉
末を含有した厚膜組成物は、１０００℃以下の還元雰囲
気での焼成が可能であって、セルシアン等の結晶化物を
生成して低ε、高Ｑで高周波特性に優れ、浮遊容量が少
なく、また、焼成だれが無く、膜強度の高い絶縁パター
ンを形成する。
【００７９】なお、厚膜組成物中のセラミック粉末に関
し、酸化バリウムがＢａＯ換算で２０重量％未満である
と焼成温度が上述した温度よりも高くなる傾向があり、
他方、５０重量％を超えると耐湿性等の絶縁パターンの
信頼性が低下することがある。
【００８０】また、酸化ケイ素がＳｉＯ2換算で４０重
量％未満であるとεが上昇し電気特性に影響を与えるこ
とがあり、他方、７０重量％を超えると上述した温度よ
りも焼成温度が高くなることがある。また、酸化アルミ
ニウムがＡｌ2Ｏ3換算で２重量％未満であると絶縁パタ
ーンの強度が低下することがあり、他方、１０重量％を
超えると上述した温度よりも焼成温度が高くなる傾向に
ある。さらに、酸化ホウ素がＢ2Ｏ3換算で１重量％未満
であると同様に焼成温度が高くなる傾向があり、他方、
３重量％を超えると耐湿性等の信頼性が低下することが
ある。
【００８１】さらに、この場合、厚膜組成物中のセラミ
ック粉末に対して、ＣａＯ、ＳｒＯ、ＭｇＯ等のアルカ
リ土類金属酸化物を３重量％以下の割合で含有すること
が望ましい。これらのアルカリ土類金属酸化物は、上述
の酸化バリウムにおけるＢａと置換し、耐湿性等の信頼
性を向上させる働きを有する。ただし、アルカリ土類金
属酸化物の添加量が３重量％を超えると、焼成温度が上
昇したり、基板側の比誘電率εやＱ値等の電気特性が低
下することがある。
【００８２】
【実施例】以下、本発明を具体的な実施例について説明
する。
【００８３】まず、ＢａＯ−ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ
3系セラミック粉末を準備し、このセラミック粉末に、
ポリビニルブチラールからなる有機バインダ、ジ−ｎ−
ブチルフタレートからなる可塑剤およびトルエン、イソ
プロピルアルコールからなる有機溶剤を適量混合して、
セラミックグリーンシート用スラリーを調製した。
【００８４】次いで、ドクターブレード法によって、キ
ャリアフィルム上にセラミックグリーンシート用スラリ
ーを塗布してシート状に成形し、しかる後、これを乾燥
することによって、厚さ１００μｍのセラミックグリー
ンシートを得た。
【００８５】次いで、上記セラミックグリーンシートに
パンチングによってビアホール用孔を形成した後、この
ビアホール用孔にＣｕを主成分とする銅ペーストを充填
してビアホールを形成した。さらに、必要に応じて、Ｃ
ｕを主成分とする銅ペーストをスクリーン印刷して所定
の内部配線パターンを形成した。また、実装部品搭載側
の最表層となるセラミックグリーンシートには、同じく
Ｃｕを主成分とする銅ペーストをスクリーン印刷して所
定の表面配線パターン（配線幅０．１２ｍｍ）を形成し
た。
【００８６】他方、ＢａＯ−ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ
3系セラミック粉末に、アルミナフィラーを加え、これ
に有機バインダ、有機溶剤を適量混合し、ライカイ機、
３本ロールミルで攪拌・混練して、ハンダレジストパタ
ーンを形成するための厚膜組成物を調製した。
【００８７】次いで、上述の最表層となるセラミックグ
リーンシート上に、ステンレスワイヤーによるメッシュ
とエマルジョンとからなるスクリーン版を用い、上記の
厚膜組成物を所定のパターンにスクリーン印刷すること
によって、ハンダの形成領域（ハンダ付けランド）を規
定するハンダレジストパターンを形成した。なお、この
ハンダレジストパターンは、複数の表面配線パターンに
またがり、かつ、これらの表面配線パターンと交差する
平行した２本のライン状の絶縁パターン（ライン幅０．
２４ｍｍ、ライン間距離０．１２ｍｍ）である。
【００８８】次いで、上述のセラミックグリーンシート
を計１０枚積層し、これを２インチ各にカットして、未
焼成のセラミック積層体を作製した。なお、ここで作製
した未焼成のセラミック積層体は、図４に示した構造を
有するものであり、０．１２ｍｍ×０．１２ｍｍ（＝
０．１４４ｍｍ2）の正方形となるようにハンダ付けラ
ンドを形成した。
【００８９】次いで、このセラミック積層体を温度８０
℃、圧力２００ｋｇ／ｃｍ2の条件で一括して熱圧着
し、しかる後、還元雰囲気中、温度１０００℃以下で焼
成することによって、図３に示した構造を有するセラミ
ック多層配線基板（但し、半導体デバイスは未搭載）を
作製した（実施例１）。
【００９０】また、比較のため、最表層となるセラミッ
クグリーンシート上に、上記の厚膜組成物をハンダ付け
ランド以外の全面にスクリーン印刷した以外は、上述し
た実施例１と同様にして、セラミック多層配線基板を作
製した（比較例１）。
【００９１】その結果、図７に示すように、比較例１に
よるセラミック多層配線基板では、上記の厚膜組成物の
スクリーン印刷時には、ハンダ付けランドの面積バラツ
キが大きくなり、また、連続印刷した場合、その回数が
増えるほど、ハンダ付けランドの面積が小さくなってし
まった。特に、１０回の連続印刷では、ハンダ付けラン
ドがつぶれてしまった。
【００９２】これに対して、実施例１によるセラミック
多層配線基板では、上記の厚膜組成物のスクリーン印刷
時、ハンダ付けランドの面積バラツキを±５％以内に抑
えることができ、ハンダレジストパターンを高精度に印
刷し、微細なハンダ付けランドを精度良く形成すること
ができた。また、２０回以上の連続印刷を実施した場合
であっても、ハンダ付けランドの面積変化がほとんど無
く、そのバラツキ程度も少量であるため、量産性に優れ
ていた。
【００９３】また、実施例１によるセラミック多層配線
基板では、表面配線パターンの電極密着強度が向上して
おり、さらに、比較例１によるセラミック多層配線基板
に比べて、基板の反り量を抑制することができた。
【００９４】
【発明の効果】本発明の配線基板によれば、基板上に設
けられた配線パターンと交差するように、ライン状の絶
縁パターンが形成されているので、この絶縁パターンに
よって、高精度かつ微細な領域、特ににじみの少ないハ
ンダ形成領域を形成することができ、各種の配線基板の
高密度配線化、小型化を達成できる。
【００９５】また、本発明の配線基板の製造方法によれ
ば、基板上に配線パターンを形成する工程と、この基板
上に配線パターンと交差するライン状の絶縁パターンを
形成する工程と、を備えているので、高精度かつ微細な
領域、特ににじみの少ないハンダ形成領域が形成され、
高密度配線化された小型の配線基板を再現性良く製造す
ることができる。
【００９６】さらに、本発明の電子装置によれば、高密
度配線化、小型化を達成した配線基板を備えるので、移
動体通信機器やコンピュータをはじめとする電子装置の
小型・高性能化を達成できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるセラミック多層配
線基板の概略断面図である。
【図２】同、第１実施形態によるセラミック多層配線基
板の製造工程を示す概略上面図（Ａ）、そのＡ−Ａ線断
面図（Ｂ）である。
【図３】本発明の第２実施形態によるセラミック多層配
線基板の概略断面図である。
【図４】同、第２実施形態によるセラミック多層配線基
板の製造工程を示す概略上面図（Ａ）、そのＢ−Ｂ線断
面図（Ｂ）である。
【図５】本発明の第３実施形態によるセラミック多層配
線基板の概略上面図である。
【図６】本発明の第４実施形態によるセラミック多層配
線基板の一部概略上面図である。
【図７】本実施例におけるハンダレジストパターンの連
続印刷回数とランド面積との関係を示すグラフである。
【符号の説明】
１・・・セラミック多層配線基板 ２・・・内部配線パターン ３、３ａ・・・ビアホール ４・・・表面配線パターン ５・・・外部端子 ７・・・ハンダ付けランド ８・・・絶縁パターン ９・・・一方主面 １０・・・ハンダ １１・・・半導体デバイス １３・・・セラミック多層モジュール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 憲雄 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 伊藤 友教 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5E319 AA03 AB05 AC13 CC33 CD06 5E346 AA43 BB01 CC16 EE29 FF19 GG03 GG09 GG28 HH31

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 配線パターンを有した基板上に、前記配
    線パターンと交差するとともに、前記配線パターンの一
    部をランドとして規定するライン状の絶縁パターンが形
    成されていることを特徴とする、配線基板。
  2. 【請求項２】 前記基板上に、前記絶縁パターンに平行
    する他のライン状の絶縁パターンが形成されていること
    を特徴とする、請求項１に記載の配線基板。
  3. 【請求項３】 前記基板上に複数の前記配線パターンが
    形成されており、前記絶縁パターンは、前記複数の配線
    パターンにまたがって形成されていることを特徴とす
    る、請求項１または２に記載の配線基板。
  4. 【請求項４】 前記基板の少なくとも一方主面上に実装
    部品が搭載されており、この実装部品は、前記ランドと
    電気的に接続されていることを特徴とする、乃至３のい
    ずれかに記載の配線基板。
  5. 【請求項５】 前記絶縁パターンは、前記ランドをハン
    ダ形成領域として規定するハンダレジストパターンであ
    ることを特徴とする、請求項１乃至４のいずれかに記載
    の配線基板。
  6. 【請求項６】 前記基板は、複数層の内部配線パターン
    を有した多層配線基板であることを特徴とする、請求項
    １乃至５のいずれかに記載の配線基板。
  7. 【請求項７】 前記基板はセラミック基板であって、前
    記絶縁パターンはセラミックを主とするパターンである
    ことを特徴とする、請求項１乃至６のいずれかに記載の
    配線基板。
  8. 【請求項８】 基板上に配線パターンを形成する工程
    と、前記基板上に前記配線パターンと交差するととも
    に、前記配線パターンの一部をランドとして規定するラ
    イン状の絶縁パターンを形成する工程と、を備えること
    を特徴とする、配線基板の製造方法。
  9. 【請求項９】 前記基板上に、前記絶縁パターンに平行
    する他のライン状の絶縁パターンを形成することを特徴
    とする、請求項８に記載の配線基板の製造方法。
  10. 【請求項１０】 前記基板上に複数の前記配線パターン
    を形成する工程と、前記複数の配線パターンにまたがる
    ように前記絶縁パターンを形成する工程と、を備えるこ
    とを特徴とする、請求項８または９に記載の配線基板の
    製造方法。
  11. 【請求項１１】 前記ランドと電気的に接続するよう
    に、前記基板の少なくとも一方主面上に実装部品を搭載
    する工程、を備えることを特徴とする、請求項８乃至１
    ０のいずれかに記載の配線基板の製造方法。
  12. 【請求項１２】 前記絶縁パターンを、前記ランドをハ
    ンダ形成領域として規定するハンダレジストパターンと
    して形成することを特徴とする、請求項８乃至１１のい
    ずれかに記載の配線基板の製造方法。
  13. 【請求項１３】 前記基板として、複数層の内部配線パ
    ターンを有した多層配線基板を用いることを特徴とす
    る、請求項８乃至１２のいずれかに記載の配線基板の製
    造方法。
  14. 【請求項１４】 セラミック基板上に前記配線パターン
    を形成する工程と、前記絶縁パターンとしてセラミック
    パターンを形成する工程と、を備えることを特徴とす
    る、請求項８乃至１３のいずれかに記載の配線基板の製
    造方法。
  15. 【請求項１５】 セラミックグリーンシート上に前記配
    線パターンを形成する工程と、前記セラミックグリーン
    シート上に前記絶縁パターンを形成する工程と、前記セ
    ラミックグリーンシートを他のセラミックグリーンシー
    トとともに一括に圧着して圧着体を形成する工程と、前
    記圧着体を焼成する工程と、を備えることを特徴とす
    る、請求項１４に記載の配線基板の製造方法。
  16. 【請求項１６】 請求項１乃至７のいずれかに記載の配
    線基板を備えることを特徴とする、電子装置。
JP2000354130A 2000-03-02 2000-11-21 配線基板およびその製造方法、ならびにそれを用いた電子装置 Pending JP2001320168A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000354130A JP2001320168A (ja) 2000-03-02 2000-11-21 配線基板およびその製造方法、ならびにそれを用いた電子装置
GB0104068A GB2362038B (en) 2000-03-02 2001-02-19 Wiring substrate, method of producing the same, and electronic device using the same
US09/789,454 US7009114B2 (en) 2000-03-02 2001-02-21 Wiring substrate, method of producing the same, and electronic device using the same
FR0102825A FR2807284A1 (fr) 2000-03-02 2001-03-01 Substrat de cablage, son procede de fabrication et dispositif electronique qui l'utilise
DE10164880A DE10164880B4 (de) 2000-03-02 2001-03-02 Verdrahtungssubstrat, Verfahren zum Herstellen desselben und elektronische Vorrichtung, die dasselbe verwendet
DE10164879A DE10164879B4 (de) 2000-03-02 2001-03-02 Verdrahtungssubstrat
DE10110151A DE10110151B4 (de) 2000-03-02 2001-03-02 Verdrahtungssubstrat, Verfahren zum Herstellen desselben und elektronische Vorrichtung, die dasselbe verwendet

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000057475 2000-03-02
JP2000-57475 2000-03-02
JP2000354130A JP2001320168A (ja) 2000-03-02 2000-11-21 配線基板およびその製造方法、ならびにそれを用いた電子装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006031353A Division JP2006140537A (ja) 2000-03-02 2006-02-08 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001320168A true JP2001320168A (ja) 2001-11-16

Family

ID=26586628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000354130A Pending JP2001320168A (ja) 2000-03-02 2000-11-21 配線基板およびその製造方法、ならびにそれを用いた電子装置

Country Status (5)

Country Link
US (1) US7009114B2 (ja)
JP (1) JP2001320168A (ja)
DE (1) DE10110151B4 (ja)
FR (1) FR2807284A1 (ja)
GB (1) GB2362038B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134818A (ja) * 2009-12-24 2011-07-07 Shinko Electric Ind Co Ltd 半導体素子内蔵基板
WO2014045491A1 (ja) * 2012-09-21 2014-03-27 日本特殊陶業株式会社 配線基板及びその製造方法
WO2018088191A1 (ja) * 2016-11-11 2018-05-17 株式会社村田製作所 セラミック基板及びセラミック基板の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026187A (ja) * 2000-07-07 2002-01-25 Sony Corp 半導体パッケージ及び半導体パッケージの製造方法
TWI221343B (en) * 2003-10-21 2004-09-21 Advanced Semiconductor Eng Wafer structure for preventing contamination of bond pads during SMT process and process for the same
CN1906715B (zh) * 2004-12-20 2010-06-16 株式会社村田制作所 层压陶瓷电子元件及其制造方法
JP2008172127A (ja) * 2007-01-15 2008-07-24 Alps Electric Co Ltd 電子回路モジュール
CN102369600B (zh) * 2009-04-02 2014-09-10 株式会社村田制作所 电路基板
JP2011088756A (ja) * 2009-10-20 2011-05-06 Murata Mfg Co Ltd 低温焼結セラミック材料、低温焼結セラミック焼結体および多層セラミック基板
JP7248038B2 (ja) * 2018-12-06 2023-03-29 株式会社村田製作所 モジュールおよびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53147968A (en) * 1977-05-30 1978-12-23 Hitachi Ltd Thick film circuit board
US4976813A (en) 1988-07-01 1990-12-11 Amoco Corporation Process for using a composition for a solder mask
JPH0362688A (ja) * 1990-03-29 1991-03-18 Seiko Epson Corp 液晶表示装置
US5667934A (en) * 1990-10-09 1997-09-16 International Business Machines Corporation Thermally stable photoimaging composition
JPH04196191A (ja) 1990-11-26 1992-07-15 Matsushita Electric Ind Co Ltd プリント基板
JPH04354398A (ja) 1991-05-31 1992-12-08 Internatl Business Mach Corp <Ibm> 配線基板及びその製造方法
JP2702839B2 (ja) 1991-11-20 1998-01-26 シャープ株式会社 配線基板の電極構造
JPH0661368A (ja) 1992-08-05 1994-03-04 Nec Corp フリップチップ型半導体装置
US5265792A (en) 1992-08-20 1993-11-30 Hewlett-Packard Company Light source and technique for mounting light emitting diodes
JPH09162688A (ja) 1995-12-11 1997-06-20 Matsushita Electric Ind Co Ltd 弾性表面波装置
JP3495203B2 (ja) * 1996-09-30 2004-02-09 京セラ株式会社 回路基板の製造方法
US5910334A (en) * 1997-12-16 1999-06-08 Delco Electronics Corporation Method of manufacture for a thick film multi-layer circuit
JPH11251723A (ja) * 1998-02-26 1999-09-17 Kyocera Corp 回路基板
US6543131B1 (en) * 1999-03-10 2003-04-08 Tessera, Inc. Microelectronic joining processes with temporary securement
US6531664B1 (en) * 1999-04-05 2003-03-11 Delphi Technologies, Inc. Surface mount devices with solder
US6542379B1 (en) * 1999-07-15 2003-04-01 International Business Machines Corporation Circuitry with integrated passive components and method for producing
DE19945914C1 (de) 1999-09-24 2001-08-30 Siemens Ag Verfahren zur Erzeugung von präzisen Lötflächen auf einem Schaltungsträger, insbesondere Dünnfilm-Substrat
TW533555B (en) * 2001-11-21 2003-05-21 Siliconware Precision Industries Co Ltd Substrate for passive device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134818A (ja) * 2009-12-24 2011-07-07 Shinko Electric Ind Co Ltd 半導体素子内蔵基板
WO2014045491A1 (ja) * 2012-09-21 2014-03-27 日本特殊陶業株式会社 配線基板及びその製造方法
JP2014063932A (ja) * 2012-09-21 2014-04-10 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US9516751B2 (en) 2012-09-21 2016-12-06 Ngk Spark Plug Co., Ltd. Wiring board and method for manufacturing same
WO2018088191A1 (ja) * 2016-11-11 2018-05-17 株式会社村田製作所 セラミック基板及びセラミック基板の製造方法
CN109923950A (zh) * 2016-11-11 2019-06-21 株式会社村田制作所 陶瓷基板以及陶瓷基板的制造方法
US10999927B2 (en) 2016-11-11 2021-05-04 Murata Manufacturing Co., Ltd. Ceramic substrate and method for manufacturing ceramic substrate
CN109923950B (zh) * 2016-11-11 2021-09-21 株式会社村田制作所 陶瓷基板以及陶瓷基板的制造方法

Also Published As

Publication number Publication date
US7009114B2 (en) 2006-03-07
GB0104068D0 (en) 2001-04-04
GB2362038A (en) 2001-11-07
DE10110151B4 (de) 2006-08-17
DE10110151A1 (de) 2001-09-20
GB2362038B (en) 2002-04-03
FR2807284A1 (fr) 2001-10-05
US20030011999A1 (en) 2003-01-16

Similar Documents

Publication Publication Date Title
US20070278670A1 (en) Multilayer electronic component, electronic device, and method for producing multilayer electronic component
JP2001291955A (ja) 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
JPS6014494A (ja) セラミツク多層配線基板およびその製造方法
JP2006140537A (ja) 配線基板およびその製造方法
JP3882500B2 (ja) 厚膜絶縁組成物およびそれを用いたセラミック電子部品、ならびに電子装置
EP0997941B1 (en) Conductive paste and ceramic printed circuit substrate using the same
JP2001320168A (ja) 配線基板およびその製造方法、ならびにそれを用いた電子装置
WO2018042846A1 (ja) 電子デバイス及び多層セラミック基板
JP4277275B2 (ja) セラミック積層基板および高周波電子部品
KR100447032B1 (ko) 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP2007173651A (ja) 積層セラミックコンデンサ、コンデンサ内蔵多層配線基板、および積層電子装置
JP4535801B2 (ja) セラミック配線基板
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
JP3666308B2 (ja) 導電性ペーストおよびセラミック電子部品
US20090117290A1 (en) Method of manufacturing non-shrinkage ceramic substrate
JPH11186727A (ja) 配線基板およびその製造方法
JP2000188475A (ja) セラミック多層基板の製造方法
JP2001015930A (ja) 多層配線基板およびその製造方法
JP2009147160A (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
JP2004146818A (ja) セラミック積層基板および高周波電子部品
JP2006041241A (ja) セラミック配線基板
JP2000182435A (ja) 導電性ペースト及びセラミック電子部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060208