JP2001318802A - インサーキットエミュレータ - Google Patents
インサーキットエミュレータInfo
- Publication number
- JP2001318802A JP2001318802A JP2000137230A JP2000137230A JP2001318802A JP 2001318802 A JP2001318802 A JP 2001318802A JP 2000137230 A JP2000137230 A JP 2000137230A JP 2000137230 A JP2000137230 A JP 2000137230A JP 2001318802 A JP2001318802 A JP 2001318802A
- Authority
- JP
- Japan
- Prior art keywords
- emulation
- user program
- setting information
- break
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】大規模なプログラムに対するデバッグ時操作性
またはデバッグ効率を向上させる。 【解決手段】エミュレーションメモリ１１は、ユーザプ
ログラムまたはデータを格納するメモリ部と、ユーザプ
ログラムの格納アドレスに対応して設定情報をそれぞれ
格納するメモリ部とを備え、これら各メモリ部から、エ
ミュレーションモードで、ユーザプログラムおよび設定
情報が並列に読み出され、データバス，ブレーク信号生
成回路１３にそれぞれ出力される。
またはデバッグ効率を向上させる。 【解決手段】エミュレーションメモリ１１は、ユーザプ
ログラムまたはデータを格納するメモリ部と、ユーザプ
ログラムの格納アドレスに対応して設定情報をそれぞれ
格納するメモリ部とを備え、これら各メモリ部から、エ
ミュレーションモードで、ユーザプログラムおよび設定
情報が並列に読み出され、データバス，ブレーク信号生
成回路１３にそれぞれ出力される。
Description
【０００１】
【発明の属する技術分野】本発明はインサーキットエミ
ュレータに関し、特に、ホストコンピュータに制御され
てエミュレーションモードに切り替わりユーザシステム
内のＣＰＵを代行するインサーキットエミュレータに関
する。
ュレータに関し、特に、ホストコンピュータに制御され
てエミュレーションモードに切り替わりユーザシステム
内のＣＰＵを代行するインサーキットエミュレータに関
する。
【０００２】
【従来の技術】従来、この種のインサーキットエミュレ
ータは、ホストコンピュータとユーザシステムとの間に
接続され、ホストコンピュータに制御されてエミュレー
ションモードに切り替わりユーザシステム内のＣＰＵを
代行してユーザプログラムを実時間で実行し且つ設定情
報に対応してブレークし、ユーザシステムに搭載される
ユーザプログラムをデバッグするために用いられてい
る。たとえば、ユーザプログラムの実行をソースコード
または関数単位でブレークし実行中のデータを採取して
デバッグするソースデバッグが行われる。
ータは、ホストコンピュータとユーザシステムとの間に
接続され、ホストコンピュータに制御されてエミュレー
ションモードに切り替わりユーザシステム内のＣＰＵを
代行してユーザプログラムを実時間で実行し且つ設定情
報に対応してブレークし、ユーザシステムに搭載される
ユーザプログラムをデバッグするために用いられてい
る。たとえば、ユーザプログラムの実行をソースコード
または関数単位でブレークし実行中のデータを採取して
デバッグするソースデバッグが行われる。
【０００３】図２は、特開平９−４４３７４号公報に開
示されているプログラム・デバッグ装置を示すブロック
図であり、従来のインサーキットエミュレータの１例と
して示す。
示されているプログラム・デバッグ装置を示すブロック
図であり、従来のインサーキットエミュレータの１例と
して示す。
【０００４】この従来のインサーキットエミュレータ
は、ユーザプログラムを格納および実行するするメモリ
５１，ＣＰＵ５２と共に、プログラム実行を停止させる
ブレーク条件を検出してブレーク信号を出力する検出器
５３を備え、この検出器５３は、さらに、レジスタ５３
１，レジスタ５３２，比較器５３３を備える。
は、ユーザプログラムを格納および実行するするメモリ
５１，ＣＰＵ５２と共に、プログラム実行を停止させる
ブレーク条件を検出してブレーク信号を出力する検出器
５３を備え、この検出器５３は、さらに、レジスタ５３
１，レジスタ５３２，比較器５３３を備える。
【０００５】レジスタ５３１は、プログラム実行を停止
するブレーク条件としてアドレス、ステータス、データ
および実行前／実行後ブレーク情報を記憶し、レジスタ
５３２は、ＣＰＵ５２がメモリアクセスするアドレスバ
ス、ステータスおよびデータバスの信号をバスストロー
ブ信号に応答してラッチし、比較器５３３は、レジスタ
５３１の内容とレジスタ５３２の内容とを比較して一致
した場合にブレーク信号を出力する。
するブレーク条件としてアドレス、ステータス、データ
および実行前／実行後ブレーク情報を記憶し、レジスタ
５３２は、ＣＰＵ５２がメモリアクセスするアドレスバ
ス、ステータスおよびデータバスの信号をバスストロー
ブ信号に応答してラッチし、比較器５３３は、レジスタ
５３１の内容とレジスタ５３２の内容とを比較して一致
した場合にブレーク信号を出力する。
【０００６】この従来のインサーキットエミュレータで
は、予め、検出器５３のレジスタ５３１にブレーク条件
であるアドレス値、ステータス値、データ値よび実行前
／実行後ブレーク情報を記憶させ、エミュレーション実
行時に、ＣＰＵ５２が内部のプリフェッチバッファ５２
１にレジスタ５３１の内容に対応して実行前ブレークビ
ットまたは実行後ブレークビットを有効にして命令と共
にプリフェッチし、命令実行時に、ＣＰＵ５２がプリフ
ェッチバッファ５２１内の実行前ブレークビットまたは
実行後ブレークビットが有効であるかどうか調べ、有効
の場合、さらに、検出器５３のレジスタ５３２とレジス
タ５３１との内容が比較され、一致の場合、ブレーク信
号が出力され、プログラム実行が停止する。
は、予め、検出器５３のレジスタ５３１にブレーク条件
であるアドレス値、ステータス値、データ値よび実行前
／実行後ブレーク情報を記憶させ、エミュレーション実
行時に、ＣＰＵ５２が内部のプリフェッチバッファ５２
１にレジスタ５３１の内容に対応して実行前ブレークビ
ットまたは実行後ブレークビットを有効にして命令と共
にプリフェッチし、命令実行時に、ＣＰＵ５２がプリフ
ェッチバッファ５２１内の実行前ブレークビットまたは
実行後ブレークビットが有効であるかどうか調べ、有効
の場合、さらに、検出器５３のレジスタ５３２とレジス
タ５３１との内容が比較され、一致の場合、ブレーク信
号が出力され、プログラム実行が停止する。
【０００７】このプログラム実行停止の後、データ採取
を行い、複雑な条件を持つシーケンスのソース・デバッ
グが容易に行われる。
を行い、複雑な条件を持つシーケンスのソース・デバッ
グが容易に行われる。
【０００８】
【発明が解決しようとする課題】上述した従来のインサ
ーキットエミュレータは、大規模なプログラムをデバッ
グあるいは解析する場合、コストが増えたり、ユーザへ
の提供時期が遅くなるという問題点がある。
ーキットエミュレータは、大規模なプログラムをデバッ
グあるいは解析する場合、コストが増えたり、ユーザへ
の提供時期が遅くなるという問題点がある。
【０００９】その理由は、ブレーク条件を検出する検出
器が、ハードウェアで専用に設けられ、ブレーク条件の
設定の個数が制限され、デバッグ時における操作性また
はデバッグ効率が低いためである。
器が、ハードウェアで専用に設けられ、ブレーク条件の
設定の個数が制限され、デバッグ時における操作性また
はデバッグ効率が低いためである。
【００１０】したがって、本発明の目的は、大規模なプ
ログラムに対するデバッグ時操作性またはデバッグ効率
を向上させることにある。
ログラムに対するデバッグ時操作性またはデバッグ効率
を向上させることにある。
【００１１】
【課題を解決するための手段】そのため、本発明は、ホ
ストコンピュータとユーザシステムとの間に接続され前
記ホストコンピュータに制御されてエミュレーションモ
ードに切り替わり前記ユーザシステム内のＣＰＵを代行
してユーザプログラムを実時間で実行し且つ設定情報に
対応してブレークするインサーキットエミュレータにお
いて、前記ホストコンピュータの制御により前記ユーザ
プログラムの格納アドレスに対応して前記設定情報をそ
れぞれ格納し前記エミュレーションモードで前記ユーザ
プログラムおよび前記設定情報を並列に読み出してい
る。
ストコンピュータとユーザシステムとの間に接続され前
記ホストコンピュータに制御されてエミュレーションモ
ードに切り替わり前記ユーザシステム内のＣＰＵを代行
してユーザプログラムを実時間で実行し且つ設定情報に
対応してブレークするインサーキットエミュレータにお
いて、前記ホストコンピュータの制御により前記ユーザ
プログラムの格納アドレスに対応して前記設定情報をそ
れぞれ格納し前記エミュレーションモードで前記ユーザ
プログラムおよび前記設定情報を並列に読み出してい
る。
【００１２】また、前記設定情報が、前記ユーザプログ
ラムの実行に対しブレークするアドレスに設定されるブ
レーク設定ビットと、メモリマッピング情報に基づき前
記エミュレーションモードでアクセス可能なアドレス範
囲に設定されるアクセスガード設定ビットとを含んでい
る。
ラムの実行に対しブレークするアドレスに設定されるブ
レーク設定ビットと、メモリマッピング情報に基づき前
記エミュレーションモードでアクセス可能なアドレス範
囲に設定されるアクセスガード設定ビットとを含んでい
る。
【００１３】また、前記ホストコンピュータの制御によ
り前記ユーザプログラムおよび前記設定情報がそれぞれ
格納され前記エミュレーションモードで前記ユーザプロ
グラムおよび前記設定情報が並列に読み出されるエミュ
レーションメモリを備えている。
り前記ユーザプログラムおよび前記設定情報がそれぞれ
格納され前記エミュレーションモードで前記ユーザプロ
グラムおよび前記設定情報が並列に読み出されるエミュ
レーションメモリを備えている。
【００１４】また、前記エミュレーションモードで前記
ユーザシステム内のＣＰＵを代行し前記エミュレーショ
ンメモリの前記ユーザプログラムを実時間で実行するエ
ミュレーションＣＰＵと、前記エミュレーションＣＰＵ
により前記エミュレーションメモリから前記ユーザプロ
グラムと共に読み出された前記設定情報に対応してブレ
ーク信号を生成するブレーク信号生成回路と、前記ブレ
ーク信号に対応して前記エミュレーションＣＰＵにブレ
ーク処理プログラムを実行させて前記ユーザプログラム
の実行を停止し前記エミュレーションモードから切り替
えるブレーク制御回路とを備えている。
ユーザシステム内のＣＰＵを代行し前記エミュレーショ
ンメモリの前記ユーザプログラムを実時間で実行するエ
ミュレーションＣＰＵと、前記エミュレーションＣＰＵ
により前記エミュレーションメモリから前記ユーザプロ
グラムと共に読み出された前記設定情報に対応してブレ
ーク信号を生成するブレーク信号生成回路と、前記ブレ
ーク信号に対応して前記エミュレーションＣＰＵにブレ
ーク処理プログラムを実行させて前記ユーザプログラム
の実行を停止し前記エミュレーションモードから切り替
えるブレーク制御回路とを備えている。
【００１５】また、前記エミュレーションメモリが、前
記ユーザプログラムを格納するメモリ部と、前記ホスト
コンピュータの制御により前記ユーザプログラムの格納
アドレスに対応して前記設定情報をそれぞれ格納するメ
モリ部とを備えている。
記ユーザプログラムを格納するメモリ部と、前記ホスト
コンピュータの制御により前記ユーザプログラムの格納
アドレスに対応して前記設定情報をそれぞれ格納するメ
モリ部とを備えている。
【００１６】また、前記エミュレーションモードで前記
各メモリ部から前記ユーザプログラムおよび前記設定情
報が並列に読み出される。
各メモリ部から前記ユーザプログラムおよび前記設定情
報が並列に読み出される。
【００１７】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は、本発明のインサーキットエミュ
レータの実施形態を示すブロック図である。図１を参照
すると、本実施形態のインサーキットエミュレータ１
は、エミュレーションメモリ１１，エミュレーションＣ
ＰＵ１２，ブレーク信号生成回路１３，ブレーク制御回
路１４を備え、ホストコンピュータ２に制御されてエミ
ュレーションモードに切り替わり、ユーザシステム３内
のＣＰＵを代行してユーザプログラムを実時間で実行
し、設定情報に対応してブレークする。
して説明する。図１は、本発明のインサーキットエミュ
レータの実施形態を示すブロック図である。図１を参照
すると、本実施形態のインサーキットエミュレータ１
は、エミュレーションメモリ１１，エミュレーションＣ
ＰＵ１２，ブレーク信号生成回路１３，ブレーク制御回
路１４を備え、ホストコンピュータ２に制御されてエミ
ュレーションモードに切り替わり、ユーザシステム３内
のＣＰＵを代行してユーザプログラムを実時間で実行
し、設定情報に対応してブレークする。
【００１８】エミュレーションメモリ１１は、ホストコ
ンピュータ２の制御により、ユーザプログラムおよび設
定情報がそれぞれ格納され、エミュレーションモード
で、ユーザプログラムおよび設定情報が並列に読み出さ
れ、、データバス，ブレーク信号生成回路１３にそれぞ
れ出力される。
ンピュータ２の制御により、ユーザプログラムおよび設
定情報がそれぞれ格納され、エミュレーションモード
で、ユーザプログラムおよび設定情報が並列に読み出さ
れ、、データバス，ブレーク信号生成回路１３にそれぞ
れ出力される。
【００１９】また、この実施形態では、エミュレーショ
ンメモリ１１は、ユーザプログラムまたはデータを格納
するメモリ部と、ユーザプログラムの格納アドレスに対
応して設定情報をそれぞれ格納するメモリ部とを備え、
これら各メモリ部から、エミュレーションモードでユー
ザプログラムおよび設定情報が並列に読み出される。さ
らに、設定情報として、ユーザプログラムの実行に対し
ブレークするアドレスに設定されるブレーク設定ビット
と、メモリマッピング情報に基づきエミュレーションモ
ードでアクセス可能なアドレス範囲に設定されるアクセ
スガード設定ビットとを含む。
ンメモリ１１は、ユーザプログラムまたはデータを格納
するメモリ部と、ユーザプログラムの格納アドレスに対
応して設定情報をそれぞれ格納するメモリ部とを備え、
これら各メモリ部から、エミュレーションモードでユー
ザプログラムおよび設定情報が並列に読み出される。さ
らに、設定情報として、ユーザプログラムの実行に対し
ブレークするアドレスに設定されるブレーク設定ビット
と、メモリマッピング情報に基づきエミュレーションモ
ードでアクセス可能なアドレス範囲に設定されるアクセ
スガード設定ビットとを含む。
【００２０】エミュレーションＣＰＵ１２は、エミュレ
ーションモードで、ユーザシステム内のＣＰＵを代行
し、エミュレーションメモリ１１のユーザプログラムを
実時間で実行する。
ーションモードで、ユーザシステム内のＣＰＵを代行
し、エミュレーションメモリ１１のユーザプログラムを
実時間で実行する。
【００２１】ブレーク信号生成回路１３は、エミュレー
ションＣＰＵ１２によりエミュレーションメモリ１１か
らユーザプログラムと共に読み出された設定情報と、バ
スコントロール信号とに対応して、ブレーク信号を生成
する。
ションＣＰＵ１２によりエミュレーションメモリ１１か
らユーザプログラムと共に読み出された設定情報と、バ
スコントロール信号とに対応して、ブレーク信号を生成
する。
【００２２】ブレーク制御回路１４は、ブレーク信号に
対応して、エミュレーションＣＰＵ１２にブレーク処理
プログラムを実行させてユーザプログラムの実行を停止
し、エミュレーションモードから切り替える。
対応して、エミュレーションＣＰＵ１２にブレーク処理
プログラムを実行させてユーザプログラムの実行を停止
し、エミュレーションモードから切り替える。
【００２３】次に、この実施形態のインサーキットエミ
ュレータの動作について説明する。
ュレータの動作について説明する。
【００２４】まず、ホストコンピュータ２に制御されて
エミュレーションメモリ１１にユーザプログラムまたは
データを格納し、ユーザプログラムの格納アドレスに対
応して設定情報をそれぞれ格納する。このとき、設定情
報として、たとえば、ユーザプログラムの実行に対しブ
レークするアドレスにブレーク設定ビットを格納し、メ
モリマッピング情報に基づきエミュレーションモードで
アクセス可能なアドレス範囲にアクセスガード設定ビッ
トを格納する。
エミュレーションメモリ１１にユーザプログラムまたは
データを格納し、ユーザプログラムの格納アドレスに対
応して設定情報をそれぞれ格納する。このとき、設定情
報として、たとえば、ユーザプログラムの実行に対しブ
レークするアドレスにブレーク設定ビットを格納し、メ
モリマッピング情報に基づきエミュレーションモードで
アクセス可能なアドレス範囲にアクセスガード設定ビッ
トを格納する。
【００２５】次に、ホストコンピュータ２に制御され
て、エミュレーションモードに切り替わり、エミュレー
ションＣＰＵ１２は、ユーザシステム３内のＣＰＵを代
行して、エミュレーションメモリ１１に格納されたユー
ザプログラムを読み出して実時間で実行する。同時に、
エミュレーションメモリ１１に格納された設定情報が並
列に読み出され、ブレーク信号生成回路１３に出力され
る。
て、エミュレーションモードに切り替わり、エミュレー
ションＣＰＵ１２は、ユーザシステム３内のＣＰＵを代
行して、エミュレーションメモリ１１に格納されたユー
ザプログラムを読み出して実時間で実行する。同時に、
エミュレーションメモリ１１に格納された設定情報が並
列に読み出され、ブレーク信号生成回路１３に出力され
る。
【００２６】次に、ブレーク信号生成回路１３におい
て、エミュレーションメモリ１１から読み出された設定
情報と、エミュレーションＣＰＵ１２からのバスコント
ロール信号に対応して、ブレーク信号がブレーク制御回
路１４に出力される。この実施形態では、設定情報とし
て格納されたブレーク設定ビットとアクセスガード設定
ビットとの論理積出力およびバスコントロール信号に対
応して、ブレーク信号が出力される。
て、エミュレーションメモリ１１から読み出された設定
情報と、エミュレーションＣＰＵ１２からのバスコント
ロール信号に対応して、ブレーク信号がブレーク制御回
路１４に出力される。この実施形態では、設定情報とし
て格納されたブレーク設定ビットとアクセスガード設定
ビットとの論理積出力およびバスコントロール信号に対
応して、ブレーク信号が出力される。
【００２７】次に、ブレーク制御回路１４において、ブ
レーク信号生成回路１３からのブレーク信号に対応し
て、、エミュレーションＣＰＵ１２にブレーク処理プロ
グラムを実行させてユーザプログラムの実行を停止し、
エミュレーションモードから切り替えられてホストコン
ピュータ２の制御下に戻る。
レーク信号生成回路１３からのブレーク信号に対応し
て、、エミュレーションＣＰＵ１２にブレーク処理プロ
グラムを実行させてユーザプログラムの実行を停止し、
エミュレーションモードから切り替えられてホストコン
ピュータ２の制御下に戻る。
【００２８】上述したエミュレーションモードにおける
ユーザプログラム実行およびブレークと、ホストコンピ
ュータ２の制御下におけるデータ採取とが、設定情報が
格納されたアドレスごとに繰り返され、ユーザプログラ
ムのデバッグが行われる。このとき、設定情報をソース
コードまたは関数単位に格納することにより、ユーザプ
ログラムのソースデバッグが容易に行われる。
ユーザプログラム実行およびブレークと、ホストコンピ
ュータ２の制御下におけるデータ採取とが、設定情報が
格納されたアドレスごとに繰り返され、ユーザプログラ
ムのデバッグが行われる。このとき、設定情報をソース
コードまたは関数単位に格納することにより、ユーザプ
ログラムのソースデバッグが容易に行われる。
【００２９】
【発明の効果】以上説明したように、本発明によるイン
サーキットエミュレータは、大規模なプログラムに対す
るデバッグ時操作性またはデバッグ効率が著しく改善さ
れる。
サーキットエミュレータは、大規模なプログラムに対す
るデバッグ時操作性またはデバッグ効率が著しく改善さ
れる。
【００３０】また、設定情報を格納するメモリ部が少ビ
ット幅のメモリで実現でき、ブレーク設定および検出に
必要なハードウェア構成が簡単になり、ブレーク設定の
数がハードウェア資源の制限を受けなくなる。
ット幅のメモリで実現でき、ブレーク設定および検出に
必要なハードウェア構成が簡単になり、ブレーク設定の
数がハードウェア資源の制限を受けなくなる。
【００３１】さらには、大規模なプログラムに対するイ
ンサーキットエミュレータが、ハードウェアコストとユ
ーザ提供時期とに影響しなくなるなどの効果がある。
ンサーキットエミュレータが、ハードウェアコストとユ
ーザ提供時期とに影響しなくなるなどの効果がある。
【００３２】その理由は、ホストコンピュータの制御下
で、ユーザプログラムの格納アドレスごとに設定情報を
それぞれ格納でき、エミュレーションモードで、ユーザ
プログラムおよび設定情報が並列に読み出され、設定情
報が格納されたアドレスごとにブレーク信号を出力でき
るためである。
で、ユーザプログラムの格納アドレスごとに設定情報を
それぞれ格納でき、エミュレーションモードで、ユーザ
プログラムおよび設定情報が並列に読み出され、設定情
報が格納されたアドレスごとにブレーク信号を出力でき
るためである。
【図１】本発明のインサーキットエミュレータの実施形
態を示すブロック図である。
態を示すブロック図である。
【図２】従来のインサーキットエミュレータ例を示すブ
ロック図である。
ロック図である。
１ インサーキットエミュレータ ２ ホストコンピュータ ３ ユーザシステム １１ エミュレーションメモリ １２ エミュレーションＣＰＵ １３ ブレーク信号生成回路 １４ ブレーク制御回路 ５１ メモリ ５２ ＣＰＵ ５３ 検出器 ５２１ プリフェッチバッファ ５３１，５３２ レジスタ ５３３ 比較器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩崎 英治 神奈川県川崎市中原区小杉町一丁目403番 53 日本電気アイシーマイコンシステム株 式会社内 Ｆターム(参考） 5B042 HH03 HH05 HH11 HH25 LA05 5B048 AA13 BB02 FF01
Claims (6)
- 【請求項１】 ホストコンピュータとユーザシステムと
の間に接続され前記ホストコンピュータに制御されてエ
ミュレーションモードに切り替わり前記ユーザシステム
内のＣＰＵを代行してユーザプログラムを実時間で実行
し且つ設定情報に対応してブレークするインサーキット
エミュレータにおいて、前記ホストコンピュータの制御
により前記ユーザプログラムの格納アドレスに対応して
前記設定情報をそれぞれ格納し前記エミュレーションモ
ードで前記ユーザプログラムおよび前記設定情報を並列
に読み出すことを特徴とするインサーキットエミュレー
タ。 - 【請求項２】 前記設定情報が、前記ユーザプログラム
の実行に対しブレークするアドレスに設定されるブレー
ク設定ビットと、メモリマッピング情報に基づき前記エ
ミュレーションモードでアクセス可能なアドレス範囲に
設定されるアクセスガード設定ビットとを含む、請求項
１記載のインサーキットエミュレータ。 - 【請求項３】 前記ホストコンピュータの制御により前
記ユーザプログラムおよび前記設定情報がそれぞれ格納
され前記エミュレーションモードで前記ユーザプログラ
ムおよび前記設定情報が並列に読み出されるエミュレー
ションメモリを備える、請求項１または２記載のインサ
ーキットエミュレータ。 - 【請求項４】 前記エミュレーションモードで前記ユー
ザシステム内のＣＰＵを代行し前記エミュレーションメ
モリの前記ユーザプログラムを実時間で実行するエミュ
レーションＣＰＵと、前記エミュレーションＣＰＵによ
り前記エミュレーションメモリから前記ユーザプログラ
ムと共に読み出された前記設定情報に対応してブレーク
信号を生成するブレーク信号生成回路と、前記ブレーク
信号に対応して前記エミュレーションＣＰＵにブレーク
処理プログラムを実行させて前記ユーザプログラムの実
行を停止し前記エミュレーションモードから切り替える
ブレーク制御回路とを備える、請求項３記載のインサー
キットエミュレータ。 - 【請求項５】 前記エミュレーションメモリが、前記ユ
ーザプログラムを格納するメモリ部と、前記ホストコン
ピュータの制御により前記ユーザプログラムの格納アド
レスに対応して前記設定情報をそれぞれ格納するメモリ
部とを備える、請求項３記載のインサーキットエミュレ
ータ。 - 【請求項６】 前記エミュレーションモードで前記各メ
モリ部から前記ユーザプログラムおよび前記設定情報が
並列に読み出される、請求項５記載のインサーキットエ
ミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137230A JP2001318802A (ja) | 2000-05-10 | 2000-05-10 | インサーキットエミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137230A JP2001318802A (ja) | 2000-05-10 | 2000-05-10 | インサーキットエミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001318802A true JP2001318802A (ja) | 2001-11-16 |
Family
ID=18645034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000137230A Pending JP2001318802A (ja) | 2000-05-10 | 2000-05-10 | インサーキットエミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001318802A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005276065A (ja) * | 2004-03-26 | 2005-10-06 | Denso Corp | エミュレータ |
-
2000
- 2000-05-10 JP JP2000137230A patent/JP2001318802A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005276065A (ja) * | 2004-03-26 | 2005-10-06 | Denso Corp | エミュレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5751942A (en) | Trace event detection during trace enable transitions | |
| JP2731692B2 (ja) | デバッグ装置 | |
| US7840842B2 (en) | Method for debugging reconfigurable architectures | |
| US20070011492A1 (en) | Generation of trace data | |
| CN107577593B (zh) | 使用执行单一步骤来诊断编码 | |
| GB2281986A (en) | Logging program counter on reset. | |
| EP0638864B1 (en) | Development support system for microcomputer with internal cache | |
| EP0530816A2 (en) | Microprocessor with cache memory and trace analyzer therefor | |
| KR100605141B1 (ko) | 디버깅을 위해 데이터 최적화와 동시에 객체 크기 정보의 유지 | |
| JP2001318802A (ja) | インサーキットエミュレータ | |
| JP2002108647A (ja) | トレースメモリを内蔵した半導体装置及びプロセッサ開発支援装置 | |
| KR20190076217A (ko) | 멀티 코어를 이용한 동적 바이너리 인스트루멘테이션 장치 및 방법 | |
| JP2919406B2 (ja) | 性能評価方法 | |
| JP2701799B2 (ja) | マイクロコンピュータ | |
| JP2002132743A (ja) | メモリアクセス監視装置、メモリアクセス監視方法およびメモリアクセス監視用プログラムを記録した記録媒体 | |
| KR960003052B1 (ko) | 내장된 캐쉬 메모리 유니트를 가진 마이크로프로세서 | |
| JP2962209B2 (ja) | インサーキットエミュレータ | |
| JPS5875256A (ja) | 実行命令遂行状態のモニタ方式 | |
| JPH08171505A (ja) | 半導体装置 | |
| JPH07281924A (ja) | トレース装置及びこれを備えたエミュレータ | |
| JPH05324396A (ja) | プログラム走行履歴記録方式 | |
| JPH0635760A (ja) | トレース機能付バッファ装置 | |
| JPH05189267A (ja) | マイクロプロセッサの動作制御方式、及びエミュレータ | |
| JPH05173830A (ja) | 異常動作検出方法、及びエミュレータ | |
| JPH04199336A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060307 |