JP2001297995A - 回路製造方法および装置 - Google Patents
回路製造方法および装置Info
- Publication number
- JP2001297995A JP2001297995A JP2000112334A JP2000112334A JP2001297995A JP 2001297995 A JP2001297995 A JP 2001297995A JP 2000112334 A JP2000112334 A JP 2000112334A JP 2000112334 A JP2000112334 A JP 2000112334A JP 2001297995 A JP2001297995 A JP 2001297995A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- annealing
- gas
- temperature
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 114
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 114
- 239000010703 silicon Substances 0.000 claims abstract description 114
- 238000000137 annealing Methods 0.000 claims abstract description 108
- 239000007789 gas Substances 0.000 claims abstract description 75
- 239000012535 impurity Substances 0.000 claims abstract description 56
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 21
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000001301 oxygen Substances 0.000 claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 16
- 229910052786 argon Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 110
- 238000000034 method Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 14
- 239000013039 cover film Substances 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 230000003213 activating effect Effects 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 238000001816 cooling Methods 0.000 abstract description 2
- 229910001873 dinitrogen Inorganic materials 0.000 abstract 1
- 238000005121 nitriding Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 20
- 238000012545 processing Methods 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 11
- 238000003860 storage Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- ZOXJGFHDIHLPTG-IGMARMGPSA-N boron-11 atom Chemical compound [11B] ZOXJGFHDIHLPTG-IGMARMGPSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/916—Autodoping control or utilization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 表面がカバー膜で被覆されておらず不純物が
イオン注入されたシリコンウェハをアニール処理すると
き、シリコンウェハの無用な反応と不純物の無用な拡散
とを防止する。 【解決手段】 昇温時にはシリコンウェハと反応しない
アルゴン等に微量な酸素を添加した第一のアニールガス
を供給し、昇温されるシリコンウェハに窒化などの無用
な反応を発生させない。降温時には窒素等の熱伝導率が
高い第二のアニールガスを供給し、シリコンウェハを迅
速に降温して不純物の無用な拡散を防止する。
イオン注入されたシリコンウェハをアニール処理すると
き、シリコンウェハの無用な反応と不純物の無用な拡散
とを防止する。 【解決手段】 昇温時にはシリコンウェハと反応しない
アルゴン等に微量な酸素を添加した第一のアニールガス
を供給し、昇温されるシリコンウェハに窒化などの無用
な反応を発生させない。降温時には窒素等の熱伝導率が
高い第二のアニールガスを供給し、シリコンウェハを迅
速に降温して不純物の無用な拡散を防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン基板にド
ープされた不純物をアニール処理により活性化する回路
製造方法および装置に関する。
ープされた不純物をアニール処理により活性化する回路
製造方法および装置に関する。
【０００２】
【従来の技術】近年、ロジック回路などに利用されてい
るＭＯＳトランジスタでは、通常のソース／ドレイン領
域の内側にライトドープのＬＤＤ(Lightly Doped Drain
-Source)領域を追加することにより、ホットキャリアの
発生を抑制するとともにブレークダウン電圧の低下も防
止していた。
るＭＯＳトランジスタでは、通常のソース／ドレイン領
域の内側にライトドープのＬＤＤ(Lightly Doped Drain
-Source)領域を追加することにより、ホットキャリアの
発生を抑制するとともにブレークダウン電圧の低下も防
止していた。
【０００３】しかし、現在のＭＯＳトランジスタでは電
源電圧も低下しているので上述のような目的の重要性は
低下しており、ＬＤＤ領域の不純物の濃度を上昇させて
低抵抗化することが実施されている。これはエクステン
ション領域と呼称されており、通常のソース／ドレイン
領域よりは低濃度であるが従来のＬＤＤ領域よりは高濃
度で浅く形成される。
源電圧も低下しているので上述のような目的の重要性は
低下しており、ＬＤＤ領域の不純物の濃度を上昇させて
低抵抗化することが実施されている。これはエクステン
ション領域と呼称されており、通常のソース／ドレイン
領域よりは低濃度であるが従来のＬＤＤ領域よりは高濃
度で浅く形成される。
【０００４】このような構造のＭＯＳトランジスタ１０
の一従来例を図６を参照して以下に説明する。まず、こ
こで一従来例として例示するｐ型のＭＯＳトランジスタ
１０では、ｎ型のシリコン基板１１の表面に所定パター
ンのゲート絶縁膜１２とｐ型のゲート電極１３とが順番
に積層されており、これらゲート絶縁膜１２とゲート電
極１３との両側にサイドウォール１４が形成されてい
る。
の一従来例を図６を参照して以下に説明する。まず、こ
こで一従来例として例示するｐ型のＭＯＳトランジスタ
１０では、ｎ型のシリコン基板１１の表面に所定パター
ンのゲート絶縁膜１２とｐ型のゲート電極１３とが順番
に積層されており、これらゲート絶縁膜１２とゲート電
極１３との両側にサイドウォール１４が形成されてい
る。
【０００５】これらのサイドウォール１４より外側のシ
リコン基板１１の表層には、ｐ型の一対のソース／ドレ
イン領域１５が形成されており、これらソース／ドレイ
ン領域１５より内側のシリコン基板１１の表層には、ｐ
型の一対のエクステンション領域１６が一つのチャネル
領域１７を介して形成されている。
リコン基板１１の表層には、ｐ型の一対のソース／ドレ
イン領域１５が形成されており、これらソース／ドレイ
ン領域１５より内側のシリコン基板１１の表層には、ｐ
型の一対のエクステンション領域１６が一つのチャネル
領域１７を介して形成されている。
【０００６】上述のような構造のＭＯＳトランジスタ１
０は、ソース／ドレイン領域１５より内側にエクステン
ション領域１６が位置するので、従来のＬＤＤ構造と同
様に、ホットキャリアの発生を抑制するとともにブレー
クダウン電圧の低下も防止することができ、それでいて
従来のＬＤＤ構造より低抵抗である。
０は、ソース／ドレイン領域１５より内側にエクステン
ション領域１６が位置するので、従来のＬＤＤ構造と同
様に、ホットキャリアの発生を抑制するとともにブレー
クダウン電圧の低下も防止することができ、それでいて
従来のＬＤＤ構造より低抵抗である。
【０００７】なお、上述したＭＯＳトランジスタ１０で
は、例えば、ゲート絶縁膜１２はシリコン基板１１の熱
酸化膜で形成されており、ｐチャネルとして機能するた
めにソース／ドレイン領域１５やエクステンション領域
１６やゲート電極１３にはボロンなどのｐ型の不純物が
注入されている。
は、例えば、ゲート絶縁膜１２はシリコン基板１１の熱
酸化膜で形成されており、ｐチャネルとして機能するた
めにソース／ドレイン領域１５やエクステンション領域
１６やゲート電極１３にはボロンなどのｐ型の不純物が
注入されている。
【０００８】ここで、このようなＭＯＳトランジスタ１
０を製造するトランジスタ製造方法を以下に簡単に説明
する。まず、シリコン基板１１の表面を熱処理して全域
に熱酸化膜を形成し、この熱酸化膜の表面にゲート電極
１３を所定パターンで形成する。
０を製造するトランジスタ製造方法を以下に簡単に説明
する。まず、シリコン基板１１の表面を熱処理して全域
に熱酸化膜を形成し、この熱酸化膜の表面にゲート電極
１３を所定パターンで形成する。
【０００９】このゲート電極１３をマスクとした熱酸化
膜のドライエッチングにより、ゲート電極１３でマスク
されていないシリコン基板１１の表面から熱酸化膜を除
去し、図７(ａ)に示すように、ゲート電極１３の下方に
残存する熱酸化膜によりゲート絶縁膜１２を形成する。
膜のドライエッチングにより、ゲート電極１３でマスク
されていないシリコン基板１１の表面から熱酸化膜を除
去し、図７(ａ)に示すように、ゲート電極１３の下方に
残存する熱酸化膜によりゲート絶縁膜１２を形成する。
【００１０】つぎに、同図(ｂ)に示すように、ゲート電
極１３をマスクとしてシリコン基板１１の表層のエクス
テンション領域１６の位置にｐ型の不純物をライトドー
プし、同図(ｃ)に示すように、この不純物がイオン注入
されたシリコン基板１１の表面でゲート絶縁膜１２とゲ
ート電極１３との両側にサイドウォール１４を形成す
る。
極１３をマスクとしてシリコン基板１１の表層のエクス
テンション領域１６の位置にｐ型の不純物をライトドー
プし、同図(ｃ)に示すように、この不純物がイオン注入
されたシリコン基板１１の表面でゲート絶縁膜１２とゲ
ート電極１３との両側にサイドウォール１４を形成す
る。
【００１１】つぎに、同図(ｄ)に示すように、これらの
サイドウォール１４をマスクとしてシリコン基板１１の
表層のソース／ドレイン領域１５の位置にｐ型の不純物
をディープドープし、このようにシリコン基板１１にイ
オン注入された不純物をアニール処理で活性化すること
でソース／ドレイン領域１５やエクステンション領域１
６が形成され、図６に示すように、ｐ型のＭＯＳトラン
ジスタ１０が完成される。
サイドウォール１４をマスクとしてシリコン基板１１の
表層のソース／ドレイン領域１５の位置にｐ型の不純物
をディープドープし、このようにシリコン基板１１にイ
オン注入された不純物をアニール処理で活性化すること
でソース／ドレイン領域１５やエクステンション領域１
６が形成され、図６に示すように、ｐ型のＭＯＳトラン
ジスタ１０が完成される。
【００１２】上述のようにソース／ドレイン領域１５や
エクステンション領域１６を形成するためのシリコン基
板１１のアニール処理としては、現在ではＲＴＡ(Rapid
Thermal Anneal)法が一般に採用されている。図８(ａ)
に示すように、このＲＴＡ法では、窒素やアルゴンから
なるアニールガスの雰囲気中に配置したシリコン基板１
１を、約1000(℃)のアニール到達温度まで装置の最高速
度で昇温してから常温まで最高速度で降温する。
エクステンション領域１６を形成するためのシリコン基
板１１のアニール処理としては、現在ではＲＴＡ(Rapid
Thermal Anneal)法が一般に採用されている。図８(ａ)
に示すように、このＲＴＡ法では、窒素やアルゴンから
なるアニールガスの雰囲気中に配置したシリコン基板１
１を、約1000(℃)のアニール到達温度まで装置の最高速
度で昇温してから常温まで最高速度で降温する。
【００１３】このようにＲＴＡ法では昇温と降温とを最
高速度で実行し、スパイクアニールとして昇温から降温
に直接に移行するので、エクステンション領域１６の不
純物の無用な拡散を防止することができ、そのシリコン
基板１１との接合を浅く低抵抗とすることができる。
高速度で実行し、スパイクアニールとして昇温から降温
に直接に移行するので、エクステンション領域１６の不
純物の無用な拡散を防止することができ、そのシリコン
基板１１との接合を浅く低抵抗とすることができる。
【００１４】なお、ソース／ドレイン領域１５やエクス
テンション領域１６を形成するためのシリコン基板１１
のアニール処理としては、同図(ｂ)に示すように、アニ
ール到達温度の状態を所定時間だけ維持するソークアニ
ールもある。このソークアニールでは、スパイクアニー
ルより処理時間は必要となるが、アニール到達温度をス
パイクアニールほど高温にする必要がない。
テンション領域１６を形成するためのシリコン基板１１
のアニール処理としては、同図(ｂ)に示すように、アニ
ール到達温度の状態を所定時間だけ維持するソークアニ
ールもある。このソークアニールでは、スパイクアニー
ルより処理時間は必要となるが、アニール到達温度をス
パイクアニールほど高温にする必要がない。
【００１５】また、前述のような構造のＭＯＳトランジ
スタ１０の製造方法としては、図９に示すように、最初
にサイドウォール１４をマスクとしてシリコン基板１１
のソース／ドレイン領域１５の位置にｐ型の不純物をデ
ィープドープしてアニール処理し、サイドウォール１４
を除去してからゲート電極１３をマスクとしてシリコン
基板１１のエクステンション領域１６の位置にｐ型の不
純物をライトドープし、サイドウォール１４を再度形成
してからアニール処理を再度実行する手法もある。
スタ１０の製造方法としては、図９に示すように、最初
にサイドウォール１４をマスクとしてシリコン基板１１
のソース／ドレイン領域１５の位置にｐ型の不純物をデ
ィープドープしてアニール処理し、サイドウォール１４
を除去してからゲート電極１３をマスクとしてシリコン
基板１１のエクステンション領域１６の位置にｐ型の不
純物をライトドープし、サイドウォール１４を再度形成
してからアニール処理を再度実行する手法もある。
【００１６】この場合、ソース／ドレイン領域１５を活
性化する第一回目のアニール処理はＲＴＡ法でなく通常
の長時間のアニール処理とされるので、イオン注入によ
る欠陥が良好に回復する。それでいて、エクステンショ
ン領域１６を活性化する第二回目のアニール処理はＲＴ
Ａ法とされるので、やはりエクステンション領域１６の
接合を浅く低抵抗とすることができる。
性化する第一回目のアニール処理はＲＴＡ法でなく通常
の長時間のアニール処理とされるので、イオン注入によ
る欠陥が良好に回復する。それでいて、エクステンショ
ン領域１６を活性化する第二回目のアニール処理はＲＴ
Ａ法とされるので、やはりエクステンション領域１６の
接合を浅く低抵抗とすることができる。
【００１７】なお、上述のようなｐチャネルのＭＯＳト
ランジスタ１０とともにｎチャネルのＭＯＳトランジス
タも形成してＣＭＯＳ(Complementary MOS)トランジス
タを製造する場合、ｐ型とｎ型との不純物を一度のアニ
ール処理で活性化できれば生産性は良好である。
ランジスタ１０とともにｎチャネルのＭＯＳトランジス
タも形成してＣＭＯＳ(Complementary MOS)トランジス
タを製造する場合、ｐ型とｎ型との不純物を一度のアニ
ール処理で活性化できれば生産性は良好である。
【００１８】しかし、アニール処理によりｎ型の不純物
はシリコン基板１１から揮発しやすく、ｐ型の不純物は
シリコン基板１１に拡散しやすい。そこで、一個のシリ
コン基板１１にイオン注入したｐ型とｎ型との不純物を
同時にアニール処理で活性化するとき、そのシリコン基
板１１の表面が酸化膜などのカバー膜で被覆されていな
い場合には、雰囲気中に微量な酸素を添加してアニール
処理と同時に酸化膜を形成し、ｎ型の不純物の揮発を防
止することが好適である。
はシリコン基板１１から揮発しやすく、ｐ型の不純物は
シリコン基板１１に拡散しやすい。そこで、一個のシリ
コン基板１１にイオン注入したｐ型とｎ型との不純物を
同時にアニール処理で活性化するとき、そのシリコン基
板１１の表面が酸化膜などのカバー膜で被覆されていな
い場合には、雰囲気中に微量な酸素を添加してアニール
処理と同時に酸化膜を形成し、ｎ型の不純物の揮発を防
止することが好適である。
【００１９】しかし、このようにアニール処理と同時に
酸化膜を形成すると、この酸化膜にもｐ型の不純物が拡
散され、さらにｐ型の不純物の濃度が低下することにな
る。また、ｐ型の不純物であるボロンは酸化されやすい
ため、この酸化により拡散が促進されて接合の深さも増
加することになる。
酸化膜を形成すると、この酸化膜にもｐ型の不純物が拡
散され、さらにｐ型の不純物の濃度が低下することにな
る。また、ｐ型の不純物であるボロンは酸化されやすい
ため、この酸化により拡散が促進されて接合の深さも増
加することになる。
【００２０】上述のような課題を解決するため、本出願
人が特願平１０−２７８９２８号として提案した回路製
造方法では、ＴＥＤ(Tranjent Exhanced Diffusion)に
よる不純物の拡散が顕著でＯＥＤ(Oxidation Exhanced
Diffusion)による不純物の拡散が微少なＲＴＡ法におい
て、昇温時の雰囲気中に必要最小限の微量な酸素を添加
する。
人が特願平１０−２７８９２８号として提案した回路製
造方法では、ＴＥＤ(Tranjent Exhanced Diffusion)に
よる不純物の拡散が顕著でＯＥＤ(Oxidation Exhanced
Diffusion)による不純物の拡散が微少なＲＴＡ法におい
て、昇温時の雰囲気中に必要最小限の微量な酸素を添加
する。
【００２１】この場合、添加した微量な酸素により昇温
時にシリコン基板１１の表面にカバー膜である熱酸化膜
が形成されるので、ｎ型の不純物の揮発を防止してｎ型
のエクステンション領域を高濃度に形成することができ
る。一方、ＲＴＡ法のアニール処理では昇温と降温が高
速に実行されるので、ｐ型の不純物は殆どＯＥＤでなく
ＴＥＤにより拡散されることになり、充分な濃度のｐ型
のエクステンション領域１６を浅い接合に形成すること
ができる。
時にシリコン基板１１の表面にカバー膜である熱酸化膜
が形成されるので、ｎ型の不純物の揮発を防止してｎ型
のエクステンション領域を高濃度に形成することができ
る。一方、ＲＴＡ法のアニール処理では昇温と降温が高
速に実行されるので、ｐ型の不純物は殆どＯＥＤでなく
ＴＥＤにより拡散されることになり、充分な濃度のｐ型
のエクステンション領域１６を浅い接合に形成すること
ができる。
【００２２】
【発明が解決しようとする課題】上述した回路製造方法
では、ｐ型とｎ型との不純物領域を一度のアニール処理
で同時に活性化する場合でも、ｎ型の不純物の揮発を防
止することができ、ｐ型の不純物をＴＥＤで拡散させる
ことができる。
では、ｐ型とｎ型との不純物領域を一度のアニール処理
で同時に活性化する場合でも、ｎ型の不純物の揮発を防
止することができ、ｐ型の不純物をＴＥＤで拡散させる
ことができる。
【００２３】しかし、上述のようにシリコン基板１１の
表面が酸化膜などのカバー膜で被覆されていない場合、
アニールガスの主成分を窒素として添加する酸素を微量
とするとシリコン基板１１が窒化され、エクステンショ
ン領域１６などの均一性が阻害されることになる。
表面が酸化膜などのカバー膜で被覆されていない場合、
アニールガスの主成分を窒素として添加する酸素を微量
とするとシリコン基板１１が窒化され、エクステンショ
ン領域１６などの均一性が阻害されることになる。
【００２４】このようなシリコン基板１１の窒化を防止
するためにはアニールガスの主成分をアルゴンとすれば
良いが、これでは熱伝導率が低いので降温の速度が低下
することになる。この場合、エクステンション領域１６
の不純物が無用に拡散するので、そのシリコン基板１１
との接合が深くなり抵抗も増加することになる。
するためにはアニールガスの主成分をアルゴンとすれば
良いが、これでは熱伝導率が低いので降温の速度が低下
することになる。この場合、エクステンション領域１６
の不純物が無用に拡散するので、そのシリコン基板１１
との接合が深くなり抵抗も増加することになる。
【００２５】本発明は上述のような課題に鑑みてなされ
たものであり、シリコン基板にイオン注入した不純物を
活性化するためにアニール処理するとき、不純物が活性
化される領域の均一性を維持するとともに、不純物が活
性化される領域とシリコン基板との接合を浅く低抵抗に
することができる回路製造方法および装置を提供するこ
とを目的とする。
たものであり、シリコン基板にイオン注入した不純物を
活性化するためにアニール処理するとき、不純物が活性
化される領域の均一性を維持するとともに、不純物が活
性化される領域とシリコン基板との接合を浅く低抵抗に
することができる回路製造方法および装置を提供するこ
とを目的とする。
【００２６】
【課題を解決するための手段】本発明の回路製造装置に
よる回路製造方法では、表面がカバー膜で被覆されてお
らず不純物がイオン注入されたシリコン基板をウェハ保
持手段で交換自在に保持し、この保持されたシリコン基
板がウェハ昇温手段により昇温されてから降温される。
ただし、シリコン基板をウェハ昇温手段が昇温するとき
には、アニール制御手段が第一のガス供給手段に第一の
アニールガスを供給させ、シリコン基板を降温するとき
には、アニール制御手段が第二のガス供給手段に第二の
アニールガスを供給させる。
よる回路製造方法では、表面がカバー膜で被覆されてお
らず不純物がイオン注入されたシリコン基板をウェハ保
持手段で交換自在に保持し、この保持されたシリコン基
板がウェハ昇温手段により昇温されてから降温される。
ただし、シリコン基板をウェハ昇温手段が昇温するとき
には、アニール制御手段が第一のガス供給手段に第一の
アニールガスを供給させ、シリコン基板を降温するとき
には、アニール制御手段が第二のガス供給手段に第二の
アニールガスを供給させる。
【００２７】第一のアニールガスは、例えば、アルゴン
を主成分としており、シリコン基板と反応しないので、
昇温されるシリコン基板に無用な反応が発生しない。第
二のアニールガスは、例えば、窒素を主成分としてお
り、熱伝導率が高いので、シリコン基板が迅速に降温さ
れる。
を主成分としており、シリコン基板と反応しないので、
昇温されるシリコン基板に無用な反応が発生しない。第
二のアニールガスは、例えば、窒素を主成分としてお
り、熱伝導率が高いので、シリコン基板が迅速に降温さ
れる。
【００２８】なお、本発明で云う各種手段は、その機能
を実現するように形成されていれば良く、例えば、所定
の機能を発生する専用のハードウェア、所定の機能がプ
ログラムにより付与されたコンピュータ、プログラムに
よりコンピュータの内部に実現された所定の機能、これ
らの組み合わせ、等を許容する。
を実現するように形成されていれば良く、例えば、所定
の機能を発生する専用のハードウェア、所定の機能がプ
ログラムにより付与されたコンピュータ、プログラムに
よりコンピュータの内部に実現された所定の機能、これ
らの組み合わせ、等を許容する。
【００２９】
【発明の実施の形態】本発明の実施の一形態を図１ない
し図５を参照して以下に説明する。ただし、本実施の形
態に関して前述した一従来例と同一の部分は、同一の名
称を使用して詳細な説明は省略する。本実施の形態の回
路製造装置２０は、その主体であるアニール装置本体２
１とアニール制御手段でもあるアニール制御装置２２と
を具備しており、これらが接続コネクタ２３により相互
に接続されている。
し図５を参照して以下に説明する。ただし、本実施の形
態に関して前述した一従来例と同一の部分は、同一の名
称を使用して詳細な説明は省略する。本実施の形態の回
路製造装置２０は、その主体であるアニール装置本体２
１とアニール制御手段でもあるアニール制御装置２２と
を具備しており、これらが接続コネクタ２３により相互
に接続されている。
【００３０】アニール装置本体２１は、ウェハ保持手段
である保持テーブル２０１を具備しており、この保持テ
ーブル２０１は、断熱気密手段である処理チャンバ２０
２の内部に配置されている。保持テーブル２０１は、シ
リコン基板１１を交換自在に保持し、処理チャンバ２０
２は、保持テーブル２０１により保持されたシリコン基
板１１を外部から気密するとともに断熱する。
である保持テーブル２０１を具備しており、この保持テ
ーブル２０１は、断熱気密手段である処理チャンバ２０
２の内部に配置されている。保持テーブル２０１は、シ
リコン基板１１を交換自在に保持し、処理チャンバ２０
２は、保持テーブル２０１により保持されたシリコン基
板１１を外部から気密するとともに断熱する。
【００３１】なお、上述のように保持テーブル２０１で
保持されるシリコン基板１１は、表面に酸化膜などのカ
バー膜が被覆されておらず、不純物がイオン注入されて
いる。より詳細には、このシリコン基板１１もＣＭＯＳ
トランジスタが形成されるので、ｐ型の不純物であるボ
ロンとｎ型の不純物であるリンとが要所にイオン注入さ
れており、これらｐ型とｎ型との不純物を回路製造装置
２０は一度のアニール処理で同時に活性化する。
保持されるシリコン基板１１は、表面に酸化膜などのカ
バー膜が被覆されておらず、不純物がイオン注入されて
いる。より詳細には、このシリコン基板１１もＣＭＯＳ
トランジスタが形成されるので、ｐ型の不純物であるボ
ロンとｎ型の不純物であるリンとが要所にイオン注入さ
れており、これらｐ型とｎ型との不純物を回路製造装置
２０は一度のアニール処理で同時に活性化する。
【００３２】処理チャンバ２０２は、上方および下方に
ウェハ昇温手段に相当する一対のランプユニット２０３
が個々に配置されており、第一／第二のガス供給手段で
ある第一／第二ガスユニット２０４，２０５が配管され
ている。ランプユニット２０３は、保持テーブル２０１
により保持されたシリコン基板１１を照明により昇温
し、第一／第二ガスユニット２０４，２０５は、保持テ
ーブル２０１により保持されたシリコン基板１１の位置
に第一／第二のアニールガスを供給する。
ウェハ昇温手段に相当する一対のランプユニット２０３
が個々に配置されており、第一／第二のガス供給手段で
ある第一／第二ガスユニット２０４，２０５が配管され
ている。ランプユニット２０３は、保持テーブル２０１
により保持されたシリコン基板１１を照明により昇温
し、第一／第二ガスユニット２０４，２０５は、保持テ
ーブル２０１により保持されたシリコン基板１１の位置
に第一／第二のアニールガスを供給する。
【００３３】第一のアニールガスは、熱伝導率は低いが
シリコン基板１１と反応しないアルゴンを主成分として
おり、ここに微量な酸素が1000(ppm)ほど添加されてい
る。一方、第二のアニールガスは、窒素を主成分として
おり、シリコン基板１１と反応することが可能であるが
熱伝導率が高い。
シリコン基板１１と反応しないアルゴンを主成分として
おり、ここに微量な酸素が1000(ppm)ほど添加されてい
る。一方、第二のアニールガスは、窒素を主成分として
おり、シリコン基板１１と反応することが可能であるが
熱伝導率が高い。
【００３４】アニール制御装置２２は、いわゆるコンピ
ュータシステムからなり、図３に示すように、コンピュ
ータの主体となるハードウェアとしてＣＰＵ(Central P
rocessing Unit)１０１を具備している。このＣＰＵ１
０１には、バスライン１０２により、ＲＯＭ(Read Only
Memory)１０３、ＲＡＭ(Random Access Memory)１０
４、ＨＤＤ(Hard Disc Drive)１０５、ＦＤ(Floppy Dis
c)１０６が交換自在に装填されるＦＤＤ(FD Drive)１０
７、ＣＤ(Compact Disc)−ＲＯＭ１０８が交換自在に装
填されるＣＤドライブ１０９、キーボード１１０、マウ
ス１１１、ディスプレイ１１２、通信Ｉ／Ｆ(Interfac
e)１１３、等のハードウェアが接続されており、この通
信Ｉ／Ｆ１１３には、接続コネクタ２３が接続されてお
り、この接続コネクタ２３にアニール装置本体２１のラ
ンプユニット２０３と第一／第二ガスユニット２０４，
２０５とが接続されている。
ュータシステムからなり、図３に示すように、コンピュ
ータの主体となるハードウェアとしてＣＰＵ(Central P
rocessing Unit)１０１を具備している。このＣＰＵ１
０１には、バスライン１０２により、ＲＯＭ(Read Only
Memory)１０３、ＲＡＭ(Random Access Memory)１０
４、ＨＤＤ(Hard Disc Drive)１０５、ＦＤ(Floppy Dis
c)１０６が交換自在に装填されるＦＤＤ(FD Drive)１０
７、ＣＤ(Compact Disc)−ＲＯＭ１０８が交換自在に装
填されるＣＤドライブ１０９、キーボード１１０、マウ
ス１１１、ディスプレイ１１２、通信Ｉ／Ｆ(Interfac
e)１１３、等のハードウェアが接続されており、この通
信Ｉ／Ｆ１１３には、接続コネクタ２３が接続されてお
り、この接続コネクタ２３にアニール装置本体２１のラ
ンプユニット２０３と第一／第二ガスユニット２０４，
２０５とが接続されている。
【００３５】本実施の形態の回路製造装置２０では、Ｒ
ＯＭ１０３、ＲＡＭ１０４、ＨＤＤ１０５、交換自在な
ＦＤ１０６、交換自在なＣＤ−ＲＯＭ１０８、等のハー
ドウェアが情報記憶媒体に相当し、これらの少なくとも
一個にアニール制御装置２２の各種動作に必要な制御プ
ログラムや各種データがソフトウェアとしてデータ記憶
されている。
ＯＭ１０３、ＲＡＭ１０４、ＨＤＤ１０５、交換自在な
ＦＤ１０６、交換自在なＣＤ−ＲＯＭ１０８、等のハー
ドウェアが情報記憶媒体に相当し、これらの少なくとも
一個にアニール制御装置２２の各種動作に必要な制御プ
ログラムや各種データがソフトウェアとしてデータ記憶
されている。
【００３６】例えば、ＣＰＵ１０１に各種の処理動作を
実行させる制御プログラムは、ＦＤ１０６やＣＤ−ＲＯ
Ｍ１０８に事前に格納されている。このようなソフトウ
ェアはＨＤＤ１０５に事前にインストールされており、
アニール制御装置２２の起動時にＲＡＭ１０４に複写さ
れてＣＰＵ１０１に読み取られる。
実行させる制御プログラムは、ＦＤ１０６やＣＤ−ＲＯ
Ｍ１０８に事前に格納されている。このようなソフトウ
ェアはＨＤＤ１０５に事前にインストールされており、
アニール制御装置２２の起動時にＲＡＭ１０４に複写さ
れてＣＰＵ１０１に読み取られる。
【００３７】このようにＣＰＵ１０１が適正なプログラ
ムを読み取って対応する各種の処理動作を実行すること
により、本実施の形態のアニール制御装置２２は、アニ
ール装置本体２１のランプユニット２０３と第一／第二
ガスユニット２０４，２０５との動作を統合制御する。
ムを読み取って対応する各種の処理動作を実行すること
により、本実施の形態のアニール制御装置２２は、アニ
ール装置本体２１のランプユニット２０３と第一／第二
ガスユニット２０４，２０５との動作を統合制御する。
【００３８】つまり、本実施の形態のアニール制御装置
２２は、シリコン基板１１を所定のアニール到達温度ま
で昇温させるときは、ランプユニット２０３を点灯させ
るとともに第一ガスユニット２０４に第一のアニールガ
スを低速に供給させ、シリコン基板１１をアニール到達
温度から常温まで降温させるときは、ランプユニット２
０３を消灯させるとともに第二ガスユニット２０５に第
二のアニールガスを高速に供給させる。
２２は、シリコン基板１１を所定のアニール到達温度ま
で昇温させるときは、ランプユニット２０３を点灯させ
るとともに第一ガスユニット２０４に第一のアニールガ
スを低速に供給させ、シリコン基板１１をアニール到達
温度から常温まで降温させるときは、ランプユニット２
０３を消灯させるとともに第二ガスユニット２０５に第
二のアニールガスを高速に供給させる。
【００３９】上述のようなアニール制御装置２２の制御
機能は、必要により各種のハードウェアを利用して実現
されるが、その主体はＲＡＭ１０４等の情報記憶媒体に
格納されたソフトウェアに対応して、コンピュータのハ
ードウェアであるＣＰＵ１０１が機能することにより実
現されている。
機能は、必要により各種のハードウェアを利用して実現
されるが、その主体はＲＡＭ１０４等の情報記憶媒体に
格納されたソフトウェアに対応して、コンピュータのハ
ードウェアであるＣＰＵ１０１が機能することにより実
現されている。
【００４０】このようなソフトウェアは、例えば、シリ
コン基板１１を昇温させるときはランプユニット２０３
と第一ガスユニット２０４とを動作させること、シリコ
ン基板１１を降温させるときは、ランプユニット２０３
を停止させて第二ガスユニット２０５を動作させるこ
と、等の処理動作をＣＰＵ１０１等に実行させるための
制御プログラムとしてＲＡＭ１０４等の情報記憶媒体に
格納されている。
コン基板１１を昇温させるときはランプユニット２０３
と第一ガスユニット２０４とを動作させること、シリコ
ン基板１１を降温させるときは、ランプユニット２０３
を停止させて第二ガスユニット２０５を動作させるこ
と、等の処理動作をＣＰＵ１０１等に実行させるための
制御プログラムとしてＲＡＭ１０４等の情報記憶媒体に
格納されている。
【００４１】上述のような構成において、本実施の形態
の回路製造装置２０も、表面が酸化膜などのカバー膜で
被覆されておらず不純物としてボロンがイオン注入され
ているシリコン基板１１をアニール処理し、そのボロン
を活性化してｐ型のソース／ドレイン領域１５やエクス
テンション領域１６を形成する。
の回路製造装置２０も、表面が酸化膜などのカバー膜で
被覆されておらず不純物としてボロンがイオン注入され
ているシリコン基板１１をアニール処理し、そのボロン
を活性化してｐ型のソース／ドレイン領域１５やエクス
テンション領域１６を形成する。
【００４２】その場合、図２に示すように、上述のよう
なシリコン基板１１を処理チャンバ２０２の内部の保持
テーブル２０１に保持させ、アニール制御装置２２によ
りアニール装置本体２１のランプユニット２０３と第一
／第二ガスユニット２０４，２０５とを動作制御する。
なシリコン基板１１を処理チャンバ２０２の内部の保持
テーブル２０１に保持させ、アニール制御装置２２によ
りアニール装置本体２１のランプユニット２０３と第一
／第二ガスユニット２０４，２０５とを動作制御する。
【００４３】すると、図１および図４に示すように、ア
ニール制御装置２２は第一ガスユニット２０４によりア
ルゴンを主成分として微量な酸素が添加された第一のア
ニールガスをシリコン基板１１の位置に低速に供給させ
(ステップＳ１)、このシリコン基板１１をランプユニッ
ト２０３により所定のアニール到達温度まで最高速度で
昇温させる(ステップＳ２)。
ニール制御装置２２は第一ガスユニット２０４によりア
ルゴンを主成分として微量な酸素が添加された第一のア
ニールガスをシリコン基板１１の位置に低速に供給させ
(ステップＳ１)、このシリコン基板１１をランプユニッ
ト２０３により所定のアニール到達温度まで最高速度で
昇温させる(ステップＳ２)。
【００４４】これでシリコン基板１１がアニール到達温
度となると即座に降温が開始されるので(ステップＳ
３)、ランプユニット２０４が消灯され(ステップＳ
４)、第一ガスユニット２０４による第一のアニールガ
スの低速供給が停止されるとともに、第二ガスユニット
２０５による窒素からなる第二のアニールガスの高速供
給が開始される(ステップＳ５)。
度となると即座に降温が開始されるので(ステップＳ
３)、ランプユニット２０４が消灯され(ステップＳ
４)、第一ガスユニット２０４による第一のアニールガ
スの低速供給が停止されるとともに、第二ガスユニット
２０５による窒素からなる第二のアニールガスの高速供
給が開始される(ステップＳ５)。
【００４５】このようにランプユニット２０４が消灯さ
れた状態で第二ガスユニット２０５から第二のアニール
ガスがシリコン基板１１に高速に供給されるので、この
シリコン基板１１が常温まで降温されると第二ガスユニ
ット２０５によるガス供給が停止される(ステップＳ
６，Ｓ７)。
れた状態で第二ガスユニット２０５から第二のアニール
ガスがシリコン基板１１に高速に供給されるので、この
シリコン基板１１が常温まで降温されると第二ガスユニ
ット２０５によるガス供給が停止される(ステップＳ
６，Ｓ７)。
【００４６】本実施の形態の回路製造装置２０による回
路製造方法では、上述のようにシリコン基板１１を昇温
するときにはアルゴンを主成分として微量な酸素が添加
された第一のアニールガスを供給するので、昇温される
シリコン基板１１に窒化などの無用な反応が発生するこ
とがなく、ｐチャネルのＭＯＳトランジスタ１０とｎチ
ャネルのＭＯＳトランジスタ(図示せず)との特性を良好
に維持することができる。
路製造方法では、上述のようにシリコン基板１１を昇温
するときにはアルゴンを主成分として微量な酸素が添加
された第一のアニールガスを供給するので、昇温される
シリコン基板１１に窒化などの無用な反応が発生するこ
とがなく、ｐチャネルのＭＯＳトランジスタ１０とｎチ
ャネルのＭＯＳトランジスタ(図示せず)との特性を良好
に維持することができる。
【００４７】このとき、第一のアニールガスに微量に添
加されている酸素のため、シリコン基板１１の表面には
熱酸化膜が形成されるので、シリコン基板１１にイオン
注入されているｎ型の不純物(図示せず)の揮発が防止さ
れ、ｎチャネルのＭＯＳトランジスタのｎ型のエクステ
ンション領域１６が充分な濃度に形成される。
加されている酸素のため、シリコン基板１１の表面には
熱酸化膜が形成されるので、シリコン基板１１にイオン
注入されているｎ型の不純物(図示せず)の揮発が防止さ
れ、ｎチャネルのＭＯＳトランジスタのｎ型のエクステ
ンション領域１６が充分な濃度に形成される。
【００４８】一方、シリコン基板１１を降温するときに
は窒素からなる第二のアニールガスを供給するので、熱
伝導率の高い窒素によりシリコン基板１１を迅速に降温
することができる。このため、アニール処理は拡散の大
部分がＯＥＤでなくＴＥＤとなるＲＴＡ処理として実行
されるので、ｐ型のエクステンション領域１６のボロン
の無用な拡散を防止することができ、そのシリコン基板
１１との接合を浅く低抵抗とすることができる。
は窒素からなる第二のアニールガスを供給するので、熱
伝導率の高い窒素によりシリコン基板１１を迅速に降温
することができる。このため、アニール処理は拡散の大
部分がＯＥＤでなくＴＥＤとなるＲＴＡ処理として実行
されるので、ｐ型のエクステンション領域１６のボロン
の無用な拡散を防止することができ、そのシリコン基板
１１との接合を浅く低抵抗とすることができる。
【００４９】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではシリコン基板１１をアニ
ール到達温度まで昇温した直後に降温するスパイクアニ
ールを実行することを例示した。
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではシリコン基板１１をアニ
ール到達温度まで昇温した直後に降温するスパイクアニ
ールを実行することを例示した。
【００５０】しかし、図５に示すように、これをアニー
ル到達温度が所定時間だけ維持されるソークアニールと
することも可能であり、その場合の第一／第二のアニー
ルガスを切り換えるタイミングは、例えば、昇温が完了
したとき、アニール到達温度が維持されているとき、降
温を開始するとき、等に設定することが可能である。
ル到達温度が所定時間だけ維持されるソークアニールと
することも可能であり、その場合の第一／第二のアニー
ルガスを切り換えるタイミングは、例えば、昇温が完了
したとき、アニール到達温度が維持されているとき、降
温を開始するとき、等に設定することが可能である。
【００５１】さらに、上記形態ではシリコン基板１１を
降温させるとき、第二のアニールガスの供給速度を常時
最高として降温速度を一様な最高とすることを例示した
が、この第二のアニールガスの供給速度を調節して降温
速度を最初は最高で途中から低速とすることも可能であ
る。
降温させるとき、第二のアニールガスの供給速度を常時
最高として降温速度を一様な最高とすることを例示した
が、この第二のアニールガスの供給速度を調節して降温
速度を最初は最高で途中から低速とすることも可能であ
る。
【００５２】この場合、シリコン基板１１の降温の速度
が途中まで高速なので、エクステンション領域１６の不
純物の無用な拡散を防止することができ、それでいて、
シリコン基板１１の降温の速度が途中から低速となるの
で、そのストレスを緩和して各部の破損や剥離などを防
止することができる。
が途中まで高速なので、エクステンション領域１６の不
純物の無用な拡散を防止することができ、それでいて、
シリコン基板１１の降温の速度が途中から低速となるの
で、そのストレスを緩和して各部の破損や剥離などを防
止することができる。
【００５３】その場合、降温の速度は、温度低下により
固溶度の低下した不純物に、シリコン基板１１との結合
を切断する熱エネルギが作用しない速度とすることが好
適であり、例えば、シリコン基板１１にイオン注入され
た不純物がボロンの場合、シリコン基板１１を1000(℃)
のアニール到達温度まで昇温してから900(℃)までは50
(℃／sec)以上の高速で降温させて以後は25(℃／sec)以
下の低速で降温させることが好適である。
固溶度の低下した不純物に、シリコン基板１１との結合
を切断する熱エネルギが作用しない速度とすることが好
適であり、例えば、シリコン基板１１にイオン注入され
た不純物がボロンの場合、シリコン基板１１を1000(℃)
のアニール到達温度まで昇温してから900(℃)までは50
(℃／sec)以上の高速で降温させて以後は25(℃／sec)以
下の低速で降温させることが好適である。
【００５４】つまり、アニール到達温度まで昇温された
シリコン基板１１の温度が低下するとイオン注入されて
いる不純物の固溶度も低下するので、不純物とシリコン
基板１１との結合が切断されやすくなる。しかし、不純
物とシリコン基板１１との結合を切断するためには充分
な熱エネルギが必要であり、この熱エネルギは必然的に
シリコン基板１１が高温であるほど大きくなる。つま
り、不純物とシリコン基板１１との結合は、固溶度の観
点では低温ほど切断されやすく、熱エネルギの観点では
高温ほど切断されやすい。
シリコン基板１１の温度が低下するとイオン注入されて
いる不純物の固溶度も低下するので、不純物とシリコン
基板１１との結合が切断されやすくなる。しかし、不純
物とシリコン基板１１との結合を切断するためには充分
な熱エネルギが必要であり、この熱エネルギは必然的に
シリコン基板１１が高温であるほど大きくなる。つま
り、不純物とシリコン基板１１との結合は、固溶度の観
点では低温ほど切断されやすく、熱エネルギの観点では
高温ほど切断されやすい。
【００５５】本発明者が実際に調査したところ、シリコ
ン基板１１とボロンとの結合を切断する所用時間は、90
0(℃)では約0.5(min)、800(℃)では約5.0(min)、700
(℃)では約60(min)、であった。従って、シリコン基板
１１の温度を1000(℃)から900(℃)まで降温する時間が
0.5(min)以上であると、シリコン基板１１とボロンとの
結合は切断されることになり、同様に800(℃)まで降温
させる時間が5.0(min)以上や、700(℃)まで降温させる
時間が60(min)以上でも、シリコン基板１１とボロンと
の結合は切断されることになる。
ン基板１１とボロンとの結合を切断する所用時間は、90
0(℃)では約0.5(min)、800(℃)では約5.0(min)、700
(℃)では約60(min)、であった。従って、シリコン基板
１１の温度を1000(℃)から900(℃)まで降温する時間が
0.5(min)以上であると、シリコン基板１１とボロンとの
結合は切断されることになり、同様に800(℃)まで降温
させる時間が5.0(min)以上や、700(℃)まで降温させる
時間が60(min)以上でも、シリコン基板１１とボロンと
の結合は切断されることになる。
【００５６】換言すると、シリコン基板１１の温度を10
00(℃)から900(℃)まで降温する時間が0.5(min)より充
分に短時間ならば、シリコン基板１１とボロンとの結合
の切断を防止することができ、同様に800／700(℃)まで
降温させる時間も5.0／60(min)より充分に短時間なら良
いことになる。
00(℃)から900(℃)まで降温する時間が0.5(min)より充
分に短時間ならば、シリコン基板１１とボロンとの結合
の切断を防止することができ、同様に800／700(℃)まで
降温させる時間も5.0／60(min)より充分に短時間なら良
いことになる。
【００５７】そして、この温度と時間との関係に着目す
ると、温度が低下するほど許容される時間は急激に増大
しているので、アニール到達温度まで昇温したシリコン
基板１１の降温は、高温では高速が必要とされるが低温
では低速で良いことになる。
ると、温度が低下するほど許容される時間は急激に増大
しているので、アニール到達温度まで昇温したシリコン
基板１１の降温は、高温では高速が必要とされるが低温
では低速で良いことになる。
【００５８】そこで、この降温速度の変化割合を、温度
低下により固溶度の低下した不純物にシリコン基板１１
との結合を切断する熱エネルギが作用しない範囲で可能
な限り降温を低速とすれば、シリコン基板１１にイオン
注入されている不純物が無用に拡散せず、シリコン基板
１１等のストレスを最小限にできる。
低下により固溶度の低下した不純物にシリコン基板１１
との結合を切断する熱エネルギが作用しない範囲で可能
な限り降温を低速とすれば、シリコン基板１１にイオン
注入されている不純物が無用に拡散せず、シリコン基板
１１等のストレスを最小限にできる。
【００５９】また、上記形態ではアニール処理によりＣ
ＭＯＳトランジスタのｐ型領域とｎ型領域との不純物を
同時に活性化することを例示したが、本発明のアニール
処理は、ｐチャネルのＭＯＳトランジスタ１０のｐ型領
域のみ活性化することや、ｎチャネルのＭＯＳトランジ
スタのｎ型領域のみ活性化することも可能であり、不純
物がイオン注入されたシリコン基板であれば各種の回路
に利用可能である。
ＭＯＳトランジスタのｐ型領域とｎ型領域との不純物を
同時に活性化することを例示したが、本発明のアニール
処理は、ｐチャネルのＭＯＳトランジスタ１０のｐ型領
域のみ活性化することや、ｎチャネルのＭＯＳトランジ
スタのｎ型領域のみ活性化することも可能であり、不純
物がイオン注入されたシリコン基板であれば各種の回路
に利用可能である。
【００６０】さらに、上記形態ではＲＡＭ１０４等にソ
フトウェアとして格納されている制御プログラムに従っ
てＣＰＵ１０１が動作することにより、アニール制御装
置２２の各種機能として各種手段が論理的に実現される
ことを例示した。しかし、このような各種手段の各々を
固有のハードウェアとして形成することも可能であり、
一部をソフトウェアとしてＲＡＭ１０４等に格納すると
ともに一部をハードウェアとして形成することも可能で
ある。
フトウェアとして格納されている制御プログラムに従っ
てＣＰＵ１０１が動作することにより、アニール制御装
置２２の各種機能として各種手段が論理的に実現される
ことを例示した。しかし、このような各種手段の各々を
固有のハードウェアとして形成することも可能であり、
一部をソフトウェアとしてＲＡＭ１０４等に格納すると
ともに一部をハードウェアとして形成することも可能で
ある。
【００６１】また、上記形態ではＣＤ−ＲＯＭ１０８等
からＨＤＤ１０５に事前にインストールされているソフ
トウェアがアニール制御装置２２の起動時にＲＡＭ１０
４に複写され、このようにＲＡＭ１０４に格納されたソ
フトウェアをＣＰＵ１０１が読み取ることを想定した
が、このようなソフトウェアをＨＤＤ１０５に格納した
ままＣＰＵ１０１に利用させることや、ＲＯＭ１０３に
事前に固定的に格納しておくことも可能である。
からＨＤＤ１０５に事前にインストールされているソフ
トウェアがアニール制御装置２２の起動時にＲＡＭ１０
４に複写され、このようにＲＡＭ１０４に格納されたソ
フトウェアをＣＰＵ１０１が読み取ることを想定した
が、このようなソフトウェアをＨＤＤ１０５に格納した
ままＣＰＵ１０１に利用させることや、ＲＯＭ１０３に
事前に固定的に格納しておくことも可能である。
【００６２】さらに、単体で取り扱える情報記憶媒体で
あるＦＤ１０６やＣＤ−ＲＯＭ１０８にソフトウェアを
格納しておき、このＦＤ１０６等からＨＤＤ１０５やＲ
ＡＭ１０４にソフトウェアをインストールすることも可
能であるが、このようなインストールを実行することな
くＦＤ１０６等からＣＰＵ１０１がソフトウェアを直接
に読み取って処理動作を実行することも可能である。
あるＦＤ１０６やＣＤ−ＲＯＭ１０８にソフトウェアを
格納しておき、このＦＤ１０６等からＨＤＤ１０５やＲ
ＡＭ１０４にソフトウェアをインストールすることも可
能であるが、このようなインストールを実行することな
くＦＤ１０６等からＣＰＵ１０１がソフトウェアを直接
に読み取って処理動作を実行することも可能である。
【００６３】つまり、本発明のアニール制御装置２２の
各種手段をソフトウェアにより実現する場合、そのソフ
トウェアはＣＰＵ１０１が読み取って対応する動作を実
行できる状態に有れば良い。また、上述のような各種手
段を実現する制御プログラムを、複数のソフトウェアの
組み合わせで形成することも可能であり、その場合、単
体の製品となる情報記憶媒体には、本発明のアニール制
御装置２２を実現するための必要最小限のソフトウェア
のみを格納しておけば良い。
各種手段をソフトウェアにより実現する場合、そのソフ
トウェアはＣＰＵ１０１が読み取って対応する動作を実
行できる状態に有れば良い。また、上述のような各種手
段を実現する制御プログラムを、複数のソフトウェアの
組み合わせで形成することも可能であり、その場合、単
体の製品となる情報記憶媒体には、本発明のアニール制
御装置２２を実現するための必要最小限のソフトウェア
のみを格納しておけば良い。
【００６４】例えば、既存のオペレーティングシステム
が実装されているアニール制御装置２２に、ＣＤ−ＲＯ
Ｍ１０８等の情報記憶媒体によりアプリケーションソフ
トを提供するような場合、本発明のアニール制御装置２
２の各種手段を実現するソフトウェアは、アプリケーシ
ョンソフトとオペレーティングシステムとの組み合わせ
で実現されるので、オペレーティングシステムに依存す
る部分のソフトウェアは情報記憶媒体のアプリケーショ
ンソフトから省略することができる。
が実装されているアニール制御装置２２に、ＣＤ−ＲＯ
Ｍ１０８等の情報記憶媒体によりアプリケーションソフ
トを提供するような場合、本発明のアニール制御装置２
２の各種手段を実現するソフトウェアは、アプリケーシ
ョンソフトとオペレーティングシステムとの組み合わせ
で実現されるので、オペレーティングシステムに依存す
る部分のソフトウェアは情報記憶媒体のアプリケーショ
ンソフトから省略することができる。
【００６５】また、このように情報記憶媒体に記述した
ソフトウェアをＣＰＵ１０１に供給する手法は、その情
報記憶媒体をアニール制御装置２２に直接に装填するこ
とに限定されない。例えば、上述のようなソフトウェア
をホストコンピュータの情報記憶媒体に格納しておき、
このホストコンピュータを通信ネットワークで端末コン
ピュータに接続し、ホストコンピュータから端末コンピ
ュータにデータ通信でソフトウェアを供給することも可
能である。
ソフトウェアをＣＰＵ１０１に供給する手法は、その情
報記憶媒体をアニール制御装置２２に直接に装填するこ
とに限定されない。例えば、上述のようなソフトウェア
をホストコンピュータの情報記憶媒体に格納しておき、
このホストコンピュータを通信ネットワークで端末コン
ピュータに接続し、ホストコンピュータから端末コンピ
ュータにデータ通信でソフトウェアを供給することも可
能である。
【００６６】上述のような場合、端末コンピュータが自
身の情報記憶媒体にソフトウェアをダウンロードした状
態でスタンドアロンの処理動作を実行することも可能で
あるが、ソフトウェアをダウンロードすることなくホス
トコンピュータとのリアルタイムのデータ通信により処
理動作を実行することも可能である。この場合、ホスト
コンピュータと端末コンピュータとを通信ネットワーク
で接続したシステム全体が、本発明のアニール制御装置
２２に相当することになる。
身の情報記憶媒体にソフトウェアをダウンロードした状
態でスタンドアロンの処理動作を実行することも可能で
あるが、ソフトウェアをダウンロードすることなくホス
トコンピュータとのリアルタイムのデータ通信により処
理動作を実行することも可能である。この場合、ホスト
コンピュータと端末コンピュータとを通信ネットワーク
で接続したシステム全体が、本発明のアニール制御装置
２２に相当することになる。
【００６７】
【発明の効果】本発明の回路製造装置による回路製造方
法では、シリコン基板を昇温するときには、シリコン基
板と反応しないアルゴンなどを主成分として微量な酸素
が添加された第一のアニールガスを供給し、シリコン基
板を降温するときには、窒素などを主成分として熱伝導
率が高い第二のアニールガスを供給することにより、昇
温されるシリコン基板の無用な反応を防止することがで
き、かつ、シリコン基板を迅速に降温することができる
ので、例えば、ＭＯＳトランジスタとなるシリコン基板
にドープしたｐ型の不純物の無用な拡散を防止して接合
を浅く低抵抗とすることができる。
法では、シリコン基板を昇温するときには、シリコン基
板と反応しないアルゴンなどを主成分として微量な酸素
が添加された第一のアニールガスを供給し、シリコン基
板を降温するときには、窒素などを主成分として熱伝導
率が高い第二のアニールガスを供給することにより、昇
温されるシリコン基板の無用な反応を防止することがで
き、かつ、シリコン基板を迅速に降温することができる
ので、例えば、ＭＯＳトランジスタとなるシリコン基板
にドープしたｐ型の不純物の無用な拡散を防止して接合
を浅く低抵抗とすることができる。
【図１】本発明の実施の一形態の回路製造方法を示す特
性図である。
性図である。
【図２】回路製造装置の全体構造を示す模式的な縦断正
面図である。
面図である。
【図３】アニール制御装置を示すブロック図である。
【図４】回路製造装置による回路製造方法を示すフロー
チャートである。
チャートである。
【図５】一変形例の回路製造方法を示す特性図である。
【図６】ＭＯＳトランジスタの内部構造を示す模式的な
縦断正面図である。
縦断正面図である。
【図７】ＭＯＳトランジスタを製造する方法の一例を示
す工程図である。
す工程図である。
【図８】従来の回路製造方法を示す特性図である。
【図９】ＭＯＳトランジスタを製造する方法の他例を示
す工程図である。
す工程図である。
１１ シリコン基板 ２０ 回路製造装置 ２２ アニール制御手段でもあるアニール制御装置 ２０１ ウェハ保持手段である保持テーブル ２０３ ウェハ昇温手段に相当するランプユニット ２０４ 第一のガス供給手段である第一ガスユニット ２０５ 第二のガス供給手段である第二ガスユニット
Claims (6)
- 【請求項１】 カバー膜で表面が被覆されていないシリ
コン基板をアニール処理してドープされている不純物を
活性化し、ＣＭＯＳ(Complementary Metal Oxide Semic
onductor)トランジスタのｐチャネルとｎチャネルとの
ＭＯＳトランジスタのディープドープのソース／ドレイ
ン領域の内側のライトドープの浅い領域とを一度に形成
する回路製造方法であって、 前記シリコン基板と反応しないガスを主成分として微量
な酸素が添加された第一のアニールガスの雰囲気中で前
記シリコン基板を所定のアニール到達温度まで昇温し、 このアニール到達温度まで昇温されたシリコン基板を熱
伝導率が高い第二のアニールガスの雰囲気中で降温して
前記ライトドープの浅い領域を形成する回路製造方法。 - 【請求項２】 カバー膜で表面が被覆されていないシリ
コン基板をアニール処理してドープされているｐ型の不
純物を活性化する回路製造方法であって、 前記シリコン基板と反応しないガスを主成分として微量
な酸素が添加された第一のアニールガスの雰囲気中で前
記シリコン基板を所定のアニール到達温度まで昇温し、 このアニール到達温度まで昇温されたシリコン基板を熱
伝導率が高い第二のアニールガスの雰囲気中で降温する
回路製造方法。 - 【請求項３】 前記第一のアニールガスはアルゴンを主
成分として微量な酸素が添加されており、 前記第二のアニールガスは窒素を主成分としている請求
項１または２に記載の回路製造方法。 - 【請求項４】 カバー膜で表面が被覆されていないシリ
コン基板をアニール処理してドープされている不純物を
活性化し、ＣＭＯＳトランジスタのｐチャネルとｎチャ
ネルとのＭＯＳトランジスタのディープドープのソース
／ドレイン領域の内側のライトドープの浅い領域とを一
度に形成する回路製造装置であって、 前記シリコン基板を交換自在に保持するウェハ保持手段
と、 このウェハ保持手段により保持された前記シリコン基板
を昇温するウェハ昇温手段と、 前記ウェハ保持手段により保持された前記シリコン基板
の位置に前記シリコン基板と反応しないガスを主成分と
して微量な酸素が添加された第一のアニールガスを供給
する第一のガス供給手段と、 前記ウェハ保持手段により保持された前記シリコン基板
の位置に熱伝導率が高い第二のアニールガスを供給する
第二のガス供給手段と、 前記シリコン基板が前記ウェハ昇温手段により昇温され
るときには前記第一のガス供給手段に前記第一のアニー
ルガスを供給させて前記シリコン基板が降温されるとき
には前記第二のガス供給手段に前記第二のアニールガス
を供給させるアニール制御手段と、を具備している回路
製造装置。 - 【請求項５】 カバー膜で表面が被覆されていないシリ
コン基板をアニール処理してドープされているｐ型の不
純物を活性化する回路製造装置であって、 前記シリコン基板を交換自在に保持するウェハ保持手段
と、 このウェハ保持手段により保持された前記シリコン基板
を昇温するウェハ昇温手段と、 前記ウェハ保持手段により保持された前記シリコン基板
の位置に前記シリコン基板と反応しないガスを主成分と
して微量な酸素が添加された第一のアニールガスを供給
する第一のガス供給手段と、 前記ウェハ保持手段により保持された前記シリコン基板
の位置に熱伝導率が高い第二のアニールガスを供給する
第二のガス供給手段と、 前記シリコン基板が前記ウェハ昇温手段により昇温され
るときには前記第一のガス供給手段に前記第一のアニー
ルガスを供給させて前記シリコン基板が降温されるとき
には前記第二のガス供給手段に前記第二のアニールガス
を供給させるアニール制御手段と、を具備している回路
製造装置。 - 【請求項６】 前記第一のガス供給手段は、アルゴンを
主成分として微量な酸素が添加された第一のアニールガ
スを供給し、 前記第二のガス供給手段は、窒素を主成分とした第二の
アニールガスを供給する請求項４または５に記載の回路
製造装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000112334A JP2001297995A (ja) | 2000-04-13 | 2000-04-13 | 回路製造方法および装置 |
| US09/828,890 US6465333B2 (en) | 2000-04-13 | 2001-04-10 | Method of manufacturing a circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000112334A JP2001297995A (ja) | 2000-04-13 | 2000-04-13 | 回路製造方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001297995A true JP2001297995A (ja) | 2001-10-26 |
Family
ID=18624523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000112334A Pending JP2001297995A (ja) | 2000-04-13 | 2000-04-13 | 回路製造方法および装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6465333B2 (ja) |
| JP (1) | JP2001297995A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004503108A (ja) * | 2000-07-06 | 2004-01-29 | アプライド マテリアルズ インコーポレイテッド | 半導体基板の熱処理 |
| JP2009272402A (ja) * | 2008-05-02 | 2009-11-19 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
| JP2014007413A (ja) * | 2013-08-19 | 2014-01-16 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803297B2 (en) * | 2002-09-20 | 2004-10-12 | Applied Materials, Inc. | Optimal spike anneal ambient |
| JP4271095B2 (ja) * | 2004-07-15 | 2009-06-03 | 東京エレクトロン株式会社 | 基板加熱装置及び基板加熱方法 |
| KR100643497B1 (ko) * | 2005-01-13 | 2006-11-10 | 삼성전자주식회사 | 웨이퍼의 열처리 방법 및 그를 이용한 반도체 소자의제조방법 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037717A (ja) * | 1983-08-10 | 1985-02-27 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS60193343A (ja) * | 1984-03-15 | 1985-10-01 | Toshiba Corp | 熱処理装置 |
| JPH04152518A (ja) * | 1990-10-16 | 1992-05-26 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05299413A (ja) * | 1992-04-22 | 1993-11-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPH09252055A (ja) * | 1996-03-18 | 1997-09-22 | Oki Electric Ind Co Ltd | Ｃｍｏｓｆｅｔの製造方法 |
| JPH10172977A (ja) * | 1996-12-11 | 1998-06-26 | Sumitomo Electric Ind Ltd | 化合物半導体基板の熱処理方法及び熱処理装置 |
| JPH10189468A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | 半導体装置の製造方法及び半導体製造装置 |
| JPH10233457A (ja) * | 1996-12-20 | 1998-09-02 | Nec Corp | 半導体装置の製造方法 |
| JPH10275864A (ja) * | 1997-03-31 | 1998-10-13 | Sony Corp | 半導体装置の製造方法 |
| US6215106B1 (en) * | 1997-06-30 | 2001-04-10 | Applied Materials, Inc. | Thermally processing a substrate |
| JP2001196324A (ja) * | 1999-07-08 | 2001-07-19 | Applied Materials Inc | 基板の熱処理 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4928156A (en) * | 1987-07-13 | 1990-05-22 | Motorola, Inc. | N-channel MOS transistors having source/drain regions with germanium |
| EP0717435A1 (en) * | 1994-12-01 | 1996-06-19 | AT&T Corp. | Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby |
| US5861335A (en) * | 1997-03-21 | 1999-01-19 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing a post-implant anneal within a low temperature high pressure nitrogen ambient to improve channel and gate oxide reliability |
| JP3293567B2 (ja) | 1998-09-30 | 2002-06-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6221724B1 (en) * | 1998-11-06 | 2001-04-24 | Advanced Micro Devices, Inc. | Method of fabricating an integrated circuit having punch-through suppression |
-
2000
- 2000-04-13 JP JP2000112334A patent/JP2001297995A/ja active Pending
-
2001
- 2001-04-10 US US09/828,890 patent/US6465333B2/en not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037717A (ja) * | 1983-08-10 | 1985-02-27 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS60193343A (ja) * | 1984-03-15 | 1985-10-01 | Toshiba Corp | 熱処理装置 |
| JPH04152518A (ja) * | 1990-10-16 | 1992-05-26 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05299413A (ja) * | 1992-04-22 | 1993-11-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPH09252055A (ja) * | 1996-03-18 | 1997-09-22 | Oki Electric Ind Co Ltd | Ｃｍｏｓｆｅｔの製造方法 |
| JPH10172977A (ja) * | 1996-12-11 | 1998-06-26 | Sumitomo Electric Ind Ltd | 化合物半導体基板の熱処理方法及び熱処理装置 |
| JPH10233457A (ja) * | 1996-12-20 | 1998-09-02 | Nec Corp | 半導体装置の製造方法 |
| JPH10189468A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | 半導体装置の製造方法及び半導体製造装置 |
| JPH10275864A (ja) * | 1997-03-31 | 1998-10-13 | Sony Corp | 半導体装置の製造方法 |
| US6215106B1 (en) * | 1997-06-30 | 2001-04-10 | Applied Materials, Inc. | Thermally processing a substrate |
| JP2001196324A (ja) * | 1999-07-08 | 2001-07-19 | Applied Materials Inc | 基板の熱処理 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004503108A (ja) * | 2000-07-06 | 2004-01-29 | アプライド マテリアルズ インコーポレイテッド | 半導体基板の熱処理 |
| JP2009272402A (ja) * | 2008-05-02 | 2009-11-19 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
| JP2014007413A (ja) * | 2013-08-19 | 2014-01-16 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6465333B2 (en) | 2002-10-15 |
| US20010031544A1 (en) | 2001-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101207011B (zh) | 半导体器件的制造方法 | |
| KR20040102187A (ko) | 실리사이드화를 이용한 금속 게이트 전극 및 그 형성 방법 | |
| KR20030056604A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| CN100481348C (zh) | 盐化物处理过程以及制造半导体器件的方法 | |
| JPH11283935A (ja) | 半導体装置の製造方法 | |
| JP2001297995A (ja) | 回路製造方法および装置 | |
| US6423602B2 (en) | Circuit manufacturing method and apparatus, anneal control method and apparatus, information storage medium | |
| JP2005101196A (ja) | 半導体集積回路装置の製造方法 | |
| US5933740A (en) | RTP booster to semiconductor device anneal | |
| JP2002261040A (ja) | 熱処理装置及び半導体装置の作製方法 | |
| JP2978746B2 (ja) | 半導体装置の製造方法 | |
| JP3293567B2 (ja) | 半導体装置の製造方法 | |
| JP2012004584A (ja) | 回路製造方法、アニール制御方法、および情報記録媒体 | |
| KR100483027B1 (ko) | 반도체소자의 실리사이드층 형성 방법 | |
| KR20000076772A (ko) | 반도체 장치의 제조 방법 | |
| JPH0766152A (ja) | 半導体装置の製造方法 | |
| JP2003037083A (ja) | 半導体装置の製造方法 | |
| JP3959447B2 (ja) | 半導体装置の製造方法 | |
| KR100433054B1 (ko) | 반도체소자의 제조방법 | |
| KR100481982B1 (ko) | 트랜지스터의 게이트 전극 형성 방법 | |
| KR100486649B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR20030013882A (ko) | 반도체소자의 실리사이드막 제조방법 | |
| JPH0878357A (ja) | Ｃｏシリサイド層を用いた半導体装置及びその製造方法 | |
| JPH09186104A (ja) | 半導体装置の製造方法 | |
| JP4541582B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060120 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070306 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100630 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110906 |