JPH11283935A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11283935A
JPH11283935A JP10084110A JP8411098A JPH11283935A JP H11283935 A JPH11283935 A JP H11283935A JP 10084110 A JP10084110 A JP 10084110A JP 8411098 A JP8411098 A JP 8411098A JP H11283935 A JPH11283935 A JP H11283935A
Authority
JP
Japan
Prior art keywords
film
heat treatment
cobalt
forming
cosi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10084110A
Other languages
English (en)
Inventor
Akira Inoue
顕 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10084110A priority Critical patent/JPH11283935A/ja
Priority to KR1019990010493A priority patent/KR19990078303A/ko
Priority to US09/277,928 priority patent/US6221764B1/en
Priority to CN99103425A priority patent/CN1230769A/zh
Publication of JPH11283935A publication Critical patent/JPH11283935A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 本発明は、コバルトシリサイドのスパイクの
発生を抑えることにより、リーク電流を抑制し、トラン
ジスタ特性および信頼性の高い半導体装置を製造する方
法を提供することを目的とする。 【解決手段】 シリコン基板上の不純物拡散層９，１０
の表面にコバルト膜１２と、酸素バリア膜として窒化チ
タン膜１３を形成した後、４００℃未満の温度で第１回
目の熱処理を行ってＣｏ2Ｓｉ膜３１を形成し、その後
窒化チタン膜および未反応のコバルト膜を硫酸−過酸化
水素混合液を用いて除去し、７００〜９００℃の温度で
再度熱処理を行ってＣｏＳｉ2膜を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にサリサイドプロセスを有する半導体装
置の製造方法に関する。
【０００２】
【従来の技術】従来より半導体装置の分野では常に高集
積化・微細化が求められているが、ＭＯＳＦＥＴのゲー
ト長が０．３５μｍ程度以下になるとショートチャネル
効果などの問題が生じる。ショートチャネル効果を抑え
るために拡散層を薄くすると拡散層の抵抗が増大するの
で、ゲート電極を形成するポリシリコン、ソース層、ド
レイン層の表面にコバルト膜を成膜し、その後加熱して
コバルトシリサイドを形成することで低抵抗化するサリ
サイドプロセスの採用が試みられている。
【０００３】しかし、図６に示すように、シリコン基板
１のソース層９およびドレイン層１０の表面に形成され
たコバルトシリサイド層３５の底部からコバルトシリサ
イドがスパイク状（３６）に異常成長し、１００ｎｍ程
度まで薄く形成されたソース層９およびドレイン層１０
を突き抜け、リーク電流の原因になる問題があった。
【０００４】このような問題を解決する方法として、特
開平９−２５１９６７号公報には、コバルト膜を形成す
るのに先立ち、シリコン基板の不純物拡散層の上層部に
イオン注入により非晶質層を形成し、その後コバルト膜
を不純物拡散層の上に形成した後に、１回目の熱処理に
よりコバルト膜と不純物拡散層内のシリコンとを反応さ
せてその非晶質層の上層部に低温でＣｏＳｉまたはＣｏ
2Ｓｉよりなるコバルトシリサイド層を形成し、続いて
未反応のコバルトを除去し、ついで２回目の熱処理によ
ってコバルトシリサイド層を構成するＣｏＳｉまたはＣ
ｏ2ＳｉをＣｏＳｉ2に変化させて低抵抗化させる方法が
記載されている。
【０００５】この記載によれば、非晶質層がコバルトシ
リサイドの構成元素が下方に移動するのを妨げるため、
スパイクの発生を抑えることができるとしている。
【０００６】しかし、この方法において非晶質部分を完
全に消費するように条件を制御するのは困難であり、残
った非晶質部分がコバルトシリサイド層とソース・ドレ
イン層との間に格子欠陥として存在することになるの
で、ＯＮ電流等のトランジスタ特性および信頼性が悪く
なる問題があった。一方、高温でアニールすることによ
り、欠陥として残る非晶質部分を修復することも考えら
れるが、通常９００℃を超える温度が必要であり、コバ
ルトシリサイドの凝集が起こりコバルトシリサイド膜の
耐熱性が劣化し、また抵抗が高くなる問題がある。
【０００７】
【発明が解決しようとする課題】本発明はこのような問
題に鑑みてなされたものであり、コバルトシリサイドの
スパイクの発生を抑えることにより、リーク電流を抑制
し、トランジスタ特性および信頼性の高い半導体装置を
製造する方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、不純物拡散層
が形成されたシリコン基板上にコバルト膜を形成する工
程と、加熱処理を行うことで前記コバルト膜に接するシ
リコン層にコバルトシリサイドを形成する工程と、未反
応のコバルト膜を除去する工程を有する半導体装置の製
造方法において、前記加熱処理として、４００℃未満の
温度で第１回目の熱処理を行ってＣｏ2Ｓｉ膜を形成す
る工程と、第２回目の熱処理を行ってＣｏＳｉ2膜を形
成する工程とを有することを特徴とする半導体装置の製
造方法に関する。
【０００９】また本発明は、不純物拡散層が形成された
シリコン基板上にコバルト膜を形成する工程と、加熱処
理を行うことで前記コバルト膜に接するシリコン層にコ
バルトシリサイドを形成する工程と、未反応のコバルト
膜を除去する工程を有する半導体装置の製造方法におい
て、前記加熱処理として、４００℃未満の温度で第１回
目の熱処理を行ってＣｏ2Ｓｉ膜を形成する工程と、第
２回目の熱処理を行ってＣｏＳｉ膜を形成する工程と、
第３回目の熱処理を行ってＣｏＳｉ2膜を形成する工程
とを有することを特徴とする半導体装置の製造方法に関
する。
【００１０】さらに本発明は、不純物拡散層が形成され
たシリコン基板上にコバルト膜を形成する工程と、加熱
処理を行うことで前記コバルト膜に接するシリコン層に
コバルトシリサイドを形成する工程と、未反応のコバル
ト膜を除去する工程を有する半導体装置の製造方法にお
いて、前記加熱処理として、２分以上の処理時間をかけ
て所定の膜厚になるように第１回目の熱処理を行ってＣ
ｏ2Ｓｉ膜を形成する工程と、第２回目の熱処理を行っ
てＣｏＳｉ2膜を形成する工程とを有することを特徴と
する半導体装置の製造方法に関する。
【００１１】さらに本発明は、不純物拡散層が形成され
たシリコン基板上にコバルト膜を形成する工程と、加熱
処理を行うことで前記コバルト膜に接するシリコン層に
コバルトシリサイドを形成する工程と、未反応のコバル
ト膜を除去する工程を有する半導体装置の製造方法にお
いて、前記加熱処理として、２分以上の処理時間をかけ
て所定の膜厚になるように第１回目の熱処理を行ってＣ
ｏ2Ｓｉ膜を形成する工程と、第２回目の熱処理を行っ
てＣｏＳｉ膜を形成する工程と、第３回目の熱処理を行
ってＣｏＳｉ2膜を形成する工程とを有することを特徴
とする半導体装置の製造方法に関する。
【００１２】尚、本明細書においては、コバルトシリサ
イドとは、Ｃｏ2Ｓｉ、ＣｏＳｉおよびＣｏＳｉ2を総称
するものとする。
【００１３】
【発明の実施の形態】コバルトとシリコンの反応による
コバルトシリサイドの生成反応として、反応温度を低温
から高温に上げていくに従い次の３種類の反応が知られ
ている。
【００１４】約４５０℃以下の温度では、コバルト（Ｃ
ｏ）とシリコン（Ｓｉ）から、Ｃｏ 2Ｓｉが生成する。
この反応は、コバルトが拡散種となって、シリコン側に
拡散していく反応である。
【００１５】約４００〜約７００℃の温度では、Ｃｏ2
Ｓｉがさらにシリコンと反応しＣｏＳｉが生成する。こ
の反応ではシリコンが拡散種となる。
【００１６】約７００℃以上の温度では、ＣｏＳｉがさ
らにシリコンと反応しＣｏＳｉ2が生成する。この反応
ではコバルトが拡散種となる。
【００１７】本発明者は、コバルトとシリコンの反応に
よるコバルトシリサイド生成反応を詳細に検討したとこ
ろ、４００℃以上では反応が急速に起こり、４００℃で
も３０秒程度の時間で所定の膜厚のコバルトシリサイド
ができる。しかし、このように急激に反応させた場合、
Ｃｏ2Ｓｉと共にＣｏＳｉが特にシリコン基板側の界面
に生成され、これがスパイクの要因になることがわかっ
た。このように界面にＣｏＳｉが生成するとスパイクが
発生しやすくなるため、第１回目の熱処理をＣｏＳｉが
生成されない条件で熱処理しなければならないことがわ
かった。特に量産でサリサイドプロセスを用いる場合、
ＣｏＳｉが少しでも生成されると大量不良の発生の原因
となる。
【００１８】本発明では、シリコン基板上の不純物拡散
層の上にコバルト膜を形成した後、第１回目の熱処理を
４００℃未満の温度で行い、ゆっくりと均一な膜質のＣ
ｏ2Ｓｉを確実に形成する。即ち、本発明ではＣｏ2Ｓｉ
膜を生成する際に、ＣｏＳｉが生成しないような条件を
選ぶことが極めて重要である。そうすると、次にさらに
高い温度でＣｏ2ＳｉからＣｏＳｉを経てＣｏＳｉ2を生
成しても、あるいはＣｏ2ＳｉからＣｏＳｉ2を生成して
も異常成長が起こることがないので、スパイクのない均
一なＣｏＳｉ2層が得られる。
【００１９】ところで、特開平９−２５１９６７号公報
では、シリコン基板上にコバルト膜を形成し、４００℃
で加熱してＣｏ2Ｓｉを形成し、４５０℃でＣｏＳｉを
生成させ、さらに６００℃で加熱してＣｏＳｉ2を生成
させたが異常成長が生じた旨の記載がある。しかしなが
ら、本発明者の検討によれば、４００℃という本発明の
要件に近接する条件であっても、シリコン中の不純物の
種類や濃度により必ずしも均質なＣｏ2Ｓｉが得られる
わけではなく、微量のＣｏＳｉの存在によりＣｏ2Ｓｉ
の結晶の均一性が阻害されていることがわかった。これ
に対して、本発明では、第１回目の熱処理においてＣｏ
Ｓｉが生成しないので異常成長が生じないのである。
【００２０】本発明において、第１回目の熱処理温度は
４００℃未満の温度であり、低温でゆっくりと熱処理を
行う方が均一な膜質のＣｏ2Ｓｉを得ることができるの
で、３８０℃以下とすることがさらに好ましい。また、
低すぎても反応時間がかかりすぎるので、３００℃以上
が好ましく、特に３２０℃以上が好ましい。
【００２１】第１回目の熱処理に要する時間は、Ｃｏ2
Ｓｉが例えば８〜２２ｎｍ程度の所定の膜厚に形成され
るように、温度との関係で適宜調整する。例えば３００
℃での熱処理では、６０〜９０分程度が必要であり、３
５０℃では３０分程度が必要である。例えば８〜２２ｎ
ｍ程度の膜厚（例えば１５ｎｍ）のＣｏ2Ｓｉを形成す
るのに、２分以上、特に１０分以上かけるようにするの
が好ましい。
【００２２】第１回目の熱処理に用いる装置としては、
特に制限はなく、例えば通常の電気炉による熱処理、ま
たはＲＴＡ（rapid thermal annealing）処理のどちら
も用いることができる。比較的低温で長時間かけて熱処
理しＣｏＳｉを生成させることなく均一にＣｏ2Ｓｉを
生成させるためには、電気炉を用いる方が好ましい。
【００２３】熱処理の雰囲気は、酸素を含まないような
雰囲気が好ましく、窒素、アルゴン等の不活性雰囲気中
で行うことが好ましい。
【００２４】本発明では、このように均一にＣｏ2Ｓｉ
を形成した後、未反応のコバルトを除去した後、さらに
温度７００〜９００℃で熱処理してＣｏＳｉ2を生成す
る。この場合、９００℃を超えるとＣｏＳｉ2の凝集が
起こりやすく、耐熱性が悪く、抵抗が高くなることがあ
る。ＣｏＳｉ2生成のための熱処理は、急速に加熱処理
することが好ましく、ＲＴＡ法を用いることが好まし
い。上記のように第１回の熱処理でＣｏ2Ｓｉの膜厚が
８〜２２程度になるように形成したときは、ＣｏＳｉ2
の膜厚は２０〜５０ｎｍ程度になる。
【００２５】本発明においては、さらに均一性を良くす
るためには、拡散種別に各ステップを踏むことで、さら
に配向性が高く、耐熱性の高いコバルトシリサイド膜を
形成できる。
【００２６】即ち、上記と同じように第１回目の熱処理
を行ってＣｏ2Ｓｉを形成した後、第２回目の熱処理を
４００〜７００℃で行ってＣｏＳｉを生成した後、さら
に第３回目の熱処理を７００〜９００℃で行ってＣｏＳ
ｉ2を生成する。この場合、未反応のコバルトの除去
は、ＣｏＳｉを生成後に行うことが好ましい。通常Ｃｏ
2ＳｉよりＣｏＳｉの方が、コバルトに対するエッチン
グ選択比が大きいので、除去のための溶解液の選択の幅
が広がるからである。このように熱処理を３段階で行っ
たときは、第１回目の熱処理でＣｏ2Ｓｉを８〜２２ｎ
ｍ程度に形成したとすると、ＣｏＳｉは１１〜２９ｎｍ
程度の厚さに生成され、ＣｏＳｉ2の膜厚は２０〜５０
ｎｍ程度になる。
【００２７】さらに、本出願に係る異なる発明において
は、加熱処理として、２分以上の処理時間をかけて所定
の膜厚になるように第１回目の熱処理を行ってＣｏ2Ｓ
ｉ膜を形成することを特徴とするものである。即ち、コ
バルトとシリコンの反応によりＣｏ2Ｓｉ膜が所定の膜
厚まで生成するのに、ゆっくりと２分以上かけることが
重要である。特に、１０分以上の熱処理時間をかけるよ
うにすることが好ましい。ここで、所定の膜厚とは、前
述と同様に８〜２２ｎｍ程度の膜厚であり、熱処理温度
としては、通常４００℃未満が用いられる。
【００２８】また、熱処理時間が長すぎても製造効率が
悪くなるので、製造工程の許容しうる時間内に設定する
ことが好ましく、例えば９０分程度以内に行うようにす
ることが好ましい。
【００２９】熱処理に用いる装置は、前述の４００℃未
満で第１回目の熱処理を行う発明と同様の装置を用いる
ことでき、その他の条件、その後の処理等も同様に設定
することができる。
【００３０】
【実施例】以下、実施例を示しながらさらに本発明を詳
細に説明する。
【００３１】［実施例１］図１〜図４を参照しながら、
本実施例の工程を説明する。まず、図１（ａ）に示すよ
うに、シリコン基板１のうちＬＯＣＯＳ酸化膜２によっ
て分離された領域の表面を熱酸化しゲート酸化膜３を３
〜１０ｎｍ程度の厚さに形成する。続いて、ゲート酸化
膜３及びＬＯＣＯＳ酸化膜２の上にＣＶＤ法によりポリ
シリコン膜４を１００〜３００ｎｍ程度の厚さに形成す
る。
【００３２】次に、図１（ｂ）に示すように、ポリシリ
コン膜４内に例えばヒ素等の不純物をイオン注入した後
に、ポリシリコン膜４及びゲート酸化膜３をパターニン
グしてポリシリコン膜４によりゲート電極５を形成す
る。この後に、ゲート電極５をマスクに使用して例えば
ヒ素をシリコン基板１にイオン注入し不純物注入層６を
形成する。注入のドーズ量および加速エネルギーは、素
子設計に合わせて適宜調整するが、たとえば、加速エネ
ルギー２０〜６０ｋｅＶ、ドーズ量１〜５×１０ 15の条
件でイオン注入する。
【００３３】また、イオン注入を２回に分けて、比較的
浅い部分と深い部分に注入しても良い。具体的には例え
ば、第１回の条件をドーズ量３×１０14ａｔｍ／ｃ
ｍ2、加速エネルギー１０ｋｅＶとして、第２回の条件
をドーズ量２×１０15ａｔｍ／ｃｍ2、加速エネルギー
４０ｋｅＶとする。この第２回目の注入は、次の工程で
ゲート電極にサイドウォールを形成した後に行っても良
い。
【００３４】次に、ＣＶＤ法により１００ｎｍ程度の厚
さのシリコン酸化膜を形成する。続いて、ゲート電極５
の上面が露出するまでシリコン酸化膜を垂直方向に異方
性エッチングして、図１（ｃ）に示すようにシリコン酸
化膜をゲート電極５の側面にサイドウォール７として残
す。
【００３５】次に、図１（ｄ）に示すように、例えば１
０００℃で１０秒間のＲＴＡ処理によってゲート電極５
内のヒ素を内部に拡散させるとともに、不純物注入層６
のヒ素を活性化させ不純物拡散層としてソース層９とド
レイン層１０を形成する。ソース層９とドレイン層１０
の深さはシリコン基板１の表面から例えば１００ｎｍ程
度（通常８０〜１５０ｎｍ程度）になる。
【００３６】次に、図２（ａ）に示すように、スパッタ
法により例えば１０ｎｍ（通常５〜２０ｎｍ程度）のコ
バルト（Ｃｏ）膜１２を形成し、さらにその上に窒化チ
タン（ＴｉＮ）膜１３を例えば１０ｎｍの厚さに形成す
る。窒化チタン膜は、チタンをターゲットにして、窒素
プラズマを用いて成膜することができる。ここで、窒化
チタン膜は酸素バリア膜として機能するものであり、本
発明では次の工程の熱処理時間が長いので、このように
コバルトの表面に酸素バリア膜を形成することが特に好
ましい。酸素バリア膜としては、窒化チタン膜の他に、
チタン膜、タングステン膜、チタン・タングステン膜等
を用いることができるが、酸素の透過性およびエッチン
グ除去性を考慮すると窒化チタン膜が好ましい。
【００３７】次に、この基板を電気炉中で４００℃未満
の適当な温度で所定時間（例えば３００℃にて１時
間）、第１回の熱処理を行うと、図２（ｂ）に示すよう
に、Ｃｏ 2Ｓｉ膜３１が１５ｎｍ程度の厚さに形成され
る。
【００３８】次に、硫酸−過酸化水素混合液を用いて、
窒化チタン膜１３および未反応のコバルト膜１２を除去
する。このとき、Ｃｏ2Ｓｉ膜３１は、図３（ａ）に示
すように溶解されずにそのまま残る。
【００３９】次に、ＲＴＡ法により、７００〜９００℃
の範囲の適当な温度（例えば７５０℃）にて第２回の熱
処理を行うと、図３（ｂ）に示すように厚さ３５ｎｍ程
度のＣｏＳｉ2膜３２に変わる。
【００４０】この後に、図４に示すように、従来の半導
体装置と同様に、全体にＣＶＤ法により７００ｎｍ程度
の厚さのシリコン酸化膜１４を形成し、ついで、シリコ
ン酸化膜１４をパターニングしてゲート電極５、ソース
層９及びドレイン層１０の上にコンタクトホールを形成
した後に、ゲート引出電極１５、ソース引出電極１６、
ドレイン引出電極１７を形成する。これらの引き出し電
極は、例えば、下から膜厚２０ｎｍのチタン膜、膜厚１
００ｎｍの窒化チタン膜、膜厚５００ｎｍのアルミ層か
らなる積層膜等で構成することができる。
【００４１】本実施例の製造方法によれば、コバルトシ
リサイドのスパイクの発生が無く、接合リークの問題も
生じなかった。
【００４２】［実施例２］図１、図２、図５および図４
を順に参照しながら本実施例を説明する。この実施例で
は、実施例１と同様にして、シリコン基板上にゲート電
極、サイドウォール、ソース層、ドレイン層を形成した
後、同様にして、コバルト膜と窒化チタン膜を形成し、
図１から図２（ａ）までの工程を終了する。
【００４３】次に、図２（ｂ）に示すように、実施例１
と同様にして電気炉中で３００℃にて１時間、第１回の
熱処理を行い、Ｃｏ2Ｓｉ膜３１を１５ｎｍ程度の厚さ
に形成する。
【００４４】次に、図５（ａ）に示すように、第２回の
熱処理を電気炉中またはＲＴＡ装置中にて４００〜７０
０℃の範囲の適当な温度（例えば５５０℃）にて行い、
Ｃｏ 2Ｓｉ膜３１をＣｏＳｉ膜３３に変える。ＣｏＳｉ
膜の膜厚は２０ｎｍ程度になる。
【００４５】次に、硫酸−過酸化水素混合液を用いて、
窒化チタン膜１３および未反応のコバルト膜１２を除去
する。このとき、ＣｏＳｉ膜３３は、図５（ｂ）に示す
ように溶解されずにそのまま残る。このときの溶解液と
しては、硫酸−過酸化水素水混合液の他に、塩酸−過酸
化水素混合液、アンモニア−過酸化水素混合液を用いて
もよい。
【００４６】次に、第３回の熱処理を、ＲＴＡ法により
７００〜９００℃の範囲の第２回の熱処理温度より高い
適当な温度（例えば７５０℃）にて行うと、図５（ｃ）
に示すようにＣｏＳｉ膜３３がＣｏＳｉ2膜３２に変わ
る。このときのＣｏＳｉ2膜の膜厚は３５ｎｍ程度であ
る。その後実施例１と同様にして、図４に示す半導体装
置を得る。
【００４７】この実施例では、コバルトシリサイドの形
成を、反応の途中の各段階をそれぞれ確実に行っている
ので、実施例１の効果に加え、均一性が高く、耐熱性に
優れたＣｏＳｉ2が得られる。そのため接合リークをさ
らに効果的に防止できる。また、この実施例によれば、
未反応のコバルト膜の除去を、ＣｏＳｉ膜が生成した後
に行っているので、他の部分に影響の少ないより穏やか
な溶解液を用いることができる。
【００４８】
【発明の効果】本発明によれば、コバルトシリサイドの
スパイクの発生を抑えることにより、リーク電流を抑制
し、トランジスタ特性および信頼性の高い半導体装置を
製造する方法を提供することができる。
【図面の簡単な説明】
【図１】実施例１の製造方法を示す工程断面図である。
【図２】図１に引き続き、実施例１の製造方法を示す工
程断面図である。
【図３】図２に引き続き、実施例１の製造方法を示す工
程断面図である。
【図４】図３に引き続き、実施例１の製造方法を示す工
程断面図である。
【図５】実施例２の製造方法を示す工程断面図である。
【図６】コバルトシリサイドのスパイクの発生の様子を
示す図である。
【符号の説明】
１ シリコン基板 ２ ＬＯＣＯＳ酸化膜 ３ ゲート酸化膜 ４ ポリシリコン膜 ５ ゲート電極 ６ 不純物注入層 ７ サイドウォール ９ ソース層 １０ ドレイン層 １２ コバルト（Ｃｏ）膜 １３ 窒化チタン（ＴｉＮ）膜 １４ シリコン酸化膜 １５ ゲート引出電極 １６ ソース引出電極 １７ ドレイン引出電極 ３１ Ｃｏ2Ｓｉ膜 ３２ ＣｏＳｉ2膜 ３３ ＣｏＳｉ膜 ３５ コバルトシリサイド層 ３６ コバルトシリサイドのスパイク

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 不純物拡散層が形成されたシリコン基板
    上にコバルト膜を形成する工程と、加熱処理を行うこと
    で前記コバルト膜に接するシリコン層にコバルトシリサ
    イドを形成する工程と、未反応のコバルト膜を除去する
    工程を有する半導体装置の製造方法において、 前記加熱処理として、４００℃未満の温度で第１回目の
    熱処理を行ってＣｏ2Ｓｉ膜を形成する工程と、第２回
    目の熱処理を行ってＣｏＳｉ2膜を形成する工程とを有
    することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記未反応コバルト膜の除去工程を、Ｃ
    ｏ2Ｓｉ膜が形成されている状態で行うことを特徴とす
    る請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 不純物拡散層が形成されたシリコン基板
    上にコバルト膜を形成する工程と、加熱処理を行うこと
    で前記コバルト膜に接するシリコン層にコバルトシリサ
    イドを形成する工程と、未反応のコバルト膜を除去する
    工程を有する半導体装置の製造方法において、 前記加熱処理として、４００℃未満の温度で第１回目の
    熱処理を行ってＣｏ2Ｓｉ膜を形成する工程と、第２回
    目の熱処理を行ってＣｏＳｉ膜を形成する工程と、第３
    回目の熱処理を行ってＣｏＳｉ2膜を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
  4. 【請求項４】 前記未反応コバルト膜の除去工程を、Ｃ
    ｏＳｉ膜が形成されている状態で行うことを特徴とする
    請求項３記載の半導体装置の製造方法。
  5. 【請求項５】 前記のコバルト膜の表面を酸素バリア膜
    で覆う工程をさらに有することを特徴とする請求項１〜
    ４のいずれかに記載の半導体装置の製造方法。
  6. 【請求項６】 前記酸素バリア膜が窒化チタン膜である
    ことを特徴とする請求項５記載の半導体装置の製造方
    法。
  7. 【請求項７】 前記のＣｏ2Ｓｉ膜を形成する４００℃
    未満の第１回目の熱処理工程を電気炉中で行うことを特
    徴とする請求項１〜６のいずれかに記載の半導体装置の
    製造方法。
  8. 【請求項８】 不純物拡散層が形成されたシリコン基板
    上にコバルト膜を形成する工程と、加熱処理を行うこと
    で前記コバルト膜に接するシリコン層にコバルトシリサ
    イドを形成する工程と、未反応のコバルト膜を除去する
    工程を有する半導体装置の製造方法において、 前記加熱処理として、２分以上の処理時間をかけて所定
    の膜厚になるように第１回目の熱処理を行ってＣｏ2Ｓ
    ｉ膜を形成する工程と、第２回目の熱処理を行ってＣｏ
    Ｓｉ2膜を形成する工程とを有することを特徴とする半
    導体装置の製造方法。
  9. 【請求項９】 前記未反応コバルト膜の除去工程を、Ｃ
    ｏ2Ｓｉ膜が形成されている状態で行うことを特徴とす
    る請求項８記載の半導体装置の製造方法。
  10. 【請求項１０】 不純物拡散層が形成されたシリコン基
    板上にコバルト膜を形成する工程と、加熱処理を行うこ
    とで前記コバルト膜に接するシリコン層にコバルトシリ
    サイドを形成する工程と、未反応のコバルト膜を除去す
    る工程を有する半導体装置の製造方法において、 前記加熱処理として、２分以上の処理時間をかけて所定
    の膜厚になるように第１回目の熱処理を行ってＣｏ2Ｓ
    ｉ膜を形成する工程と、第２回目の熱処理を行ってＣｏ
    Ｓｉ膜を形成する工程と、第３回目の熱処理を行ってＣ
    ｏＳｉ2膜を形成する工程とを有することを特徴とする
    半導体装置の製造方法。
  11. 【請求項１１】 前記未反応コバルト膜の除去工程を、
    ＣｏＳｉ膜が形成されている状態で行うことを特徴とす
    る請求項１０記載の半導体装置の製造方法。
  12. 【請求項１２】 前記のコバルト膜の表面を酸素バリア
    膜で覆う工程をさらに有することを特徴とする請求項８
    〜１１のいずれかに記載の半導体装置の製造方法。
  13. 【請求項１３】 前記酸素バリア膜が窒化チタン膜であ
    ることを特徴とする請求項１２記載の半導体装置の製造
    方法。
  14. 【請求項１４】 前記のＣｏ2Ｓｉ膜を形成する第１回
    目の熱処理工程を電気炉中で行うことを特徴とする請求
    項８〜１３のいずれかに記載の半導体装置の製造方法。
JP10084110A 1998-03-30 1998-03-30 半導体装置の製造方法 Pending JPH11283935A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10084110A JPH11283935A (ja) 1998-03-30 1998-03-30 半導体装置の製造方法
KR1019990010493A KR19990078303A (ko) 1998-03-30 1999-03-26 반도체장치의제조방법
US09/277,928 US6221764B1 (en) 1998-03-30 1999-03-29 Manufacturing method of semiconductor device
CN99103425A CN1230769A (zh) 1998-03-30 1999-03-30 半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10084110A JPH11283935A (ja) 1998-03-30 1998-03-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11283935A true JPH11283935A (ja) 1999-10-15

Family

ID=13821395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10084110A Pending JPH11283935A (ja) 1998-03-30 1998-03-30 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6221764B1 (ja)
JP (1) JPH11283935A (ja)
KR (1) KR19990078303A (ja)
CN (1) CN1230769A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176134B2 (en) 2001-12-28 2007-02-13 Oki Electric Industry Co., Ltd. Forming method of silicide film
US7189636B2 (en) 2002-12-13 2007-03-13 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7759209B2 (en) 2006-03-20 2010-07-20 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
JP2011176348A (ja) * 2011-04-25 2011-09-08 Renesas Electronics Corp 半導体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740912B1 (en) * 1999-06-24 2004-05-25 Agere Systems Inc. Semiconductor device free of LLD regions
JP4780818B2 (ja) * 2000-03-03 2011-09-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3515041B2 (ja) * 2000-03-13 2004-04-05 沖電気工業株式会社 半導体素子の製造方法
US6642133B2 (en) 2001-12-20 2003-11-04 Intel Corporation Silicon-on-insulator structure and method of reducing backside drain-induced barrier lowering
CN100337320C (zh) * 2002-08-13 2007-09-12 旺宏电子股份有限公司 自行对准钴硅化物的接触窗制作工艺方法
EP1411146B1 (en) * 2002-10-17 2010-06-09 Samsung Electronics Co., Ltd. Method of forming cobalt silicide film and method of manufacturing semiconductor device having cobalt silicide film
JP2005079381A (ja) * 2003-09-01 2005-03-24 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US20050067745A1 (en) * 2003-09-30 2005-03-31 Giewont Kenneth John Method and apparatus for deposition & formation of metal silicides
KR100576464B1 (ko) * 2003-12-24 2006-05-08 주식회사 하이닉스반도체 반도체소자의 도전배선 형성방법
JP4811870B2 (ja) * 2004-04-09 2011-11-09 東京エレクトロン株式会社 Ｔｉ膜およびＴｉＮ膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP2006165469A (ja) 2004-12-10 2006-06-22 Fujitsu Ltd 半導体装置及びその製造方法
KR100800760B1 (ko) * 2006-12-20 2008-02-01 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
TW200910526A (en) * 2007-07-03 2009-03-01 Renesas Tech Corp Method of manufacturing semiconductor device
US8043888B2 (en) * 2008-01-18 2011-10-25 Freescale Semiconductor, Inc. Phase change memory cell with heater and method therefor
US8563355B2 (en) * 2008-01-18 2013-10-22 Freescale Semiconductor, Inc. Method of making a phase change memory cell having a silicide heater in conjunction with a FinFET
CN114959624A (zh) * 2021-02-26 2022-08-30 台湾积体电路制造股份有限公司 物理气相沉积构件以及清洁静电吸盘的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613403A (ja) * 1992-03-02 1994-01-21 Digital Equip Corp <Dec> Ｍｏｓ集積回路上の自己整列珪化コバルト
JPH0969497A (ja) * 1995-06-23 1997-03-11 Nec Corp 半導体装置の製造方法
JPH09232253A (ja) * 1996-02-20 1997-09-05 Mitsubishi Electric Corp 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3734559B2 (ja) * 1996-03-15 2006-01-11 富士通株式会社 半導体装置の製造方法
US5830775A (en) * 1996-11-26 1998-11-03 Sharp Microelectronics Technology, Inc. Raised silicided source/drain electrode formation with reduced substrate silicon consumption
US5874342A (en) * 1997-07-09 1999-02-23 Lsi Logic Corporation Process for forming MOS device in integrated circuit structure using cobalt silicide contacts as implantation media
JPH11204791A (ja) * 1997-11-17 1999-07-30 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613403A (ja) * 1992-03-02 1994-01-21 Digital Equip Corp <Dec> Ｍｏｓ集積回路上の自己整列珪化コバルト
JPH0969497A (ja) * 1995-06-23 1997-03-11 Nec Corp 半導体装置の製造方法
JPH09232253A (ja) * 1996-02-20 1997-09-05 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176134B2 (en) 2001-12-28 2007-02-13 Oki Electric Industry Co., Ltd. Forming method of silicide film
US7781337B2 (en) 2001-12-28 2010-08-24 Oki Semiconductor Co., Ltd. Forming method of silicide film
US7189636B2 (en) 2002-12-13 2007-03-13 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7759209B2 (en) 2006-03-20 2010-07-20 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
JP2011176348A (ja) * 2011-04-25 2011-09-08 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
CN1230769A (zh) 1999-10-06
US6221764B1 (en) 2001-04-24
KR19990078303A (ko) 1999-10-25

Similar Documents

Publication Publication Date Title
JPH11283935A (ja) 半導体装置の製造方法
JP3600399B2 (ja) コバルトシリサイドの薄い層が形成されるデバイスの作製プロセス
JPH1050989A (ja) 半導体装置の製造方法
US7037371B1 (en) Method for fabricating semiconductor device
JP2930042B2 (ja) 半導体装置の製造方法
JP3295931B2 (ja) 半導体装置の製造方法
JP3376158B2 (ja) 半導体装置の製造方法
JP3336604B2 (ja) 半導体装置の製造方法
JPH10270381A (ja) 半導体装置の製造方法
JP3033525B2 (ja) 半導体装置の製造方法
JP4909503B2 (ja) 高融点金属シリサイド膜の製造方法、半導体装置の製造方法
US6472311B1 (en) Method for manufacturing semiconductor device
JP2926897B2 (ja) 半導体装置の製造方法
JP3033528B2 (ja) 半導体装置及びその製造方法
KR100433054B1 (ko) 반도체소자의 제조방법
JPH06177067A (ja) 半導体集積回路装置の製造方法
JPH1098004A (ja) 半導体装置およびその製造方法
JP2996644B2 (ja) 半導体装置の製造方法
JPH08130196A (ja) シリサイド層の製造方法
JP3050190B2 (ja) 半導体装置の製造方法
JP2000082811A (ja) チタンシリサイド膜を備えた半導体装置及びその製造方法
JPH0897420A (ja) 半導体装置及びその製造方法
JP2002237470A (ja) 半導体装置の製造方法
JP2004172259A (ja) 半導体素子の製造方法
JPH09186105A (ja) 半導体装置の製造方法