JP2001297989A - 半導体基板及びその製造方法並びに半導体装置及びその製造方法 - Google Patents

半導体基板及びその製造方法並びに半導体装置及びその製造方法

Info

Publication number
JP2001297989A
JP2001297989A JP2000113170A JP2000113170A JP2001297989A JP 2001297989 A JP2001297989 A JP 2001297989A JP 2000113170 A JP2000113170 A JP 2000113170A JP 2000113170 A JP2000113170 A JP 2000113170A JP 2001297989 A JP2001297989 A JP 2001297989A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
manufacturing
semiconductor
oxide film
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000113170A
Other languages
English (en)
Inventor
Kazuto Matsukawa
和人 松川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000113170A priority Critical patent/JP2001297989A/ja
Priority to US09/668,368 priority patent/US6656775B1/en
Publication of JP2001297989A publication Critical patent/JP2001297989A/ja
Priority to US10/602,673 priority patent/US20040007741A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 オートドーピングのみならず反りも抑制しう
る半導体基板を得る。 【解決手段】 酸化膜４が半導体基板１の内部で、即ち
主表面１ａからはもちろん、裏面１ｂからも離れた位置
に形成される。酸化膜４は裏面１ｂから見て例えば２０
０ｎｍ以遠において、４００〜１０００ｎｍの厚さで半
導体基板１の全体に亘って設けられている。かかる酸化
膜４は、裏面１ｂからの酸素のイオン注入を行い、また
アニールすることで形成できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体基板にエピ
タキシャル成長を行う際の、いわゆるオートドーピング
を抑制する技術に関する。
【０００２】
【従来の技術】従来から半導体基板、例えばシリコン基
板の表面に薄いエピタキシャル層、例えば数百ｎｍ程度
の厚さのシリコンを形成する技術が提案されている。そ
してこのシリコン基板はその不純物濃度が比較的に高く
設定される場合があった。例えばシリコン基板としてＰ
型を採用し、エピタキシャル層もＰ型のシリコンを形成
する場合には、シリコン基板の硼素濃度は１×１０18ｃ
ｍ-3程度に設定される。
【０００３】一方、エピタキシャル成長の技術において
は、いわゆるオートドーピングと呼ばれる汚染が問題と
なっていた。これはエピタキシャル成長の際、あるいは
更にエピタキシャル層を用いて半導体素子を製造する工
程の際の熱処理によって、半導体基板に含まれていた不
純物が半導体基板の外部へと拡散し、これがエピタキシ
ャル層へと混入する汚染である。例えばエピタキシャル
成長の際には、そのソースガスへとシリコン基板の不純
物が導入されてしまう現象が生じていた。
【０００４】かかる汚染を抑制すべく、エピタキシャル
層を設ける側とは反対側で半導体基板を覆う手法が提案
されていた。図５はこのような従来の技術を示す断面図
である。半導体基板１の裏面、例えば鏡面仕上げされて
いない面に酸化膜３が形成され、酸化膜３が形成されて
いる面とは反対側の面（以下「主表面」と称す）にエピ
タキシャル層２が形成されている。かかる構造によれ
ば、酸化膜３が半導体基板１の裏面からの不純物の拡散
を抑制するので、オートドーピングも抑制される。この
ように酸化膜３を半導体基板１の裏面に対して付設する
技術は、例えば特開平９−２６６１４５号公報に例示さ
れており、スピンオングラス膜を採用したり、常圧化学
気相成長によって形成する技術が開示されている。
【０００５】
【発明が解決しようとする課題】しかし、このように半
導体基板１の裏面に対して酸化膜３を付設した場合、得
られた新たな半導体基板１０はその反りが顕著であると
いう問題があった。
【０００６】本発明はかかる観点に鑑み、オートドーピ
ングのみならず半導体基板の反りも抑制しうる技術を提
供することを目的とする。
【０００７】
【課題を解決するための手段】この発明のうち請求項１
にかかるものは半導体基板であって、第１及び第２の面
と、前記第１及び第２の面から離れて全体に亘って設け
られた酸化膜とを備える。
【０００８】この発明のうち請求項２にかかるものは、
請求項１記載の半導体基板であって、前記酸化膜と前記
第２の面との間の距離は、前記半導体基板の厚さの１０
-3のオーダーの厚さを有する。
【０００９】この発明のうち請求項３にかかるものは、
請求項１又は請求項２記載の半導体基板であって、前記
酸化膜の膜厚は４００〜１０００ｎｍである。
【００１０】この発明のうち請求項４にかかるものは、
請求項１乃至請求項３のいずれか一つに記載の半導体基
板であって、前記第１の面において形成されたエピタキ
シャル層を更に備える。
【００１１】この発明のうち請求項５にかかるものは、
半導体装置であって、請求項４記載の半導体基板のエピ
タキシャル層に形成された半導体素子を備える。
【００１２】この発明のうち請求項６にかかるものは、
半導体基板の製造方法であって、（ａ）第１及び第２の
面を有する半導体基板を準備する工程と、（ｂ）前記第
１及び第２の面から離れて全体に亘って設けられた酸化
膜を形成する工程とを備える。
【００１３】この発明のうち請求項７にかかるものは、
請求項６記載の半導体基板の製造方法であって、前記工
程（ｂ）は（ｂ−１）前記第２の面から前記半導体基板
へと酸素イオンを導入する工程と、（ｂ−２）前記工程
（ｂ−１）の後に熱処理を行う工程とを有する。
【００１４】この発明のうち請求項８にかかるものは、
請求項７記載の半導体基板の製造方法であって、（ｃ）
前記工程（ｂ）の後に、前記第１の面にエピタキシャル
層を形成する。
【００１５】この発明のうち請求項９にかかるものは、
半導体装置の製造方法であって、請求項６記載の半導体
基板の製造方法の前記工程（ａ）乃至工程（ｃ）と、
（ｄ）前記エピタキシャル層を用いて半導体素子を製造
する工程とを備える。
【００１６】
【発明の実施の形態】図１乃至図３は本発明の一実施の
形態にかかる半導体基板の製造方法を工程順に示す断面
図である。
【００１７】まず、主表面１ａ及び裏面１ｂを有する半
導体基板１を準備する。半導体基板１は例えばシリコン
ウェハであり、例えば１×１０18〜１×１０20ｃｍ-3の
濃度で硼素が含まれている。また主表面１ａはエピタキ
シャル成長が施される面であり、裏面１ｂは主表面１ａ
と反対側の面である。
【００１８】図１に示されるように、公知の手法によっ
て裏面１ｂ側から全面に酸素イオン（Ｏ2 +）９を注入す
る。このようにして得られた構造に対して、アニールを
施す。アニールは例えば水素またはアルゴン雰囲気中に
おいて、１３００〜１４００℃で１時間行う。
【００１９】図２はここまでの工程によって得られた半
導体基板２１の構造を示す。酸化膜４が半導体基板１の
内部で、即ち主表面１ａからはもちろん、裏面１ｂから
も離れた位置に形成される。酸化膜４は裏面１ｂから見
て例えば２００ｎｍ以遠において、４００〜１０００ｎ
ｍの厚さで半導体基板１の全体に亘って設けられてい
る。上記のイオン注入の条件を制御して、かかる位置に
酸化膜４を設けることができる。例えばエネルギー１５
０〜１７０ｋｅＶ、ドーズ量１．７×１０18ｃｍ -3に設
定される。
【００２０】その後、主表面１ａにエピタキシャル成長
を行ってエピタキシャル層２を形成する。例えばエピタ
キシャル層２はｐ型のシリコンである。図３はこのよう
にして得られた半導体基板２０の構造を示す。なお主表
面１ａの鏡面仕上げは半導体基板２１が得られてからエ
ピタキシャル成長前に行っても良いし、上記アニールの
前に行っても良い。
【００２１】図２を用いて説明したように酸化膜４は半
導体基板２１の内部に設けられるので、半導体基板２０
の反り量は、裏面１ｂに酸化膜を付設した場合よりも軽
減できる。例えば厚さが７２０μｍで２０．３ｃｍ径の
シリコンウェハでは、裏面に酸化膜を３００ｎｍ付設す
ると、その反り量は４５〜５０μｍであるのに対し、本
発明では反り量は３０〜３５μｍであった。
【００２２】また、半導体基板２０，２１には酸化膜４
と裏面１ｂとの間には半導体基板１の部分５が存在す
る。しかし、その厚さは上述のことからおよそ２００ｎ
ｍ程度であり、通常は数百μｍ程度である半導体基板１
の全体の厚さから見るとわずかに１０-3のオーダーであ
る。従って、部分５から拡散される不純物量は非常に少
ない。
【００２３】それどころか、例えば厚さが７２０μｍで
２０．３ｃｍ径のシリコンウェハでは、裏面に酸化膜を
３００ｎｍ付設すると、エピタキシャル層の硼素量は
８．３×１０12ｃｍ-3程度であるのに対し、本発明では
７．０×１０12ｃｍ-3程度であり、改善されている。
【００２４】これは、本発明ではウェハのエッジをも酸
化膜４が覆っており、ここからの硼素の拡散が大きく軽
減され、部分５からの不純物の拡散による増大を補償す
らしているためと考えられる。
【００２５】以上のようにして本発明によれば、オート
ドーピングのみならず半導体基板の反りも抑制し得る。
但し、酸化膜４の厚さが４００ｎｍよりも薄いと不純物
の拡散を防止する機能が不十分であり、１０００ｎｍよ
りも厚いと反りが大きくなってしまう。
【００２６】なお、半導体基板２１を採用してエピタキ
シャル層２を形成する際に、このエピタキシャル層に不
純物がオートドープすることも抑制できるし、半導体基
板２０を採用してエピタキシャル層２に半導体素子、例
えばトランジスタを形成する際におけるオートドープを
抑制することもできる。従って、半導体基板２０，２１
を採用して半導体装置を製造する方法は、半導体装置へ
のオートドーピングのみならず半導体基板の反りも抑制
する効果がある。特に半導体基板の反りの抑制は、マス
クアライメント工程において有益である。
【００２７】もちろん、上記の半導体装置の製造方法を
用いて得られた半導体装置も、本発明の及ぶところであ
る。オートドーピングの少ないエピタキシャル層を採用
して半導体素子を製造するので、所望の特性を得やす
い。
【００２８】
【発明の効果】この発明のうち請求項１にかかる半導体
基板及び請求項６にかかる半導体基板の製造方法によれ
ば、第１または第２の面に半導体素子を形成する際、半
導体装置へのオートドーピングを抑制し、かつ半導体基
板の反りを抑制することができる。
【００２９】この発明のうち請求項２にかかる半導体基
板によれば、酸化膜と第２の面との間に存在する半導体
の量が少なく、オートドーピングの量を無視できる。
【００３０】この発明のうち請求項３にかかる半導体基
板によれば、オートドーピングを抑制する効果を失うこ
となく、反りが抑制される。
【００３１】この発明のうち請求項４にかかる半導体基
板によれば、第２の面からの不純物拡散が抑制されるの
で、エピタキシャル層に導入される不純物量は少ない。
【００３２】この発明のうち請求項５にかかる半導体装
置によれば、オートドーピングの少ないエピタキシャル
層を採用して形成されるので、所望の特性を得やすい。
【００３３】この発明のうち請求項７にかかる半導体基
板の製造方法によれば、請求項１記載の半導体基板を製
造することができる。
【００３４】この発明のうち請求項８にかかる半導体基
板の製造方法によれば、第２の面からの不純物拡散が抑
制されるので、工程（ｃ）においてエピタキシャル層を
形成しても不純物の導入は低減される。
【００３５】この発明のうち請求項９にかかる半導体装
置の製造方法によれば、オートドーピングの少ないエピ
タキシャル層を採用して半導体装置を製造するので、所
望の特性の半導体装置を得やすい。
【図面の簡単な説明】
【図１】 本発明の一実施の形態にかかる半導体基板の
製造方法を工程順に示す断面図である。
【図２】 本発明の一実施の形態にかかる半導体基板の
製造方法を工程順に示す断面図である。
【図３】 本発明の一実施の形態にかかる半導体基板の
製造方法を工程順に示す断面図である。
【図４】 本発明の一実施の形態にかかる半導体装置の
製造方法を示す断面図である。
【図５】 従来の技術を示す断面図である。
【符号の説明】
１，２０，２１ 半導体基板、１ａ 主表面、１ｂ 裏
面、２ エピタキシャル層、４ 酸化膜、１０ 半導体
素子。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 第１及び第２の面と、 前記第１及び第２の面から離れて全体に亘って設けられ
    た酸化膜とを備える半導体基板。
  2. 【請求項２】 前記酸化膜と前記第２の面との間の距離
    は、前記半導体基板の厚さの１０-3のオーダーの厚さを
    有する、請求項１記載の半導体基板。
  3. 【請求項３】 前記酸化膜の膜厚は４００〜１０００ｎ
    ｍである、請求項１又は請求項２記載の半導体基板。
  4. 【請求項４】 前記第１の面において形成されたエピタ
    キシャル層を更に備える、請求項１乃至請求項３のいず
    れか一つに記載の半導体基板。
  5. 【請求項５】 請求項４記載の半導体基板のエピタキシ
    ャル層に形成された半導体素子を備える、半導体装置。
  6. 【請求項６】 （ａ）第１及び第２の面を有する半導体
    基板を準備する工程と、 （ｂ）前記第１及び第２の面から離れて全体に亘って設
    けられた酸化膜を形成する工程とを備える、半導体基板
    の製造方法。
  7. 【請求項７】 前記工程（ｂ）は （ｂ−１）前記第２の面から前記半導体基板へと酸素イ
    オンを導入する工程と、 （ｂ−２）前記工程（ｂ−１）の後に熱処理を行う工程
    とを有する、請求項６記載の半導体基板の製造方法。
  8. 【請求項８】 （ｃ）前記工程（ｂ）の後に、前記第１
    の面にエピタキシャル層を形成する、請求項７記載の半
    導体基板の製造方法。
  9. 【請求項９】 請求項６記載の半導体基板の製造方法の
    前記工程（ａ）乃至工程（ｃ）と、 （ｄ）前記エピタキシャル層を用いて半導体素子を製造
    する工程とを備える、半導体装置の製造方法。
JP2000113170A 2000-04-14 2000-04-14 半導体基板及びその製造方法並びに半導体装置及びその製造方法 Pending JP2001297989A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000113170A JP2001297989A (ja) 2000-04-14 2000-04-14 半導体基板及びその製造方法並びに半導体装置及びその製造方法
US09/668,368 US6656775B1 (en) 2000-04-14 2000-09-25 Semiconductor substrate, semiconductor device, and manufacturing method thereof
US10/602,673 US20040007741A1 (en) 2000-04-14 2003-06-25 Semiconductor substrate, seminconductor device, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000113170A JP2001297989A (ja) 2000-04-14 2000-04-14 半導体基板及びその製造方法並びに半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001297989A true JP2001297989A (ja) 2001-10-26

Family

ID=18625190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000113170A Pending JP2001297989A (ja) 2000-04-14 2000-04-14 半導体基板及びその製造方法並びに半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6656775B1 (ja)
JP (1) JP2001297989A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101090246B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
US7129138B1 (en) * 2005-04-14 2006-10-31 International Business Machines Corporation Methods of implementing and enhanced silicon-on-insulator (SOI) box structures

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666402B2 (ja) * 1985-12-12 1994-08-24 三菱電機株式会社 半導体集積回路装置の入力保護回路
JPS6445165A (en) * 1987-08-13 1989-02-17 Toshiba Corp Semiconductor device and manufacture thereof
US4963505A (en) * 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
US5306939A (en) * 1990-04-05 1994-04-26 Seh America Epitaxial silicon wafers for CMOS integrated circuits
US5593928A (en) * 1993-11-30 1997-01-14 Lg Semicon Co., Ltd. Method of making a semiconductor device having floating source and drain regions
JP3139904B2 (ja) * 1993-12-28 2001-03-05 新日本製鐵株式会社 半導体基板の製造方法および製造装置
FR2720189B1 (fr) * 1994-05-18 1996-08-30 Commissariat Energie Atomique Procédé de réalisation d'une structure à faible taux de dislocations comprenant une couche d'oxyde enterrée dans un substrat semi-conducteur.
JP3204855B2 (ja) * 1994-09-30 2001-09-04 新日本製鐵株式会社 半導体基板の製造方法
US5726440A (en) * 1995-11-06 1998-03-10 Spire Corporation Wavelength selective photodetector
JPH09266145A (ja) 1996-03-28 1997-10-07 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法およびシリコンウエーハ
EP0798765A3 (en) * 1996-03-28 1998-08-05 Shin-Etsu Handotai Company Limited Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface
JPH10303207A (ja) 1997-04-23 1998-11-13 Hitachi Ltd 半導体ウエハおよびその製造方法、ならびに半導体集積回路装置
US5930643A (en) * 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
US6593211B2 (en) * 1998-09-04 2003-07-15 Canon Kabushiki Kaisha Semiconductor substrate and method for producing the same
US6236103B1 (en) * 1999-03-31 2001-05-22 International Business Machines Corp. Integrated high-performance decoupling capacitor and heat sink
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same

Also Published As

Publication number Publication date
US20040007741A1 (en) 2004-01-15
US6656775B1 (en) 2003-12-02

Similar Documents

Publication Publication Date Title
US6033998A (en) Method of forming variable thickness gate dielectrics
JP3102223B2 (ja) シリコン基板の酸化方法
KR100378688B1 (ko) 반도체소자의 제조방법
JP2001297989A (ja) 半導体基板及びその製造方法並びに半導体装置及びその製造方法
JPH04264724A (ja) 半導体基板の製造方法
JPH11204512A (ja) 半導体装置の製造方法
TWI596674B (zh) 半導體裝置及其製造方法
JPH02218136A (ja) Ｍｏｓ半導体デバイス製造方法
JPH03235326A (ja) 半導体装置の製造方法
JPH07176742A (ja) 半導体装置の製造方法及び半導体装置
JPH0231468A (ja) 浮遊ゲート型半導体記憶装置の製造方法
JPH03229427A (ja) Ｍｏｓ型半導体装置の製造方法
JPS6018930A (ja) 半導体装置の製造法
KR100390909B1 (ko) 반도체소자의 게더링 방법
JP2001135797A (ja) 半導体装置及びその製造方法
KR100613286B1 (ko) 에피택셜 공정을 이용한 반도체 소자의 제조 방법
JPH0574729A (ja) 半導体装置の製造方法
JPH02177442A (ja) 半導体装置の製造方法
JPH03297148A (ja) 半導体装置の製造方法
KR100443794B1 (ko) 반도체 소자의 게이트 형성 방법
JPH05326442A (ja) 半導体装置の製造方法
JP2007116032A (ja) 半導体デバイスの製造方法
JPH02208940A (ja) 半導体装置の製造方法
JP2002313943A (ja) 半導体装置およびその製造方法
JPH0547774A (ja) 半導体装置の製造方法