JP2001291882A

JP2001291882A - 薄膜の製造方法

Info

Publication number: JP2001291882A
Application number: JP2000103186A
Authority: JP
Inventors: Yasuyuki Yamamoto; 泰幸山本; Masanobu Azuma; 正信東
Original assignee: Tokuyama Corp
Current assignee: Tokuyama Corp
Priority date: 2000-04-05
Filing date: 2000-04-05
Publication date: 2001-10-19

Abstract

(57)【要約】【課題】例えば、アモルファスシリコン系太陽電池等
の光起電力素子の構成要素である、ｎ型不純物半導体で
あるシリコン系薄膜とｐ型不純物半導体であるシリコン
系薄膜とが真性半導体であるシリコン系薄膜を介して接
合された積層体を製造するに当たり、最も厚い真性半導
体層を高速でしかも素子性能に悪影響を与えるような下
地の損傷を起こすことなく形成する方法を提供する。【解決手段】真空状態に維持された、誘導結合型プラ
ズマ発生装置等の反応チャンバー内に、シラン系ガス等
の反応ガスを供給すると共に、該反応チャンバーの内部
又は外部に配置したプラズマ発生電極に高周波電力を印
加することにより１０¹⁰ｃｍ^― ³以上の電子密度の反応
ガスプラズマを発生させて、該反応チャンバー内に設置
された基材の表面上にシリコン系薄膜等の薄膜を形成す
る際に、プラズマ発生電極に印加する高周波電力を製膜
開始時に低く設定し、特定の厚さの膜が形成された段階
で該高周波電力を連続的に又は段階的に増大させて薄膜
を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜の製造方法、
及び該薄膜の製造方法を使用して太陽電池に代表される
光起電力素子を製造する方法に関する。

【０００２】

【従来の技術】現在、太陽電池などに用いられる光起電
力素子として、その性能の高さ、及び製造の容易性から
アモルファスシリコン膜を光電変換層とする光起電力素
子（以下アモルファス光起電力素子ともいう。）が広く
用いられている。

【０００３】現在使用されている代表的なアモルファス
光起電力素子は、ガラス又は樹脂等の透明基板上に、透
明導電膜、アモルファスシリコンからなる半導体層、及
び集電電極をこの順に積層した構造を有している。該光
起電力素子は、半導体層が下層より順にｐ型半導体層、
真性（ｉ型）半導体層、ｎ型半導体層であることから、
ｐｉｎ型構造と一般的に呼ばれている。

【０００４】また、ガラス、シリコン、耐熱性ポリマー
等の基板またはステンレス等の金属基板上に、アルミニ
ウムや銀等の金属からなる金属電極、透明導電膜層、ｎ
型半導体層、真性（ｉ型）半導体層、ｐ型半導体層、及
び透明導電膜層が順次に積層されてなるｎｉｐ型構造の
光起電力素子も近年一般的なものになりつつある。

【０００５】これら従来のアモルファス光起電力素子に
おける半導体層の積層は、化学的気相蒸着法（ＣＶＤ
法）或いはスパッタ法などの物理的気相蒸着法（ＰＶＤ
法）等により作製することが可能であるが、ダングリン
グボンド（未結合手）等の構造的欠陥の生成を低く抑
え、３次元的なシリコン網目構造を効率的に形成するこ
とが可能であることなどから、一般的には、容量結合型
プラズマ（Capacitively Coupled Plasma）ＣＶＤ法
（該ＣＶＤ法は、用いる高周波の波長域から一般にＲＦ
−ＣＶＤ法といわれることが多いが、本明細書では、プ
ラズマ発生方法に着目して以下、ＣＣＰ−ＣＶＤと略
す）が用いられている。

【０００６】この方法は、モノシラン（ＳｉＨ₄）、ジ
シラン（Ｓｉ₂Ｈ₆）等の製膜性の原料ガスをそのまま、
又は、希釈用の水素ガス等に同伴させて真空反応チャン
バー内に導入するとともに、真空反応チャンバー内に互
いに対向して配置された２つの電極間に高周波電力を印
加して、高周波電界を発生させて、この電界内で電子を
原料ガスの中性分子に衝突させて、高周波プラズマを形
成して原料ガスを分解し、一方の電極上に設置された基
材表面にシリコン薄膜を形成させるものである。

【０００７】ところが、このＣＣＰ−ＣＶＤ法は、高い
反応ガス圧力を必要とするので、気相中での２次反応に
よりポリマー状の分解生成物が生成されること、さらに
は、反応チャンバー内の放電によるチャンバー壁への付
着物質による汚染、または電極への付着物質による汚染
によって薄膜の品質低下をきたすおそれがあった。

【０００８】また、該方法では、プラズマの電子密度
が、例えば、１０⁹ｃｍ^-3以下と低いため、シリコンの
析出速度は０．１〜０．３ｎｍ／秒程度であり、高品質
な膜が得られるという特徴はあるものの、数百ｎｍの厚
さを必要とする真性半導体層の形成を行うには長時間を
要し、非効率的であった。モノシラン（ＳｉＨ₄）等の
製膜性の原料ガスに、５〜１００倍の流量の希釈用水素
ガス等を同伴させて、真空反応チャンバー内に導入する
水素希釈法{「Towards Large-Area, High Efficiency a
-Si/a-SiGe Tandem Solar Cells」, S.Okamoto等, 11^th
International Photovoltaic Science and Engineerin
g Conference予稿集 (1999), pp.45-48}を採用するこ
とにより、薄膜の膜質の低下を起こすことなく製膜速度
を上げることも可能であるが、そのためにはシランガス
や水素ガス等の危険性の高いガスを多量使用する必要が
あり、単に貯蔵や処理等に要する装置や労力上の負担が
増大するばかりでなく、コストも増大するといった問題
があった。

【０００９】そこで、真性半導体層の積層を効率よく行
うために、従来のＣＣＰ−ＣＶＤ法に代えて、原料ガス
の分解効率が高く、ガスの使用量を低減することが可能
な高電子密度のプラズマを利用したプラズマＣＶＤ法を
使用して製膜速度を高める試みがなされている。高密度
プラズマＣＶＤ法としては、誘導結合型プラズマ（ＩＣ
Ｐ）ＣＶＤ法（以下、ＩＣＰ−ＣＶＤ法と略すこともあ
る）、ＥＣＲ―ＣＶＤ法、ヘリコン波ＣＶＤ、マイクロ
波ＣＶＤ等が知られているが、その中でも特に、ＩＣＰ
−ＣＶＤ法は、薄膜を厚さムラ無く大面積に高速形成す
ることが可能な方法であるため、シリコン系薄膜等の作
製方法として注目されている。

【００１０】ＩＣＰ−ＣＶＤ法は、高周波コイル（アン
テナ）に高周波電力を印加して、誘導結合型プラズマ
（ＩＣＰ）を発生させて、高周波コイルに対向して配置
された基材上に、シリコン系薄膜等を形成するものであ
り、例えば、１０¹⁰〜１０¹²ｃｍ^― ³程度の高い電子密
度プラズマが得られ、プラズマ発生条件の調整により有
効ラジカル種（ＳｉＨ₃ラジカル）を多く発生させるこ
とが可能である。しかも薄膜の成長表面或いは下地層と
の界面に悪影響を及ぼす可能性があるイオン種の発生が
少なく、また、例えば、０．３〜３０ｍＴｏｒｒの低い
圧力でも反応を行うことができる。

【００１１】また、ＩＰＣ−ＣＶＤ法に用いる装置は、
従来のＣＣＰ−ＣＶＤ法で用いる装置とは異なり、対向
電極を使用する必要がないため、装置内部の空間に自由
度がある。このため、例えば、基材ステージに対向して
反応ガス供給ノズルを設置して、反応ガスの有効利用率
を高くすることも可能である。

【００１２】このようなＩＰＣ−ＣＶＤ法用の装置とし
ては、特開平１０−２７７６２号公報に、石英等の絶縁
体からなる窓を介して反応チャンバーの外部の上部に渦
巻状の高周波コイルを設置したした装置が、また、ジャ
パニーズジャーナルオブアプライドフィジックス
{Jpn. J. Appl. Phys. Vol. 36 (1997), pp.3714-3720}
に、反応チャンバー内部に高周波コイルを配設して、低
い反応圧力、低電圧で安定なプラズマを発生することの
可能な内部励起型の誘導結合型プラズマＣＶＤ装置が開
示されている。

【００１３】

【発明が解決しようとする課題】しかしながら、ＩＣＰ
−ＣＶＤ法等の高密度プラズマを用いた方法により真性
半導体層を積層する場合、下層である導電型半導体層
（ｐ型半導体層又はｎ型半導体層）がその高電子密度プ
ラズマにより損傷され、結果として光起電力素子の特性
が損なわれてしまうという問題があった。

【００１４】このような問題を回避するために、導電型
半導体層と真性半導体層との間に緩衝層を設け、透明導
電膜及び導電型半導体層の表面を高電子密度のプラズマ
から保護することが行なわれてきた。この方法では、緩
衝層の厚さが厚いほど保護効果も大きくなって光起電力
素子の特性が良好となるが、該緩衝層は、一般にシリコ
ン析出速度が遅いＲＦ−ＣＶＤ法を用いて別の反応容器
内で積層されるため、操作が煩雑になるばかりでなく、
充分な保護効果を得ようとする場合には作製時間が長な
るという問題があった。

【００１５】

【課題を解決するための手段】本発明者らは、高密度プ
ラズマＣＶＤ法で真性半導体層を有する光起電力素子を
製造する場合における上記問題を解決すべく、鋭意検討
を行った。その結果、プラズマ発生電極に印加する高周
波電力を製膜開始初期に小さくし、その後増大させた場
合には上記問題が起こらないという知見を得た。そし
て、該知見に基づき更に検討を行った結果、前記下地層
の損傷は、高密度プラズマによって発生したイオン等に
よる衝撃が原因であり、真性半導体層作製開始初期の印
加電力を低くすれば下地層の損傷を防ぐことができるこ
と、ある程度の真性半導体層が形成された後であればそ
の後印加電力を増大させても下地層の損傷は起こらない
こと、更には初期の印加電力を製膜速度が特定の範囲と
なるように制御した場合には太陽電池特性、特に開放電
圧及び曲線因子が向上することを見出し、本発明を完成
するに至った。

【００１６】即ち、第一の本発明は、真空状態に維持さ
れた反応チャンバー内に、反応ガスを供給すると共に、
該反応チャンバーの内部又は外部に配置したプラズマ発
生電極に高周波電力を印加することにより１０¹⁰ｃｍ^―
³以上の電子密度の反応ガスプラズマを発生させて、該
反応チャンバー内に設置された基材の表面上に薄膜を形
成する薄膜の製造方法であって、製膜を開始してからプ
ラズマ発生電極に印加する高周波電力を連続的に又は段
階的に増大させることを特徴とする薄膜の製造方法であ
る。

【００１７】上記本発明の薄膜の製造方法においては、
例えば薄膜形成開始時にプラズマ発生電極に印加する高
周波電力を薄膜形成中にプラズマ発生電極に印加する最
大高周波電力の５０％以下とすることにより、製膜の効
率性に重大な影響を与えることなく下地層の損傷を抑制
することができる。特に、厚みの大きな薄膜を形成する
場合において、高電子密度のプラズマを用いた高速製膜
という本発明の特徴が有効に発揮される。

【００１８】また、第二の本発明は、真空状態に維持さ
れた反応チャンバー内に、反応ガスを供給すると共に、
該反応チャンバーの内部又は外部に配置したプラズマ発
生電極に高周波電力を印加することにより１０¹⁰ｃｍ^―
³以上の電子密度の反応ガスプラズマを発生させて、該
反応チャンバー内に設置された基材の表面上に厚さ１０
ｎｍ以上の薄膜を形成する薄膜の製造方法であって、形
成される薄膜の膜厚が１０ｎｍに達するまでの製膜速度
を０．０１〜０．５ｎｍ／秒とすることを特徴とする薄
膜の製造方法である。

【００１９】製膜速度をこのように制御することによ
り、例えば光起電力素子の真性半導体層を該方法で作成
した場合に、得られる光起電力素子の特性を良好なもの
とすることができる。

【００２０】前記第一及び第二の本発明においては、シ
ラン系ガスを含む反応ガスを用いることにより、光起電
力素子の各種半導体層として好適に使用できるシリコン
系薄膜を製造することができる。

【００２１】また、第三の本発明は、ｎ型不純物半導体
であるシリコン系薄膜とｐ型不純物半導体であるシリコ
ン系薄膜とが真性半導体であるシリコン系薄膜を介して
接合され、且つこれらシリコン系薄膜の少なくとも１つ
の厚さが１０ｎｍ以上である積層体を有する光起電力素
子の製造方法であって、該積層体を構成する厚さ１０ｎ
ｍ以上のシリコン系薄膜の少なくとも１つを請求項４記
載の薄膜の製造方法によって製造することを特徴とする
光起電力素子の製造方法である。

【００２２】該方法によれば、優れた特性を有する光起
電力素子を効率よく製造することができる。

【００２３】

【発明の実施形態】本発明の薄膜の製造方法では、１０
¹⁰ｃｍ^― ³以上の電子密度の反応ガスプラズマを用いて
薄膜を製造する。このような高電子密度のプラズマを用
いることにより製膜速度を速くすることが可能となる。
なお、本発明においては製膜中の全ての期間において反
応ガスプラズマの電子密度を１０¹⁰ｃｍ^― ³以上とする
必要はなく、一時的に１０¹⁰ｃｍ^― ³未満の電子密度と
なってもよいが、製膜速度の観点からは、全製膜時間に
占める１０¹⁰ｃｍ^― ³以上の電子密度の反応ガスプラズ
マを用いる時間の割合は高いほうが好ましい。

【００２４】１０¹⁰ｃｍ^― ³以上の電子密度の反応ガス
プラズマは、前記した（ＩＣＰ）ＣＶＤ法（以下、ＩＣ
Ｐ−ＣＶＤ法と略すこともある）、ＥＣＲ―ＣＶＤ法、
ヘリコン波ＣＶＤ法、マイクロ波ＣＶＤ法等の高密度プ
ラズマＣＶＤ法により発生させることができる。これら
高密度プラズマＣＶＤ法では、真空状態に維持された反
応チャンバー内に、反応ガスを供給すると共に、該反応
チャンバーの内部又は外部に配置したプラズマ発生電極
に高周波電力を印加することによりこのような高電子密
度の反応ガスプラズマを発生させることができる。

【００２５】ここで、プラズマ発生電極は、用いるプラ
ズマ発生方法ごとに一般的に使用されているものが使用
できる。例えば、ＩＣＰ-ＣＶＤ法を用いる場合には、
金属製の導電性材料で作られたコイル又はスパイラル状
のアンテナが、ＥＣＲ―ＣＶＤ法を用いる場合には開口
導波管が、また、マイクロ波ＣＶＤ法を用いる場合には
マイクロ波を反応容器中に伝搬させる金属製のアンテナ
や開口導波管が使用できる。

【００２６】また、上記プラズマ発生電極にはマッチン
グ回路を介して高周波発生装置が接続されており、採用
するプラズマ発生法に応じて通常使用される周波数領域
の高周波電力が印加できるようになっている。例えば、
ＩＣＰ−ＣＶＤ法を採用する場合には通常５〜２００Ｍ
Ｈｚの高周波が用いられている。好ましくは、１０〜１
００ＭＨｚとするのが望ましい。なお、高周波電力と
は、高周波発生装置により発生された高周波のエネルギ
ーを意味し、高周波発生装置で所望の高周波電力を設定
する事ができる。例えば、市販されている一般的なラジ
オ周波数波（ＲＦ）発生装置では１０Ｗ〜３ｋＷの範囲
で任意の高周波電力のＲＦを発生させる事ができる。

【００２７】使用する反応チャンバーとしては、真空に
保持可能で、その内部又は外部にプラズマ発生電極を有
し、その内部に基材が設置可能で、さらに内部に反応ガ
スを供給できる構造のものであれば特に限定されず、従
来の高電子密度プラズマＣＶＤ法で使用されている反応
チャンバーが何ら制限なく使用できるが、大面積化の容
易さや低い電子温度の観点から、前記した文献{特開平
１０−２７７６２号公報、Jpn. J. Appl. Phys. Vol. 3
6 (1997), pp.3714-3720}等に示されるようなＩＰＣ−
ＣＶＤ法用の反応チャンバーが好適に使用できる。

【００２８】また、反応チャンバー内に設置され、その
上に薄膜が形成される基材は特に限定されず、例えば光
起電力素子を製造する際に各種シリコン系薄膜を形成す
る際に使用されている基材が使用できる。このような基
材としては、石英ガラス、ソーダライムガラス、耐熱性
ポリマー、単結晶シリコン、多結晶シリコン、ステンレ
ス鋼、セラミックス等の材料からなる基板、及びこれら
基板上にシリコン膜等の薄膜を形成したもの等が何ら制
限なく使用できる。これら基板の厚さや形状は、その目
的（例えば使用する光起電力素子）に応じて適宜決定す
ればよいが、一般的には厚さ５０ｎｍ〜５ｍｍ程度の板
状若しくはシート状のものが好適に使用できる。

【００２９】なお、本発明の薄膜の製造方法により光起
電力素子を製造する場合には、上記基板に電極を取り付
けたものを基材とすることもある。電極としては、Ｓｎ
Ｏ₂、Ｉｎ₂Ｏ₃、ＺｎＯ、ＣｄＳｎＯ₄、ＴｉＯ₂等の酸
化物が光透過率約８０％以上となるような厚さで形成さ
れた導電性の膜（透明導電膜層）が好適に使用できる。
透明導電膜層の厚さは特に限定されないが、一般的には
０．１〜１μｍ程度である。また、上記透明導電膜層
を、例えば特開平９−６９６４２号公報や特開平９−２
８３７８０号公報に開示されているようなテクスチャ構
造（微細な凹凸構造）とした場合には、「光閉じ込め効
果」により入射光の利用効率が高くなるため、このよう
な構造とすることが望ましい。

【００３０】また、上記基板上の全面に金属を蒸着し、
該金属層を電極として有する基材を用いることもある。
上記金属層としては、例えば銀、アルミニウム、又はこ
れらの合金等からなる光反射率８０％以上となるような
層が好適に使用される。なお、この金属層の厚さは特に
限定されないが、一般的には０．１〜１μｍ程度であ
る。

【００３１】また、反応ガスとしては、プラズマ化可能
で、そのプラズマからシリコン等の半導体や金属を析出
させることが可能な各種化合物のガス（原料ガス）を含
むガスであれば特に制限されず、目的とする薄膜の種類
に応じてプラズマＣＶＤ法で反応ガスとして一般に用い
られているガスが使用できる。例えば、シリコン系薄膜
を形成する場合には、原料ガスとして、一般式ＳｉＨ_m
Ｃｌ_(4-m)（但し、ｍは０〜３の整数である。）で表さ
れるようなシラン系ガスが一般に使用されており、本発
明でもこのような原料ガスが好適に使用できる。なお、
ｐ型不純物半導体であるシリコン系薄膜を得たい場合に
は、上記シラン系ガスにドーパントとなるホウ素やガリ
ウム等の周期律表第III族の元素を含む化合物のガスを
混ぜて原料ガスとすればよく、ｎ型不純物半導体である
シリコン系薄膜を得たい場合には、ドーパントとなるリ
ンや砒素等の周期律表第Ｖ族の元素を含む化合物のガス
を混ぜて原料ガスとすればよい。

【００３２】これら原料ガスは、単独で反応ガスとして
使用してもよいし、水素、ヘリウム、アルゴン、キセノ
ン等の非堆積性のガスで希釈して反応ガスとすることも
可能である。

【００３３】本発明の製造方法では、真空状態に維持さ
れた反応チャンバー内で１０¹⁰ｃｍ ^― ³以上の電子密度
の反応ガスプラズマを発生させて、基材の表面上に薄膜
を形成するに際し、製膜を開始時にプラズマ発生電極に
印加する高周波電力を小さくし、製膜を開始してから該
高周波電力を連続的に又は段階的に増大させることが必
須である。製膜開始時から高い高周波電力をプラズマ発
生電極に印加し、該高周波電力を製膜期間中一定とした
り、高い高周波電力から高周波電力を低下させる場合に
は下地層の損傷が避けられず、良好な薄膜を得ることが
できない。なお、反応ガスプラズマの電子密度及び電子
温度は、プラズマ中にＰｔ，Ｗ，Ｍｏ等からなる金属電
極を挿入し、これに電圧を印加して得られる電流電圧特
性から求めるラングミュアプローブ法等により測定する
事ができる。

【００３４】製膜開始時にプラズマ発生電極に印加する
高周波電力の値（初期高周波電力）は、用いる装置、反
応ガスの種類等によって異なるため一概に規定すること
はできないが、良好な薄膜を効率よく得るためには、薄
膜形成中にプラズマ発生電極に印加する最大高周波電力
の５０％以下、特に２０％以下とするのが好適である。
また、製膜速度は印加する高周波電力に依存することか
ら初期高周波電力を製膜速度で規定することも可能であ
り、初期高周波電力を初期製膜速度で表せば、０．０１
〜０．５ｎｍ／秒、特に０．０５〜０．３ｎｍ／秒とす
るのが好適である。

【００３５】印加する高周波電力を低くしておく時間は
特に限定されないが、厚さ１０ｎｍ以上、特に５０ｎｍ
以上の薄膜を製造する場合、製膜を開始してから膜の厚
さが、１０ｎｍに達するまでの間は印加電力を低くして
おくのが好適である。あまり長時間印加電力を低くする
と、製膜時間が長くなり、効率よく薄膜を製造すること
ができない。なお、製膜された膜の厚さは、印加高周波
電力および製膜時間（印加時間）と膜厚との関係を予め
調べておく事により、製膜時間から求める事ができる。

【００３６】本発明の薄膜の製造方法では、低い初期高
周波電力で製膜を開始した後、製膜速度を速くして膜の
製造効率を高くするために、プラズマ発生電極に印加す
る高周波電力を連続的に又は段階的に増大させる。印加
高周波電力の増大パターンは特に限定されず、用いる装
置、反応ガスの種類、最終的な膜厚、及び目的とする製
造時間等に応じて適宜決定すればよい。通常、製膜速度
は印加する高周波電力の大きさに依存するので、製膜開
始後所定時間を経過した後には、安定して高速製膜が可
能な高周波電力まで速やかに上昇させるのが好ましい。
但し、急激に高周波電力を変化させると、プラズマが不
安定になり膜質に悪影響を与えることがあるので、予め
最適な印加高周波電力の上昇パターンを検討しておき、
コンピュータを用いてその最適パターンを再現するよう
に制御するのが好適である。なお、製造上のメリットは
特に見出せないが、印加する高周波電力を一時的に低下
させることも勿論可能である。

【００３７】また、印加する高周波電力を増大させると
きの最大値は特に限定されないが、安定して製膜が可能
で且つ製膜速度が最大となるような値とするのが通常で
ある。その具体的な値は用いる装置、反応ガスの種類等
によって異なるため一概に述べることはできないが、例
えば、ＩＣＰ−ＣＶＤ法において反応チャンバー内に設
置された直径３〜３０ｃｍの１重コイル状のプラズマ発
生電極に印加する場合の好適な最大印加高周波電力は、
１０Ｗ〜３ｋＷ、より好適には１００〜３００Ｗ程度で
ある。

【００３８】本発明の薄膜の製造方法によれば、シリコ
ン系薄膜等の薄膜を、その下地を損傷させること無く効
率よく製造することが可能となる。このため、例えば、
ｎ型不純物半導体であるシリコン系薄膜とｐ型不純物半
導体であるシリコン系薄膜とが真性半導体であるシリコ
ン系薄膜を介して接合された積層体を有する光起電力素
子の少なくとも１種のシリコン系薄膜を本発明の薄膜の
製造方法で製造した場合には、界面のダメージを低減で
きるため、高い開放電圧及び曲線因子を有する光起電力
素子を効率よく得ることができる。この場合、上記３種
のシリコン系薄膜の中でも真性半導体であるシリコン系
薄膜の厚さが最も厚いので、該シリコン系薄膜を本発明
の薄膜の製造方法で製造するのが製造速度の点で最も有
利である。

【００３９】以下、図１に示される、ＩＣＰ−ＣＶＤ法
が適用できる反応チャンバー（ＩＣＰ反応容器）を有す
るプラズマＣＶＤ装置を用いて、図２に示される所謂ｐ
ｉｎ型の光起電力素子の真性半導体層を本発明の薄膜の
製造方法を用いて製造する方法を例に、本発明の光起電
力素子の製造方法について更に詳しく説明する。

【００４０】図１に示されるプラズマＣＶＤ装置１００
は、主として各反応容器（１２０，１３０）及び試料導
入室１１０、各反応容器及び試料導入室に通じる真空ポ
ンプ（メカニカルブースターポンプ１２１、ターボモレ
キュラポンプ１２２、及び油拡散ポンプ１３１）、各反
応容器内に設置されたプラズマ発生電極（図示していな
い）に通じる高周波発生装置（１４１、１４２）、なら
びに各反応容器に通じるガス供給装置（１５１、１５
２）により構成されている。

【００４１】上記各反応容器は、作製する膜の種類に応
じて使用するプラズマの種類及び導入可能なガスの種類
が予め設定されており、各反応容器及び試料導入室の間
にはゲートバルブ１７１，１７２が設置されており、ト
ランスファーロッド１６０を用いて真空状態を維持した
まま、試料（製造過程にある光起電力素子）を移動させ
ることができるようになっている。図１に示す装置で
は、反応容器は、高周波発生装置１４１により発生させ
た容量結合型プラズマを使用してｎ型半導体層やｐ型半
導体層を形成するためのＣＣＰ反応容器１２０、図示し
ない高周波印加コイルにより発生させた誘導結合型プラ
ズマを使用して真性半導体層を形成するためのＩＣＰ反
応容器１３０に分かれている。各反応容器には、シリコ
ン膜の原料となるモノシラン、ジシラン、ハロゲン化シ
ラン等のシランガス、及び水素、ヘリウム、アルゴン、
ネオン、キセノン等の希釈用ガスが、特にＣＣＰ反応容
器１２０にはこれらガスに加えてＢ₂Ｈ₆、ＢＦ₃、Ｐ
Ｈ₃、ＡｓＨ₃等の周期律表第III属又は第Ｖ属元素を含
むガス（以下、ドーパントガスともいう。）、及びｐ型
半導体層に炭素原子を導入するためのＣＨ₄等の炭素を
含むガスが、ガス供給装置１５１から導入できるように
なっている。

【００４２】なお、図１に示す装置にスパッタ装置や蒸
着装置を上記各反応容器と同様に真空ラインで接続すれ
ば、後述する透明導電膜層２２０、第二透明導電膜層２
４０、金属層２５０の作製も、真空状態を維持したまま
行うことができる。

【００４３】本発明の光起電力素子の製造方法では、ま
ず、基板２１０上に透明導電膜層２２０を形成する。作
製方法は、従来のｐｉｎ型構造の光起電力素子を製造す
る際の製造方法と特に変わるところなく、スパッタリン
グ法、電子ビーム蒸着法、ＣＶＤ法などの公知の方法か
ら適宜選択すればよい。製造条件も特に従来法と変わる
点はない。

【００４４】例えば、スパッタリング法で透明導電膜層
２２０を作製する場合には、その透明導電膜層を構成す
るのと同組成の金属酸化物を用い、アルゴンスパッタリ
ングを行えばよい。なお、各層の厚さは、予め同一条件
においてスパッタリング時間と膜厚との関係を調べてお
き、スパッタリング時間をコントロールすることにより
調整できる。

【００４５】また、適宜エッチング等を行うことによ
り、透明導電膜層２２０にテクスチャ構造を導入するこ
ともできる。

【００４６】次に、上記のようにして形成された基板２
１０、透明導電膜層２２０が積層されてなる積層体の上
にプラズマＣＶＤ法により半導体層２３０を形成する。

【００４７】半導体層２３０は、ｐ型半導体層２３１、
真性半導体層２３２、及びｎ型半導体層２３３からな
る。ここで、ｐ型半導体層は、厚さが５〜５０ｎｍ程度
で、ドーパントとしてホウ素やガリウム等の周期律表第
III族の元素を含むシリコンからなる層である。真性半
導体層は、厚さが１００〜１０００ｎｍのシリコンから
なる層である。また、ｎ型半導体層は、厚さが５〜５０
ｎｍ程度で、ドーパントとしてリンや砒素等の周期律表
第Ｖ族の元素を含むシリコンからなる層である。

【００４８】ｐ型半導体層２３１、及びｎ型半導体層２
３３は、上述のように非常に薄い層であるために、これ
ら層の形成にＣＣＰ−ＣＶＤ法等の堆積速度の遅い手法
を用いても製膜時間には殆ど影響を与えない。これに対
し、その厚みが大きい真性半導体層２３２の形成に上記
のような堆積速度の遅い手法を用いた場合には、製膜時
間が著しく長くなるので、本発明の薄膜の製造方法を使
用するのが好適である。なお、ｐ型半導体層２３１、及
びｎ型半導体層２３３の形成に本発明の薄膜の製造方法
を用いても一向に構わない。

【００４９】ｐ型半導体層２３１をＣＣＰ反応容器１２
０内で作製する際には、モノシランガスにメタンなど炭
素を含むガスを混合して原料ガスとし作製すると、シリ
コン膜中に炭素が混入することにより、光学ギャップの
広いシリコン膜を作製できる。また、原料ガスの水素希
釈率を上げることで、吸収係数の小さい微結晶シリコン
層が得られることもある。製膜条件は、通常のＣＣＰ−
ＣＶＤ法と特に変わるところはなく、例えば、アモルフ
ァスシリコンの半導体層の好適な作製条件は、高周波出
力を５〜５０Ｗ、ＳｉＨ₄流量５〜１００ｓｃｃｍ、基
板温度１５０〜３００℃、反応圧力０．１〜１Ｔｏｒｒ
である。ドーパントの導入は、ｐ型半導体層作製時にド
ーパントガスとしてＢ₂Ｈ₆等の周期律表第III族元素を
含むガスをＳｉＨ₄流量に対して１〜１００００ｐｐｍ
混合したものを原料ガスとして使用することにより行な
えばよい。

【００５０】上記作製条件でｐ型半導体層２３１を５〜
５０ｎｍ形成後、試料をＩＣＰ反応容器１２０に移し、
本発明の薄膜の製造方法により真性半導体層２３２を１
００〜１０００ｎｍ形成する。この時の反応条件は、プ
ラズマ発生電極の設置状況や形状、さらに基板の大きさ
などにもよるが、例えば、ＩＣＰ反応容器１２０内に直
径約１５ｃｍの１重コイルからなるプラズマ発生電極が
設置され、面積約１００ｃｍ²の基板を用いた場合の好
適な反応条件は、次のようなものである。すなわち、反
応圧は５〜５０ｍＴｏｒｒとするのが好適であり、コイ
ルと基板の距離は２〜３０ｃｍ、好ましくは８〜３０ｃ
ｍ、基板温度は１５０〜３００℃とするのが好適であ
る。また、高周波電力を印加する場合の初期印加高周波
電力は２０〜５０Ｗとし、この高周波電力で膜厚が１０
ｎｍになるまで製膜し、その後１〜２０Ｗ／秒の速度で
連続的に（或いは、例えば１０Ｗごとの段階的に）１０
０Ｗ〜３ｋＷまで印加電力を増大させた後、この印加電
力を維持して製膜を行なうのが好適である。

【００５１】このようにして真性半導体層２３２を形成
した後、試料を再びＣＣＰ反応容器１３０に移し、ドー
パントガスの種類をＰＨ₃等の周期律表第Ｖ族元素を含
むガス変える他はｐ型半導体層２３１の形成と同様にし
てｎ型半導体層２３３を５〜５０ｎｍ形成する。

【００５２】このようにして製造された半導体層上に、
上記透明導電膜層と同様にして、第二透明導電膜層２４
０を形成し、更にその上に銀（Ａｇ）等からなる集電電
極の金属層２５０を蒸着することにより設置される。

【００５３】作製方法は、スパッタリング法、電子ビー
ム蒸着法、抵抗加熱法などの公知の方法から適宜選択す
ればよい。製造条件も特に従来法と変わる点はない。

【００５４】例えば、スパッタリング法で金属層２５０
を作製する場合には、その金属層を構成する金属と同種
の金属をターゲットとして用い、圧力１〜１００ｍＴｏ
ｒｒ、Ａｒ流量１〜１００ｓｃｃｍのような条件下、必
要に応じて酸素を共存させてアルゴンスパッタリングを
行えばよい。なお、厚さは、予め同一条件においてスパ
ッタリング時間と膜厚との関係を調べておき、スパッタ
リング時間をコントロールすることにより調整できる。

【００５５】以上、図２に示すようなｐｉｎ型の光起電
力素子の製造例を示したが、本発明の光起電力素子の製
造方法は図２に示すものと異なる構造のｐｉｎ型光起電
力素子、或いはｎｉｐ型の光起電力素子の製造にも適用
可能である。また、反応装置や高電子密度プラズマの発
生方法も上記製造例に示した態様に限定されず、他のタ
イプの反応装置や他の高電子密度プラズマの発生方法が
採用できる事は勿論である。

【００５６】

【実施例】以下、実施例及び比較例を挙げて本発明を具
体的に説明するが、本発明はこれら実施例に限定される
ものではない。

【００５７】なお、各実施例及び比較例における各薄膜
の形成は図１に示した基本構造の装置を用いて行った。
該装置のＣＣＰ反応容器１２０内には、一般的に使われ
ている平行平板型の対向電極からなるプラズマ発生電極
が設置されており、該電極には高周波発生装置１４１と
してのＲＦ発生装置（アネルバ社製）が接続されてい
る。また、ＩＣＰ反応容器１３０内には、Ａｌ製のパイ
プからなる直径１５ｃｍのリング状のプラズマ発生電極
が設置され、該電極に高周波発生装置１４２としてのＲ
Ｆ発生装置（アネルバ社製）が接続されている。

【００５８】実施例１まず、スパッタリング装置（アネルバ社製ＳＰＣ−３５
０）の基板ホルダーに石英ガラス基板（２４ｍｍ×１６
ｍｍ×０．５ｍｍｔ）を設置し、ターゲットとしてＺｎ
Ｏを用いたアルゴンスパッタ法により１０００ｎｍのＺ
ｎＯからなる透明導電膜層を積層した。なお、スパッタ
リングは、Ａｒ流量１０ｓｃｃｍ、Ｏ₂ガス流量０．０
２ｓｃｃｍ、圧力５ｍＴｏｒｒ、プラズマ発生電極に印
加する高周波電力（以下、ＲＦパワーともいう）１００
Ｗ、基板温度３００℃、スパッタリング時間１５分の条
件で行った。

【００５９】このようにしてガラス基板上に透明導電膜
層が積層された基板を、プラズマＣＶＤ装置１００の試
料導入室１１０にセットし、真空吸引を行った後、ＣＣ
Ｐ反応容器１２０に移送し、電子密度約１０⁷／ｃｍ³の
プラズマを用いたＣＣＰ-ＣＶＤ法により厚さ約１０ｎ
ｍのｐ型半導体層を形成した。なお、このときの条件
は、ＳｉＨ₄流量３ｓｃｃｍ、Ｂ₂Ｈ₆（水素で１ｖｏ
ｌ．％に希釈したもの）流量３ｓｃｃｍ、水素流量３０
ｓｃｃｍ、ＣＨ₄流量９ｓｃｃｍ、反応圧力１００ｍＴ
ｏｒｒ、ＲＦパワー５Ｗ、基板温度２００℃、反応時間
１分３０秒とした。

【００６０】ｐ層形成後、試料を真空下で、その内部に
直径１５ｃｍの一重コイル状のプラズマ発生電極を有す
るＩＣＰ反応容器１３０に移送し、電子密度約１０¹⁰／
ｃｍ ³のプラズマを用いたＩＣＰ−ＣＶＤ法により厚さ
３００ｎｍの真性半導体層を作製した。なお、このとき
の条件は、ＳｉＨ₄流量３０ｓｃｃｍ、ＲＦパワー２０
０Ｗ、反応圧力２０ｍＴｏｒｒ、基板温度２００℃、反
応時間１５分とした。ただし、開始から３０秒間はＲＦ
パワーを２０Ｗとした。このとき、製膜を開始してから
３０秒間の製膜速度は約０．３ｎｍ／秒であり、この1
分間で形成された膜の厚さは約１０ｎｍであった。

【００６１】真性半導体層形成後、試料を再びＣＣＰ反
応容器１２０に移し、電子密度約１０⁷／ｃｍ³のプラズ
マを用いたＣＣＰ−ＣＶＤ法により厚さ２０ｎｍのｎ型
半導体層を形成した。なお、このときの条件は、ＳｉＨ
₄流量２０ｓｃｃｍ、ＰＨ₃（水素で１ｖｏｌ．％に希釈
したもの）流量５ｓｃｃｍ、反応圧力１００ｍＴｏｒ
ｒ、ＲＦパワー５Ｗ、基板温度２００℃、反応時間４分
とした。

【００６２】ｎ型半導体層形成後、試料を試料導入室１
１０に移送した後プラズマＣＶＤ装置から取り出し、前
述のスパッタリング装置に再び装着し、ＺｎＯをターゲ
ットとしたアルゴンスパッタリング法により厚さ７０ｎ
ｍのＺｎＯからなる第二透明導電膜層を積層した。この
ときのスパッタリングは、Ａｒ流量１０ｓｃｃｍ、圧力
５ｍＴｏｒｒ、ＲＦパワー１０Ｗ、基板温度２００℃、
スパッタリング時間２０分の条件で行った。

【００６３】さらに、ターゲットとして銀を用いたアル
ゴンスパッタ法により８００ｎｍの金属層を積層した。
なお、スパッタリングは、Ａｒ流量１０ｓｃｃｍ、圧力
５ｍＴｏｒｒ、ＲＦパワー２００Ｗ、基板温度２００
℃、スパッタリング時間２０分の条件で行った。

【００６４】このようにして得られた光起電力素子に対
して、そのＩ−Ｖ特性を測定した。なお、Ｉ−Ｖ特性の
測定は微小電流計（ヒューレットパカード社製４１４０
Ｂ）を用いて１００ｍＷ／ｃｍ²の白色光照射下におい
て行った。

【００６５】得られたＩ−Ｖ特性曲線から開放電圧及び
短絡電流を求めたところ、開放電圧は０．８７２Ｖ、短
絡電流は１１．５６ｍＡ／ｃｍ²、曲線因子は０．６０
３であり、変換効率は６．０８％であった。

【００６６】実施例２実施例１において、真性半導体層作製開始時のＲＦパワ
ーを１００Ｗにする以外は実施例１と同様にして光半導
体素子を作製した。得られた光起電力素子について実施
例１と同様にして開放電圧及び短絡電流を求めたとこ
ろ、開放電圧は０．８５４Ｖ、短絡電流は１１．７１ｍ
Ａ／ｃｍ²、曲線因子は０．５７３であり、変換効率は
５．７３％であった。

【００６７】比較例１実施例１において、真性半導体層作製開始時のＲＦパワ
ーを２０Ｗとせずに初めから２００ｗとする他は実施例
１と同様にして光半導体素子を製造した。得られた光起
電力素子について実施例１と同様にして開放電圧及び短
絡電流を求めたところ、開放電圧は０．８４９Ｖ、短絡
電流は１２．６１ｍＡ／ｃｍ²、曲線因子は０．４５５
であり、変換効率は４．８７％であった。

【００６８】実施例１及び２と比較例１との結果の比較
から、真性半導体層を本発明の薄膜の製造方法で製造し
た場合には、開放電圧及び曲線因子が改善されることが
分かる。

【００６９】

【発明の効果】本発明の薄膜の製造方法によれば、その
下地となる層を損傷させることなく、高密度プラズマＣ
ＶＤ法で（すなわち、高速度で）シリコン系薄膜等の薄
膜を製造することができる。該方法によりアモルファス
シリコン系太陽電池等の光起電力素子における真性半導
体層を形成した場合には、緩衝層を特に設けなくとも開
放電圧及び曲線因子の値が高く、しかも短絡電流が小さ
いといった優れた特性を有する光起電力素子を得る事が
可能となる。

【００７０】このように、本発明の薄膜の製造方法を利
用した光起電力素の製造方法は、短時間で効率よく、良
好な特性を有する光起電力素子をできるという特徴を有
しており、工業的に優れた製造方法であると言える。

【図面の簡単な説明】

【図１】本発明の薄膜の製造方法で使用できる代表的
なプラズマＣＶＤ装置の概略図である。

【図２】代表的なｐｉｎ型光起電力素子の構造を示す
図である。

【符号の説明】

１００プラズマＣＶＤ装置１１０試料導入室１２０ＣＣＰ反応容器１３０ＩＣＰ反応容器１２１メカニカルブースターポンプ１２２ターボモレキュラポンプ１３１油拡散ポンプ１４１高周波発生装置１４２高周波発生装置１５１ガス供給装置１６０トランスファーロッド１７１ゲートバルブ１７２ゲートバルブ２００光起電力素子２１０ガラス基板２２０透明導電膜層２３０半導体層２３１ｐ型半導体層２３２真性半導体層２３３ｎ型半導体層２４０第二透明導電膜層２５０金属層

Claims

【特許請求の範囲】

【請求項１】真空状態に維持された反応チャンバー内
に、反応ガスを供給すると共に、該反応チャンバーの内
部又は外部に配置したプラズマ発生電極に高周波電力を
印加することにより１０¹⁰ｃｍ^― ³以上の電子密度の反
応ガスプラズマを発生させて、該反応チャンバー内に設
置された基材の表面上に薄膜を形成する薄膜の製造方法
であって、製膜を開始してからプラズマ発生電極に印加
する高周波電力を連続的に又は段階的に増大させること
を特徴とする薄膜の製造方法。
【請求項２】薄膜形成開始時にプラズマ発生電極に印
加する高周波電力を薄膜形成中にプラズマ発生電極に印
加する最大高周波電力の５０％以下とすることを特徴と
する請求項１記載の薄膜の製造方法。
【請求項３】真空状態に維持された反応チャンバー内
に、反応ガスを供給すると共に、該反応チャンバーの内
部又は外部に配置したプラズマ発生電極に高周波電力を
印加することにより１０¹⁰ｃｍ^― ³以上の電子密度の反
応ガスプラズマを発生させて、該反応チャンバー内に設
置された基材の表面上に厚さ１０ｎｍ以上の薄膜を形成
する薄膜の製造方法であって、形成される薄膜の膜厚が
１０ｎｍに達するまでの製膜速度を０．０１〜０．５ｎ
ｍ／秒とすることを特徴とする薄膜の製造方法。
【請求項４】シラン系ガスを含む反応ガスを用いシリ
コン系薄膜を製造する請求項１乃至請求項３の何れか一
に記載の薄膜の製造方法。
【請求項５】ｎ型不純物半導体であるシリコン系薄膜
とｐ型不純物半導体であるシリコン系薄膜とが真性半導
体であるシリコン系薄膜を介して接合され、且つこれら
シリコン系薄膜の少なくとも１つの厚さが１０ｎｍ以上
である積層体を有する光起電力素子の製造方法であっ
て、該積層体を構成する厚さ１０ｎｍ以上のシリコン系
薄膜の少なくとも１つを請求項４記載の薄膜の製造方法
によって製造することを特徴とする光起電力素子の製造
方法。