JPH11272813A - 半導体集積回路及びコンタクトレスカード - Google Patents

Abstract

(57)【要約】 【課題】 電源電圧が変動される環境下において適切な
タイミングでパワーオンリセット信号を形成することに
よって内部論理回路の誤動作を排除することにある。 【解決手段】 電源回路の出力電圧を受けるダイオード
（１１）と、このダイオードに直列接続されたトランジ
スタ（１２）と、このダイオードとトランジスタとの直
列接続ノードの論理を判別するための論理ゲート（１
３）とを含んでパワーオンリセット回路を構成する。ダ
イオードとトランジスタとの直列接続回路は高電位側電
源電圧Ｖｃｃのレベルチェック機能を発揮し、高電位側
電源電圧Ｖｃｃのレベルが低すぎる場合におけるリセッ
ト信号のアサートを排除する。このことが、電源電圧が
変動される環境下において適切なタイミングでリセット
信号を形成し、内部論理回路の誤動作を排除する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路、
さらにはそれにおけるパワーオンリセット回路の改良技
術に関し、例えば外部端子が省略されて、外部装置との
間の情報交換を非接触状態で行い得るコンタクトレスカ
ードに適用して有効な技術に関する。

【０００２】

【従来の技術】ＩＣカード用ＬＳＩは、内部メモリを有
し、その内部メモリにはセキュリティレベルの高いデー
タ、例えば金銭情報などが格納される場合がある。この
ため、ＩＣカード用ＬＳＩにおいては誤動作防止のため
の機構を付加する必要がある。

【０００３】特に、ＩＣカードがコンタクトレス化され
るとともに、バッテリレス化され、外部装置から発射さ
れる電波によりコンタクトレスカードに電源供給が行わ
れる場合には、そのようにして供給される電源電圧が大
きく変動する可能性があり、電源電圧レベルを検出し
て、電源電圧変動に起因する誤動作を防止することは必
須となる。

【０００４】電源電圧レベルを検出する方法には、電源
電圧を基準電圧と比較する方法が一般的である。しかし
ながら、基準電圧発生回路をＬＳＩ内部に設ける場合、
基準電圧発生回路自身の電源電圧も変動されるため、そ
のような環境で所定レベルの基準電圧を発生する回路の
形成は極めて困難なものとされている。

【０００５】尚、コンタクトレスカードについて記載さ
れた文献の例としては、平成９年８月に日経ＢＰ社から
発行された「日経マイクロデバイス、特集ＩＣカードが
ＤＲＡＭを超える日（第４２頁〜）」がある。

【０００６】

【発明が解決しようとする課題】コンタクトレス化され
るとともに、バッテリレス化され、外部装置から発射さ
れる電波により電源供給を行うようにしたコンタクトレ
スカードにおける動作の安定化について本願発明者が検
討したところ、コンタクトカードにおける内部回路の動
作用電源が当該カードの外部から電波によって供給され
る場合において、そのようにして供給される電源電圧の
レベルが非常に不安定であるために、内部論理回路が安
定動作するレベルにまで電源電圧が上昇される前に、内
部論理回路に対してリセット信号がアサートされるおそ
れがある。そうすると、内部論理回路をリセットするタ
イミングが適切でないために、内部論理回路が正常に動
作しない。この場合、内部記憶情報が破壊されるおそれ
もある。

【０００７】本発明の目的は、電源電圧が変動される環
境下において適切なタイミングでパワーオンリセット信
号を形成することによって内部論理回路の誤動作を排除
するための技術を提供することにある。

【０００８】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１０】すなわち、内部論理回路（３２６）と、上
記内部回路の動作用電圧を形成するための電源回路（３
２１）と、上記電源回路の出力電圧に基づいて上記内部
論理回路をパワーオンリセットするためのパワーオンリ
セット回路（３２２）とを含んで半導体集積回路が構成
されるとき、上記電源回路の出力電圧を受けるダイオー
ド（１１）と、上記ダイオードに直列接続されたトラン
ジスタ（１２）と、上記ダイオードとトランジスタとの
直列接続ノードの論理を判別するための論理ゲート（１
３）とを含んで上記パワーオンリセット回路（３２２）
を構成する。

【００１１】上記した手段によれば、高電位側電源電圧
が上昇され、ダイオードの端子間電圧が所定値を越えな
い限り、直列接続ノードの電位はほぼ低電位側電源電圧
レベルに等しくされるから、リセット信号はアサートさ
れない。高電位側電源電圧が上昇され、ダイオードの端
子間電圧が所定値を越えると、ダイオードに順方向電流
が流れ、直列接続ノードの電位が、論理ゲートの論理し
きい値を越えることで、リセット信号がアサートされ
る。このようにダイオードとトランジスタとの直列接続
回路は、極めて簡単な回路でありながら、高電位側電源
電圧のレベルチェック機能を発揮し、高電位側電源電圧
Ｖｃｃのレベルが低すぎる場合におけるリセット信号の
アサートを排除する。このことが、電源電圧が変動され
る環境下においても適切なタイミングでパワーオンリセ
ット信号を形成して、内部論理回路の誤動作を排除する
という、本発明の目的を達成する。

【００１２】また、上記パワーオンリセット回路は、上
記電源回路の出力端子に結合された抵抗、及びこの抵抗
に直列接続されたトランジスタと、それらの直列接続ノ
ードの論理を判別するための論理ゲートとを含んで構成
することができる。

【００１３】上記半導体集積回路と、上記電源回路の入
力端子に結合され、外部装置から発射された電波を、当
該外部装置に非接触状態で受信するためのアンテナとを
含んでコンタクトレスカードを構成することができる。

【００１４】上記アンテナを介して取り込まれた信号か
ら、上記内部論理回路の動作に使用されるクロック信号
を抽出するためのクロック抽出回路と、上記アンテナを
介して取り込まれた信号から、上記内部論理回路で処理
されるデータを得るためのデータ復調回路と、上記内部
回路の出力データを変調して上記アンテナに供給するた
めのデータ変調回路とを含んで上記コンタクトレスカー
ドを構成することができる。

【００１５】

【発明の実施の形態】図３には本発明にかかるコンタク
トレスカードが示される。

【００１６】コンタクトレスカード３１は、外部端子が
省略され、外部装置と非接触状態で当該外部装置との間
で各種情報のやり取りを可能とする。図３に示されるコ
ンタクトレスカード３１は、カード状に形成され、導電
ラインが巻回されて成るアンテナ３３と、このアンテナ
３３に結合された半導体集積回路３２とが内蔵される。
そして、バッテリレス化されている。つまり、外部装置
から発射される電波をアンテナ３３で受け、このアンテ
ナ３３に誘起された電圧を内部電源回路にて整流、平滑
して内部回路の動作用電源電圧を得るようにしている。

【００１７】図４には上記半導体集積回路３２の構成例
が示される。

【００１８】図４に示される半導体集積回路３２は、特
に制限されないが、公知の半導体集積回路製造技術によ
り、単結晶シリコン基板などの一つの半導体基板に形成
されている。

【００１９】電源回路３２１が設けられ、この電源回路
３２１は、アンテナ３３に誘起された高周波電圧（例え
ば１３．５６ＭＨｚ）を整流する整流回路や、その整流
出力を低電圧化するためのレギュレータ、及び平滑用の
キャパシタなどを含む。電源回路３２１から出力された
高電位側電源電圧Ｖｃｃは、パワーオンリセット回路３
２２、クロック抽出回路３２３、データ復調回路３２
４、データ変調回路３２５、制御・演算用論理回路３２
６、及び記憶回路３２７に供給される。尚、電源回路３
２１の低電位側電源電圧Ｖｓｓは、パワーオンリセット
回路３２２、クロック抽出回路３２３、データ復調回路
３２４、データ変調回路３２５、制御・演算用論理回路
３２６、及び記憶回路３２７に共通のグランド電位とさ
れる。

【００２０】パワーオンリセット回路３２２は、高電位
側電源電圧Ｖｃｃを検出し、高電位側電源電圧Ｖｃｃが
所定の電圧レベルに達した時点で、制御・演算用論理回
路３２６をリセットするためのリセット信号ＲＳＴ＊
（＊はローアクティブ信号であることを意味する）を形
成してそれを制御・演算用論理回路３２６に出力する。

【００２１】クロック抽出回路３２３は、アンテナ３３
に誘起された高周波電圧からクロック信号ＣＬＫを抽出
してそれを制御・演算用論理回路３２６に出力する。

【００２２】データ復調回路３２４は、アンテナ３３に
誘起された高周波電圧を復調することで受信データＲＤ
を形成してそれを制御・演算用論理回路３２６に出力す
る。

【００２３】データ変調回路３２５は、制御・演算用論
理回路３２６からの送信データＳＤを変調してアンテナ
３３に供給する。

【００２４】制御・演算用論理回路３２６は、上記クロ
ック抽出回路３２３によって抽出されたクロック信号Ｃ
ＬＫに同期して、データ復調回路３２４からの出力デー
タＲＤの演算処理を行う。また、この演算処理におい
て、記憶装置３２７の記憶情報が参照される。記憶装置
３２７はフラッシュメモリなどの不揮発性メモリとさ
れ、金銭情報あるいは当該カード３１を所有する者の個
人情報などが記憶される。さらに、制御・演算用論理回
路３２６の演算処理結果は、必要に応じて送信データＲ
Ｄとしてデータ変調回路３２５に出力され、そこで変調
されてからアンテナ３２３を介して外部装置に伝達され
る。

【００２５】図１にはパワーオンリセット回路３２２の
構成例が示される。

【００２６】ダイオード１１とｎチャンネル型ＭＯＳト
ランジスタ（デプレッション型）とが直列接続され、こ
の直列接続ノードＡの電位がインバータ１３に入力され
るようになっている。ダイオード１１のアノードには高
電位側電源電圧Ｖｃｃが印加される。ｎチャンネル型Ｍ
ＯＳトランジスタ１２のゲート電極とドレイン電極とが
結合される。ｎチャンネル型ＭＯＳトランジスタ１２の
ソース電極は高電位側電源電圧Ｖｃｃレベルとされる。
インバータ１３の動作用電源として高電位側電源電圧Ｖ
ｃｃ、及び低電位側電源電圧Ｖｓｓが供給される。イン
バータ１３の出力信号は、リセット信号ＲＳＴ＊として
制御・演算用論理回路３２６に供給される。

【００２７】図２には、図１に示されるパワーオンリセ
ット回路３２２の特性図が示される。

【００２８】高電位側電源電圧Ｖｃｃが零ボルトの付近
では、ダイオード１１に十分な順方向電圧が印加されな
いため、ダイオード１１に電流が流れない。このため、
直列接続ノードＡの電位は低電位側電源電圧Ｖｓｓレベ
ルであり、インバータ１３の出力端子はハイレベルであ
る。

【００２９】高電位側電源電圧Ｖｃｃがさらに上昇し、
ダイオード１１の端子間電圧が０．８ボルトを越えると
ダイオード１１に順方向電流が流れ始める。すると、ｎ
チャンネル型ＭＯＳトランジスタ１２で構成される抵抗
により、直列接続ノードＡの電位が上昇され、それがイ
ンバータ１３の論理しきい値に達したとき、インバータ
１３の出力論理が反転され、リセット信号ＲＳＴ＊がロ
ーレベルにアサートされる。それにより、制御・演算用
論理回路３２６が、リセットされて所定の制御・演算動
作が開始される。

【００３０】ここで、制御・演算用論理回路３２６は、
シーケンス制御のための制御論理を含み、そこに供給さ
れる高電位側電源電圧Ｖｃｃがあまり低いと正常な論理
動作を行うことができない。特にＭＯＳトランジスタが
複数段に結合されたような論理回路は、ＭＯＳトランジ
スタが複数段に結合されない回路に比べて、より高い電
源電圧が供給されなければ、正常に動作しない。したが
って、コンタクトレスカード３１が外部装置にセットさ
れた直後のようにアンテナ３３での起電力が十分に高く
ならない状態で、リセット信号ＲＳＴ＊がローレベルに
アサートされた場合には、制御・演算用論理回路３２６
が正常な論理動作を行うことができるレベルにまで高電
位側電源電圧Ｖｃｃが上昇されないにもかかわらず、リ
セット信号ＲＳＴ＊により、制御・演算用論理回路３２
６の動作が開始されることになるから、制御・演算用論
理回路３２６の誤動作を余儀なくされる。

【００３１】例えば図１に示されるダイオード１１の代
わりに抵抗を設け、ｎチャンネル型ＭＯＳトランジスタ
１２の代わりにキャパシタを設けた場合には、ＣＲの時
定数によってキャパシタの端子電圧が徐々に上昇し、そ
れがインバータ１３の論理しきい値を越えることでイン
バータの出力論理が反転する。インバータ１３の論理し
きい値は、高電位側電源電圧Ｖｃｃのほぼ１／２とされ
るから、高電位側電源電圧Ｖｃｃが十分に高くならない
状態でも、インバータの出力論理が反転する可能性はあ
る。そうすると、上記したように、制御・演算用論理回
路３２６が正常な論理動作を行うことができるレベルに
まで高電位側電源電圧Ｖｃｃが上昇されない状態で、リ
セット信号ＲＳＴ＊がアサートされて制御・演算用論理
回路３２６の動作が開始されることになるから、制御・
演算用論理回路３２６が誤動作してしまう。

【００３２】それに対して、図１に示される構成では、
ダイオード１１の性質上、ダイオード１１の端子電圧が
ほぼ０．８ボルトに達しなければダイオード１１に電流
が流れないから、直列接続ノードＡの電位が上昇される
ことはなく、インバータの論理反転が阻止される。高電
位側電源電圧Ｖｃｃが上昇され、ダイオード１１の端子
間電圧が０．８ボルトを越えると、ダイオード１１に順
方向電流が流れ、直列接続ノードＡの電位が、インバー
タ１３の論理しきい値を越えることで、インバータ１３
の出力論理が反転され、リセット信号ＲＳＴ＊がアサー
トされる。この状態では、高電位側電源電圧Ｖｃｃは十
分に上昇されており、制御・演算用論理回路３２６は正
常に動作される。

【００３３】このようにダイオード１１とＭＯＳトラン
ジスタ１２との直列接続回路は、それ自体簡単な構成で
ありながら、高電位側電源電圧Ｖｃｃのレベルチェック
機能を発揮し、高電位側電源電圧Ｖｃｃが所定値を越え
ない限り、リセット信号ＲＳＴ＊がアサートされないよ
うになっているので、リセット信号ＲＳＴ＊のアサート
タイミングの適正化により、制御・演算用論理回路３２
６の誤動作を排除することができる。

【００３４】上記例によれば、以下の作用効果を得るこ
とができる。

【００３５】高電位側電源電圧Ｖｃｃが上昇し、ダイオ
ード１１の端子間電圧が０．８ボルトを越えるとダイオ
ード１１に順方向電流が流れ始め、ｎチャンネル型ＭＯ
Ｓトランジスタ１２で構成される抵抗により、直列接続
ノードＡの電位が上昇され、それがインバータ１３の論
理しきい値に達したとき、インバータ１３の出力論理が
反転されてリセット信号ＲＳＴ＊がローレベルにアサー
トされる。つまり、高電位側電源電圧Ｖｃｃが上昇さ
れ、ダイオード１１の端子間電圧が０．８ボルトを越え
ない限り、直列接続ノードＡの電位はほぼ低電位側電源
電圧Ｖｓｓレベルに等しくされるから、リセット信号Ｒ
ＳＴ＊がローレベルにアサートされることはない。高電
位側電源電圧Ｖｃｃが上昇され、ダイオード１１の端子
間電圧が０．８ボルトを越えると、ダイオード１１に順
方向電流が流れ、直列接続ノードＡの電位が、インバー
タ１３の論理しきい値を越えることで、インバータ１３
の出力論理が反転され、リセット信号ＲＳＴ＊がアサー
トされる。この状態では、高電位側電源電圧Ｖｃｃは十
分に上昇されており、制御・演算用論理回路３２６は正
常に動作される。

【００３６】以上本発明者によってなされた発明を具体
的に説明したが、本発明はそれに限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは言うまでもない。

【００３７】例えば、ダイオード１１に代えて抵抗を設
けても良い。高電位側電源電圧Ｖｃｃが上昇され、ｎチ
ャンネル型ＭＯＳトランジスタ１２のドレイン・ソース
間電圧Ｖｄｓが高くなってＭＯＳトランジスタ１２が飽
和し、それに直列接続されている抵抗の電圧降下によ
り、高電位側電源電圧Ｖｃｃが分圧されて直列接続ノー
ドＡが所定の電圧になる。高電位側電源電圧Ｖｃｃがさ
らに上昇され、直列接続ノードＡの電位が、インバータ
１３の論理しきい値を越えることで、インバータ１３の
出力論理が反転され、リセット信号ＲＳＴ＊がアサート
される。この状態では、高電位側電源電圧Ｖｃｃは十分
に上昇されており、制御・演算用論理回路３２６は正常
に動作されるから、図１に示される場合と同様の作用効
果を得ることができる。

【００３８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるコンタ
クトレスカードに適用した場合について説明したが、本
発明はそれに限定されるものではなく、パワーオンリセ
ットが必要となる各種半導体集積回路及びそれを含む装
置に広く適用することができる。

【００３９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００４０】すなわち、高電位側電源電圧が上昇され、
ダイオードの端子間電圧が所定値を越えない限り、直列
接続ノードの電位はほぼ低電位側電源電圧レベルに等し
くされるから、高電位側電源電圧Ｖｃｃが非常に低い状
態でリセット信号がアサートされることはない。高電位
側電源電圧が上昇され、ダイオードの端子間電圧が所定
値を越えると、ダイオードに順方向電流が流れ、直列接
続ノードの電位が、論理ゲートの論理しきい値を越える
ことで、論理ゲートの出力論理が反転され、リセット信
号がアサートされる。この状態では、高電位側電源電圧
は十分に上昇されており、制御・演算用論理回路は正常
に動作される。それにより、電源電圧が変動される環境
下において適切なタイミングでパワーオンリセット信号
を形成することによって内部論理回路の誤動作を排除す
ることができる。

【図面の簡単な説明】

【図１】本発明にかかるコンタクトレスカードに含まれ
るパワーオンリセット回路の構成例回路図である。

【図２】図１に示される回路の特性図である。

【図３】上記コンタクトレスカードの全体的な構成例説
明図である。

【図４】上記コンタクトレスカードに含まれる半導体集
積回路の構成例ブロック図である。

【符号の説明】

１１ ダイオード １２ ｎチャンネル型ＭＯＳトランジスタ １３ インバータ ３１ コンタクトレスカード ３２ 半導体集積回路 ３３ アンテナ ３２１ 電源回路 ３２２ パワーオンリセット回路 ３２３ クロック抽出回路 ３２４ データ復調回路 ３２５ データ変調回路 ３２６ 制御・演算用論理回路 ３２７ 記憶回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 内部論理回路と、上記内部回路の動作用
   電圧を形成するための電源回路と、上記電源回路の出力
   電圧に基づいて上記内部論理回路をパワーオンリセット
   するためのパワーオンリセット回路とを含む半導体集積
   回路において、 上記パワーオンリセット回路は、上記電源回路の出力電
   圧を受けるダイオードと、 上記ダイオードに直列接続されたトランジスタと、 上記ダイオードとトランジスタとの直列接続ノードの論
   理を判別するための論理ゲートとを含んで成り、 上記論理ゲートの出力信号が上記内部論理回路にそれの
   パワーオンリセット信号として供給されることを特徴と
   する半導体集積回路。
2. 【請求項２】 内部論理回路と、上記内部回路の動作用
   電圧を形成するための電源回路と、上記電源回路の出力
   電圧に基づいて上記内部論理回路をパワーオンリセット
   するためのパワーオンリセット回路とを含む半導体集積
   回路において、 上記パワーオンリセット回路は、上記電源回路の出力端
   子に結合された抵抗と、 上記抵抗に直列接続されたトランジスタと、 上記抵抗とトランジスタとの直列接続ノードの論理を判
   別するための論理ゲートとを含んで成り、 上記論理ゲートの出力信号が上記内部論理回路にそれの
   パワーオンリセット信号として供給されることを特徴と
   する半導体集積回路。
3. 【請求項３】 請求項１又は２記載の半導体集積回路
   と、上記電源回路の入力端子に結合され、外部装置から
   発射された電波を、当該外部装置に非接触状態で受信す
   るためのアンテナとを含んで、カード状に形成されたコ
   ンタクトレスカード。
4. 【請求項４】 上記アンテナを介して取り込まれた信号
   から、上記内部論理回路の動作に使用されるクロック信
   号を抽出するためのクロック抽出回路と、上記アンテナ
   を介して取り込まれた信号から、上記内部論理回路で処
   理されるデータを得るためのデータ復調回路と、上記内
   部回路の出力データを変調して上記アンテナに供給する
   ためのデータ変調回路とを含む請求項３記載のコンタク
   トレスカード。