JP2001279444A - セラミックスの製造方法およびその製造装置、ならびに半導体装置および圧電素子 - Google Patents
セラミックスの製造方法およびその製造装置、ならびに半導体装置および圧電素子Info
- Publication number
- JP2001279444A JP2001279444A JP2000091604A JP2000091604A JP2001279444A JP 2001279444 A JP2001279444 A JP 2001279444A JP 2000091604 A JP2000091604 A JP 2000091604A JP 2000091604 A JP2000091604 A JP 2000091604A JP 2001279444 A JP2001279444 A JP 2001279444A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- raw material
- active species
- film
- species
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45512—Premixing before introduction in the reaction chamber
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
- C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Oxygen, Ozone, And Oxides In General (AREA)
Abstract
(57)【要約】
【課題】 プロセス温度を低下させながら、結晶性など
の特性が高いセラミックスを得ることができる製造方
法、およびセラミックスの製造装置を提供する。 【解決手段】 セラミックスの製造方法は、少なくとも
セラミックスの原材料の一部となる原料種の微粒子と、
活性種と、を混合した後に基体１０に供給して、基体１
０上にセラミックス膜２０を形成する工程を含む。製造
装置は、基体１０の加熱部を兼ねる配置部４０と、原料
種を微粒子の状態で供給するための原料種供給部２００
と、活性種を供給するための活性種供給部１００と、原
料種と活性種とを混合するための混合部３００と、を有
する。
の特性が高いセラミックスを得ることができる製造方
法、およびセラミックスの製造装置を提供する。 【解決手段】 セラミックスの製造方法は、少なくとも
セラミックスの原材料の一部となる原料種の微粒子と、
活性種と、を混合した後に基体１０に供給して、基体１
０上にセラミックス膜２０を形成する工程を含む。製造
装置は、基体１０の加熱部を兼ねる配置部４０と、原料
種を微粒子の状態で供給するための原料種供給部２００
と、活性種を供給するための活性種供給部１００と、原
料種と活性種とを混合するための混合部３００と、を有
する。
Description
【０００１】
【発明の属する技術分野】本発明は、酸化膜、窒化膜お
よび強誘電体膜などのセラミックスの製造方法およびそ
の製造装置、ならびに強誘電体膜を用いた半導体装置お
よび圧電素子に関する。
よび強誘電体膜などのセラミックスの製造方法およびそ
の製造装置、ならびに強誘電体膜を用いた半導体装置お
よび圧電素子に関する。
【０００２】
【背景技術および発明が解決しようとする課題】強誘電
体の成膜法には、溶液塗布法、スパッタ法、レーザアブ
レーション法、ＭＯＣＶＤ（Metal Organic Chemical
Vapor Deposition）法、ＬＳＭＣＤ（Liquid Sourc
e Misted Deposition）法などがある。そして、高集
積化が必要とされる半導体装置の分野では、ＭＯＣＶＤ
法およびＬＳＭＣＤ法が注目されている。特に、強誘電
体メモリ装置のキャパシタを構成する強誘電体膜の形成
では、ＬＳＭＣＤ法が注目されている。これは、ＬＳＭ
ＣＤ法は、ＭＯＣＶＤ法に比べて、膜の組成制御がしや
すく、ウェハ間およびロッド間のバラツキが小さく、か
つ安定していることによる。
体の成膜法には、溶液塗布法、スパッタ法、レーザアブ
レーション法、ＭＯＣＶＤ（Metal Organic Chemical
Vapor Deposition）法、ＬＳＭＣＤ（Liquid Sourc
e Misted Deposition）法などがある。そして、高集
積化が必要とされる半導体装置の分野では、ＭＯＣＶＤ
法およびＬＳＭＣＤ法が注目されている。特に、強誘電
体メモリ装置のキャパシタを構成する強誘電体膜の形成
では、ＬＳＭＣＤ法が注目されている。これは、ＬＳＭ
ＣＤ法は、ＭＯＣＶＤ法に比べて、膜の組成制御がしや
すく、ウェハ間およびロッド間のバラツキが小さく、か
つ安定していることによる。
【０００３】しかし、ＬＳＭＣＤ法によって、強誘電体
キャパシタを有する半導体装置を形成する場合には、原
料種のミスト（微粒子）の径が通常０．１〜０．３μｍ
の分布を有するため、半導体装置の０．５μｍ以下のデ
ザインルールには適用できない。そして、原料種のミス
ト径を半導体装置のデザインルールに適用できるように
微細化すると、成膜速度が大幅に低下し、ボトムあるい
はサイドのカバレッジが良くない。
キャパシタを有する半導体装置を形成する場合には、原
料種のミスト（微粒子）の径が通常０．１〜０．３μｍ
の分布を有するため、半導体装置の０．５μｍ以下のデ
ザインルールには適用できない。そして、原料種のミス
ト径を半導体装置のデザインルールに適用できるように
微細化すると、成膜速度が大幅に低下し、ボトムあるい
はサイドのカバレッジが良くない。
【０００４】また、強誘電体材料であるＰＺＴ（Ｐｂ
（Ｚｒ，Ｔｉ）Ｏ3）やＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）な
どを形成する場合には、高いプロセス温度を必要とす
る。たとえば、通常、ＰＺＴの成膜においては６００〜
７００℃、ＳＢＴの成膜においては６５０〜８００℃の
温度を必要とする。これらの強誘電体の特性は、その結
晶性に依存し、結晶性が高いほど一般的に優れた特性を
有する。
（Ｚｒ，Ｔｉ）Ｏ3）やＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）な
どを形成する場合には、高いプロセス温度を必要とす
る。たとえば、通常、ＰＺＴの成膜においては６００〜
７００℃、ＳＢＴの成膜においては６５０〜８００℃の
温度を必要とする。これらの強誘電体の特性は、その結
晶性に依存し、結晶性が高いほど一般的に優れた特性を
有する。
【０００５】強誘電体膜を含むキャパシタ（強誘電体キ
ャパシタ）を備えた半導体装置、たとえば強誘電体メモ
リ装置においては、強誘電体の結晶性が各特性、たとえ
ば残留分極特性、抗電界特性、ファティーグ特性および
インプリント特性などに顕著に影響を与える。そして、
強誘電体は多元系でかつ複雑な構造のペロブスカイト結
晶構造を有するため、結晶性のよい強誘電体を得るため
には、結晶化の時に原子が高いマイグレーションエネル
ギーを有することが必要である。そのため、強誘電体の
結晶化には、高いプロセス温度を必要とする。
ャパシタ）を備えた半導体装置、たとえば強誘電体メモ
リ装置においては、強誘電体の結晶性が各特性、たとえ
ば残留分極特性、抗電界特性、ファティーグ特性および
インプリント特性などに顕著に影響を与える。そして、
強誘電体は多元系でかつ複雑な構造のペロブスカイト結
晶構造を有するため、結晶性のよい強誘電体を得るため
には、結晶化の時に原子が高いマイグレーションエネル
ギーを有することが必要である。そのため、強誘電体の
結晶化には、高いプロセス温度を必要とする。
【０００６】しかしながら、強誘電体膜のプロセス温度
が高いと、強誘電体メモリ装置にダメージを与えやす
い。すなわち、強誘電体は結晶化のために酸素雰囲気で
の高温処理が必要となる。その高温処理の際に、ポリシ
リコンや電極材料が酸化し絶縁層が形成されると、この
絶縁層によって強誘電体キャパシタの特性が劣化する。
また、ＰＺＴあるいはＳＢＴの構成元素であるＰｂ，Ｂ
ｉは拡散しやすく、これらの元素が半導体デバイス側に
拡散することにより、その劣化を招く。これらの劣化
は、強誘電体膜のプロセス温度が高いほど顕著であり、
かつ高集積化された半導体装置（たとえば１Ｍビット以
上の集積度の半導体装置）であるほど顕著となる。
が高いと、強誘電体メモリ装置にダメージを与えやす
い。すなわち、強誘電体は結晶化のために酸素雰囲気で
の高温処理が必要となる。その高温処理の際に、ポリシ
リコンや電極材料が酸化し絶縁層が形成されると、この
絶縁層によって強誘電体キャパシタの特性が劣化する。
また、ＰＺＴあるいはＳＢＴの構成元素であるＰｂ，Ｂ
ｉは拡散しやすく、これらの元素が半導体デバイス側に
拡散することにより、その劣化を招く。これらの劣化
は、強誘電体膜のプロセス温度が高いほど顕著であり、
かつ高集積化された半導体装置（たとえば１Ｍビット以
上の集積度の半導体装置）であるほど顕著となる。
【０００７】そのため、現状では、強誘電体キャパシタ
は、強誘電体膜のプロセス温度が高くても比較的影響の
少ない集積度（たとえば１〜２５６ｋビット）の半導体
装置に適用している。しかし、現在、ＤＲＡＭ，フラッ
シュメモリ等では、すでに１６ＭビットからＧビットの
集積度が要求され、そのため、強誘電体メモリ装置の適
用分野が限定されている。一方、強誘電体のプロセス温
度を低くして、上述したような高温の酸素雰囲気による
デバイスの劣化を防止すると、強誘電体膜の結晶性が低
下する。その結果、強誘電体キャパシタの残留分極特性
が低下し、ファティーグ特定、インプリント特性ならび
にリテンション特性なども低下する。
は、強誘電体膜のプロセス温度が高くても比較的影響の
少ない集積度（たとえば１〜２５６ｋビット）の半導体
装置に適用している。しかし、現在、ＤＲＡＭ，フラッ
シュメモリ等では、すでに１６ＭビットからＧビットの
集積度が要求され、そのため、強誘電体メモリ装置の適
用分野が限定されている。一方、強誘電体のプロセス温
度を低くして、上述したような高温の酸素雰囲気による
デバイスの劣化を防止すると、強誘電体膜の結晶性が低
下する。その結果、強誘電体キャパシタの残留分極特性
が低下し、ファティーグ特定、インプリント特性ならび
にリテンション特性なども低下する。
【０００８】本発明の目的は、プロセス温度を低下させ
ながら、結晶性などの特性が高いセラミックスを得るこ
とができる製造方法、およびセラミックスの製造装置を
提供することにある。
ながら、結晶性などの特性が高いセラミックスを得るこ
とができる製造方法、およびセラミックスの製造装置を
提供することにある。
【０００９】本発明の他の目的は、本発明の方法によっ
て得られたセラミックスを用いた半導体装置ならびに圧
電素子を提供することにある。
て得られたセラミックスを用いた半導体装置ならびに圧
電素子を提供することにある。
【００１０】
【課題を解決するための手段】（Ａ）製造方法 本発明に係る製造方法は、少なくともセラミックスの原
材料の一部となる原料種の微粒子と、活性種と、を混合
した後に基体に供給して、該基体上にセラミックス膜を
形成する工程を含む。
材料の一部となる原料種の微粒子と、活性種と、を混合
した後に基体に供給して、該基体上にセラミックス膜を
形成する工程を含む。
【００１１】この製造方法によれば、高い運動エネルギ
ーを持った活性種と、原料種の微粒子とを、基体に接触
させる前に混合することで、原料種の微粒子に運動エネ
ルギーを与えた状態で、これを基体に堆積させることが
できる。そのため、前記原料種の微粒子が、好ましくは
０．１μｍ以下、より好ましくは０．０１μｍ以下の小
さい径を有する場合でも、成膜速度を制御でき、ボトム
あるいはサイドのカバレッジが良好なセラミックス膜を
形成できる。
ーを持った活性種と、原料種の微粒子とを、基体に接触
させる前に混合することで、原料種の微粒子に運動エネ
ルギーを与えた状態で、これを基体に堆積させることが
できる。そのため、前記原料種の微粒子が、好ましくは
０．１μｍ以下、より好ましくは０．０１μｍ以下の小
さい径を有する場合でも、成膜速度を制御でき、ボトム
あるいはサイドのカバレッジが良好なセラミックス膜を
形成できる。
【００１２】また、前記活性種によって前記微粒子にエ
ネルギーを与えることにより、膜の原子のマイグレーシ
ョンエネルギーを高めることができる。その結果、活性
種を供給しない場合に比べて、低温のプロセス温度で、
たとえば結晶性などの膜質の優れたセラミックスを形成
できる。
ネルギーを与えることにより、膜の原子のマイグレーシ
ョンエネルギーを高めることができる。その結果、活性
種を供給しない場合に比べて、低温のプロセス温度で、
たとえば結晶性などの膜質の優れたセラミックスを形成
できる。
【００１３】さらに、本発明の製造方法によって得られ
る膜は、微細かつ均一な分布の空乏を有するので、原子
がマイグレーションしやすい。そのため、結晶化に必要
なエネルギーを少なくでき、この点からもプロセス温度
の低下を達成できる。
る膜は、微細かつ均一な分布の空乏を有するので、原子
がマイグレーションしやすい。そのため、結晶化に必要
なエネルギーを少なくでき、この点からもプロセス温度
の低下を達成できる。
【００１４】以上のことから、本発明の製造方法を強誘
電体の形成に適用した場合には、５００℃以下のプロセ
ス温度で、結晶性の高い強誘電体を得ることができる。
たとえば、ＳＢＴの場合には、好ましくは６００℃以
下、より好ましくは４５０℃以下の温度で、ＰＺＴの場
合には、好ましくは５００℃以下、より好ましくは４５
０℃以下の温度で、ＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ3）
の場合には、好ましくは５００℃以下、より好ましくは
４５０℃以下の温度で、結晶化が可能である。
電体の形成に適用した場合には、５００℃以下のプロセ
ス温度で、結晶性の高い強誘電体を得ることができる。
たとえば、ＳＢＴの場合には、好ましくは６００℃以
下、より好ましくは４５０℃以下の温度で、ＰＺＴの場
合には、好ましくは５００℃以下、より好ましくは４５
０℃以下の温度で、ＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ3）
の場合には、好ましくは５００℃以下、より好ましくは
４５０℃以下の温度で、結晶化が可能である。
【００１５】本発明に係る製造方法は、さらに以下の各
種態様をとりうる。
種態様をとりうる。
【００１６】（１） 前記微粒子は、径（たとえば、径
の分布のピークに対応する径）が好ましくは０．１μｍ
以下、より好ましくは０．０１μｍ以下である。微粒子
の径をこのレベルのサイズにすることで、本発明の製造
方法を微細なパターンを必要とする、たとえば半導体装
置の製造に適用できる。
の分布のピークに対応する径）が好ましくは０．１μｍ
以下、より好ましくは０．０１μｍ以下である。微粒子
の径をこのレベルのサイズにすることで、本発明の製造
方法を微細なパターンを必要とする、たとえば半導体装
置の製造に適用できる。
【００１７】（２） 前記微粒子は、電荷がチャージさ
れていることが望ましい。たとえば、微粒子を上記
（１）レベルのサイズにすることで、微粒子は、放電
（グロー放電、アーク放電）や、供給管を流動する過程
での摩擦によって、電荷がチャージされる。
れていることが望ましい。たとえば、微粒子を上記
（１）レベルのサイズにすることで、微粒子は、放電
（グロー放電、アーク放電）や、供給管を流動する過程
での摩擦によって、電荷がチャージされる。
【００１８】このように原料種の微粒子に電荷がチャー
ジされることで、活性種として微粒子の極性と異なるイ
オンを用いれば、両者は結合する。その結果、原料種
は、活性種の運動エネルギーによって確実に基体に供給
される。
ジされることで、活性種として微粒子の極性と異なるイ
オンを用いれば、両者は結合する。その結果、原料種
は、活性種の運動エネルギーによって確実に基体に供給
される。
【００１９】（３） 前記原料種の微粒子は、前記活性
種を混合される前にガス化されることができる。この場
合にも、成膜が可能である。
種を混合される前にガス化されることができる。この場
合にも、成膜が可能である。
【００２０】（４） 前記活性種は、ラジカルまたはイ
オンである。活性種としてイオンを用いる場合には、前
記基体側をたとえばアース接続することで、活性種の運
動エネルギーを増加させることができる。
オンである。活性種としてイオンを用いる場合には、前
記基体側をたとえばアース接続することで、活性種の運
動エネルギーを増加させることができる。
【００２１】前記活性種は、前記セラミックスの原材料
の一部となる原料種のラジカルまたはイオン、不活性ガ
スを活性化させて得られるイオン、あるいは両者の混合
であってもよい。前記活性種としては、前記セラミック
スの原料種として用いる場合には、酸素または窒素のラ
ジカルまたはイオンである。前記活性種としては、前記
セラミックスの原料種として用いない場合には、アルゴ
ンまたはキセノンなど不活性ガスのイオンである。
の一部となる原料種のラジカルまたはイオン、不活性ガ
スを活性化させて得られるイオン、あるいは両者の混合
であってもよい。前記活性種としては、前記セラミック
スの原料種として用いる場合には、酸素または窒素のラ
ジカルまたはイオンである。前記活性種としては、前記
セラミックスの原料種として用いない場合には、アルゴ
ンまたはキセノンなど不活性ガスのイオンである。
【００２２】ラジカルあるいはイオンの発生方法として
は、公知の方法、たとえば、ＲＦ（高周波）、マイクロ
波、ＥＣＲ（電子サイクロトン共鳴）等を用いた活性種
生成方法を例示できる。また、活性種は、ラジカル、イ
オンの他にオゾンであってもよい。オゾンは、オゾナー
によって生成できる。
は、公知の方法、たとえば、ＲＦ（高周波）、マイクロ
波、ＥＣＲ（電子サイクロトン共鳴）等を用いた活性種
生成方法を例示できる。また、活性種は、ラジカル、イ
オンの他にオゾンであってもよい。オゾンは、オゾナー
によって生成できる。
【００２３】（５） 少なくとも前記活性種は、加速さ
れた状態で前記基体に供給されることが望ましい。この
ように活性種を加速することで、結果的に原料種の運動
エネルギーを制御でき、成膜速度の制御、膜のカバレッ
ジ性の改善、およびプロセス温度の低下をさらに達成で
きる。活性種を加速する手段としては、電界を印加する
方法、などを用いることができる。
れた状態で前記基体に供給されることが望ましい。この
ように活性種を加速することで、結果的に原料種の運動
エネルギーを制御でき、成膜速度の制御、膜のカバレッ
ジ性の改善、およびプロセス温度の低下をさらに達成で
きる。活性種を加速する手段としては、電界を印加する
方法、などを用いることができる。
【００２４】（６） 前記セラミックス膜は、前記基体
に対して部分的に形成することができる。すなわち、こ
の製造方法においては、セラミックス膜の形成領域が基
体に対して全面的でなく、部分的で微少な領域で行われ
る。この製造方法においては、以下の方法が好ましい。
すなわち、前記基体の表面に、成膜されるセラミックス
に対して親和性を有する膜形成部と、成膜されるセラミ
ックスに対して親和性を有しない非膜形成部とを形成
し、自己整合的に前記膜形成部にセラミックス膜を形成
する工程を含むことができる。
に対して部分的に形成することができる。すなわち、こ
の製造方法においては、セラミックス膜の形成領域が基
体に対して全面的でなく、部分的で微少な領域で行われ
る。この製造方法においては、以下の方法が好ましい。
すなわち、前記基体の表面に、成膜されるセラミックス
に対して親和性を有する膜形成部と、成膜されるセラミ
ックスに対して親和性を有しない非膜形成部とを形成
し、自己整合的に前記膜形成部にセラミックス膜を形成
する工程を含むことができる。
【００２５】（７） 前記セラミックス膜は、ＬＳＭＣ
Ｄ法またはミストＣＶＤ法によって形成されることが望
ましい。これらの方法は、上述の本発明の製造方法の特
徴を達成する上で適している。
Ｄ法またはミストＣＶＤ法によって形成されることが望
ましい。これらの方法は、上述の本発明の製造方法の特
徴を達成する上で適している。
【００２６】以上の本発明に係る好ましい態様は、以下
に述べる本発明の製造装置についても適用できる。
に述べる本発明の製造装置についても適用できる。
【００２７】（Ｂ）製造装置 本発明の製造装置は、セラミックスが形成される基体の
配置部と、前記基体を所定温度に加熱するための加熱部
と、少なくともセラミックスの原材料の一部となる原料
種を微粒子の状態で供給するための原料種供給部と、活
性種を供給するための活性種供給部と、前記原料種供給
部から供給された原料種と、前記活性種供給部から供給
された活性種と、を混合するための混合部と、を含み、
前記原料種および前記活性種を混合した後に前記基体に
供給して成膜が行われる。
配置部と、前記基体を所定温度に加熱するための加熱部
と、少なくともセラミックスの原材料の一部となる原料
種を微粒子の状態で供給するための原料種供給部と、活
性種を供給するための活性種供給部と、前記原料種供給
部から供給された原料種と、前記活性種供給部から供給
された活性種と、を混合するための混合部と、を含み、
前記原料種および前記活性種を混合した後に前記基体に
供給して成膜が行われる。
【００２８】前記原料種供給部は、原料貯蔵部と、原料
貯蔵部から供給された原料を微粒子にするミスト化部
と、を含むことができる。前記原料種供給部は、さらに
加熱部を有し、該加熱部によって、前記微粒子をガス化
させることができる。
貯蔵部から供給された原料を微粒子にするミスト化部
と、を含むことができる。前記原料種供給部は、さらに
加熱部を有し、該加熱部によって、前記微粒子をガス化
させることができる。
【００２９】さらに、前記基体の配置部は、前記加熱部
を構成することができる。
を構成することができる。
【００３０】（Ｃ）本発明に係る製造方法によって得ら
れたセラミックスは、各種の用途に利用される。以下
に、代表的な用途の装置を挙げる。
れたセラミックスは、各種の用途に利用される。以下
に、代表的な用途の装置を挙げる。
【００３１】（１）本発明の製造方法によって形成され
た誘電体膜を含むキャパシタを有する、半導体装置。こ
のような半導体装置としては、誘電体膜として本発明の
製造方法によって得られた高誘電率の常誘電体を用いた
ＤＲＡＭ、強誘電体を用いたメモリ（ＦｅＲＡＭ）装置
がある。
た誘電体膜を含むキャパシタを有する、半導体装置。こ
のような半導体装置としては、誘電体膜として本発明の
製造方法によって得られた高誘電率の常誘電体を用いた
ＤＲＡＭ、強誘電体を用いたメモリ（ＦｅＲＡＭ）装置
がある。
【００３２】（２）本発明の製造方法によって形成され
た誘電体膜を含む圧電素子。この圧電素子は、アクチュ
エータ、インクジェットプリンタのインク吐出ヘッドな
どに適用できる。
た誘電体膜を含む圧電素子。この圧電素子は、アクチュ
エータ、インクジェットプリンタのインク吐出ヘッドな
どに適用できる。
【００３３】
【発明の実施の形態】［第１の実施の形態］図１は、本
実施の形態に係るセラミックスの製造方法およびその製
造装置を模式的に示す図である。
実施の形態に係るセラミックスの製造方法およびその製
造装置を模式的に示す図である。
【００３４】セラミックスの製造装置１０００は、本実
施の形態においてはＬＳＭＣＤあるいはミストＣＶＤが
可能な装置を用いている。セラミックスの製造装置１０
００は、活性種供給部１００、原料種供給部２００、混
合部３００および基体の載置部（配置部）４０を有す
る。
施の形態においてはＬＳＭＣＤあるいはミストＣＶＤが
可能な装置を用いている。セラミックスの製造装置１０
００は、活性種供給部１００、原料種供給部２００、混
合部３００および基体の載置部（配置部）４０を有す
る。
【００３５】活性種供給部１００は、前述した各種の方
法によって、ラジカルあるいはイオンなどの活性種を形
成する。そして、活性種は、混合部３００に送られる。
法によって、ラジカルあるいはイオンなどの活性種を形
成する。そして、活性種は、混合部３００に送られる。
【００３６】活性種として、イオンを用いる場合には、
たとえばＡｒ+，Ｋｒ+，Ｘｅ+，Ｏ+，Ｏ2+，Ｎ+などを
用いることができる。この場合、載置部４０をアース接
続することで、これらの活性種の運動エネルギーを増加
させることができる。そして、ＳＢＴ，ＰＺＴなどの酸
化物を形成する場合には、活性種としてＯ+，Ｏ2+を、
窒化物を形成する場合には、活性種としてＮ+を用いる
か、あるいは不活性ガスのイオンと共用することで、結
晶中に酸素や窒素を効率よく供給でき、さらに結晶性の
よい強誘電体を得ることができる。
たとえばＡｒ+，Ｋｒ+，Ｘｅ+，Ｏ+，Ｏ2+，Ｎ+などを
用いることができる。この場合、載置部４０をアース接
続することで、これらの活性種の運動エネルギーを増加
させることができる。そして、ＳＢＴ，ＰＺＴなどの酸
化物を形成する場合には、活性種としてＯ+，Ｏ2+を、
窒化物を形成する場合には、活性種としてＮ+を用いる
か、あるいは不活性ガスのイオンと共用することで、結
晶中に酸素や窒素を効率よく供給でき、さらに結晶性の
よい強誘電体を得ることができる。
【００３７】原料種供給部２００は、有機金属，有機金
属錯体などのセラミックス材料が収容される原料タンク
２１０と、原料をミスト化するミスト化部２２０と、を
有する。ミスト化された原材料は、混合部３００に送ら
れる。
属錯体などのセラミックス材料が収容される原料タンク
２１０と、原料をミスト化するミスト化部２２０と、を
有する。ミスト化された原材料は、混合部３００に送ら
れる。
【００３８】原料種供給部２００は、ミストＣＶＤ法に
よって成膜する場合には、ミスト化部２２０と混合部３
００との間にミストをガス化させるための加熱部２３０
を配置することができる。この場合でも、ＬＳＭＣＤ法
とほぼ同様な膜質のセラミックス膜が形成できる。
よって成膜する場合には、ミスト化部２２０と混合部３
００との間にミストをガス化させるための加熱部２３０
を配置することができる。この場合でも、ＬＳＭＣＤ法
とほぼ同様な膜質のセラミックス膜が形成できる。
【００３９】混合部３００は、原料種供給部２００から
供給された原料種および活性種供給部１００から供給さ
れた活性種を混合できればよい。混合部３００の先端に
はメッシュ３２０が設けられている。
供給された原料種および活性種供給部１００から供給さ
れた活性種を混合できればよい。混合部３００の先端に
はメッシュ３２０が設けられている。
【００４０】載置部（配置部）４０は、基体１０を所定
温度に加熱するための加熱部を有する。さらに、載置部
４０は、アース接続されている。
温度に加熱するための加熱部を有する。さらに、載置部
４０は、アース接続されている。
【００４１】また、本実施の形態では、載置部４０をア
ース接続する代わりに、混合部３００と載置部４０との
間に電界を印加することで、混合部３００から載置部４
０に向かうイオン種（活性種および原料種）を加速させ
ることもできる。たとえば、載置部４０にバイアスをか
けることで、プラスおよびマイナスの電荷を有するイオ
ン種を加速できる。また、基体側がプラスまたはマイナ
スのいずれか一方になるように、電界を印加してもよ
い。この場合、基体側の極性は、活性種の極性と異なる
極性に設定される。このように、少なくとも活性種を電
界によって加速することで、原料種の微粒子を確実に基
体１０に供給できる。したがって、成膜速度の制御、結
晶化に必要なプロセス温度をさらに低くできる。
ース接続する代わりに、混合部３００と載置部４０との
間に電界を印加することで、混合部３００から載置部４
０に向かうイオン種（活性種および原料種）を加速させ
ることもできる。たとえば、載置部４０にバイアスをか
けることで、プラスおよびマイナスの電荷を有するイオ
ン種を加速できる。また、基体側がプラスまたはマイナ
スのいずれか一方になるように、電界を印加してもよ
い。この場合、基体側の極性は、活性種の極性と異なる
極性に設定される。このように、少なくとも活性種を電
界によって加速することで、原料種の微粒子を確実に基
体１０に供給できる。したがって、成膜速度の制御、結
晶化に必要なプロセス温度をさらに低くできる。
【００４２】このセラミックスの製造装置１０００によ
れば、以下の手順でセラミックス膜２０が形成される。
れば、以下の手順でセラミックス膜２０が形成される。
【００４３】まず、原料種供給部２００において、原料
タンク２１０からミスト化部２２０に供給された原料
は、たとえば超音波によって、好ましくは０．１μｍ以
下、より好ましくは０．０１μｍに分布のピークを有す
る径のミスト（原料種の微粒子）となる。ミストの径
は、超音波の周波数、投入パワーなどによって変えるこ
とができる。ミスト化部２２０で形成されたミストは、
混合部３００に送られる。そして、活性種供給部１００
から活性種が混合部３００に送られる。混合部３００に
おいて混合されたミストと活性種は、混合部３００から
基体１０に向けて供給され、基体１０上にセラミックス
膜２０が形成される。
タンク２１０からミスト化部２２０に供給された原料
は、たとえば超音波によって、好ましくは０．１μｍ以
下、より好ましくは０．０１μｍに分布のピークを有す
る径のミスト（原料種の微粒子）となる。ミストの径
は、超音波の周波数、投入パワーなどによって変えるこ
とができる。ミスト化部２２０で形成されたミストは、
混合部３００に送られる。そして、活性種供給部１００
から活性種が混合部３００に送られる。混合部３００に
おいて混合されたミストと活性種は、混合部３００から
基体１０に向けて供給され、基体１０上にセラミックス
膜２０が形成される。
【００４４】本実施の形態によれば、高い運動エネルギ
ーを持った活性種と、ミスト（原料種の微粒子）とを、
基体１０に接触させる前に混合部３００で混合すること
で、原料種の微粒子に運動エネルギーを与えた状態で、
これを基体１０に堆積させることができる。そのため、
前記原料種の微粒子が、０．０１μｍ以下の径を有する
場合でも、成膜速度を制御でき、ボトムあるいはサイド
のカバレッジが良好なセラミックス膜２０を形成でき
る。
ーを持った活性種と、ミスト（原料種の微粒子）とを、
基体１０に接触させる前に混合部３００で混合すること
で、原料種の微粒子に運動エネルギーを与えた状態で、
これを基体１０に堆積させることができる。そのため、
前記原料種の微粒子が、０．０１μｍ以下の径を有する
場合でも、成膜速度を制御でき、ボトムあるいはサイド
のカバレッジが良好なセラミックス膜２０を形成でき
る。
【００４５】また、活性種によって原料種の微粒子にエ
ネルギーを与えることにより、膜の原子のマイグレーシ
ョンエネルギーを高めることができる。その結果、活性
種を供給しない場合に比べて、低温のプロセス温度で、
たとえば結晶性などの膜質の優れたセラミックスを形成
できる。
ネルギーを与えることにより、膜の原子のマイグレーシ
ョンエネルギーを高めることができる。その結果、活性
種を供給しない場合に比べて、低温のプロセス温度で、
たとえば結晶性などの膜質の優れたセラミックスを形成
できる。
【００４６】さらに、本実施の形態で得られる膜は、Ｌ
ＳＭＣＤ法あるいはミストＣＶＤ法で形成され、微細か
つ均一な分布の空乏を有するので、原子がマイグレーシ
ョンしやすい。そのため、結晶化に必要なエネルギーを
少なくでき、この点からもプロセス温度の低下を達成で
きる。
ＳＭＣＤ法あるいはミストＣＶＤ法で形成され、微細か
つ均一な分布の空乏を有するので、原子がマイグレーシ
ョンしやすい。そのため、結晶化に必要なエネルギーを
少なくでき、この点からもプロセス温度の低下を達成で
きる。
【００４７】［第２の実施の形態］図２（Ａ）および
（Ｂ）は、本発明の成膜方法の変形例を示す。図２
（Ａ）は、基体１０の平面を示し、図２（Ｂ）は、図２
（Ａ）のＡ−Ａ線に沿った断面を示す。
（Ｂ）は、本発明の成膜方法の変形例を示す。図２
（Ａ）は、基体１０の平面を示し、図２（Ｂ）は、図２
（Ａ）のＡ−Ａ線に沿った断面を示す。
【００４８】本実施の形態においては、セラミックスを
基体１０上に部分的に成膜する例を示している。このよ
うにセラミックスを成膜する領域を部分的にすること
で、全面的にセラミックスを形成する場合に比べて加熱
を必要とする部分の容量が相対的に小さくなるため、加
熱処理に要するエネルギーを少なくすることができる。
その結果、加熱プロセスの温度を相対的に下げることが
できる。したがって、この実施の形態によれば、活性種
の供給によるプロセス温度の低下に加えて、さらにプロ
セス温度の低下を達成できる。
基体１０上に部分的に成膜する例を示している。このよ
うにセラミックスを成膜する領域を部分的にすること
で、全面的にセラミックスを形成する場合に比べて加熱
を必要とする部分の容量が相対的に小さくなるため、加
熱処理に要するエネルギーを少なくすることができる。
その結果、加熱プロセスの温度を相対的に下げることが
できる。したがって、この実施の形態によれば、活性種
の供給によるプロセス温度の低下に加えて、さらにプロ
セス温度の低下を達成できる。
【００４９】本実施の形態においては、基体１０は、基
体本体１２と、基体本体１２上に形成された、膜形成部
１４および非膜形成部１６とを有する。
体本体１２と、基体本体１２上に形成された、膜形成部
１４および非膜形成部１６とを有する。
【００５０】膜形成部１４は、基体１０上に形成される
セラミックスと化学的または物理的に親和性の高い材
料、たとえばセラミックスの原料種に対して濡れ性がよ
い材料で構成される。これに対し、非膜形成部１６は、
成膜されるセラミックスと化学的または物理的に親和性
が悪く、たとえばセラミックスの原料種に対して濡れ性
が小さい材料で形成される。このように基体１０の表面
を構成することにより、セラミックス膜を形成したい領
域に膜形成部１４を配置することにより、所定パターン
のセラミックス膜２０が形成される。
セラミックスと化学的または物理的に親和性の高い材
料、たとえばセラミックスの原料種に対して濡れ性がよ
い材料で構成される。これに対し、非膜形成部１６は、
成膜されるセラミックスと化学的または物理的に親和性
が悪く、たとえばセラミックスの原料種に対して濡れ性
が小さい材料で形成される。このように基体１０の表面
を構成することにより、セラミックス膜を形成したい領
域に膜形成部１４を配置することにより、所定パターン
のセラミックス膜２０が形成される。
【００５１】たとえば、セラミックス膜として強誘電体
膜を形成する場合には、膜形成部１４の材料として酸化
イリジウムを用い、非膜形成部１６の材料としてフッ素
系化合物を用いることができる。
膜を形成する場合には、膜形成部１４の材料として酸化
イリジウムを用い、非膜形成部１６の材料としてフッ素
系化合物を用いることができる。
【００５２】本実施の形態に係るセラミックスの製造方
法は、強誘電体をはじめとする各種セラミックスに適用
することができるが、特に層状ペロブスカイトに好適に
用いることができる。層状ペロブスカイトは、Ｃ軸に対
して直角方向において、酸素特にラジカル（原子状酸
素）が拡散しやすいため、結晶化のための加熱プロセス
においてセラミックス膜２０の側面からのラジカルのマ
イグレーションが容易となる。その結果、ペロブスカイ
トの酸素欠損が少なくなり、分極特性が向上し、ファテ
ーグ特性、インプリント特性などの劣化が抑制される。
法は、強誘電体をはじめとする各種セラミックスに適用
することができるが、特に層状ペロブスカイトに好適に
用いることができる。層状ペロブスカイトは、Ｃ軸に対
して直角方向において、酸素特にラジカル（原子状酸
素）が拡散しやすいため、結晶化のための加熱プロセス
においてセラミックス膜２０の側面からのラジカルのマ
イグレーションが容易となる。その結果、ペロブスカイ
トの酸素欠損が少なくなり、分極特性が向上し、ファテ
ーグ特性、インプリント特性などの劣化が抑制される。
【００５３】［第３の実施の形態］図３は、本発明に係
る製造方法によって得られた強誘電体を用いた半導体装
置（強誘電体メモリ装置５０００）の例を示す。
る製造方法によって得られた強誘電体を用いた半導体装
置（強誘電体メモリ装置５０００）の例を示す。
【００５４】強誘電体メモリ装置５０００は、ＣＭＯＳ
領域Ｒ１と、このＣＭＯＳ領域Ｒ１上に形成されたキャ
パシタ領域Ｒ２と、を有する。ＣＭＯＳ領域Ｒ１は、公
知の構成を有する。すなわち、ＣＭＯＳ領域Ｒ１は、半
導体基板１と、この半導体基板１に形成された素子分離
領域２およびＭＯＳトランジスタ３と、層間絶縁層４と
を有する。キャパシタ領域Ｒ２は、下部電極５、強誘電
体膜６および上部電極７から構成されるキャパシタＣ１
００と、下部電極５と接続された配線層８ａと、上部電
極７と接続された配線層８ｂと、絶縁層９とを、有す
る。そして、ＭＯＳトランジスタ３の不純物拡散層３ａ
と、キャパシタＣ１００を構成する下部電極５とは、ポ
リシリコンまたはタングステンプラグからなるコンタク
ト層１１によって接続されている。
領域Ｒ１と、このＣＭＯＳ領域Ｒ１上に形成されたキャ
パシタ領域Ｒ２と、を有する。ＣＭＯＳ領域Ｒ１は、公
知の構成を有する。すなわち、ＣＭＯＳ領域Ｒ１は、半
導体基板１と、この半導体基板１に形成された素子分離
領域２およびＭＯＳトランジスタ３と、層間絶縁層４と
を有する。キャパシタ領域Ｒ２は、下部電極５、強誘電
体膜６および上部電極７から構成されるキャパシタＣ１
００と、下部電極５と接続された配線層８ａと、上部電
極７と接続された配線層８ｂと、絶縁層９とを、有す
る。そして、ＭＯＳトランジスタ３の不純物拡散層３ａ
と、キャパシタＣ１００を構成する下部電極５とは、ポ
リシリコンまたはタングステンプラグからなるコンタク
ト層１１によって接続されている。
【００５５】本実施の形態に係る強誘電体メモリ装置５
０００においては、キャパシタＣ１００を構成する強誘
電体（ＰＺＴ、ＳＢＴ）膜６は、通常の強誘電体より低
い温度、たとえばＰＺＴの場合には５００℃以下、ＳＢ
Ｔの場合には６００℃以下の温度で形成できる。なお、
ファテーグ特性、インプリント特性、リテンション特性
が通常の強誘電体と同等であって、残留分極が、ＰＺＴ
の場合に１０μＣ／ｃｍ2程度、ＳＢＴの場合に５μＣ
／ｃｍ2程度となるようにすると、本発明によれば結晶
化温度を４５０℃以下にすることも可能である。
０００においては、キャパシタＣ１００を構成する強誘
電体（ＰＺＴ、ＳＢＴ）膜６は、通常の強誘電体より低
い温度、たとえばＰＺＴの場合には５００℃以下、ＳＢ
Ｔの場合には６００℃以下の温度で形成できる。なお、
ファテーグ特性、インプリント特性、リテンション特性
が通常の強誘電体と同等であって、残留分極が、ＰＺＴ
の場合に１０μＣ／ｃｍ2程度、ＳＢＴの場合に５μＣ
／ｃｍ2程度となるようにすると、本発明によれば結晶
化温度を４５０℃以下にすることも可能である。
【００５６】したがって、本実施の形態では、強誘電体
膜６の形成時に、ＣＭＯＳ領域Ｒ１に対して熱によるダ
メージの発生を抑制できるので、キャパシタＣ１００
は、高集積度の強誘電体メモリ装置に適用できる。ま
た、強誘電体（ＰＺＴ、ＳＢＴ）膜６は、通常の強誘電
体より低い温度で形成できることから、ＣＭＯＳ領域Ｒ
１の配線層（図示せず）およびキャパシタＣ１００を構
成する電極部５，７の材料としてイリジウムや白金など
の高価な材料を用いなくとも、配線層あるいは電極部の
劣化がない。そのため、これらの配線層および電極部の
材料として、安価なアルミニウム合金を用いることがで
き、コストの低減を図ることができる。
膜６の形成時に、ＣＭＯＳ領域Ｒ１に対して熱によるダ
メージの発生を抑制できるので、キャパシタＣ１００
は、高集積度の強誘電体メモリ装置に適用できる。ま
た、強誘電体（ＰＺＴ、ＳＢＴ）膜６は、通常の強誘電
体より低い温度で形成できることから、ＣＭＯＳ領域Ｒ
１の配線層（図示せず）およびキャパシタＣ１００を構
成する電極部５，７の材料としてイリジウムや白金など
の高価な材料を用いなくとも、配線層あるいは電極部の
劣化がない。そのため、これらの配線層および電極部の
材料として、安価なアルミニウム合金を用いることがで
き、コストの低減を図ることができる。
【００５７】さらに、ＣＭＯＳなどの半導体装置におい
ては、強誘電体（ＰＺＴ、ＳＢＴ）による汚染を防ぐた
めに、通常、半導体プロセスとキャパシタプロセスとを
隔離することが行われている。しかし、本発明の製造方
法によれば、強誘電体のプロセス温度を低くできるの
で、通常の半導体プロセスの最終工程である多層配線工
程後に、連続してキャパシタの形成ができる。そのた
め、隔離するプロセスを少なくでき、プロセスの簡易化
を図ることができる。さらに、本発明の製造方法によれ
ば、半導体プロセスとキャパシタプロセスとの隔離を必
要としないので、ロジック、アナログなどが混載された
半導体装置の製造に有利である。
ては、強誘電体（ＰＺＴ、ＳＢＴ）による汚染を防ぐた
めに、通常、半導体プロセスとキャパシタプロセスとを
隔離することが行われている。しかし、本発明の製造方
法によれば、強誘電体のプロセス温度を低くできるの
で、通常の半導体プロセスの最終工程である多層配線工
程後に、連続してキャパシタの形成ができる。そのた
め、隔離するプロセスを少なくでき、プロセスの簡易化
を図ることができる。さらに、本発明の製造方法によれ
ば、半導体プロセスとキャパシタプロセスとの隔離を必
要としないので、ロジック、アナログなどが混載された
半導体装置の製造に有利である。
【００５８】本発明の製造方法によって形成される誘電
体は、上記強誘電体メモリ装置に限定されず、各種半導
体装置、たとえばＤＲＡＭではＢＳＴのような高誘電率
の常誘電体を用いることにより、キャパシタの大容量化
が図れる。
体は、上記強誘電体メモリ装置に限定されず、各種半導
体装置、たとえばＤＲＡＭではＢＳＴのような高誘電率
の常誘電体を用いることにより、キャパシタの大容量化
が図れる。
【００５９】また、本発明の製造方法によって形成され
る強誘電体は、他の用途、たとえば、アクチュエータに
用いる圧電素子の圧電体、インクジェットプリンタのイ
ンク吐出ヘッドなどに適用できる。
る強誘電体は、他の用途、たとえば、アクチュエータに
用いる圧電素子の圧電体、インクジェットプリンタのイ
ンク吐出ヘッドなどに適用できる。
【００６０】さらに、本発明の製造方法によって形成さ
れる窒化物（窒化シリコン、窒化チタン）は、たとえ
ば、半導体装置のパッシベーション膜、ローカルインタ
ーコネクト膜などに適用できる。
れる窒化物（窒化シリコン、窒化チタン）は、たとえ
ば、半導体装置のパッシベーション膜、ローカルインタ
ーコネクト膜などに適用できる。
【図１】本発明の製造方法および製造装置に係る第１の
実施の形態を模式的に示す図である。
実施の形態を模式的に示す図である。
【図２】本発明の製造方法および製造装置に係る第２の
の実施の形態を模式的に示し、（Ａ）は基体の平面図、
（Ｂ）は（Ａ）のＡ−Ａ線に沿った断面図である。
の実施の形態を模式的に示し、（Ａ）は基体の平面図、
（Ｂ）は（Ａ）のＡ−Ａ線に沿った断面図である。
【図３】本発明のに係る第３の実施の形態の半導体装置
（強誘電体メモリ装置）を模式的に示す断面図である。
（強誘電体メモリ装置）を模式的に示す断面図である。
１０ 基体 １２ 基体本体 １４ 膜形成部 １６ 非膜形成部 ２０ セラミックス膜 １００ 活性種供給部 ２００ 原料種供給部 １０００ セラミックスの製造装置 ５０００ 強誘電体メモリ装置 １ 半導体基板 ３ ＭＯＳトランジスタ ５ 下部電極 ６ 強誘電体膜 ７ 上部電極 Ｃ１００ キャパシタ Ｒ１ ＣＭＯＳ領域 Ｒ２ キャパシタ領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 41/09 Ｈ０１Ｌ 41/18 １０１Ｚ 41/18 41/22 Ａ 41/24
Claims (33)
- 【請求項１】 少なくともセラミックスの原材料の一部
となる原料種の微粒子と、活性種と、を混合した後に基
体に供給して、該基体上にセラミックス膜を形成する工
程を含む、セラミックスの製造方法。 - 【請求項２】 請求項１において、 前記微粒子は、径が０．１μｍ以下である、セラミック
スの製造方法。 - 【請求項３】 請求項１において、 前記微粒子は、径が０．０１μｍ以下である、セラミッ
クスの製造方法。 - 【請求項４】 請求項１〜３のいずれかにおいて、 前記微粒子は、電荷がチャージされている、セラミック
スの製造方法。 - 【請求項５】 請求項１〜４のいずれかにおいて、 前記原料種の微粒子は、前記活性種と混合される前にガ
ス化される、セラミックスの製造方法。 - 【請求項６】 請求項１〜５のいずれかにおいて、 前記活性種は、ラジカルまたはイオンである、セラミッ
クスの製造方法。 - 【請求項７】 請求項６において、 前記活性種は、前記セラミックスの原材料の一部となる
原料種のラジカルまたはイオンである、セラミックスの
製造方法。 - 【請求項８】 請求項６において、 前記活性種は、酸素または窒素のラジカルまたはイオン
である、セラミックスの製造方法。 - 【請求項９】 請求項６において、 前記活性種は、不活性ガスを活性化させて得られるイオ
ンである、セラミックスの製造方法。 - 【請求項１０】 請求項９において、 前記不活性ガスは、アルゴンまたはキセノンのイオンで
ある、セラミックスの製造方法。 - 【請求項１１】 請求項１〜１０のいずれかにおいて、 少なくとも前記活性種は、加速された状態で前記基体に
供給される、セラミックスの製造方法。 - 【請求項１２】 請求項１〜１１のいずれかにおいて、 前記セラミックス膜は、前記基体に対して部分的に形成
される、セラミックスの製造方法。 - 【請求項１３】 請求項１２において、 前記基体の表面に、成膜されるセラミックスに対して親
和性を有する膜形成部と、成膜されるセラミックスに対
して親和性を有しない非膜形成部とを形成し、自己整合
的に前記膜形成部にセラミックス膜を形成する工程を含
む、セラミックスの製造方法。 - 【請求項１４】 請求項１〜１３のいずれかにおいて、 前記セラミックス膜は、ＬＳＭＣＤ法またはミストＣＶ
Ｄ法によって形成される、セラミックスの製造方法。 - 【請求項１５】 請求項１〜１４のいずれかにおいて、 前記セラミックス膜は、誘電体からなる、セラミックス
の製造方法。 - 【請求項１６】 請求項１５において、 前記誘電体は、６００℃以下の温度で形成される、セラ
ミックスの製造方法。 - 【請求項１７】 請求項１５において、 前記誘電体は、４５０℃以下の温度で形成される、セラ
ミックスの製造方法。 - 【請求項１８】 セラミックスが形成される基体の配置
部と、 前記基体を所定温度に加熱するための加熱部と、 少なくともセラミックスの原材料の一部となる原料種を
微粒子の状態で供給するための原料種供給部と、 活性種を供給するための活性種供給部と、 前記原料種供給部から供給された原料種と、前記活性種
供給部から供給された活性種と、を混合するための混合
部と、を含み、 前記原料種および前記活性種を混合した後に前記基体に
供給して成膜が行われる、セラミックスの製造装置。 - 【請求項１９】 請求項１８において、 前記成膜は、ＬＳＭＣＤ法またはミストＣＶＤ法によっ
て行われる、セラミックスの製造装置。 - 【請求項２０】 請求項１８または１９において、 前記原料種供給部によって、前記微粒子は、径が０．１
μｍ以下にされる、セラミックスの製造装置。 - 【請求項２１】 請求項１８または１９において、 前記原料種供給部によって、前記微粒子は、径が０．０
１μｍ以下にされる、セラミックスの製造装置。 - 【請求項２２】 請求項１８〜２１のいずれかにおい
て、 前記微粒子は、電荷がチャージされている、セラミック
スの製造装置。 - 【請求項２３】 請求項１８〜２２のいずれかにおい
て、 前記原料種供給部は、原料貯蔵部と、原料貯蔵部から供
給された原料を微粒子にするミスト化部と、を含む、セ
ラミックスの製造装置。 - 【請求項２４】 請求項２３において、 前記原料種供給部は、さらに加熱部を有し、該加熱部に
よって、前記微粒子をガス化させる、セラミックスの製
造装置。 - 【請求項２５】 請求項１８〜２４のいずれかにおい
て、 前記活性種供給部は、ラジカルまたはイオンからなる活
性種を供給する、セラミックスの製造装置。 - 【請求項２６】 請求項２５において、 前記活性種は、前記セラミックスの原材料の一部となる
原料種のラジカルまたはイオンである、セラミックスの
製造装置。 - 【請求項２７】 請求項２５において、 前記活性種は、酸素または窒素のラジカルまたはイオン
である、セラミックスの製造装置。 - 【請求項２８】 請求項２５において、 前記活性種は、不活性ガスを活性化させて得られるイオ
ンである、セラミックスの製造装置。 - 【請求項２９】 請求項２８において、 前記不活性ガスは、アルゴンまたはキセノンのイオンで
ある、セラミックスの製造装置。 - 【請求項３０】 請求項１８〜２９のいずれかにおい
て、 少なくとも前記活性種は、加速された状態で前記基体に
供給される、セラミックスの製造装置。 - 【請求項３１】 請求項１〜１７に記載の製造方法によ
って形成された誘電体膜を含むキャパシタを有する、半
導体装置。 - 【請求項３２】 請求項３１において、 ＣＭＯＳ領域と、強誘電体を含むキャパシタを有するキ
ャパシタ領域と、を含む、強誘電体メモリ装置。 - 【請求項３３】 請求項１〜１７に記載の製造方法によ
って形成された誘電体膜を含む圧電素子。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000091604A JP3596416B2 (ja) | 2000-03-29 | 2000-03-29 | セラミックスの製造方法およびその製造装置 |
| US09/819,688 US7018676B2 (en) | 2000-03-29 | 2001-03-29 | Method and device for manufacturing ceramics, semiconductor device and piezoelectric device |
| KR10-2001-7015258A KR100476495B1 (ko) | 2000-03-29 | 2001-03-29 | 세라믹의 제조 방법 및 그 제조 장치와, 반도체 장치 및 압전 소자 |
| EP01917597A EP1205576B1 (en) | 2000-03-29 | 2001-03-29 | Method for producing ceramic |
| PCT/JP2001/002632 WO2001083846A1 (fr) | 2000-03-29 | 2001-03-29 | Procede de production de ceramique et appareil pour sa production, dispositif a semi-conducteur et dispositif piezo-electrique |
| DE2001630858 DE60130858T2 (de) | 2000-03-29 | 2001-03-29 | Verfahren zur herstellung von keramik |
| CNB018006930A CN1185365C (zh) | 2000-03-29 | 2001-03-29 | 陶瓷的制造方法及其制造设备以及半导体器件和压电元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000091604A JP3596416B2 (ja) | 2000-03-29 | 2000-03-29 | セラミックスの製造方法およびその製造装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001279444A true JP2001279444A (ja) | 2001-10-10 |
| JP3596416B2 JP3596416B2 (ja) | 2004-12-02 |
| JP2001279444A5 JP2001279444A5 (ja) | 2005-02-24 |
Family
ID=18607051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000091604A Expired - Fee Related JP3596416B2 (ja) | 2000-03-29 | 2000-03-29 | セラミックスの製造方法およびその製造装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7018676B2 (ja) |
| EP (1) | EP1205576B1 (ja) |
| JP (1) | JP3596416B2 (ja) |
| KR (1) | KR100476495B1 (ja) |
| CN (1) | CN1185365C (ja) |
| DE (1) | DE60130858T2 (ja) |
| WO (1) | WO2001083846A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007001218A (ja) * | 2005-06-27 | 2007-01-11 | Seiko Epson Corp | 液体噴射ヘッド及びその製造方法並びに液体噴射装置 |
| JP2011189586A (ja) * | 2010-03-12 | 2011-09-29 | Seiko Epson Corp | 液体噴射ヘッド及び液体噴射装置 |
| JP2014177124A (ja) * | 2014-04-08 | 2014-09-25 | Seiko Epson Corp | 圧電素子及び超音波デバイス |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1022269C2 (nl) * | 2002-12-24 | 2004-06-25 | Otb Group Bv | Werkwijze voor het vervaardigen van een organic electroluminescent display device, substraat ten gebruike bij een dergelijke werkwijze, alsmede een organic electroluminescent display device verkregen met de werkwijze. |
| US8222061B2 (en) * | 2007-03-30 | 2012-07-17 | The Penn State Research Foundation | Mist fabrication of quantum dot devices |
| WO2014196394A1 (ja) * | 2013-06-04 | 2014-12-11 | 新日鐵住金株式会社 | エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2112571B (en) * | 1981-07-27 | 1985-06-12 | Sony Corp | Method of manufacturing a pyroelectric unit |
| US5456945A (en) * | 1988-12-27 | 1995-10-10 | Symetrix Corporation | Method and apparatus for material deposition |
| JPH02179880A (ja) * | 1988-12-29 | 1990-07-12 | Toyo Sanso Kk | 酸化物セラミック系超電導薄膜の製造方法 |
| JPH02200782A (ja) | 1989-01-31 | 1990-08-09 | Matsushita Electric Ind Co Ltd | チタン酸鉛薄膜の形成方法 |
| JP2914992B2 (ja) * | 1989-03-31 | 1999-07-05 | キヤノン株式会社 | 堆積膜形成方法 |
| JPH0353068A (ja) * | 1989-07-20 | 1991-03-07 | Matsushita Electric Ind Co Ltd | レーザｃｖｄによる膜の描画方法 |
| US5066512A (en) * | 1989-12-08 | 1991-11-19 | International Business Machines Corporation | Electrostatic deposition of lcd color filters |
| JPH0435033A (ja) * | 1990-05-31 | 1992-02-05 | Matsushita Electric Ind Co Ltd | 薄膜強誘電体の製造方法 |
| US6110531A (en) * | 1991-02-25 | 2000-08-29 | Symetrix Corporation | Method and apparatus for preparing integrated circuit thin films by chemical vapor deposition |
| US5962085A (en) | 1991-02-25 | 1999-10-05 | Symetrix Corporation | Misted precursor deposition apparatus and method with improved mist and mist flow |
| JP2860505B2 (ja) | 1991-02-25 | 1999-02-24 | シメトリックス コーポレーション | 材料蒸着装置 |
| JPH0578103A (ja) | 1991-04-30 | 1993-03-30 | Ricoh Co Ltd | 厚膜無機酸化物 |
| WO1993016811A1 (en) | 1992-02-21 | 1993-09-02 | Radiant Technologies, Inc. | Method for depositing a thin film on a semiconductor circuit |
| JP3445632B2 (ja) * | 1993-02-26 | 2003-09-08 | 科学技術振興事業団 | 薄膜の製造方法とその装置 |
| US5563762A (en) * | 1994-11-28 | 1996-10-08 | Northern Telecom Limited | Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit |
| FR2729400B1 (fr) | 1995-01-18 | 1997-04-04 | Univ Paris Curie | Procede et dispositif pour deposer une couche mince d'oxyde metallique, materiau ainsi obtenu, et element de pile a combustible incluant ce materiau |
| US5540959A (en) * | 1995-02-21 | 1996-07-30 | Howard J. Greenwald | Process for preparing a coated substrate |
| JP3133922B2 (ja) * | 1995-06-09 | 2001-02-13 | シャープ株式会社 | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 |
| JPH0964307A (ja) | 1995-08-29 | 1997-03-07 | Hitachi Ltd | 酸化物薄膜の熱処理方法 |
| JP3188179B2 (ja) | 1995-09-26 | 2001-07-16 | シャープ株式会社 | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 |
| JP2907111B2 (ja) * | 1996-04-22 | 1999-06-21 | 日本電気株式会社 | 気相成長方法及びその装置 |
| US5997642A (en) | 1996-05-21 | 1999-12-07 | Symetrix Corporation | Method and apparatus for misted deposition of integrated circuit quality thin films |
| EP0909800B1 (en) * | 1996-06-19 | 2004-09-01 | Daikin Industries, Limited | Coating composition and coating film |
| EP0828012B1 (en) | 1996-09-09 | 2001-12-19 | Ebara Corporation | Method for vaporizing liquid feed and vaporizer therefor |
| JP3392299B2 (ja) * | 1996-09-18 | 2003-03-31 | 株式会社フジクラ | Ｃｖｄ用原料溶液気化装置 |
| US6146905A (en) * | 1996-12-12 | 2000-11-14 | Nortell Networks Limited | Ferroelectric dielectric for integrated circuit applications at microwave frequencies |
| US5932904A (en) * | 1997-03-07 | 1999-08-03 | Sharp Laboratories Of America, Inc. | Two transistor ferroelectric memory cell |
| US6120846A (en) * | 1997-12-23 | 2000-09-19 | Advanced Technology Materials, Inc. | Method for the selective deposition of bismuth based ferroelectric thin films by chemical vapor deposition |
| US6349668B1 (en) * | 1998-04-27 | 2002-02-26 | Msp Corporation | Method and apparatus for thin film deposition on large area substrates |
-
2000
- 2000-03-29 JP JP2000091604A patent/JP3596416B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-29 EP EP01917597A patent/EP1205576B1/en not_active Expired - Lifetime
- 2001-03-29 US US09/819,688 patent/US7018676B2/en not_active Expired - Lifetime
- 2001-03-29 DE DE2001630858 patent/DE60130858T2/de not_active Expired - Lifetime
- 2001-03-29 WO PCT/JP2001/002632 patent/WO2001083846A1/ja active IP Right Grant
- 2001-03-29 CN CNB018006930A patent/CN1185365C/zh not_active Expired - Fee Related
- 2001-03-29 KR KR10-2001-7015258A patent/KR100476495B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007001218A (ja) * | 2005-06-27 | 2007-01-11 | Seiko Epson Corp | 液体噴射ヘッド及びその製造方法並びに液体噴射装置 |
| JP4743393B2 (ja) * | 2005-06-27 | 2011-08-10 | セイコーエプソン株式会社 | 液体噴射ヘッド及び液体噴射装置 |
| JP2011189586A (ja) * | 2010-03-12 | 2011-09-29 | Seiko Epson Corp | 液体噴射ヘッド及び液体噴射装置 |
| JP2014177124A (ja) * | 2014-04-08 | 2014-09-25 | Seiko Epson Corp | 圧電素子及び超音波デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1205576A4 (en) | 2003-08-20 |
| DE60130858D1 (de) | 2007-11-22 |
| US20020055201A1 (en) | 2002-05-09 |
| CN1365399A (zh) | 2002-08-21 |
| KR20020040668A (ko) | 2002-05-30 |
| CN1185365C (zh) | 2005-01-19 |
| KR100476495B1 (ko) | 2005-03-17 |
| US7018676B2 (en) | 2006-03-28 |
| JP3596416B2 (ja) | 2004-12-02 |
| EP1205576A1 (en) | 2002-05-15 |
| DE60130858T2 (de) | 2008-07-17 |
| EP1205576B1 (en) | 2007-10-10 |
| WO2001083846A1 (fr) | 2001-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7585683B2 (en) | Methods of fabricating ferroelectric devices | |
| US6992022B2 (en) | Fabrication method for semiconductor integrated devices | |
| US8062950B2 (en) | Method of manufacturing semiconductor device with lower capacitor electrode that includes islands of conductive oxide films arranged on a noble metal film | |
| US6770525B2 (en) | Method of fabricating capacitors for semiconductor devices | |
| US6376299B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US6486022B2 (en) | Method of fabricating capacitors | |
| US6656788B2 (en) | Method for manufacturing a capacitor for semiconductor devices | |
| JP3596416B2 (ja) | セラミックスの製造方法およびその製造装置 | |
| US7811834B2 (en) | Methods of forming a ferroelectric layer and methods of manufacturing a ferroelectric capacitor including the same | |
| US6403441B1 (en) | Method for fabricating storage capacitor using high dielectric constant material | |
| US6790741B1 (en) | Process for producing a semiconductor device | |
| JP3664033B2 (ja) | セラミックスの製造方法およびその製造装置 | |
| JP2007081410A (ja) | 強誘電体膜及び強誘電体キャパシタ形成方法及び強誘電体キャパシタ | |
| JP2001036042A (ja) | 誘電体素子とその製造方法及び半導体装置 | |
| US20030138977A1 (en) | Method for producing a ferroelectric layer | |
| JP2005045271A (ja) | 強誘電膜の形成方法および強誘電膜の形成装置 | |
| JP3944487B2 (ja) | 半導体装置の製造装置 | |
| JP4557144B2 (ja) | セラミックスの製造方法 | |
| KR100353809B1 (ko) | 강유전체 캐패시터의 제조 방법 | |
| KR100578211B1 (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 | |
| JP2003324100A (ja) | 強誘電体膜の形成方法 | |
| KR20020002643A (ko) | 이리듐 또는 루테늄 전극의 표면 안정화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040324 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040830 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |