JP3664033B2 - セラミックスの製造方法およびその製造装置 - Google Patents

セラミックスの製造方法およびその製造装置 Download PDF

Info

Publication number
JP3664033B2
JP3664033B2 JP2000091603A JP2000091603A JP3664033B2 JP 3664033 B2 JP3664033 B2 JP 3664033B2 JP 2000091603 A JP2000091603 A JP 2000091603A JP 2000091603 A JP2000091603 A JP 2000091603A JP 3664033 B2 JP3664033 B2 JP 3664033B2
Authority
JP
Japan
Prior art keywords
ceramic
film
ceramics
active species
ceramic film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000091603A
Other languages
English (en)
Other versions
JP2001279443A5 (ja
JP2001279443A (ja
Inventor
栄治 名取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000091603A priority Critical patent/JP3664033B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to EP01917596A priority patent/EP1205575A4/en
Priority to KR10-2001-7015256A priority patent/KR100449774B1/ko
Priority to PCT/JP2001/002631 priority patent/WO2001073161A1/ja
Priority to US09/819,687 priority patent/US20020031846A1/en
Priority to CNB018007066A priority patent/CN1302151C/zh
Publication of JP2001279443A publication Critical patent/JP2001279443A/ja
Publication of JP2001279443A5 publication Critical patent/JP2001279443A5/ja
Application granted granted Critical
Publication of JP3664033B2 publication Critical patent/JP3664033B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/483—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using coherent light, UV to IR, e.g. lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、酸化膜、窒化膜および強誘電体膜などのセラミックスの製造方法およびその製造装置に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
強誘電体材料であるＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）やＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）などを形成する場合には、高いプロセス温度を必要とする。たとえば、通常、ＰＺＴの成膜においては６００〜７００℃、ＳＢＴの成膜においては６５０〜８００℃の温度を必要とする。これらの強誘電体の特性は、その結晶性に依存し、結晶性が高いほど一般的に優れた特性を有する。
【０００３】
強誘電体膜を含むキャパシタ（強誘電体キャパシタ）を備えた半導体装置、たとえば強誘電体メモリ装置においては、強誘電体の結晶性が各特性、たとえば残留分極特性、抗電界特性、ファティーグ特性およびインプリント特性などに顕著に影響を与える。そして、結晶性のよい強誘電体を得るためには、強誘電体が多元系でかつ複雑な構造を有するペロブスカイト結晶構造を有するため、原子が高いマイグレーションエネルギーを必要とする。その結果、強誘電体の結晶化には、高いプロセス温度を必要とする。
【０００４】
しかしながら、強誘電体膜のプロセス温度が高いと、強誘電体メモリ装置にダメージを与えやすい。すなわち、強誘電体は結晶化のために酸素雰囲気での高温処理が必要となる。その高温処理の際に、ポリシリコンや電極材料が酸化し絶縁層が形成されると、この絶縁層によって強誘電体キャパシタの特性が劣化し、さらに、熱により半導体側のトランジスタ特性が劣化する。また、ＰＺＴあるいはＳＢＴの構成元素であるＰｂ，Ｂｉは拡散しやすく、これらの元素が半導体デバイス側に拡散することにより、その劣化を招く。これらの劣化は、強誘電体膜のプロセス温度が高いほど顕著であり、かつ高集積化された半導体装置（たとえば１Ｍビット以上の集積度の半導体装置）であるほど顕著となる。
【０００５】
そのため、現状では、強誘電体キャパシタは、強誘電体膜のプロセス温度が高くても比較的影響の少ない集積度（たとえば１〜２５６ｋビット）の半導体装置に適用している。しかし、現在、ＤＲＡＭ，フラッシュメモリ等では、すでに１６ＭビットからＧビットの集積度が要求され、そのため、強誘電体メモリ装置の適用分野が限定されている。一方、強誘電体のプロセス温度を低くして、上述したような高温の酸素雰囲気によるデバイスの劣化を防止すると、強誘電体膜の結晶性が低下する。その結果、強誘電体キャパシタの残留分極特性が低下し、ファティーグ特定、インプリント特性ならびにリテンション特性なども低下する。
【０００６】
本発明の目的は、プロセス温度を低下させながら、結晶性などの特性が高いセラミックスを得ることができる製造方法、およびセラミックスの製造装置を提供することにある。
【０００７】
本発明の他の目的は、本発明の方法によって得られたセラミックスを用いた半導体装置ならびに圧電素子を提供することにある。
【０００８】
【課題を解決するための手段】
（Ａ）第１の製造方法
第１の製造方法は、少なくともセラミックスの原材料の一部となる物質の活性種と、電磁波とを、所定領域に供給しながら、セラミックス膜を形成する工程を含む。
【０００９】
この製造方法によれば、前記活性種と前記電磁波とを膜に照射することにより、膜のマイグレーションエネルギーを相乗的に高めることができ、優れた膜質のセラミックスを形成することができる。さらに、所定領域に電磁波を供給することにより、活性種のマイグレーションエネルギーの増大だけではなく、活性種の密度を増加することができる。その結果、活性種および電磁波を供給しない場合に比べて、低温のプロセス温度でセラミックスを形成できる。たとえば、強誘電体の形成においては、好ましくは６００℃より低い温度、より好ましくは４５０℃以下のプロセス温度を適用できる。
【００１０】
以上の作用効果は、以下に述べる製造方法でも同様である。
【００１１】
第１の製造方法においては、さらに、以下の態様がある。
【００１２】
（１）少なくともセラミックスの原材料の一部となる物質の活性種と、電磁波と、さらにセラミックスの原材料の他の反応種を所定領域に供給することができる。この製造方法では、セラミックスの成膜と同時にその結晶化を行うことができる。
【００１３】
この製造方法では、図１に示すように、基体１０上にセラミックス膜２０を形成するために、膜の形成領域に、活性種１００Ａと、他の反応種３００Ａと、電磁波２００Ａとが供給される。そして、反応種３００Ａと活性種１００Ａとが反応することにより、セラミックス膜２０が形成される。この際、電磁波２００Ａと活性種１００Ａは、反応種３００Ａと活性種１００Ａとの反応を活性化し、さらに膜中の原子のマイグレーションエナジーを高める効果を有する。そして、活性種１００Ａ、電磁波２００Ａおよび反応種３００Ａは、得ようとするセラミックスの組成、結晶構造、セラミックス材料の使用目的、などによって選択される。
【００１４】
活性種１００Ａは、活性種供給部１００によって生成され、反応種３００Ａは反応種供給部３００を介して供給され、さらに電磁波２００Ａは電磁波発生部２００によって供給される。
【００１５】
（２）前記所定領域にセラミックスの原材料の一部となる物質からなる膜を形成することができる。この製造方法では、上記（１）の製造方法と同様に、セラミックスの成膜と同時にその結晶化を行うことができる。しかし、この製造方法では、セラミックスの原材料の一部の物質が成膜されている点で、上記（１）の製造方法と異なる。
【００１６】
この製造方法では、図２に示すように、基体１０上にセラミックスの原材料の一部となる物質からなる膜２０ａが形成されている。そして、所定領域に活性種供給部１００によって活性種１００Ａを、電磁波発生部２００によって電磁波２００Ａを供給することにより、膜２０ａと活性種１００Ａとを反応させてセラミックス膜を形成する。この際、電磁波２００Ａと活性種１００Ａは、膜２０ａと活性種１００Ａとの反応を活性化し、さらに膜中の原子のマイグレーションエナジーを高める効果を有する。
【００１７】
（３）本発明に係る製造方法は、活性種と電磁波とを、第１のセラミックス膜に供給して、前記第１のセラミックスと結晶構造の異なる第２のセラミックス膜を形成する工程を含むことができる。この製造方法によれば、あらかじめ形成されたセラミックス膜の結晶化が行われる。
【００１８】
この製造方法においては、図２に示すように、基体１０上の第１のセラミックス膜２０ｃに、活性種供給部１００によって活性種１００Ａを、電磁波発生部２００によって電磁波２００Ａを供給することにより、第１のセラミックス膜２０ｃでの原子のマイグレーションエネルギーが高まり、結晶性の高い第２のセラミックス膜を形成することができる。
【００１９】
前記第１のセラミックスは、アモルファス状態あるいは結晶性の低いセラミックスであることが好ましい。このような第１のセラミックス膜は、活性種１００Ａおよび電磁波２００Ａの照射により、膜での原子のマイグレーションエネルギーが大きくなり、高い結晶性を有する第２のセラミックスとなる。
【００２０】
以上述べた第１の製造方法での作用効果は、本発明に係る他の製造方法においても同様である。
【００２１】
第１の製造方法においては、第２のセラミックス膜は、厚さが５〜３０ｎｍであることが望ましい。膜の厚さがこの範囲であることにより、前記電磁波および前記活性種による原子のマイグレーションエネルギーの増大効果が膜全体において得られる。膜の厚さが５ｎｍより小さいと、膜の組成にばらつきを生じやすい。また、膜の厚さが３０ｎｍより大きいと、原子のマイグレーションエネルギーの増大効果が膜全体において得られにくい。
【００２２】
（Ｂ）第２の製造方法
第２の製造方法は、前述した第１の製造方法を適用して所定厚さのセラミックスの薄膜を形成する工程を、複数回繰り返して行うことにより、所定厚さのセラミックス膜を製造できる。このような製造方法としては、次のような態様がある。
【００２３】
（１）上記（Ａ）（１）と同様に、少なくともセラミックスの原材料の一部となる物質の活性種および電磁波の少なくとも一方を、所定領域に供給しながら、所定厚さのセラミックス膜を形成する工程を、複数回繰り返して行い、所定厚さを有する膜を形成することができる。
【００２４】
（２）上記（Ａ）（２）と同様に、前記所定領域にセラミックスの原材料の一部となる物質からなる膜を形成することができる。
【００２５】
（３）本発明に係る製造方法は、第１のセラミックス膜を形成する第１の工程と、上記（Ａ）（３）と同様に、活性種および電磁波を前記第１のセラミックス膜に供給して、前記第１のセラミックス膜と結晶構造の異なる第２のセラミックス膜を形成する第２の工程とを含み、前記第１および第２の工程を交互に行い、所定厚さを有する膜を形成することができる。
【００２６】
この製造方法では、図３に示すように、成膜装置２０００において、基体１０上に第１のセラミックス膜２０ａが形成される。ついで、第１のセラミックス膜２０ａが成膜された基体１０は、結晶化装置１０００に移される。結晶化装置１０００では、活性種供給部１００から活性種１００Ａが、電磁波発生部２００から電磁波２００Ａが、第１のセラミックス膜２０ａに供給され、第１のセラミックス膜２０ａは結晶化されて第２のセラミックス膜２０となる。以上の成膜および結晶化工程が繰り返し行われる。
【００２７】
この第２の製造方法においても、第１の製造方法と同様に、前記セラミックス膜あるいは第２のセラミックス膜の厚さは、５〜３０ｎｍであることが望ましい。
【００２８】
（Ｃ）第３の製造方法
この製造方法においては、第１および第２の製造方法が適用され、セラミックス膜の形成領域が基体に対して全面的でなく、部分的すなわち微少な領域で行われる。この製造方法においては、以下の態様がある。
【００２９】
（１）セラミックス膜の形成領域が基体に対して部分的であって、
少なくともセラミックスの原材料の一部となる物質の活性種および電磁波の少なくとも一方を、所定領域に供給しながら、セラミックス膜を形成する工程を含むことができる。
【００３０】
（２）前述した（Ａ）（２）と同様に、前記所定領域にセラミックスの原材料の一部となる物質からなる膜を形成することができる。
【００３１】
（３）本発明に係る製造方法は、セラミックス膜の形成領域が基体に対して部分的であって、
活性種および電磁波を、第１のセラミックス膜に供給しながら、前記第１のセラミックスと結晶構造の異なる第２のセラミックス膜を形成する工程を含むことができる。
【００３２】
（４）セラミックス膜を基体に対して部分的に形成する方法として、以下の方法が好ましい。すなわち、前記基体の表面に、成膜されるセラミックスに対して親和性を有する膜形成部と、成膜されるセラミックスに対して親和性を有しない非膜形成部とを形成し、自己整合的に前記膜形成部にセラミックス膜を形成する工程を含むことができる。
【００３３】
（Ｄ）本発明に係る製造方法の他の態様
本発明の製造方法は、以下の態様をとりうる。
【００３４】
（１）前記セラミックスの原材料の一部となる物質の活性種は、酸素または窒素を含む物質を活性化させて得られるラジカルまたはイオンである。すなわち、活性種としては、酸化物の場合には酸素のラジカル、イオンまたはオゾンを、窒化物の場合には窒素のラジカルやイオンを用いることができる。ラジカルあるいはイオンの発生方法としては、公知の方法、たとえば、ＲＦ（高周波）、マイクロ波、ＥＣＲ（電子サイクロトン共鳴）、オゾナー、等を用いた活性種生成方法を例示できる。
【００３５】
前記電磁波は、セラミックスの組成、反応種、活性種などによって選択される。電磁波は、エキシマレーザ、ハロゲンランプ、ヤングレーザ（高調波）などの発生源を用いることができる。また、電磁波として、酸素または窒素を解離できるものを選択すれば、活性種の濃度を高めることができる。
【００３６】
（２）前記活性種に加えて、さらに、不活性ガス（キセノン、アルゴン）を活性化させて得られるラジカルまたはイオンを所定領域に供給することができる。たとえば、キセノンを用いると、マイクロ波を用いた酸素の活性種（酸素ラジカル）の生成において、その濃度が増加する。
【００３７】
（Ｅ）製造装置
製造装置としては、以下の態様をとりうる。
【００３８】
（１）セラミックスが形成される基体の配置部と、加熱部と、少なくともセラミックスの原材料の一部となる物質の活性種を供給するための活性種供給部と、電磁波を供給するための電磁波発生部と、を含み、セラミックスの形成領域に、活性種および電磁波の少なくとも一方を供給できる。
【００３９】
（２）上記（１）の製造装置において、同じチャンバ内に、さらに、セラミックスの原材料の一部となる物質からなる膜、またはセラミックス膜を成膜するための成膜装置を有することができる。
【００４０】
（３）本発明に係る製造装置は、セラミックスが形成される基体の配置部と、加熱部と、少なくともセラミックスの原材料の一部となる物質の活性種を供給するための活性種供給部と、電磁波を供給するための電磁波発生部と、を含み、セラミックスの形成領域に、活性種および電磁波を供給できる、結晶化装置と、
前記結晶化装置と別のチャンバからなる成膜装置と、を含むことができる。
【００４１】
（４）上記（３）の製造装置において、前記結晶化装置と前記成膜装置との間にロードロック装置を有することができる。
【００４２】
（５）上記（１）〜（４）の製造装置において、前記基体の配置部は、前記加熱部を構成することができる。
【００４３】
（６）上記（１）〜（５）の製造装置において、前記活性種供給部および前記電磁波発生部の少なくとも一方は、活性種および電磁波の少なくとも一方を前記基体に対して部分的に供給できる。
【００４４】
（７）上記（１）〜（６）の製造装置において、前記活性種および前記電磁波の少なくとも一方は、前記基体に対して相対的に移動する状態で供給できる。
【００４５】
（８）上記（３）の製造装置において、前記成膜装置は、塗布法、ＬＳＭＣＤ法、ＣＶＤ法またはスパッタ法によって成膜を実施することができる。
【００４６】
（９）上記（２）の製造装置において、前記成膜装置は、ＬＳＭＣＤ法またはＣＶＤ法によって成膜を実施することができる。
【００４７】
（Ｆ）本発明に係る製造方法によって得られたセラミックスは、各種の用途に利用される。以下に、代表的な用途の装置を挙げる。
【００４８】
（１）本発明の製造方法によって形成された誘電体膜を含むキャパシタを有する、半導体装置。このような半導体装置としては、誘電体膜として本発明の製造方法によって得られた常誘電体を用いたＤＲＡＭ、強誘電体メモリ（ＦｅＲＡＭ）装置がある。
【００４９】
（２）本発明の製造方法によって形成された誘電体膜を含む圧電素子。
【００５０】
【発明の実施の形態】
［第１の実施の形態］
図４は、本実施の形態に係るセラミックスの製造方法およびその製造装置を模式的に示す図である。図４に示す製造装置は、成膜装置２０００と、結晶化装置１０００と、ロードロック装置３０００とを有する。そして、被処理体３０は、ロードロック装置３０００を介して、成膜装置２０００と結晶化装置１０００との間を往復移動可能に配置されている。
【００５１】
成膜装置２０００は、基体１０上に第１のセラミックス膜２０ａが形成される装置であれば特に制限されない。本実施の形態においてはＬＳＭＣＤ（Ｌｉｑｕｉｄ Ｓｏｕｒｃｅ Ｍｉｓｔｅｄ Ｄｅｐｏｓｉｔｉｏｎ）が可能なＬＳＭＣＤ装置を用いている。成膜装置２０００は、有機金属などのセラミックス材料が収容される原料タンク４１０と、原料をミスト化するミスト化部４２０と、キャリアガスを供給するガス供給部４３０と、ミスト化された原材料およびガスを載置部（配置部）４０上に載置された基体１０上の所定領域に供給するための原料供給部４５０とを有する。原料供給部４５０の先端にはメッシュ４６０が設けられている。また、基体１０と原料供給部４５０との間には必要に応じて、形成される第１のセラミックス膜２０ａを所定パターンにするためのマスク４７０が配置されている。載置部４０は、基体１０を所定温度に加熱するための加熱部を有する。
【００５２】
この成膜装置２０００によれば、以下の手順で第１のセラミックス膜２０ａが形成される。
【００５３】
まず原料タンク４１０からミスト化部４２０に供給された原料は、たとえば超音波によって、０．１〜０．２μｍの径を有するミストとなる。ミスト化部４２０で形成されたミストと、ガス供給部４３０から供給されたガスとは、原料供給部４５０に送られる。そして、原料供給部４５０から基体１０に向けて原料種３００Ａが供給され、基体１０上にアモルファス状態の第１のセラミックス膜２０ａが形成される。
【００５４】
原料に有機金属を用いる場合には、アモルファス状態の第１のセラミックス膜２０ａは、基体１０を加熱して有機金属錯体を分解（いわゆる脱脂）させることで得られる。なお、この脱脂は、別室でＲＴＡやファーネスを用いておこなってもよい。
【００５５】
ＬＳＭＣＤ法を用いて形成された第１のセラミックス膜２０ａは、膜内に微細で適度な分布の空乏を有するため、原子がマイグレーションしやすい状態を有する点で結晶化に有利である。また、第１のセラミックス膜２０ａは、次の結晶化工程において結晶化を効果的に行うために、たとえば５〜３０ｎｍの厚さで形成されることが好ましい。第１のセラミックス膜２０ａの厚さがこの範囲にあることにより、前述したように、結晶化処理によって、組成のばらつきがなく、結晶のグレインサイズを小さくすることができ、高い結晶性を有するセラミックスを得ることができる。
【００５６】
結晶化装置１０００は、活性種供給部１００と、電磁波発生部２００とを有する。活性種供給部１００で形成された活性種１００Ａは、供給路１１０を介して基体１０の所定領域に供給される。また、電磁波発生部２００によって発生した電磁波２００Ａも、活性種１００Ａが供給される領域に照射される。活性種供給部１００および電磁波発生部２００の配置は、活性種１００Ａおよび電磁波２００Ａの供給を妨げないように、適宜設定される。
【００５７】
結晶化装置１０００においては、成膜装置２０００で形成されたアモルファス状態の第１のセラミックス膜２０ａに活性種１００Ａと電磁波２００Ａとが照射されることにより、第１のセラミックス膜２０ａでの原子のマイグレーションエネルギーが増大する。その結果、比較的低温で、具体的には６００℃より低い温度、より好ましくは４５０℃以下の温度で、結晶化が行われ、高い結晶性を有する第２のセラミックス膜２０ｂが形成される。
【００５８】
成膜装置２０００での第１のセラミックス膜２０ａの形成、および結晶化装置１０００での結晶性セラミックス膜２０ｃの形成は、所定の厚さのセラミックス膜を得るために、複数回繰り返して行うことができる。
【００５９】
特に、ＳＢＴを成膜する際には、ＳＢＴが層状ペロブスカイトのため、結晶方位により成長速度が異なり、その結果、多結晶では好ましくない溝や孔ができやすい。しかし、本実施の形態のように薄膜を繰り返して積層することにより、前述した溝や孔を埋めた状態で、均質な膜を得ることができる。
【００６０】
本実施の形態によれば、成膜装置２０００において、ＬＳＭＣＤ法を用いることにより、微細で適度な空乏を有することにより原子がマイグレーションしやすい状態の第１のセラミックス膜２０ａを得ることができる。そして、結晶化装置１０００において、第１のセラミックス膜２０ａに、活性種１００Ａと電磁波２００Ａとを照射することにより、原子に大きなマイグレーションエネルギーを付与でき、その結果、従来の装置に比べて低温で良好な結晶化を行うことができる。
【００６１】
［参考例］
図５は、参考例に係る成膜装置４０００を模式的に示す図である。成膜装置４０００は、成膜と、膜の結晶化とを同時に行うことができる装置の例である。本参考例では、成膜はＭＯＣＶＤ法によって行われ、これに結晶化方法が組み合わされている。
【００６２】
成膜装置４０００は、原料を供給するシステムとして、原料タンク５１０、ミスト化部５２０、加熱器５４０および原料供給部５５０を有する。原料タンク５１０およびミスト化部５２０は、第１の実施の形態で説明した原料タンク４１０およびミスト化部４２０と同様であるため、説明を省略する。加熱器５４０は、ミスト化された原材料を加熱して気化させるものである。そして、原料供給部５５０からは、基体１０の所定領域に反応種３００Ａが供給される。
【００６３】
載置台４０の上方には、反応種３００Ａの供給を妨げない位置に、活性種供給部１００と、電磁波発生部２００とが配置されている。そして、活性種供給部１００からは基体１０の所定領域に活性種１００Ａが、一方電磁波発生部２００からは電磁波２００Ａが照射される。
【００６４】
電磁波の波長は、ＰＺＴ，ＳＢＴなどの酸化物を形成する場合、１９３〜３００ｎｍが好ましい。この波長の電磁波を用いると、酸化物での原子のマイグレーションが高まる。また、電磁波として１９３ｎｍのＡｒＦを用いると、酸素を解離し、活性種の濃度を高めることができる。
【００６５】
本参考例に係る成膜装置４０００によれば、ＭＯＣＶＤ法によってセラミックス膜を成膜すると同時に、活性種１００Ａおよび電磁波２００Ａによって膜の結晶化が行われ、セラミックス膜２０が形成される。そして、成膜装置４０００において、成膜と同時に、セラミックス膜に活性種１００Ａと電磁波２００Ａとを照射することにより、原子に大きなマイグレーションエネルギーを付与でき、その結果、従来の装置に比べて低温で良好な結晶化を行うことができる。
【００６６】
［第２の実施の形態］
図６は、活性種１００Ａおよび電磁波２００Ａの供給方法の例を示す図である。本実施の形態においては、活性種１００Ａおよび電磁波２００Ａの少なくとも一方、好ましくは両者または少なくとも電磁波２００Ａは、被処理体３０のセラミックス形成領域に部分的に供給される。
【００６７】
具体的には、活性種１００Ａおよび電磁波２００Ａは、図６に示すように、ライン状の領域３０ａあるいはスポット状の領域３０ｂに供給される。そして、活性種１００Ａおよび電磁波２００Ａが供給される領域３０ａ，３０ｂは、被処理体３０に対して相対的に移動できるように設定される。領域３０ａ，３０ｂを被処理体３０に対して相対的に移動させるには、被処理体３０を移動させる方法、領域３０ａ，３０ｂを移動させる方法、両者を移動させる方法のいずれでもよい。また、領域３０ａ，３０ｂを被処理体３０に対して相対的に移動させるには、活性種１００Ａおよび電磁波２００Ａがライン状に供給される場合には、両者の少なくとも一方はライン状の領域と直交する方向（たとえば図６のＸ方向）に移動され、活性種１００Ａおよび電磁波２００Ａがスポット状に供給される場合には、両者の少なくとも一方は一方向（たとえば図６のＸ方向またはＹ方向）に移動される。
【００６８】
活性種１００Ａおよび電磁波２００Ａの少なくとも一方が供給される領域３０ａ、３０ｂが部分的であることにより、全面に供給される場合に比べて、被処理体３０の温度上昇を抑えながら、活性種１００Ａのエネルギーおよび電磁波２００Ａの強度を大きくすることができる。
【００６９】
電磁波２００Ａの強度を大きくすると、被処理体３０の温度が高くなるので、被処理体３０の種類によっては熱によるダメージを受けることがある。たとえば、被処理体３０の基体に半導体装置が形成されている場合には、酸化膜が形成されたり、不純物の拡散によりＭＯＳ素子がダメージを受け、半導体装置の劣化を招くことが考えられる。しかし、本実施の形態によれば、領域３０ａ，３０ｂを部分的にすることで、電磁波の照射による被処理体の温度上昇を抑えることができる。
【００７０】
電磁波２００Ａの強度および活性種１００Ａのエネルギーは、上記のような被処理体の温度上昇、セラミックスの組成、などを考慮して設定される。
【００７１】
［第３の実施の形態］
図７（Ａ）および（Ｂ）は、本発明の成膜方法の変形例を示す。図７（Ａ）は、基体１０の平面を示し、図７（Ｂ）は、図７（Ａ）のＡ−Ａ線に沿った断面を示す。
【００７２】
本実施の形態においては、セラミックスを基体１０上に部分的に成膜する例を示している。このようにセラミックスを成膜する領域を部分的にすることで、全面的にセラミックスを形成する場合に比べて加熱を必要とする部分の容量が相対的に小さくなるため、加熱処理に要するエネルギーを少なくすることができる。その結果、加熱プロセスの温度を相対的に下げることができる。したがって、この実施の形態によれば、活性種および電磁波の供給によるプロセス温度の低下に加えて、さらにプロセス温度の低下を達成できる。
【００７３】
本実施の形態においては、基体１０は、第１の基体１２と、第１の基体１２上に形成された、膜形成部１４および非膜形成部１６とを有する。
【００７４】
膜形成部１４は、基体１０上に形成されるセラミックスと化学的または物理的に親和性の高い材料、たとえばセラミックスの原料または反応種に対して濡れ性がよい材料で構成される。これに対し、非膜形成部１６は、成膜されるセラミックスと化学的または物理的に親和性が悪く、たとえばセラミックスの原料または反応種に対して濡れ性が小さい材料で形成される。このように基体１０の表面を構成することにより、セラミックス膜を形成したい領域に膜形成部１４を配置することにより、所定パターンのセラミックス膜２０が形成される。
【００７５】
たとえば、セラミックス膜として強誘電体膜を形成する場合には、膜形成部１４の材料として酸化イリジウムを用い、非膜形成部１６の材料としてフッ素系化合物を用いることができる。
【００７６】
本実施の形態に係るセラミックスの製造方法は、強誘電体をはじめとする各種セラミックスに適用することができるが、特に層状ペロブスカイトに好適に用いることができる。層状ペロブスカイトは、Ｃ軸に対して直角方向において、酸素特にラジカル（原子状酸素）が拡散しやすいため、結晶化のための加熱プロセスにおいてセラミックス膜２０の側面からのラジカルのマイグレーションが容易に行われる。その結果、ペロブスカイトの酸素欠損が少なくなり、分極特性が向上し、ファテーグ特性、インプリント特性などの劣化が抑制される。
【００７７】
［参考例］
図８は、本発明に係る製造方法によって得られた強誘電体を用いた半導体装置（強誘電体メモリ装置５０００）の例を示す。
【００７８】
強誘電体メモリ装置５０００は、ＣＭＯＳ領域Ｒ１と、このＣＭＯＳ領域Ｒ１上に形成されたキャパシタ領域Ｒ２と、を有する。ＣＭＯＳ領域Ｒ１は、公知の構成を有する。すなわち、ＣＭＯＳ領域Ｒ１は、半導体基板１と、この半導体基板１に形成された素子分離領域２およびＭＯＳトランジスタ３と、層間絶縁層４とを有する。キャパシタ領域Ｒ２は、下部電極５、強誘電体膜６および上部電極７から構成されるキャパシタＣ１００と、下部電極５と接続された配線層８ａと、上部電極７と接続された配線層８ｂと、絶縁層９とを、有する。そして、ＭＯＳトランジスタ３の不純物拡散層３ａと、キャパシタＣ１００を構成する下部電極５とは、ポリシリコンまたはタングステンプラグからなるコンタクト層１１によって接続されている。
【００７９】
本参考例に係る強誘電体メモリ装置５０００においては、キャパシタＣ１００を構成する強誘電体（ＰＺＴ、ＳＢＴ）膜６は、通常の強誘電体より低い温度、たとえばＰＺＴの場合には５００℃以下、ＳＢＴの場合には６００℃より低い温度で形成できる。したがって、ＣＭＯＳ領域Ｒ１に対して熱によるダメージの発生を抑制できるので、キャパシタＣ１００は、高集積度の強誘電体メモリ装置に適用できる。また、強誘電体（ＰＺＴ、ＳＢＴ）膜６は、通常の強誘電体より低い温度で形成できることから、ＣＭＯＳ領域Ｒ１の配線層（図示せず）およびキャパシタＣ１００を構成する電極部５，７の材料としてイリジウムや白金などの高価な材料を用いなくとも、配線あるいは電極部の劣化がない。そのため、これらの配線層および電極部の材料として、安価なアルミニウム合金を用いることができ、コストの低減を図ることができる。
【００８０】
さらに、ＣＭＯＳなどの半導体装置においては、強誘電体（ＰＺＴ、ＳＢＴ）による汚染を防ぐために、通常、半導体プロセスとキャパシタプロセスとを隔離することが行われている。しかし、本発明の製造方法によれば、強誘電体のプロセス温度を低くできるので、通常の半導体プロセスの最終工程である多層配線工程後に、連続してキャパシタの形成ができる。そのため、隔離するプロセスを少なくでき、プロセスの簡易化を図ることができる。さらに、本発明の製造方法は、半導体プロセスとキャパシタプロセスとの隔離を必要としないので、ロジック、アナログなどが混載された半導体装置の製造に有利である。
【００８１】
本発明の製造方法によって形成される誘電体は、上記強誘電体メモリ装置に限定されず、各種半導体装置、たとえばＤＲＡＭではＢＳＴのような高誘電率の常誘電体を用いることにより、キャパシタの大容量化を図ることができる。
【００８２】
また、本発明の製造方法によって形成される誘電体は、他の用途、たとえば、アクチュエータに用いる圧電素子の圧電体などに適用できる。
【００８３】
さらに、本発明の製造方法によって形成される窒化物（窒化シリコン、窒化チタン）は、たとえば、半導体装置のパッシベーション膜、ローカルインターコネクタ膜などに適用できる。
【図面の簡単な説明】
【図１】 本発明の製造方法の一例を模式的に示す図である。
【図２】 本発明の製造方法の一例を模式的に示す図である。
【図３】 本発明の製造方法の一例を模式的に示す図である。
【図４】 本発明の製造方法および製造装置に係る第１の実施の形態を模式的に示す図である。
【図５】 本発明の製造方法および製造装置に係る参考例を模式的に示す図である。
【図６】 本発明の製造方法および製造装置に係る第２の実施の形態を模式的に示す図である。
【図７】 本発明の製造方法および製造装置に係る第３の実施の形態を模式的に示す図である。
【図８】 本発明の参考例に係る半導体装置を模式的に示す図である。
【符号の説明】
１０ 基体
１２ 第１の基体
１４ 膜形成部
１６ 非膜形成部
２０ セラミックス膜
１００ 活性種供給部
１００Ａ 活性種
２００ 電磁波発生部
２００Ａ 電磁波
１０００ 結晶化装置
２０００，４０００ 成膜装置
５０００ 強誘電体メモリ装置
１ 半導体基板
３ ＭＯＳトランジスタ
５ 下部電極
６ 強誘電体膜
７ 上部電極
Ｃ１００ キャパシタ
Ｒ１ ＣＭＯＳ領域
Ｒ２ キャパシタ領域

Claims (34)

  1. 活性種と電磁波とを、第１のセラミックス膜に供給して、該第１のセラミックス膜を結晶構造の異なる第２のセラミックス膜とする工程を含む、セラミックスの製造方法。
  2. 請求項１において、
    前記第１のセラミックス膜は、アモルファス状態のセラミックスからなる、セラミックスの製造方法。
  3. 請求項１において、
    前記第１のセラミックス膜は、結晶性の低いセラミックスからなる、セラミックスの製造方法。
  4. 請求項１〜３のいずれかにおいて、
    前記活性種は、酸素または窒素を含む物質を活性化させて得られるラジカルまたはイオンである、セラミックスの製造方法。
  5. 請求項１〜４のいずれかにおいて、
    前記活性種に加えて、さらに、不活性ガスを活性化させて得られるイオンを前記第１のセラミックス膜に供給する、セラミックスの製造方法。
  6. 請求項１〜５のいずれかにおいて、
    前記第２のセラミックス膜の厚さは、５〜３０ｎｍである、セラミックスの製造方法。
  7. 第１のセラミックス膜を形成する第１の工程と、
    活性種および電磁波を前記第１のセラミックス膜に供給して、該第１のセラミックス膜を結晶構造の異なる第２のセラミックス膜とする第２の工程とを含み、
    前記第１および第２の工程を交互に行い、所定厚さを有する膜を形成する、セラミックスの製造方法。
  8. 請求項７において、
    前記第１のセラミックス膜の厚さは、５〜３０ｎｍである、セラミックスの製造方法。
  9. 請求項７または８において、
    前記第１のセラミックス膜は、基体に対して部分的に形成される、セラミックスの製造方法。
  10. 請求項７において、
    前記第１のセラミックス膜は、アモルファス状態のセラミックスからなる、セラミックスの製造方法。
  11. 請求項７において、
    前記第１のセラミックス膜は、結晶性の低いセラミックスからなる、セラミックスの製造方法。
  12. 請求項７〜１１のいずれかにおいて、
    前記活性種は、酸素または窒素を含む物質を活性化させて得られるラジカル、イオンまたはオゾンである、セラミックスの製造方法。
  13. 請求項７〜１２のいずれかにおいて、
    前記活性種に加えて、さらに、不活性ガスを活性化させて得られるイオンを所定領域に供給する、セラミックスの製造方法。
  14. セラミックス膜の形成領域が基体に対して部分的であって、
    活性種および電磁波を、第１のセラミックス膜に供給しながら、該第１のセラミックスを結晶構造の異なる第２のセラミックス膜とする工程を含む、セラミックスの製造方法。
  15. 請求項１４において、
    前記基体の表面に、成膜されるセラミックスに対して親和性を有する膜形成部と、成膜されるセラミックスに対して親和性を有しない非膜形成部とを形成し、自己整合的に前記膜形成部にセラミックス膜を形成する工程を含む、セラミックスの製造方法。
  16. 請求項１４または１５おいて、
    前記第１のセラミックス膜は、アモルファス状態のセラミックスからなる、セラミックスの製造方法。
  17. 請求項１４または１５において、
    前記第１のセラミックス膜は、結晶性の低いセラミックスからなる、セラミックスの製造方法。
  18. 請求項１４〜１７のいずれかにおいて、
    前記活性種は、酸素または窒素を含む物質を活性化させて得られるラジカルまたはイオンである、セラミックスの製造方法。
  19. 請求項１４〜１８のいずれかにおいて、
    前記活性種に加えて、さらに、不活性ガスを活性化させて得られるイオンを所定領域に供給する、セラミックスの製造方法。
  20. 請求項１４〜１７のいずれかにおいて、
    前記第２のセラミックス膜の厚さは、５〜３０ｎｍである、セラミックスの製造方法。
  21. 請求項１４〜２０のいずれかにおいて、
    前記セラミックスを形成する工程は、複数回繰り返して行われる、セラミックスの製造方法。
  22. 請求項１〜２１のいずれかにおいて、
    前記活性種および前記電磁波の少なくとも一方は、基体に対して部分的に供給される、セラミックスの製造方法。
  23. 請求項２２において、
    前記活性種および前記電磁波の少なくとも一方は、前記基体に対して相対的に移動する状態で供給される、セラミックスの製造方法。
  24. 請求項１〜２３のいずれかにおいて、
    前記第１のセラミックス膜は、塗布法、ＬＳＭＣＤ法、ＣＶＤ法またはスパッタ法によって形成される、セラミックスの製造方法。
  25. 請求項２４において、
    前記第１のセラミックス膜は、ＬＳＭＣＤ法によって形成される、セラミックスの製造方法。
  26. 請求項１〜２５のいずれかにおいて、
    前記第２のセラミックス膜は、強誘電体からなる、セラミックスの製造方法。
  27. 請求項１〜２６のいずれかにおいて、
    前記第２のセラミックス膜は、６００℃より低い温度で形成される、セラミックスの製造方法。
  28. セラミックスが形成される基体の配置部と、加熱部と、少なくともセラミックスの原材料の一部となる物質の活性種を供給するための活性種供給部と、電磁波を供給するための電磁波発生部と、を含み、セラミックスの形成領域に、活性種および電磁波を供給できる、結晶化装置と、
    前記結晶化装置と別のチャンバからなる成膜装置と、を含む、セラミックスの製造装置。
  29. 請求項２８において、
    前記結晶化装置と前記成膜装置との間にロードロック装置を有する、セラミックスの製造装置。
  30. 請求項２８または２９において、
    前記基体の配置部は、前記加熱部を構成する、セラミックスの製造装置。
  31. 請求項２８〜３０のいずれかにおいて、
    前記活性種供給部および前記電磁波発生部の少なくとも一方は、活性種および電磁波の少なくとも一方を前記基体に対して部分的に供給できる、セラミックスの製造装置。
  32. 請求項３１において、
    前記活性種および前記電磁波の少なくとも一方は、前記基体に対して相対的に移動する状態で供給される、セラミックスの製造装置。
  33. 請求項２８〜３２のいずれかにおいて、
    前記成膜装置は、塗布法、ＬＳＭＣＤ法、ＣＶＤ法またはスパッタ法によって成膜を実施する、セラミックスの製造装置。
  34. 請求項３３において、
    前記成膜装置は、ＬＳＭＣＤ法によって成膜を実施する、セラミックスの製造装置。
JP2000091603A 2000-03-29 2000-03-29 セラミックスの製造方法およびその製造装置 Expired - Fee Related JP3664033B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000091603A JP3664033B2 (ja) 2000-03-29 2000-03-29 セラミックスの製造方法およびその製造装置
KR10-2001-7015256A KR100449774B1 (ko) 2000-03-29 2001-03-29 세라믹의 제조 방법 및 그 제조 장치와, 반도체 장치 및 압전 소자
PCT/JP2001/002631 WO2001073161A1 (fr) 2000-03-29 2001-03-29 Procede de production de ceramique et appareil pour sa production, dispositif a semi-conducteur et dispositif piezo-electrique
US09/819,687 US20020031846A1 (en) 2000-03-29 2001-03-29 Method and device for manufacturing ceramics, semiconductor device and piezoelectric device
EP01917596A EP1205575A4 (en) 2000-03-29 2001-03-29 METHOD AND DEVICE FOR PRODUCING CERAMICS, SEMICONDUCTOR COMPONENTS AND PIEZOELECTRICAL COMPONENTS
CNB018007066A CN1302151C (zh) 2000-03-29 2001-03-29 强介电体的制法及其制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000091603A JP3664033B2 (ja) 2000-03-29 2000-03-29 セラミックスの製造方法およびその製造装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004211635A Division JP4557144B2 (ja) 2004-07-20 2004-07-20 セラミックスの製造方法

Publications (3)

Publication Number Publication Date
JP2001279443A JP2001279443A (ja) 2001-10-10
JP2001279443A5 JP2001279443A5 (ja) 2005-02-24
JP3664033B2 true JP3664033B2 (ja) 2005-06-22

Family

ID=18607050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000091603A Expired - Fee Related JP3664033B2 (ja) 2000-03-29 2000-03-29 セラミックスの製造方法およびその製造装置

Country Status (6)

Country Link
US (1) US20020031846A1 (ja)
EP (1) EP1205575A4 (ja)
JP (1) JP3664033B2 (ja)
KR (1) KR100449774B1 (ja)
CN (1) CN1302151C (ja)
WO (1) WO2001073161A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730367B2 (en) * 2002-03-05 2004-05-04 Micron Technology, Inc. Atomic layer deposition method with point of use generated reactive gas species
JP2003298021A (ja) * 2002-03-29 2003-10-17 Seiko Epson Corp 強誘電体薄膜の形成方法、強誘電体メモリならびに強誘電体メモリの製造方法、および半導体装置ならびに半導体装置の製造方法
JP2003298020A (ja) * 2002-03-29 2003-10-17 Seiko Epson Corp 強誘電体薄膜の形成方法、強誘電体メモリならびに強誘電体メモリの製造方法、および半導体装置ならびに半導体装置の製造方法
US20060255486A1 (en) * 2005-05-10 2006-11-16 Benson Olester Jr Method of manufacturing composite optical body containing inorganic fibers
JP2011124441A (ja) * 2009-12-11 2011-06-23 Utec:Kk 結晶化膜の製造方法及び結晶化装置
JP5951542B2 (ja) * 2013-03-28 2016-07-13 住友重機械工業株式会社 成膜装置
JP6704133B2 (ja) * 2015-12-24 2020-06-03 株式会社Flosfia ペロブスカイト膜の製造方法
CN114229962B (zh) * 2021-10-08 2022-12-06 同济大学 一种用于水处理的电化学管式陶瓷膜及其制备方法和应用

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175529A (ja) * 1984-09-21 1986-04-17 Toshiba Corp ドライエツチング方法及び装置
JP2635021B2 (ja) * 1985-09-26 1997-07-30 宣夫 御子柴 堆積膜形成法及びこれに用いる装置
JPH0680656B2 (ja) * 1987-11-13 1994-10-12 シャープ株式会社 酸化物薄膜の形成方法
JPH02200782A (ja) * 1989-01-31 1990-08-09 Matsushita Electric Ind Co Ltd チタン酸鉛薄膜の形成方法
US5192393A (en) * 1989-05-24 1993-03-09 Hitachi, Ltd. Method for growing thin film by beam deposition and apparatus for practicing the same
JPH0353068A (ja) * 1989-07-20 1991-03-07 Matsushita Electric Ind Co Ltd レーザｃｖｄによる膜の描画方法
JP3407204B2 (ja) * 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
US5527731A (en) * 1992-11-13 1996-06-18 Hitachi, Ltd. Surface treating method and apparatus therefor
JP3450463B2 (ja) * 1994-10-24 2003-09-22 株式会社日立製作所 半導体装置の製造方法
US6120846A (en) * 1997-12-23 2000-09-19 Advanced Technology Materials, Inc. Method for the selective deposition of bismuth based ferroelectric thin films by chemical vapor deposition

Also Published As

Publication number Publication date
CN1302151C (zh) 2007-02-28
US20020031846A1 (en) 2002-03-14
EP1205575A1 (en) 2002-05-15
CN1365400A (zh) 2002-08-21
JP2001279443A (ja) 2001-10-10
WO2001073161A1 (fr) 2001-10-04
KR100449774B1 (ko) 2004-09-22
EP1205575A4 (en) 2003-04-16
KR20020020897A (ko) 2002-03-16

Similar Documents

Publication Publication Date Title
US6806183B2 (en) Methods for forming capacitors on semiconductor substrates
JP3670628B2 (ja) 成膜方法、成膜装置、および半導体装置の製造方法
US6960539B2 (en) Substrate for electronic devices, manufacturing method therefor, and electronic device
KR20010080167A (ko) 계면 조절을 위한 유전체막의 후증착 처리
JP4196148B2 (ja) 半導体装置のキャパシターの製造方法
JP3664033B2 (ja) セラミックスの製造方法およびその製造装置
US6656788B2 (en) Method for manufacturing a capacitor for semiconductor devices
US20040241330A1 (en) Method of manufacturing ceramic film and pressure heat treatment device used therefor
KR101227446B1 (ko) 강유전체막의 형성 방법 및 이를 이용한 강유전체커패시터의 제조 방법
US6387748B1 (en) Semiconductor circuit constructions, capacitor constructions, and methods of forming semiconductor circuit constructions and capacitor constructions
JP4557144B2 (ja) セラミックスの製造方法
TW476128B (en) Integrated method and apparatus for forming an enhanced capacitor
JP3596416B2 (ja) セラミックスの製造方法およびその製造装置
KR100315885B1 (ko) 전자부품에서사용하기위한유전체박막형성방법
JP3224293B2 (ja) 誘電体薄膜の製造方法
JP2001279443A5 (ja)
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
JP4937771B2 (ja) 成膜方法及びキャパシタ形成方法
JP2004047633A (ja) 成膜方法及び成膜装置
JP4330907B2 (ja) 金属酸化膜の製造方法および容量素子の製造方法
JP2007073689A (ja) 金属酸化物の薄膜作製方法、及びその薄膜を備えたデバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040324

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040324

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040930

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050321

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees