JP2001250890A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001250890A JP2001250890A JP2000067122A JP2000067122A JP2001250890A JP 2001250890 A JP2001250890 A JP 2001250890A JP 2000067122 A JP2000067122 A JP 2000067122A JP 2000067122 A JP2000067122 A JP 2000067122A JP 2001250890 A JP2001250890 A JP 2001250890A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- heat sink
- sealing resin
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Abstract
いて、コストを低く抑えつつ、半導体チップ、その他の
部品及び配線パターンの集積度を向上させ、小型化を実
現する。 【解決手段】 ヒートシンク3a、3bにリードフレー
ムを電気的に接続し、ヒートシンク3a、3bの上面に
半導体チップ4a、4bを電気的に接続して配置し、半
導体チップ4a、4bの上面にリードフレームを電気的
に接続し、それらをベースフィルムの上面に配置して封
止樹脂6で封止し、封止樹脂6の上面を研磨することに
よって、リードフレームを分離させつつ、その分離断面
を研磨面に露出させ、研磨面に露出したリードフレーム
5aa、5ab、5ac、5ba、5bb、5bcの分
離断面に電気的に接続した導体パターン7を研磨面に形
成し、形成した導体パターン7の上面に電子部品8a、
8b、外部端子9を実装し、その外部を外側封止樹脂1
0で封止する。
Description
脂で封止される半導体装置及び半導体装置の製造方法に
関し、特に複数の電子部品によってモジュール構成され
た半導体装置及び半導体装置の製造方法に関する。
イや駆動用IC等を内蔵した電力用半導体装置のよう
に、複数の半導体チップ及びその他の電子部品を組み合
わせて1パッケージ化し、その中に一定の機能を取り込
んだ半導体装置の普及が進んでいる。このような半導体
装置には、一定の機能を実現するために必要な半導体チ
ップ、受動部品、IC、接続配線等が予め取り込まれて
おり、これを利用するインバータ等のセットメーカは、
半導体チップ周辺の回路設計に時間を費やすことなく、
半導体装置が有する機能をそのまま利用することが可能
となる。
は、半導体チップごとに分割された金属フレームに半導
体チップを搭載し、金線或いはアルミ線によるボンディ
ングによって各接続を行い、それをトランスファ成形に
よって樹脂封止したものがあげられる。また、別の形態
としては、受動部品、IC等を搭載したセラミック配線
基板を金属フレームに配置し、アルミ線等によるボンデ
ィングによって、そのセラミック配線基板の部分と金属
フレーム上の半導体チップとを接続し、それをトランス
ファ成形によって樹脂封止したものがあげられる。さら
に、別の形態としては、MOSFET、IGBT等のパ
ワートランジスタを複数搭載したセラミック基板或いは
金属絶縁基板からなる回路基板、駆動IC、及び受動部
品等を搭載したプリント基板からなる制御回路基板をケ
ースに収納したものがあげられる。
装置は、半導体チップ及びその他の部品が平面的に配置
されて構成されるため、半導体チップ等や配線パターン
の占有面積が大きくなり、半導体装置の小型化が図れな
いという問題点がある。
て電気長を短縮し、配線パターンの占有面積を縮小する
ことによって、半導体装置を小型化する場合、セラミッ
ク基板のコストが高くついてしまうという問題点があ
る。
のであり、コストを低く抑えつつ、回路配置や構造配置
の自由度を高めるとともに、半導体チップ、その他の部
品及び配線パターンの集積度を向上させて小型化を実現
する半導体装置を提供することを目的とする。
抑えつつ、回路配置や構造配置の自由度を高めるととも
に、半導体チップ、その他の部品及び配線パターンの集
積度を向上させて小型化を実現する半導体装置の製造方
法を提供することである。
決するために、半導体チップが樹脂で封止される半導体
装置において、導電性を有するヒートシンクと、前記ヒ
ートシンクの上面に配置され、前記ヒートシンクの上面
に電気的に接続される半導体チップと、導電性を有し、
前記半導体チップの上面の電極及び前記ヒートシンクに
電気的にそれぞれ接続されるリードフレームと、前記ヒ
ートシンク、前記半導体チップ及びリードフレームを封
止する封止樹脂と、前記封止樹脂の上面を所定量研磨し
て形成された研磨面に構成され、前記リードフレームの
露出端と電気的に接続される導体パターンとを有するこ
とを特徴とする半導体装置が提供される。
放熱を行うとともに、半導体チップの底面側との電気的
な接続を行い、半導体チップはヒートシンクの上面に配
置され、リードフレームは、半導体チップの上面側及び
ヒートシンクとの電気的な接続を行い、封止樹脂は、ヒ
ートシンク、半導体チップ及びリードフレームを封止し
て耐圧を保ち、導体パターンは、リードフレームに電気
的に接続される。
導体装置を製造する半導体装置の製造方法において、ヒ
ートシンクにリードフレームを電気的に接続させて取り
付けるリードフレーム取り付け工程と、前記ヒートシン
ク及び前記リードフレームに半導体チップを電気的に接
続させて取り付ける半導体チップ取り付け工程と、前記
リードフレーム及び前記半導体チップが取り付けられた
前記ヒートシンクをベースフィルムの上面に配置するヒ
ートシンク配置工程と、前記リードフレーム、前記半導
体チップ及び前記ヒートシンクを封止樹脂で封止する樹
脂封止工程と、前記封止樹脂の上面を研磨し、前記リー
ドフレームを分割し、前記リードフレームの一部を前記
封止樹脂の表面に露出させる研磨工程と、前記封止樹脂
の表面に露出した前記リードフレームと電気的に接続す
る導体パターンを前記封止樹脂の上面に形成する導体パ
ターン形成工程とを有することを特徴とする半導体装置
の製造方法が提供される。
ヒートシンクにリードフレームを電気的に接続させて取
り付け、半導体チップ取り付け工程は、ヒートシンク及
びリードフレームに半導体チップを電気的に接続させて
取り付け、ヒートシンク配置工程は、リードフレーム及
び半導体チップが取り付けられたヒートシンクをベース
フィルムの上面に配置し、樹脂封止工程は、リードフレ
ーム、半導体チップ及びヒートシンクを封止樹脂で封止
し、研磨工程は、封止樹脂の上面を研磨し、リードフレ
ームの一部を封止樹脂の表面に露出させ、導体パターン
形成工程は、封止樹脂の表面に露出したリードフレーム
と電気的に接続する導体パターンを封止樹脂の上面に形
成する。
を参照して説明する。まず、本発明における第1の実施
の形態について説明する。
成を示した断面図である。半導体装置1は、底面に形成
される絶縁層2、導電性を有し、絶縁層2の上面に配置
されるヒートシンク3a、3b、ヒートシンク3a、3
bの上面に配置され、ヒートシンク3a、3bの上面に
電気的に接続される半導体チップ4a、4b、導電性を
有し、半導体チップ4a、4bの上面或いはヒートシン
ク3a、3bに電気的に接続されるリードフレーム5a
a、5ab、5ac、5ba、5bb、5bc、ヒート
シンク3a、3b、半導体チップ4a、4b、リードフ
レーム5aa、5ab、5ac、5ba、5bb、5b
cを封止する封止樹脂6、封止樹脂6の上面に設けら
れ、リードフレーム5aa、5ab、5ac、5ba、
5bb、5bcと電気的に接続される導体パターン7、
導体パターン7の上面に配置され、導体パターン7と電
気的に接続される電子部品8a、8b、外部端子9、及
び外部端子9の一部、封止樹脂6、導体パターン7及び
電子部品8a、8bを封止する外側封止樹脂10によっ
て構成されている。
性が高く、かつ気泡の混入してない樹脂を用い、その材
質としては、Al2O3またはAlNを含有したエポキシ
樹脂が特に好ましい。ヒートシンク3a、3bの材質と
しては、熱伝導率が高く、電気抵抗が低ければ銅等特に
制限なく使用できる。半導体チップ4a、4bは、MO
SFET、IGBT等の半導体素子を用いたデバイスで
あり、その表裏面に入出力のための端子と制御のための
端子とを有している。リードフレーム5aa、5ab、
5ac、5ba、5bb、5bcの材質としては、電気
抵抗が低く、半導体チップ4a、4bとの接続部分、及
びヒートシンク3a、3bとの接続部分での接触抵抗が
小さいものであれば、銅、アルミニウム等特に制限なく
使用できる。封止樹脂6及び外側封止樹脂10の材質と
しては、絶縁性を有し、半導体装置1の内部を隙間なく
充填封止でき、封止後はある程度の硬度を有するもので
あれば、熱硬化樹脂等特に制限なく使用できる。導体パ
ターン7の材質としては、電気抵抗が低く、パターン成
形に適し、リードフレーム5aa、5ab、5ac、5
ba、5bb、5bc、外部端子9及び電子部品8a、
8bの端子との接触抵抗が小さいものであれば、銅、金
等特に制限なく使用できる。電子部品8a、8bは、半
導体装置1の機能を確保するための電子部品であり、チ
ップ抵抗等の受動部品及びIC等の集積回路等が含まれ
る。外部端子9の材質としては、電気抵抗が低く、導体
パターン7との接触抵抗が小さいものであれば、銅等特
に制限なく使用できる。
され、その上部にヒートシンク3a、3bが配置され
る。ヒートシンク3aの上面には半導体チップ4aが、
側面にはリードフレーム5aaが、それぞれ電気的に接
続され、同様に、ヒートシンク3bの上面には半導体チ
ップ4bが、側面にはリードフレーム5baが電気的に
接続される。また、半導体チップ4aの上面にはリード
フレーム5ab、5acが、半導体チップ4bの上面に
はリードフレーム5bb、5bcがそれぞれ電気的に接
続される。このように配置されたヒートシンク3a、3
b、半導体チップ4a、4b、及びリードフレーム5a
a、5ab、5ac、5ba、5bb、5bcは、封止
樹脂6によって封止され、封止樹脂6の上面には、リー
ドフレーム5aa、5ab、5ac、5ba、5bb、
5bcとそれぞれ電気的に接続された導体パターン7が
設けられる。導体パターン7の上面には、電子部品8
a、8b、外部端子9が電気的に接続され、このように
接続された、外部端子9の一部、電子部品8a、8b、
導体パターン7、及び半導体チップ4a、4b等を封止
した封止樹脂6は、外側封止樹脂10によって封止され
る。
12では、リードフレーム5ab、5ac、5bb及び
5bcがそれぞれ断面方向から観察できるように記載し
ているが、これは説明の便宜上の表記であり、実際の断
面図では、リードフレーム5abとリードフレーム5a
c、及びリードフレーム5bbとリードフレーム5bc
がそれぞれ重複して観察される。
明する。半導体装置1の製造工程は、ヒートシンク3
a、3bにリードフレームを電気的に接続させて取り付
けるリードフレーム取り付け工程、ヒートシンク3a、
3b及びリードフレームに半導体チップ4a、4bを電
気的に接続させて取り付ける半導体チップ取り付け工
程、リードフレーム及び半導体チップ4a、4bが取り
付けられたヒートシンク3a、3bを後述するベースフ
ィルムの上面に配置するヒートシンク配置工程、リード
フレーム、半導体チップ4a、4b及びヒートシンクを
封止樹脂6で封止する樹脂封止工程、封止樹脂6の上面
を研磨し、リードフレームの一部を封止樹脂6の表面に
露出させる研磨工程、封止樹脂6の表面に露出したリー
ドフレームと電気的に接続する導体パターン7を封止樹
脂6の上面に形成する導体パターン形成工程、導体パタ
ーン7の上面に電子部品8aを実装する電子部品実装工
程、導体パターン7の上面に外部端子9を電気的に接続
する外部端子接続工程、及び外部端子9の一部、封止樹
脂6、導体パターン7及び電子部品8a、8bを封止す
る外側樹脂封止工程によって構成されている。
て説明する。図2は、リードフレーム取り付け工程によ
ってリードフレーム5aが取り付けられたヒートシンク
3aの様子を示した斜視図である。
って構成された一体物であり、後の工程である研磨工程
によって複数に分離され、リードフレーム5aa、5a
b、5ac、5ba、5bb、5bcとなる。リードフ
レーム5aは、枝状に分岐した分岐構造を有する平面板
を複数箇所で同一方向に屈曲させることにより構成さ
れ、ここでの屈曲部は、リードフレーム5aのヒートシ
ンク3aへの取り付け部であるリードフレーム取り付け
部3aa、及びリードフレーム5aの半導体チップ4a
上面への取り付け部に対応した位置に設けられる。
の取り付けは、ヒートシンク3aの側面に配置されたリ
ードフレーム取り付け部3aaへ、そこに対応して設け
られたリードフレーム5aの屈曲部を電気的に接続させ
ることにより行う。接続方法としては、接続部の電気抵
抗が低く、十分な機械的な接続強度を保ち、後工程とな
る半導体チップ取り付け工程及び樹脂封止工程時の熱に
よって接続部が溶解しないようなものであれば、溶接等
特に制限なく使用できる。
ク3aへの取り付けは、リードフレーム5aとヒートシ
ンク3aとの間に介在して配置されることとなる半導体
チップ4a及び半田板の間隔を確保しつつ行うものとす
る。また、リードフレーム5aの形状及び折り曲げ位置
は、半導体チップの電極位置に併せて適宜決定するもの
とする。
て説明する。図3から図5は、リードフレーム5aの変
形例であるリードフレーム5c〜5hの構成を示した斜
視図である。
は、半導体チップ4aとの接点となる先端部5ca、5
cbをさらに90度折り曲げた例である。このように先
端部5ca、5cbを折り曲げることにより、半導体チ
ップ4aとの接合を面によって行うことが可能になり、
リードフレーム5cと半導体チップ4aとの接合力を向
上させることが可能になる。
は、リードフレーム5dのヒートシンク3aへの取り付
け端5daをヒートシンク3aの下面と同じ位置まで延
ばした例である。また、図4の(a)に示したリードフ
レーム5eは、リードフレーム5eのヒートシンク3a
への取り付け端5eaをヒートシンク3aの上面に載せ
た例である。これらの例では、リードフレーム5d、5
eの取り付け端5da、5eaがヒートシンク3aの一
方の面と同じ位置であるため、リードフレーム5d、5
eの上下方向への位置合わせが容易となり、リードフレ
ーム5d、5eの取り付け作業が容易になる。
は、後の研磨工程後に封止樹脂6内に残存する位置にU
字状の屈曲部5fa、5fb、5fcを設けた例であ
る。このようにU字状の屈曲部5fa、5fb、5fc
を設けることにより、温度変化に伴うリードフレーム5
fの膨張、収縮によって生じる応力、或いは外部から半
導体チップに直接加わる力を緩衝することができる。
は、U字状の屈曲部5gaをその下部がヒートシンク3
aの上面に当接するように設け、さらに、半導体チップ
4a上面に取り付けられることとなる先端部をU字状の
屈曲部5gb、5gcとした例である。このように構成
することにより、屈曲部5gaが、リードフレーム5g
のヒートシンク3aへの取り付け時の位置決めの役割を
果たし、また、屈曲部5gb、5gcが面で半導体チッ
プ4aに接続されることとなるため、リードフレーム5
gの半導体チップ4aへの接合強度を向上させることが
できる。
は、複数の半導体チップを連結して接続する場合の構成
例である。この図に示す点線はヒートシンク3aに搭載
されるトランジスタ、ダイオード等の半導体チップの位
置を示している。この例では、後の研磨工程で研磨を行
った際に樹脂内に残存する位置に連結部5he、5hf
及び先端部5ha、5hb、5hc、5hdを設け、連
結部5heによって先端部5ha、5hbを、連結部5
hfによって先端部5hc、5hdをそれぞれ連結した
構成となっている。このようにすることにより、複数の
半導体チップ、例えば、主スイッチング用のトランジス
タと並列接続するフリーホイリングダイオードとの接続
を連結部5he、5hfによって行えるので、後の導体
パターン形成の自由度を向上させることができる。
の取り付けが終了すると、次に半導体チップ取り付け工
程に移る。図6は、半導体チップ取り付け工程によって
半導体チップ4aが取り付けられたヒートシンク3aの
様子を示した斜視図である。
フレーム5aが取り付けられる端子部であるリードフレ
ーム取り付け部4aa、4abを、その下面に、ヒート
シンク3aと電気的に接続される図示していない端子部
を有している。半導体チップ4aの取り付けは、半導体
チップ4aの下面の端子をヒートシンク3aの上面に電
気的に接続し、リードフレーム取り付け部4aa、4a
bを、それらに対応するリードフレーム5aの折り返し
部を電気的に接続することにより行われる。接続方法と
しては、接続部の電気抵抗が低く、十分な機械的な接続
強度を保ち、接続時の加熱等によって半導体チップ4a
を破壊せず、残留物によって半導体チップ4aの信頼性
を低下させず、後工程となる樹脂封止工程時における封
止樹脂6の熱によって接続部が溶解しないようなもので
あれば、半田付け等特に制限なく使用できる。図6で
は、半田付けによる接続を例にとって示しており、ヒー
トシンク3aと半導体チップ4aとの接続部分は半田1
1によって、リードフレーム5aとリードフレーム取り
付け部4aa、4abとの接続部分は半田12a、12
bによって、それぞれ半田付けされている。半田付けの
方法としては、例えば、ヒートシンク3aと半導体チッ
プ4aとの接続部分、及びリードフレーム5aとリード
フレーム取り付け部4aa、4abとの接続部分に半田
板或いは半田ペースト等を挟み込み、それを水素還元炉
等のリフロー炉でリフローすることによって行う。ここ
で、リフロー時にリードフレーム5aに荷重をかけてお
くことにより、リードフレーム5aと半導体チップ4a
との接続をより確実なものとすることができる。
の取り付けを行うこととしたため、半導体チップ4aの
取り付けの際に、リードフレーム等を位置決めする治具
を用いる必要がなくなり、半導体チップ4aの取り付け
作業の簡略化、及び治具から発生する粉塵等の不純物の
混入の防止を図ることが可能になる。
及び半導体チップ取り付け工程の説明では、ヒートシン
ク3aへのリードフレーム5a及び半導体チップ4aの
取り付けのみについて述べたが、ヒートシンク3bへの
リードフレーム及び半導体チップ4bの取り付けも、上
記と同様な手順によって行われる。
に、ヒートシンク配置工程に移る。図7は、ヒートシン
ク配置工程によってヒートシンク3a、3bが配置され
た様子を示した断面図である。
3a、3bをベースフィルム13の所定の位置に配置す
る。ここで、ベースフィルム13とは、ヒートシンク3
a、3bを位置決めして配置するために使用するフィル
ムであり、その材質としては、ある程度の平坦性を有
し、後述する樹脂封止時の熱によって変形しないもので
あれば特に制限なく使用できる。
した平面図である。図8に示すように、ベースフィルム
13には、ヒートシンク3a、3bの配置位置を示すマ
ーキング13a、13bが印刷されており、ヒートシン
ク3a、3bは、このマーキング13a、13bに沿っ
て位置決めされてベースフィルム13の上面に配置され
る。ここで、図8の(a)は、ヒートシンク3a、3b
の配置位置の各コーナをマーキング13aによって指定
した例であり、図8の(b)は、ヒートシンク3a、3
bの配置位置の各1箇所をマーキング13bによって指
定した例である。
a、3bの配置が終了すると、次に、樹脂封止工程に移
る。図9は、樹脂封止工程によって樹脂封止された様子
を示した断面図である。
レーム5a、5bよりも高い位置まで封止樹脂6が充填
され、この封止樹脂6は、ヒートシンク3a、3b、半
導体チップ4a、4b、リードフレーム5a、5bを隙
間なく封止する。ここでの封止は、例えば封止樹脂6と
して熱硬化樹脂を用いる場合、熱硬化樹脂を高温、高圧
化で軟化させ、それを封止部に送り込んだ後硬化させる
トランスファ成形等によって行う。または、ベースフィ
ルム13上に筒状の枠体を載せ、液状のエポキシ樹脂等
を封止樹脂6として充填し、硬化させることとしてもよ
い。このようにすることにより、大きな体積を樹脂封止
しなければならない場合であっても、容易に樹脂封止を
行うことが可能となる。
に移る。図10は、研磨工程によって封止樹脂6の上面
が研磨された様子を示した断面図である。
樹脂6の上面の研磨が行われる。ここでの研磨は、研磨
面6aがリードフレームにまで達し、この研磨によって
リードフレームが複数に分離される位置まで行われる。
これにより、ヒートシンク3a、3bにそれぞれ接続さ
れていた一体物のリードフレームは、ヒートシンク3a
に接続されたリードフレーム5aa、半導体チップ4a
の上面に接続されたリードフレーム5ab、5ac、ヒ
ートシンク3bに接続されたリードフレーム5ba、半
導体チップ4bの上面に接続されたリードフレーム5b
b、5bcに分離され、各リードフレーム5aa、5a
b、5ac、5ba、5bb、5bcの分離断面は、研
磨面6aの表面に露出することとなる。また、ここでの
研磨は、研磨面6aが半導体チップ4a、4bの上面か
ら十分な距離をとり、半導体チップ4a、4bの上面の
絶縁耐圧が確保できる程度にまでとどめておく。
に、導体パターン形成工程に移る。図11は、導体パタ
ーン形成工程によって、封止樹脂6の上面に導体パター
ン7が形成された様子を示した断面図である。
なわち、研磨工程によって研磨された封止樹脂6の研磨
面6aに形成され、研磨面6aの表面に露出した各リー
ドフレーム5aa、5ab、5ac、5ba、5bb、
5bcの分離断面と電気的に接続される。
パターン7のパターン精度を達成できる方法であれば、
パターン印刷、蒸着、メッキ等どのようなものでもよ
い。メッキによってパターン形成を行う場合、まず、メ
ッキ工程によって、研磨面6a前面に電極膜を形成し、
その後、エッチング工程によって、形成された電極膜を
選択的にエッチングし、導体パターン7を形成する。
配線としたが、配線の引き回しの自由度を向上させるた
め、導体パターン7を多層配線とすることとしてもよ
い。多層配線とするには、まず第1層目の電極膜を形成
し、その後エッチング工程によって電極膜を選択的にエ
ッチングして第1層目の導体パターンを形成する。続い
てこの導体パターン上を樹脂によって前面コーティング
する等して絶縁層を形成する。次に、その絶縁層のさら
に上面に第2層目の電極膜を形成し、その後エッチング
工程によってその電極を選択的にエッチングし、第2層
目の導体パターンを形成する。そして、その後もこのよ
うな工程を順次繰り返していくことにより、多層配線が
形成されることとなる。なお、各層の導体パターンの接
続は所望の位置に形成したコンタクトホールによって行
う。
に、電子部品実装工程及び外部端子接続工程に移る。図
12は、電子部品実装工程及び外部端子接続工程によっ
て、電子部品8a、8b及び外部端子9が接続された様
子を示した断面図である。
ており、この電極が導体パターン7の上面と電気的に接
続される。また、外部端子9は、その側面が導体パター
ン7の上面と電気的に接続される。これらの接続方法と
しては、接続部の電気抵抗が低く、十分な機械的な接続
強度を保ち、接続時の加熱等によって電子部品8a、8
b等を破壊せず、残留物によって電子部品8a、8bの
信頼性を低下させず、後工程となる外側樹脂封止工程時
における外側封止樹脂10の熱によって接続部が溶解し
ないようなものであれば、半田付け等特に制限なく使用
できる。
が終了すると、外側樹脂封止工程に移る。外側樹脂封止
工程では、外部端子9の一部、導体パターン7、電子部
品8a、8b及び封止樹脂6を外側封止樹脂10によっ
て封止する。封止の方法は、前述した樹脂封止工程で行
った樹脂封止と同様に、トランスファ成形、液状のエポ
キシ樹脂の充填等によって行う。
ースフィルム13を剥離させるか、或いは溶液を用いて
溶解させることにより、半導体装置1の下面にヒートシ
ンク3a、3bを露出させる。その後、そのヒートシン
ク3a、3b露出部分に絶縁層13を構成し、図1に示
した半導体装置1が完成する。なお、ここで絶縁層13
は、0.2mmから0.5mm程度の厚さに形成するこ
とが好ましく、0.3mm程度の厚さに形成すること
が、より好ましい。また、前述した樹脂封止工程後から
導体パターン形成工程後の間において、ベースフィルム
13を剥がしておき、後の外側樹脂封止工程において、
ベースフィルム13が配置されていた面も含めて樹脂封
止することとしてもよい。さらに、外側樹脂封止工程終
了後にベースフィルム13を剥がし、露出したヒートシ
ンク3a、3bの面に放熱体を取り付ける構成としても
よい。これにより、半導体チップ4a、4bの放熱性を
向上させることができる。
a、3bにリードフレームを電気的に接続し、ヒートシ
ンク3a、3bの上面に半導体チップ4a、4bを電気
的に接続して配置し、半導体チップ4a、4bの上面に
リードフレームを電気的に接続し、それらをベースフィ
ルム13の上面に配置して封止樹脂6で封止し、封止樹
脂6の上面を研磨することによって、リードフレームを
分離させつつ、その断面を研磨面に露出させ、研磨面に
露出したリードフレーム5aa、5ab、5ac、5b
a、5bb、5bcに電気的に接続した導体パターン7
を研磨面に形成し、形成した導体パターン7の上面に電
子部品8a、8bを実装し、その外部を外側封止樹脂1
0で封止することとしたため、半導体チップ4a、4b
及び電子部品8a、8bを立体的に配置することが可能
となり、構成部品の集積度を向上させ、安いコストで半
導体装置の小型化を実現することができる。
ヒートシンク及び半導体チップを配置する構成とした
が、1組のみ、或いは3組以上のヒートシンク及び半導
体チップを配置する構成としてもよい。この場合、リー
ドフレーム等の数もそれに対応して変化することとな
る。
リードフレームに電気的に接続する構成としたが、半導
体チップの上面側の電極をワイヤボンディング等によっ
てヒートシンクに接続する構成としてもよい。
ードフレームを介して導体パターンに電気的に接続する
こととしたが、少なくとも一部のヒートシンクを導体パ
ターンに電気的に接続しない構成としてもよい。
い、その上面に上述した手順に従って複数の半導体装置
を形成し、その後ダイシングによって、半導体装置ごと
に分離することとしてもよい。
ついて説明する。本形態は、第1の実施の形態の応用例
であり、封止樹脂6内部に筒体を立設する点が第1の実
施の形態と異なる。以下の説明では、第1の実施の形態
との相違点を中心に説明し、第1の実施の形態と共通す
る点については、説明を省略する。
が樹脂封止工程によって樹脂封止された様子を示した断
面図である。図13に示すように、本形態では、樹脂封
止工程時にベースフィルム13上に筒体21が立設され
た状態で封止樹脂6が充填される。この筒体は、完成し
た半導体装置20を放熱体等に取り付けるための取り付
け穴として機能する。この筒体の材質としては、金属、
樹脂等、樹脂封止工程時における熱により変形しないも
のであれば特に制限なく使用できるが、研磨工程時の研
磨の容易性を考慮し、樹脂を用いることが、なお好まし
いこのように、本形態では、筒体21を封止樹脂6の内
部に立設することとしたため、半導体装置20内の空き
スペースに取り付け穴を設けることが可能となり、装置
の小型化を図ることが可能となる。次に、本発明におけ
る第3の実施の形態について説明する。本形態も第1の
実施の形態の応用例であり、封止樹脂6内部に金属端子
を立設する点が第1の実施の形態と異なる。以下の説明
では、第1の実施の形態との相違点を中心に説明し、第
1の実施の形態と共通する点については、説明を省略す
る。図14から図16は、各製造工程における半導体装
置30の様子を示した断面図である。ここで、図14の
(a)は樹脂封止工程を、図14の(b)は研磨工程
を、図15の(a)は導体パターン形成工程を、図15
(b)は絶縁層を形成する絶縁層形成工程を、図16は
コンタクトホールを形成するコンタクトホール形成工程
をそれぞれ示している。
(a)に示すように、ベースフィルム13上に搭載され
たIC31、抵抗、チップコンデンサ等の受動部品3
2、及び同じくベースフィルム13上に立設された金属
端子33、34を、ヒートシンク3a等とともに封止樹
脂6によって樹脂封止する。次に、図14の(b)に示
すように、研磨工程において封止樹脂6の上面が研磨さ
れる。ここでの研磨は、研磨面がリードフレーム5aに
まで達し、この研磨によってリードフレーム5aが複数
に分離されるところまで行う。この研磨工程によって、
リードフレーム5aは、リードフレーム5aa、5ab
に分離され、分離されたリードフレーム5aa、5a
b、及び金属端子19a、19bの一部が研磨面の表面
に露出することとなる。封止樹脂6の上面の研磨が終了
すると、次に、図15の(a)に示す導体パターン形成
工程に移る。導体パターン7は、封止樹脂6の研磨工程
によって研磨された封止樹脂6の研磨面表面に形成さ
れ、リードフレーム5aa、5ab及び金属端子19
a、19bの研磨面表面への露出部は、形成された導体
パターン7と電気的に接続される。導体パターン7の形
成が終了すると、次に絶縁層形成工程に移る。絶縁層形
成工程では、まず、ベースフィルム13の剥離が行わ
れ、その剥離部分に図15の(b)に示すような絶縁層
2が形成される。
タクトホール形成工程に移る。この工程では、図16に
示すように、絶縁層2の金属端子33、34、IC31
及び受動部品32が配置される位置に孔開けを行い、コ
ンタクトホール35a〜35fを形成する。コンタクト
ホール35a〜35fの内壁には、メッキ等により銅等
の導体膜が形成され、絶縁層2の金属端子33、34、
IC31及び受動部品32は、このコンタクトホール3
5a〜35fの内壁に形成された導体膜を介し、外部と
導体接続されることとなる。このように、本形態では、
封止樹脂6の内部に金属端子33、34を設け、コンタ
クトホール35a〜35fによって、金属端子33、3
4、IC31及び受動部品32を外部と導体接続するこ
ととしたため、絶縁層2a側での回路接続が可能とな
る。また、封止樹脂6内部に設けられた金属端子19
a、19bは、封止樹脂の研磨面側及び絶縁層2側の両
面に露出することになるので、該両面の回路接続が可能
となる。これらにより、回路配置及び回路構成の設計の
自由度が向上する。
構成することとしたが、多層の導体パターン7を構成す
ることとしてもよい。この場合、図15(a)に示した
導体パターン形成工程の後に、導体パターン7の上面を
絶縁層(封止樹脂6と同材料、封止樹脂6と同系のエポ
キシ樹脂が好ましいがポリイミド樹脂でもよい)で覆
い、その絶縁層上にメッキ等により金属膜を形成し、こ
の金属膜をパターニングして第2の導体パターンを形成
する。形成された第2の導体パターンは、第1の導体パ
ターン7にコンタクトホールによって接続することとし
てもよく、また、さらに絶縁層及び導体パターンを積層
していくこととしてもよい。このように多層の導体パタ
ーンを形成することにより、回路パターンの引き回しの
自由度が向上する。
の後に、コンタクトホール側に多層の導体パターンを形
成することとしてもよい。このようにすることにより、
例えば、基準電位点の配線パターンを封止樹脂6の内部
に形成し、封止樹脂6の下面側に制御回路の多層パター
ンを形成し、上面側に半導体チップの主回路の多層パタ
ーンを形成し、制御回路と主回路を分離することも可能
である。
ついて説明する。本形態は、本発明を用いた実際の回路
構成例である。図17は、本発明の構成を用いて形成し
たインバータ装置の回路構成図である。
41fが、それぞれフリーホイリングダイオード42a
〜42fと逆向き(コレクタとカソードとを接続)に並
列接続され、IGBT41aとIGBT41b、IGB
T41cとIGBT41d、IGBT41eとIGBT
41fが、それぞれ直列接続されている。また、IGB
T41a、41c、41eのコレクタ端子は一方の入力
端子Pに、IGBT21b、21d、21fのエミッタ
端子は他方の入力端子Nに、それぞれ接続されており、
IGBT41aとIGBT41bの接続点が出力端子U
となり、IGBT21cとIGBT21dの接続点が出
力端子Vとなり、IGBT21eとIGBT21fの接
続点が出力端子Wとなっている。
とフリーホイリングダイオード42aとを、本発明の構
成によって配置した単体ユニット43aを示した平面図
である。
ートシンクの上に、IGBT41aとフリーホイリング
ダイオード42aが点線で示すように搭載されている。
IGBT41aのコレクタ及びフリーホイリングダイオ
ード42aのカソードは共通となるため、これらは図示
していないヒートシンク上で電気的に接続されており、
リードフレームによって導出されたコレクタ端子、ゲー
ト端子、エミッタ端子及びアノード端子は、研磨工程で
の研磨によって単体ユニット43aの表面に露出してい
る。
BT41b〜41fとフリーホイリングダイオード42
b〜42fの組み合わせによってそれぞれ同様に構成さ
れる単体ユニット43b〜43fを用い、図17に示し
た回路構成を実現した半導体装置40を示した平面図で
ある。
43fをつなぐ配線パターン44を簡略的に示してお
り、また、制御端子であるゲート端子と入出力端子であ
るコレクタ、エミッタ端子とを振り分けて配置している
が、特にこの構成にとらわれることなく、任意にパター
ン設計してもよい。
半導体装置40とは異なる位置に配置し、図17に示し
た回路構成を実現した半導体装置50を示した平面図で
ある。
出力端子とを振り分けてないので、配線パターン54の
配置が容易である。図21は、センス端子付きの単体ユ
ニットとその制御ICとを搭載した半導体装置60の構
成を示した平面図である。
3a〜63fには、制御用IC61a〜61dを回路的
に接続するための配線パターン64がパターニングされ
ている。また、半導体装置60の両端には、半導体装置
60を取り付けるための取り付け孔62a、62bが設
けられている。
す。図22に示すように、単体ユニット63a〜63f
は、それぞれ電流センス用のエミッタ端子を備えたIG
BT及びフリーホイリングダイオードによって構成され
ており、制御IC61a〜61dにそれぞれ接続されて
いる。なお、この例では、下アーム側の単体ユニット6
3b、63d、63fが有する各IGBTのエミッタ側
の接地電位は共通となっているため、下アーム側の制御
用IC61dは1つとなっているが、上アーム側と同じ
く個々に分割したものでもよい。
用の抵抗Ra〜Rfが接続されており、IGBTの主エ
ミッタ端子と電流センス用エミッタ端子とゲート端子と
が各制御IC61a〜61dに接続されている。制御I
C61a〜61dには、さらに2本の電源端子(高電位
と低電位)と信号端子が接続されている。なお、インバ
ータの回路動作については省略するが、かかるインバー
タ回路においては、それぞれの配線パターン間に形成さ
れる寄生容量を考慮しなければならない。
タ回路を構成した様子を示した平面図である。図23で
は、6個の単体ユニットによって構成される3相インバ
ータの構成のうち、1相分の単体ユニットの表示を省略
し、2相分の単体ユニット73a〜73dのみを示して
いる。ここで、Pは直流入力の高電位側端子であり、N
は直流入力の接地側端子であり、U、V、Wはインバー
タの出力端子である。
子(G)、センス端子(Se)の他、図示してない制御
用ICの電源端子(Vcc、0V)、入力端子が接続され
る。この図に示すように、一方側に主端子(P、U、
V、W、N)を設け、他方側に制御端子71を設ける構
成とした場合、回路配置において配線が交差する部分が
必ず生じる。この交差した配線部分の寄生容量が信号に
影響を与え、誤動作を生じる場合がある。つまり、3相
インバータでは、上側のIGBTのエミッタ電位は、上
側のIGBT及び下側のIGBTのスイッチング動作に
応じて異なるタイミングで変化し、上側のIGBTのエ
ミッタに接続されている配線パターンの電位は常時変動
することとなる。そのため、例えば、端子Vに接続され
た配線と単体ユニット26cのゲート端子(G)、セン
ス端子(Se)に接続された配線の交差する部分では、
端子Vの電位の変動に起因する寄生容量によってノイズ
がゲート端子(G)、センス端子(Se)に接続された
配線に加わる可能性がある。
配線とした時には、接地電位の配線パターンをシールド
パターンとし、このシールドパターンを挟んで主回路
(コレクタ・エミッタ)のパターンと制御回路のパター
ン(ゲート・センス)とを設けるようにする。図24で
は下側のIGBT81aに接続される配線パターン82
をシールドパターンとしている。ここでIGBT81b
は上側のIGBTである。また、各IGBT81a、8
1bの下にはヒートシンク82a、82bが配置されて
いる。
ターンが設けられている。すなわち、上側の単体ユニッ
ト61a、61b、61cに対して、個々にシールドパ
ターン65a,65b,65cが設けられている。シー
ルドパターン65a、65b、65cの電位は、制御用
IC61a、61b、61cの基準電位である0Vの端
子と同電位とされている。これにより、IGBTのゲー
トに加えられる信号がノイズの影響を受けることが防止
される。同じく下側の単体ユニット63b、63d、6
3fに対してはシールドパターン65dが設けられる。
このシールドパターン65dの電位は、制御用IC61
dの基準電位(接地電位)である0Vの端子と同電位と
されている。これらのシールドパターンを間に挟んで電
源関係の配線パターンと入力信号の配線パターンを分け
ることにより、配線パターン間の寄生容量を通って異な
る配線パターンに通流するノイズ電流の値を低減でき
る。この結果、個別駆動回路の誤動作の発生を防止する
ことができ、アーム短絡等の事故につながる危険を排除
することができ、信頼性が向上する。
を構成した半導体装置90を示した断面図である。半導
体装置90は、封止樹脂6の上面に形成した導体パター
ン7a上に、絶縁層2b、及び第2の導体パターン7b
が形成され、さらにその上部に、絶縁層2c、第3の導
体パターン7cが形成されている。そして、導体パター
ン7cにはIC91aと受動部品91b及び外部端子9
が接続されている。この導体パターン7aと7b、及び
導体パターン7bと7cは、それぞれ各絶縁層2b、2
cを挟んで互いに対向する部分を持っており、この互い
に対向する部分がコンデンサと同等の構成を備えること
になる。
では、ヒートシンクを配置し、ヒートシンクの上面に半
導体チップを電気的に接続して配置し、ヒートシンク及
び半導体チップにリードフレームを電気的に接続し、そ
れらを封止樹脂で封止し、リードフレームに電気的に接
続した導体パターンを封止樹脂の上面に形成することと
したため、半導体チップ及び電子部品を立体的に配置す
ることが可能となり、構成部品の集積度を向上させ、安
いコストで半導体装置の小型化を実現することが可能と
なる。
は、ヒートシンクにリードフレームを電気的に接続し、
ヒートシンクの上面に半導体チップを電気的に接続して
配置し、半導体チップにリードフレームを電気的に接続
し、それらをベースフィルムの上面に配置して封止樹脂
で封止し、封止樹脂の上面を研磨することによって、そ
の一部を研磨面に露出させ、研磨面に露出したリードフ
レームに電気的に接続した導体パターンを封止樹脂の上
面に形成することとしたため、半導体チップ及び電子部
品を立体的に配置することが可能となり、構成部品の集
積度を向上させ、安いコストで小型化を実現した半導体
装置を製造することが可能となる。
レームが取り付けられたヒートシンクの様子を示した斜
視図である。
プが取り付けられたヒートシンクの様子を示した斜視図
である。
配置された様子を示した断面図である。
る。
した断面図である。
た様子を示した断面図である。
上面に導体パターンが形成された様子を示した断面図で
ある。
って、電子部品及び外部端子が接続された様子を示した
断面図である。
された様子を示した断面図である。
た断面図である。
た断面図である。
た断面図である。
置の回路構成図である。
を示した平面図である。
成を実現した半導体装置を示した平面図である。
成を実現した半導体装置を示した平面図である。
Cとを搭載した半導体装置の構成を示した平面図であ
る。
した様子を示した平面図である。
した概念図である。
体装置を示した断面図である。
ム 6 封止樹脂 7、7a〜7c 導体パターン 8a、8b 電子部品 9 外部端子 10 外側封止樹脂 13 ベースフィルム 21 筒体 33、34 金属端子
Claims (20)
- 【請求項1】 半導体チップが樹脂で封止される半導体
装置において、 導電性を有するヒートシンクと、 前記ヒートシンクの上面に配置され、前記ヒートシンク
の上面に電気的に接続される半導体チップと、 導電性を有し、前記半導体チップの上面の電極及び前記
ヒートシンクに電気的にそれぞれ接続されるリードフレ
ームと、 前記ヒートシンク、前記半導体チップ及びリードフレー
ムを封止する封止樹脂と、 前記封止樹脂の上面を所定量研磨して形成された研磨面
に構成され、前記リードフレームの露出端と電気的に接
続される導体パターンと、 を有することを特徴とする半導体装置。 - 【請求項2】 アルミナまたは窒化アルミを含有するエ
ポキシ樹脂からなる絶縁層が、前記ヒートシンクの下面
に構成されることを特徴とする請求項1記載の半導体装
置。 - 【請求項3】 前記絶縁層の厚さは、0.2mm〜0.
5mmであることを特徴とする請求項2記載の半導体装
置。 - 【請求項4】 前記半導体チップは、前記ヒートシンク
の上面に複数配置され、 複数配置された前記半導体チップの上面の電極は、前記
リードフレームによって電気的に連結されることを特徴
とする請求項1記載の半導体装置。 - 【請求項5】 前記導体パターンは、回路の一部を形成
する配線パターンであることを特徴とする請求項1記載
の半導体装置。 - 【請求項6】 前記配線パターンの上面に配置され、前
記配線パターンと電気的に接続される電子部品とを有す
ることを特徴とする請求項5記載の半導体装置。 - 【請求項7】 前記半導体チップはパワートランジスタ
であり、前記電子部品は前記パワートランジスタの制御
用ICであることを特徴とする請求項6記載の半導体装
置。 - 【請求項8】 前記配線パターンの上面に配置され、前
記配線パターンと電気的に接続される外部端子と、 前記外部端子の一部、前記封止樹脂、前記配線パターン
及び前記電子部品を封止する外側封止樹脂とを有するこ
とを特徴とする請求項6記載の半導体装置。 - 【請求項9】 全体としてインバータを構成することを
特徴とする請求項8記載の半導体装置。 - 【請求項10】 前記配線パターンと電気的に接続され
る外部端子の一部と、前記封止樹脂と、前記配線パター
ンとを封止する外側封止樹脂とを有することを特徴とす
る請求項5記載の半導体装置。 - 【請求項11】 前記封止樹脂内に筒体が立設されてい
ることを特徴とする請求項10記載の半導体装置。 - 【請求項12】 前記外側封止樹脂内に金属端子が立設
されていることを特徴とする請求項10記載の半導体装
置。 - 【請求項13】 前記配線パターンは、絶縁層を介して
多層に形成されることを特徴とする請求項9記載の半導
体装置。 - 【請求項14】 多層の前記配線パターンは、基準電位
点の前記配線パターンを間に挟んだ主回路の前記配線パ
ターン及び制御回路の前記配線パターンであることを特
徴とする請求項13記載の半導体装置。 - 【請求項15】 半導体チップが樹脂で封止された半導
体装置を製造する半導体装置の製造方法において、 ヒートシンクにリードフレームを電気的に接続させて取
り付けるリードフレーム取り付け工程と、 前記ヒートシンク及び前記リードフレームに半導体チッ
プを電気的に接続させて取り付ける半導体チップ取り付
け工程と、 前記リードフレーム及び前記半導体チップが取り付けら
れた前記ヒートシンクをベースフィルムの上面に配置す
るヒートシンク配置工程と、 前記リードフレーム、前記半導体チップ及び前記ヒート
シンクを封止樹脂で封止する樹脂封止工程と、 前記封止樹脂の上面を研磨し、前記リードフレームを分
割し、前記リードフレームの一部を前記封止樹脂の表面
に露出させる研磨工程と、 前記封止樹脂の表面に露出した前記リードフレームと電
気的に接続する導体パターンを前記封止樹脂の上面に形
成する導体パターン形成工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項16】 前記導体パターンは回路の一部を形成
する配線パターンであり、前記配線パターンの上面に電
子部品を実装する電子部品実装工程をさらに有すること
を特徴とする請求項15記載の半導体装置の製造方法。 - 【請求項17】 前記配線パターンの上面に外部端子を
電気的に接続する外部端子接続工程と、 前記外部端子の一部、前記封止樹脂、前記配線パターン
及び前記電子部品を封止する外側樹脂封止工程と、 をさらに有することを特徴とする請求項16記載の半導
体装置の製造方法。 - 【請求項18】 リードフレーム取り付け工程において
取り付けられる前記リードフレームは、前記ヒートシン
ク及び前記半導体チップのリードフレーム取り付け部に
対応させて折り返された折り返し部を有する一体物であ
ることを特徴とする請求項15記載の半導体装置の製造
方法。 - 【請求項19】 前記ベースフィルムは、前記樹脂封止
工程以降の工程で除去され、前記ベースフィルムの除去
後、前記ヒートシンクは、外部に露出させることを特徴
とする請求項15記載の半導体装置の製造方法。 - 【請求項20】 前記ベースフィルムの除去で露出され
たヒートシンクの露出面には、絶縁層が形成されること
を特徴とする請求項19記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000067122A JP3553849B2 (ja) | 2000-03-07 | 2000-03-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000067122A JP3553849B2 (ja) | 2000-03-07 | 2000-03-07 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001250890A true JP2001250890A (ja) | 2001-09-14 |
JP3553849B2 JP3553849B2 (ja) | 2004-08-11 |
Family
ID=18586363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000067122A Expired - Fee Related JP3553849B2 (ja) | 2000-03-07 | 2000-03-07 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3553849B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004040877A (ja) * | 2002-07-01 | 2004-02-05 | Denso Corp | 多相インバータモジュール |
JP2005223308A (ja) * | 2004-01-06 | 2005-08-18 | Mitsubishi Electric Corp | 半導体装置および半導体装置モジュール |
JP2006310629A (ja) * | 2005-04-28 | 2006-11-09 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7436672B2 (en) | 2004-09-28 | 2008-10-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacture thereof |
JP2009017730A (ja) * | 2007-07-06 | 2009-01-22 | Sanyo Electric Co Ltd | スイッチング電源 |
DE102012214917A1 (de) | 2011-08-26 | 2013-02-28 | Mitsubishi Electric Corp. | Halbleitervorrichtung und Verfahren zu deren Herstellung |
DE102012224354A1 (de) | 2012-03-09 | 2013-09-12 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
JP2014157927A (ja) * | 2013-02-15 | 2014-08-28 | Denso Corp | 半導体装置及びその製造方法 |
WO2015053142A1 (ja) * | 2013-10-09 | 2015-04-16 | 日立オートモティブシステムズ株式会社 | ドライバ基板および電力変換装置 |
US9190397B2 (en) | 2012-02-14 | 2015-11-17 | Mitsubishi Electric Corporation | Semiconductor device |
US9324630B2 (en) | 2012-02-14 | 2016-04-26 | Mitsubishi Electric Corporation | Semiconductor device |
JP2022021683A (ja) * | 2020-07-22 | 2022-02-03 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-03-07 JP JP2000067122A patent/JP3553849B2/ja not_active Expired - Fee Related
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004040877A (ja) * | 2002-07-01 | 2004-02-05 | Denso Corp | 多相インバータモジュール |
JP2005223308A (ja) * | 2004-01-06 | 2005-08-18 | Mitsubishi Electric Corp | 半導体装置および半導体装置モジュール |
JP4531500B2 (ja) * | 2004-01-06 | 2010-08-25 | 三菱電機株式会社 | 半導体装置および半導体装置モジュール |
US7436672B2 (en) | 2004-09-28 | 2008-10-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacture thereof |
JP2006310629A (ja) * | 2005-04-28 | 2006-11-09 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP4589170B2 (ja) * | 2005-04-28 | 2010-12-01 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP2009017730A (ja) * | 2007-07-06 | 2009-01-22 | Sanyo Electric Co Ltd | スイッチング電源 |
DE102012214917A1 (de) | 2011-08-26 | 2013-02-28 | Mitsubishi Electric Corp. | Halbleitervorrichtung und Verfahren zu deren Herstellung |
US11088045B2 (en) | 2011-08-26 | 2021-08-10 | Mitsubishi Electric Corporation | Semiconductor device having a cooling body with a groove |
DE102012214917B4 (de) | 2011-08-26 | 2018-09-27 | Mitsubishi Electric Corp. | Halbleitervorrichtung und Verfahren zu deren Herstellung |
US9190397B2 (en) | 2012-02-14 | 2015-11-17 | Mitsubishi Electric Corporation | Semiconductor device |
DE112012005867B4 (de) | 2012-02-14 | 2021-10-07 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
US9324630B2 (en) | 2012-02-14 | 2016-04-26 | Mitsubishi Electric Corporation | Semiconductor device |
DE112012005457B4 (de) | 2012-02-14 | 2018-07-12 | Mitsubishi Electric Corporation | Halbleitervorrichtung mit elektrisch isolierten Kommunikationsvorrichtungen zur Ansteuerung |
US8754462B2 (en) | 2012-03-09 | 2014-06-17 | Mitsubishi Electric Corporation | Semiconductor device |
DE102012224354B4 (de) | 2012-03-09 | 2021-09-30 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
DE102012224354A1 (de) | 2012-03-09 | 2013-09-12 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
JP2014157927A (ja) * | 2013-02-15 | 2014-08-28 | Denso Corp | 半導体装置及びその製造方法 |
US9742304B2 (en) | 2013-10-09 | 2017-08-22 | Hitachi Automotive Systems, Ltd. | Driver board and power converter |
JPWO2015053142A1 (ja) * | 2013-10-09 | 2017-03-09 | 日立オートモティブシステムズ株式会社 | ドライバ基板および電力変換装置 |
WO2015053142A1 (ja) * | 2013-10-09 | 2015-04-16 | 日立オートモティブシステムズ株式会社 | ドライバ基板および電力変換装置 |
JP2022021683A (ja) * | 2020-07-22 | 2022-02-03 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP7325384B2 (ja) | 2020-07-22 | 2023-08-14 | 三菱電機株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3553849B2 (ja) | 2004-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101505552B1 (ko) | 복합 반도체 패키지 및 그 제조방법 | |
EP0498446B1 (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
US7291869B2 (en) | Electronic module with stacked semiconductors | |
US9041187B2 (en) | Power semiconductor package with multiple dies | |
JP3165807B2 (ja) | 電子半導体素子、多重チップモジュール及びその列 | |
KR101622805B1 (ko) | 다양한 ic 패키징 구성들을 가진 리드리스 어레이 플라스틱 패키지 | |
JPH07263625A (ja) | 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なicチップ積層体 | |
JP2009044152A (ja) | 半導体モジュール、パワー半導体モジュール、パワー半導体構造、多層基板、パワー半導体モジュールの製造方法、および多層基板の製造方法 | |
JP2013080957A (ja) | 高密度コンタクトを有するリードレス集積回路パッケージ | |
WO2007026944A1 (ja) | 回路装置およびその製造方法 | |
KR100606295B1 (ko) | 회로 모듈 | |
EP1780791B1 (en) | Power circuit package and fabrication method | |
US11908760B2 (en) | Package with encapsulated electronic component between laminate and thermally conductive carrier | |
JP3553849B2 (ja) | 半導体装置及びその製造方法 | |
JP2004071961A (ja) | 複合モジュール及びその製造方法 | |
JP4062191B2 (ja) | 半導体装置及びその製造方法 | |
KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2004335970A (ja) | 複合電子部品 | |
JP3048707B2 (ja) | 混成集積回路 | |
JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
JP2008300390A (ja) | 半導体装置 | |
CN117913064A (zh) | 全桥封装功率模块 | |
JPH0451488Y2 (ja) | ||
JP3405718B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |