JP2001249159A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JP2001249159A JP2001249159A JP2000060298A JP2000060298A JP2001249159A JP 2001249159 A JP2001249159 A JP 2001249159A JP 2000060298 A JP2000060298 A JP 2000060298A JP 2000060298 A JP2000060298 A JP 2000060298A JP 2001249159 A JP2001249159 A JP 2001249159A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- circuit
- measurement
- terminal
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 複数のDC測定ユニットを用いて高精度かつ
高速にDC測定を行うことができる半導体試験装置を得
る。 【解決手段】 DC測定時に、被測定LSI10の1つ
の被測定端子Taに対して、1つのDC測定ユニットD
CU1におけるDCセンス回路SC及びDCフォース回
路FCをそれぞれ異なるテスターピンPm及びPm+1に対
応させて接続すると共に、該各テスターピンPm及びP
m+1をそれぞれ被測定端子Taに異なる配線12を使用
して接続するようにした。
高速にDC測定を行うことができる半導体試験装置を得
る。 【解決手段】 DC測定時に、被測定LSI10の1つ
の被測定端子Taに対して、1つのDC測定ユニットD
CU1におけるDCセンス回路SC及びDCフォース回
路FCをそれぞれ異なるテスターピンPm及びPm+1に対
応させて接続すると共に、該各テスターピンPm及びP
m+1をそれぞれ被測定端子Taに異なる配線12を使用
して接続するようにした。
Description
【0001】
【発明の属する技術分野】本発明は、ICのテストを行
う半導体試験装置に関し、特に被測定LSI等の端子に
対してDC測定を行う半導体試験装置に関する。
う半導体試験装置に関し、特に被測定LSI等の端子に
対してDC測定を行う半導体試験装置に関する。
【0002】
【従来の技術】従来、半導体試験装置では、半導体試験
装置のテストヘッドに設けられたテスターピンと被測定
LSIの端子とを接続することによって試験を行ってい
る。半導体試験装置において、該テスターピンには、所
定のファンクション試験を行うために必要なドライバ回
路、比較回路及び電流負荷回路等からなるファンクショ
ン試験装置がテスターピンごとに設けられ、所定のDC
測定を行うために必要な複数のDC測定ユニット、例え
ば8〜16台のDC測定ユニットが対応するテスターピ
ンに接続されるように構成されている。
装置のテストヘッドに設けられたテスターピンと被測定
LSIの端子とを接続することによって試験を行ってい
る。半導体試験装置において、該テスターピンには、所
定のファンクション試験を行うために必要なドライバ回
路、比較回路及び電流負荷回路等からなるファンクショ
ン試験装置がテスターピンごとに設けられ、所定のDC
測定を行うために必要な複数のDC測定ユニット、例え
ば8〜16台のDC測定ユニットが対応するテスターピ
ンに接続されるように構成されている。
【0003】図4は、このような従来の半導体試験装置
の例を示した概略の構成図であり、複数のDC測定ユニ
ットで被測定LSIを並列に測定する半導体試験装置を
示している。なお、図4では、4台のDC測定ユニット
を有する場合を例にして示している。半導体試験装置1
00は、4つのDC測定ユニット101〜104を有し
ており、該各DC測定ユニット101〜104は、リレ
ーマトリックス105によってテストヘッド106の対
応するテスターピンTP1〜TP4に適時割り当てられ
て接続される。
の例を示した概略の構成図であり、複数のDC測定ユニ
ットで被測定LSIを並列に測定する半導体試験装置を
示している。なお、図4では、4台のDC測定ユニット
を有する場合を例にして示している。半導体試験装置1
00は、4つのDC測定ユニット101〜104を有し
ており、該各DC測定ユニット101〜104は、リレ
ーマトリックス105によってテストヘッド106の対
応するテスターピンTP1〜TP4に適時割り当てられ
て接続される。
【0004】その際、テストヘッド106の構造上、各
テスターピンはそれぞれ対応する1本の配線でテストヘ
ッド106から被測定LSI107の各端子に接続され
る。このため、各DC測定ユニット101〜104にお
いて、DCセンス回路及びDCフォース回路は、それぞ
れリレーマトリックス105を経由してテストヘッド1
06内で接続され、対応するテスターピンTP1〜TP
4を介して被測定LSI107に接続される。
テスターピンはそれぞれ対応する1本の配線でテストヘ
ッド106から被測定LSI107の各端子に接続され
る。このため、各DC測定ユニット101〜104にお
いて、DCセンス回路及びDCフォース回路は、それぞ
れリレーマトリックス105を経由してテストヘッド1
06内で接続され、対応するテスターピンTP1〜TP
4を介して被測定LSI107に接続される。
【0005】このように、DC測定ユニットを各テスタ
ーピンに割り振って使用することにより、各テスターピ
ンごとにDC測定ユニットを設ける場合と比較して安価
にDC測定機構を構築することができる。また、複数台
のDC測定ユニットを使用して、被測定LSIの測定を
行う各端子を同時に測定することができるため、テスト
に要する時間を短縮することができる。また、1つのD
C測定ユニットのDCセンス回路及びDCフォース回路
に対して、テストヘッドにおけるテスターピンが1本の
伝送経路として提供される。このような構成は、テスト
ヘッドと被測定LSIとの間の伝送線路の数を減少させ
ることができるため、LSIの多ピン化に対応した半導
体試験装置として一般的なものとなっている。
ーピンに割り振って使用することにより、各テスターピ
ンごとにDC測定ユニットを設ける場合と比較して安価
にDC測定機構を構築することができる。また、複数台
のDC測定ユニットを使用して、被測定LSIの測定を
行う各端子を同時に測定することができるため、テスト
に要する時間を短縮することができる。また、1つのD
C測定ユニットのDCセンス回路及びDCフォース回路
に対して、テストヘッドにおけるテスターピンが1本の
伝送経路として提供される。このような構成は、テスト
ヘッドと被測定LSIとの間の伝送線路の数を減少させ
ることができるため、LSIの多ピン化に対応した半導
体試験装置として一般的なものとなっている。
【0006】これに対して、高精度測定を目的とした半
導体試験装置では、テストヘッド上に、高精度測定ユニ
ットのDCセンス回路に接続するためのセンス端子SE
と高精度測定ユニットのDCフォース回路に接続するた
めのフォース端子FOがテスターピンとは別に設けられ
ている場合がある。図5は、このような半導体試験装置
の例を示した概略の構成図である。図5で示した半導体
試験装置では、上記センス端子SEとフォース端子FO
を対応する配線を用いて、図5のCで示した被測定LS
Iの被測定端子でそれぞれ接続するようにした。このこ
とから、測定誤差が生じる原因となる寄生素子の影響を
受けることなくDC測定を行うことができる。
導体試験装置では、テストヘッド上に、高精度測定ユニ
ットのDCセンス回路に接続するためのセンス端子SE
と高精度測定ユニットのDCフォース回路に接続するた
めのフォース端子FOがテスターピンとは別に設けられ
ている場合がある。図5は、このような半導体試験装置
の例を示した概略の構成図である。図5で示した半導体
試験装置では、上記センス端子SEとフォース端子FO
を対応する配線を用いて、図5のCで示した被測定LS
Iの被測定端子でそれぞれ接続するようにした。このこ
とから、測定誤差が生じる原因となる寄生素子の影響を
受けることなくDC測定を行うことができる。
【0007】
【発明が解決しようとする課題】しかし、図4で示した
半導体試験装置では、各DC測定ユニットは、センス回
路とフォース回路が接続された接続部Aを基準としたD
C測定を行うことから、該接続部Aと被測定LSIの測
定端子Bとの間の伝送線路における寄生容量や寄生イン
ダクタンス等の寄生素子によって、測定誤差が生じると
いう問題があった。特に、大電流を必要とするDC測定
では、所望の測定精度を得ることができなかった。
半導体試験装置では、各DC測定ユニットは、センス回
路とフォース回路が接続された接続部Aを基準としたD
C測定を行うことから、該接続部Aと被測定LSIの測
定端子Bとの間の伝送線路における寄生容量や寄生イン
ダクタンス等の寄生素子によって、測定誤差が生じると
いう問題があった。特に、大電流を必要とするDC測定
では、所望の測定精度を得ることができなかった。
【0008】また、図5で示した半導体試験装置では、
測定ユニット数が1〜2台と極めて少なく、多数のLS
I端子を測定することを目的とした場合、高精度測定ユ
ニットとLSI端子との接続を制御するための配線やリ
レー等のスイッチ回路といったハードウェアと、該リレ
ー等を制御するプログラムといったソフトウェアが別途
必要になるという問題があった。更に、使用する測定ユ
ニット数が少ないことから、被測定LSIに対する測定
回数が増加し、測定時間が長くなるという問題があっ
た。
測定ユニット数が1〜2台と極めて少なく、多数のLS
I端子を測定することを目的とした場合、高精度測定ユ
ニットとLSI端子との接続を制御するための配線やリ
レー等のスイッチ回路といったハードウェアと、該リレ
ー等を制御するプログラムといったソフトウェアが別途
必要になるという問題があった。更に、使用する測定ユ
ニット数が少ないことから、被測定LSIに対する測定
回数が増加し、測定時間が長くなるという問題があっ
た。
【0009】本発明は、上記のような問題を解決するた
めになされたものであり、2つのテスターピンをDCセ
ンス回路及びDCフォース回路の対応する伝送線路とし
て使用することにより、複数のDC測定ユニットを用い
て高精度かつ高速にDC測定を行うことができる半導体
試験装置を得ることを目的とする。
めになされたものであり、2つのテスターピンをDCセ
ンス回路及びDCフォース回路の対応する伝送線路とし
て使用することにより、複数のDC測定ユニットを用い
て高精度かつ高速にDC測定を行うことができる半導体
試験装置を得ることを目的とする。
【0010】なお、実開平5−79484号公報では、
測定時間を長くすることなく、測定ピンに不良が発生し
た際に該不良ピン番号とデータ取り込みを行うLSIテ
スタの直流測定回路が開示され、特開平6−10980
6号公報では、半導体の電源電流を電源ラインに取り付
けた複数の抵抗を適時使用することによって、自動かつ
短時間に測定することができる半導体評価用テスタが開
示されている。また、特開平9−80114号公報で
は、CMOS・ICの電源電流の良否判定を簡単かつ高
速に行うICテスタの電流測定装置が開示されており、
特開平9−89938号公報では、多レンジの切り替え
ができ正確な測定ができるICテスタの直流測定装置が
開示されている。
測定時間を長くすることなく、測定ピンに不良が発生し
た際に該不良ピン番号とデータ取り込みを行うLSIテ
スタの直流測定回路が開示され、特開平6−10980
6号公報では、半導体の電源電流を電源ラインに取り付
けた複数の抵抗を適時使用することによって、自動かつ
短時間に測定することができる半導体評価用テスタが開
示されている。また、特開平9−80114号公報で
は、CMOS・ICの電源電流の良否判定を簡単かつ高
速に行うICテスタの電流測定装置が開示されており、
特開平9−89938号公報では、多レンジの切り替え
ができ正確な測定ができるICテスタの直流測定装置が
開示されている。
【0011】更に、特開平10−82832号公報で
は、ディジタルファンクションを試験するディジタルL
SI試験装置において、テスターピンごとに所有してい
るファンクション機能回路に転換電圧バッファ回路を使
用することで、直流特性試験機能を有するディジタルL
SIテスタを提供するディジタルLSI試験装置が開示
されている。特開平10−185988号公報では、高
速ファンクション試験を行う際の波形信号の精度を向上
させるためのテストヘッド構造を有するIC試験装置の
テストヘッドが開示されている。これらの各公報で開示
された技術は、本発明とは関連がなく異なるものであ
る。
は、ディジタルファンクションを試験するディジタルL
SI試験装置において、テスターピンごとに所有してい
るファンクション機能回路に転換電圧バッファ回路を使
用することで、直流特性試験機能を有するディジタルL
SIテスタを提供するディジタルLSI試験装置が開示
されている。特開平10−185988号公報では、高
速ファンクション試験を行う際の波形信号の精度を向上
させるためのテストヘッド構造を有するIC試験装置の
テストヘッドが開示されている。これらの各公報で開示
された技術は、本発明とは関連がなく異なるものであ
る。
【0012】
【課題を解決するための手段】この発明に係る半導体試
験装置は、被測定ICに対して、各被測定端子に直流を
印加すると共に該各被測定端子の直流特性を測定するD
C測定を行う半導体試験装置において、複数の接続端子
を使用して被測定ICの各端子と電気的接続を行う接続
部と、被測定ICの被測定端子に対して直流を印加する
DCフォース回路と、該DCフォース回路から直流が印
加された被測定端子の直流特性の測定を行うDCセンス
回路とを有するDC測定を行う複数のDC測定部と、該
DCフォース回路及びDCセンス回路における接続部の
各接続端子との接続の切り替えをそれぞれ行う接続切替
部とを備え、接続切替部は、DC測定時に、各DC測定
部におけるDCフォース回路とDCセンス回路を異なる
接続端子にそれぞれ接続すると共に、接続部は、対応す
るDCフォース回路とDCセンス回路が接続された各接
続端子を異なる配線を使用して被測定ICの1つの被測
定端子にそれぞれ接続するものである。
験装置は、被測定ICに対して、各被測定端子に直流を
印加すると共に該各被測定端子の直流特性を測定するD
C測定を行う半導体試験装置において、複数の接続端子
を使用して被測定ICの各端子と電気的接続を行う接続
部と、被測定ICの被測定端子に対して直流を印加する
DCフォース回路と、該DCフォース回路から直流が印
加された被測定端子の直流特性の測定を行うDCセンス
回路とを有するDC測定を行う複数のDC測定部と、該
DCフォース回路及びDCセンス回路における接続部の
各接続端子との接続の切り替えをそれぞれ行う接続切替
部とを備え、接続切替部は、DC測定時に、各DC測定
部におけるDCフォース回路とDCセンス回路を異なる
接続端子にそれぞれ接続すると共に、接続部は、対応す
るDCフォース回路とDCセンス回路が接続された各接
続端子を異なる配線を使用して被測定ICの1つの被測
定端子にそれぞれ接続するものである。
【0013】また、上記接続切替部は、各DC測定部ご
とにDCフォース回路とDCセンス回路を隣接する接続
端子にそれぞれ接続するようにしてもよい。
とにDCフォース回路とDCセンス回路を隣接する接続
端子にそれぞれ接続するようにしてもよい。
【0014】具体的には、上記接続切替部は、DCセン
ス回路と対応する接続端子との接続の開閉を行う第1接
続開閉部と、DCフォース回路と、対応するDCセンス
回路が接続される接続端子との接続の開閉を行う第2接
続開閉部と、DCセンス回路又はDCフォース回路のい
ずれか一方と、対応する他の接続端子との接続の開閉を
行う第3接続開閉部とを各DC測定部ごとに備えるよう
にした。
ス回路と対応する接続端子との接続の開閉を行う第1接
続開閉部と、DCフォース回路と、対応するDCセンス
回路が接続される接続端子との接続の開閉を行う第2接
続開閉部と、DCセンス回路又はDCフォース回路のい
ずれか一方と、対応する他の接続端子との接続の開閉を
行う第3接続開閉部とを各DC測定部ごとに備えるよう
にした。
【0015】上記第3接続開閉部は、DC測定時に、対
応するDCセンス回路とDCフォース回路が隣接する接
続端子に接続されるように、上記対応する接続端子との
接続の開閉を行うようにしてもよい。
応するDCセンス回路とDCフォース回路が隣接する接
続端子に接続されるように、上記対応する接続端子との
接続の開閉を行うようにしてもよい。
【0016】
【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。図1は、本発明の実
施の形態における半導体試験装置の例を示した概略の構
成図である。なお、図1では、半導体試験装置でテスト
する半導体としてLSIを例にして示している。図1に
おいて、半導体試験装置1は、被測定LSI10との接
続を行うために使用されるn本のテスターピンP1〜Pn
が設けられたテストヘッド部2と、該テストヘッド部2
を介して被測定LSIのテストを行う半導体試験部3と
で構成されている。被測定LSI10の各端子は、テス
トボード11への各配線12を介して、テストヘッド部
2上の各テスターピンP1〜Pnを経由して半導体試験装
置1に接続されている。
づいて、本発明を詳細に説明する。図1は、本発明の実
施の形態における半導体試験装置の例を示した概略の構
成図である。なお、図1では、半導体試験装置でテスト
する半導体としてLSIを例にして示している。図1に
おいて、半導体試験装置1は、被測定LSI10との接
続を行うために使用されるn本のテスターピンP1〜Pn
が設けられたテストヘッド部2と、該テストヘッド部2
を介して被測定LSIのテストを行う半導体試験部3と
で構成されている。被測定LSI10の各端子は、テス
トボード11への各配線12を介して、テストヘッド部
2上の各テスターピンP1〜Pnを経由して半導体試験装
置1に接続されている。
【0017】半導体試験部3は、複数のDC測定ユニッ
トDCU1〜DCUhと、複数のファンクション試験ユニ
ットFU1〜FUkと、リレーマトリックス21と、DC
測定ユニットDCU1〜DCUh、ファンクション試験ユ
ニットFU1〜FUk及びリレーマトリックス21の動作
制御を行って被測定LSI10に対する所定のテストを
行う制御回路22とを備えている。リレーマトリックス
21は、制御回路22からの制御信号によって、DC測
定ユニットDCU1〜DCUhと、テストヘッド部2のテ
スターピンP1〜Pnとの接続を行う。
トDCU1〜DCUhと、複数のファンクション試験ユニ
ットFU1〜FUkと、リレーマトリックス21と、DC
測定ユニットDCU1〜DCUh、ファンクション試験ユ
ニットFU1〜FUk及びリレーマトリックス21の動作
制御を行って被測定LSI10に対する所定のテストを
行う制御回路22とを備えている。リレーマトリックス
21は、制御回路22からの制御信号によって、DC測
定ユニットDCU1〜DCUhと、テストヘッド部2のテ
スターピンP1〜Pnとの接続を行う。
【0018】DC測定ユニットDCU1〜DCUhは、被
測定LSI10の所定の端子に対して直流電圧又は直流
電流を印加し、該印加した際の該端子から得られる直流
電流又は直流電圧を測定するDC測定を行う。このこと
から、DC測定ユニットDCU1〜DCUhは、被測定L
SI10の対応する被測定端子に所定の直流電圧又は所
定の直流電流を印加するDCフォース回路FCと、該D
Cフォース回路FCから印加された直流電圧に対して被
測定端子から得られる直流電流、及び該DCフォース回
路FCから印加された直流電流に対して被測定端子から
得られる直流電圧を測定するDCセンス回路SCとをそ
れぞれ備えている。
測定LSI10の所定の端子に対して直流電圧又は直流
電流を印加し、該印加した際の該端子から得られる直流
電流又は直流電圧を測定するDC測定を行う。このこと
から、DC測定ユニットDCU1〜DCUhは、被測定L
SI10の対応する被測定端子に所定の直流電圧又は所
定の直流電流を印加するDCフォース回路FCと、該D
Cフォース回路FCから印加された直流電圧に対して被
測定端子から得られる直流電流、及び該DCフォース回
路FCから印加された直流電流に対して被測定端子から
得られる直流電圧を測定するDCセンス回路SCとをそ
れぞれ備えている。
【0019】ファンクション試験ユニットFU1〜FUk
は、ドライバ、コンパレータ、ダイナミックロード等か
らなり、被測定LSI10の所定の端子に対して所定の
ファンクション試験を行う。なお、ファンクション試験
ユニットFU1〜FUkによるファンクション試験は公知
であるのでその説明を省略する。
は、ドライバ、コンパレータ、ダイナミックロード等か
らなり、被測定LSI10の所定の端子に対して所定の
ファンクション試験を行う。なお、ファンクション試験
ユニットFU1〜FUkによるファンクション試験は公知
であるのでその説明を省略する。
【0020】DC測定ユニットDCU1〜DCUhは、D
C測定時に、被測定LSI10における所定の端子に接
続されるように、リレーマトリックス21によってテス
トヘッド部2の所定のテスターピンに接続される。ま
た、ファンクション試験ユニットFU1〜FUkは、ファ
ンクション試験時に、テストヘッド部2を介して被測定
LSIの対応する端子にそれぞれ接続される。
C測定時に、被測定LSI10における所定の端子に接
続されるように、リレーマトリックス21によってテス
トヘッド部2の所定のテスターピンに接続される。ま
た、ファンクション試験ユニットFU1〜FUkは、ファ
ンクション試験時に、テストヘッド部2を介して被測定
LSIの対応する端子にそれぞれ接続される。
【0021】一方、テストヘッド部2は、半導体試験部
3の制御回路22からの制御信号に応じて、DC測定時
には、リレーマトリックス21を介してDC測定ユニッ
トDCU1〜DCUhを対応するテスターピンP1〜Pnに
接続すると共に、ファンクション試験時には、ファンク
ション試験ユニットFU1〜FUkを対応するテスターピ
ンP1〜Pnに接続する。
3の制御回路22からの制御信号に応じて、DC測定時
には、リレーマトリックス21を介してDC測定ユニッ
トDCU1〜DCUhを対応するテスターピンP1〜Pnに
接続すると共に、ファンクション試験時には、ファンク
ション試験ユニットFU1〜FUkを対応するテスターピ
ンP1〜Pnに接続する。
【0022】図2は、テストヘッド部2の構成例を示し
た図であり、図2では、説明を分かりやすくするために
2本のテスターピンPm及びPm+1に対応する部分のみを
示し、その他のテスターピンにおいても同様であること
から省略している。なお、mは、1≦m≦(n−1)の自
然数である。また、図2において、リレーマトリックス
21により、DC測定ユニットDCU1がテスターピン
Pmに、DC測定ユニットDCU2がテスターピンPm+1
に接続される場合を例にして示している。
た図であり、図2では、説明を分かりやすくするために
2本のテスターピンPm及びPm+1に対応する部分のみを
示し、その他のテスターピンにおいても同様であること
から省略している。なお、mは、1≦m≦(n−1)の自
然数である。また、図2において、リレーマトリックス
21により、DC測定ユニットDCU1がテスターピン
Pmに、DC測定ユニットDCU2がテスターピンPm+1
に接続される場合を例にして示している。
【0023】テストヘッド部2は、リレーRL1〜RL
7を備えており、該各リレーRL1〜RL7は、制御回
路22によって動作制御されている。リレーRL1〜R
L5は、単極単投の接点構成をなしており、リレーRL
6及びRL7は、単極双投の接点構成をなしている。リ
レーRL1は、DC測定ユニットDCU1のDCセンス
回路SCの入力端とリレーRL6の一方の固定接点との
接続の開閉を行い、リレーRL2は、DC測定ユニット
DCU1のDCフォース回路FCの出力端とリレーRL
6の上記一方の固定接点との接続の開閉を行う。リレー
RL6は、制御回路22からの制御信号に応じて、テス
ターピンPmを、リレーRL1とリレーRL2との接続
部又はファンクション試験ユニットFUmのいずれか一
方に接続する。
7を備えており、該各リレーRL1〜RL7は、制御回
路22によって動作制御されている。リレーRL1〜R
L5は、単極単投の接点構成をなしており、リレーRL
6及びRL7は、単極双投の接点構成をなしている。リ
レーRL1は、DC測定ユニットDCU1のDCセンス
回路SCの入力端とリレーRL6の一方の固定接点との
接続の開閉を行い、リレーRL2は、DC測定ユニット
DCU1のDCフォース回路FCの出力端とリレーRL
6の上記一方の固定接点との接続の開閉を行う。リレー
RL6は、制御回路22からの制御信号に応じて、テス
ターピンPmを、リレーRL1とリレーRL2との接続
部又はファンクション試験ユニットFUmのいずれか一
方に接続する。
【0024】同様に、リレーRL4は、DC測定ユニッ
トDCU2のDCセンス回路SCの入力端とリレーRL
7の一方の固定接点との接続の開閉を行い、リレーRL
5は、DC測定ユニットDCU2のDCフォース回路F
Cの出力端とリレーRL7の上記一方の固定接点との接
続の開閉を行う。リレーRL7は、制御回路22からの
制御信号に応じて、テスターピンPm+1を、リレーRL
4とリレーRL5との接続部又はファンクション試験ユ
ニットFUm+1のいずれか一方に接続する。また、リレ
ーRL3は、リレーマトリックス21とリレーRL2と
の接続部と、リレーRL4、RL5及びRL7が接続さ
れた接続部との接続の開閉を行う。テスターピンPmと
テスターピンPm+1は、対応する配線12によってそれ
ぞれ被測定LSI10の端子Taに接続されており、す
なわち、被測定LSI10の端子TaでテスターピンP
mとテスターピンPm+1が接続されている。
トDCU2のDCセンス回路SCの入力端とリレーRL
7の一方の固定接点との接続の開閉を行い、リレーRL
5は、DC測定ユニットDCU2のDCフォース回路F
Cの出力端とリレーRL7の上記一方の固定接点との接
続の開閉を行う。リレーRL7は、制御回路22からの
制御信号に応じて、テスターピンPm+1を、リレーRL
4とリレーRL5との接続部又はファンクション試験ユ
ニットFUm+1のいずれか一方に接続する。また、リレ
ーRL3は、リレーマトリックス21とリレーRL2と
の接続部と、リレーRL4、RL5及びRL7が接続さ
れた接続部との接続の開閉を行う。テスターピンPmと
テスターピンPm+1は、対応する配線12によってそれ
ぞれ被測定LSI10の端子Taに接続されており、す
なわち、被測定LSI10の端子TaでテスターピンP
mとテスターピンPm+1が接続されている。
【0025】このような構成において、制御回路22
は、外部から所定の命令がプログラムされ被測定LSI
10の端子Taに対してDC測定を行う場合、図2で示
しているように、リレーRL1及びRL3がオンして接
点を閉じると共に、リレーRL6及びRL7もオンして
テスターピンPm及びPm+1が対応するDC測定ユニット
DCU1及びDC測定ユニットDCU2に接続されるよう
に動作する。更に、リレーRL2,RL4,RL5がオ
フして接点が開いている状態であることから、DC測定
ユニットDCU1のDCセンス回路SCの入力端は、リ
レーRL1及びリレーRL6を介してテスターピンPm
に接続され、DC測定ユニットDCU1のDCフォース
回路FCの出力端は、リレーRL3及びリレーRL7を
介してテスターピンPm+1に接続される。
は、外部から所定の命令がプログラムされ被測定LSI
10の端子Taに対してDC測定を行う場合、図2で示
しているように、リレーRL1及びRL3がオンして接
点を閉じると共に、リレーRL6及びRL7もオンして
テスターピンPm及びPm+1が対応するDC測定ユニット
DCU1及びDC測定ユニットDCU2に接続されるよう
に動作する。更に、リレーRL2,RL4,RL5がオ
フして接点が開いている状態であることから、DC測定
ユニットDCU1のDCセンス回路SCの入力端は、リ
レーRL1及びリレーRL6を介してテスターピンPm
に接続され、DC測定ユニットDCU1のDCフォース
回路FCの出力端は、リレーRL3及びリレーRL7を
介してテスターピンPm+1に接続される。
【0026】このようにして、DC測定ユニットDCU
1によって被測定LSI10の端子Taに対するDC測
定が行われる。なお、DC測定ユニットDCU2は、D
C測定時にはテスターピンPm+1で使用しないが、他の
テスターピンで同時に使用することができる。また、フ
ァンクション試験時には、制御回路22は、リレーRL
1〜RL5をそれぞれオフさせて接点を開くと共に、リ
レーRL6及びRL7をそれぞれオフさせて、テスター
ピンPmをファンクション試験ユニットFUmに接続し、
テスターピンPm+1をファンクション試験ユニットFU
m+1に接続する。
1によって被測定LSI10の端子Taに対するDC測
定が行われる。なお、DC測定ユニットDCU2は、D
C測定時にはテスターピンPm+1で使用しないが、他の
テスターピンで同時に使用することができる。また、フ
ァンクション試験時には、制御回路22は、リレーRL
1〜RL5をそれぞれオフさせて接点を開くと共に、リ
レーRL6及びRL7をそれぞれオフさせて、テスター
ピンPmをファンクション試験ユニットFUmに接続し、
テスターピンPm+1をファンクション試験ユニットFU
m+1に接続する。
【0027】また、DC測定時に、図3で示すように、
リレーRL1,RL2,RL4,RL5がオンして接点
を閉じると共に、リレーRL6及びRL7もオンしてテ
スターピンPm及びPm+1が対応するDC測定ユニットD
CU1及びDC測定ユニットDCU2に接続されるように
動作し、更に、リレーRL3がオフして接点が開いてい
る状態にすることもできる。このようにすることによっ
て、DC測定時に、従来と同様にテスターピンPm及び
Pm+1をそれぞれ独立して使用することができ、測定精
度よりもテスト時間の短縮を図りたいとき等に有効とな
る。なお、図2及び図3では、説明を簡単にするために
テストボード11を省略して示している。
リレーRL1,RL2,RL4,RL5がオンして接点
を閉じると共に、リレーRL6及びRL7もオンしてテ
スターピンPm及びPm+1が対応するDC測定ユニットD
CU1及びDC測定ユニットDCU2に接続されるように
動作し、更に、リレーRL3がオフして接点が開いてい
る状態にすることもできる。このようにすることによっ
て、DC測定時に、従来と同様にテスターピンPm及び
Pm+1をそれぞれ独立して使用することができ、測定精
度よりもテスト時間の短縮を図りたいとき等に有効とな
る。なお、図2及び図3では、説明を簡単にするために
テストボード11を省略して示している。
【0028】このように、本実施の形態における半導体
試験装置は、DC測定時に、被測定LSI10の1つの
被測定端子Taに対して、1つのDC測定ユニットにお
けるDCセンス回路SC及びDCフォース回路FCをそ
れぞれ異なるテスターピンに対応させて接続すると共
に、該各テスターピンをそれぞれ被測定端子Taに異な
る配線12を使用して接続するようにした。このことか
ら、DC測定時に、被測定LSIと半導体試験装置との
間の配線による寄生素子の影響をなくすことができるた
め、複数のDC測定ユニットを用いて高精度かつ高速に
DC測定を行うことができる。
試験装置は、DC測定時に、被測定LSI10の1つの
被測定端子Taに対して、1つのDC測定ユニットにお
けるDCセンス回路SC及びDCフォース回路FCをそ
れぞれ異なるテスターピンに対応させて接続すると共
に、該各テスターピンをそれぞれ被測定端子Taに異な
る配線12を使用して接続するようにした。このことか
ら、DC測定時に、被測定LSIと半導体試験装置との
間の配線による寄生素子の影響をなくすことができるた
め、複数のDC測定ユニットを用いて高精度かつ高速に
DC測定を行うことができる。
【0029】なお、上記実施の形態では、リレーRL3
は、DCフォース回路FCを接続端子Pm+1に接続する
ために使用されている場合を例にして説明したが、DC
センス回路SCを接続端子Pm+1に接続するために使用
するようにしてもよい。
は、DCフォース回路FCを接続端子Pm+1に接続する
ために使用されている場合を例にして説明したが、DC
センス回路SCを接続端子Pm+1に接続するために使用
するようにしてもよい。
【0030】
【発明の効果】上記の説明から明らかなように、本発明
の半導体試験装置によれば、DC測定時に、被測定LS
Iの1つの被測定端子に対して、1つのDC測定部にお
けるDCセンス回路及びDCフォース回路をそれぞれ異
なる接続端子に対応させて接続すると共に、該各接続端
子をそれぞれ被測定端子に異なる配線を使用して接続す
るようにした。このことから、DC測定時に、被測定L
SIと半導体試験装置との間の配線による寄生素子の影
響をなくすことができるため、複数のDC測定ユニット
を用いて高精度かつ高速にDC測定を行うことができ
る。
の半導体試験装置によれば、DC測定時に、被測定LS
Iの1つの被測定端子に対して、1つのDC測定部にお
けるDCセンス回路及びDCフォース回路をそれぞれ異
なる接続端子に対応させて接続すると共に、該各接続端
子をそれぞれ被測定端子に異なる配線を使用して接続す
るようにした。このことから、DC測定時に、被測定L
SIと半導体試験装置との間の配線による寄生素子の影
響をなくすことができるため、複数のDC測定ユニット
を用いて高精度かつ高速にDC測定を行うことができ
る。
【0031】また、各DC測定部におけるDCフォース
回路とDCセンス回路を隣接する接続端子にそれぞれ接
続するようにしてもよく、このようにすることによっ
て、配線を容易に行うことができる。
回路とDCセンス回路を隣接する接続端子にそれぞれ接
続するようにしてもよく、このようにすることによっ
て、配線を容易に行うことができる。
【0032】具体的には、上記各DC測定部ごとに、D
Cセンス回路と対応する接続端子との接続の開閉を行う
第1接続開閉部と、DCフォース回路と対応するDCセ
ンス回路が接続される接続端子との接続の開閉を行う第
2接続開閉部と、DCセンス回路又はDCフォース回路
のいずれか一方と、対応する他の接続端子との接続の開
閉を行う第3接続開閉部とを備えるようにした。このこ
とから、簡単な構成で、DC測定時に、被測定LSIと
半導体試験装置との間の配線による寄生素子の影響をな
くすことができる。
Cセンス回路と対応する接続端子との接続の開閉を行う
第1接続開閉部と、DCフォース回路と対応するDCセ
ンス回路が接続される接続端子との接続の開閉を行う第
2接続開閉部と、DCセンス回路又はDCフォース回路
のいずれか一方と、対応する他の接続端子との接続の開
閉を行う第3接続開閉部とを備えるようにした。このこ
とから、簡単な構成で、DC測定時に、被測定LSIと
半導体試験装置との間の配線による寄生素子の影響をな
くすことができる。
【0033】また、DC測定時に、対応するDCセンス
回路とDCフォース回路が隣接する接続端子に接続され
るように、第3接続開閉部が対応する接続端子との接続
の開閉を行うようにしてもよく、このようにすることに
よって、簡単な構成で、各DC測定部におけるDCフォ
ース回路とDCセンス回路を隣接する接続端子にそれぞ
れ接続することができる。
回路とDCフォース回路が隣接する接続端子に接続され
るように、第3接続開閉部が対応する接続端子との接続
の開閉を行うようにしてもよく、このようにすることに
よって、簡単な構成で、各DC測定部におけるDCフォ
ース回路とDCセンス回路を隣接する接続端子にそれぞ
れ接続することができる。
【図1】 本発明の実施の形態における半導体試験装置
の例を示した概略の構成図である。
の例を示した概略の構成図である。
【図2】 図1におけるテストヘッド部2の構成例を示
した図である。
した図である。
【図3】 図1におけるテストヘッド部2の他の動作例
を示した図である。
を示した図である。
【図4】 従来の半導体試験装置の例を示した概略の構
成図である。
成図である。
【図5】 従来の半導体試験装置の他の例を示した概略
の構成図である。
の構成図である。
1 半導体試験装置 2 テストヘッド部 3 半導体試験部 10 被測定LSI 21 リレーマトリックス 22 制御回路 P1〜Pn テスターピン DCU1〜DCUh DC測定ユニット FU1〜FUk ファンクション試験ユニット SC DCセンス回路 FC DCフォース回路 RL1〜RL7 リレー
Claims (4)
- 【請求項1】 被測定ICに対して、各被測定端子に直
流を印加すると共に該各被測定端子の直流特性を測定す
るDC測定を行う半導体試験装置において、 複数の接続端子を使用して被測定ICの各端子と電気的
接続を行う接続部と、 上記ICの被測定端子に対して直流を印加するDCフォ
ース回路と、該DCフォース回路から直流が印加された
被測定端子の直流特性の測定を行うDCセンス回路とを
有する、上記DC測定を行う複数のDC測定部と、 該DCフォース回路及びDCセンス回路における上記接
続部の各接続端子との接続の切り替えをそれぞれ行う接
続切替部と、を備え、 上記接続切替部は、DC測定時に、各DC測定部におけ
るDCフォース回路とDCセンス回路を異なる接続端子
にそれぞれ接続すると共に、上記接続部は、対応するD
Cフォース回路とDCセンス回路が接続された各接続端
子を、異なる配線を使用して上記ICの1つの被測定端
子にそれぞれ接続することを特徴とする半導体試験装
置。 - 【請求項2】 上記接続切替部は、各DC測定部ごとに
DCフォース回路とDCセンス回路を隣接する上記接続
端子にそれぞれ接続することを特徴とする請求項1に記
載の半導体試験装置。 - 【請求項3】 上記接続切替部は、 DCセンス回路と対応する接続端子との接続の開閉を行
う第1接続開閉部と、 DCフォース回路と、対応するDCセンス回路が接続さ
れる接続端子との接続の開閉を行う第2接続開閉部と、 DCセンス回路又はDCフォース回路のいずれか一方
と、対応する他の接続端子との接続の開閉を行う第3接
続開閉部と、を上記各DC測定部ごとに備えることを特
徴とする請求項1又は請求項2のいずれかに記載の半導
体試験装置。 - 【請求項4】 上記第3接続開閉部は、DC測定時に、
対応するDCセンス回路とDCフォース回路が隣接する
上記接続端子に接続されるように、上記対応する接続端
子との接続の開閉を行うことを特徴とする請求項3に記
載の半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000060298A JP2001249159A (ja) | 2000-03-06 | 2000-03-06 | 半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000060298A JP2001249159A (ja) | 2000-03-06 | 2000-03-06 | 半導体試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001249159A true JP2001249159A (ja) | 2001-09-14 |
Family
ID=18580638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000060298A Pending JP2001249159A (ja) | 2000-03-06 | 2000-03-06 | 半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001249159A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008524597A (ja) * | 2004-12-17 | 2008-07-10 | テラダイン・インコーポレーテッド | パラメトリック測定ユニットを用いて被試験デバイスにおける電圧を検出する回路及び方法 |
JP2008524598A (ja) * | 2004-12-17 | 2008-07-10 | テラダイン・インコーポレーテッド | 被試験デバイスのための電源としてパラメトリック測定ユニットを使用する方法及び装置 |
-
2000
- 2000-03-06 JP JP2000060298A patent/JP2001249159A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008524597A (ja) * | 2004-12-17 | 2008-07-10 | テラダイン・インコーポレーテッド | パラメトリック測定ユニットを用いて被試験デバイスにおける電圧を検出する回路及び方法 |
JP2008524598A (ja) * | 2004-12-17 | 2008-07-10 | テラダイン・インコーポレーテッド | 被試験デバイスのための電源としてパラメトリック測定ユニットを使用する方法及び装置 |
JP4689681B2 (ja) * | 2004-12-17 | 2011-05-25 | テラダイン・インコーポレーテッド | 被試験デバイスのための電源としてパラメトリック測定ユニットを使用する方法及び装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6940271B2 (en) | Pin electronics interface circuit | |
US6331783B1 (en) | Circuit and method for improved test and calibration in automated test equipment | |
US6194911B1 (en) | Integrated circuit tester with compensation for leakage current | |
US6833722B2 (en) | Electronic circuit device with a short circuit switch using transistors and method of testing such a device | |
JP2001249159A (ja) | 半導体試験装置 | |
JP3006515B2 (ja) | Dc並列測定回路 | |
US4263545A (en) | Method of testing pulse delay time | |
JPH11190760A (ja) | 半導体試験装置 | |
JP2009288064A (ja) | 半導体試験装置及び方法 | |
JP2001091562A (ja) | 回路基板検査装置 | |
JP3556615B2 (ja) | 差動型データドライバのテスト装置及びテスト方法 | |
KR100231649B1 (ko) | 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법 | |
US11313903B2 (en) | Pin driver and test equipment calibration | |
US11340295B2 (en) | Partitioned force-sense system for test equipment | |
JP2818546B2 (ja) | 半導体集積回路 | |
JP4173229B2 (ja) | Ic試験装置 | |
JP4061533B2 (ja) | Icテスタ | |
US7141984B2 (en) | Switching circuit for current measurement range resistor and current measurement apparatus including switching circuit | |
JP2006038791A (ja) | プローバ針切り換え装置、プローバ装置および半導体素子測定方法 | |
JP3495545B2 (ja) | 溶存酸素またはpHを測定する装置 | |
JP2972515B2 (ja) | 入出力バッファテスト回路 | |
JP2942590B2 (ja) | 配線試験装置 | |
JPH10253714A (ja) | 電子部品の測定装置及びこの測定装置を用いた電子部品の測定方法 | |
JP3174895B2 (ja) | 信号選択回路のテスト方法 | |
JPS63193615A (ja) | テスト回路 |