JP2001244638A - Module with built-in circuit and its manufacturing method - Google Patents
Module with built-in circuit and its manufacturing methodInfo
- Publication number
- JP2001244638A JP2001244638A JP2000378965A JP2000378965A JP2001244638A JP 2001244638 A JP2001244638 A JP 2001244638A JP 2000378965 A JP2000378965 A JP 2000378965A JP 2000378965 A JP2000378965 A JP 2000378965A JP 2001244638 A JP2001244638 A JP 2001244638A
- Authority
- JP
- Japan
- Prior art keywords
- circuit component
- mixture
- wiring pattern
- module
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Ceramic Capacitors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、回路部品内蔵モジ
ュール及びその製造方法に関し、特に、例えば、回路部
品が電気絶縁性基板の内部に配置される回路部品内蔵モ
ジュール及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a module with a built-in circuit component and a method for manufacturing the same, and more particularly to, for example, a module with a built-in circuit component in which circuit components are arranged inside an electrically insulating substrate and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】近年、電子機器の高性能化、小型化の要
求に伴い、回路部品の高密度化、高機能化及び短配線化
が一層叫ばれている。そのため、回路部品の高密度化、
高機能化及び短配線化に対応した回路基板が要求されて
いる。回路基板を高密度化する方法としては、回路を多
層化する方法が考えられるが、従来のガラス−エポキシ
基板では、ドリルによる貫通スルーホール構造を用いる
必要があるため、高密度化実装化への対応が困難であ
る。このため、最も回路の高密度化が図れる方法とし
て、ＬＳＩ間や部品間の配線パターンを最短距離で接続
できるインナービアホール接続法の開発が各方面で進め
られている。2. Description of the Related Art In recent years, with the demand for higher performance and smaller size of electronic devices, higher density, higher function, and shorter wiring of circuit components have been further demanded. As a result, the density of circuit components has increased,
There is a demand for a circuit board that is compatible with higher functionality and shorter wiring. As a method of increasing the density of a circuit board, a method of increasing the number of circuits can be considered. However, in a conventional glass-epoxy board, it is necessary to use a through-hole structure using a drill. It is difficult to respond. For this reason, development of an inner via hole connection method capable of connecting wiring patterns between LSIs and components in the shortest distance is being advanced in various fields as a method for achieving the highest circuit density.
【０００３】インナービアホール接続法では、必要な各
層間のみの接続が可能であり、回路部品の実装性にも優
れている（特開昭６３−４７９９１号公報、特開平６−
２６８３４５号公報）。In the inner via hole connection method, only necessary layers can be connected to each other, and the mountability of circuit components is excellent (JP-A-63-47991, JP-A-6-1994).
268345).
【０００４】一方、半導体チップ等の能動部品を回路基
板の表層に実装する方法では、高密度化を進めていくう
えで限界が見えてきたため、基板に凹部を設けてその内
部に半導体チップを収納して実装する方法が提案されて
いる（特開平５−２５９３７２号公報、特開平１１−１
０３１４７号公報、特開平１１−１６３２４９号公
報）。この場合、凹部内に半導体チップが実装された
後、接続部及び半導体チップを保護するための封止樹脂
が塗布されて封止される。On the other hand, in the method of mounting active components such as a semiconductor chip on the surface layer of a circuit board, a limit has been seen in increasing the density, so that a recess is provided in the board to accommodate the semiconductor chip therein. (Japanese Patent Laid-Open No. 5-259372 and Japanese Patent Laid-Open No. 11-1)
03147, JP-A-11-163249). In this case, after the semiconductor chip is mounted in the concave portion, a sealing resin for protecting the connection portion and the semiconductor chip is applied and sealed.
【０００５】[0005]
【発明が解決しようとする課題】しかし、従来のインナ
ービアホール接続法で用いられてきた基板は、樹脂系の
材料で構成されていたため、熱伝導度が低いという問題
があった。また、回路部品内蔵モジュールでは、回路部
品の実装密度が高密度になればなるほど部品から発生す
る熱を放熱させる必要が高くなるが、従来の基板では十
分に放熱することができず、回路部品内蔵モジュールの
信頼性が低下するという問題があった。However, the substrate used in the conventional inner via hole connection method has a problem of low thermal conductivity because it is made of a resin-based material. Also, in a module with built-in circuit components, the higher the mounting density of the circuit components, the higher the need to dissipate the heat generated from the components. There was a problem that the reliability of the module was reduced.
【０００６】一方、半導体チップ等の回路部品を内蔵す
る方法のうち、基板に凹部を設けてその内部にチップを
配置し、封止樹脂で収納する方法は、基板を凹部に加工
する工程等、コストが高くなる多くの工程を必要とし、
不良品も多く発生するという問題があった。また、チッ
プを内蔵する構造であるため、基板の放熱性が要求され
るにもかかわらず、この方法ではチップ周りの放熱性を
高くすることは困難である。さらに、封止樹脂が介在す
るために、基板の特性が３次元的に均一にならず、問題
が発生し易い。On the other hand, of the methods of incorporating circuit components such as semiconductor chips, a method of providing a concave portion in a substrate, disposing a chip inside the concave portion, and housing it with a sealing resin includes a process of processing the substrate into a concave portion. It requires many steps that increase costs,
There is a problem that many defective products are generated. In addition, since the chip has a built-in structure, it is difficult to increase the heat radiation around the chip by this method, even though the heat radiation of the substrate is required. Further, since the sealing resin is interposed, the characteristics of the substrate are not three-dimensionally uniform, and a problem is likely to occur.
【０００７】但し、半導体チップ等の回路部品を基板に
埋め込む工程で内蔵すると、離型体に形成された配線パ
ターン上に実装された半導体チップを埋め込む際に、大
幅なシートの流れが発生し、予め形成していたビアの位
置が歪んだり、あるいは、チップ周りに接続された配線
パターンが断線したり、歪んだりして、実際には極めて
困難であるという問題があった。また，チップ内蔵構造
での再配線は設計上,多くの制約があった。However, if a circuit component such as a semiconductor chip is embedded in a step of embedding it in a substrate, a large sheet flow occurs when the semiconductor chip mounted on the wiring pattern formed on the release member is embedded. There is a problem that the position of the via formed in advance is distorted, or the wiring pattern connected around the chip is disconnected or distorted, which is actually extremely difficult. In addition, rewiring with a built-in chip structure has many restrictions in design.
【０００８】また、離型体が粘着性を有する有機フィル
ムである場合は、配線パターンと半導体チップとの接続
部の隙間を十分確保することができず、その接続部を封
止する封止樹脂を注入することが困難であり、接続部の
信頼性が十分得られないという問題もあった。When the release member is an organic film having an adhesive property, it is not possible to sufficiently secure a gap between the connection portion between the wiring pattern and the semiconductor chip, and the sealing resin for sealing the connection portion is not provided. Is difficult to inject, and there is also a problem that the reliability of the connection portion cannot be sufficiently obtained.
【０００９】一方、回路部品を内蔵したモジュールに於
いては、内蔵基板と回路部品との間に熱膨張係数差があ
るため、埋め込んだ状態での回路部品の信頼性保証がな
されていない。On the other hand, in a module having a built-in circuit component, the reliability of the circuit component in the embedded state cannot be guaranteed because of a difference in thermal expansion coefficient between the built-in substrate and the circuit component.
【００１０】本発明は、従来技術における前記課題を解
決するためになされたものであり、高密度で回路部品を
実装することが可能であると共に、高放熱性を有し、信
頼性の高い回路部品内蔵モジュール及びその製造方法を
提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems in the prior art, and is capable of mounting circuit components at high density, has high heat dissipation, and has high reliability. An object of the present invention is to provide a component built-in module and a method of manufacturing the same.
【００１１】[0011]
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る回路部品内蔵モジュールの構成は、無
機フィラーと熱硬化性樹脂とを含む混合物からなる電気
絶縁性基板と、前記電気絶縁性基板の少なくとも主面に
形成された複数の配線パターンと、前記電気絶縁性基板
の内部に配置され、前記配線パターンに接続された回路
部品と、前記複数の配線パターンを電気的に接続するよ
うに前記電気絶縁性基板内に形成されたインナービアと
を備えた回路部品内蔵モジュールであって、前記混合物
が、前記配線パターンと前記回路部品との接続部を封止
する第２の混合物と、前記第２の混合物を除く前記電気
絶縁性基板領域を構成する第１の混合物とからなり、前
記第１の混合物の無機フィラー含有量が前記第２の混合
物の無機フィラー含有量よりも多いことを特徴とする。In order to achieve the above object, a circuit component built-in module according to the present invention comprises: an electrically insulating substrate made of a mixture containing an inorganic filler and a thermosetting resin; A plurality of wiring patterns formed on at least the main surface of the non-conductive substrate, a circuit component disposed inside the electrically insulating substrate and connected to the wiring pattern, and electrically connecting the plurality of wiring patterns. A circuit component built-in module comprising: an inner via formed in the electrically insulating substrate; wherein the mixture is a second mixture that seals a connection between the wiring pattern and the circuit component; The first mixture constituting the electrically insulating substrate region excluding the second mixture, wherein the content of the inorganic filler in the first mixture is less than the content of the inorganic filler in the second mixture. Characterized in that more than the amount.
【００１２】この回路部品内蔵モジュールの構成によれ
ば、回路部品から発生する熱が無機フィラーによって速
やかに放熱されるため、信頼性の高い回路部品内蔵モジ
ュールを実現することができる。さらに、２種類の混合
物からなる電気絶縁性基板の中で、無機フィラーの含有
量が少ない第２の混合物が回路部品を接続する配線部を
封止する構造であるため、断線等の無い信頼性の高い配
線部が得られる。According to the configuration of the circuit component built-in module, the heat generated from the circuit component is quickly radiated by the inorganic filler, so that a highly reliable circuit component built-in module can be realized. Furthermore, since the second mixture having a low content of the inorganic filler in the electrically insulating substrate composed of the two types of mixtures has a structure in which the wiring portion connecting the circuit components is sealed, reliability without disconnection or the like is obtained. The wiring part having a high level can be obtained.
【００１３】また、無機フィラーを選択することによ
り、内蔵する回路部品に合わせて電気絶縁性基板の熱伝
導度、線熱膨張係数、誘電率、または絶縁耐圧等を変化
させることができる。従って、電気絶縁性基板の線熱膨
張係数を半導体素子とほぼ同じにすることが可能である
ため、半導体素子を内蔵した回路部品内蔵モジュールと
して好ましい。また、電気絶縁性基板の熱伝導度を向上
させることができるため、放熱を必要とする半導体素子
などを内蔵した回路部品内蔵モジュールとして好まし
い。さらに、電気絶縁性基板の誘電率を低くすることも
できるため、高周波用の回路部品内蔵モジュールとして
好ましい。Further, by selecting the inorganic filler, the thermal conductivity, the coefficient of linear thermal expansion, the dielectric constant, the withstand voltage and the like of the electrically insulating substrate can be changed in accordance with the built-in circuit components. Therefore, since the linear thermal expansion coefficient of the electrically insulating substrate can be made substantially the same as that of the semiconductor element, it is preferable as a circuit component built-in module having a built-in semiconductor element. Further, since the thermal conductivity of the electrically insulating substrate can be improved, it is preferable as a circuit component built-in module having a built-in semiconductor element or the like that requires heat radiation. Further, since the dielectric constant of the electrically insulating substrate can be reduced, it is preferable as a high-frequency circuit component built-in module.
【００１４】また、回路部品として半導体素子及びチッ
プコンデンサを含む回路部品内蔵モジュールの場合、半
導体素子とチップコンデンサとの距離を短くすることに
より、電気信号のノイズを低減することができる。ま
た、電気絶縁性基板内にインナービアを形成して両主面
の配線パターンを接続した構成とすることも好ましく、
これによれば、インナービアホール接続によって高密度
に回路部品を実装することができる。In the case of a circuit component built-in module including a semiconductor element and a chip capacitor as circuit components, noise of an electric signal can be reduced by shortening the distance between the semiconductor element and the chip capacitor. It is also preferable that the inner vias are formed in the electrically insulating substrate to connect the wiring patterns on both main surfaces,
According to this, the circuit components can be mounted at a high density by the inner via hole connection.
【００１５】さらに、一般に半導体ベアチップは、ＫＧ
Ｄ（Known Good die）の問題から取り扱い、コストに障
壁があるが、本発明の回路部品内蔵モジュールでは、回
路部品として半導体ベアチップを用いても、品質チェッ
クが容易であり有利となる。また、再配線も容易であ
り、設計上、制約の少ない多様なＬＧＡ電極を構成する
ことができる。Further, in general, semiconductor bare chips are KG
Although there is a barrier in handling and cost due to the problem of D (Known Good die), the quality check is easy and advantageous even if a semiconductor bare chip is used as the circuit component in the circuit component built-in module of the present invention. Further, rewiring is easy, and various LGA electrodes with few restrictions in design can be formed.
【００１６】また、前記本発明の回路部品内蔵モジュー
ルの構成においては、前記第２の混合物が前記配線パタ
ーンと前記第１の混合物との境界に介在しているのが好
ましい。この好ましい例によれば、回路部品の埋め込み
時において、配線パターンの断線や歪みを防止すること
ができる。特に、離型キャリア等の基材上に配線パター
ンおよび回路部品を形成し、この離型キャリアを第１の
混合物へ圧着させることにより回路部品を埋め込む場合
に、回路部品および配線パターンが第２の混合物で封止
されているので、樹脂フィルムのように伸びが生じる基
材を離型キャリアとして用いても、配線パターンの断線
や歪みが生じないという利点がある。In the configuration of the circuit component built-in module according to the present invention, it is preferable that the second mixture is interposed at a boundary between the wiring pattern and the first mixture. According to this preferred example, disconnection and distortion of the wiring pattern can be prevented when the circuit component is embedded. In particular, when forming a wiring pattern and a circuit component on a base material such as a release carrier and embedding the circuit component by press-bonding the release carrier to the first mixture, the circuit component and the wiring pattern have a second shape. Since the sealing is performed with the mixture, there is an advantage that even if a substrate that expands like a resin film is used as a release carrier, disconnection or distortion of the wiring pattern does not occur.
【００１７】また、前記本発明の回路部品内蔵モジュー
ルの構成においては、前記インナービアが導電性樹脂組
成物からなるのが好ましい。この好ましい例によれば、
製造が容易となる。この場合には、前記導電性樹脂組成
物が金、銀、銅及びニッケルからなる群から選ばれた１
つを導電性成分として含み、エポキシ樹脂を樹脂成分と
して含むのが好ましい。これらの金属は電気抵抗が低
く、また、エポキシ樹脂は耐熱性や電気絶縁性に優れて
いるからである。In the configuration of the circuit component built-in module of the present invention, it is preferable that the inner via is made of a conductive resin composition. According to this preferred example,
Manufacturing becomes easy. In this case, the conductive resin composition is selected from the group consisting of gold, silver, copper and nickel.
It is preferable to include one as a conductive component and an epoxy resin as a resin component. This is because these metals have low electric resistance, and epoxy resins have excellent heat resistance and electric insulation.
【００１８】また、前記本発明の回路部品内蔵モジュー
ルの構成においては、前記回路部品が少なくとも１つの
能動部品を含むのが好ましい。この好ましい例によれ
ば、所望の機能を有する回路部品を内蔵することができ
る。In the configuration of the circuit component built-in module according to the present invention, it is preferable that the circuit component includes at least one active component. According to this preferred example, it is possible to incorporate a circuit component having a desired function.
【００１９】この場合、前記能動部品が半導体ベアチッ
プを含み、前記半導体ベアチップが前記配線パターンに
フリップチップボンディングされていることがさらに好
ましい。さらに、前記半導体ベアチップの背面にサーマ
ルビアが形成されていることが好ましい。この好ましい
例によれば、放熱性に優れた電気絶縁性基板に加え、さ
らに半導体ベアチップの放熱性が向上するために、大量
に熱が発生する半導体ベアチップに対応させることがで
きる。In this case, it is further preferable that the active component includes a semiconductor bare chip, and the semiconductor bare chip is flip-chip bonded to the wiring pattern. Further, it is preferable that a thermal via is formed on the back surface of the semiconductor bare chip. According to this preferred example, in addition to the electrically insulating substrate having excellent heat dissipation properties, the heat dissipation properties of the semiconductor bare chips are further improved, so that it is possible to cope with semiconductor bare chips that generate a large amount of heat.
【００２０】また、前記本発明の回路部品内蔵モジュー
ルの構成においては、前記第１の混合物が無機フィラー
７０重量％〜９５重量％を含み、前記第２の混合物が無
機フィラー５０重量％〜９０重量％を含んでいるのが好
ましい。この好ましい例によれば、高密度に無機フィラ
ーが充填された第１の混合物により、回路部品から発生
する熱が速やかに放熱されるため、信頼性の高い回路部
品内蔵モジュールを実現することができる。In the configuration of the circuit component built-in module according to the present invention, the first mixture contains 70% to 95% by weight of the inorganic filler, and the second mixture contains 50% to 90% by weight of the inorganic filler. %. According to this preferred example, heat generated from the circuit component is quickly radiated by the first mixture filled with the inorganic filler at a high density, so that a highly reliable circuit component built-in module can be realized. .
【００２１】また、前記本発明の回路部品内蔵モジュー
ルの構成においては、前記無機フィラーがＡｌ2Ｏ3、Ｍ
ｇＯ、ＢＮ、ＡｌＮ及びＳｉＯ2からなる群から選ばれ
た少なくとも１つを含むのが好ましい。この好ましい例
によれば、放熱性に優れた電気絶縁性基板が得られる。
無機フィラーとしてＭｇＯを用いた場合には、電気絶縁
性基板の線熱膨張係数を大きくすることができる。ま
た、無機フィラーとしてＳｉＯ2（特に非晶質ＳｉＯ2）
を用いた場合には、電気絶縁性基板の誘電率を小さくす
ることができる。また、無機フィラーとしてＢＮを用い
た場合には、線熱膨張係数を小さくすることができる。Further, in the configuration of the circuit component built-in module of the present invention, the inorganic filler is made of Al 2 O 3 , M
It preferably contains at least one selected from the group consisting of gO, BN, AlN and SiO 2 . According to this preferred example, an electrically insulating substrate having excellent heat dissipation properties can be obtained.
When MgO is used as the inorganic filler, the coefficient of linear thermal expansion of the electrically insulating substrate can be increased. Moreover, SiO 2 (especially amorphous SiO 2 ) is used as the inorganic filler.
In the case where is used, the dielectric constant of the electrically insulating substrate can be reduced. When BN is used as the inorganic filler, the coefficient of linear thermal expansion can be reduced.
【００２２】また、前記本発明の回路部品内蔵モジュー
ルの構成においては、前記熱硬化性樹脂がエポキシ樹
脂、フェノール樹脂及びシアネート樹脂からなる群から
選ばれた少なくとも１つを含むのが好ましい。これらの
樹脂は耐熱性や電気絶縁性に優れているからである。In the configuration of the circuit component built-in module according to the present invention, it is preferable that the thermosetting resin includes at least one selected from the group consisting of an epoxy resin, a phenol resin and a cyanate resin. This is because these resins are excellent in heat resistance and electrical insulation.
【００２３】また、前記本発明の回路部品内蔵モジュー
ルの構成においては、前記配線パターンが銅を含むのが
好ましい。銅は電気抵抗が小さいため、微細な配線パタ
ーンを形成することができる。また、例えば、配線パタ
ーンとして銅箔を用いる場合には、基板に接する銅箔表
面は粗化されているのが好ましい。In the configuration of the circuit component built-in module of the present invention, it is preferable that the wiring pattern contains copper. Copper has a small electric resistance, so that a fine wiring pattern can be formed. Further, for example, when a copper foil is used as the wiring pattern, it is preferable that the surface of the copper foil in contact with the substrate is roughened.
【００２４】また、前記本発明の回路部品内蔵モジュー
ルの構成においては、前記配線パターンが銅からなる層
と金、Ｓｎ、Ｐｂ及びＮｉからなる群から選ばれた１つ
の金属を含む層の２層以上の構造を有するのが好まし
い。例えば、銅箔からなる配線パターンは、パターン形
成後の実装時の熱処理工程などで酸化される可能性があ
るが、ニッケルや金等でメッキして２層以上の構造とし
ておくことにより、酸化防止を図ることができ、かつ、
回路部品との接続信頼性も向上するからである。In the configuration of the module with a built-in circuit component according to the present invention, the wiring pattern has two layers of a layer made of copper and a layer containing one metal selected from the group consisting of gold, Sn, Pb and Ni. It is preferable to have the above structure. For example, a wiring pattern made of a copper foil may be oxidized in a heat treatment step during mounting after the pattern is formed, but the oxidation is prevented by plating with nickel, gold, or the like to form a two or more layer structure. Can be planned, and
This is because connection reliability with circuit components is also improved.
【００２５】また、前記本発明の回路部品内蔵モジュー
ルの構成においては、前記配線パターンが前記電気絶縁
性基板に埋め込まれたことが好ましい。これにより、配
線パターンが安定し、信頼性がさらに向上する。In the configuration of the circuit component built-in module of the present invention, it is preferable that the wiring pattern is embedded in the electrically insulating substrate. Thereby, the wiring pattern is stabilized, and the reliability is further improved.
【００２６】また、前記本発明の回路部品内蔵モジュー
ルの構成においては、前記配線パターンのうち取り出し
電極を除く部分が保護膜で覆われたことが好ましい。こ
の場合、さらに、保護膜の材料として、樹脂またはレジ
ストを含む材料を用いることが好ましい。この構成によ
れば、保護膜で配線パターンが拘束されることにより、
回路部品と配線パターンとの接続が安定し、信頼性がさ
らに向上する。In the configuration of the circuit component built-in module according to the present invention, it is preferable that a portion of the wiring pattern other than the lead-out electrode is covered with a protective film. In this case, it is preferable to use a material containing a resin or a resist as the material of the protective film. According to this configuration, the wiring pattern is restrained by the protective film,
The connection between the circuit component and the wiring pattern is stabilized, and the reliability is further improved.
【００２７】また、前記本発明の回路部品内蔵モジュー
ルの構成においては、前記回路部品が、チップ状の抵
抗、チップ状のコンデンサ及びチップ状のインダクタか
らなる群から選ばれた少なくとも１つの部品を含むのが
好ましい。回路部品としてチップ状の回路部品を用いる
ことにより、回路部品を電気絶縁性基板に容易に埋設す
ることができる。In the configuration of the circuit component built-in module of the present invention, the circuit component includes at least one component selected from the group consisting of a chip-shaped resistor, a chip-shaped capacitor, and a chip-shaped inductor. Is preferred. By using a chip-shaped circuit component as the circuit component, the circuit component can be easily embedded in the electrically insulating substrate.
【００２８】また、前記本発明の回路部品内蔵モジュー
ルの構成においては、前記第１の混合物の熱伝導度が１
Ｗ／ｍＫ〜１０Ｗ／ｍＫの範囲にあるのが好ましい。こ
の好ましい例によれば、セラミック基板に近い熱伝導度
が得られ、放熱性に富む基板を得ることができる。In the configuration of the circuit component built-in module of the present invention, the first mixture has a thermal conductivity of 1
It is preferably in the range of W / mK to 10 W / mK. According to this preferred example, a thermal conductivity close to that of the ceramic substrate can be obtained, and a substrate having excellent heat dissipation can be obtained.
【００２９】また、前記本発明の回路部品内蔵モジュー
ルの構成においては、前記第２の混合物の線熱膨張係数
が、前記回路部品の線熱膨張係数と前記第１の混合物の
線熱膨張係数との間の値であるのが好ましい。回路部品
と第１の混合物との間に介在する第２の混合物が、熱応
力の緩衝剤の役割を果たすからである。Further, in the configuration of the circuit component built-in module of the present invention, the linear thermal expansion coefficient of the second mixture is the linear thermal expansion coefficient of the circuit component and the linear thermal expansion coefficient of the first mixture. Preferably, the value is between This is because the second mixture interposed between the circuit component and the first mixture serves as a buffer for thermal stress.
【００３０】また、前記本発明の回路部品内蔵モジュー
ルの構成においては、少なくとも一主面に他の配線基板
が積層されて多層配線構造をなすことが好ましい。これ
により、さらに高密度に回路部品を実装することができ
る。In the configuration of the circuit component built-in module of the present invention, it is preferable that another wiring board is laminated on at least one principal surface to form a multilayer wiring structure. As a result, circuit components can be mounted at a higher density.
【００３１】この構成において、前記他の配線基板がセ
ラミック基板であることがさらに好ましい。これによ
り、セラミック基板が有する優れた高周波特性を活かす
ことによって、高性能で多機能なＲＦモジュールを実現
できる。In this configuration, it is further preferable that the other wiring substrate is a ceramic substrate. This makes it possible to realize a high-performance and multifunctional RF module by utilizing the excellent high-frequency characteristics of the ceramic substrate.
【００３２】あるいは、前記の構成において、前記他の
配線基板が、前述したいずれかの構成の回路部品内蔵モ
ジュールの１ないし複数からなることも好ましい。この
構成によれば、本発明の回路部品内蔵モジュールが複数
積層されたことにより、回路部品が高密度に実装された
信頼性の高い多層回路部品内蔵モジュールを実現するこ
とができる。Alternatively, in the above configuration, it is preferable that the other wiring board is formed of one or more of the circuit component built-in modules having any of the above-described configurations. According to this configuration, by stacking a plurality of circuit component built-in modules of the present invention, a highly reliable multilayer circuit component built-in module in which circuit components are mounted at high density can be realized.
【００３３】また、前記多層配線構造をなす回路部品内
蔵モジュールの構成においては、前記回路部品に接続さ
れた配線パターンが、前記他の配線基板が積層された主
面に位置することが好ましい。これにより、回路部品に
接続された配線パターンが前記他の配線基板に拘束され
るため、回路部品と配線パターンの接続が安定するとい
う利点がある。In the configuration of the circuit component built-in module having the multilayer wiring structure, it is preferable that a wiring pattern connected to the circuit component is located on a main surface on which the other wiring substrate is laminated. Thus, since the wiring pattern connected to the circuit component is restrained by the other wiring board, there is an advantage that the connection between the circuit component and the wiring pattern is stabilized.
【００３４】あるいは、前記回路部品に接続された配線
パターンが、前記他の配線基板が積層されていない主面
に位置し、前記配線パターンを覆う保護膜が設けられた
ことが好ましい。これにより、回路部品に接続された配
線パターンが保護膜で拘束されるため、回路部品と配線
パターンの接続が安定するという利点がある。Alternatively, it is preferable that the wiring pattern connected to the circuit component is located on a main surface on which the other wiring substrate is not laminated, and a protective film covering the wiring pattern is provided. Thereby, since the wiring pattern connected to the circuit component is restrained by the protective film, there is an advantage that the connection between the circuit component and the wiring pattern is stabilized.
【００３５】また、本発明の無線装置は、前記したいず
れかの構成の回路部品内蔵モジュールを備えたことを特
徴とする。この構成によれば、信頼性の高い無線装置を
提供できる。特に、回路部品内蔵モジュールがセラミッ
ク基板を用いたＲＦモジュールである場合、高性能で多
機能な無線装置を実現できるので、好ましい。A wireless device according to the present invention includes a circuit component built-in module having any one of the above-described configurations. According to this configuration, a highly reliable wireless device can be provided. In particular, it is preferable that the circuit component built-in module be an RF module using a ceramic substrate, because a high-performance and multifunctional wireless device can be realized.
【００３６】また、本発明の回路部品内蔵モジュールの
製造方法は、基材の一主面に形成された第１の配線パタ
ーン上に回路部品を配置及び接続し、少なくとも前記第
１の配線パターンと前記回路部品との接続部を、無機フ
ィラーと未硬化状態の熱硬化性樹脂とを含む第２の混合
物で封止する封止工程と、前記封止工程の後に、無機フ
ィラーと未硬化状態の熱硬化性樹脂とを含む第１の混合
物に、前記回路部品が形成された主面を対向させて前記
基材を押圧し、前記回路部品を前記第１の混合物に埋設
させる埋設工程とを含み、前記第１の混合物として、前
記第２の混合物より無機フィラー含有量が多い混合物を
用いることを特徴とする。Further, in the method of manufacturing a module with a built-in circuit component according to the present invention, the circuit component is arranged and connected on a first wiring pattern formed on one main surface of a base material, and at least the first wiring pattern is formed. A sealing step of sealing the connection portion with the circuit component with a second mixture containing an inorganic filler and an uncured thermosetting resin, and after the sealing step, the inorganic filler and the uncured state. A first mixture containing a thermosetting resin, and pressing the base member with the main surface on which the circuit component is formed facing the first mixture, and embedding the circuit component in the first mixture. The first mixture is a mixture having a higher inorganic filler content than the second mixture.
【００３７】この製造方法によれば、前記本発明の回路
部品内蔵モジュールを作製することができる。According to this manufacturing method, the module with built-in circuit components of the present invention can be manufactured.
【００３８】本発明の回路部品内蔵モジュールの製造方
法において、前記第１の混合物が、無機フィラー７０重
量％〜９５重量％を含み、前記第２の混合物が、無機フ
ィラー５０重量％〜９０重量％を含むことが好ましい。In the method for manufacturing a module with built-in circuit components according to the present invention, the first mixture contains 70% to 95% by weight of an inorganic filler, and the second mixture contains 50% to 90% by weight of an inorganic filler. It is preferable to include
【００３９】また、前記製造方法は、前記封止工程にお
いて、前記第１の配線パターンと前記回路部品との接続
部に、流動状態の前記第２の混合物を注入して硬化させ
ることにより、前記第１の配線パターンと前記回路部品
との接続部およびその側面部を封止することが好まし
い。この製造方法によれば、第１の配線パターン、回路
部品、および接続部の位置関係が第２の混合物により固
定されるので、埋設工程において、回路部品と第１の配
線パターンとの接続部が歪むこと等を防止でき、接続信
頼性の高い回路部品内蔵モジュールを提供できる。Further, in the manufacturing method, in the sealing step, the second mixture in a fluidized state is injected into a connection portion between the first wiring pattern and the circuit component and is cured, whereby It is preferable to seal a connection portion between the first wiring pattern and the circuit component and a side portion thereof. According to this manufacturing method, since the positional relationship between the first wiring pattern, the circuit component, and the connection portion is fixed by the second mixture, the connection portion between the circuit component and the first wiring pattern is formed in the embedding process. Distortion or the like can be prevented, and a circuit component built-in module with high connection reliability can be provided.
【００４０】前記製造方法において、前記封止工程が、
前記第１の配線パターンと前記回路部品との接続部に、
流動状態の前記第２の混合物を注入して硬化させるステ
ップと、第２の混合物をシート状に成形するステップ
と、前記シート状の第２の混合物により、前記基材上の
前記回路部品および前記第１の配線パターンの全体を覆
うステップと、加熱加圧によって前記シート状の第２の
混合物を硬化させるステップとを含むことが好ましい。
この製造方法によれば、第１の配線パターンの全体が、
第２の混合物に封止された構造となるので、埋設工程に
おいて第１の配線パターンが損傷を受けることが防止さ
れる。[0040] In the above-mentioned manufacturing method, the sealing step may include:
A connecting portion between the first wiring pattern and the circuit component,
Injecting and curing the second mixture in a flowing state, forming the second mixture into a sheet, and forming the circuit component and the circuit component on the base material by the sheet-like second mixture. Preferably, the method includes a step of covering the entire first wiring pattern and a step of curing the sheet-like second mixture by heating and pressing.
According to this manufacturing method, the entire first wiring pattern is
Since the structure is sealed with the second mixture, the first wiring pattern is prevented from being damaged in the embedding process.
【００４１】前記製造方法において、前記封止工程が、
前記第１の配線パターンと前記回路部品との接続部及び
前記第１の配線パターンの全領域に、流動状態の前記第
２の混合物を注入して硬化させるステップを含むことが
好ましい。この製造方法によっても、第１の配線パター
ンの全体が、第２の混合物に封止された構造となるの
で、埋設工程において第１の配線パターンが損傷を受け
ることが防止される。In the above manufacturing method, the sealing step may include
It is preferable that the method further includes a step of injecting and hardening the second mixture in a flowing state into a connection portion between the first wiring pattern and the circuit component and an entire region of the first wiring pattern. According to this manufacturing method as well, the entire first wiring pattern has a structure sealed with the second mixture, so that the first wiring pattern is prevented from being damaged in the embedding process.
【００４２】前記製造方法において、前記基材に孔が穿
設され、前記封止工程が、前記基材における回路部品が
配置された主面の反対面から、前記孔を介して前記第２
の混合物を注入するステップを含むことが好ましい。こ
の製造方法によれば、回路部品と第１の配線パターンと
の隙間に、第２の混合物を容易に充填させることができ
る。In the above-mentioned manufacturing method, a hole is formed in the base material, and the sealing step is performed through the hole through the second surface of the base material from a surface opposite to a main surface on which circuit components are arranged.
Preferably the step of injecting a mixture of According to this manufacturing method, the gap between the circuit component and the first wiring pattern can be easily filled with the second mixture.
【００４３】前記製造方法において、前記埋設工程の前
に、前記第１の混合物を板状に成形する工程を含むこと
が好ましい。この製造方法によれば、あらかじめ板状に
成形された第１の混合物に回路部品を埋設することによ
り、回路部品内蔵モジュールを容易に作製することがで
きる。[0043] Preferably, the manufacturing method includes a step of forming the first mixture into a plate before the embedding step. According to this manufacturing method, a circuit component built-in module can be easily manufactured by embedding circuit components in the first mixture formed in a plate shape in advance.
【００４４】前記製造方法において、前記埋設工程が、
前記第１の混合物を型に入れるステップと、前記型内の
第１の混合物に前記回路部品が形成された主面を対向さ
せて前記基材を押圧するステップと、前記第１の混合物
を前記型からはずすステップとを含むことが好ましい。
この製造方法によれば、第１の混合物を板状に成形する
工程を含む方法に比較して、第１の混合物の成形と回路
部品の埋設とを一工程で行うことができるので、工程の
簡略化を図れる。In the above-mentioned manufacturing method, the embedding step may include:
Placing the first mixture in a mold, pressing the substrate with the main surface on which the circuit components are formed facing the first mixture in the mold, and pressing the first mixture into the mold. Removing from the mold.
According to this manufacturing method, the molding of the first mixture and the embedding of the circuit components can be performed in one step as compared with the method including the step of molding the first mixture into a plate shape. It can be simplified.
【００４５】前記製造方法は、前記第１の混合物にイン
ナービアを形成する工程と、前記第１の混合物における
前記回路部品が埋設された面と反対側の面に、前記イン
ナービアを介して前記第１の配線パターンと接続される
第２の配線パターンを形成する工程とをさらに含むこと
が好ましい。これにより、高密度に回路部品を実装する
ことが可能な回路部品内蔵モジュールを提供できる。The method may further comprise forming an inner via in the first mixture, and forming the inner via on the surface of the first mixture opposite to the surface on which the circuit component is buried via the inner via. Forming a second wiring pattern connected to the first wiring pattern. Accordingly, a circuit component built-in module capable of mounting circuit components at high density can be provided.
【００４６】また、前記製造方法は、前記インナービア
を形成する工程が、前記埋設工程の後に実施され、前記
第１の混合物に対し、前記回路部品が埋設された面と反
対側の面から、前記第１の配線パターンに到達するイン
ナービア用貫通孔を形成するステップと、前記インナー
ビア用貫通孔に熱硬化性の導電性物質を充填するステッ
プとを含むことが好ましい。この製造方法によれば、埋
設工程の後にインナービアを形成することにより、歪み
のないインナービアを作成できる。Further, in the manufacturing method, the step of forming the inner via is performed after the embedding step, and the first mixture is formed from a surface opposite to a surface on which the circuit component is embedded with respect to the first mixture. Preferably, the method includes a step of forming a through hole for the inner via reaching the first wiring pattern, and a step of filling the through hole for the inner via with a thermosetting conductive material. According to this manufacturing method, the inner via without distortion can be formed by forming the inner via after the embedding step.
【００４７】また、前記導電性物質が導電性樹脂組成物
からなることが好ましい。これにより、導電性樹脂組成
物を貫通孔に充填して硬化させるという容易な工程によ
りインナービアを形成でき、回路部品内蔵モジュールの
作製が容易となる。It is preferable that the conductive substance comprises a conductive resin composition. Accordingly, the inner via can be formed by an easy process of filling the through-hole with the conductive resin composition and hardening, thereby facilitating the manufacture of the module with a built-in circuit component.
【００４８】前記製造方法において、前記インナービア
用貫通孔を形成するステップの前に、Ｘ線照射により前
記第１の配線パターンの位置を認識して前記インナービ
ア用貫通孔を形成する位置を決定するステップを含むこ
とが好ましい。この製造方法によれば、インナービアの
位置を高精度に決定できるので、接続信頼性の高い回路
部品内蔵モジュールを提供できる。In the manufacturing method, before the step of forming the through hole for the inner via, the position of the first wiring pattern is recognized by X-ray irradiation to determine the position to form the through hole for the inner via. Preferably, the method includes According to this manufacturing method, since the position of the inner via can be determined with high accuracy, it is possible to provide a circuit component built-in module with high connection reliability.
【００４９】前記製造方法において、前記埋設工程の前
に、前記第１の混合物にサーマルビア用貫通孔を形成す
る工程をさらに含み、前記インナービアを形成する工程
において、前記インナービア用貫通孔への導電性物質の
充填と同時に、前記サーマルビア用貫通孔へ熱硬化性の
熱伝導性物質を充填することが好ましい。この製造方法
によれば、回路部品まわりに放熱性の高い回路部品内蔵
モジュールを提供できる。さらに、サーマルビア用貫通
孔への熱伝導性物質およびインナービア用貫通孔への導
電性物質の充填を同時に行うことにより、工程を簡略化
できる。In the above-mentioned manufacturing method, a step of forming a through hole for a thermal via in the first mixture before the embedding step is further included, and in the step of forming the inner via, a step of forming a through hole for the inner via is performed. It is preferable to fill a thermosetting thermoconductive material into the through hole for thermal via at the same time as the electroconductive material is filled. According to this manufacturing method, it is possible to provide a circuit component built-in module having high heat dissipation around the circuit components. Further, the steps can be simplified by simultaneously filling the thermal conductive material into the thermal via through-hole and the conductive material into the inner via through-hole.
【００５０】前記製造方法において、前記サーマルビア
用貫通孔へ充填される熱伝導性物質およびインナービア
用貫通孔へ充填される導電性物質が、金属粒子と熱硬化
性樹脂とを含み、前記サーマルビア用貫通孔へ充填され
る熱伝導性物質の金属粒子の含有率が、前記インナービ
ア用貫通孔へ充填される導電性物質よりも高いことが好
ましい。また、前記製造方法において、前記サーマルビ
ア用貫通孔の径が、前記インナービア用貫通孔の径より
も大きいことが好ましい。In the above manufacturing method, the thermal conductive material filled in the thermal via through-hole and the conductive material filled in the inner via through-hole include metal particles and a thermosetting resin, It is preferable that the content ratio of the metal particles of the thermally conductive substance filled in the via hole is higher than the conductive substance filled in the inner via hole. Further, in the manufacturing method, it is preferable that a diameter of the through hole for the thermal via is larger than a diameter of the through hole for the inner via.
【００５１】前記製造方法は、前記基材として離型キャ
リアを用いることが好ましい。これにより、容易に回路
部品内蔵モジュールを提供できる。In the production method, it is preferable to use a release carrier as the base material. Thus, a circuit component built-in module can be easily provided.
【００５２】この場合、前記離型キャリアが有機フィル
ムであることがさらに好ましい。離型キャリアとして有
機フィルムを用いると、有機フィルムが絶縁材料である
ため、離型フィルム上の配線パターンに実装された回路
部品の接続導通チェックを行うことができる。In this case, it is more preferable that the release carrier is an organic film. When an organic film is used as a release carrier, the connection continuity check of a circuit component mounted on a wiring pattern on the release film can be performed because the organic film is an insulating material.
【００５３】あるいは、前記離型キャリアが金属箔であ
ることも好ましい。この場合、離型フィルムとして樹脂
フィルムを用いる場合に比較して、離型キャリアの伸び
が生じないので、埋設工程において配線パターンを歪ま
せずに転写できる。また、金属箔は、有機フィルムと異
なり粘着性を持たないので、回路部品と第１の配線パタ
ーンとの間に第２の混合物を注入する際に、第２の混合
物の流動性を阻害することがなく、回路部品と第１の配
線パターンとの接続部を第２の混合物によって隙間なく
確実に封止することが可能となる。Alternatively, it is preferable that the release carrier is a metal foil. In this case, since the release carrier does not elongate as compared with the case where a resin film is used as the release film, the wiring pattern can be transferred without being distorted in the embedding process. In addition, since the metal foil does not have adhesiveness unlike the organic film, when the second mixture is injected between the circuit component and the first wiring pattern, the fluidity of the second mixture is hindered. Therefore, the connection portion between the circuit component and the first wiring pattern can be securely sealed with no gap by the second mixture.
【００５４】また、前記金属箔に前記第１の配線パター
ンを形成する前に、前記金属箔上に剥離層を形成するス
テップを含むことがさらに好ましい。これにより、離型
キャリアの剥離が容易となる。Preferably, the method further includes a step of forming a release layer on the metal foil before forming the first wiring pattern on the metal foil. This facilitates release of the release carrier.
【００５５】前記製造方法は、前記インナービアを形成
する工程を、前記埋設工程の前に行い、前記離型キャリ
アに、前記埋設工程における第１の混合物の排出孔とな
る１または複数の孔が形成されていることが好ましい。
この製造方法によれば、埋設工程において離型キャリア
を第１の混合物に圧着させて回路部品を埋設するとき
に、回路部品が埋め込まれる部分の第１の混合物が、前
記離型キャリアの孔から排出される。これにより、埋設
工程の前にインナービアを形成しておいても、回路部品
が埋め込まれることによるインナービアの歪み量を大幅
に低減でき、接続信頼性の高い回路部品内蔵モジュール
を提供できる。In the manufacturing method, the step of forming the inner via is performed before the embedding step, and the release carrier has one or a plurality of holes serving as discharge holes for the first mixture in the embedding step. Preferably, it is formed.
According to this manufacturing method, when the release carrier is pressed against the first mixture in the embedding step to embed the circuit component, the first mixture in the portion where the circuit component is embedded is removed from the hole of the release carrier. Is discharged. Thereby, even if the inner via is formed before the embedding step, the amount of distortion of the inner via due to the embedded circuit component can be significantly reduced, and a circuit component built-in module with high connection reliability can be provided.
【００５６】また、前記製造方法において、前記基材と
して多層配線基板を用いることも好ましい。この方法に
よれば、多層配線基板の主面に形成されている配線に回
路部品を接続し、この多層配線基板を第１の混合物に圧
着させて回路部品を埋設させることにより、多層配線基
板と積層化された回路部品内蔵モジュールを提供でき
る。In the above-mentioned manufacturing method, it is also preferable to use a multilayer wiring board as the substrate. According to this method, the circuit component is connected to the wiring formed on the main surface of the multilayer wiring board, and the multilayer wiring board is press-bonded to the first mixture to embed the circuit component, whereby the multilayer wiring board and the multilayer wiring board are embedded. A laminated circuit component built-in module can be provided.
【００５７】この場合、前記多層配線基板としてセラミ
ック多層配線基板を用いることがさらに好ましい。これ
により、セラミック基板が有する優れた高周波特性を活
かすことによって、高性能かつ多機能なＲＦモジュール
を本回路部品内蔵モジュールで実現できる。In this case, it is more preferable to use a ceramic multilayer wiring board as the multilayer wiring board. This makes it possible to realize a high-performance and multifunctional RF module with the present circuit component built-in module by utilizing the excellent high-frequency characteristics of the ceramic substrate.
【００５８】また、前記製造方法において、前記第２の
配線パターンを形成する工程が、前記インナービアを形
成する工程の後に実施されると共に、前記第１の混合物
における前記回路部品が埋設された面と反対側の面に金
属箔を積層するステップと、前記第１及び第２の混合物
の熱硬化性樹脂並びに前記インナービアの導電性物質が
共に硬化する温度範囲での加熱を行うステップと、前記
金属箔を前記第２の配線パターンに成形するステップと
を含むことが好ましい。これにより、所望のパターンの
第２の配線パターンを容易に形成できる。Further, in the manufacturing method, the step of forming the second wiring pattern is performed after the step of forming the inner via, and the surface of the first mixture in which the circuit component is embedded. Laminating a metal foil on the opposite side, and heating the thermosetting resin of the first and second mixture and the conductive material of the inner via in a temperature range where both harden, Forming a metal foil into the second wiring pattern. Thereby, a second wiring pattern having a desired pattern can be easily formed.
【００５９】あるいは、前記製造方法において、前記第
２の配線パターンを形成する工程が、前記インナービア
を形成する工程の後に実施され、第２の配線パターン用
の離型キャリアの一主面に前記第２の配線パターンを形
成するステップと、前記第１の混合物における前記回路
部品が形成された主面と反対側の面に、前記第２の配線
パターンが形成された主面を対向させて前記離型キャリ
アを押圧するステップと、前記第１及び第２の混合物の
熱硬化性樹脂並びに前記インナービアの導電性物質が共
に硬化する温度範囲での加熱を行うステップと、前記離
型キャリアを剥離するステップとを含むことが好まし
い。Alternatively, in the manufacturing method, the step of forming the second wiring pattern is performed after the step of forming the inner via, and the one main surface of the release carrier for the second wiring pattern is formed on the main surface. A step of forming a second wiring pattern, and the step of forming the second mixture with the main surface of the first mixture opposite to the main surface of the first mixture on which the circuit component is formed. Pressing the release carrier; heating the thermosetting resin of the first and second mixture and the conductive material of the inner via in a temperature range where both are cured; and peeling the release carrier. And the step of performing
【００６０】この製造方法によれば、離型キャリアに形
成した配線パターンを転写する方法によって第２の配線
パターンが形成されるので、第２の配線パターンを第１
の混合物内に埋め込むことが可能となる。これにより、
第２の配線パターンが安定し、信頼性の高い回路部品内
蔵モジュールを提供できる。According to this manufacturing method, the second wiring pattern is formed by a method of transferring the wiring pattern formed on the release carrier.
Embedded in a mixture of This allows
The second wiring pattern is stable, and a highly reliable circuit component built-in module can be provided.
【００６１】前記の製造方法は、前記第１の配線パター
ンにおける取り出し電極を除く領域に、保護膜を形成す
る工程をさらに含むことが好ましい。これにより、特
に、回路部品と第１の配線パターンの接続が安定し、信
頼性をさらに向上させることができる。なお、前記保護
膜の材料として樹脂またはレジストを用いることが好ま
しい。It is preferable that the manufacturing method further includes a step of forming a protective film in a region other than the extraction electrode in the first wiring pattern. Thereby, particularly, the connection between the circuit component and the first wiring pattern is stabilized, and the reliability can be further improved. Preferably, a resin or a resist is used as the material of the protective film.
【００６２】前記の製造方法において、前記第１の配線
パターンが銅箔で形成されたことが好ましい。また、第
２の配線パターンも銅箔で形成されたことが好ましい。
この場合、さらに、前記銅箔で形成された配線パターン
上に、電解メッキによって金、Ｓｎ、Ｐｂ及びＮｉから
なる群から選ばれた少なくとも１つの金属層を形成する
工程をさらに含むことが好ましい。これにより、回路部
品と配線パターンとの接続をより強固にすることができ
る。[0062] In the above manufacturing method, it is preferable that the first wiring pattern is formed of a copper foil. Further, it is preferable that the second wiring pattern is also formed of copper foil.
In this case, the method preferably further includes a step of forming at least one metal layer selected from the group consisting of gold, Sn, Pb, and Ni on the wiring pattern formed of the copper foil by electrolytic plating. Thereby, the connection between the circuit component and the wiring pattern can be further strengthened.
【００６３】前記の製造方法において、前記封止工程お
よび前記埋設工程により得られる板状体にインナービア
を形成した後前記基材を剥離することにより回路部品内
蔵基板を作成し、前記回路部品内蔵基板を複数積層して
多層回路部品内蔵基板を作成し、前記多層回路部品内蔵
基板における前記第１の配線パターンが形成されていな
い主面に第２の配線パターンを形成することが好まし
い。この製造方法によれば、本発明の回路部品内蔵モジ
ュールを複数積層してなる多層回路部品内蔵モジュール
を提供できる。In the above-described manufacturing method, a circuit component built-in substrate is formed by forming an inner via in the plate obtained in the sealing step and the embedding step, and then peeling the base material. It is preferable that a plurality of substrates be laminated to form a multilayer circuit component built-in substrate, and that a second wiring pattern be formed on a main surface of the multilayer circuit component built-in substrate on which the first wiring pattern is not formed. According to this manufacturing method, it is possible to provide a multilayer circuit component built-in module formed by laminating a plurality of circuit component built-in modules of the present invention.
【００６４】[0064]
【発明の実施の形態】以下、実施の形態を用いて本発明
をさらに具体的に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described more specifically with reference to embodiments.
【００６５】〈第１の実施の形態〉本実施の形態は、本
発明の回路部品内蔵モジュールの一例であり、図１
（ａ）及び（ｂ）は、本実施の形態における回路部品内
蔵モジュールを示す断面図である。<First Embodiment> This embodiment is an example of a circuit component built-in module of the present invention.
(A) And (b) is sectional drawing which shows the module with a built-in circuit component in this Embodiment.
【００６６】図１（ａ）に示すように、本実施の形態の
回路部品内蔵モジュール１００は、第１の混合物１０５
と第２の混合物１０６とからなる電気絶縁性基板１０１
と、電気絶縁性基板１０１の一主面及び他主面に形成さ
れた配線パターン１０２ａ及び１０２ｂと、配線パター
ン１０２ａに接続され電気絶縁性基板１０１の内部に第
２の混合物１０６に封止された状態で配置された回路部
品１０３ａと、配線パターン１０２ａ及び１０２ｂを電
気的に接続するインナービア１０４とを含んでいる。As shown in FIG. 1A, the module 100 with a built-in circuit component according to the present embodiment has a first mixture 105.
Electrically insulating substrate 101 composed of and second mixture 106
And wiring patterns 102a and 102b formed on one main surface and the other main surface of the electrically insulating substrate 101, and connected to the wiring pattern 102a and sealed inside the electrically insulating substrate 101 with the second mixture 106. It includes a circuit component 103a arranged in a state and an inner via 104 for electrically connecting the wiring patterns 102a and 102b.
【００６７】電気絶縁性基板１０１を構成する第１の混
合物１０５及び第２の混合物１０６のそれぞれは、無機
フィラーと熱硬化性樹脂とを含む混合物である。無機フ
ィラーとしては、例えば、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、Ａ
ｌＮ又はＳｉＯ2などを用いることができる。Each of the first mixture 105 and the second mixture 106 constituting the electrically insulating substrate 101 is a mixture containing an inorganic filler and a thermosetting resin. As the inorganic filler, for example, Al 2 O 3 , MgO, BN, A
1N or SiO 2 can be used.
【００６８】第１の混合物１０５においては、無機フィ
ラーが７０重量％から９５重量％の範囲で高密度に充填
されているのが望ましい。例えば、低誘電率基板を目的
として、無機フィラーとしてＳｉＯ2を８０重量％以上
の高密度に充填すると、少なくとも１Ｗ／ｍＫの熱伝導
度を実現することができる。また、高熱伝導度基板を目
的として、無機フィラーとしてＡｌＮを９５重量％に充
填すると、１０Ｗ／ｍＫの熱伝導度を実現することがで
きる。但し、無機フィラーの充填率としては９５重量％
が上限であるため、第１の混合物１０５の熱伝導度の上
限は１０Ｗ／ｍＫとなる。In the first mixture 105, it is desirable that the inorganic filler is densely filled in a range of 70% by weight to 95% by weight. For example, when SiO 2 is filled at a high density of 80% by weight or more as an inorganic filler for the purpose of a low dielectric constant substrate, a thermal conductivity of at least 1 W / mK can be realized. Further, when AlN is filled to 95% by weight as an inorganic filler for the purpose of a high thermal conductivity substrate, a thermal conductivity of 10 W / mK can be realized. However, the filling rate of the inorganic filler is 95% by weight.
Is the upper limit, the upper limit of the thermal conductivity of the first mixture 105 is 10 W / mK.
【００６９】一方、第２の混合物１０６においては、無
機フィラーが５０重量％から９０重量％の範囲で充填さ
れ、未硬化の段階では封止樹脂として注入が可能な低粘
度であるのが望ましい。回路部品１０３ａと第１の混合
物１０５との隙間は約５０μｍと狭く、完全に注入する
ことは困難だからである。On the other hand, the second mixture 106 is preferably filled with an inorganic filler in a range of 50% by weight to 90% by weight, and has a low viscosity that can be injected as a sealing resin in an uncured stage. This is because the gap between the circuit component 103a and the first mixture 105 is as narrow as about 50 μm, and it is difficult to completely inject the mixture.
【００７０】例えば、第２の混合物１０６を低粘度にす
るために、無機フィラーの量を少なくすると、熱膨張係
数が大きくなってしまい、回路部品１０３ａが半導体チ
ップの場合には、大きな熱応力が発生してしまう。従っ
て、第２の混合物１０６の無機フィラーの量は、少なく
とも５０重量％以上であるのが望ましい。一方、無機フ
ィラーの量が９０重量％以上になると、粘度が高くなっ
て注入に時間がかかり、気泡が残って問題となる。従っ
て、第２の混合物１０６の無機フィラーの量は、９０重
量％以下であるのが望ましい。For example, if the amount of the inorganic filler is reduced to reduce the viscosity of the second mixture 106, the coefficient of thermal expansion increases, and when the circuit component 103a is a semiconductor chip, a large thermal stress is applied. Will occur. Therefore, the amount of the inorganic filler in the second mixture 106 is desirably at least 50% by weight or more. On the other hand, when the amount of the inorganic filler is 90% by weight or more, the viscosity becomes high, the injection takes a long time, and there is a problem that air bubbles remain. Therefore, the amount of the inorganic filler in the second mixture 106 is desirably 90% by weight or less.
【００７１】なお、回路部品１０３ａと第１の混合物１
０５との隙間への第２の混合物１０６の注入を容易にす
るためには、第１の混合物１０５の無機フィラーの量
と、第２の混合物１０６の無機フィラーの量との差が、
少なくとも１０重量％程度あることが好ましい。従っ
て、第１の混合物の無機フィラーの量を９０重量％〜９
５重量％程度とし、第２の混合物の無機フィラーの量を
７５重量％〜８０重量％程度とすることが、さらに好ま
しい。The circuit component 103a and the first mixture 1
05, the difference between the amount of the inorganic filler of the first mixture 105 and the amount of the inorganic filler of the second mixture 106 is
Preferably, it is at least about 10% by weight. Therefore, the amount of the inorganic filler in the first mixture is from 90% by weight to 9% by weight.
More preferably, it is about 5% by weight, and the amount of the inorganic filler in the second mixture is about 75% by weight to 80% by weight.
【００７２】各無機フィラーの平均粒子径は、０．１μ
ｍ〜１００μｍの範囲にあるのが望ましい。各熱硬化性
樹脂は、例えば、耐熱性が高いエポキシ樹脂、フェノー
ル樹脂、シアネート樹脂又はポリフェニレンエーテル樹
脂であるのが望ましい。エポキシ樹脂は、耐熱性が高い
ため特に望ましい。尚、各混合物は、さらに分散剤、着
色剤、カップリング剤又は離型剤を含んでいてもよい。The average particle size of each inorganic filler is 0.1 μm.
Preferably, it is in the range of m to 100 μm. Each thermosetting resin is desirably, for example, an epoxy resin, a phenol resin, a cyanate resin, or a polyphenylene ether resin having high heat resistance. Epoxy resins are particularly desirable because of their high heat resistance. In addition, each mixture may further contain a dispersing agent, a coloring agent, a coupling agent, or a release agent.
【００７３】なお、以降の各実施形態においても、第１
・第２の混合物としては、以上の各種条件を満たす混合
物が用いられる。In each of the following embodiments, the first embodiment
-As the second mixture, a mixture satisfying the above various conditions is used.
【００７４】配線パターン１０２ａ及び１０２ｂは、電
気導電性を有する物質からなり、例えば、銅箔や導電性
樹脂組成物からなる。配線パターンとして銅箔を用いる
場合には、例えば、電解メッキによって作製された厚さ
１２μｍ〜３５μｍ程度の銅箔を使用することができ
る。銅箔は、電気絶縁性基板１０１との接着性を向上さ
せるために、電気絶縁性基板１０１との接触面を粗化す
るのが望ましい。また、銅箔としては、接着性及び耐酸
化性を向上させるために、銅箔表面をカップリング処理
したものや、銅箔表面に錫、亜鉛又はニッケルをメッキ
したものを使用してもよい。また、銅箔表面にＳｎ−Ｐ
ｂ合金からなる半田メッキやＳｎ−Ａｇ−Ｂｉ系等のＰ
ｂフリーの半田メッキを施したものを使用してもよい。
配線パターン１０２ａ及び１０２ｂは、後に第２の実施
形態で説明するように転写法により形成すれば、電気絶
縁性基板１０１内に埋設させることができる。但し、配
線パターン１０２ａ及び１０２ｂとして、エッチング法
又は打ち抜き法によって形成された金属板のリードフレ
ームを用いて構わない。The wiring patterns 102a and 102b are made of a substance having electrical conductivity, for example, a copper foil or a conductive resin composition. When a copper foil is used as the wiring pattern, for example, a copper foil having a thickness of about 12 μm to 35 μm produced by electrolytic plating can be used. The copper foil desirably has a roughened contact surface with the electrically insulating substrate 101 in order to improve the adhesiveness with the electrically insulating substrate 101. Further, as the copper foil, a copper foil surface subjected to a coupling treatment or a copper foil surface plated with tin, zinc or nickel may be used in order to improve adhesion and oxidation resistance. In addition, Sn-P
P such as solder plating of Sn alloy or Sn-Ag-Bi system
A b-free solder plated one may be used.
The wiring patterns 102a and 102b can be embedded in the electrically insulating substrate 101 if they are formed by a transfer method as described in a second embodiment later. However, a lead frame of a metal plate formed by an etching method or a punching method may be used as the wiring patterns 102a and 102b.
【００７５】内蔵する回路部品１０３ａは、能動部品ま
たは受動部品のいずれであってもよい。能動部品として
は、例えば、トランジスタ、ＩＣ、またはＬＳＩなどの
半導体素子を用いることができる。この半導体素子は、
ベアのＳＡＷチップ等の半導体ベアチップであってもよ
い。後述の各実施形態においても同様である。また、受
動部品としては、インダクタ、コンデンサ、または抵抗
などを用いることができる。The built-in circuit component 103a may be either an active component or a passive component. As the active component, for example, a semiconductor element such as a transistor, an IC, or an LSI can be used. This semiconductor element
It may be a semiconductor bare chip such as a bare SAW chip. The same applies to each embodiment described later. In addition, as the passive component, an inductor, a capacitor, a resistor, or the like can be used.
【００７６】配線パターン１０２ａと回路部品１０３ａ
との接続部１０２ｃの形成には、例えば、フリップチッ
プボンディングが用いられる。The wiring pattern 102a and the circuit component 103a
For example, flip-chip bonding is used to form the connection portion 102c.
【００７７】インナービア１０４は、例えば、熱硬化性
の導電性物質からなる。熱硬化性の導電性物質として
は、例えば、金属粒子と熱硬化性樹脂とを混合した導電
性樹脂組成物を用いることができる。金属粒子として
は、金、銀、銅又はニッケル等を用いることができる。
金、銀、銅又はニッケルは、導電性が高いため望まし
く、銅は導電性が高くマイグレーションも少ないため特
に望ましい。熱硬化性樹脂としては、例えば、エポキシ
樹脂、フェノール樹脂、シアネート樹脂又はポリフェニ
レンエーテル樹脂を用いることができる。エポキシ樹脂
は、耐熱性が高いため特に望ましい。The inner via 104 is made of, for example, a thermosetting conductive substance. As the thermosetting conductive substance, for example, a conductive resin composition obtained by mixing metal particles and a thermosetting resin can be used. Gold, silver, copper, nickel, or the like can be used as the metal particles.
Gold, silver, copper or nickel is desirable because of high conductivity, and copper is particularly desirable because of high conductivity and low migration. As the thermosetting resin, for example, an epoxy resin, a phenol resin, a cyanate resin, or a polyphenylene ether resin can be used. Epoxy resins are particularly desirable because of their high heat resistance.
【００７８】本実施の形態の回路部品内蔵モジュール１
００においては、配線パターン１０２ａと配線パターン
１０２ｂとが、電気絶縁性基板１０１に形成されたイン
ナービア１０４によって接続される。従って、回路部品
内蔵モジュール１００では、高密度に回路部品１０３を
実装することができる。一方、回路部品を内蔵すること
によってモジュールの厚みを薄くすることを目的とする
場合、インナービアが存在せず回路部品と基板の厚みが
ほとんど等しい構造を実現できることは言うまでもな
い。Module 1 with built-in circuit components of this embodiment
At 00, the wiring pattern 102 a and the wiring pattern 102 b are connected by an inner via 104 formed on the electrically insulating substrate 101. Therefore, in the circuit component built-in module 100, the circuit components 103 can be mounted at a high density. On the other hand, when the purpose is to reduce the thickness of the module by incorporating the circuit component, it is needless to say that a structure in which the thickness of the circuit component and the substrate are almost equal without the inner via can be realized.
【００７９】また、回路部品内蔵モジュール１００にお
いては、電気絶縁性基板１０１に含まれる無機フィラー
によって回路部品で発生した熱が速やかに伝導される。
従って、信頼性の高い回路部品内蔵モジュールを実現す
ることができる。In the circuit component built-in module 100, the heat generated in the circuit components is quickly conducted by the inorganic filler contained in the electrically insulating substrate 101.
Therefore, a highly reliable circuit component built-in module can be realized.
【００８０】また、回路部品内蔵モジュール１００にお
いては、電気絶縁性基板１０１に用いる無機フィラーを
選択することにより、電気絶縁性基板１０１の線膨張係
数、熱伝導度、誘電率などを容易に制御することができ
る。電気絶縁性基板１０１の線膨張係数を半導体素子と
ほぼ等しくすれば、温度変化によるクラックの発生等を
防止することができるため、信頼性の高い回路モジュー
ルを実現することができる。また、電気絶縁性基板１０
１の熱伝導性を向上させれば、高密度で回路部品を実装
した場合にも、信頼性の高い回路部品内蔵モジュールを
実現することができる。さらに、電気絶縁性基板１０１
の誘電率を低くすることにより、誘電損失の小さい高周
波回路用モジュールを実現することができる。In the circuit component built-in module 100, the coefficient of linear expansion, thermal conductivity, dielectric constant, etc. of the electrically insulating substrate 101 can be easily controlled by selecting the inorganic filler used for the electrically insulating substrate 101. be able to. If the coefficient of linear expansion of the electrically insulating substrate 101 is made substantially equal to that of the semiconductor element, it is possible to prevent the occurrence of cracks or the like due to a temperature change, so that a highly reliable circuit module can be realized. Further, the electrically insulating substrate 10
If the thermal conductivity of (1) is improved, a highly reliable circuit component built-in module can be realized even when circuit components are mounted at high density. Further, the electrically insulating substrate 101
By reducing the dielectric constant of the high-frequency circuit module, a high-frequency circuit module with small dielectric loss can be realized.
【００８１】また、回路部品内蔵モジュール１００にお
いては、電気絶縁性基板１０１によって回路部品１０３
ａを外気から遮断することができるため、湿度による信
頼性の低下を防止することができる。In the circuit component built-in module 100, the circuit component 103 is formed by the electrically insulating substrate 101.
Since a can be shielded from the outside air, a decrease in reliability due to humidity can be prevented.
【００８２】また、回路部品内蔵モジュール１００にお
いては、電気絶縁性基板１０１の材料として無機フィラ
ーと熱硬化性樹脂との混合物を用いているため、セラミ
ック基板と異なり、高温で焼成する必要がなく、製造が
容易となる。Further, in the circuit component built-in module 100, since the mixture of the inorganic filler and the thermosetting resin is used as the material of the electrically insulating substrate 101, it is not necessary to fire at a high temperature unlike the ceramic substrate. Manufacturing becomes easy.
【００８３】尚、図１（ａ）に示した回路部品内蔵モジ
ュール１００においては、配線パターン１０２ａが電気
絶縁性基板１０１に埋設されていない場合を示している
が、配線パターン１０２ａは電気絶縁性基板１０１に埋
設されていてもよい。In the circuit component built-in module 100 shown in FIG. 1A, the case where the wiring pattern 102a is not buried in the electrically insulating substrate 101 is shown. It may be embedded in 101.
【００８４】また、図１（ａ）に示した回路部品内蔵モ
ジュール１００においては、配線パターン１０２ａ上に
回路部品が実装されていない場合を示しているが、配線
パターン１０２ａ上に回路部品を実装してもよく、さら
に回路部品内蔵モジュールを樹脂モールドしてもよい。
配線パターン１０２ａ上に回路部品を実装することによ
り、さらに高密度に回路部品を実装することが可能とな
る。Further, in the circuit component built-in module 100 shown in FIG. 1A, the case where no circuit component is mounted on the wiring pattern 102a is shown, but the circuit component is mounted on the wiring pattern 102a. Alternatively, the module with built-in circuit components may be resin-molded.
By mounting the circuit components on the wiring pattern 102a, the circuit components can be mounted at a higher density.
【００８５】また、図１（ｂ）に示すように、配線パタ
ーン１０２ａのうち、取り出し配線を除く部分に、レジ
ストまたは封止樹脂による保護膜１０７を形成するとさ
らに好ましい。この構成によれば、配線パターン１０２
ａが保護膜１０７の内側に位置し、拘束される形態にな
るため、回路部品１０３ａと配線パターン１０２ａの接
続がより安定するためである。Further, as shown in FIG. 1B, it is more preferable to form a protective film 107 of a resist or a sealing resin on a portion of the wiring pattern 102a other than the lead-out wiring. According to this configuration, the wiring pattern 102
This is because a is positioned inside the protective film 107 and is restrained, so that the connection between the circuit component 103a and the wiring pattern 102a is more stable.
【００８６】さらに、一般に、ベアチップは、ＫＧＤの
問題から取り扱いおよびコストに障壁があるが、本実施
形態のように絶縁性基板にベアチップが内蔵された形態
にすると、品質チェックも容易となり有利となる。ま
た、再配線も容易であり、設計上、制約の少ない多様な
ＬＧＡ電極を構成することができる。Further, in general, the handling and cost of the bare chip are limited due to the problem of the KGD. However, when the bare chip is built in the insulating substrate as in the present embodiment, the quality check is facilitated, which is advantageous. . Further, rewiring is easy, and various LGA electrodes with few restrictions in design can be formed.
【００８７】〈第２の実施の形態〉本実施の形態におい
ては、第１の実施形態において説明した回路部品内蔵モ
ジュールの製造方法の例について説明する。本実施の形
態で用いられる材料及び回路部品は、上記第１の実施の
形態で説明したものと同じである。<Second Embodiment> In this embodiment, an example of a method for manufacturing the module with a built-in circuit component described in the first embodiment will be described. The materials and circuit components used in the present embodiment are the same as those described in the first embodiment.
【００８８】図２（ａ）〜（ｉ）は本実施の形態におけ
る回路部品内蔵モジュールの製造工程を示す断面図であ
る。FIGS. 2A to 2I are cross-sectional views showing the steps of manufacturing the module with built-in circuit components according to the present embodiment.
【００８９】まず、図２（ａ）に示すように、離型フィ
ルム２０３上に銅箔配線パターン２１１を形成し、回路
部品として、例えば半導体チップ２０４をフリップチッ
プボンディングする。離型フィルム２０３としては、所
定の粘着力を有する有機フィルム、例えば、ポリエチレ
ンテレフタレートやポリフェニレンサルファイト等を用
いてもよい。離型フィルムとして有機フィルムを使う利
点としては、有機フィルムが絶縁材料であるため、離型
フィルムと配線パターンからなる転写形成材上に実装さ
れた回路部品の接続導通チェックを行える点が挙げられ
る。First, as shown in FIG. 2A, a copper foil wiring pattern 211 is formed on a release film 203, and a semiconductor chip 204, for example, is flip-chip bonded as a circuit component. As the release film 203, an organic film having a predetermined adhesive strength, for example, polyethylene terephthalate, polyphenylene sulfite, or the like may be used. An advantage of using an organic film as a release film is that since the organic film is an insulating material, connection continuity of a circuit component mounted on a transfer forming material including a release film and a wiring pattern can be checked.
【００９０】なお、離型フィルムとして、剥離層として
適当な有機膜をコーティングした剥離層付き金属箔、例
えば、銅箔、アルミ箔等を用いてもよい。また、離型フ
ィルム２０３上で、金属メッキ層、例えば、Ｎｉメッキ
層を介して、銅箔配線パターン２１１が形成されていて
もよい。銅箔配線パターン２１１は、例えば、離型フィ
ルム２０３に銅箔を接着した後、フォトリソ工程及びエ
ッチング工程を経て形成することができる。また、銅箔
配線パターン２１１の代わりに、エッチング法又は打ち
抜き法によって形成されたリードフレームを用いてもよ
い（以下の実施の形態においても同様である）。As the release film, a metal foil with a release layer coated with an appropriate organic film as the release layer, for example, a copper foil or an aluminum foil may be used. Further, the copper foil wiring pattern 211 may be formed on the release film 203 via a metal plating layer, for example, a Ni plating layer. The copper foil wiring pattern 211 can be formed, for example, by bonding a copper foil to the release film 203 and then performing a photolithography process and an etching process. Further, a lead frame formed by an etching method or a punching method may be used instead of the copper foil wiring pattern 211 (the same applies to the following embodiments).
【００９１】半導体チップ２０４は、導電性接着剤２１
２を介して銅箔配線パターン２１１と電気的に接続され
ている。導電性接着剤２１２としては、例えば、金、
銀、銅又は銀−パラジウム合金などを熱硬化性樹脂で混
練したものを使用することができる。The semiconductor chip 204 is made of the conductive adhesive 21
2 and is electrically connected to the copper foil wiring pattern 211. Examples of the conductive adhesive 212 include gold,
A material obtained by kneading silver, copper, or a silver-palladium alloy with a thermosetting resin can be used.
【００９２】また、導電性接着剤２１２の代わりに、金
ワイヤボンディング法によって作製した金バンプ又は半
田バンプを半導体チップ２０４側に予め形成してもかま
わない。この場合、熱処理によって金又は半田を溶解す
ることにより、半導体チップ２０４を銅箔配線パターン
２１１に実装する。さらに、半田バンプと導電性接着剤
とを併用することも可能である。Further, instead of the conductive adhesive 212, a gold bump or a solder bump formed by a gold wire bonding method may be formed on the semiconductor chip 204 side in advance. In this case, the semiconductor chip 204 is mounted on the copper foil wiring pattern 211 by melting gold or solder by heat treatment. Furthermore, it is also possible to use a solder bump and a conductive adhesive together.
【００９３】次いで、図２（ｂ）に示すように、銅箔配
線パターン２１１と半導体チップ２０４との間に第２の
混合物２１０を注入して封止を行う。このように封止用
混合物を注入することにより、半導体チップ２０４と、
これが埋設される板状体（後に説明する第１の混合物２
００）との熱膨張率の差によって生じる応力を、接続部
（導電性接着剤２１２）のみでなく、封止用の第２の混
合物２１０全体で吸収し、応力集中を防止することがで
きる。さらに、後の工程で半導体チップ２０４を第１の
混合物２００に埋設する際に、半導体チップ２０４と銅
箔配線パターン２１１との間に隙間ができることを防止
することができる。封止用混合物としては、通常のフリ
ップチップボンディングに使用されるアンダーフィル樹
脂を用いることができる。Next, as shown in FIG. 2B, a second mixture 210 is injected between the copper foil wiring pattern 211 and the semiconductor chip 204 to perform sealing. By injecting the sealing mixture in this manner, the semiconductor chip 204,
The plate-like body in which this is embedded (the first mixture 2 described later)
The stress caused by the difference in the coefficient of thermal expansion from the second mixture 210 is absorbed not only by the connection portion (conductive adhesive 212) but also by the entirety of the second mixture 210 for sealing, thereby preventing stress concentration. Further, when the semiconductor chip 204 is embedded in the first mixture 200 in a later step, it is possible to prevent a gap from being formed between the semiconductor chip 204 and the copper foil wiring pattern 211. As the sealing mixture, an underfill resin used for normal flip chip bonding can be used.
【００９４】図２（ａ）、（ｂ）の工程と平行して、図
２（ｃ）に示すように、無機フィラーと熱硬化性樹脂と
を含む混合物を板状に加工することにより、第１の混合
物２００を形成する。板状の第１の混合物２００は、無
機フィラーと未硬化状態の熱硬化樹脂とを混合してペー
スト状混練物とし、そのペースト状混練物を一定の厚み
に成形することによって形成することができる。As shown in FIG. 2C, a mixture containing an inorganic filler and a thermosetting resin is processed into a plate shape in parallel with the steps of FIGS. One mixture 200 is formed. The plate-shaped first mixture 200 can be formed by mixing an inorganic filler and an uncured thermosetting resin into a paste-like kneaded material, and molding the paste-like kneaded material to a certain thickness. .
【００９５】尚、板状の第１の混合物２００を、熱硬化
性樹脂の硬化温度よりも低い温度で熱処理してもよい。
第１の混合物２００に熱処理を施すことにより、第１の
混合物２００の可撓性を維持しながら粘着性を除去する
ことができるので、その後の処理が容易となる。また、
溶剤によって熱硬化性樹脂を溶解させた混合物の場合に
は、熱処理を施すことにより、溶剤の一部を除去するこ
とができる。The plate-shaped first mixture 200 may be heat-treated at a temperature lower than the curing temperature of the thermosetting resin.
By performing the heat treatment on the first mixture 200, the tackiness can be removed while maintaining the flexibility of the first mixture 200, so that the subsequent processing is facilitated. Also,
In the case of a mixture in which a thermosetting resin is dissolved by a solvent, a part of the solvent can be removed by performing a heat treatment.
【００９６】次いで、図２（ｃ）に示すように、半導体
チップ２０４を実装した銅箔配線パターン２１１を有す
る離型フィルム２０３を、位置合わせして第１の混合物
２００に重ねる。Next, as shown in FIG. 2C, the release film 203 having the copper foil wiring pattern 211 on which the semiconductor chip 204 is mounted is aligned and overlaid on the first mixture 200.
【００９７】次いで、図２（ｄ）に示すように、離型フ
ィルム２０３を位置合わせして第１の混合物２００に重
ねたものを、第１の混合物２００と離型フィルム２０３
の外側から加圧することにより、半導体チップ２０４が
第１の混合物２００に埋設された板状体を形成する。Next, as shown in FIG. 2D, the release film 203 is positioned and superimposed on the first mixture 200, and then the first mixture 200 and the release film 203 are combined.
, A semiconductor chip 204 forms a plate-like body embedded in the first mixture 200.
【００９８】次いで、図２（ｅ）に示すように、半導体
チップ２０４を第１の混合物２００に埋設した板状体
に、半導体チップ２０４が埋設された面の裏側から、銅
箔配線パターン２１１へ至る貫通孔２０１を形成する。
このとき、半導体チップ２０４が埋設された面の裏側か
ら、Ｘ線等を用いて、銅箔配線パターン２１１の位置を
認識することが好ましい。貫通孔２０１は、例えば、レ
ーザー加工によって形成することができる。レーザー加
工は、微細なピッチで貫通孔２０１を形成することがで
き、削り屑が発生しないため望ましい。レーザー加工の
場合、炭酸ガスレーザーやエキシマレーザーを用いると
加工が容易となる。Next, as shown in FIG. 2E, a copper foil wiring pattern 211 is placed on the plate-like body in which the semiconductor chip 204 is embedded in the first mixture 200 from the back side of the surface on which the semiconductor chip 204 is embedded. A through hole 201 is formed.
At this time, it is preferable that the position of the copper foil wiring pattern 211 be recognized from the back side of the surface in which the semiconductor chip 204 is embedded using X-rays or the like. The through hole 201 can be formed by, for example, laser processing. Laser processing is preferable because the through holes 201 can be formed at a fine pitch and no shavings are generated. In the case of laser processing, the processing is facilitated by using a carbon dioxide laser or an excimer laser.
【００９９】次いで、図２（ｆ）に示すように、前記板
状体の貫通孔２０１に導電性樹脂組成物２０２を充填す
る。Next, as shown in FIG. 2F, the conductive resin composition 202 is filled in the through-hole 201 of the plate-like body.
【０１００】図２（ａ）〜（ｆ）の工程と平行して、図
２（ｇ）に示すように、銅箔２０６を形成する。In parallel with the steps of FIGS. 2A to 2F, a copper foil 206 is formed as shown in FIG. 2G.
【０１０１】次いで、図２（ｆ）に示すように、前記板
状体の半導体チップ２０４と反対側の面に、銅箔２０６
を重ねる。Then, as shown in FIG. 2 (f), a copper foil 206 is formed on the surface of the plate-shaped body opposite to the semiconductor chip 204.
Layer.
【０１０２】次いで、図２（ｆ）、（ｈ）に示すよう
に、銅箔２０６を重ねた前記板状体に対し、加圧と同時
に、加熱処理を施す。これにより、第１の混合物層２０
０及び導電性樹脂組成物２０２中の熱硬化性樹脂を硬化
させ、半導体チップ２０４が第１の混合物２００に埋設
され、第１の混合物２００の半導体チップ２０４と反対
側の面に銅箔２０６が接着された板状体を形成する。Next, as shown in FIGS. 2F and 2H, the plate-like body on which the copper foil 206 is superimposed is subjected to a heat treatment simultaneously with the pressurization. Thereby, the first mixture layer 20 is formed.
And the thermosetting resin in the conductive resin composition 202 is cured, the semiconductor chip 204 is embedded in the first mixture 200, and a copper foil 206 is formed on the surface of the first mixture 200 opposite to the semiconductor chip 204. A bonded plate is formed.
【０１０３】加熱は、第１の混合物２００、第２の混合
物２１０及び導電性樹脂組成物２０２中の熱硬化性樹脂
が硬化する温度以上の温度（例えば、１５０℃〜２６０
℃）で行う。第１の混合物２００は電気絶縁性基板２０
７となり、導電性樹脂組成物２０２はインナービア２０
８となる。この工程により、銅箔配線パターン２１１及
び銅箔２０６と電気絶縁性基板２０７とが機械的に強固
に接着する。また、加熱によって第１の混合物２００、
第２の混合物２１０及び導電性樹脂組成物２０２中の熱
硬化性樹脂を硬化させる際に、加熱しながら１０ｋｇ／
ｃｍ2〜２００ｋｇ／ｃｍ2の圧力で加圧することによ
り、回路部品内蔵モジュールの機械的強度を向上させる
ことができる（以下の実施の形態においても同様であ
る）。The heating is performed at a temperature higher than the temperature at which the thermosetting resin in the first mixture 200, the second mixture 210, and the conductive resin composition 202 is cured (for example, 150 ° C. to 260 ° C.).
C). The first mixture 200 comprises the electrically insulating substrate 20
7 and the conductive resin composition 202
It becomes 8. By this step, the copper foil wiring pattern 211 and the copper foil 206 and the electrically insulating substrate 207 are mechanically and strongly bonded. Further, the first mixture 200 is heated,
When curing the thermosetting resin in the second mixture 210 and the conductive resin composition 202, 10 kg /
By applying pressure at a pressure of cm 2 to 200 kg / cm 2 , the mechanical strength of the circuit component built-in module can be improved (the same applies to the following embodiments).
【０１０４】次いで、図２（ｉ）に示すように、離型フ
ィルム２０３を剥がし、銅箔２０６を配線パターンに加
工することにより、両面に配線パターン２１１、２０９
を有する回路部品内蔵モジュールが完成する。Next, as shown in FIG. 2I, the release film 203 is peeled off, and the copper foil 206 is processed into a wiring pattern, so that the wiring patterns 211 and 209 are formed on both sides.
Is completed.
【０１０５】以上のようにして、上記第１の実施の形態
で説明したものと同様の構造の回路部品内蔵モジュール
が得られる。上記した製造方法によれば、上記第１の実
施の形態で説明したものと同様の構造の回路部品内蔵モ
ジュールを、特にインナービア２０８の位置精度を高く
維持しながら容易に製造することができる。As described above, a module with a built-in circuit component having the same structure as that described in the first embodiment can be obtained. According to the above-described manufacturing method, a module with a built-in circuit component having a structure similar to that described in the first embodiment can be easily manufactured, particularly while maintaining high positional accuracy of the inner via 208.
【０１０６】また、図２（ｉ）に示した構成に対し、レ
ジストを印刷することにより、図１（ｂ）に示したよう
に、回路部品に直接接続されている配線パターンを拘束
するための保護膜（１０７）を形成してもよい。なお、
この保護膜は、レジスト印刷以外に、アンダーフィル用
の樹脂を注入するか、未硬化樹脂シートを積層すること
によっても形成することができる。Further, by printing a resist on the structure shown in FIG. 2 (i), as shown in FIG. 1 (b), it is possible to restrain the wiring pattern directly connected to the circuit component. A protective film (107) may be formed. In addition,
This protective film can also be formed by injecting a resin for underfill or laminating an uncured resin sheet in addition to resist printing.
【０１０７】尚、本実施の形態においては、貫通孔２０
１に充填する導電性物質として導電性樹脂組成物２０２
を用いたが、熱硬化性の導電性物質であればよい（以下
の実施の形態においても同様である）。また、場合によ
り、半導体チップ２０４を埋設する前に、板状体の第１
の混合物２００に貫通孔２０１を形成し、導電性樹脂組
成物２０２を充填してインナービアを形成しておいても
よい。但し、この順序で回路部品内蔵モジュールを作製
する場合には、半導体チップ２０４の埋設時に貫通孔２
０１の位置、形状が歪まないように留意する必要があ
る。In this embodiment, the through holes 20
1. The conductive resin composition 202 as the conductive substance to be filled in 1.
Is used, but any thermosetting conductive material may be used (the same applies to the following embodiments). In some cases, before embedding the semiconductor chip 204,
May be formed in the mixture 200, and the conductive resin composition 202 may be filled to form an inner via. However, when the circuit component built-in module is manufactured in this order, the through hole 2
Care must be taken so that the position and shape of 01 are not distorted.
【０１０８】このためには、以下のような製造方法を用
いることが好ましい。For this purpose, it is preferable to use the following manufacturing method.
【０１０９】まず、図１１（ａ）（ｂ）に示すように、
離型フィルム１１０３上に、銅箔配線パターン１１１１
を形成し、回路部品として、例えば半導体チップ１１０
４をフリップチップボンディングする。なお、離型フィ
ルム１１０３には、回路パターン１１１１および半導体
チップ１１０４が配置されない場所に、複数の孔１１０
３ａが形成されている。なお、離型フィルム１１０３と
しては、所定の粘着力を有する有機フィルム、例えば、
ポリエチレンテレフタレートやポリフェニレンサルファ
イト等を用いてもよい。あるいは、剥離層として適当な
有機膜をコーティングした剥離層付き金属箔、例えば、
銅箔、アルミ箔等を用いてもよい。また、離型フィルム
１１０３と銅箔配線パターン１１１１との間に、金属メ
ッキ層、例えば、Ｎｉメッキ層が介在していてもよい。First, as shown in FIGS. 11A and 11B,
A copper foil wiring pattern 1111 is formed on the release film 1103.
And, as a circuit component, for example, a semiconductor chip 110
4 is flip-chip bonded. The release film 1103 has a plurality of holes 110 at locations where the circuit pattern 1111 and the semiconductor chip 1104 are not arranged.
3a are formed. Note that, as the release film 1103, an organic film having a predetermined adhesive strength, for example,
Polyethylene terephthalate or polyphenylene sulphite may be used. Alternatively, a metal foil with a release layer coated with an appropriate organic film as a release layer, for example,
Copper foil, aluminum foil, or the like may be used. Further, a metal plating layer, for example, a Ni plating layer may be interposed between the release film 1103 and the copper foil wiring pattern 1111.
【０１１０】ここで、図１１（ｃ）に示すように、板状
に形成した第１の混合物１１００に貫通孔を形成し、導
電性樹脂ペーストを充填することにより、インナービア
１１０１を有する板状体をあらかじめ形成しておく。そ
して、この板状体に対し、インナービア１１０１と配線
パターン１１１１との位置を合わせて、離型フィルム１
１０３を圧着させる。Here, as shown in FIG. 11C, a through hole is formed in the first mixture 1100 formed in a plate shape, and a conductive resin paste is filled to form a plate having an inner via 1101. The body is preformed. Then, the position of the inner via 1101 and the position of the wiring pattern 1111 are aligned with the plate-like body,
103 is crimped.
【０１１１】このとき、図１１（ｄ）に示すように、半
導体チップ１１０４が埋め込まれる部分の第１の混合物
１１００が周囲に押し出されることにより、離型キャリ
ア１１０３の孔１１０３ａから、余分な樹脂組成物１１
００ａが排出される。これにより、半導体チップ１１０
４の埋設時の、チップ近傍のインナービア１１０１の歪
み量を大幅に低減することができる。At this time, as shown in FIG. 11D, the first mixture 1100 in the portion where the semiconductor chip 1104 is embedded is extruded to the surroundings, so that the excess resin composition is removed from the holes 1103a of the release carrier 1103. Thing 11
00a is discharged. Thereby, the semiconductor chip 110
4, the amount of distortion of the inner via 1101 near the chip can be greatly reduced.
【０１１２】さらに、図１１（ｅ）に示すように、離型
キャリア１１０３を剥離し、図１１（ｆ）に示すよう
に、必要に応じて保護膜１１０７及び配線パターン１１
１３を形成することにより、第１の実施形態で説明した
構成と同様の回路部品内蔵モジュールを作製することが
できる。Further, as shown in FIG. 11E, the release carrier 1103 is peeled off, and as shown in FIG. 11F, the protective film 1107 and the wiring pattern 11
By forming 13, a circuit component built-in module similar to the configuration described in the first embodiment can be manufactured.
【０１１３】なお、本実施形態では、配線パターン２０
９及び配線パターン１１１３が基板に埋設されていない
構成を例示したが、転写法によりこれらの配線パターン
を第１の混合物１１００内に埋設してもよい。In the present embodiment, the wiring pattern 20
Although the configuration in which the wiring pattern 9 and the wiring pattern 1113 are not embedded in the substrate is illustrated, these wiring patterns may be embedded in the first mixture 1100 by a transfer method.
【０１１４】〈第３の実施の形態〉本実施の形態におい
ては、第１の実施形態で説明した回路部品内蔵モジュー
ルの製造方法の他の例について説明する。本実施の形態
で用いられる材料及び回路部品は、上記第１の実施の形
態で説明したものと同じである。<Third Embodiment> In this embodiment, another example of the method of manufacturing the circuit component built-in module described in the first embodiment will be described. The materials and circuit components used in the present embodiment are the same as those described in the first embodiment.
【０１１５】図３（ａ）〜（ｉ）は本実施の形態におけ
る回路部品内蔵モジュールの製造工程を示す断面図であ
る。FIGS. 3A to 3I are cross-sectional views showing the steps of manufacturing the module with built-in circuit components according to the present embodiment.
【０１１６】まず、図３（ａ）に示すように、離型フィ
ルム３０５の上に配線パターン３０３を形成し、配線パ
ターン３０３に回路部品、例えば、半導体チップ３０４
を実装する。半導体チップ３０４を実装する方法は、上
記第２の実施の形態で説明した方法と同じであるため
（図２（ａ）、（ｂ）参照）、重複する説明は省略す
る。First, as shown in FIG. 3A, a wiring pattern 303 is formed on a release film 305, and a circuit component, for example, a semiconductor chip 304 is formed on the wiring pattern 303.
Implement The method of mounting the semiconductor chip 304 is the same as the method described in the second embodiment (see FIGS. 2A and 2B), and a duplicate description will be omitted.
【０１１７】次いで、図３（ｃ）に示すように、無機フ
ィラーと熱硬化性樹脂とを含む混合物を板状に加工する
ことにより、板状の第１の混合物３００を形成し、半導
体チップ３０４を実装した配線パターン３０３、離型フ
ィルム３０５を、位置合わせして第１の混合物３００に
重ねる。次いで、図３（ｃ）、（ｄ）に示すように、半
導体チップ３０４を実装した配線パターン３０３、離型
フィルム３０５を、位置合わせして第１の混合物３００
に重ねたものを、第１の混合物３００と離型フィルム３
０５の外側から加圧することにより、離型フィルム３０
５に実装された半導体チップ３０４を第１の混合物３０
０に埋設する。以上の工程は、上記第２の実施の形態で
説明した工程と同じであるため（図２（ｃ）、（ｄ）参
照）、重複する説明は省略する。Next, as shown in FIG. 3C, the mixture containing the inorganic filler and the thermosetting resin is processed into a plate shape to form a plate-shaped first mixture 300, and the semiconductor chip 304 is formed. The wiring pattern 303 and the release film 305 on which are mounted are aligned and superimposed on the first mixture 300. Next, as shown in FIGS. 3C and 3D, the wiring pattern 303 on which the semiconductor chip 304 is mounted and the release film 305 are aligned, and the first mixture 300 is formed.
The first mixture 300 and the release film 3
05, the release film 30 is pressed.
5, the semiconductor chip 304 mounted on the first mixture 30
It is buried in 0. Since the above steps are the same as the steps described in the second embodiment (see FIGS. 2C and 2D), duplicate description will be omitted.
【０１１８】次いで、図３（ｅ）、（ｆ）に示すよう
に、半導体チップ３０４を第１の混合物３００に埋設し
た状態で、貫通孔３０１に対応する主面に形成された配
線パターン３０３の位置をＸ線を用いる方法等により認
識させ、第１の混合物３００に貫通孔３０１を形成し、
貫通孔３０１に導電性樹脂組成物３０２を充填する。以
上の工程は、上記第２の実施の形態で説明した工程と同
じであるため（図２（ｅ）、（ｆ）参照）、重複する説
明は省略する。Next, as shown in FIGS. 3E and 3F, with the semiconductor chip 304 embedded in the first mixture 300, the wiring pattern 303 formed on the main surface corresponding to the through hole 301 is formed. The position is recognized by a method using X-rays or the like, a through hole 301 is formed in the first mixture 300,
The through hole 301 is filled with the conductive resin composition 302. The above steps are the same as the steps described in the second embodiment (see FIGS. 2E and 2F), and therefore, redundant description will be omitted.
【０１１９】図３（ａ）〜（ｅ）の工程と平行して、図
３（ｇ）に示すように、離型フィルム３０７上に配線パ
ターン３０６を形成する。As shown in FIG. 3 (g), a wiring pattern 306 is formed on the release film 307 in parallel with the steps of FIGS. 3 (a) to 3 (e).
【０１２０】次いで、図３（ｆ）に示すように、配線パ
ターン３０６と導電性樹脂組成物３０２とが所望の部分
で接続されるように、第１の混合物３００の半導体チッ
プ３０４と反対側の面に、離型フィルム３０７を位置合
わせして重ねる。Next, as shown in FIG. 3 (f), the first mixture 300 on the side opposite to the semiconductor chip 304 is connected so that the wiring pattern 306 and the conductive resin composition 302 are connected at desired portions. The release film 307 is positioned and superimposed on the surface.
【０１２１】次いで、図３（ｆ）、（ｈ）に示すよう
に、第１の混合物３００の半導体チップ３０４と反対側
の面に、離型フィルム３０７を位置合わせして重ねたも
のを、離型フィルム３０７の外側から加圧すると同時
に、加熱処理を施すことにより、第１の混合物３００、
第２の混合物３１０及び導電性樹脂組成物３０２中の熱
硬化性樹脂を硬化させ、半導体チップ３０４並びに配線
パターン３０３及び３０６が第１の混合物３００に埋設
された板状体を形成する。Next, as shown in FIGS. 3F and 3H, the first mixture 300, on which the release film 307 is positioned and overlapped, is placed on the surface opposite to the semiconductor chip 304. By applying a heat treatment simultaneously with pressing from the outside of the mold film 307, the first mixture 300,
The thermosetting resin in the second mixture 310 and the conductive resin composition 302 is cured to form a plate in which the semiconductor chip 304 and the wiring patterns 303 and 306 are embedded in the first mixture 300.
【０１２２】加熱は、第１の混合物３００、第２の混合
物３１０及び導電性樹脂組成物３０２中の熱硬化性樹脂
が硬化する温度以上の温度（例えば、１５０℃〜２６０
℃）で行う。各混合物３００、３１０は電気絶縁性基板
３０９となり、導電性樹脂組成物３０２はインナービア
３０８となる。インナービア３０８により、配線パター
ン３０３と配線パターン３０６とが電気的に接続され
る。The heating is performed at a temperature equal to or higher than the temperature at which the thermosetting resin in the first mixture 300, the second mixture 310, and the conductive resin composition 302 is cured (for example, 150 ° C. to 260 ° C.).
C). Each of the mixtures 300 and 310 becomes an electrically insulating substrate 309, and the conductive resin composition 302 becomes an inner via 308. The wiring pattern 303 and the wiring pattern 306 are electrically connected by the inner via 308.
【０１２３】次いで、図３（ｉ）に示すように、離型フ
ィルム３０５及び３０７を電気絶縁性基板３０９から剥
離する。Next, as shown in FIG. 3 (i), the release films 305 and 307 are peeled off from the electrically insulating substrate 309.
【０１２４】以上のようにして、上記第１の実施の形態
で説明した回路部品内蔵モジュールが得られる。上記し
た製造方法によれば、上記第１の実施の形態で説明した
回路部品内蔵モジュールを容易に製造することができ
る。As described above, the module with a built-in circuit component described in the first embodiment is obtained. According to the manufacturing method described above, the module with a built-in circuit component described in the first embodiment can be easily manufactured.
【０１２５】尚、本実施の形態においては、予め配線パ
ターン３０３、３０６が形成された離型フィルム３０
５、３０７を用いるため、配線パターン３０６が電気絶
縁性基板３０９に埋め込まれ、表面が平坦な回路部品内
蔵モジュールを製造することができる。このように表面
が平坦であることにより、配線パターン３０３、３０６
上に高密度に部品を実装することができるので、より高
密度に回路部品を実装することが可能となる。In this embodiment, the release film 30 on which the wiring patterns 303 and 306 have been formed in advance.
Since the wiring patterns 5 and 307 are used, the wiring pattern 306 is embedded in the electrically insulating substrate 309, and a module with a built-in circuit component having a flat surface can be manufactured. Since the surface is flat as described above, the wiring patterns 303 and 306 are formed.
Since components can be mounted at a high density on the top, circuit components can be mounted at a higher density.
【０１２６】〈第４の実施の形態〉本実施の形態におい
ては、主面の配線パターン全体が第２の混合物によって
覆われた構造を有する回路部品内蔵モジュールについて
説明する。図４（ａ）は、本実施の形態における回路部
品内蔵モジュールを示す断面図である。<Fourth Embodiment> In this embodiment, a circuit component built-in module having a structure in which the entire wiring pattern on the main surface is covered with a second mixture will be described. FIG. 4A is a cross-sectional view illustrating a circuit component built-in module according to the present embodiment.
【０１２７】図４（ａ）に示すように、本実施の形態の
回路部品内蔵モジュール４００は、７０重量％〜９５重
量％の無機フィラーと熱硬化性樹脂とを含む第１の混合
物４０５と５０重量％〜９０重量％の無機フィラーと熱
硬化性樹脂とを含む第２の混合物４０６とからなる電気
絶縁性基板４０１と、電気絶縁性基板４０１の一主面及
び他主面に形成された配線パターン４０２ａ及び４０２
ｂと、配線パターン４０２ａに接続され第２の混合物４
０６の内部に配置された回路部品４０３（能動部品４０
３ａ）と、配線パターン４０２ｂに接続され第２の混合
物４０６の内部に配置された回路部品４０３（受動部品
４０３ｂ）と、配線パターン４０２ａと配線パターン４
０２ｂとを電気的に接続するインナービア４０４とを含
んでいる。As shown in FIG. 4A, the circuit component built-in module 400 of the present embodiment has a first mixture 405 and 50 containing 70% to 95% by weight of an inorganic filler and a thermosetting resin. An electrically insulating substrate 401 including a second mixture 406 containing an inorganic filler in an amount of 90 to 90% by weight and a thermosetting resin, and wiring formed on one main surface and the other main surface of the electric insulating substrate 401 Patterns 402a and 402
b and the second mixture 4 connected to the wiring pattern 402a.
06 (the active component 40)
3a), a circuit component 403 (passive component 403b) connected to the wiring pattern 402b and arranged inside the second mixture 406, the wiring pattern 402a and the wiring pattern 4
02b electrically connected to the inner via 404.
【０１２８】上記第１の実施の形態との主な相違点は、
回路部品との配線部の封止樹脂あるいは封止シートとし
て機能する第２の混合物４０６が、能動部品４０３ａ及
びその能動部品４０３ａと配線パターン４０２ａの接続
部４０２ｃのみならず、その配線パターン４０２ａ全体
も覆う構造である点である。通常、有機フィルムを離型
フィルムとして用いると、回路部品埋設工程時に伸びが
発生して配線パターンが歪んでしまう。一方、埋め込み
工程前に、能動部品４０３ａと繋がる配線パターン４０
２ａを覆っておくことにより、回路部品４０３の埋め込
み時に発生する、第１の混合物４０５から構成された未
硬化シートの流れに起因する配線パターン４０２ａの断
線及び歪みを防止することができる。さらに、第２の混
合物は、第１の混合物と比較して相対的に、無機フィラ
ーの割合が少なく樹脂成分の割合が多い。これにより、
配線パターンの接着強度が大きく、配線回路としての信
頼性が向上する。以下、各構成について説明する。The main difference from the first embodiment is that
The second mixture 406 that functions as a sealing resin or a sealing sheet for a wiring portion with a circuit component is formed not only on the active component 403a and the connection portion 402c between the active component 403a and the wiring pattern 402a, but also on the entire wiring pattern 402a. It is a structure that covers. Generally, when an organic film is used as a release film, elongation occurs during a circuit component embedding step, and the wiring pattern is distorted. On the other hand, before the embedding step, the wiring pattern 40 connected to the active component 403a is connected.
By covering 2a, disconnection and distortion of the wiring pattern 402a due to the flow of the uncured sheet composed of the first mixture 405, which occur when the circuit component 403 is embedded, can be prevented. Further, the second mixture has a relatively small proportion of the inorganic filler and a relatively large proportion of the resin component, as compared with the first mixture. This allows
The bonding strength of the wiring pattern is large, and the reliability as a wiring circuit is improved. Hereinafter, each configuration will be described.
【０１２９】電気絶縁性基板４０１を構成する混合物４
０５、４０６は、無機フィラーと熱硬化性樹脂とを含む
混合物からなる。無機フィラーとしては、例えば、Ａｌ
2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮ又はＳｉＯ2などを用いる
ことができる。第１の混合物４０５においては、無機フ
ィラーが７０重量％から９５重量％の範囲で高密度に充
填されているのが望ましい。一方、第２の混合物４０６
においては、無機フィラーが５０重量％から９０重量％
の範囲で充填され、未硬化の段階では封止樹脂として能
動部品４０３ａと配線パターン４０２ａの接続部４０２
ｃに注入が可能な低粘度であるのが望ましい。このた
め、無機フィラーの充填量は第１の混合物４０５よりも
少なくなる。但し、能動部品４０３ａ及び配線パターン
４０２ａを覆う第２の混合物４０６としては、溶融粘度
の低い未硬化シートを用いてもよい。この未硬化シート
を構成する無機フィラーの重量は、５０重量％〜９０重
量％に限定されるものではなく、９５重量％まで含んで
いてもよい。Mixture 4 Constituting Electrically Insulating Substrate 401
05 and 406 are composed of a mixture containing an inorganic filler and a thermosetting resin. As the inorganic filler, for example, Al
2 O 3 , MgO, BN, AlN, SiO 2 or the like can be used. In the first mixture 405, it is desirable that the inorganic filler is densely packed in a range of 70% by weight to 95% by weight. On the other hand, the second mixture 406
In the above, the inorganic filler is 50 to 90% by weight.
In the uncured stage, the connection part 402 between the active component 403a and the wiring pattern 402a is used as a sealing resin.
It is desirable to have a low viscosity that can be injected into c. For this reason, the filling amount of the inorganic filler is smaller than that of the first mixture 405. However, as the second mixture 406 covering the active component 403a and the wiring pattern 402a, an uncured sheet having a low melt viscosity may be used. The weight of the inorganic filler constituting the uncured sheet is not limited to 50% by weight to 90% by weight, but may be up to 95% by weight.
【０１３０】各無機フィラーの平均粒子径は、０．１μ
ｍ〜１００μｍの範囲にあるのが望ましい。各熱硬化性
樹脂は、例えば、耐熱性が高いエポキシ樹脂、フェノー
ル樹脂、シアネート樹脂又はポリフェニレンエーテル樹
脂であるのが望ましい。エポキシ樹脂は、耐熱性が高い
ため特に望ましい。尚、各混合物は、さらに分散剤、着
色剤、カップリング剤又は離型剤を含んでいてもよい。The average particle size of each inorganic filler is 0.1 μm.
Preferably, it is in the range of m to 100 μm. Each thermosetting resin is desirably, for example, an epoxy resin, a phenol resin, a cyanate resin, or a polyphenylene ether resin having high heat resistance. Epoxy resins are particularly desirable because of their high heat resistance. In addition, each mixture may further contain a dispersing agent, a coloring agent, a coupling agent, or a release agent.
【０１３１】配線パターン４０２ａ、４０２ｂ及び４０
２ｃは、上記第１の実施の形態で説明した配線パターン
１０２ａ及び１０２ｂと同様であるため、重複する説明
は省略する。Wiring patterns 402a, 402b and 40
2c is the same as the wiring patterns 102a and 102b described in the first embodiment, and a duplicate description will be omitted.
【０１３２】本実施の形態においては、配線パターン４
０２ａが第２の混合物４０６によって覆われた後、第１
の混合物４０５に埋め込まれるので、ライン／スペース
（Ｌ／Ｓ）が５０μｍ／５０μｍあるいはそれ以上のフ
ァインラインを形成しても、配線パターン４０２ａの埋
設後も断線等は発生せず、配線パターン４０２ａが損な
われることはない。In the present embodiment, the wiring pattern 4
After 02a is covered by the second mixture 406, the first
Even if a fine line having a line / space (L / S) of 50 μm / 50 μm or more is formed, no disconnection or the like occurs even after the wiring pattern 402a is embedded, and the wiring pattern 402a is It will not be compromised.
【０１３３】回路部品４０３は、例えば、能動部品４０
３ａや受動部品４０３ｂを含む。能動部品４０３ａと受
動部品４０３ｂは、上記第１の実施の形態で説明した能
動部品１０３ａ及び受動部品１０３ｂと同様であるた
め、重複する説明は省略する。The circuit component 403 includes, for example, the active component 40
3a and the passive component 403b. The active component 403a and the passive component 403b are the same as the active component 103a and the passive component 103b described in the first embodiment, and a description thereof will not be repeated.
【０１３４】配線パターン４０２ａと能動部品４０３ａ
との接続部４０２ｃには、例えば、フリップチップボン
ディングが用いられる。Wiring pattern 402a and active component 403a
For example, flip chip bonding is used for the connection portion 402c.
【０１３５】インナービア４０４は、上記第１の実施の
形態で説明したインナービア１０４と同様であるため、
重複する説明は省略する。また、モジュール構造、用途
によっては必ずしも必要でないことは言うまでもない。Since the inner via 404 is similar to the inner via 104 described in the first embodiment,
Duplicate description will be omitted. Needless to say, it is not always necessary depending on the module structure and application.
【０１３６】尚、図４（ａ）に示した回路部品内蔵モジ
ュール４００においては、配線パターン４０２ａ、４０
２ｂが電気絶縁性基板４０１に埋設された場合を示して
いるが、配線パターン４０２ａ、４０２ｂは必ずしも電
気絶縁性基板４０１に埋設されていなくてもよい。In the circuit component built-in module 400 shown in FIG.
Although the case 2b is embedded in the electrically insulating substrate 401, the wiring patterns 402a and 402b do not necessarily have to be embedded in the electrically insulating substrate 401.
【０１３７】また、図４（ｂ）に示すように、配線パタ
ーン４０２ａのうち、取り出し配線を除く部分に、レジ
ストまたは封止樹脂による保護膜４０７を形成するとさ
らに好ましい。この構成によれば、特に、能動部品４０
３ａと配線パターン４０２ａとの接続部４０２ｃが保護
膜４０７により拘束されることにより、接続信頼性が向
上する。Further, as shown in FIG. 4B, it is more preferable to form a protective film 407 of a resist or a sealing resin on a portion of the wiring pattern 402a other than the lead-out wiring. According to this configuration, in particular, the active component 40
The connection portion 402c between the wiring pattern 3a and the wiring pattern 402a is restricted by the protective film 407, so that connection reliability is improved.
【０１３８】〈第５の実施の形態〉本実施の形態におい
ては、上記第４の実施の形態で示した回路部品内蔵モジ
ュールの製造方法の一例について説明する。本実施の形
態で用いられる材料及び回路部品は、上記第４の実施の
形態で説明したものと同じである。<Fifth Embodiment> In this embodiment, an example of a method for manufacturing the circuit component built-in module shown in the fourth embodiment will be described. The materials and circuit components used in the present embodiment are the same as those described in the fourth embodiment.
【０１３９】図５（ａ）〜（ｉ）は本実施の形態におけ
る回路部品内蔵モジュールの製造工程を示す断面図であ
る。FIGS. 5A to 5I are cross-sectional views showing the steps of manufacturing the module with built-in circuit components according to the present embodiment.
【０１４０】まず、図５（ａ）に示すように、離型フィ
ルム５０５上に配線パターン５０３ａを形成し、配線パ
ターン５０３ａに、能動部品、例えば、半導体チップ５
０４を接続部５０３ｂを介して実装する。半導体チップ
５０４を実装する方法は、上記第２の実施の形態で説明
した方法と同じであるため（図２（ａ）、（ｂ）参
照）、重複する説明は省略する。First, as shown in FIG. 5A, a wiring pattern 503a is formed on a release film 505, and an active component such as a semiconductor chip 5 is formed on the wiring pattern 503a.
04 is mounted via the connection unit 503b. The method of mounting the semiconductor chip 504 is the same as the method described in the second embodiment (see FIGS. 2A and 2B), and a duplicate description will be omitted.
【０１４１】次いで、図５（ｂ）に示すように、接続部
５０３ｃのみならず、能動部品と接続される配線パター
ン５０３ａの全領域を第２の混合物５１０で構成される
封止樹脂を注入して封止を行う。この封止樹脂の注入に
より、接続部５０３ｂに集中する応力を緩和し、後の工
程で半導体チップ５０４を板状の第１の混合物５００に
埋設する際に、半導体チップ５０４と配線パターン５０
３ａとの間に隙間ができること、配線パターン５０３ａ
が断線すること、配線パターン５０３ａが歪むこと等を
防止することができる。Next, as shown in FIG. 5B, not only the connection portion 503c but also the entire region of the wiring pattern 503a connected to the active component is injected with a sealing resin composed of the second mixture 510. Sealing. By injecting the sealing resin, the stress concentrated on the connection portion 503b is reduced, and when the semiconductor chip 504 is embedded in the plate-shaped first mixture 500 in a later step, the semiconductor chip 504 and the wiring pattern 50 are embedded.
3a, a wiring pattern 503a
Can be prevented, and the wiring pattern 503a can be prevented from being distorted.
【０１４２】次いで、図５（ｃ）に示すように、無機フ
ィラーと熱硬化性樹脂とを含む混合物を板状に加工する
ことにより、板状の第１の混合物５００を形成し、半導
体チップ５０４を実装した配線パターン５０３ａ、離型
フィルム５０５を、位置合わせして第１の混合物５００
に重ねる。Next, as shown in FIG. 5C, the mixture containing the inorganic filler and the thermosetting resin is processed into a plate shape to form a plate-shaped first mixture 500, and the semiconductor chip 504 is formed. The wiring pattern 503a and the release film 505 on which the
Layer on.
【０１４３】次いで、図５（ｃ）、（ｄ）に示すよう
に、半導体チップ５０４を実装した配線パターン５０３
ａ、離型フィルム５０５を、位置合わせして第１の混合
物５００に重ねたものを、第１の混合物５００と離型フ
ィルム５０５の外側から加圧することにより、離型フィ
ルム５０５に実装された半導体チップ５０４を第１の混
合物５００に埋設する。以上の工程は、上記第２の実施
の形態で説明した工程と同じであるため（図２（ｃ）、
（ｄ）参照）、重複する説明は省略する。尚、配線パタ
ーン５０３ａ、半導体チップ５０４は、第２の混合物５
１０で封止されているために、完全に保護されている。Next, as shown in FIGS. 5C and 5D, the wiring pattern 503 on which the semiconductor chip 504 is mounted is shown.
a, the semiconductor mounted on the release film 505 by pressing the release film 505 on the first mixture 500 with the alignment thereof being superposed on the first mixture 500 and the outside of the release film 505. The chip 504 is embedded in the first mixture 500. The above steps are the same as the steps described in the second embodiment (FIG. 2C)
(Refer to (d)), and redundant description will be omitted. Note that the wiring pattern 503a and the semiconductor chip 504 are the second mixture 5
Because it is sealed at 10, it is completely protected.
【０１４４】次いで、図５（ｅ）、（ｆ）に示すよう
に、半導体チップ５０４を第１の混合物５００に埋設し
た状態で、貫通孔５０１に対応する主面に形成された配
線パターン５０３ａの位置をＸ線を用いる方法等により
認識させ、第１の混合物５００の所定の位置に貫通孔５
０１を形成し、貫通孔５０１に導電性樹脂組成物５０２
を充填する。以上の工程は、上記第２の実施の形態で説
明した工程と同じであるため（図２（ｅ）、（ｆ）参
照）、重複する説明は省略する。Next, as shown in FIGS. 5E and 5F, with the semiconductor chip 504 buried in the first mixture 500, the wiring pattern 503a formed on the main surface corresponding to the through hole 501 is formed. The position is recognized by a method using X-rays or the like, and the through-hole 5
01 and the conductive resin composition 502 in the through hole 501.
Fill. The above steps are the same as the steps described in the second embodiment (see FIGS. 2E and 2F), and therefore, redundant description will be omitted.
【０１４５】図５（ａ）〜（ｅ）の工程と平行して、図
５（ｇ）に示すように、離型フィルム５０７上に配線パ
ターン５０３ｃを形成し、受動部品、例えば、チップコ
ンデンサ５０６を実装する。そして、図５（ｈ）に示す
ように、チップコンデンサ５０６とそれに接続される配
線パターン５０３ｃの部分を覆うように第２の混合物５
１０が形成される。第２の混合物５１０を形成する方法
は、図５（ｂ）と同様である。In parallel with the steps of FIGS. 5A to 5E, as shown in FIG. 5G, a wiring pattern 503c is formed on a release film 507, and a passive component such as a chip capacitor 506 is formed. Implement Then, as shown in FIG. 5 (h), the second mixture 5 is formed so as to cover the chip capacitor 506 and the wiring pattern 503c connected thereto.
10 are formed. The method for forming the second mixture 510 is the same as that in FIG.
【０１４６】次いで、図５（ｆ）に示すように、配線パ
ターン５０６と導電性樹脂組成物５０２とが所望の部分
で接続されるように、第１の混合物５００の半導体チッ
プ５０４と反対側の面に、離型フィルム５０７を位置合
わせして重ねる。Next, as shown in FIG. 5 (f), the first mixture 500 on the side opposite to the semiconductor chip 504 is connected so that the wiring pattern 506 and the conductive resin composition 502 are connected at a desired portion. The release film 507 is positioned and superimposed on the surface.
【０１４７】次いで、図５（ｆ）、（ｉ）に示すよう
に、第１の混合物５００の半導体チップ５０４と反対側
の面に、離型フィルム５０７を位置合わせして重ねたも
のを、離型フィルム５０７の外側から加圧すると同時
に、加熱処理を施すことにより、第１の混合物５００、
第２の混合物５１０及び導電性樹脂組成物５０２中の熱
硬化性樹脂を硬化させ、半導体チップ５０４及びチップ
コンデンサ５０６並びに配線パターン５０３ａ、５０３
ｂ及び５０３ｃが第１の混合物５００に埋設された板状
体を形成する。Next, as shown in FIGS. 5 (f) and 5 (i), the first mixture 500, on which the release film 507 is positioned and overlapped on the surface opposite to the semiconductor chip 504, is separated. By applying a heat treatment simultaneously with pressing from the outside of the mold film 507, the first mixture 500,
The thermosetting resin in the second mixture 510 and the conductive resin composition 502 is cured, and the semiconductor chip 504, the chip capacitor 506, and the wiring patterns 503a and 503 are hardened.
b and 503c form a plate embedded in the first mixture 500.
【０１４８】加熱は、第１の混合物５００、第２の混合
物５１０及び導電性樹脂組成物５０２中の熱硬化性樹脂
が硬化する温度以上の温度（例えば、１５０℃〜２６０
℃）で行う。各混合物層５００、５１０は電気絶縁性基
板５０９となり、導電性樹脂組成物５０２はインナービ
ア５１１となる。インナービア５１１により、配線パタ
ーン５０３ａと配線パターン５０３ｃとが電気的に接続
される。The heating is performed at a temperature higher than the temperature at which the thermosetting resin in the first mixture 500, the second mixture 510, and the conductive resin composition 502 is cured (for example, 150 ° C. to 260 ° C.).
C). Each of the mixture layers 500 and 510 becomes an electrically insulating substrate 509, and the conductive resin composition 502 becomes an inner via 511. The wiring pattern 503a and the wiring pattern 503c are electrically connected by the inner via 511.
【０１４９】次いで、図５（ｊ）に示すように、離型フ
ィルム５０５及び５０７を電気絶縁性基板５０９から剥
離する。Next, as shown in FIG. 5 (j), the release films 505 and 507 are peeled off from the electrically insulating substrate 509.
【０１５０】以上のようにして上記第４の実施の形態で
説明した回路部品内蔵モジュールが得られる。上記した
製造方法によれば、内蔵されたチップコンデンサ５０６
と配線パターン５０３ｃとの接続信頼性も第２の混合物
５１０によって確保される。As described above, the circuit component built-in module described in the fourth embodiment is obtained. According to the manufacturing method described above, the built-in chip capacitor 506 is provided.
The reliability of connection between the second mixture 510 and the wiring pattern 503c is also ensured.
【０１５１】〈第６の実施の形態〉本実施の形態におい
ては、上記第４の実施の形態で示した回路部品内蔵モジ
ュールの製造方法の一例について説明する。本実施の形
態で用いられる材料及び回路部品は、上記第４の実施の
形態で説明したものと同じである。<Sixth Embodiment> In this embodiment, an example of a method for manufacturing the circuit component built-in module shown in the fourth embodiment will be described. The materials and circuit components used in the present embodiment are the same as those described in the fourth embodiment.
【０１５２】図６（ａ）〜（ｉ）は本実施の形態におけ
る回路部品内蔵モジュールの製造工程を示す断面図であ
る。FIGS. 6A to 6I are cross-sectional views illustrating the steps of manufacturing the circuit component built-in module according to the present embodiment.
【０１５３】まず、図６（ａ）に示すように、離型体６
０５上に銅箔配線パターン６０３ａを形成し、銅箔配線
パターン６０３ａに、回路部品、例えば、半導体チップ
６０４を接続部６０３ｂを介して実装する。そして、銅
箔配線パターン６０３ａと半導体チップ６０４との間に
第２の混合物６１０ａを注入して封止を行う。このよう
に封止用混合物を注入することにより、接続部６０３ｂ
に集中する応力を封止用の第２の混合物６１０ａ全体で
緩和して、後の工程で半導体素子を板状体に埋設する際
に、半導体素子と配線パターンとの間に隙間ができるこ
とを防止することができる。この封止用混合物として
は、通常のフリップチップボンディングに使用されるア
ンダーフィル樹脂を用いることができる。First, as shown in FIG.
On the copper foil wiring pattern 603a, a circuit component, for example, a semiconductor chip 604 is mounted on the copper foil wiring pattern 603a via the connection portion 603b. Then, the second mixture 610a is injected between the copper foil wiring pattern 603a and the semiconductor chip 604 to perform sealing. By injecting the sealing mixture in this manner, the connection portion 603b
Stress in the second mixture 610a for sealing is alleviated to prevent a gap from being formed between the semiconductor element and the wiring pattern when the semiconductor element is embedded in the plate in a later step. can do. As the sealing mixture, an underfill resin used for normal flip chip bonding can be used.
【０１５４】同時に、無機フィラーと熱硬化性樹脂とを
含む混合物をシート状に加工することにより、第２の混
合物６１０ｂを形成する。このシート状の第２の混合物
６１０ｂは、ファインな配線パターン６０３ａや半導体
チップ６０４を覆うものであるため、溶融粘度の低いシ
ートであるのが望ましい。At the same time, the mixture containing the inorganic filler and the thermosetting resin is processed into a sheet to form the second mixture 610b. Since the sheet-like second mixture 610b covers the fine wiring pattern 603a and the semiconductor chip 604, it is desirable that the second mixture 610b be a sheet having a low melt viscosity.
【０１５５】次いで、図６（ａ）、（ｂ）に示すよう
に、離型体６０５上に実装された半導体チップ６０４に
第２の混合物（混合物シート）６１０ｂを重ね、これを
加熱加圧することにより、硬化した第２の混合物６１０
ｂに覆われた配線パターン６０３ａ、半導体チップ６０
４、接続部６０３ｂが得られる。Next, as shown in FIGS. 6A and 6B, a second mixture (mixture sheet) 610b is overlaid on the semiconductor chip 604 mounted on the release body 605, and this is heated and pressed. The cured second mixture 610
b, the wiring pattern 603a, the semiconductor chip 60
4. The connecting portion 603b is obtained.
【０１５６】半導体チップ６０４と接続された配線パタ
ーン領域が比較的広い場合には、上記第５の実施の形態
で述べたように、その領域を封止樹脂で覆うことはやや
困難となるが、本実施の形態の方法によれば、容易に全
配線パターン領域を覆い、保護することができる。When the wiring pattern area connected to the semiconductor chip 604 is relatively large, it is somewhat difficult to cover the area with the sealing resin as described in the fifth embodiment. According to the method of the present embodiment, the entire wiring pattern region can be easily covered and protected.
【０１５７】図６（ａ）、（ｂ）の工程と平行して、図
６（ｃ）に示すように、無機フィラーと熱硬化性樹脂と
を混合することにより、粘土状の第１の混合物６００を
形成する。In parallel with the steps of FIGS. 6A and 6B, as shown in FIG. 6C, by mixing an inorganic filler and a thermosetting resin, a clay-like first mixture is formed. Form 600.
【０１５８】次いで、図６（ｃ）に示すように、型６２
０に入れた第１の混合物（粘土状混練物）６００に、第
２の混合物６１０ａ、６１０ｂによって保護された半導
体チップ６０４及び銅箔配線パターン６０３ａを重ね
て、第１の混合物（粘土状混練物）６００を一定の厚み
に成形する。Next, as shown in FIG.
0, the semiconductor chip 604 and the copper foil wiring pattern 603a protected by the second mixtures 610a and 610b are superimposed on the first mixture (clay-like kneaded material) 600. ) 600 is molded to a constant thickness.
【０１５９】次いで、図６（ｃ）、（ｄ）に示すよう
に、第１の混合物６００に、第２の混合物６１０ａ、６
１０ｂによって保護された半導体チップ６０４及び銅箔
配線パターン６０３ａを重ねたものを、第１の混合物６
００と離型体６０５の外側から加圧することにより、半
導体チップ６０４及び配線パターン６０３ａ、６０３ｂ
が第１の混合物６００に埋設された板状体を形成する。
この方法によれば、第１の混合物６００を上記第５の実
施の形態で示したような板状体５００に一次成形する工
程を省略することができるので、工程を簡略化すること
ができる。Then, as shown in FIGS. 6C and 6D, the first mixture 600 is added to the second mixture 610a,
The semiconductor chip 604 and the copper foil wiring pattern 603a protected by 10b are overlapped with the first mixture 6
The semiconductor chip 604 and the wiring patterns 603a, 603b
Form a plate-like body embedded in the first mixture 600.
According to this method, the step of primary forming the first mixture 600 into the plate-shaped body 500 as described in the fifth embodiment can be omitted, so that the step can be simplified.
【０１６０】尚、半導体チップ６０４を第１の混合物６
００に埋設した後の工程（図６（ｅ）〜（ｊ））は、上
記第５の実施の形態と同様であるため、重複する説明は
省略する。It is to be noted that the semiconductor chip 604 is provided with the first mixture 6
Steps (FIGS. 6 (e) to 6 (j)) after embedding at 00 are the same as those in the above-described fifth embodiment, and thus redundant description will be omitted.
【０１６１】〈第７の実施の形態〉本実施の形態におい
ては、サーマルビアが配置された回路部品内蔵モジュー
ルの一例であり、図７は本実施の形態の回路部品内蔵モ
ジュールを示す断面図である。<Seventh Embodiment> In this embodiment, an example of a circuit component built-in module in which thermal vias are arranged is shown. FIG. 7 is a sectional view showing the circuit component built-in module of the present embodiment. is there.
【０１６２】図７に示すように、本実施形態の回路部品
内蔵モジュール７００は、第１の混合物７０５と第２の
混合物７０６とからなる電気絶縁性基板７０１と、電気
絶縁性基板７０１の一主面及び他主面に形成された２層
の配線パターン７０２ａ及び７０２ｂ、７０２ａａ及び
７０２ｂｂと、配線パターン７０２ａ及び７０２ｂに接
続され電気絶縁性基板７０１の内部（第２の混合物７０
６の内部）に配置された回路部品、例えば、半導体素子
７０９と、配線パターン７０２ｂと配線パターン７０２
ｂｂとを電気的に接続するインナービア７０４と、半導
体素子７０９と放熱用配線パターン７０２（７０２ａａ
及び７０２ｂｂ）とを物理的に接続するサーマルビア７
０８とを含んでいる。As shown in FIG. 7, the circuit component built-in module 700 according to the present embodiment includes an electric insulating substrate 701 comprising a first mixture 705 and a second mixture 706, and a main component of the electric insulating substrate 701. Wiring patterns 702a and 702b, 702aa and 702bb formed on the first and second main surfaces, and the inside of the electrically insulating substrate 701 connected to the wiring patterns 702a and 702b (the second mixture 70a).
6), for example, a semiconductor element 709, a wiring pattern 702b, and a wiring pattern 702.
bb, 702 and 702 (702aa).
And 702bb) are physically connected to the thermal via 7
08.
【０１６３】上記第４の実施の形態との主な相違点は、
半導体素子７０９が発生する熱を、高熱伝導体である第
１の混合物７０５のみならず、サーマルビア７０８をも
用いて逃がす構造である点である。以下、各構成につい
て説明する。The main difference from the fourth embodiment is that
The structure is such that the heat generated by the semiconductor element 709 is released not only by the first mixture 705 which is a high thermal conductor but also by the thermal via 708. Hereinafter, each configuration will be described.
【０１６４】電気絶縁性基板７０１を構成する混合物７
０５、７０６は、無機フィラーと熱硬化性樹脂とを含む
混合物からなる。無機フィラーとしては、例えば、Ａｌ
2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮ又はＳｉＯ2などを用いる
ことができる。第１の混合物７０５においては、無機フ
ィラーが７０重量％から９５重量％の範囲で高密度に充
填されているのが望ましい。一方、第２の混合物７０６
においては、無機フィラーが５０重量％から９０重量％
の範囲で充填され、未硬化の段階では封止樹脂として半
導体素子７０９と配線パターン７０２ａの接続部７０２
ｃに注入が可能な低粘度であるのが望ましいが、半導体
素子７０９及び配線パターン７０２ａを覆う第２の混合
物７０６としては、溶融粘度の低い未硬化シートを用い
てもよい。この未硬化シートを構成する無機フィラーの
重量は、５０重量％〜９０重量％に限定されるものでは
なく、９５重量％まで含んでいてもよい。Mixture 7 Constituting Electrically Insulating Substrate 701
05 and 706 are composed of a mixture containing an inorganic filler and a thermosetting resin. As the inorganic filler, for example, Al
2 O 3 , MgO, BN, AlN, SiO 2 or the like can be used. In the first mixture 705, it is desirable that the inorganic filler is densely packed in a range of 70% by weight to 95% by weight. On the other hand, the second mixture 706
In the above, the inorganic filler is 50 to 90% by weight.
In the uncured stage, the connection portion 702 between the semiconductor element 709 and the wiring pattern 702a is used as a sealing resin.
Although it is desirable that the second mixture 706 has a low viscosity that can be injected into c, an uncured sheet having a low melt viscosity may be used as the second mixture 706 covering the semiconductor element 709 and the wiring pattern 702a. The weight of the inorganic filler constituting the uncured sheet is not limited to 50% by weight to 90% by weight, but may be up to 95% by weight.
【０１６５】各無機フィラーの平均粒子径は、０．１μ
ｍ〜１００μｍの範囲にあるのが望ましい。各熱硬化性
樹脂は、例えば、耐熱性が高いエポキシ樹脂、フェノー
ル樹脂、シアネート樹脂又はポリフェニレンエーテル樹
脂であるのが望ましい。エポキシ樹脂は、耐熱性が高い
ため特に望ましい。尚、各混合物は、さらに分散剤、着
色剤、カップリング剤又は離型剤を含んでいてよい。The average particle size of each inorganic filler is 0.1 μm.
Preferably, it is in the range of m to 100 μm. Each thermosetting resin is desirably, for example, an epoxy resin, a phenol resin, a cyanate resin, or a polyphenylene ether resin having high heat resistance. Epoxy resins are particularly desirable because of their high heat resistance. In addition, each mixture may further contain a dispersing agent, a coloring agent, a coupling agent, or a release agent.
【０１６６】配線パターン７０２ａ、７０２ｂ及び７０
２ｃは、上記第１の実施の形態で説明した配線パターン
１０２ａ及び１０２ｂと同様であるため、重複する説明
は省略する。Wiring patterns 702a, 702b and 70
2c is the same as the wiring patterns 102a and 102b described in the first embodiment, and a duplicate description will be omitted.
【０１６７】本実施の形態においては、上記第４の実施
の形態と同様に、配線パターン７０２ａが第２の混合物
７０６によって保護された後、第１の混合物７０５に埋
め込まれるので、Ｌ／Ｓが５０μｍ／５０μｍあるいは
それ以上のファインラインを形成しても、配線パターン
７０２ａの埋設後も断線等は発生せず、配線パターン７
０２ａが損なわれることはない。In the present embodiment, as in the fourth embodiment, after the wiring pattern 702a is protected by the second mixture 706 and then embedded in the first mixture 705, L / S is reduced. Even if a fine line of 50 μm / 50 μm or more is formed, no disconnection or the like occurs even after the wiring pattern 702a is buried, and the wiring pattern 7
02a is not impaired.
【０１６８】配線パターン７０２ａと半導体素子７０９
との接続部７０２ｃには、例えば、フリップチップボン
ディングが用いられる。Wiring pattern 702a and semiconductor element 709
For example, flip-chip bonding is used for the connection portion 702c.
【０１６９】インナービア７０４は、上記第１の実施の
形態で説明したインナービア１０４と同様であるため、
重複する説明は省略する。Since the inner via 704 is similar to the inner via 104 described in the first embodiment,
Duplicate description will be omitted.
【０１７０】サーマルビア７０８は、例えば、熱硬化性
の導電性物質からなる。サーマルビア７０８としては、
例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹
脂組成物を用いることができる。金属粒子の材料として
は、熱伝導度の高い、銀、銅などの金属を用いることが
できる。サーマルビアでは、インナービアと異なり、熱
伝導性が優先されるので、ビア径がインナービアよりも
大きく、かつ、金属粒子の割合はインナービアよりもさ
らに高くなるのが望ましいが、インナービアと同じであ
ってもよい。The thermal via 708 is made of, for example, a thermosetting conductive material. As the thermal via 708,
For example, a conductive resin composition in which metal particles and a thermosetting resin are mixed can be used. As a material of the metal particles, a metal having high thermal conductivity, such as silver or copper, can be used. In thermal vias, unlike the inner vias, thermal conductivity is prioritized, so it is desirable that the via diameter be larger than the inner vias and that the percentage of metal particles be even higher than the inner vias. It may be.
【０１７１】尚、図７に示した回路部品内蔵モジュール
７００においては、配線パターン７０２ａ、７０２ｂが
電気絶縁性基板７０１に埋設された場合を示している
が、配線パターン７０２ａ、７０２ｂは必ずしも電気絶
縁性基板７０１に埋設されていなくてもよい。本実施の
形態においては、半導体素子７０９で発生する熱をサー
マルビア７０８によって逃がしているので、チップの熱
上昇を抑えることができる。In the circuit component built-in module 700 shown in FIG. 7, the case where the wiring patterns 702a and 702b are embedded in the electrically insulating substrate 701 is shown, but the wiring patterns 702a and 702b are not necessarily electrically insulating. It does not have to be embedded in the substrate 701. In the present embodiment, heat generated in the semiconductor element 709 is released by the thermal via 708, so that a rise in heat of the chip can be suppressed.
【０１７２】なお、本実施形態では、２層構造の配線パ
ターンを有する構成を例示したが、配線パターンは２層
に限定されず、単層構造であっても構わない。In this embodiment, the configuration having the wiring pattern of the two-layer structure has been exemplified. However, the wiring pattern is not limited to the two-layer structure, and may have a single-layer structure.
【０１７３】〈第８の実施の形態〉本実施の形態におい
ては、上記第７の実施の形態で示した回路部品内蔵モジ
ュールの製造方法の一例について説明する。本実施の形
態で用いられる材料及び回路部品は、上記第７の実施の
形態で説明したものと同じである。<Eighth Embodiment> In this embodiment, an example of a method for manufacturing the circuit component built-in module shown in the seventh embodiment will be described. The materials and circuit components used in the present embodiment are the same as those described in the seventh embodiment.
【０１７４】図８（ａ）〜（ｌ）は本実施の形態におけ
る回路部品内蔵モジュールの製造工程を示す断面図であ
る。FIGS. 8A to 8L are cross-sectional views showing the steps of manufacturing the module with built-in circuit components according to the present embodiment.
【０１７５】まず、図８（ａ）に示すように、離型フィ
ルム８０５ａ上に、例えば、銅箔からなる配線パターン
８０１を形成する。First, as shown in FIG. 8A, a wiring pattern 801 made of, for example, a copper foil is formed on a release film 805a.
【０１７６】次いで、図８（ｂ）に示すように、配線パ
ターン８０１の上に、例えば、電解メッキしたＮｉ、Ａ
ｕ層８０２を形成する。Next, as shown in FIG. 8B, for example, electrolytically plated Ni, A
A u layer 802 is formed.
【０１７７】次いで、図８（ｃ）に示すように、配線パ
ターン８０２上に、能動部品、例えば、半導体チップ８
０４を接続部８０３ｂを介して実装する。半導体チップ
８０４を実装する方法は、図２（ａ）、（ｂ）で説明し
た方法と同様であるため、重複する説明は省略する。Next, as shown in FIG. 8C, an active component, for example, a semiconductor chip 8 is formed on the wiring pattern 802.
04 is mounted via the connection unit 803b. The method for mounting the semiconductor chip 804 is the same as the method described with reference to FIGS. 2A and 2B, and a duplicate description will be omitted.
【０１７８】次いで、図８（ｄ）に示すように、接続部
８０３ｂのみならず、半導体チップ８０４と接続される
配線パターン８０１、８０２の全領域に第２の混合物８
１０を注入して封止を行う。この封止樹脂の注入によ
り、後の工程で能動部品を板状体８００に埋設する際
に、半導体チップ８０４と配線パターン８０１、８０２
との間に隙間ができること、配線パターン８０１、８０
２が断線すること、配線パターン８０１、８０２が歪む
こと等を防止することができる。封止樹脂として用いら
れる第２の混合物８１０としては、通常のフリップチッ
プボンディングに使用されるアンダーフィル樹脂を用い
ることができる。Next, as shown in FIG. 8D, the second mixture 8 is formed not only in the connection portions 803b but also in all the regions of the wiring patterns 801 and 802 connected to the semiconductor chip 804.
10 is injected to perform sealing. The injection of the sealing resin allows the semiconductor chip 804 and the wiring patterns 801 and 802 to be embedded when the active component is embedded in the plate 800 in a later step.
Between the wiring patterns 801, 80
2 can be prevented, and the wiring patterns 801 and 802 can be prevented from being distorted. As the second mixture 810 used as the sealing resin, an underfill resin used for normal flip chip bonding can be used.
【０１７９】次いで、図８（ｆ）に示すように、無機フ
ィラーと熱硬化性樹脂とを含む混合物を板状に加工する
ことにより、第１の混合物８００を形成する。そして、
第１の混合物８００に、レーザー等によって厚み方向の
サーマルビア用貫通孔８０７を穿設する。この場合、熱
を十分に伝えるために、比較的大きな径、例えば、直径
０．５ｍｍのサーマルビア用貫通孔８０７が穿設され
る。Next, as shown in FIG. 8F, a first mixture 800 is formed by processing a mixture containing the inorganic filler and the thermosetting resin into a plate shape. And
A through hole 807 for a thermal via in the thickness direction is formed in the first mixture 800 by a laser or the like. In this case, in order to sufficiently transmit heat, a thermal via through hole 807 having a relatively large diameter, for example, 0.5 mm in diameter is formed.
【０１８０】次いで、図８（ｆ）、（ｇ）に示すよう
に、離型フィルム８０５ａに実装された半導体チップ８
０４を第１の混合物８００に埋設する。この工程は、図
２（ｃ）と同様であるため、重複する説明は省略する
が、配線パターン８０１、８０２及び半導体チップ（能
動部品）８０４は、第２の混合物８１０で封止されてい
るので、完全に被覆、保護された状態にある。Next, as shown in FIGS. 8F and 8G, the semiconductor chip 8 mounted on the release film 805a is removed.
04 is embedded in the first mixture 800. Since this step is the same as that in FIG. 2C, a duplicate description will be omitted. However, since the wiring patterns 801 and 802 and the semiconductor chip (active component) 804 are sealed with the second mixture 810. , Completely covered and protected.
【０１８１】次いで、図８（ｈ）、（ｊ）に示すよう
に、配線位置をＸ線を用いる方法等により認識させて所
望の位置にインナービア貫通孔８０８を形成し、このイ
ンナービア貫通孔８０８に導電性樹脂組成物８０９を充
填すると同時に、サーマルビア用貫通孔８０７に導電性
樹脂組成物８１１を充填する。サーマルビア用導電性樹
脂組成物８１１としては、熱伝導性を考慮して金属粒子
の割合が少なくとも９０重量％以上の高密度ビア組成を
採用するのが望ましい。以上の工程は、図２（ｅ）、
（ｆ）と同様であるため、重複する説明は省略する。Next, as shown in FIGS. 8H and 8J, the wiring position is recognized by a method using X-rays or the like, and an inner via through hole 808 is formed at a desired position. At the same time as filling the conductive resin composition 809 into the 808, the conductive resin composition 811 is filled into the through hole 807 for thermal via. As the conductive resin composition 811 for thermal vias, it is desirable to adopt a high-density via composition in which the proportion of metal particles is at least 90% by weight or more in consideration of thermal conductivity. The above steps are performed as shown in FIG.
Since it is the same as (f), the duplicate description is omitted.
【０１８２】図８（ｄ）〜（ｆ）の工程と平行して、図
８（ｉ）に示すように、離型フィルム８０５ｂの上に、
２層構成の配線パターン８１６、８１７を形成する。As shown in FIG. 8 (i), in parallel with the steps of FIGS. 8 (d) to 8 (f), on the release film 805b,
Two-layer wiring patterns 816 and 817 are formed.
【０１８３】次いで、図８（ｊ）に示すように、２層構
成の配線パターン８１６、８１７と導電性樹脂組成物８
０９、８１１とが所望の部分で接続されるように、第１
の混合物８００に、２層構成の配線パターン８１６、８
１７が形成された離型フィルム８０５ｂを位置合わせし
て重ねる。Next, as shown in FIG. 8J, the wiring patterns 816 and 817 having a two-layer structure and the conductive resin composition 8 are formed.
09, 811 so as to be connected at a desired portion.
Of the two-layered wiring patterns 816 and 8
The release film 805b on which 17 has been formed is aligned and stacked.
【０１８４】次いで、図８（ｊ）、（ｋ）に示すよう
に、第１の混合物８００に、２層構成の配線パターン８
１６、８１７が形成された離型フィルム８０５ｂを位置
合わせして重ねたものを、離型フィルム８０５ｂの外側
から加圧すると同時に、加熱処理を施す。これにより、
第１の混合物８００、第２の混合物８１０及び導電性樹
脂組成物８０９、８１１中の熱硬化性樹脂を硬化させ、
半導体チップ８０４及び配線パターン８１６、８１７が
第１の混合物８００に埋設された板状体を形成する。Next, as shown in FIGS. 8 (j) and 8 (k), a wiring pattern 8 having a two-layer structure is added to the first mixture 800.
The stacked release films 805b on which the substrates 16 and 817 are formed are aligned and stacked, and a heat treatment is performed at the same time as the pressure is applied from the outside of the release film 805b. This allows
Curing the thermosetting resin in the first mixture 800, the second mixture 810, and the conductive resin compositions 809 and 811;
The semiconductor chip 804 and the wiring patterns 816 and 817 form a plate-like body embedded in the first mixture 800.
【０１８５】加熱は、第１の混合物８００、第２の混合
物８１０及び導電性樹脂組成物８０９、８１１中の熱硬
化性樹脂が硬化する温度以上の温度（例えば、１５０℃
〜２６０℃）で行う。これにより、各混合物８００、８
１０は一体となって電気絶縁性基板８１５となり、導電
性樹脂組成物８０９はインナービア８１３となり、導電
性樹脂組成物８１１はサーマルビア８１４となる。The heating is performed at a temperature higher than the temperature at which the thermosetting resin in the first mixture 800, the second mixture 810, and the conductive resin composition 809, 811 is cured (for example, 150 ° C.).
-260 ° C). Thereby, each mixture 800, 8
10 together form an electrically insulating substrate 815, the conductive resin composition 809 forms an inner via 813, and the conductive resin composition 811 forms a thermal via 814.
【０１８６】次いで、図８（ｋ）、（ｌ）に示すよう
に、離型フィルム８０５ａ及び８０５ｂを、電気絶縁性
基板８１５から剥離する。Next, as shown in FIGS. 8 (k) and (l), the release films 805a and 805b are peeled from the electrically insulating substrate 815.
【０１８７】以上のようにして作製された回路部品内蔵
モジュールにおいては、インナービア８１３により、配
線パターン８０１、８０２と配線パターン８１６、８１
７とが電気的に接続される。また、銅箔配線パターン８
０２とインナービア８１３との間に、電解メッキしたＮ
ｉ、Ａｕ層８０２が介在することにより、インナービア
８１３と銅箔配線パターン８０２との接続信頼性がより
向上する。また、サーマルビア８１４により、半導体チ
ップ８０４で発生する熱を２層構成の配線パターン８１
６、８１７を通じて逃がすことができるので、半導体チ
ップ８０４の熱上昇が大幅に抑えられる。In the circuit component built-in module manufactured as described above, the wiring patterns 801 and 802 and the wiring patterns 816 and 81 are formed by the inner via 813.
7 are electrically connected. Also, copper foil wiring pattern 8
02 between the inner via 813 and the inner via 813
The connection reliability between the inner via 813 and the copper foil wiring pattern 802 is further improved by the presence of the i, Au layer 802. The thermal via 814 transfers heat generated in the semiconductor chip 804 to the two-layered wiring pattern 81.
Since the heat can be released through 6, 817, the heat rise of the semiconductor chip 804 can be largely suppressed.
【０１８８】尚、本実施の形態においては、半導体チッ
プ８０４を埋め込んだ後に導電性樹脂組成物８０９、８
１１を充填しているが、半導体チップ８０４を埋め込む
前に導電性樹脂組成物８０９、８１１を充填してもよ
い。In this embodiment, after the semiconductor chip 804 is embedded, the conductive resin compositions 809, 8
11, the conductive resin compositions 809 and 811 may be filled before the semiconductor chip 804 is embedded.
【０１８９】また、配線パターンを２層構造とする例を
示したが、配線パターンは単層であっても構わない。Further, although an example has been described in which the wiring pattern has a two-layer structure, the wiring pattern may be a single layer.
【０１９０】〈第９の実施の形態〉本実施の形態におい
ては、多層構造を有する回路部品内蔵モジュールの一例
について説明する。<Ninth Embodiment> In this embodiment, an example of a circuit component built-in module having a multilayer structure will be described.
【０１９１】図９（ａ）（ｂ）は本実施の形態の回路部
品内蔵モジュールを示す断面図である。FIGS. 9A and 9B are cross-sectional views showing a circuit component built-in module according to the present embodiment.
【０１９２】図９（ａ）に示すように、本実施の形態の
回路部品内蔵モジュール９００は、積層された電気絶縁
性基板９０１ａ、９０１ｂ及び９０１ｃ（いずれも２種
類の混合物層９０５、９０６で構成されている）からな
る電気絶縁性基板９０１と、電気絶縁性基板９０１の主
面及び内部に形成された２層構成の配線パターン９０２
ａ１及び９０２ｂ１、９０２ａａ１及び９０２ｂｂ１、
９０２ａ２及び９０２ｂ２、９０２ａａ２及び９０２ｂ
ｂ２、９０２ａ３及び９０２ｂ３、９０２ａａ３及び９
０２ｂｂ３と、配線パターン９０２ａ１及び９０２ｂ
１、９０２ａ２及び９０２ｂ２、９０２ａ３及び９０２
ｂ３に接続部９０２ｃ１、９０２ｃ２、９０２ｃ３を介
して接続された回路部品９０８ａ、９０８ｂ、９０８ｃ
と、配線パターン９０２ａａ１、９０２ａａ２、９０２
ａａ３に接続された回路部品９０４ａ、９０４ｂ、９０
４ｃと、これらの配線パターンを電気的に接続するイン
ナービア９０７ａ、９０７ｂ、９０７ｃとを含んでい
る。As shown in FIG. 9A, the circuit component built-in module 900 according to the present embodiment is composed of laminated electric insulating substrates 901a, 901b and 901c (each of which is composed of two types of mixture layers 905 and 906). ), And a two-layer wiring pattern 902 formed on the main surface and inside of the electric insulating substrate 901.
a1 and 902b1, 902aa1 and 902bb1,
902a2 and 902b2, 902aa2 and 902b
b2, 902a3 and 902b3, 902aa3 and 9
02bb3 and wiring patterns 902a1 and 902b
1, 902a2 and 902b2, 902a3 and 902
Circuit components 908a, 908b, 908c connected to b3 via connecting portions 902c1, 902c2, 902c3
And wiring patterns 902aa1, 902aa2, 902
Circuit components 904a, 904b, 90 connected to aa3
4c and inner vias 907a, 907b, 907c for electrically connecting these wiring patterns.
【０１９３】また、この図には図示されていないが、主
面に形成された配線パターン９０２ａ１のうち、取り出
し電極を除く部分は、レジスト等の保護膜で覆われてい
ることが好ましい。この構成によれば、特に半導体チッ
プ９０８ａ直上のバンプ接続を安定させることができ
る。Although not shown in this figure, it is preferable that portions of the wiring pattern 902a1 formed on the main surface except for the extraction electrode are covered with a protective film such as a resist. According to this configuration, in particular, the bump connection directly above the semiconductor chip 908a can be stabilized.
【０１９４】電気絶縁性基板９０１ａ、９０１ｂ、９０
１ｃは、いずれも無機フィラーの量が異なる２種類の混
合物（第１・第２の混合物）からなる。これら２種類の
混合物は、いずれも無機フィラーと熱硬化性樹脂とを含
む混合物である。具体的な成分構成は、上記各実施の形
態と同様であるため、重複する説明は省略する。Electrically insulating substrates 901a, 901b, 90
1c is composed of two types of mixtures (first and second mixtures) in which the amounts of the inorganic fillers are different. Each of these two types of mixtures is a mixture containing an inorganic filler and a thermosetting resin. The specific component configuration is the same as in each of the above-described embodiments, and a duplicate description will be omitted.
【０１９５】配線パターン９０２ａ１、９０２ｂ１、９
０２ａａ１、９０２ｂｂ１、９０２ａ２、９０２ｂ２、
９０２ａａ２、９０２ｂｂ２、９０２ａ３、９０２ｂ
３、９０２ａａ３、９０２ｂｂ３は、上記第７の実施の
形態で説明した配線パターン７０２ａ、７０２ｂ、７０
２ａａ、７０２ｂｂと同様であるため、重複する説明は
省略する。Wiring patterns 902a1, 902b1, 9
02aa1, 902bb1, 902a2, 902b2,
902aa2, 902bb2, 902a3, 902b
3, 902aa3, 902bb3 are the wiring patterns 702a, 702b, 70 described in the seventh embodiment.
2aa and 702bb are the same as those in FIG.
【０１９６】回路部品９０８ａ、９０８ｂ、９０８ｃは
能動部品、回路部品９０４ａ、９０４ｂ、９０４ｃは受
動部品である。能動部品としては、例えば、トランジス
タ、ＩＣ、ＬＳＩ等の半導体素子が用いられる。半導体
素子は、半導体ベアチップであってもよい。受動部品と
しては、チップ状の抵抗、チップ状のコンデンサ又はチ
ップ状のインダクタ等が用いられる。尚、本実施の形態
の回路部品内蔵モジュールにおいては、受動部品（回路
部品９０４ａ、９０４ｂ、９０４ｃ）を含んでいなくて
もよい。The circuit components 908a, 908b, 908c are active components, and the circuit components 904a, 904b, 904c are passive components. As the active component, for example, a semiconductor element such as a transistor, an IC, and an LSI is used. The semiconductor element may be a semiconductor bare chip. As the passive component, a chip-shaped resistor, a chip-shaped capacitor, a chip-shaped inductor, or the like is used. Note that the circuit component built-in module of the present embodiment does not need to include passive components (circuit components 904a, 904b, and 904c).
【０１９７】例えば、配線パターン９０２ａ１、９０２
ｂ１と能動部品である回路部品９０８ａとの接続部９０
２ｃ１には、例えば、フリップチップボンディングが用
いられる。For example, wiring patterns 902a1, 902
Connection part 90 between b1 and circuit component 908a as an active component
For 2c1, for example, flip chip bonding is used.
【０１９８】インナービア９０７ａ、９０７ｂ、９０７
ｃは、例えば、熱硬化性の導電性物質からなる。熱硬化
性の導電性物質としては、例えば、金属粒子と熱硬化性
樹脂とを混合した導電性樹脂組成物を用いることができ
る。金属粒子及び熱硬化性樹脂は、上記各実施の形態と
同様であるため、重複する説明は省略する。The inner vias 907a, 907b, 907
c is made of, for example, a thermosetting conductive material. As the thermosetting conductive substance, for example, a conductive resin composition obtained by mixing metal particles and a thermosetting resin can be used. Since the metal particles and the thermosetting resin are the same as those in the above-described embodiments, overlapping descriptions will be omitted.
【０１９９】尚、図９（ａ）に示した回路部品内蔵モジ
ュール９００においては、配線パターン９０２ａ１、９
０２ｂ１等が電気絶縁性基板９０１ａ等に埋設されてい
る場合を示しているが、配線パターン９０２ａ１、９０
２ｂ１等は電気絶縁性基板９０１ａ等に埋設されていな
くてもよい。In the circuit component built-in module 900 shown in FIG. 9A, the wiring patterns 902a1 and 902a
02b1 and the like are embedded in the electrically insulating substrate 901a and the like, but the wiring patterns 902a1 and 90
2b1 and the like may not be embedded in the electrically insulating substrate 901a and the like.
【０２００】また、図９（ａ）においては、３層構造の
回路部品内蔵モジュール９００を示しているが、設計に
応じた多層構造とすることができる。Although FIG. 9A shows the circuit component built-in module 900 having a three-layer structure, a multi-layer structure according to the design can be adopted.
【０２０１】図９（ｂ）に、本実施形態の回路部品内蔵
モジュールの他の構成例を示す。FIG. 9B shows another configuration example of the circuit component built-in module of the present embodiment.
【０２０２】図９（ｂ）に示す回路部品内蔵モジュール
は、図９（ａ）に示した３層の多層配線基板の最下層９
０９と同じ構成を持つ配線基板に、両面２層配線基板９
１０を積層した構造である。両面２層配線基板９１０
は、絶縁性基板９１１の両面に、配線パターン９１２ａ
・９１２ｂが形成され、これらの配線パターンがインナ
ービア９１３により相互接続された構成である。The module with built-in circuit components shown in FIG. 9B is the lowermost layer 9 of the three-layer multilayer wiring board shown in FIG.
09, a double-sided two-layer wiring board 9
10 are laminated. Double-sided two-layer wiring board 910
Are wiring patterns 912a on both sides of the insulating substrate 911.
912 b are formed, and these wiring patterns are interconnected by the inner via 913.
【０２０３】この構造によれば、再配線がより容易にな
ることにより、ＬＧＡ等の電極構成が形成しやすいとい
う利点があるのみならず、回路部品９０８ｃと配線パタ
ーン９０２ａ３・ｂ３との接続部９０２ｃ３が基板で拘
束されるため安定化し、信頼性の高い層間接続構造のモ
ジュールを実現することができる。According to this structure, the rewiring becomes easier, so that not only is the advantage that the electrode configuration such as LGA is easily formed, but also the connecting portion 902c3 between the circuit component 908c and the wiring patterns 902a3 and b3 is formed. Is stabilized by the substrate, and a highly reliable module having an interlayer connection structure can be realized.
【０２０４】なお、本実施形態では配線パターンが２層
構造である構成を例示したが、配線パターンは単層であ
っても構わない。Although the present embodiment has exemplified the configuration in which the wiring pattern has a two-layer structure, the wiring pattern may be a single layer.
【０２０５】〈第１０の実施の形態〉本実施の形態にお
いては、図１、図４、図７、図９に示した回路部品内蔵
モジュールの製造方法であって、特に離型キャリア上に
回路部品を実装する方法について説明する。従って、本
実施の形態で用いられる製造方法は上記第１〜第９の各
実施の形態にも有効である。<Tenth Embodiment> This embodiment relates to a method of manufacturing the circuit component built-in module shown in FIGS. 1, 4, 7, and 9, and particularly to a method of manufacturing a circuit on a release carrier. A method for mounting components will be described. Therefore, the manufacturing method used in the present embodiment is also effective in the first to ninth embodiments.
【０２０６】図１０（ａ）〜（ｉ）は本実施の形態にお
ける回路部品内蔵モジュールの製造工程を示す断面図で
ある。FIGS. 10A to 10I are cross-sectional views showing the steps of manufacturing the module with built-in circuit components according to the present embodiment.
【０２０７】まず、図１０（ａ）に示すように、透過用
孔１００５ｂが穿設された離型フィルム（離型キャリ
ア）１００５ａに銅箔配線パターン１０１１を形成し、
回路部品、例えば、半導体チップ１００４をフリップチ
ップボンディングする。半導体チップ１００４の直下の
配線部分のない領域には、ある程度大きな孔を穿設して
おくことにより、封止樹脂の封入をより容易にすること
ができる。離型フィルム１００５ａとしては、所定の粘
着力を有する有機フィルム、例えば、ポリエチレンテレ
フタレートやポリフェニレンサルファイト等を用いても
よい。また、銅箔等の金属箔を用いても良い。特に、本
実施形態のように、配線パターンが第２の混合物で覆わ
れていない場合は、離型キャリアとして樹脂フィルムを
用いると、埋設時に伸びて配線が断絶する恐れがあるた
め、金属箔のキャリアを用いる方が好ましい。配線パタ
ーン１０１１は、例えば、離型フィルム１００５ａに銅
箔を接着した後、フォトリソ工程及びエッチング工程を
経て形成することができる。また、配線パターン１０１
１としては、エッチング法や打ち抜き法によって形成さ
れたリードフレームを用いてもよい。First, as shown in FIG. 10A, a copper foil wiring pattern 1011 is formed on a release film (release carrier) 1005a having perforation holes 1005b formed therein.
A circuit component, for example, a semiconductor chip 1004 is flip-chip bonded. By punching a somewhat large hole in a region immediately below the semiconductor chip 1004 where there is no wiring portion, sealing resin can be more easily sealed. As the release film 1005a, an organic film having a predetermined adhesive strength, for example, polyethylene terephthalate, polyphenylene sulfite, or the like may be used. Further, a metal foil such as a copper foil may be used. In particular, in the case where the wiring pattern is not covered with the second mixture as in the present embodiment, if a resin film is used as the release carrier, the wiring may be extended at the time of embedding and the wiring may be disconnected. It is preferable to use a carrier. The wiring pattern 1011 can be formed through, for example, a photolithography process and an etching process after bonding a copper foil to the release film 1005a. Also, the wiring pattern 101
As 1, a lead frame formed by an etching method or a punching method may be used.
【０２０８】半導体チップ１００４は、導電性接着剤１
０１２を介して銅箔配線パターン１０１１と電気的に接
続されている。導電性接着剤１０１２としては、例え
ば、金、銀、銅又は銀−パラジウム合金などを熱硬化性
樹脂で混練したものを使用することができる。また、導
電性接着剤１０１２の代わりに、金ワイヤボンディング
法によって作製した金バンプ又は半田バンプを半導体チ
ップ１００４側に予め形成し、熱処理によって金又は半
田を溶解して半導体チップ１００４を実装することも可
能である。さらに、半田バンプと導電性接着剤とを併用
することも可能である。The semiconductor chip 1004 is made of the conductive adhesive 1
It is electrically connected to the copper foil wiring pattern 1011 via 012. As the conductive adhesive 1012, for example, a material obtained by kneading gold, silver, copper, a silver-palladium alloy, or the like with a thermosetting resin can be used. Further, instead of the conductive adhesive 1012, a gold bump or a solder bump prepared by a gold wire bonding method may be formed in advance on the semiconductor chip 1004 side, and the semiconductor chip 1004 may be mounted by melting gold or solder by heat treatment. It is possible. Furthermore, it is also possible to use a solder bump and a conductive adhesive together.
【０２０９】次いで、図１０（ｂ）に示すように、銅箔
配線パターン１０１１と半導体チップ１００４との間に
第２の混合物１０１０を注入して封止を行う。通常、半
導体チップ１００４の側面から注入を行うが、本実施の
形態においては、離型フィルム（離型キャリア）１００
５ａの反対側からキャリア面に形成された透過用孔１０
０５ｂを通じて、ポンプ１０１４に接続された注入器１
０１３を用いて、注入を行っている。従って、離型フィ
ルム（離型キャリア）１００５ａの粘着性のために困難
であった第２の混合物（封止樹脂）１０１０の封入を容
易に行うことができる。このように第２の混合物（封止
樹脂）１０１０を注入することにより、後の工程で半導
体チップ１００４を板状体１０００に埋設する際に、半
導体チップ１００４と銅箔配線パターン１０１１との間
に隙間ができることを防止することができる。封止樹脂
としての第２の混合物１０１０としては、通常のフリッ
プチップボンディングに使用されるアンダーフィル樹脂
を用いることができるが、本実施の形態においては、注
入を容易に行うことができるため、無機フィラーの量を
多くして精度を高くしたものでも対応することができ
る。Next, as shown in FIG. 10B, a second mixture 1010 is injected between the copper foil wiring pattern 1011 and the semiconductor chip 1004 to perform sealing. Usually, injection is performed from the side surface of the semiconductor chip 1004. In the present embodiment, the release film (release carrier) 100
5a formed on the carrier surface from the side opposite to 5a.
Injector 1 connected to pump 1014 through 05b
013 is used for the injection. Therefore, the second mixture (sealing resin) 1010, which has been difficult due to the adhesiveness of the release film (release carrier) 1005a, can be easily encapsulated. By injecting the second mixture (sealing resin) 1010 in this manner, when the semiconductor chip 1004 is embedded in the plate-like body 1000 in a later step, the space between the semiconductor chip 1004 and the copper foil wiring pattern 1011 is formed. A gap can be prevented from being formed. As the second mixture 1010 as the sealing resin, an underfill resin used for normal flip-chip bonding can be used. However, in this embodiment, since the injection can be easily performed, an inorganic filler is used. It is possible to cope with a material having a high accuracy by increasing the amount of the filler.
【０２１０】尚、半導体チップ１００４を板状体１００
０に埋設する工程から後の工程（図１０（ｃ）〜
（ｉ））は、上記第２の実施の形態と同様であるため、
重複する説明は省略する。Note that the semiconductor chip 1004 is
0 (FIG. 10C)
(I)) is the same as in the second embodiment, so
Duplicate description will be omitted.
【０２１１】〈第１１の実施の形態〉本実施形態にかか
る回路部品内蔵モジュールは、前記の各実施形態で説明
した回路部品内蔵モジュールに、多層配線基板を積層し
た構成である。特に、多層配線基板としてセラミック多
層配線基板を用いた構成とすれば、セラミック多層配線
基板が有する優れた高周波特性及び機能を併せ持つＲＦ
モジュールを実現できる。<Eleventh Embodiment> A circuit component built-in module according to this embodiment has a configuration in which a multilayer wiring board is laminated on the circuit component built-in module described in each of the above embodiments. In particular, if a ceramic multilayer wiring board is used as the multilayer wiring board, the RF having the excellent high-frequency characteristics and functions of the ceramic multilayer wiring board can be obtained.
Module can be realized.
【０２１２】図１２（ａ）〜（ｄ）に、本実施形態の回
路部品内蔵モジュールの構成を、その製造工程の順に示
す。FIGS. 12A to 12D show the configuration of the circuit component built-in module according to the present embodiment in the order of its manufacturing process.
【０２１３】まず、図１２（ａ）に示すように、一主面
に配線パターン１２０８を有するセラミック多層配線基
板１２０１と、板状に形成された第１の混合物１２０２
と、離型キャリア１２０３とを圧着させることにより、
図１２（ｂ）に示すような板状体を得る。First, as shown in FIG. 12A, a ceramic multilayer wiring board 1201 having a wiring pattern 1208 on one main surface and a first mixture 1202 formed in a plate shape are provided.
And the release carrier 1203 by pressing.
A plate-like body as shown in FIG.
【０２１４】また、図１２（ａ）に示すように、板状の
第１の混合物１２０２には、第２の実施形態において説
明したように、あらかじめインナービア１２１２が形成
されている。離型キャリア１２０３上には、配線パター
ン１２０４が形成され、半導体チップ１２０５が実装さ
れ、第２の混合物１２１０によりこれらが封止されてい
る。As shown in FIG. 12A, an inner via 1212 is previously formed in the plate-like first mixture 1202 as described in the second embodiment. On the release carrier 1203, a wiring pattern 1204 is formed, a semiconductor chip 1205 is mounted, and these are sealed with a second mixture 1210.
【０２１５】また、離型キャリア１２０３には、第２の
実施形態において図１１（ａ）に示した構成と同様に、
複数の孔が形成されていることが好ましい。これによ
り、半導体チップ１２０５が第１の混合物１２０２に埋
設される際に、図１１（ｄ）に示したのと同様に、余剰
の混合物が前記孔から排出され、インナービア１２１２
の歪み量が大幅に低減される。The release carrier 1203 has the same structure as that of the second embodiment shown in FIG.
Preferably, a plurality of holes are formed. As a result, when the semiconductor chip 1205 is embedded in the first mixture 1202, the excess mixture is discharged from the hole and the inner via 1212 is formed, as shown in FIG.
Is greatly reduced.
【０２１６】次に、図１２（ｃ）に示すように、離型キ
ャリア１２０３を剥離した後、図１２（ｄ）に示すよう
に、半導体チップ１２０５に接続されている配線パター
ン１２０４のうち取り出し電極を除く部分（特に、半導
体チップ１２０５と直接接続された配線パターン箇所）
に、レジスト１２０６を形成する。これにより、配線が
拘束され、接続信頼性の高い構造になる。Next, as shown in FIG. 12C, after the release carrier 1203 is peeled off, as shown in FIG. 12D, the extraction electrode of the wiring pattern 1204 connected to the semiconductor chip 1205 is removed. Excluding (particularly, wiring pattern portions directly connected to the semiconductor chip 1205)
Next, a resist 1206 is formed. As a result, the wiring is restricted, and a structure with high connection reliability is obtained.
【０２１７】なお、ここでは、工程を簡略化するため
に、回路部品を埋設する前にインナービアを形成してお
く方法を例示したが、これに限らず、回路部品を埋設し
た後に、貫通孔を形成してインナービアを形成しても構
わない。あるいは、回路部品とインナービアとの距離を
十分確保できる場合は、離型キャリア１２０３として、
孔の空いていない離型キャリアを用いても構わない。Here, in order to simplify the process, the method of forming the inner via before embedding the circuit component has been exemplified. However, the present invention is not limited to this. May be formed to form an inner via. Alternatively, when the distance between the circuit component and the inner via can be sufficiently ensured,
A release carrier having no holes may be used.
【０２１８】また、用途によっては、セラミック多層配
線基板の代わりに、ＦＲ−４等の樹脂多層配線基板を用
いても構わない。In some applications, a resin multilayer wiring board such as FR-4 may be used instead of the ceramic multilayer wiring board.
【０２１９】〈第１２の実施の形態〉本実施形態の回路
部品内蔵モジュールは、第１１の実施形態と同様に、第
１〜第１０の各実施形態で説明した回路部品内蔵モジュ
ールに、多層配線基板を積層した構成である。<Twelfth Embodiment> A module with a built-in circuit component according to the present embodiment is similar to the eleventh embodiment except that the module with a built-in circuit component described in each of the first to tenth embodiments has a multilayer wiring structure. This is a configuration in which substrates are stacked.
【０２２０】ただし、本実施形態の回路部品内蔵モジュ
ールの構成は、回路部品に接続された配線パターンが多
層配線基板によって封止されている点において、回路部
品に接続された配線パターンが多層配線基板との界面と
なる主面と反対側の面に形成された、前記第１１の実施
形態にかかる回路部品内蔵モジュールと異なる。However, the configuration of the circuit component built-in module of this embodiment is different from that of the first embodiment in that the wiring pattern connected to the circuit component is sealed by the multilayer wiring board. This is different from the module with a built-in circuit component according to the eleventh embodiment, which is formed on the surface opposite to the main surface serving as the interface with the semiconductor device.
【０２２１】ここで、本実施形態の回路部品内蔵モジュ
ールの構成およびその製造工程を、図１３（ａ）〜
（ｅ）を参照しながら説明する。Here, the configuration of the circuit component built-in module of this embodiment and the manufacturing process thereof will be described with reference to FIGS.
This will be described with reference to FIG.
【０２２２】まず、図１３（ａ）に示すように、多層配
線基板としてセラミック多層配線基板１３０４を用意
し、このセラミック多層配線基板１３０４上に、回路部
品としての半導体ベアチップ１３０１を実装する。First, as shown in FIG. 13A, a ceramic multilayer wiring board 1304 is prepared as a multilayer wiring board, and a semiconductor bare chip 1301 as a circuit component is mounted on the ceramic multilayer wiring board 1304.
【０２２３】この場合、セラミック多層配線基板１３０
４の一主面に形成されている配線パターン１３０３上に
接続バンプ１３０２を形成し、この接続バンプ１３０２
上に半導体ベアチップ１３０１を接続する。In this case, the ceramic multilayer wiring board 130
4, a connection bump 1302 is formed on a wiring pattern 1303 formed on one main surface, and the connection bump 1302
A semiconductor bare chip 1301 is connected thereon.
【０２２４】次に、図１３（ｂ）に示すように、少なく
とも配線パターン１３０３と半導体ベアチップ１３０１
との接続部分を、第２の混合物１３１０で封止する。こ
のとき、前記接続部分だけでなく、配線パターン１３０
３の一部ないし全体も、第２の混合物１３１０で封止す
ることが好ましい。例えば、図１３（ｂ）に具体的に図
示した構成では、配線パターン１３０３のうち、接続バ
ンプ１３０２が形成された部分のみが、第２の混合物１
３１０で封止されている。しかし、これに限らず、配線
パターン１３０３の全体を、第２の混合物１３１０で封
止してもよい。Next, as shown in FIG. 13B, at least the wiring pattern 1303 and the semiconductor bare chip 1301
Is sealed with the second mixture 1310. At this time, not only the connection portion but also the wiring pattern 130
It is preferable that a part or the whole of 3 is also sealed with the second mixture 1310. For example, in the configuration specifically illustrated in FIG. 13B, only the portion of the wiring pattern 1303 where the connection bump 1302 is formed is the second mixture 1
It is sealed at 310. However, the invention is not limited thereto, and the entire wiring pattern 1303 may be sealed with the second mixture 1310.
【０２２５】そして、同じく図１３（ｂ）に示すよう
に、半導体ベアチップ１３０１が実装されたセラミック
多層配線基板１３０４と、板状に形成した未硬化の第１
の混合物１３１１とを位置合わせして重ね、加圧するこ
とにより、半導体ベアチップ１３０１を第１の混合物１
３１１に埋設する。Then, as shown in FIG. 13B, the ceramic multilayer wiring board 1304 on which the semiconductor bare chip 1301 is mounted and the uncured first uncured board formed in a plate shape.
The semiconductor bare chip 1301 is aligned with the mixture 1311 of
It is buried in 311.
【０２２６】次に、図１３（ｃ）に示すように、第１の
混合物１３１１に配線パターン１３０３へ至る貫通孔を
形成し導電性物質を注入することにより、インナービア
１３１２を形成する。Next, as shown in FIG. 13C, an inner via 1312 is formed by forming a through hole reaching the wiring pattern 1303 in the first mixture 1311 and injecting a conductive substance.
【０２２７】次に、図１３（ｄ）に示すように、樹脂フ
ィルム等の離型キャリア１３１１上に配線パターン１３
０８を形成し、この離型キャリア１３１１を第１の混合
物１３１１へ重ねて加熱加圧し、配線パターン１３０８
を第１の混合物１３１１へ埋設する。そして、離型キャ
リア１３１１を剥離することにより、図１３（ｅ）に示
すように、回路部品内蔵モジュールが完成する。Next, as shown in FIG. 13D, the wiring pattern 13 is formed on a release carrier 1311 such as a resin film.
08, the release carrier 1311 is superimposed on the first mixture 1311 and heated and pressed to form a wiring pattern 1308.
Is embedded in the first mixture 1311. Then, by separating the release carrier 1311, a circuit component built-in module is completed as shown in FIG.
【０２２８】この回路部品内蔵モジュールは、セラミッ
ク多層配線基板１３０４を採用したことにより、セラミ
ックが有する優れた高周波特性及び機能を併せ持つＲＦ
モジュールとして機能する。Since this circuit component built-in module employs the ceramic multilayer wiring board 1304, the RF having the excellent high frequency characteristics and functions of the ceramic is also provided.
Functions as a module.
【０２２９】また、図１４に示すように、図１３（ｅ）
に示したように完成した回路部品内蔵モジュールにおい
て、セラミック多層配線基板１３０４の表層の配線パタ
ーン（図示せず）に、インダクタ、抵抗、またはコンデ
ンサ等の受動部品１４０１等を接続し、これらを樹脂層
１４０２内に封止した構成とすることもできる。なお、
樹脂層１４０２の表面を平坦にすることにより、マウン
ト性に優れた回路部品内蔵モジュールを実現できる。な
お、樹脂１４０２の代わりにレジストを用いることも可
能である。Also, as shown in FIG. 14, FIG.
In the completed module with built-in circuit components as shown in (1), a passive component 1401 such as an inductor, a resistor, or a capacitor is connected to a wiring pattern (not shown) on the surface of the ceramic multilayer wiring board 1304, and these are connected to a resin layer. It is also possible to adopt a configuration sealed in the inside 1402. In addition,
By flattening the surface of the resin layer 1402, a circuit component built-in module having excellent mountability can be realized. Note that a resist can be used instead of the resin 1402.
【０２３０】本実施形態の回路部品内蔵モジュールは、
半導体ベアチップ１３０１と接続された配線パターン１
３０３および接続バンプ１３０２が、セラミック多層配
線基板１３０４と、第１の混合物１３１１または第２の
混合物１３１０との間に拘束された構造であるので、接
続が安定し、熱サイクル等の信頼性試験に対しても高い
性能を示す。The module with a built-in circuit component of the present embodiment
Wiring pattern 1 connected to semiconductor bare chip 1301
303 and the connection bump 1302 have a structure in which the connection is stabilized between the ceramic multilayer wiring board 1304 and the first mixture 1311 or the second mixture 1310, so that the connection is stable and the reliability test such as a thermal cycle is performed. It also shows high performance.
【０２３１】なお、本実施形態では、多層配線基板とし
てセラミック多層配線基板を例示したが、用途によって
は、セラミック多層配線基板の代わりに、ＦＲ−４等の
樹脂基板を用いても構わない。また、回路部品として半
導体ベアチップを例示したが、その他の能動部品または
受動部品を用いても構わない。In this embodiment, a ceramic multilayer wiring board is exemplified as the multilayer wiring board. However, a resin substrate such as FR-4 may be used in place of the ceramic multilayer wiring board depending on the application. Although a semiconductor bare chip is illustrated as a circuit component, other active components or passive components may be used.
【０２３２】さらに、本実施形態では、第１の混合物１
３１１に半導体ベアチップ１３０１を埋設した後に、イ
ンナービア１３１２を形成する方法を例示したが、イン
ナービアの形成方法はこれに限定されない。すなわち、
回路部品とインナービアとの距離が十分に確保されてい
る設計であれば、回路部品を埋設する前に、未硬化の第
１の混合物で形成された板状体に、あらかじめインナー
ビアを形成しておいても構わない。あるいは、第２の実
施形態において図１１（ａ）等に例示したような孔あき
の離型キャリアを用いれば、配線パターンを埋め込むと
きに余剰な第１の混合物がこの孔から排出され、インナ
ービアや配線パターンの歪み量を低減することができ
る。Further, in the present embodiment, the first mixture 1
Although the method of forming the inner via 1312 after embedding the semiconductor bare chip 1301 in 311 has been exemplified, the method of forming the inner via is not limited to this. That is,
If the design is such that the distance between the circuit component and the inner via is sufficiently ensured, the inner via is formed in advance on the plate made of the uncured first mixture before embedding the circuit component. You can keep it. Alternatively, if a perforated release carrier as illustrated in FIG. 11A or the like is used in the second embodiment, an excess first mixture is discharged from these holes when embedding a wiring pattern, and the inner via and the via are removed. The amount of distortion of the wiring pattern can be reduced.
【０２３３】〈第１３の実施の形態〉本発明にかかる無
線装置の実施の一形態について説明する。<Thirteenth Embodiment> An embodiment of a wireless device according to the present invention will be described.
【０２３４】図１５に示すように、本実施形態の無線装
置１５００は、高周波アナログ回路１５０１と、ベース
バンド回路１５０２と、アンテナ１５０３とを有する。As shown in FIG. 15, a wireless device 1500 of this embodiment has a high-frequency analog circuit 1501, a baseband circuit 1502, and an antenna 1503.
【０２３５】高周波アナログ回路１５０１は、アンテナ
スイッチ１５０１ａ、ＲＦフィルタ１５０１ｂ、ＬＮＡ
(low noise amplifier)１５０１ｃ、ミキサ１５０１
ｄ、ＩＦアンプ・Ａ／Ｄ変換器１５０１ｅ、ＶＣＯ(vol
tage controlled oscillator)１５０１ｆ、ＰＬＬ(phas
e-looked loop)１５０１ｇ、ＩＦアンプ・Ｄ／Ａ変換器
１５０１ｉ、およびパワーアンプ１５０１ｈからなる。
ベースバンド回路１５０２は、ベースバンド変調や誤り
訂正等のディジタル信号処理を行う。A high-frequency analog circuit 1501 includes an antenna switch 1501a, an RF filter 1501b, an LNA
(low noise amplifier) 1501c, mixer 1501
d, IF amplifier / A / D converter 1501e, VCO (vol
stage controlled oscillator) 1501f, PLL (phas
e-looked loop) 1501g, IF amplifier / D / A converter 1501i, and power amplifier 1501h.
The baseband circuit 1502 performs digital signal processing such as baseband modulation and error correction.
【０２３６】本無線装置において、高周波アナログ回路
１５０１の各回路部品を、第１ないし第１２の実施の形
態で説明した回路部品内蔵モジュールにより構成するこ
とができる。特に、第１１または第１２の実施の形態で
説明した、セラミック多層配線基板を有するＲＦモジュ
ールを用いれば、セラミックの優れた高周波特性によ
り、高性能な無線装置を実現できる。In this wireless device, each circuit component of the high-frequency analog circuit 1501 can be constituted by the circuit component built-in module described in the first to twelfth embodiments. In particular, by using the RF module having the ceramic multilayer wiring board described in the eleventh or twelfth embodiment, a high-performance wireless device can be realized by the excellent high-frequency characteristics of ceramic.
【０２３７】なお、例えばＶＣＯ１５０１ｆとＰＬＬ１
５０１ｇとの組み合わせのような複数の回路部品を、一
つのモジュールに内蔵することもできる。集積度を上げ
ることにより、最大限、高周波アナログ回路１５０１全
体を、一つの回路部品内蔵モジュールとして構成するこ
とも可能である。For example, the VCO 1501f and the PLL1
A plurality of circuit components, such as a combination with 501g, can be incorporated in one module. By increasing the degree of integration, it is possible to configure the entire high-frequency analog circuit 1501 as a single circuit component built-in module at the maximum.
【０２３８】以下、具体的実施例を挙げて本発明をさら
に詳細に説明する。Hereinafter, the present invention will be described in more detail with reference to specific examples.
【０２３９】（実施例１）本実施例においては、本発明
の回路部品内蔵モジュールを作製する際の、無機フィラ
ーと熱硬化性樹脂とを含む２種類の混合物からなる電気
絶縁性基板の作製方法の一例について説明する。Example 1 In this example, a method for producing an electrically insulating substrate comprising two kinds of mixtures containing an inorganic filler and a thermosetting resin when producing the module with built-in circuit components of the present invention. An example will be described.
【０２４０】本実施例においては、主として下記（表
１）に示す配合組成により、電気絶縁性基板を構成する
第１の混合物を作製した。尚、下記（表１）中、試料番
号１は比較例を示している。In this example, a first mixture constituting an electrically insulating substrate was prepared mainly with the following composition shown in (Table 1). In the following (Table 1), Sample No. 1 indicates a comparative example.
【０２４１】[0241]
【表１】 [Table 1]
【０２４２】本実施例においては、液状エポキシ樹脂と
して、日本ペルノックス（株）製のエポキシ樹脂（ＷＥ
−２０２５）を用いた。また、フェノール樹脂として、
大日本インキ（株）製のフェノライト（ＶＨ４１５０）
を用いた。また、シアネート樹脂として、旭チバ（株）
製のシアネート樹脂（ＡｒｏＣｙ、Ｍ−３０）を用い
た。また、添加物としてカーボンブラック又は分散剤を
加えた。In this example, as the liquid epoxy resin, an epoxy resin (WE, manufactured by Pernox Japan Limited) was used.
-2025) was used. Also, as a phenolic resin,
Phenolite (VH4150) manufactured by Dai Nippon Ink Co., Ltd.
Was used. As a cyanate resin, Asahi Chiba Co., Ltd.
Cyanate resin (AroCy, M-30) was used. Further, carbon black or a dispersant was added as an additive.
【０２４３】電気絶縁性基板を構成する第１の混合物を
作製するに際して、まず、上記（表１）の組成で混合さ
れたペースト状の混合物を、所定量だけ離型フィルム上
に滴下する。このペースト状の混合物は、無機フィラー
と液状の熱硬化性樹脂とを攪拌混合機によって１０分程
度混合して作製した。使用した攪拌混合機は、所定の容
量の容器に無機フィラーと液状の熱硬化性樹脂とを投入
し、容器自身を回転させながら公転させるものであり、
混合物の粘度が比較的高くても十分な分散状体が得られ
る。離型フィルムとしては、厚み７５μｍのポリエチレ
ンテレフタレートフィルムの表面にシリコンによる離型
処理を施したものを用いた。In preparing the first mixture constituting the electrically insulating substrate, first, a predetermined amount of the paste mixture mixed with the composition shown in (Table 1) is dropped on the release film. This paste-like mixture was prepared by mixing an inorganic filler and a liquid thermosetting resin for about 10 minutes with a stirring mixer. The stirring and mixing machine used is to put the inorganic filler and the liquid thermosetting resin into a container having a predetermined capacity and revolve while rotating the container itself.
Even if the viscosity of the mixture is relatively high, a sufficient dispersion can be obtained. As the release film, a film obtained by subjecting a surface of a polyethylene terephthalate film having a thickness of 75 μm to release treatment with silicon was used.
【０２４４】次いで、離型フィルム上のペースト状の混
合物にさらに離型フィルムを重ね、加圧プレスによって
厚さ２００μｍとなるようにプレスして、板状の混合物
を得た。尚、より粘度を低下させたスラリー状の混合物
を離型フィルムの上に載せ、ドクターブレード法によっ
てシート成形しても良好な板状の混合物が得られた。Next, a release film was further laminated on the paste-like mixture on the release film, and pressed to a thickness of 200 μm by a pressure press to obtain a plate-like mixture. A good plate-like mixture was obtained by placing the slurry-like mixture having a lower viscosity on a release film and forming a sheet by a doctor blade method.
【０２４５】次いで、電気絶縁性基板の各種特性を評価
するために、その主たる第１の混合物の板状体の硬化物
を作製した。Next, in order to evaluate various characteristics of the electrically insulating substrate, a main plate-like cured product of the first mixture was prepared.
【０２４６】硬化物は、５０ｋｇ／ｃｍ2の圧力で加圧
しながら１７０℃の温度で加熱し、その後、耐熱性離型
フィルムを剥離することによって得られる。The cured product is obtained by heating at a temperature of 170 ° C. while applying a pressure of 50 kg / cm 2 and then peeling off the heat-resistant release film.
【０２４７】この第１の混合物の板状体の硬化物からな
る電気絶縁性基板を所定の寸法に加工して、熱伝導度、
線熱膨張係数などを測定した。熱伝導度は、１０ｍｍ角
に切断した試料の表面を加熱ヒーターに接触させて加熱
し、接触加熱部分の温度と反対面の温度を測定し、熱の
伝わり方から計算によって求めた。線膨張係数は、室温
から１４０℃まで温度上昇させた場合の試料の寸法変化
を測定し、その寸法変化の平均値から求めた。絶縁耐圧
は、第１の混合物の板状体の硬化物からなる電気絶縁性
基板の厚み方向にＡＣ電圧を印加した場合の絶縁耐圧を
求め、それを単位厚み当たりのものに換算して求めた。An electrically insulative substrate made of a cured product of the plate-like body of the first mixture is processed into a predetermined size to obtain a heat conductivity,
The linear thermal expansion coefficient and the like were measured. The thermal conductivity was determined by heating the surface of a sample cut into a 10 mm square by contacting the surface with a heater, measuring the temperature of the surface opposite to the contact heating portion, and calculating from the heat transmission method. The linear expansion coefficient was obtained by measuring a dimensional change of a sample when the temperature was increased from room temperature to 140 ° C., and was obtained from an average value of the dimensional change. The withstand voltage was determined by obtaining the withstand voltage when an AC voltage was applied in the thickness direction of an electrically insulating substrate made of a cured product of the plate-like body of the first mixture, and converting it to the value per unit thickness. .
【０２４８】上記（表１）に示すように、上記の方法で
作製された第１の混合物からなる電気絶縁性基板は、無
機フィラーとしてＡｌ2Ｏ3を用いた場合には、従来のガ
ラスエポキシ基板（熱伝導度０．２Ｗ／ｍ・Ｋ〜０．３
Ｗ／ｍ・Ｋ）に比べて熱伝導度が約１０倍以上となっ
た。また、Ａｌ2Ｏ3の量を８５重量％以上とすることに
より、熱伝導度を２．８Ｗ／ｍ・Ｋ以上とすることがで
きた。Ａｌ2Ｏ3はコストが安いという利点もある。As shown in the above (Table 1), when the electrically insulating substrate made of the first mixture produced by the above-mentioned method is made of a conventional glass epoxy when Al 2 O 3 is used as the inorganic filler, Substrate (thermal conductivity 0.2W / mK-0.3
(W / m · K), the thermal conductivity was about 10 times or more. Further, by setting the amount of Al 2 O 3 to 85% by weight or more, the thermal conductivity was able to be 2.8 W / m · K or more. Al 2 O 3 also has the advantage of low cost.
【０２４９】また、無機フィラーとして非晶質ＳｉＯ2
を用いた場合には、線膨張係数がシリコン半導体（線膨
張係数３×１０-6／℃）により近くなった。従って、無
機フィラーとして非晶質ＳｉＯ2を用いた電気絶縁性基
板は、半導体を直接実装するフリップチップ用の基板と
して望ましい。In addition, amorphous SiO 2 was used as an inorganic filler.
When was used, the linear expansion coefficient was closer to that of a silicon semiconductor (linear expansion coefficient: 3 × 10 −6 / ° C.). Therefore, an electrically insulating substrate using amorphous SiO 2 as an inorganic filler is desirable as a flip-chip substrate on which a semiconductor is directly mounted.
【０２５０】また、無機フィラーとしてＳｉＯ2を用い
た場合には、比誘電率が３．４〜３．８と低い電気絶縁
性基板が得られた。ＳｉＯ2は比重が小さいという利点
もある。無機フィラーとしてＳｉＯ2を用いた回路部品
内蔵モジュールは、携帯電話などの高周波用モジュール
として望ましい。When SiO 2 was used as the inorganic filler, an electrically insulating substrate having a low relative dielectric constant of 3.4 to 3.8 was obtained. SiO 2 also has the advantage of low specific gravity. A circuit component built-in module using SiO 2 as an inorganic filler is desirable as a high-frequency module such as a mobile phone.
【０２５１】また、無機フィラーとしてＢＮを用いた場
合には、熱伝導が高く線膨張係数が小さい電気絶縁性基
板が得られた。When BN was used as the inorganic filler, an electrically insulating substrate having high thermal conductivity and low linear expansion coefficient was obtained.
【０２５２】上記（表１）の比較例（試料番号１）に示
すように、無機フィラーとして６０重量％のＡｌ2Ｏ3を
用いた場合を除いて、電気絶縁性基板の絶縁耐圧は１０
ｋＶ／ｍｍ以上であった。電気絶縁性基板の絶縁耐圧
は、電気絶縁性基板の主成分である第１の混合物の材料
である無機フィラーと熱硬化性樹脂との接着性の指標と
なる。すなわち、無機フィラーと熱硬化性樹脂との接着
性が悪い場合には、その間に微小な隙間が生じて絶縁耐
圧が低下する。このような微小な隙間は回路部品内蔵モ
ジュールの信頼性の低下を招く。一般に、絶縁耐圧が１
０ｋＶ／ｍｍ以上であれば、無機フィラーと熱硬化性樹
脂との接着性が良好であると判断することができる。従
って、無機フィラーの量は７０重量％以上であるのが望
ましい。As shown in the comparative example (sample No. 1) in Table 1 above, except for the case where 60% by weight of Al 2 O 3 was used as the inorganic filler, the withstand voltage of the electrically insulating substrate was 10%.
kV / mm or more. The withstand voltage of the electrically insulating substrate is an index of the adhesiveness between the inorganic filler, which is the material of the first mixture, which is the main component of the electrically insulating substrate, and the thermosetting resin. That is, when the adhesiveness between the inorganic filler and the thermosetting resin is poor, a minute gap is generated therebetween, and the withstand voltage decreases. Such a small gap causes a decrease in the reliability of the module with a built-in circuit component. Generally, the withstand voltage is 1
If it is 0 kV / mm or more, it can be determined that the adhesion between the inorganic filler and the thermosetting resin is good. Therefore, the amount of the inorganic filler is desirably 70% by weight or more.
【０２５３】尚、熱硬化性樹脂の含有量が低い場合に
は、電気絶縁性基板の強度が低下するため、熱硬化性樹
脂は４．８重量％以上であるのが望ましい。When the content of the thermosetting resin is low, the strength of the electrically insulating substrate is reduced. Therefore, the content of the thermosetting resin is desirably 4.8% by weight or more.
【０２５４】（実施例２）本実施例においては、上記第
５の実施の形態で説明した方法によって回路部品内蔵モ
ジュールを作製した場合について説明する。(Embodiment 2) In this embodiment, a case where a circuit component built-in module is manufactured by the method described in the fifth embodiment will be described.
【０２５５】本実施例で使用した第１の混合物の組成
は、Ａｌ2Ｏ3（昭和電工（株）製ＡＳ−４０、平均粒子
径１２μｍ）が９０重量％、液状エポキシ樹脂（日本レ
ック（株）製、ＥＦ−４５０）が９．５重量％、カーボ
ンブラック（東洋カーボン（株）製）が０．２重量％、
カップリング剤（味の素（株）製、チタネート系、４６
Ｂ）が０．３重量％である。The composition of the first mixture used in this example was as follows: Al 2 O 3 (AS-40 manufactured by Showa Denko KK, average particle diameter: 12 μm): 90% by weight, liquid epoxy resin (Nippon Rec. ), 9.5% by weight of EF-450), 0.2% by weight of carbon black (manufactured by Toyo Carbon Co., Ltd.),
Coupling agent (manufactured by Ajinomoto Co., titanate, 46
B) is 0.3% by weight.
【０２５６】上記材料を上記実施例１と同様の条件で処
理することにより、未硬化状態の板状体（厚み４００μ
ｍ）を作製した。The above material was treated under the same conditions as in Example 1 to obtain an uncured plate (400 μm thick).
m) was prepared.
【０２５７】一方、主面用及びその反対面用として、離
型キャリア用銅箔の上に厚さ８μｍの銅箔配線パターン
を形成する。この場合、Ｌ／Ｓ（ライン／スペース）が
７５μｍ／７５μｍのファインパターンを採用し、厚さ
８μｍの銅箔上に配線パターンを露光、現像、エッチン
グして形成した。配線パターンに用いる銅箔の厚みは、
３μｍから２０μｍの範囲で用途に応じて使い分けられ
る。On the other hand, an 8 μm thick copper foil wiring pattern is formed on the release carrier copper foil for the main surface and the opposite surface. In this case, a fine pattern having an L / S (line / space) of 75 μm / 75 μm was adopted, and a wiring pattern was formed by exposing, developing and etching a copper foil having a thickness of 8 μm. The thickness of the copper foil used for the wiring pattern is
It can be used properly in the range of 3 μm to 20 μm depending on the application.
【０２５８】主面用の銅箔配線パターンは、その片面が
粗化されており、粗化した面に導電性接着剤を塗布し
て、半導体素子をフリップチップボンディングし（図２
（ａ）参照）、銅箔の粗化面が板状体側となるように板
状体に重ねた。反対面側の離型キャリアには、チップコ
ンデンサを実装した。The copper foil wiring pattern for the main surface is roughened on one side, and a conductive adhesive is applied to the roughened surface and the semiconductor element is flip-chip bonded (FIG. 2).
(See (a)), the copper foil was superimposed on the plate so that the roughened surface was on the plate side. A chip capacitor was mounted on the release carrier on the opposite side.
【０２５９】半導体素子をフリップチップボンディング
し、銅箔の粗化面が板状体側となるように板状体に重ね
る前に、第２の混合物からなる封止樹脂を、半導体素子
と配線パターンを接続する全ての配線パターン及び半導
体素子と配線パターンとの隙間を埋めるように注入し
た。封止樹脂として用いる第２の混合物としては、無機
フィラーの材料の選定によって熱膨張係数が調整された
ものを用いた。本実施例においては、熱膨張係数の小さ
い溶融ＳｉＯ2が８０％、熱膨張係数の比較的大きい結
晶ＳｉＯ2粉末が２０％の割合で構成されたＳｉＯ2：７
０重量％と、熱硬化性樹脂：３０重量％とを混合した封
止樹脂を用いた。Before the semiconductor element is flip-chip bonded and before the copper foil is overlaid on the plate so that the roughened surface of the copper foil is on the plate, the sealing resin made of the second mixture is applied to the semiconductor element and the wiring pattern. The injection was performed so as to fill all the wiring patterns to be connected and the gaps between the semiconductor element and the wiring patterns. As the second mixture used as the sealing resin, one whose thermal expansion coefficient was adjusted by selecting the material of the inorganic filler was used. In this embodiment, a small molten SiO 2 is 80% coefficient of thermal expansion, SiO relatively large crystals SiO 2 powder thermal expansion coefficient is constituted in a proportion of 20% 2: 7
A sealing resin obtained by mixing 0% by weight and 30% by weight of a thermosetting resin was used.
【０２６０】具体的な封止方法は、以下のとおりであ
る。すなわち、７０℃に加熱したホットプレートを傾
け、そのホットプレート上に、前記半導体素子を実装し
た銅箔配線パターンを有する離型キャリアを設置した
後、半導体素子と配線パターンとの間に注射器によって
徐々に封止樹脂を注入した。数十秒程度で半導体素子と
配線パターンとの間に封止樹脂を注入することができ
た。また、配線パターン上も簡単に覆うことできた。熱
硬化性樹脂（封止樹脂）としては、一液性のエポキシ樹
脂を用いた。チップコンデンサの周りも同様に上記封止
樹脂で覆った。そして、１５０℃の温度で２時間にわた
って加熱して、封止樹脂を硬化させた。A specific sealing method is as follows. That is, a hot plate heated to 70 ° C. is tilted, a release carrier having a copper foil wiring pattern on which the semiconductor element is mounted is placed on the hot plate, and then a syringe is gradually inserted between the semiconductor element and the wiring pattern. Was injected with a sealing resin. The sealing resin could be injected between the semiconductor element and the wiring pattern in about several tens of seconds. Also, the wiring pattern could be easily covered. As the thermosetting resin (sealing resin), a one-part epoxy resin was used. The periphery of the chip capacitor was similarly covered with the sealing resin. And it heated at the temperature of 150 degreeC for 2 hours, and hardened the sealing resin.
【０２６１】この封止樹脂の線膨張係数は、半導体素子
と第１の混合物との中間程度の１１０ｐｐｍ／℃であっ
たため、熱衝撃の緩和層として有効に機能した。The linear expansion coefficient of this sealing resin was 110 ppm / ° C., which is about the middle between the semiconductor element and the first mixture, and thus effectively functioned as a thermal shock relaxation layer.
【０２６２】半導体素子をフリップチップボンディング
し、銅箔の粗化面が板状体側となるように板状体に重ね
た後、熱プレス機によってプレス温度７０℃、圧力１０
ｋｇ／ｃｍ2で１５分間加熱加圧処理を施した。硬化温
度よりも低い温度での加熱により、板状体中の熱硬化性
樹脂が軟化するため、半導体素子が板状体に容易に埋設
した。尚、埋設時に板状体を構成する第１の混合物が大
幅に流動したが、配線パターンの歪みや断線は生じなか
った。After the semiconductor element was flip-chip bonded, and the copper foil was overlaid on the plate so that the roughened surface of the copper foil was on the plate side, a press temperature of 70 ° C. and a pressure of 10 ° C.
Heating and pressurizing treatment was performed at kg / cm 2 for 15 minutes. Heating at a temperature lower than the curing temperature softens the thermosetting resin in the plate, so that the semiconductor element was easily embedded in the plate. In addition, the first mixture constituting the plate-like body flowed significantly at the time of embedding, but no distortion or disconnection of the wiring pattern occurred.
【０２６３】一方、比較例として、ポリプロピレンから
なる粘着性離型キャリア上に配線パターンを形成して半
導体チップを実装し、第２の混合物で構成された封止樹
脂によって半導体チップと配線パターンとの接続部のみ
を封止したものを、同様に熱プレス機によって板状体に
埋設したところ、配線パターンの一部断線や歪みが発生
した。On the other hand, as a comparative example, a semiconductor chip is mounted by forming a wiring pattern on an adhesive release carrier made of polypropylene, and the semiconductor chip and the wiring pattern are sealed by a sealing resin made of the second mixture. When only the connection portion was sealed and buried in a plate-like body by a hot press in the same manner, partial disconnection and distortion of the wiring pattern occurred.
【０２６４】以上の結果から、金属箔からなる離型キャ
リアは、ポリプロピレンのような有機フィルムと異な
り、基板シートの伸びに伴う変形を抑制できること、さ
らに配線パターンを第２の混合物からなる封止樹脂によ
って被覆することにより、埋設時に配線パターンを保護
できることが分かる。From the above results, the release carrier made of a metal foil is different from an organic film such as polypropylene in that the deformation caused by the elongation of the substrate sheet can be suppressed, and the wiring pattern is formed of a sealing resin made of the second mixture. It is understood that the wiring pattern can be protected at the time of embedding by covering the wiring pattern.
【０２６５】次いで、インナービアホールの位置に対応
する配線パターンの位置をＸ線を用いる方法等により認
識させた後、その位置に炭酸ガスレーザーを用いてイン
ナービアホール接続するための貫通孔（直径０．１５ｍ
ｍ）を形成した（図５（ｅ）参照）。Next, after the position of the wiring pattern corresponding to the position of the inner via hole is recognized by a method using X-rays or the like, a through hole (diameter 0. 0) for connecting the inner via hole to the position using a carbon dioxide gas laser. 15m
m) was formed (see FIG. 5E).
【０２６６】比較例として、予め板状体にインナービア
ホール用貫通孔を形成した後、半導体チップを埋設した
半導体内包モジュールを作製したところ、前記貫通孔が
板状体を構成する第１の混合物の流動に伴って圧迫を受
けて、インナービアホールの形状が歪んだり、その形成
位置が当初の設計位置からずれたりした。その結果、イ
ンナービアと配線パターンとの接続に不具合が生じた。As a comparative example, after a through hole for an inner via hole was previously formed in a plate-like body, a semiconductor-containing module in which a semiconductor chip was embedded was manufactured. Due to the pressure caused by the flow, the shape of the inner via hole was distorted or the formation position was shifted from the originally designed position. As a result, a problem occurred in the connection between the inner via and the wiring pattern.
【０２６７】以上の結果から、半導体チップ等の回路部
品を埋設した後に、配線パターンの認識を利用してレー
ザー加工を行う方法を採用すれば、精度の高い多層回路
基板モジュールを作製できることが分かる。From the above results, it can be understood that a multilayer circuit board module with high accuracy can be manufactured by adopting a method of performing laser processing utilizing recognition of a wiring pattern after embedding circuit components such as a semiconductor chip.
【０２６８】前記貫通孔に、導電性樹脂組成物をスクリ
ーン印刷法によって充填した（図５（ｆ）参照）。この
導電性樹脂組成物は、球状の銅粒子８５重量％と、ビス
フェノールＡ型エポキシ樹脂（油化シェルエポキシ製、
エピコート８２８）３重量％と、グルシジルエステル系
エポキシ樹脂（東都化成製、ＹＤ−１７１）９重量％
と、アミンアダクト硬化剤（味の素製、ＭＹ−２４）３
重量％とを混練して作製した。The through-hole was filled with a conductive resin composition by a screen printing method (see FIG. 5F). This conductive resin composition is composed of 85% by weight of spherical copper particles and bisphenol A type epoxy resin (manufactured by Yuka Shell Epoxy,
Epicoat 828) 3% by weight and 9% by weight of a glycidyl ester epoxy resin (YD-171, manufactured by Toto Kasei)
And amine adduct curing agent (manufactured by Ajinomoto, MY-24) 3
% By weight.
【０２６９】次いで、予め銅箔離型キャリア上に形成し
たチップコンデンサに、熱プレス機によってプレス温度
１７０℃、圧力１０ｋｇ／ｃｍ2、プレス時間３０分で
加熱加圧処理を施した。チップコンデンサは半導体チッ
プと比較して遙かに体積が小さいため、さらに容易に埋
設することができ、かつ、既に形成してあるインナービ
アホールも殆ど形状が歪まなかった。今回の加熱によ
り、板状体中のエポキシ樹脂及び導電性樹脂組成物中の
エポキシ樹脂が硬化し、半導体素子及びチップコンデン
サと銅箔配線パターンとが機械的に強固に接続された。
また、この加熱により、導電性樹脂組成物と銅箔配線パ
ターンとが電気的（インナービア接続）、機械的に接続
された。Next, the chip capacitor previously formed on the copper foil release carrier was subjected to a heat and pressure treatment using a hot press at a press temperature of 170 ° C., a pressure of 10 kg / cm 2 and a press time of 30 minutes. Since the chip capacitor is much smaller in volume than the semiconductor chip, it can be more easily buried, and the shape of the already formed inner via hole is hardly distorted. By this heating, the epoxy resin in the plate-like body and the epoxy resin in the conductive resin composition were cured, and the semiconductor element and the chip capacitor were firmly connected to the copper foil wiring pattern mechanically.
Further, by this heating, the conductive resin composition and the copper foil wiring pattern were electrically (inner-via-connected) and mechanically connected.
【０２７０】次いで、板状体から離型キャリア用銅箔を
剥離した（図５（ｊ）参照）。離型キャリア用銅箔は、
上記加熱温度以上の耐熱性がある。また、銅箔配線パタ
ーンの粗化された面は板状体及びインナービアと接着
し、光沢面は離型キャリア用銅箔と接着している。従っ
て、板状体及びインナービアと銅箔配線パターンとの接
着強度は、離型キャリア用銅箔と銅箔配線パターンとの
接着強度よりも大きい。このため、離型キャリア用銅箔
のみを剥離することができる。最後に、評価用取りだし
電極を除く配線部分領域を、レジストで覆い、配線パタ
ーンを十分に拘束できる形態にした。Next, the release carrier copper foil was peeled off from the plate-like body (see FIG. 5 (j)). Copper foil for release carrier
It has heat resistance higher than the above heating temperature. The roughened surface of the copper foil wiring pattern is adhered to the plate and the inner via, and the glossy surface is adhered to the release carrier copper foil. Therefore, the adhesive strength between the plate-like body and the inner via and the copper foil wiring pattern is larger than the adhesive strength between the release carrier copper foil and the copper foil wiring pattern. Therefore, only the release carrier copper foil can be peeled off. Finally, the wiring portion area except for the evaluation extraction electrode was covered with a resist so that the wiring pattern could be sufficiently constrained.
【０２７１】以上の工程により、回路部品内蔵モジュー
ルが作製された。Through the above steps, a module with a built-in circuit component was manufactured.
【０２７２】まず、離型キャリア上に実装された状態の
半導体素子のバンプの接続抵抗、及びチップコンデンサ
の容量を測定し、基板（板状体）に埋め込んだ後のそれ
ぞれの測定値と比較した。その結果、バンプと接続され
た配線パターン端子で測定した接続抵抗は、埋め込む前
の測定値：４０ｍΩとほぼ同じで変化していないことが
確認できた。同様に、チップコンデンサの容量特性も損
なわれず変化していないことが確認できた。First, the connection resistance of the bumps of the semiconductor element mounted on the release carrier and the capacitance of the chip capacitor were measured and compared with the respective measured values after embedding in the substrate (plate-like body). . As a result, it was confirmed that the connection resistance measured at the wiring pattern terminal connected to the bump was almost the same as the measured value before embedding: 40 mΩ, and did not change. Similarly, it was confirmed that the capacitance characteristics of the chip capacitor were not impaired and did not change.
【０２７３】次いで、作製された回路部品内蔵モジュー
ルの信頼性を評価するために、半田リフロー試験及び温
度サイクル試験を行った。半田リフロー試験は、ベルト
式リフロー試験機を使い、最高温度２６０℃で１０秒の
サイクルを１０回繰り返すことによって行った。温度サ
イクル試験は、１２５℃の温度で３０分間保持した後
に、−６０℃の温度で３０分間保持する工程を２００サ
イクル繰り返すことによって行った。Next, a solder reflow test and a temperature cycle test were performed to evaluate the reliability of the manufactured module with built-in circuit components. The solder reflow test was performed using a belt type reflow tester by repeating a cycle of 10 seconds at a maximum temperature of 260 ° C. 10 times. The temperature cycle test was performed by repeating a process of holding at a temperature of 125 ° C. for 30 minutes and then holding at a temperature of −60 ° C. for 30 minutes for 200 cycles.
【０２７４】半田リフロー試験及び温度サイクル試験の
いずれにおいても、本実施例の回路部品内蔵モジュール
にはクラックが発生せず、超音波探傷装置を用いても特
に異常は認められなかった。この結果から、半導体素
子、チップコンデンサ及び電気絶縁性基板は強固に接着
していることが分かる。また、導電性樹脂組成物による
インナービア接続の抵抗値も、試験開始前後で殆ど変化
がなかった。In both the solder reflow test and the temperature cycle test, no cracks occurred in the circuit component built-in module of this example, and no particular abnormality was observed even when the ultrasonic flaw detector was used. From this result, it can be seen that the semiconductor element, the chip capacitor and the electrically insulating substrate are firmly adhered. Also, the resistance value of the inner via connection by the conductive resin composition hardly changed before and after the start of the test.
【０２７５】なお、本実施例では、レジストを用いて主
面に形成された配線パターンを拘束しているが、封止樹
脂（アンダーフィル、エポキシ樹脂にシリカを分散させ
たもの）で覆う構造にしても、十分な信頼性を有してい
る事が認められた。In this embodiment, the wiring pattern formed on the main surface is constrained by using a resist. However, the wiring pattern is covered with a sealing resin (underfill, epoxy resin in which silica is dispersed). However, it was confirmed that they had sufficient reliability.
【０２７６】一方、レジスト、あるいは封止樹脂で配線
パターンを覆わない構造の回路部品内蔵モジュールの場
合は、温度サイクル試験中に、バンプ接続抵抗が１０倍
以上になる箇所が数カ所発生し、拘束層の有効性が認め
られた。On the other hand, in the case of a circuit component built-in module having a structure in which the wiring pattern is not covered with the resist or the sealing resin, several places where the bump connection resistance becomes 10 times or more occur during the temperature cycle test. Was confirmed to be effective.
【０２７７】（実施例３）本実施例においては、上記第
６の実施の形態で説明した方法によって回路部品内蔵モ
ジュールを作製した場合について説明する。(Embodiment 3) In this embodiment, a case will be described in which a circuit component built-in module is manufactured by the method described in the sixth embodiment.
【０２７８】本実施例においては、回路部品として半導
体素子とチップ部品とを用いた。In this example, a semiconductor element and a chip component were used as circuit components.
【０２７９】本実施例で使用した第１の混合物の組成
は、Ａｌ2Ｏ3（昭和電工（株）製ＡＳ−４０、平均粒子
径１２μｍ）が９０重量％、液状エポキシ樹脂（日本レ
ック（株）製、ＥＦ−４５０）が９．５重量％、カーボ
ンブラック（東洋カーボン（株）製）が０．２重量％、
カップリング剤（味の素（株）製、チタネート系、４６
Ｂ）が０．３重量％である。The composition of the first mixture used in this example was as follows: Al 2 O 3 (AS-40 manufactured by Showa Denko KK, average particle size: 12 μm) was 90% by weight, and a liquid epoxy resin (Nippon Rec. ), 9.5% by weight of EF-450), 0.2% by weight of carbon black (manufactured by Toyo Carbon Co., Ltd.),
Coupling agent (manufactured by Ajinomoto Co., titanate, 46
B) is 0.3% by weight.
【０２８０】まず、上記組成で混合された粘土状の第１
の混合物を、所定重量だけ離型フィルム上に滴下する。
この場合、板状体への加工は行わない。First, the first clay-like mixture mixed with the above composition was prepared.
Is dropped on the release film by a predetermined weight.
In this case, processing to a plate-like body is not performed.
【０２８１】一方、主面用及びその反対面用として、例
えば、有機層からなる剥離層付き離型キャリア用銅箔の
上に厚さ１８μｍの銅箔配線パターンを形成する。この
場合、Ｌ／Ｓが７５μｍ／７５μｍのファインパターン
を採用し、厚さ１８μｍの銅箔上に配線パターンを露
光、現像、エッチングして形成した。On the other hand, for the main surface and the opposite surface, for example, a copper foil wiring pattern having a thickness of 18 μm is formed on a release carrier copper foil having a release layer made of an organic layer. In this case, a fine pattern having an L / S of 75 μm / 75 μm was adopted, and a wiring pattern was formed by exposing, developing, and etching a copper foil having a thickness of 18 μm.
【０２８２】主面用の銅箔配線パターンは、その片面が
粗化されており、粗化した面に導電性接着剤を塗布し
て、半導体素子をフリップチップボンディングし（図６
（ａ）参照）、銅箔配線パターンの粗化面が板状体側と
なるように板状体に重ねた。反対面側の離型キャリアに
は、チップコンデンサを実装した。The copper foil wiring pattern for the main surface is roughened on one side, and a conductive adhesive is applied to the roughened surface, and the semiconductor element is flip-chip bonded (FIG. 6).
(See (a)), the copper foil wiring pattern was superposed on the plate so that the roughened surface was on the plate side. A chip capacitor was mounted on the release carrier on the opposite side.
【０２８３】半導体素子をフリップチップボンディング
し、銅箔配線パターンの粗化面が板状体側となるように
板状体に重ねる前に、第２の混合物からなる封止樹脂
を、半導体素子と配線パターンを接続する接続部にその
隙間を埋めるように注入した。封止樹脂として用いる第
２の混合物としては、無機フィラーの材料の選定によっ
て熱膨張係数が調整されたものを用いた。本実施例にお
いては、熱膨張係数の小さい溶融ＳｉＯ2が８０％、熱
膨張の比較的大きい結晶ＳｉＯ2粉末が２０％の割合で
構成されたＳｉＯ2：７０重量％と、熱硬化性樹脂：３
０重量％とを混合した封止樹脂を用いた。この場合、熱
硬化性樹脂としては、一液性のエポキシ樹脂を用いた。Before the semiconductor element is flip-chip bonded and the copper foil wiring pattern is overlaid on the plate so that the roughened surface of the copper foil wiring pattern is on the plate, the sealing resin made of the second mixture is connected to the semiconductor element and the wiring. Injection was performed so as to fill the gap in the connection part connecting the pattern. As the second mixture used as the sealing resin, one whose thermal expansion coefficient was adjusted by selecting the material of the inorganic filler was used. In this embodiment, 70% by weight of SiO 2 composed of 80% of molten SiO 2 having a small coefficient of thermal expansion and 20% of crystalline SiO 2 powder having a relatively large thermal expansion, and a thermosetting resin: 3
A sealing resin mixed with 0% by weight was used. In this case, a one-component epoxy resin was used as the thermosetting resin.
【０２８４】具体的な封止方法は、以下のとおりであ
る。すなわち、７０℃に加熱したホットプレートを傾
け、そのホットプレート上に、前記半導体素子を実装し
た銅箔配線パターンを有する剥離層付き離型フィルムを
設置した後、半導体素子と配線パターンとの間に注射器
によって徐々に封止樹脂を注入した。数十秒程度で半導
体素子と配線パターンとの間に封止樹脂を注入すること
ができた。A specific sealing method is as follows. That is, a hot plate heated to 70 ° C. is tilted, and a release film with a release layer having a copper foil wiring pattern on which the semiconductor element is mounted is placed on the hot plate, and then, between the semiconductor element and the wiring pattern. The sealing resin was gradually injected with a syringe. The sealing resin could be injected between the semiconductor element and the wiring pattern in about several tens of seconds.
【０２８５】一方、第２の混合物からなる未硬化で低粘
度のシートを、ドクターブレード法によって離型フィル
ム上に作製した。本シートで用いた第２の混合物として
は、封止樹脂と同様に、熱膨張係数の小さい溶融ＳｉＯ
2が８０％、熱膨張の比較的大きい結晶ＳｉＯ2粉末が２
０％の割合で構成されたＳｉＯ2：８０重量％と、熱硬
化性樹脂：２０重量％とを混合したスラリーを用いた。
本シートの厚みは１００μｍ程度に設定した。On the other hand, an uncured, low-viscosity sheet made of the second mixture was formed on a release film by a doctor blade method. As the second mixture used in this sheet, as in the case of the sealing resin, molten SiO 2 having a small coefficient of thermal expansion was used.
2 is 80%, and crystalline SiO 2 powder having relatively large thermal expansion is 2 %.
A slurry was used in which 80% by weight of SiO 2 and 0% by weight of a thermosetting resin were mixed at a ratio of 0%.
The thickness of this sheet was set to about 100 μm.
【０２８６】このシートを用いて上記配線パターンの全
体を離型キャリアごと覆い、軽く押し付けた後、その離
型キャリアを剥離して、先に注入した封止樹脂と共に１
５０℃の温度で１時間にわたって加熱して硬化させた。
尚、離型キャリアは、硬化させた後に剥離しても、問題
はなかった。Using this sheet, the entire wiring pattern is covered together with the release carrier, and after lightly pressing, the release carrier is peeled off and removed together with the sealing resin previously injected.
It was cured by heating at a temperature of 50 ° C. for 1 hour.
Note that there was no problem even if the release carrier was peeled after being cured.
【０２８７】また、チップコンデンサ周りも同様に上記
封止樹脂によって覆った。そして、１５０℃の温度で、
２時間にわたって加熱して硬化させた。Further, the periphery of the chip capacitor was similarly covered with the sealing resin. And at a temperature of 150 ° C,
Cured by heating for 2 hours.
【０２８８】この封止樹脂、封止シートに用いられた第
２の混合物の線膨張係数は、半導体素子と第１の混合物
の中間程度の１１０ｐｐｍ／℃であったため、熱衝撃の
緩和層として有効に機能した。Since the linear expansion coefficient of the second mixture used for the sealing resin and the sealing sheet was 110 ppm / ° C., which is about the middle between the semiconductor element and the first mixture, it is effective as a thermal shock relaxation layer. Functioned.
【０２８９】次いで、剥離層付き離型キャリア用銅箔上
に実装した半導体チップに、熱プレス機によってプレス
温度７０℃、圧力１０ｋｇ／ｃｍ2で予め作製していた
粘土状の第１の混合物に１５分間押し付けた（図６
（ｃ）参照）。Next, the semiconductor chip mounted on the copper foil for a release carrier with a release layer was mixed with the first clay-like mixture prepared in advance at a press temperature of 70 ° C. and a pressure of 10 kg / cm 2 by a hot press machine. Pressed for 15 minutes (Fig. 6
(C)).
【０２９０】硬化温度より低い温度での加熱により、粘
土状の第１の混合物の中に半導体素子が容易に埋設され
た。また、埋設時に、粘土状の第１の混合物が大幅に流
動したが、配線パターンの歪みや断線は全く生じなかっ
た（図６（ｄ）参照）。By heating at a temperature lower than the curing temperature, the semiconductor element was easily embedded in the clay-like first mixture. Further, at the time of embedding, the clay-like first mixture largely flowed, but no distortion or disconnection of the wiring pattern occurred (see FIG. 6D).
【０２９１】以上の結果から、シート状の第２の混合
物、及び粘土状の第１の混合物をそれぞれ用いることに
より、容易に広い領域の配線パターンを保護することが
できると共に、第１の混合物の一次成形工程を省略する
ことができ、作製工程を簡略化できることが分かる。From the above results, by using the sheet-like second mixture and the clay-like first mixture, respectively, it is possible to easily protect the wiring pattern in a wide area and to use the first mixture. It can be seen that the primary molding step can be omitted, and the manufacturing step can be simplified.
【０２９２】次いで、インナービアホールの位置に対応
する配線パターンの位置をＸ線を用いる方法等により認
識させた後、その位置に炭酸ガスレーザーを用いてイン
ナービアホール接続するための貫通孔（直径０．１５ｍ
ｍ）を形成した（図６（ｅ）参照）。Then, after the position of the wiring pattern corresponding to the position of the inner via hole is recognized by a method using X-rays or the like, a through hole (diameter 0. 0) for connecting the inner via hole to the position using a carbon dioxide gas laser. 15m
m) was formed (see FIG. 6E).
【０２９３】この貫通孔に、導電性樹脂組成物をスクリ
ーン印刷法によって充填した（図６（ｆ）参照）。この
導電性樹脂組成物は、球状の銅粒子８５重量％と、ビス
フェノールＡ型エポキシ樹脂（油化シェルエポキシ製、
エピコート８２８）３重量％と、グルシジルエステル系
エポキシ樹脂（東都化成製、ＹＤ−１７１）９重量％
と、アミンアダクト硬化剤（味の素製、ＭＹ−２４）３
重量％とを混練して作製した。The through-hole was filled with a conductive resin composition by a screen printing method (see FIG. 6F). This conductive resin composition is composed of 85% by weight of spherical copper particles and bisphenol A type epoxy resin (manufactured by Yuka Shell Epoxy,
Epicoat 828) 3% by weight and 9% by weight of a glycidyl ester epoxy resin (YD-171, manufactured by Toto Kasei)
And amine adduct curing agent (manufactured by Ajinomoto, MY-24) 3
% By weight.
【０２９４】次いで、予めチップコンデンサをマウント
した銅箔離型キャリアを第１の混合物に重ね、熱プレス
機によってプレス温度１７０℃、圧力１０ｋｇ／ｃ
ｍ2、プレス時間３０分で加熱加圧処理を施した。チッ
プコンデンサは半導体チップと比較して遙かに体積が小
さいため、さらに容易に第１の混合物に埋設することが
でき、かつ、既に形成してあるインナービアホールも殆
ど形状が歪まなかった。今回の加熱により、板状体中の
エポキシ樹脂及び導電性樹脂組成物中のエポキシ樹脂が
硬化し、半導体素子及びチップコンデンサと銅箔配線パ
ターンとが機械的に強固に接続された。また、この加熱
により、導電性樹脂組成物と銅箔配線パターンとが電気
的（インナービア接続）、機械的に接続された。Next, a copper foil release carrier on which a chip capacitor was mounted in advance was overlaid on the first mixture, and pressed by a hot press at a temperature of 170 ° C. and a pressure of 10 kg / c.
The heating and pressurizing treatment was performed for m 2 and a pressing time of 30 minutes. Since the chip capacitor is much smaller in volume than the semiconductor chip, it can be more easily buried in the first mixture, and the shape of the already formed inner via hole is hardly distorted. By this heating, the epoxy resin in the plate-like body and the epoxy resin in the conductive resin composition were cured, and the semiconductor element and the chip capacitor were firmly connected to the copper foil wiring pattern mechanically. Further, by this heating, the conductive resin composition and the copper foil wiring pattern were electrically (inner-via-connected) and mechanically connected.
【０２９５】次いで、板状体から剥離層付き離型キャリ
ア銅箔を剥離した（図６（ｊ）参照）。離型キャリア銅
箔は、上記加熱温度以上の耐熱性がある。また、銅箔配
線パターンの粗化された面は板状体及びインナービアと
接着し、光沢面は離型キャリア銅箔と接着している。従
って、板状体及びインナービアと銅箔配線パターンとの
接着強度は、離型キャリア銅箔と銅箔配線パターンとの
接着強度より大きい。このため、離型キャリア銅箔のみ
を剥離することができる。Next, the release carrier copper foil with a release layer was peeled from the plate-like body (see FIG. 6 (j)). The release carrier copper foil has heat resistance higher than the above-mentioned heating temperature. The roughened surface of the copper foil wiring pattern is adhered to the plate and the inner via, and the glossy surface is adhered to the release carrier copper foil. Therefore, the adhesive strength between the plate-like body and the inner via and the copper foil wiring pattern is larger than the adhesive strength between the release carrier copper foil and the copper foil wiring pattern. Therefore, only the release carrier copper foil can be peeled off.
【０２９６】さらに、評価用取りだし電極を除く配線部
分領域を、レジストで覆い、配線パターンを十分に拘束
できる形態にした。Further, the wiring portion area excluding the evaluation extraction electrode was covered with a resist so that the wiring pattern could be sufficiently restrained.
【０２９７】以上の工程により、回路部品内蔵モジュー
ルが作製された。Through the above steps, a module with a built-in circuit component was manufactured.
【０２９８】まず、離型キャリア上に実装された状態の
半導体素子のバンプの接続抵抗、及びチップコンデンサ
の容量を測定し、基板（板状体）に埋め込んだ後のそれ
ぞれの測定値と比較した。その結果、バンプと接続され
た配線パターン端子で測定した接続抵抗は、埋め込む前
の測定値：４０ｍΩとほぼ同じで変化していないことが
上記実施例２と同様に確認できた。同様に、チップコン
デンサの容量特性も損なわれず変化していないことが確
認できた。First, the connection resistance of the bumps of the semiconductor element mounted on the release carrier and the capacitance of the chip capacitor were measured and compared with the respective measured values after embedding in the substrate (plate-like body). . As a result, it was confirmed that the connection resistance measured at the wiring pattern terminal connected to the bump was almost the same as the measured value before embedding: 40 mΩ and was not changed in the same manner as in Example 2 above. Similarly, it was confirmed that the capacitance characteristics of the chip capacitor were not impaired and did not change.
【０２９９】次いで、作製された回路部品内蔵モジュー
ルの信頼性を評価するために、半田リフロー試験及び温
度サイクル試験を行った。半田リフロー試験は、ベルト
式リフロー試験機を使い、最高温度２６０℃で１０秒の
サイクルを１０回繰り返すことによって行った。温度サ
イクル試験は、１２５℃の温度で３０分間保持した後
に、−６０℃の温度で３０分間保持する工程を２００サ
イクル繰り返すことによって行った。Next, a solder reflow test and a temperature cycle test were performed to evaluate the reliability of the manufactured module with built-in circuit components. The solder reflow test was performed using a belt type reflow tester by repeating a cycle of 10 seconds at a maximum temperature of 260 ° C. 10 times. The temperature cycle test was performed by repeating a process of holding at a temperature of 125 ° C. for 30 minutes and then holding at a temperature of −60 ° C. for 30 minutes for 200 cycles.
【０３００】半田リフロー試験及び温度サイクル試験の
いずれにおいても、本実施例の回路部品内蔵モジュール
にはクラックが発生せず、超音波探傷装置を用いても特
に異常は認められなかった。この結果から、半導体素
子、チップコンデンサ及び電気絶縁性基板は強固に接着
していることが分かる。また、導電性樹脂組成物による
インナービア接続の抵抗値も、試験開始前後で殆ど変化
がなかった。In both the solder reflow test and the temperature cycle test, no cracks occurred in the circuit component built-in module of this example, and no particular abnormality was observed even when the ultrasonic flaw detector was used. From this result, it can be seen that the semiconductor element, the chip capacitor and the electrically insulating substrate are firmly adhered. Also, the resistance value of the inner via connection by the conductive resin composition hardly changed before and after the start of the test.
【０３０１】本実施例においても、半導体素子のバンプ
直上の配線パターンをレジスト、封止樹脂等で拘束しな
い場合は、温度サイクル試験途中で、数カ所でバンプ接
続抵抗の急増が認められ、拘束層の有効性が確認でき
た。Also in this example, when the wiring pattern immediately above the bump of the semiconductor element was not restrained by a resist, a sealing resin, etc., a sudden increase in the bump connection resistance was observed at several places during the temperature cycle test, and The effectiveness was confirmed.
【０３０２】なお、本実施例では、配線パターン上にレ
ジストを形成しているが、新たに、熱硬化性樹脂を含む
多層配線層を積層しても、配線接続（層間接続を含む）
において高い信頼性が認められた。In this embodiment, the resist is formed on the wiring pattern. However, even if a multilayer wiring layer containing a thermosetting resin is newly laminated, the wiring connection (including the interlayer connection) can be performed.
, High reliability was recognized.
【０３０３】さらに、この構成によれば、再配線がさら
に可能になるため、設計自由度が広がった。Further, according to this configuration, since rewiring is further possible, the degree of freedom in design is widened.
【０３０４】（実施例４）本実施例においては、上記第
１０の実施の形態で説明した方法によって回路部品内蔵
モジュールを作製した場合について説明する。(Embodiment 4) In this embodiment, a case where a circuit component built-in module is manufactured by the method described in the tenth embodiment will be described.
【０３０５】本実施例においては、回路部品として半導
体素子とチップコンデンサとを用いた。In this example, a semiconductor element and a chip capacitor were used as circuit components.
【０３０６】まず、半導体素子がフリップチップボンデ
ィングされた配線パターンを備える有機系離型フィルム
（ポリフェニレンサルファイト）を用意する。ここで用
いる有機系離型フィルムには、半導体素子との接続部領
域に第２の混合物からなる封止樹脂を注入できる孔が穿
設されている（図１０（ａ）参照）。第２の混合物の構
成は、上記実施例２、３と同様であり、ＳｉＯ2をフィ
ラーとするエポキシ系熱硬化性樹脂の混合物である。First, an organic release film (polyphenylene sulfide) having a wiring pattern to which a semiconductor element is flip-chip bonded is prepared. The organic release film used here is provided with a hole through which a sealing resin made of the second mixture can be injected in a connection region with the semiconductor element (see FIG. 10A). The structure of the second mixture is the same as in Examples 2 and 3, and is a mixture of an epoxy-based thermosetting resin using SiO 2 as a filler.
【０３０７】上記封止樹脂は、半導体素子が実装された
フィルム面の反対側から注入され、短時間で半導体素子
と配線パターンとの隙間を充填し、封入を完了させるこ
とができた。尚、本方法によれば、フィラーの量を９０
重量％まで増加させて粘度を高くしても、上記隙間を充
填することができた。このことから、より半導体素子の
線熱膨張係数に近い第２の混合物の封入が可能となる。The sealing resin was injected from the side opposite to the film surface on which the semiconductor element was mounted, and was able to fill the gap between the semiconductor element and the wiring pattern in a short time to complete the encapsulation. According to this method, the amount of the filler is 90
Even if the viscosity was increased by increasing the viscosity up to the percentage by weight, the above gap could be filled. This makes it possible to enclose the second mixture having a coefficient of linear thermal expansion closer to that of the semiconductor element.
【０３０８】次いで、ＳｉＯ2フィラーが７０重量％、
エポキシ系熱硬化性樹脂が３０重量％の割合で混合され
たスラリーを作製し、第２の混合物からなる未硬化で低
粘度のシートをドクターブレード法によって離型フィル
ム上に作製した。シートの厚みは１００μｍ程度に設定
した。Next, the SiO 2 filler was 70% by weight,
A slurry in which an epoxy-based thermosetting resin was mixed at a ratio of 30% by weight was prepared, and an uncured, low-viscosity sheet made of the second mixture was prepared on a release film by a doctor blade method. The thickness of the sheet was set to about 100 μm.
【０３０９】このシートを用いて、上記実施例３と同様
に、上記配線パターンの全体を離型フィルムごと覆い、
軽く押し付けた後に、その離型フィルムを剥離して、先
に注入した封止樹脂と共に１５０℃の温度で１時間にわ
たって加熱して硬化させた。尚、離型フィルムは、硬化
させた後に剥離しても、問題はなかった。Using this sheet, the entire wiring pattern was covered with the release film in the same manner as in Example 3 above.
After being lightly pressed, the release film was peeled off, and cured by heating at 150 ° C. for 1 hour together with the sealing resin previously injected. Note that there was no problem even if the release film was peeled after being cured.
【０３１０】次いで、これに、熱プレス機によってプレ
ス温度１２０℃、圧力１０ｋｇ／ｃｍ2、プレス時間３
０分で加熱加圧処理を施した。硬化温度よりも低い温度
での加熱により、板状体中の熱硬化性樹脂が軟化するた
め、半導体素子等の回路部品が板状体に容易に埋設した
（図１０（ｄ）参照）。[0310] Then, a press temperature of 120 ° C, a pressure of 10 kg / cm 2 and a press time of 3
The heating and pressurizing treatment was performed in 0 minutes. Since the thermosetting resin in the plate was softened by heating at a temperature lower than the curing temperature, circuit components such as semiconductor elements were easily embedded in the plate (see FIG. 10D).
【０３１１】この板状体を数個作製し、複数個の板状体
と銅箔配線パターンとを位置合わせして重ねた。Several plate-like bodies were prepared, and a plurality of plate-like bodies and a copper foil wiring pattern were aligned and overlapped.
【０３１２】次いで、これに、熱プレス機によってプレ
ス温度１７５℃、圧力５０ｋｇ／ｃｍ2、プレス時間６
０分で加熱加圧処理を施した。この加熱加圧処理によ
り、回路部品が埋設された複数の板状体と銅箔配線パタ
ーンとが一体となり、１つの板状体が形成された。ま
た、この加熱加圧処理により、板状体及び導電性樹脂組
成物中のエポキシ樹脂が硬化し、回路部品及び銅箔配線
パターンと板状体とが機械的に強固に接続された。ま
た、この加熱加圧処理により、銅箔配線パターンと導電
性樹脂組成物とが電気的（インナービア接続）、機械的
に接続された、多層構造を有する回路部品内蔵モジュー
ルが作製された（図９（ａ）参照）。尚、主面、表層に
形成された配線パターンに関しては、評価用取りだし電
極を除きレジストを形成し、十分に拘束された状態を実
現している。Then, a press temperature of 175 ° C., a pressure of 50 kg / cm 2 and a press time of 6
The heating and pressurizing treatment was performed in 0 minutes. By the heating and pressurizing treatment, the plurality of plate-like members in which the circuit components were embedded and the copper foil wiring pattern were integrated, and one plate-like member was formed. Further, by the heating and pressurizing treatment, the plate-like body and the epoxy resin in the conductive resin composition were cured, and the circuit component and the copper foil wiring pattern were mechanically and strongly connected to the plate-like body. Further, by this heating and pressurizing treatment, a circuit component built-in module having a multilayer structure in which the copper foil wiring pattern and the conductive resin composition were electrically (inner-via connected) and mechanically connected was produced (FIG. 9 (a)). In addition, with respect to the wiring pattern formed on the main surface and the surface layer, a resist is formed except for the extraction electrode for evaluation, thereby achieving a sufficiently restrained state.
【０３１３】本実施例によって作製された回路部品内蔵
モジュールの信頼性を評価するために、上記実施例２と
同様の条件で、半田リフロー試験及び温度サイクル試験
を行った。半田リフロー試験及び温度サイクル試験のい
ずれにおいても、本実施例の回路部品内蔵モジュールに
はクラックが発生せず、超音波探傷装置を用いても特に
異常は認められなかった。この結果から、半導体素子と
電気絶縁性基板とは、強固に接着していることが分か
る。また、導電性樹脂組成物によるインナービア接続の
抵抗値も、試験の前後で殆ど変化がなかった。In order to evaluate the reliability of the circuit component built-in module manufactured according to the present embodiment, a solder reflow test and a temperature cycle test were performed under the same conditions as those of the above-described second embodiment. In both the solder reflow test and the temperature cycle test, no crack was generated in the circuit component built-in module of this example, and no particular abnormality was observed even when the ultrasonic flaw detector was used. From this result, it can be seen that the semiconductor element and the electrically insulating substrate are firmly adhered. Further, the resistance value of the inner via connection by the conductive resin composition did not substantially change before and after the test.
【０３１４】また、内層に形成される配線パターンは、
基板自体によって十分に拘束されているため、レジス
ト、封止樹脂等の処理を施さなくても十分な接続信頼性
（温度サイクル試験等）が認められた。The wiring pattern formed in the inner layer is
Since the substrate was sufficiently constrained by the substrate itself, sufficient connection reliability (temperature cycle test, etc.) was recognized even without treatment with a resist, a sealing resin, or the like.
【０３１５】本実施例より、半導体素子等を内蔵した多
層板モジュールを作製しても、機能的に問題はなく、３
次元高密度実装が可能であることが実証された。According to the present embodiment, even if a multilayer board module containing a semiconductor element or the like is manufactured, there is no problem in terms of function.
It has been demonstrated that three-dimensional high-density mounting is possible.
【０３１６】（実施例５）本実施例においては、上記第
２の実施の形態において図１１（ａ）〜（ｆ）を参照し
ながら説明した方法によって回路部品内蔵モジュールを
作製した場合について説明する。(Embodiment 5) In this embodiment, a case where a circuit component built-in module is manufactured by the method described with reference to FIGS. 11A to 11F in the second embodiment will be described. .
【０３１７】本実施例においては、回路部品として半導
体素子とチップ部品とを用い、Ｎｉメッキ層からなる剥
離層付き離型キャリア用銅箔の上に厚さ１８μｍの銅箔
配線パターンを形成する。この場合、Ｌ／Ｓが７５μｍ
／７５μｍのファインパターンを採用し、厚さ１８μｍ
の銅箔上に配線パターンを露光、現像、エッチングして
形成した。さらに、離型用キャリア用銅箔には、配線層
を除く領域に多数の孔を形成し、溶融粘度が低下した未
硬化の板状体が溶出するようにした。In this embodiment, a semiconductor element and a chip component are used as circuit components, and a copper foil wiring pattern having a thickness of 18 μm is formed on a release carrier copper foil having a release layer made of a Ni plating layer. In this case, L / S is 75 μm
/ 75μm fine pattern, thickness 18μm
A wiring pattern was formed by exposing, developing, and etching the copper foil. Further, a large number of holes were formed in a region excluding the wiring layer in the copper foil for a release carrier, so that an uncured plate-like material having a reduced melt viscosity was eluted.
【０３１８】その他の構成要素については、実施例３と
同様であるため、詳しい説明を割愛する。The other components are the same as those in the third embodiment, and thus detailed description is omitted.
【０３１９】本実施例では、予め、インナービアを形成
した未硬化の板状体（０．８ｍｍ厚）に対し、１０ｍｍ
角、０．４ｍｍ厚の半導体ベアチップを埋設したが、埋
設時に図１１（ｄ）に示すように、効果的に未硬化樹脂
を抽出することができた。この結果、チップ近傍に２ｍ
ｍ間隔で形成されたインナービアをほとんど歪ませずに
半導体ベアチップを埋設することができた。なお、比較
として、孔を形成していない離型キャリア（銅箔）を採
用して半導体チップを埋設したところ、チップから５ｍ
ｍ以内の領域のインナービアが大きく歪み、所定の位置
から大きくずれることが認められた。In the present embodiment, a 10 mm thick uncured plate (0.8 mm thick) on which inner vias have been
The semiconductor bare chip having a square shape and a thickness of 0.4 mm was buried. At the time of burying, as shown in FIG. 11D, the uncured resin could be effectively extracted. As a result, 2 m
The semiconductor bare chips could be embedded with little distortion of the inner vias formed at m intervals. As a comparison, when a semiconductor chip was buried by using a release carrier (copper foil) having no hole formed therein, 5 m from the chip was buried.
It was recognized that the inner via in the region within m was greatly distorted and largely deviated from a predetermined position.
【０３２０】[0320]
【発明の効果】以上説明したように、本発明によれば、
高密度で回路部品を実装することが可能であると共に、
高放熱性を有し、信頼性の高い回路部品内蔵モジュール
を得ることができる。As described above, according to the present invention,
It is possible to mount circuit components at high density,
A highly reliable circuit component built-in module having high heat dissipation can be obtained.
【図１】 （ａ）及び（ｂ）は、本発明の第１の実施の
形態における回路部品内蔵モジュールの構成を示す断面
図FIGS. 1A and 1B are cross-sectional views illustrating a configuration of a circuit component built-in module according to a first embodiment of the present invention.
【図２】 （ａ）〜（ｉ）は、本発明の第２の実施の形
態における回路部品内蔵モジュールの製造工程の一例を
示す断面図FIGS. 2A to 2I are cross-sectional views illustrating an example of a manufacturing process of a circuit component built-in module according to a second embodiment of the present invention.
【図３】 （ａ）〜（ｉ）は、本発明の第３の実施の形
態における回路部品内蔵モジュールの製造工程を示す断
面図FIGS. 3A to 3I are cross-sectional views illustrating manufacturing steps of a circuit component built-in module according to a third embodiment of the present invention.
【図４】 （ａ）及び（ｂ）は、本発明の第４の実施の
形態における回路部品内蔵モジュールの構成を示す断面
図FIGS. 4A and 4B are cross-sectional views showing a configuration of a circuit component built-in module according to a fourth embodiment of the present invention.
【図５】 （ａ）〜（ｊ）は、本発明の第５の実施の形
態における回路部品内蔵モジュールの製造工程を示す断
面図FIGS. 5A to 5J are cross-sectional views illustrating manufacturing steps of a circuit component built-in module according to a fifth embodiment of the present invention.
【図６】 （ａ）〜（ｊ）は、本発明の第６の実施の形
態における回路部品内蔵モジュールの製造工程を示す断
面図FIGS. 6A to 6J are cross-sectional views illustrating a manufacturing process of a circuit component built-in module according to a sixth embodiment of the present invention.
【図７】 本発明の第７の実施の形態の回路部品内蔵モ
ジュールを示す断面図FIG. 7 is a sectional view showing a circuit component built-in module according to a seventh embodiment of the present invention;
【図８】 （ａ）〜（ｌ）は、本発明の第８の実施の形
態における回路部品内蔵モジュールの製造工程を示す断
面図FIGS. 8A to 8L are cross-sectional views illustrating manufacturing steps of a circuit component built-in module according to an eighth embodiment of the present invention.
【図９】 （ａ）及び（ｂ）は、本発明の第９の実施の
形態の回路部品内蔵モジュールを示す断面図FIGS. 9A and 9B are cross-sectional views showing a circuit component built-in module according to a ninth embodiment of the present invention.
【図１０】 （ａ）〜（ｉ）は、本発明の第１０の実施
の形態における回路部品内蔵モジュールの製造工程を示
す断面図FIGS. 10A to 10I are cross-sectional views illustrating manufacturing steps of a module with a built-in circuit component according to a tenth embodiment of the present invention.
【図１１】 （ａ）〜（ｆ）は、本発明の第２の実施の
形態における回路部品内蔵モジュールの製造工程の他の
例を示す断面図FIGS. 11A to 11F are cross-sectional views illustrating another example of a manufacturing process of the circuit component built-in module according to the second embodiment of the present invention.
【図１２】 （ａ）〜（ｄ）は、本発明の第１１の実施
の形態における回路部品内蔵モジュールの製造工程を示
す断面図FIGS. 12A to 12D are cross-sectional views illustrating manufacturing steps of a module with a built-in circuit component according to an eleventh embodiment of the present invention.
【図１３】 （ａ）〜（ｅ）は、本発明の第１２の実施
の形態における回路部品内蔵モジュールの製造工程を示
す断面図FIGS. 13A to 13E are cross-sectional views illustrating manufacturing steps of a circuit component built-in module according to a twelfth embodiment of the present invention.
【図１４】 前記第１２の実施の形態における回路部品
内蔵モジュールの構成の他の例を示す断面図FIG. 14 is a sectional view showing another example of the configuration of the module with a built-in circuit component according to the twelfth embodiment.
【図１５】 本発明の第１３の実施の形態にかかる無線
装置の構成を示すブロック図FIG. 15 is a block diagram showing a configuration of a wireless device according to a thirteenth embodiment of the present invention.
１００ 回路部品内蔵モジュール １０１ 電気絶縁性基板 １０２ａ、１０２ｂ 配線パターン １０３ａ 回路部品 １０４ インナービア １０５ 第１の混合物 １０６ 第２の混合物 REFERENCE SIGNS LIST 100 Circuit component built-in module 101 Electrically insulating substrate 102 a, 102 b Wiring pattern 103 a Circuit component 104 Inner via 105 First mixture 106 Second mixture
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/40 Ｈ０５Ｋ 3/40 Ｋ (72)発明者 中谷 誠一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 松岡 康之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 祐伯 聖 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 朝日 俊行 大阪府門真市大字門真1006番地 松下電器 産業株式会社内──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/40 H05K 3/40 K (72) Inventor Seiichi Nakatani 1006 Kadoma, Kazuma, Osaka Prefecture Matsushita Electric Industrial Incorporated (72) Inventor Yasuyuki Matsuoka 1006 Kadoma, Kadoma, Osaka Pref.Matsushita Electric Industrial Co., Ltd. (72) Inventor St. Yuuki 1006 Odaka, Kadoma, Kadoma, Osaka Pref. Toshiyuki Asahi 1006 Kazuma Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.
Claims (57)
合物からなる電気絶縁性基板と、前記電気絶縁性基板の
少なくとも一主面に形成された配線パターンと、前記電
気絶縁性基板の内部に配置され前記配線パターンに接続
された回路部品とを備えた回路部品内蔵モジュールであ
って、前記混合物が、少なくとも前記配線パターンと前
記回路部品との接続部を封止する第２の混合物と、前記
第２の混合物を除く前記電気絶縁性基板領域を構成する
第１の混合物とからなり、前記第１の混合物の無機フィ
ラー含有量が前記第２の混合物の無機フィラー含有量よ
りも多いことを特徴とする回路部品内蔵モジュール。1. An electric insulating substrate made of a mixture containing an inorganic filler and a thermosetting resin, a wiring pattern formed on at least one main surface of the electric insulating substrate, and an inside of the electric insulating substrate. A circuit component built-in module comprising a circuit component disposed and connected to the wiring pattern, wherein the mixture is a second mixture that seals at least a connection portion between the wiring pattern and the circuit component; A first mixture constituting the electrically insulating substrate region excluding a second mixture, wherein the inorganic filler content of the first mixture is larger than the inorganic filler content of the second mixture. Module with built-in circuit components.
と前記第１の混合物との境界に介在している請求項１に
記載の回路部品内蔵モジュール。2. The circuit component built-in module according to claim 1, wherein the second mixture is present at a boundary between the wiring pattern and the first mixture.
パターンが形成され、前記両主面の配線パターンを電気
的に接続するインナービアを備えた請求項１または２に
記載の回路部品内蔵モジュール。3. The circuit component according to claim 1, wherein the wiring pattern is formed on both main surfaces of the electrically insulating substrate, and an inner via electrically connects the wiring patterns on the both main surfaces. Built-in module.
含む請求項３に記載の回路部品内蔵モジュール。4. The module according to claim 3, wherein the inner via includes a conductive resin composition.
ニッケルからなる群から選ばれた１つを導電性成分とし
て含み、エポキシ樹脂を樹脂成分として含む請求項４に
記載の回路部品内蔵モジュール。5. The circuit component according to claim 4, wherein the conductive resin composition contains one selected from the group consisting of gold, silver, copper and nickel as a conductive component, and contains an epoxy resin as a resin component. Built-in module.
品を含む請求項１〜５のいずれかに記載の回路部品内蔵
モジュール。6. The circuit component built-in module according to claim 1, wherein said circuit component includes at least one active component.
み、前記半導体ベアチップが前記配線パターンにフリッ
プチップボンディングされている請求項６に記載の回路
部品内蔵モジュール。7. The module according to claim 6, wherein the active component includes a semiconductor bare chip, and the semiconductor bare chip is flip-chip bonded to the wiring pattern.
ビアが形成されている請求項７に記載の回路部品内蔵モ
ジュール。8. The circuit component built-in module according to claim 7, wherein a thermal via is formed on a back surface of said semiconductor bare chip.
量％〜９５重量％を含み、前記第２の混合物が無機フィ
ラー５０重量％〜９０重量％を含む請求項１〜８のいず
れかに記載の回路部品内蔵モジュール。9. The method according to claim 1, wherein the first mixture contains 70% to 95% by weight of the inorganic filler, and the second mixture contains 50% to 90% by weight of the inorganic filler. Module with built-in circuit components.
Ｏ、ＢＮ、ＡｌＮ及びＳｉＯ2からなる群から選ばれた
少なくとも１つを含む請求項１〜９のいずれかに記載の
回路部品内蔵モジュール。10. The method according to claim 1, wherein the inorganic filler is Al 2 O 3 , Mg.
The module with a built-in circuit component according to claim 1, comprising at least one selected from the group consisting of O, BN, AlN, and SiO 2 .
ェノール樹脂、シアネート樹脂及びポリフェニレンエー
テル樹脂からなる群から選ばれた少なくとも１つを含む
請求項１〜１０のいずれかに記載の回路部品内蔵モジュ
ール。11. The module with a built-in circuit component according to claim 1, wherein the thermosetting resin includes at least one selected from the group consisting of an epoxy resin, a phenol resin, a cyanate resin, and a polyphenylene ether resin. .
〜１１のいずれかに記載の回路部品内蔵モジュール。12. The wiring pattern according to claim 1, wherein said wiring pattern includes copper.
12. The module with built-in circuit components according to any one of claims 11 to 11.
と、金、Ｓｎ、Ｐｂ及びＮｉからなる群から選ばれた１
つの金属を含む層との２層以上を有する請求項１２に記
載の回路部品内蔵モジュール。13. The wiring pattern according to claim 1, wherein the wiring pattern is a layer made of copper and one selected from the group consisting of gold, Sn, Pb, and Ni.
13. The circuit component built-in module according to claim 12, wherein the module has two or more layers including one metal.
板に埋め込まれた請求項１〜１３のいずれかに記載の回
路部品内蔵モジュール。14. The module with a built-in circuit component according to claim 1, wherein the wiring pattern is embedded in the electrically insulating substrate.
を除く領域が保護膜で覆われた請求項１〜１４のいずれ
かに記載の回路部品内蔵モジュール。15. The module with a built-in circuit component according to claim 1, wherein a region of the wiring pattern other than the extraction electrode is covered with a protective film.
記載の回路部品内蔵モジュール。16. The circuit component built-in module according to claim 15, wherein said protective film contains a resin.
５に記載の回路部品内蔵モジュール。17. The method according to claim 1, wherein the protective film includes a resist.
6. The module with a built-in circuit component according to 5.
ップ状のコンデンサ及びチップ状のインダクタからなる
群から選ばれた少なくとも１つの部品を含む請求項１〜
１７のいずれかに記載の回路部品内蔵モジュール。18. The circuit component according to claim 1, wherein the circuit component includes at least one component selected from the group consisting of a chip-shaped resistor, a chip-shaped capacitor, and a chip-shaped inductor.
18. The module with built-in circuit components according to any one of 17.
ｍＫ〜１０Ｗ／ｍＫの範囲にある請求項１〜１８のいず
れかに記載の回路部品内蔵モジュール。19. The thermal conductivity of the first mixture is 1 W /
The circuit component built-in module according to any one of claims 1 to 18, wherein the module ranges from mK to 10 W / mK.
前記回路部品の線熱膨張係数と前記第１の混合物の線熱
膨張係数の間の値である請求項１〜１９のいずれかに記
載の回路部品内蔵モジュール。20. The linear thermal expansion coefficient of the second mixture is:
The module with a built-in circuit component according to any one of claims 1 to 19, wherein the module has a value between a coefficient of linear thermal expansion of the circuit component and a coefficient of linear thermal expansion of the first mixture.
層されて多層配線構造をなす請求項１〜２０のいずれか
に記載の回路部品内蔵モジュール。21. The circuit component built-in module according to claim 1, wherein another wiring board is laminated on at least one main surface to form a multilayer wiring structure.
線基板である請求項２１に記載の回路部品内蔵モジュー
ル。22. The circuit component built-in module according to claim 21, wherein said another wiring board is a ceramic multilayer wiring board.
のいずれかに記載の回路部品内蔵モジュールの１ないし
複数からなる請求項２１に記載の回路部品内蔵モジュー
ル。23. The other wiring board according to claim 1, wherein
22. The module with a built-in circuit component according to claim 21, comprising one or more of the module with a built-in circuit component according to any one of the above.
ンが、前記他の配線基板が積層された主面に位置する請
求項２１〜２３のいずれかに記載の回路部品内蔵モジュ
ール。24. The module with a built-in circuit component according to claim 21, wherein the wiring pattern connected to the circuit component is located on a main surface on which the another wiring board is stacked.
ンが、前記他の配線基板が積層されていない主面に位置
し、前記配線パターンを覆う保護膜が設けられた請求項
２１〜２３のいずれかに記載の回路部品内蔵モジュー
ル。25. The wiring pattern according to claim 21, wherein a wiring pattern connected to the circuit component is located on a main surface on which the other wiring board is not laminated, and a protective film is provided to cover the wiring pattern. A module with a built-in circuit component according to the above.
路部品内蔵モジュールを備えたことを特徴とする無線装
置。26. A wireless device comprising the circuit component built-in module according to claim 1. Description:
パターン上に回路部品を配置及び接続し、少なくとも前
記第１の配線パターンと前記回路部品との接続部を、無
機フィラーと未硬化状態の熱硬化性樹脂とを含む第２の
混合物で封止する封止工程と、前記封止工程の後に、無
機フィラーと未硬化状態の熱硬化性樹脂とを含む第１の
混合物に、前記回路部品が形成された主面を対向させて
前記基材を押圧し、前記回路部品を前記第１の混合物に
埋設させる埋設工程とを含み、前記第１の混合物とし
て、前記第２の混合物より無機フィラー含有量が多い混
合物を用いることを特徴とする回路部品内蔵モジュール
の製造方法。27. A circuit component is arranged and connected on a first wiring pattern formed on one main surface of a base material, and at least a connecting portion between the first wiring pattern and the circuit component is made of an inorganic filler. A sealing step of sealing with a second mixture containing an uncured thermosetting resin, and after the sealing step, a first mixture containing an inorganic filler and an uncured thermosetting resin. Embedding the circuit component in the first mixture by pressing the base material with the main surface on which the circuit component is formed facing the substrate, and embedding the circuit component in the first mixture. A method for producing a module with a built-in circuit component, comprising using a mixture having a higher inorganic filler content than the mixture.
０重量％〜９５重量％を含み、前記第２の混合物が、無
機フィラー５０重量％〜９０重量％を含む請求項２７に
記載の回路部品内蔵モジュールの製造方法。28. The method according to claim 28, wherein the first mixture is an inorganic filler.
The method for manufacturing a module with a built-in circuit component according to claim 27, wherein the second mixture contains 0% to 95% by weight, and the second mixture contains 50% to 90% by weight of the inorganic filler.
線パターンと前記回路部品との接続部に、流動状態の前
記第２の混合物を注入して硬化させることにより、前記
第１の配線パターンと前記回路部品との接続部およびそ
の側面部を封止する請求項２７または２８に記載の回路
部品内蔵モジュールの製造方法。29. The method according to claim 29, wherein, in the sealing step, the second mixture in a flowing state is injected into a connection portion between the first wiring pattern and the circuit component and hardened, thereby forming the first wiring pattern. The method for manufacturing a module with a built-in circuit component according to claim 27 or 28, wherein a connection portion between the module and the circuit component and a side portion thereof are sealed.
ーンと前記回路部品との接続部に、流動状態の前記第２
の混合物を注入して硬化させるステップと、第２の混合
物をシート状に成形するステップと、前記シート状の第
２の混合物により、前記基材上の前記回路部品および前
記第１の配線パターンの全体を覆うステップと、加熱加
圧によって前記シート状の第２の混合物を硬化させるス
テップとを含む請求項２７または２８に記載の回路部品
内蔵モジュールの製造方法。30. The method according to claim 30, wherein the sealing step includes a step of connecting the second wiring pattern in a flowing state to a connection portion between the first wiring pattern and the circuit component.
Injecting and curing the mixture, forming the second mixture into a sheet, and forming the circuit component and the first wiring pattern on the base material by the sheet-like second mixture. The method for manufacturing a circuit component built-in module according to claim 27 or 28, comprising a step of covering the whole and a step of curing the sheet-shaped second mixture by heating and pressing.
ーンと前記回路部品との接続部及び前記第１の配線パタ
ーンの全領域に、流動状態の前記第２の混合物を注入し
て硬化させるステップを含む請求項２７または２８に記
載の回路部品内蔵モジュールの製造方法。31. The sealing step comprises: injecting and curing the second mixture in a fluid state into a connection portion between the first wiring pattern and the circuit component and an entire region of the first wiring pattern. 29. The method for manufacturing a circuit component built-in module according to claim 27, further comprising the step of:
程が、前記基材における回路部品が配置された主面の反
対面から、前記孔を介して前記第２の混合物を注入する
ステップを含む請求項２９〜３１のいずれかに記載の回
路部品内蔵モジュールの製造方法。32. A hole is formed in the base material, and the sealing step includes injecting the second mixture through the hole from a surface of the base material opposite to a main surface on which circuit components are arranged. 32. The method for manufacturing a circuit component built-in module according to claim 29, further comprising the step of:
物を板状に成形する工程を含む請求項２７〜３２のいず
れかに記載の回路部品内蔵モジュールの製造方法。33. The method according to claim 27, further comprising a step of forming the first mixture into a plate before the embedding step.
型に入れるステップと、前記型内の第１の混合物に前記
回路部品が形成された主面を対向させて前記基材を押圧
するステップと、前記第１の混合物を前記型からはずす
ステップとを含む請求項２７〜３２のいずれかに記載の
回路部品内蔵モジュールの製造方法。34. The embedding step, wherein the first mixture is put into a mold, and the substrate is pressed with the main surface on which the circuit components are formed facing the first mixture in the mold. The method for manufacturing a circuit component built-in module according to any one of claims 27 to 32, comprising a step and a step of removing the first mixture from the mold.
成する工程と、前記第１の混合物における前記回路部品
が埋設された面と反対側の面に、前記インナービアを介
して前記第１の配線パターンと接続される第２の配線パ
ターンを形成する工程とをさらに含む請求項２７〜３４
のいずれかに記載の回路部品内蔵モジュールの製造方
法。35. A step of forming an inner via in the first mixture, and forming the first via via the inner via on a surface of the first mixture opposite to a surface on which the circuit component is embedded. Forming a second wiring pattern connected to the wiring pattern.
The method for producing a circuit component built-in module according to any one of the above.
前記埋設工程の後に実施され、前記第１の混合物に対
し、前記回路部品が埋設された面と反対側の面から、前
記第１の配線パターンに到達するインナービア用貫通孔
を形成するステップと、前記インナービア用貫通孔に熱
硬化性の導電性物質を充填するステップとを含む、請求
項３５に記載の回路部品内蔵モジュールの製造方法。36. The step of forming the inner via,
Forming a through hole for an inner via reaching the first wiring pattern from the surface opposite to the surface on which the circuit component is embedded, for the first mixture, which is performed after the embedding step. 36. The method of manufacturing a module with a built-in circuit component according to claim 35, further comprising: filling the through hole for the inner via with a thermosetting conductive substance.
らなる請求項３６に記載の回路部品内蔵モジュールの製
造方法。37. The method according to claim 36, wherein the conductive substance comprises a conductive resin composition.
ステップの前に、Ｘ線照射により前記第１の配線パター
ンの位置を認識して前記インナービア用貫通孔を形成す
る位置を決定するステップを含む請求項３６または３７
に記載の回路部品内蔵モジュールの製造方法。38. Before the step of forming the through hole for the inner via, the step of recognizing the position of the first wiring pattern by X-ray irradiation and determining the position to form the through hole for the inner via is performed. Claim 36 or 37 comprising
3. The method for producing a module with built-in circuit components according to claim 1.
物にサーマルビア用貫通孔を形成する工程をさらに含
み、 前記インナービアを形成する工程において、前記インナ
ービア用貫通孔への導電性物質の充填と同時に、前記サ
ーマルビア用貫通孔へ熱硬化性の熱伝導性物質を充填す
る、請求項３６〜３８のいずれかに記載の回路部品内蔵
モジュールの製造方法。39. The method according to claim 39, further comprising, before the burying step, a step of forming a through hole for a thermal via in the first mixture. The method for manufacturing a module with a built-in circuit component according to any one of claims 36 to 38, wherein a thermosetting thermoconductive material is filled into the through-hole for thermal via simultaneously with the filling of the material.
る熱伝導性物質およびインナービア用貫通孔へ充填され
る導電性物質が、金属粒子と熱硬化性樹脂とを含み、前
記サーマルビア用貫通孔へ充填される熱伝導性物質の金
属粒子の含有率が、前記インナービア用貫通孔へ充填さ
れる導電性物質よりも高い、請求項３９に記載の回路部
品内蔵モジュールの製造方法。40. The thermal via material filled in the thermal via through hole and the conductive material filled in the inner via through hole include metal particles and a thermosetting resin, The method for manufacturing a module with a built-in circuit component according to claim 39, wherein a content ratio of the metal particles of the heat conductive substance filled in the holes is higher than a conductive substance filled in the through holes for inner vias.
記インナービア用貫通孔の径よりも大きい、請求項３９
または４０に記載の回路部品内蔵モジュールの製造方
法。41. The diameter of the thermal via through-hole is larger than the diameter of the inner via through-hole.
40. The method for producing a circuit component built-in module according to 40.
請求項２７〜４１のいずれかに記載の回路部品内蔵モジ
ュールの製造方法。42. The method according to claim 27, wherein a release carrier is used as the base material.
る請求項４２に記載の回路部品内蔵モジュールの製造方
法。43. The method according to claim 42, wherein the release carrier is an organic film.
項４２に記載の回路部品内蔵モジュールの製造方法。44. The method according to claim 42, wherein the release carrier is a metal foil.
を形成する前に、前記金属箔上に剥離層を形成するステ
ップを含む請求項４４に記載の回路部品内蔵モジュール
の製造方法。45. The method for manufacturing a module with a built-in circuit component according to claim 44, further comprising a step of forming a release layer on the metal foil before forming the first wiring pattern on the metal foil.
前記埋設工程の前に行い、 前記離型キャリアに、前記埋設工程における第１の混合
物の排出孔となる１または複数の孔が形成されている、
請求項４２〜４５のいずれかに記載の回路部品内蔵モジ
ュールの製造方法。46. The step of forming the inner via,
Performed before the embedding step, wherein the release carrier has one or a plurality of holes serving as discharge holes of the first mixture in the embedding step.
A method for manufacturing the module with a built-in circuit component according to any one of claims 42 to 45.
請求項２７〜３１，３３〜４１に記載の回路部品内蔵モ
ジュールの製造方法。47. The method according to claim 27, wherein a multilayer wiring board is used as the base material.
線基板である請求項４７に記載の回路部品内蔵モジュー
ルの製造方法。48. The method according to claim 47, wherein the multilayer wiring board is a ceramic multilayer wiring board.
程が、前記インナービアを形成する工程の後に実施され
ると共に、前記第１の混合物における前記回路部品が埋
設された面と反対側の面に金属箔を積層するステップ
と、前記第１及び第２の混合物の熱硬化性樹脂並びに前
記インナービアの導電性物質が共に硬化する温度範囲で
の加熱を行うステップと、前記金属箔を前記第２の配線
パターンに成形するステップとを含む請求項３５〜４８
のいずれかに記載の回路部品内蔵モジュールの製造方
法。49. The step of forming the second wiring pattern is performed after the step of forming the inner via, and the surface of the first mixture opposite to the surface on which the circuit component is embedded. Laminating a metal foil, heating the thermosetting resin of the first and second mixture and the conductive material of the inner via together in a temperature range, and Forming into two wiring patterns.
The method for producing a circuit component built-in module according to any one of the above.
程が、前記インナービアを形成する工程の後に実施さ
れ、第２の配線パターン用の離型キャリアの一主面に前
記第２の配線パターンを形成するステップと、前記第１
の混合物における前記回路部品が形成された主面と反対
側の面に、前記第２の配線パターンが形成された主面を
対向させて前記離型キャリアを押圧するステップと、前
記第１及び第２の混合物の熱硬化性樹脂並びに前記イン
ナービアの導電性物質が共に硬化する温度範囲での加熱
を行うステップと、前記離型キャリアを剥離するステッ
プとを含む請求項３５〜４８のいずれかに記載の回路部
品内蔵モジュールの製造方法。50. The step of forming the second wiring pattern is performed after the step of forming the inner via, and the second wiring pattern is formed on one main surface of the release carrier for the second wiring pattern. Forming the first;
Pressing the release carrier with the main surface on which the second wiring pattern is formed facing the surface opposite to the main surface on which the circuit component is formed in the mixture of the mixture; 49. The method according to any one of claims 35 to 48, further comprising: heating the thermosetting resin of the mixture of No. 2 and the conductive material of the inner via in a temperature range in which the conductive material is cured together; and removing the release carrier. The manufacturing method of the module with a built-in circuit component described in the above.
出し電極を除く領域に、保護膜を形成する工程をさらに
含む請求項２７〜４６，４８〜５０のいずれかに記載の
回路部品内蔵モジュールの製造方法。51. The method for manufacturing a circuit component built-in module according to any one of claims 27 to 46, 48 to 50, further comprising a step of forming a protective film in a region other than the extraction electrode in said first wiring pattern. .
請求項５１に記載の回路部品内蔵モジュールの製造方
法。52. The method according to claim 51, wherein a resin is used as a material of the protective film.
いる請求項５１に記載の回路部品内蔵モジュールの製造
方法。53. The method according to claim 51, wherein a resist is used as a material of the protective film.
された請求項２７〜５３のいずれかに記載の回路部品内
蔵モジュールの製造方法。54. The method according to claim 27, wherein said first wiring pattern is formed of copper foil.
された請求項３５〜４１のいずれかに記載の回路部品内
蔵モジュールの製造方法。55. The method according to claim 35, wherein the second wiring pattern is formed of a copper foil.
に、電解メッキによって金、Ｓｎ、Ｐｂ及びＮｉからな
る群から選ばれた少なくとも１つの金属層を形成する工
程をさらに含む請求項５４または５５に記載の回路部品
内蔵モジュールの製造方法。56. The method according to claim 54, further comprising the step of forming at least one metal layer selected from the group consisting of gold, Sn, Pb and Ni on the wiring pattern formed of the copper foil by electrolytic plating. 56. The method for producing a circuit component built-in module according to 55.
り得られる板状体にインナービアを形成した後前記基材
を剥離することにより回路部品内蔵基板を作成し、前記
回路部品内蔵基板を複数積層して多層回路部品内蔵基板
を作成し、 前記多層回路部品内蔵基板における前記第１の配線パタ
ーンが形成されていない主面に第２の配線パターンを形
成する、請求項２７〜３４のいずれかに記載の回路部品
内蔵モジュールの製造方法。57. A circuit component built-in substrate is formed by forming an inner via in the plate obtained by the sealing step and the embedding step, and then peeling the base material, and laminating a plurality of the circuit component built-in substrates. 35. The multi-layer circuit component built-in substrate is formed by forming a second wiring pattern on a main surface of the multi-layer circuit component built-in substrate on which the first wiring pattern is not formed. The manufacturing method of the module with built-in circuit components described in the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000378965A JP3598060B2 (en) | 1999-12-20 | 2000-12-13 | CIRCUIT COMPONENT MODULE, MANUFACTURING METHOD THEREOF, AND RADIO DEVICE |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-361735 | 1999-12-20 | ||
| JP36173599 | 1999-12-20 | ||
| JP2000378965A JP3598060B2 (en) | 1999-12-20 | 2000-12-13 | CIRCUIT COMPONENT MODULE, MANUFACTURING METHOD THEREOF, AND RADIO DEVICE |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244638A true JP2001244638A (en) | 2001-09-07 |
| JP3598060B2 JP3598060B2 (en) | 2004-12-08 |
Family
ID=26581314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000378965A Expired - Lifetime JP3598060B2 (en) | 1999-12-20 | 2000-12-13 | CIRCUIT COMPONENT MODULE, MANUFACTURING METHOD THEREOF, AND RADIO DEVICE |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3598060B2 (en) |
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003037050A1 (en) * | 2001-10-26 | 2003-05-01 | Matsushita Electric Works, Ltd. | Wiring board sheet and its manufacturing method, multilayer board, and its manufacturng method |
| US6784530B2 (en) | 2002-01-23 | 2004-08-31 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module with embedded semiconductor chip and method of manufacturing |
| JP2004363566A (en) * | 2003-05-14 | 2004-12-24 | Matsushita Electric Ind Co Ltd | Electronic-component mounting body and method of manufacturing the same |
| JP2005005692A (en) * | 2003-05-16 | 2005-01-06 | Matsushita Electric Ind Co Ltd | Module with built-in circuit parts and method for manufacturing the same |
| JP2005159345A (en) * | 2003-11-20 | 2005-06-16 | E I Du Pont De Nemours & Co | Method of manufacturing internal panel and printed circuit board using x-ray identification as reference |
| WO2005071745A1 (en) * | 2004-01-27 | 2005-08-04 | Murata Manufacturing Co., Ltd. | Laminated electronic part and its manufacturing method |
| WO2005071744A1 (en) * | 2004-01-27 | 2005-08-04 | Murata Manufacturing Co., Ltd. | Multilayer electronic part and structure for mounting multilayer electronic part |
| US6955948B2 (en) | 2001-01-19 | 2005-10-18 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a component built-in module |
| JP2005294829A (en) * | 2004-03-31 | 2005-10-20 | Endicott Interconnect Technologies Inc | Electric insulation structure for forming electric insulation layer to be used for circuit board |
| JP2005294833A (en) * | 2004-03-31 | 2005-10-20 | Endicott Interconnect Technologies Inc | Circuit board and its manufacturing method, and electric assembly and information processing system using the same |
| JP2005322769A (en) * | 2004-05-10 | 2005-11-17 | Shinko Electric Ind Co Ltd | Method of manufacturing electronic component mounting structure |
| US6975516B2 (en) | 2001-10-18 | 2005-12-13 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| JP2006222409A (en) * | 2005-01-17 | 2006-08-24 | Hitachi Chem Co Ltd | Printed wiring board resin composition, prepreg, metal-clad laminated board, and printed wiring board |
| US7141884B2 (en) | 2003-07-03 | 2006-11-28 | Matsushita Electric Industrial Co., Ltd. | Module with a built-in semiconductor and method for producing the same |
| JP2006527499A (en) * | 2003-06-12 | 2006-11-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Package for high frequency electronic equipment |
| US7180169B2 (en) | 2003-08-28 | 2007-02-20 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module and method for manufacturing the same |
| JP2007059767A (en) * | 2005-08-26 | 2007-03-08 | Shinko Electric Ind Co Ltd | Substrate with electronic component mounted thereon employing underfill material and its manufacturing method |
| JP2007081423A (en) * | 2001-10-26 | 2007-03-29 | Matsushita Electric Works Ltd | Wiring board sheet and manufacturing method thereof, multilayer board and manufacturing method thereof |
| JP2007524244A (en) * | 2004-02-28 | 2007-08-23 | イーエイーディーエス、ドイチュラント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング | Printed circuit board |
| JP2007535156A (en) * | 2004-04-27 | 2007-11-29 | イムベラ エレクトロニクス オサケユキチュア | Heat conduction from embedded components. |
| JP2008060426A (en) * | 2006-08-31 | 2008-03-13 | Tdk Corp | Electronic component module |
| JP2008153682A (en) * | 2008-01-24 | 2008-07-03 | Tadatomo Suga | Electronic parts mounter and its manufacturing method |
| JP2008182071A (en) * | 2007-01-25 | 2008-08-07 | Toppan Printing Co Ltd | Electronic-component embedded wiring board and manufacturing method therefor, and electronic equipment |
| JP2009289789A (en) * | 2008-05-27 | 2009-12-10 | Japan Radio Co Ltd | Printed wiring board with built-in component and its manufacturing method |
| JP2011515862A (en) * | 2008-03-27 | 2011-05-19 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Method for manufacturing electronic components |
| WO2012127838A1 (en) * | 2011-03-22 | 2012-09-27 | 日本発條株式会社 | Method for manufacturing metal base wiring board, and metal base wiring board |
| JP5122018B1 (en) * | 2012-08-10 | 2013-01-16 | 太陽誘電株式会社 | Electronic component built-in board |
| JP2013042164A (en) * | 2010-03-30 | 2013-02-28 | Murata Mfg Co Ltd | Component assembly |
| JP2013132015A (en) * | 2011-12-22 | 2013-07-04 | Taiyo Yuden Co Ltd | Circuit board |
| JP2013132014A (en) * | 2011-12-22 | 2013-07-04 | Taiyo Yuden Co Ltd | Circuit board |
| JP2013211526A (en) * | 2012-03-01 | 2013-10-10 | Fujikura Ltd | Component built-in substrate, and manufacturing method thereof |
| JP2014014131A (en) * | 2013-08-30 | 2014-01-23 | Taiyo Yuden Co Ltd | Acoustic wave device built-in module and communication device |
| US9478213B2 (en) | 2012-06-28 | 2016-10-25 | Taiyo Yuden Co., Ltd. | Acoustic wave device built-in module and communication device |
| US10707172B2 (en) | 2016-06-29 | 2020-07-07 | Murata Manufacturing Co., Ltd. | Component-embedded substrate, method of manufacturing the same, and high-frequency module |
| JP2021034669A (en) * | 2019-08-29 | 2021-03-01 | 日亜化学工業株式会社 | Wiring board and manufacturing method thereof |
| WO2022220000A1 (en) * | 2021-04-16 | 2022-10-20 | 株式会社村田製作所 | High-frequency module and communication device |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5837939A (en) * | 1982-07-24 | 1983-03-05 | Nitto Electric Ind Co Ltd | Semiconductor device |
| JPS6437075A (en) * | 1987-07-31 | 1989-02-07 | Rohm Co Ltd | Circuit board |
| JPH08195414A (en) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | Semiconductor device |
| JPH0946046A (en) * | 1995-07-26 | 1997-02-14 | Hitachi Ltd | Electronic-component housing multilayered circuit board and manufacture thereof |
| JPH09172110A (en) * | 1995-12-21 | 1997-06-30 | Toshiba Corp | Semiconductor device |
| JPH09266229A (en) * | 1996-03-28 | 1997-10-07 | Matsushita Electric Ind Co Ltd | Packaging method of semiconductor device and packaged structure of semiconductor device |
| JPH1074858A (en) * | 1996-08-30 | 1998-03-17 | Kyocera Corp | Wiring board and production thereof |
| JPH10340978A (en) * | 1997-06-10 | 1998-12-22 | Kyocera Corp | Mounting structure for electronic component onto wiring board |
| JPH1187424A (en) * | 1997-09-10 | 1999-03-30 | Hitachi Ltd | Semiconductor device and production thereof |
| JPH11220262A (en) * | 1997-11-25 | 1999-08-10 | Matsushita Electric Ind Co Ltd | Circuit part built-in module and manufacture thereof |
-
2000
- 2000-12-13 JP JP2000378965A patent/JP3598060B2/en not_active Expired - Lifetime
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5837939A (en) * | 1982-07-24 | 1983-03-05 | Nitto Electric Ind Co Ltd | Semiconductor device |
| JPS6437075A (en) * | 1987-07-31 | 1989-02-07 | Rohm Co Ltd | Circuit board |
| JPH08195414A (en) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | Semiconductor device |
| JPH0946046A (en) * | 1995-07-26 | 1997-02-14 | Hitachi Ltd | Electronic-component housing multilayered circuit board and manufacture thereof |
| JPH09172110A (en) * | 1995-12-21 | 1997-06-30 | Toshiba Corp | Semiconductor device |
| JPH09266229A (en) * | 1996-03-28 | 1997-10-07 | Matsushita Electric Ind Co Ltd | Packaging method of semiconductor device and packaged structure of semiconductor device |
| JPH1074858A (en) * | 1996-08-30 | 1998-03-17 | Kyocera Corp | Wiring board and production thereof |
| JPH10340978A (en) * | 1997-06-10 | 1998-12-22 | Kyocera Corp | Mounting structure for electronic component onto wiring board |
| JPH1187424A (en) * | 1997-09-10 | 1999-03-30 | Hitachi Ltd | Semiconductor device and production thereof |
| JPH11220262A (en) * | 1997-11-25 | 1999-08-10 | Matsushita Electric Ind Co Ltd | Circuit part built-in module and manufacture thereof |
Cited By (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6955948B2 (en) | 2001-01-19 | 2005-10-18 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a component built-in module |
| US7294587B2 (en) | 2001-10-18 | 2007-11-13 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| CN1293790C (en) * | 2001-10-18 | 2007-01-03 | 松下电器产业株式会社 | Built-in module in element and its making process |
| US6975516B2 (en) | 2001-10-18 | 2005-12-13 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| US7080446B2 (en) | 2001-10-26 | 2006-07-25 | Matsushita Electric Works, Ltd. | Wiring board sheet and its manufacturing method, multilayer board and its manufacturing method |
| JP2007081423A (en) * | 2001-10-26 | 2007-03-29 | Matsushita Electric Works Ltd | Wiring board sheet and manufacturing method thereof, multilayer board and manufacturing method thereof |
| CN100442955C (en) * | 2001-10-26 | 2008-12-10 | 松下电工株式会社 | Wiring board sheet and its manufacturing method, multilayer board, and its manufacturng method |
| WO2003037050A1 (en) * | 2001-10-26 | 2003-05-01 | Matsushita Electric Works, Ltd. | Wiring board sheet and its manufacturing method, multilayer board, and its manufacturng method |
| US7018866B2 (en) | 2002-01-23 | 2006-03-28 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module with embedded semiconductor chip and method of manufacturing |
| US6784530B2 (en) | 2002-01-23 | 2004-08-31 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module with embedded semiconductor chip and method of manufacturing |
| JP4503349B2 (en) * | 2003-05-14 | 2010-07-14 | パナソニック株式会社 | Electronic component mounting body and manufacturing method thereof |
| JP2004363566A (en) * | 2003-05-14 | 2004-12-24 | Matsushita Electric Ind Co Ltd | Electronic-component mounting body and method of manufacturing the same |
| JP4509645B2 (en) * | 2003-05-16 | 2010-07-21 | パナソニック株式会社 | Circuit component built-in module and manufacturing method thereof |
| JP2005005692A (en) * | 2003-05-16 | 2005-01-06 | Matsushita Electric Ind Co Ltd | Module with built-in circuit parts and method for manufacturing the same |
| JP2006527499A (en) * | 2003-06-12 | 2006-11-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Package for high frequency electronic equipment |
| US7141884B2 (en) | 2003-07-03 | 2006-11-28 | Matsushita Electric Industrial Co., Ltd. | Module with a built-in semiconductor and method for producing the same |
| US7180169B2 (en) | 2003-08-28 | 2007-02-20 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module and method for manufacturing the same |
| JP2005159345A (en) * | 2003-11-20 | 2005-06-16 | E I Du Pont De Nemours & Co | Method of manufacturing internal panel and printed circuit board using x-ray identification as reference |
| JP4551191B2 (en) * | 2003-11-20 | 2010-09-22 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | Method for manufacturing inner panel and printed circuit board using reference X-ray identification |
| US7656677B2 (en) | 2004-01-27 | 2010-02-02 | Murata Manufacturing Co., Ltd. | Multilayer electronic component and structure for mounting multilayer electronic component |
| WO2005071745A1 (en) * | 2004-01-27 | 2005-08-04 | Murata Manufacturing Co., Ltd. | Laminated electronic part and its manufacturing method |
| GB2415294A (en) * | 2004-01-27 | 2005-12-21 | Murata Manufacturing Co | Laminated electronic part and its manufacturing method |
| JPWO2005071745A1 (en) * | 2004-01-27 | 2007-07-26 | 株式会社村田製作所 | Multilayer electronic component and manufacturing method thereof |
| GB2415294B (en) * | 2004-01-27 | 2007-10-10 | Murata Manufacturing Co | Laminated electronic part and its manufacturing method |
| WO2005071744A1 (en) * | 2004-01-27 | 2005-08-04 | Murata Manufacturing Co., Ltd. | Multilayer electronic part and structure for mounting multilayer electronic part |
| US7446262B2 (en) | 2004-01-27 | 2008-11-04 | Murata Manufacturing Co., Ltd. | Laminated electronic component and method for producing the same |
| CN100411155C (en) * | 2004-01-27 | 2008-08-13 | 株式会社村田制作所 | Laminated electronic part and its manufacturing method |
| JP2007524244A (en) * | 2004-02-28 | 2007-08-23 | イーエイーディーエス、ドイチュラント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング | Printed circuit board |
| JP2005294833A (en) * | 2004-03-31 | 2005-10-20 | Endicott Interconnect Technologies Inc | Circuit board and its manufacturing method, and electric assembly and information processing system using the same |
| JP2005294829A (en) * | 2004-03-31 | 2005-10-20 | Endicott Interconnect Technologies Inc | Electric insulation structure for forming electric insulation layer to be used for circuit board |
| JP2007535156A (en) * | 2004-04-27 | 2007-11-29 | イムベラ エレクトロニクス オサケユキチュア | Heat conduction from embedded components. |
| KR101156657B1 (en) * | 2004-05-10 | 2012-06-15 | 신꼬오덴기 고교 가부시키가이샤 | Method of manufacturing an electronic parts packaging structure |
| KR101109702B1 (en) * | 2004-05-10 | 2012-01-31 | 신꼬오덴기 고교 가부시키가이샤 | Method of manufacturing an electronic parts packaging structure |
| JP2005322769A (en) * | 2004-05-10 | 2005-11-17 | Shinko Electric Ind Co Ltd | Method of manufacturing electronic component mounting structure |
| JP4541753B2 (en) * | 2004-05-10 | 2010-09-08 | 新光電気工業株式会社 | Manufacturing method of electronic component mounting structure |
| JP2006222409A (en) * | 2005-01-17 | 2006-08-24 | Hitachi Chem Co Ltd | Printed wiring board resin composition, prepreg, metal-clad laminated board, and printed wiring board |
| JP2007059767A (en) * | 2005-08-26 | 2007-03-08 | Shinko Electric Ind Co Ltd | Substrate with electronic component mounted thereon employing underfill material and its manufacturing method |
| JP2008060426A (en) * | 2006-08-31 | 2008-03-13 | Tdk Corp | Electronic component module |
| JP2008182071A (en) * | 2007-01-25 | 2008-08-07 | Toppan Printing Co Ltd | Electronic-component embedded wiring board and manufacturing method therefor, and electronic equipment |
| JP2008153682A (en) * | 2008-01-24 | 2008-07-03 | Tadatomo Suga | Electronic parts mounter and its manufacturing method |
| JP2011515862A (en) * | 2008-03-27 | 2011-05-19 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Method for manufacturing electronic components |
| JP2009289789A (en) * | 2008-05-27 | 2009-12-10 | Japan Radio Co Ltd | Printed wiring board with built-in component and its manufacturing method |
| JP2013042164A (en) * | 2010-03-30 | 2013-02-28 | Murata Mfg Co Ltd | Component assembly |
| WO2012127838A1 (en) * | 2011-03-22 | 2012-09-27 | 日本発條株式会社 | Method for manufacturing metal base wiring board, and metal base wiring board |
| JP2012199422A (en) * | 2011-03-22 | 2012-10-18 | Nhk Spring Co Ltd | Manufacturing method of metal base wiring board and the metal base wiring board |
| JP2013132014A (en) * | 2011-12-22 | 2013-07-04 | Taiyo Yuden Co Ltd | Circuit board |
| JP2013132015A (en) * | 2011-12-22 | 2013-07-04 | Taiyo Yuden Co Ltd | Circuit board |
| JP2013211526A (en) * | 2012-03-01 | 2013-10-10 | Fujikura Ltd | Component built-in substrate, and manufacturing method thereof |
| US9282628B2 (en) | 2012-03-01 | 2016-03-08 | Fujikura Ltd. | Component built-in board and method of manufacturing the same |
| US9478213B2 (en) | 2012-06-28 | 2016-10-25 | Taiyo Yuden Co., Ltd. | Acoustic wave device built-in module and communication device |
| JP5122018B1 (en) * | 2012-08-10 | 2013-01-16 | 太陽誘電株式会社 | Electronic component built-in board |
| KR101284011B1 (en) | 2012-08-10 | 2013-07-09 | 다이요 유덴 가부시키가이샤 | Substrate with built-in electronic component |
| JP2014014131A (en) * | 2013-08-30 | 2014-01-23 | Taiyo Yuden Co Ltd | Acoustic wave device built-in module and communication device |
| US10707172B2 (en) | 2016-06-29 | 2020-07-07 | Murata Manufacturing Co., Ltd. | Component-embedded substrate, method of manufacturing the same, and high-frequency module |
| JP2021034669A (en) * | 2019-08-29 | 2021-03-01 | 日亜化学工業株式会社 | Wiring board and manufacturing method thereof |
| JP7406067B2 (en) | 2019-08-29 | 2023-12-27 | 日亜化学工業株式会社 | Wiring board and wiring board manufacturing method |
| WO2022220000A1 (en) * | 2021-04-16 | 2022-10-20 | 株式会社村田製作所 | High-frequency module and communication device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3598060B2 (en) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3598060B2 (en) | CIRCUIT COMPONENT MODULE, MANUFACTURING METHOD THEREOF, AND RADIO DEVICE | |
| US6489685B2 (en) | Component built-in module and method of manufacturing the same | |
| JP4279893B2 (en) | Manufacturing method of circuit component built-in module | |
| US6538210B2 (en) | Circuit component built-in module, radio device having the same, and method for producing the same | |
| JP3553043B2 (en) | Component built-in module and manufacturing method thereof | |
| JP4272693B2 (en) | Manufacturing method of module with built-in components | |
| JP3375555B2 (en) | Circuit component built-in module and method of manufacturing the same | |
| CN100373605C (en) | Electronic component packaging structure and method for producing the same | |
| KR100987688B1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| US8390106B2 (en) | Circuit board with built-in semiconductor chip and method of manufacturing the same | |
| US20070262470A1 (en) | Module With Built-In Semiconductor And Method For Manufacturing The Module | |
| WO2016025478A1 (en) | Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure | |
| JP2006120935A (en) | Semiconductor device and its manufacturing method | |
| JP2003197849A (en) | Module with built-in component and method of manufacturing the same | |
| JP2002170921A (en) | Semiconductor device and its manufacturing method | |
| JPH11312868A (en) | Multilayer wiring board with built-in element and its manufacture | |
| TWI461118B (en) | Electronic-component-mounted wiring substrate and method of manufacturing the same | |
| JP2003188340A (en) | Part incorporating module and its manufacturing method | |
| JP4606685B2 (en) | Module with built-in circuit components | |
| US7179687B2 (en) | Semiconductor device and its manufacturing method, and semiconductor device manufacturing system | |
| JP2003243563A (en) | Metal wiring board, semiconductor device and its manufacturing method | |
| JP4503349B2 (en) | Electronic component mounting body and manufacturing method thereof | |
| JP2005101580A (en) | Module with built-in circuit components, and its manufacturing method | |
| JP4065125B2 (en) | Component built-in module and manufacturing method thereof | |
| JP2004055967A (en) | Manufacturing method of board with built-in electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20031217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040910 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3598060 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |