JPH07263570A - 誘電体装置の製造方法 - Google Patents

誘電体装置の製造方法

Info

Publication number
JPH07263570A
JPH07263570A JP6047488A JP4748894A JPH07263570A JP H07263570 A JPH07263570 A JP H07263570A JP 6047488 A JP6047488 A JP 6047488A JP 4748894 A JP4748894 A JP 4748894A JP H07263570 A JPH07263570 A JP H07263570A
Authority
JP
Japan
Prior art keywords
electrode
high dielectric
oxygen
oxide high
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6047488A
Other languages
English (en)
Inventor
Tetsuro Tamura
哲朗 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6047488A priority Critical patent/JPH07263570A/ja
Publication of JPH07263570A publication Critical patent/JPH07263570A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【目的】 コンデンサ等の誘電体装置の製造方法に関
し、電極形成時に生じる酸化物高誘電体の酸素欠陥を抑
制してキャリア濃度を低減し、また、良好なショットキ
障壁を有する酸化物高誘電体と電極との界面を形成し
て、絶縁性が高く、かつ容量密度が大きい誘電体装置を
提供する。 【構成】 下部電極1の上に形成した酸化物高誘電体膜
2の上に上部電極3を形成する工程において、Pt,A
u等の貴金属を酸素を含む雰囲気中で、投入電力を3W
/cm2 以下に制限してスパッタする。また、この電極
をTi等高融点金属の窒化物とし、その成長初期に酸素
をスパッタガス中に導入し、かつ、投入電力を2W/c
2 以下に制限してスパッタする。酸素プラズマ処理に
より酸化物高誘電体表面の清浄化を行った後、連続して
前記の方法で電極を形成する。酸素雰囲気中で蒸着によ
って電極を形成することもできる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、酸化物高誘電体を用い
たキャパシタ等の誘電体装置の製造方法に関する。Sr
TiO3 ,BaTiO3 ,PZT等の酸化物高誘電体は
その誘電率がSiO2 の50倍以上であり、これを誘電
体膜として用いることによってキャパシタの容量密度を
大きくすることができ、256Mbit以降のDRAM
における微細化、あるいはICチップ内に組み込むため
の大容量コンデンサ等の実現に不可欠の材料である。こ
れらの応用分野において、高誘電体膜に対しては高い容
量密度とともにリーク電流の低減と絶縁破壊電圧を向上
することが求められている。
【0002】
【従来の技術】従来、酸化物高誘電体の上に電極として
金属をスパッタする場合、このスパッタによって誘電体
表面が損傷を受けて、酸素欠陥を生じるために誘電体の
絶縁性が劣化するという問題があり、また、一方、誘電
体の表面の損傷を避けるために真空蒸着によって低エネ
ルギーで金属を蒸着すると、誘電体の表面に大気との反
応によって形成されている誘電率の低い層が除去されな
いため、全体の誘電率を下げてしまうという問題があっ
た。
【0003】
【発明が解決しようとする課題】したがって、従来は、
絶縁性の問題と、表面の低誘電体層の問題を同時に解決
することが困難であった。
【0004】本発明は、電極形成時に生じる酸化物高誘
電体中の酸素欠陥を抑制してキャリア濃度を低減し、ま
た、良好なショットキ障壁を有する酸化物高誘電体と電
極との界面を形成して、絶縁性が高く、かつ容量密度の
大きいキャパシタ等の誘電体装置を製造する方法を提供
することを目的とする。
【0005】
【課題を解決するための手段】本発明にかかる誘電体装
置の製造方法においては、酸化物高誘電体の上に電極を
形成する工程において、貴金属を酸素を含むガス雰囲気
中で、投入電力を3W/cm2 以下に制限してスパッタ
する工程を採用した。この場合、貴金属の電極材料がP
tまたはAuとすることができる。
【0006】また本発明にかかる他の誘電体装置の製造
方法においては、酸化物高誘電体の上に電極を形成する
工程において、電極の材料をTi等高融点金属の窒化物
とし、成長初期に酸素をスパッタガス中に導入し、か
つ、投入電力を2W/cm2 以下に制限してスパッタす
る工程を採用した。
【0007】これらの場合、酸素プラズマ処理により酸
化物高誘電体表面の清浄化を行った後、連続して電極を
形成することができる。また、スパッタの代わりに低圧
の酸素雰囲気下での蒸着により電極を形成することもで
きる。
【0008】
【作用】SrTiO3 ,BaTiO3 等の酸化物高誘電
体のバルク材料は、従来セラミックバリスタとして用い
られており、一定の値以上の電圧(しきい値電圧)が印
加されると、急激に電流を流し始める性質を有する。
【0009】この特性は酸化物高誘電体の結晶粒界、ま
たは酸化物高誘電体と電極の界面の物性的性質に由来す
るものであり、特に薄膜の場合には、主に後者のショッ
トキ障壁によって電流が制限される。
【0010】図7は、酸化物高誘電体と電極の界面のシ
ョットキ障壁の説明図である。ここに示されているよう
に、酸化物高誘電体と電極の界面にはショットキ障壁が
形成されているため、特に、電極から酸化物高誘電体へ
の電子の流れを阻止している。
【0011】ところが、電極をスパッタによって形成す
ると、酸化物高誘電体表面付近の酸素原子がたたき出さ
れ、酸素欠陥が生じ、これが酸化物高誘電体中でドナー
となり、キャリア濃度の増大をもたらす。その結果、酸
化物高誘電体と電極の間の抵抗率が低下し、また酸化物
高誘電体と電極との接合がショットキ障壁を失ってオー
ミックになるため電流が制限されず、リーク電流が増加
する。
【0012】これに対して、本発明においては、電極形
成による酸化物高誘電体表面の酸素欠陥を防ぐために、
電極を形成するためのスパッタを酸素を含む雰囲気中
で、その投入電力を3W/cm2 以下に制限して行う。
【0013】これによって、酸化物高誘電体の表面付近
に酸素欠陥が発生せず、キャリア濃度が低く保たれ、シ
ョットキ障壁により電流が制限され、また、酸化物高誘
電体の抵抗率の増加により接合にかかる電圧が低下する
ため、ショットキ障壁が破壊され難くなる。また、酸化
物高誘電体の表面の低誘電率層は、低パワーのスパッタ
によっても除去されるため、蒸着によって電極を形成し
た従来のキャパシタ等の誘電体装置にみられるような見
かけの誘電率の低下の問題も解決される。
【0014】
【実施例】以下、本発明の実施例を説明する。 (第1実施例)図1は、第1実施例のキャパシタの構成
説明図である。この図の1は下部電極、2は酸化物高誘
電体膜、3は上部電極である。
【0015】この実施例のキャパシタは、白金(Pt)
からなる下部電極1の上に厚さ1000〜2000Åの
SrTiO3 からなる酸化物高誘電体膜2をスパッタに
よって堆積した後、1気圧の大気(酸素)中で400
℃、30分間のアニールを施し、その上に上部電極3と
して厚さ1000Åの白金(Pt)を酸素を含むガス雰
囲気(Ar:4.5mTorr,O2 :0.5mTor
r)中で、2W/cm2の投入電力でスパッタして形成
される。
【0016】図2は、第1実施例のキャパシタのリーク
電流特性図である。この図には、この実施例のキャパシ
タのリーク電流特性aの他に、上部電極をスパッタする
際の投入電力は2W/cm2 であるが、酸素ガスを導入
しなかった場合bと、酸素ガスを導入するが、スパッタ
する際の投入電力が5W/cm2 と高い場合cを比較の
ため示している。
【0017】Ar+O2 中でかつ低電力でスパッタした
この実施例のキャパシタのリーク電流は、特に負バイア
ス側のリーク電流が少ないことが示されている。これは
上部電極界面付近の酸素欠陥が減少するためにショット
キ障壁を生じ、逆方向の電流を制限するためと考えられ
る。
【0018】図3は、従来の酸化物高誘電体膜の酸素濃
度分布説明図である。この図は、上部電極を形成する際
に酸素ガスを導入しないでArのみの雰囲気中でスパッ
タした試料の酸素分布のSIMSによる測定結果を示し
ている。
【0019】図4は、第1実施例の酸化物高誘電体膜の
酸素濃度分布説明図である。この図は、この実施例の製
造方法にしたがって、上部電極を形成する際に酸素ガス
を導入したAr雰囲気中でスパッタした試料の酸素分布
のSIMSによる測定結果を示している。
【0020】図4によると、酸化物高誘電体膜2と上部
電極3の界面に酸素がパイルアップされて酸素濃度が高
くなっていることがわかる。この実施例においては投入
電力を2W/cm2 としたが、3W/cm2 以下であれ
ば前記とほぼ同様の効果を奏する。
【0021】(第2実施例)この実施例の酸化物高誘電
体の製造方法においては、上部電極としてPtあるいは
Auに代えてTiNを用いる。第1実施例のキャパシタ
と同様に、下部電極と誘電体膜を形成した後、上部電極
をTiターゲットを用い、酸素を含むガス(Ar:3.
8mTorr,N2 :0.8mTorr,O2 :0.5
mTorr)中で、1.2W/cm2 でTiON膜を2
00Å成長し、次いで、酸素の供給を停止して、5W/
cm2 でTiN膜を800Å成長する。
【0022】図5は、第2実施例のキャパシタのリーク
電流特性図である。この図には、この実施例のキャパシ
タのリーク電流特性aの他に、上部電極をスパッタする
際の投入電力は1.2W/cm2 であるが、その初期段
階で酸素ガスを導入しなかった場合bと、酸素ガスを導
入するが、スパッタする際の投入電力が5W/cm2
高い場合cを比較のため示している。
【0023】Ar+O2 +N2 雰囲気中で、かつ低電力
でスパッタしたこの実施例のキャパシタのリーク電流
は、比較のため示した他の条件で製造したキャパシタよ
り特に負バイアス側のリーク電流が少ないことが示され
ている。
【0024】この図において、a,b,cのスパッタに
よってTiONあるいはTiNを形成した後、酸素を含
むガス(Ar:3.8mTorr,N2 :0.8mTo
rr,O2 :0.5mTorr)中で、投入電力を5W
/cm2 に上げてTiONを形成しているのは、低電力
の投入によってTiONを形成する際の成長速度が小さ
いため、投入電力を上げて電極としての厚さを短時間に
得るためである。
【0025】この実施例においては、酸化物高誘電体の
上にTiの窒化物をスパッタによって形成する際、成長
初期に酸素を導入して投入電力を1.2W/cm2 とし
たが、投入電力を2W/cm2 以下に制限すると前記の
ほぼ同様の効果を奏する。
【0026】(第3実施例)この実施例の酸化物高誘電
体の製造方法においては、上部電極をスパッタによら
ず、低圧の酸素中での蒸着によって形成する。
【0027】図6は、第3実施例のキャパシタのリーク
電流特性図である。この図には、1×10-7Torr程
度の高真空および1×10-2Torr程度の低真空下で
金を蒸着して上部電極を形成したキャパシタのリーク電
流特性を示している。
【0028】上部電極を蒸着法によって形成した場合
は、スパッタによって形成した場合のような酸化物高誘
電体の表面の損傷が少ないため、負バイアス側のリーク
電流は小さいが、従来の高真空中で真空蒸着した酸化物
高誘電体のみかけの比誘電率がε=104と低くなって
いる。
【0029】これは、酸化物高誘電体の上層に低誘電率
層が形成され、この低誘電率層が除去されていないため
と考えられる。これに対して、0.01(1×10-2
Torrの酸素雰囲気中で蒸着を行った場合にはリーク
電流に変化がなく、誘電率がε=187となり、この低
真空下における蒸着工程が表面層を除去する効果を有す
ることを示している。この場合、1×10-3〜1×10
-1Torrの範囲の酸素雰囲気中で蒸着しても上記とほ
ぼ同様の効果を生じた。
【0030】同様に、前述の上部電極をスパッタによっ
て形成する場合にも、酸化物高誘電体の表面に損傷を与
えない範囲で、低誘電率層を除去する効果があるものと
考えられる。さらに、酸化物高誘電体の表面を酸素プラ
ズマによって処理(室温、O2 :0.2Torr、3〜
4W/cm2 、5分)した後に、上部電極を形成するこ
とによってこの効果を高めることができる。
【0031】
【発明の効果】以上発明したように、本発明によると、
電極形成時に酸化物高誘電体中に生じる酸素欠陥を抑制
する手段を講じることによって、実用電圧範囲でリーク
電流を低く抑えることができるため、酸化物高誘電体の
DRAMへの応用の実現に寄与するところが大きい。
【図面の簡単な説明】
【図1】第1実施例のキャパシタの構成説明図である。
【図2】第1実施例のキャパシタのリーク電流特性図で
ある。
【図3】従来の酸化物高誘電体膜の酸素濃度分布説明図
である。
【図4】第1実施例の酸化物高誘電体膜の酸素濃度分布
説明図である。
【図5】第2実施例のキャパシタのリーク電流特性図で
ある。
【図6】第3実施例のキャパシタのリーク電流特性図で
ある。
【図7】酸化物高誘電体と電極の界面のショットキ障壁
の説明図である。
【符号の説明】
1 下部電極 2 酸化物高誘電体膜 3 上部電極
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 C23C 14/34 N 8414−4K H01G 4/33 H01L 21/31 27/04 21/822 H01L 21/31 D 27/04 C

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 酸化物高誘電体の上に電極を形成する工
    程において、貴金属を酸素を含むガス雰囲気中で、投入
    電力を3W/cm2 以下に制限してスパッタすることを
    特徴とする誘電体装置の製造方法。
  2. 【請求項2】 貴金属の電極材料がPtまたはAuであ
    ることを特徴とする請求項1に記載された誘電体装置の
    製造方法。
  3. 【請求項3】 酸化物高誘電体の上に電極を形成する工
    程において、電極の材料をTi等高融点金属の窒化物と
    し、成長初期に酸素をスパッタガス中に導入し、かつ、
    投入電力を2W/cm2 以下に制限してスパッタするこ
    とを特徴とする誘電体装置の製造方法。
  4. 【請求項4】 酸素プラズマ処理により酸化物高誘電体
    表面の清浄化を行った後、連続して請求項1から請求項
    3までのいずれか1項に記載された方法で電極を形成す
    ることを特徴とする誘電体装置の製造方法。
  5. 【請求項5】 スパッタの代わりに低圧の酸素雰囲気下
    での蒸着により電極を形成することを特徴とする請求項
    1、請求項2、請求項4のいずれか1項に記載された誘
    電体装置の製造方法。
JP6047488A 1994-03-17 1994-03-17 誘電体装置の製造方法 Pending JPH07263570A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6047488A JPH07263570A (ja) 1994-03-17 1994-03-17 誘電体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6047488A JPH07263570A (ja) 1994-03-17 1994-03-17 誘電体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH07263570A true JPH07263570A (ja) 1995-10-13

Family

ID=12776510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6047488A Pending JPH07263570A (ja) 1994-03-17 1994-03-17 誘電体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07263570A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998001904A1 (fr) * 1996-07-09 1998-01-15 Hitachi, Ltd. Memoire a semi-conducteur et procede de fabrication
WO1998044551A1 (fr) * 1997-03-27 1998-10-08 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication de ce dernier
EP0883167A2 (en) * 1997-05-06 1998-12-09 Tong Yang Cement Corporation Forming preferred orientation-controlled platinum film using oxygen
KR100292207B1 (ko) * 1998-12-07 2001-11-26 채문식 산소플라즈마를이용한강유전체박막소자의제조방법
US6333529B1 (en) 1998-02-27 2001-12-25 Fujitsu Limited Capacitor with noble metal electrode containing oxygen
KR100321694B1 (ko) * 1998-12-30 2002-03-08 박종섭 반도체소자의캐패시터전극용백금막형성방법
KR100329774B1 (ko) * 1998-12-22 2002-05-09 박종섭 강유전체 기억소자의 캐패시터 형성 방법
US6495412B1 (en) 1998-09-11 2002-12-17 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
KR100692436B1 (ko) * 1999-10-26 2007-03-09 후지쯔 가부시끼가이샤 강유전체 커패시터를 갖는 반도체 장치 및 그 제조 방법
JP2007184419A (ja) * 2006-01-06 2007-07-19 Sharp Corp 不揮発性メモリ装置
JP2008025009A (ja) * 2006-07-25 2008-02-07 Murata Mfg Co Ltd 複合酸化物の結晶微粒子膜の製造方法
DE19825266B4 (de) * 1997-06-19 2009-12-10 LG Semicon Co., Ltd., Cheongju Verfahren zur Herstellung eines Kondensators für eine Halbleitereinrichtung

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420192B2 (en) * 1996-07-09 2002-07-16 Hitachi, Ltd. Method of manufacturing semiconductor memory
WO1998001904A1 (fr) * 1996-07-09 1998-01-15 Hitachi, Ltd. Memoire a semi-conducteur et procede de fabrication
WO1998044551A1 (fr) * 1997-03-27 1998-10-08 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication de ce dernier
US6800889B2 (en) 1997-03-27 2004-10-05 Hitachi, Ltd. Semiconductor device and fabrication method thereof
EP0883167A2 (en) * 1997-05-06 1998-12-09 Tong Yang Cement Corporation Forming preferred orientation-controlled platinum film using oxygen
EP0883167A3 (en) * 1997-05-06 1999-07-21 Tong Yang Cement Corporation Forming preferred orientation-controlled platinum film using oxygen
DE19825266B4 (de) * 1997-06-19 2009-12-10 LG Semicon Co., Ltd., Cheongju Verfahren zur Herstellung eines Kondensators für eine Halbleitereinrichtung
US6333529B1 (en) 1998-02-27 2001-12-25 Fujitsu Limited Capacitor with noble metal electrode containing oxygen
US6495412B1 (en) 1998-09-11 2002-12-17 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
KR100292207B1 (ko) * 1998-12-07 2001-11-26 채문식 산소플라즈마를이용한강유전체박막소자의제조방법
KR100329774B1 (ko) * 1998-12-22 2002-05-09 박종섭 강유전체 기억소자의 캐패시터 형성 방법
KR100321694B1 (ko) * 1998-12-30 2002-03-08 박종섭 반도체소자의캐패시터전극용백금막형성방법
KR100692436B1 (ko) * 1999-10-26 2007-03-09 후지쯔 가부시끼가이샤 강유전체 커패시터를 갖는 반도체 장치 및 그 제조 방법
JP2007184419A (ja) * 2006-01-06 2007-07-19 Sharp Corp 不揮発性メモリ装置
JP2008025009A (ja) * 2006-07-25 2008-02-07 Murata Mfg Co Ltd 複合酸化物の結晶微粒子膜の製造方法

Similar Documents

Publication Publication Date Title
US5973911A (en) Ferroelectric thin-film capacitor
US5923056A (en) Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
US5882946A (en) High-permittivity thin film capacitor for a semiconductor integrated circuit and a fabrication method thereof
Lee et al. Plasma enhanced chemical vapor deposition of TiO2 in microwave‐radio frequency hybrid plasma reactor
JP5650185B2 (ja) 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス
US6498097B1 (en) Apparatus and method of forming preferred orientation-controlled platinum film using oxygen
US6420192B2 (en) Method of manufacturing semiconductor memory
KR100325048B1 (ko) 박막 캐패시터 및 그 제조 방법
US20010029053A1 (en) Capacitor containing amorphous and polycrystalline ferroelectric films and fabrication method therefor, and method for forming amorphous ferroelectric film
KR100420847B1 (ko) 박막커패시터의 제조방법
US6461931B1 (en) Thin dielectric films for DRAM storage capacitors
JPS6349907B2 (ja)
JPH07263570A (ja) 誘電体装置の製造方法
JPH11243181A (ja) 薄膜キャパシタ及びその製造方法
JPH08167701A (ja) 半導体構造体
JP2703206B2 (ja) 強誘電体キャパシタ及びその製造方法
JP2002524850A (ja) 超小型電子構造体、その製造方法およびメモリセルにおけるその使用
JP2000208440A (ja) 半導体素子のキャパシタ―電極用白金膜の形成方法
EP1504460B1 (en) Improved electrode for thin film capacitor devices
JP2658819B2 (ja) 薄膜キャパシタ
KR100207447B1 (ko) 커패시터 및 그 제조방법
KR100335494B1 (ko) Bst 유전막에 구리를 함유한 커패시터 및 그 제조방법
JP3151684B2 (ja) 半導体装置及びその製造方法
JPH09153598A (ja) 誘電体薄膜素子の製造方法及び誘電体薄膜素子
KR100538074B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030325