JPH11186523A - 絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途 - Google Patents

絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途

Info

Publication number
JPH11186523A
JPH11186523A JP9365431A JP36543197A JPH11186523A JP H11186523 A JPH11186523 A JP H11186523A JP 9365431 A JP9365431 A JP 9365431A JP 36543197 A JP36543197 A JP 36543197A JP H11186523 A JPH11186523 A JP H11186523A
Authority
JP
Japan
Prior art keywords
thin film
insulating film
substrate
film
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9365431A
Other languages
English (en)
Inventor
Takeshi Kijima
健 木島
Hironori Matsunaga
宏典 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP9365431A priority Critical patent/JPH11186523A/ja
Priority to PCT/JP1998/005761 priority patent/WO1999032691A1/ja
Priority to KR10-2000-7006724A priority patent/KR100378276B1/ko
Publication of JPH11186523A publication Critical patent/JPH11186523A/ja
Priority to US09/596,574 priority patent/US6307225B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02153—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing titanium, e.g. TiSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/081—Insulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

(57)【要約】 【課題】 Ｓｉ基板上に高品質なｃ軸配向の強誘電体薄
膜を再現性よく形成することを課題とする。 【解決手段】 Ｓｉ基板２上に（１００）方向優先の配
向性を有するＢｉ2 ＳｉＯ5 からなるビスマスシリケー
ト膜（絶縁膜）３を形成し、ビスマスシリケート膜３上
に強誘電体薄膜を形成することで、ｃ軸配向の強誘電体
薄膜が再現性よく形成されたＭＦＩＳ構造を得ることが
できる。このＭＦＩＳ構造をＦＥＴに使用すれば、信頼
性の高い薄膜素子を得ることができる

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁体材料、絶縁
膜被覆基板、その製造方法及びその用途に関する。本発
明の絶縁体材料及び絶縁膜被覆基板は、メモリ素子、焦
電素子、圧電素子等の用途に好適に使用することができ
る。
【０００２】
【従来の技術】従来のＥＥＰＲＯＭ、フラッシュメモリ
等の不揮発性メモリに比べて、強誘電体の自発分極特性
を利用することにより動作速度とデータ書き換え回数を
向上させる強誘電体不揮発性メモリが望まれている。こ
の不揮発性メモリの基本となるメモリセル構造は、次の
２種類の型に分かれる。
【０００３】第１の型は、従来のＤＲＡＭのメモリキャ
パシタを強誘電体キャパシタに置き換えた型である。こ
の第１の型は、ＭＯＳトランジスタのソース又はドレイ
ンと強誘電体薄膜の上下を電極で挟んだ強誘電体キャパ
シタをポリシリコンプラグ等で接続した構造を有してお
り、１トランジスタ−１キャパシタ型メモリセルと称さ
れる。現在、このような第１の型のメモリセルを用いた
強誘電体不揮発性メモリが実用化されている。
【０００４】しかしながら、将来的にメモリ容量の増大
・高集積化に対応するためには、１つのトランジスタだ
けでメモリセルが構成された構造（以下、この構造を第
２の型と称する）の実現が望まれている。ところが、実
現に必要な性質を有する強誘電体材料が得られていない
こと及びその形成技術が確立されていないこと等の問題
から、未だに第２の型のメモリセルは実用化されていな
い。以下、この問題を詳細に述べる。
【０００５】第２の型のメモリセルは、半導体表面に強
誘電体薄膜及びゲート電極を積層したＭ（金属）Ｆ（強
誘電体）Ｓ（半導体）構造のゲート素子を基本構造とし
ている。ここで、実際に用いられる強誘電体薄膜は酸化
物が多く、その形成時に酸化物を結晶化させるために酸
化雰囲気中での高温熱処理を必要としている。従って、
強誘電体薄膜の形成時に半導体（例えば、Ｓｉ）基板と
の界面に低誘電率の酸化物層（例えば、ＳｉＯ2 層）が
形成されやすい。また、強誘電体薄膜と半導体基板を構
成する成分同士の反応や相互拡散を避けることができな
いという問題がある。
【０００６】従って、良好な界面状態を実現することが
極めて困難であるため、正常なＭＦＳの特性を得ること
も困難である。すなわち、半導体内部又は界面に導入さ
れた不純物や欠陥に起因して可動キャリアが発生するこ
と等により、ＭＦＳのＣ−Ｖヒステリシス特性のフラッ
トバンドシフトやリーク電流の増大が起こることとな
る。その結果、強誘電体の特性を反映したＣ−Ｖヒステ
リシス特性が短時間に失われてしまい、メモリを保持す
ることができなくなる。このように、従来のＭＦＳ構造
では実際にＦＥＴを作成しても、そのメモリ保持時間は
数分から数時間程度に過ぎなかった。これに対して、上
記第１の型のメモリセルは、メモリ保持時間として１０
年以上を実現しており、第２の型のメモリセルではこの
メモリ保持時間の改善が実用上の最も大きな課題であ
る。
【０００７】第２の型のメモリセルに使用される強誘電
体材料としては、低電圧で分極反転（低い抗電界Ｅｃ）
でき、分極反転の繰り返しに対して強誘電特性の劣化
（疲労）がない材料が望ましい。また、Ｓｉ基板上に直
接形成する際、構成成分同士の反応や相互拡散を抑制す
るために、できるだけ低温で形成可能な強誘電体材料及
びその形成方法が必要となる。
【０００８】第２の型のメモリセルに使用される強誘電
体材料として、Ｂｉ系層状構造の酸化物からなる強誘電
体材料は、疲労耐性に優れており、従来のＰＺＴをはじ
めとするＰｂ系強誘電体材料に代わるものとして期待さ
れている。その中でも、強い異方性を持つ強誘電体Ｂｉ
4 Ｔｉ3 Ｏ12は、ａ軸方向に自発分極Ｐｓ＝５０μＣ／
ｃｍ2 、Ｅｃ＝５０ｋｖ／ｃｍ、ｃ軸方向にＰｓ＝４μ
ｃ／ｃｍ2 、Ｅｃ＝５ｋＶ／ｃｍと優れたバルク特性を
有している。
【０００９】このｃ軸方向の抗電界が小さい強誘電体材
料は、第２の型のメモリセルに使用する上で有用である
ことから、ＭＦＳ構造への適用が古くから検討されてい
る（例えば、IEEE Trans. Electron Devices, ED-21(19
74)499-504,J.Appl.Phys.46(1975)2877-2881参照）。こ
の文献で用いられている形成方法は、６７５℃以上の高
温スパッタで形成することにより結晶性の薄膜を得る方
法や、低温スパッタでの形成後に、６５０℃でアニール
して結晶性の薄膜を得る方法が記載されている。
【００１０】しかしながら、上記方法では、高温で形成
されるため、Ｓｉ基板と強誘電体薄膜との界面に酸化シ
リコンからなる低誘電率層が発生する。得られたＭＦＳ
構造のメモリセルに電圧を印加すると、低誘電率層に印
加された電圧の大部分が分配されてしまう。そのため、
誘電率の大きな強誘電体薄膜にはそれ自身が分極反転す
るための十分な電圧を印加することが困難となる。更
に、強誘電体薄膜は、ｃ軸配向性も不充分で、かつ膜厚
も１μｍ以上と厚いため、強誘電体薄膜を分極反転させ
るには高い電圧を印加する必要がある。また、Ｓｉ基板
と強誘電体薄膜との界面での反応により発生した欠陥等
に起因する電荷注入現象等により、安定してメモリ動作
させることが困難であった。
【００１１】そこで、より良好な強誘電体薄膜と半導体
基板との界面の接合状態を実現するために、予めＳｉ表
面に比較的誘電率の大きい絶縁体材料を薄くエピタキシ
ャル成長させた絶縁膜上に強誘電体薄膜を形成したＭ
（金属）Ｆ（強誘電体）Ｉ（絶縁体）Ｓ（半導体）構造
が検討されている。絶縁膜として、ＺｒＯ2 、ＣｅＯ2
等のエピタキシャル膜が使用されている。この絶縁膜
は、通常、蒸着法を用いて形成されているが、８００℃
以上の高温処理が必要とされている。このため、絶縁膜
としてＣｅＯ2 、強誘電体薄膜としてＰｂＴｉＯ3 を使
用したＭＦＩＳ構造のメモリセル（例えば、Jpn.J.App
l.Phys.34(1995)4163-4166 参照）では、Ｓｉ基板と絶
縁膜との間にＳｉＯ2 層が発生している。また、Ｃ−Ｖ
ヒステリシス特性も、約１１時間を越えた辺りで劣化し
ている。更に、絶縁膜と強誘電体薄膜とが全く異なる材
料からなるため、それぞれを別の形成装置を使用して形
成する必要があり、工程が煩雑になる。
【００１２】上記問題を解決するために、本発明の発明
者等はＳｉ基板の表面にビスマスシリケート膜を絶縁膜
として形成し、その上にｃ軸配向のＢｉ4 Ｔｉ3 Ｏ12か
らなる強誘電体薄膜を形成する方法を報告した（特開平
８−１２４９４号公報参照）。上記方法は、まず、Ｓｉ
基板の表面からＳｉＯ2 層を除去する。次に、有機金属
気相堆積（ＭＯＣＶＤ）法により、ビスマスシリケート
（Ｂｉ2 ＳｉＯ5 、Ｂｉ12ＳｉＯ20等）薄膜を形成す
る。即ち、ビスマスシリケート膜は、Ｓｉ基板の表面に
Ｂｉ原料ガスとＯ2 ガスを同時に供給することにより、
Ｓｉ基板表面のＳｉ、原料ガス中のＢｉ及びＯを反応さ
せて形成される。続いて、Ｔｉ原料ガスを追加すること
により、このビスマスシリケート膜上にＢｉ4 Ｔｉ3 Ｏ
12薄膜を形成している。
【００１３】この方法では、絶縁膜の構成元素が、Ｓｉ
基板と強誘電体薄膜の構成元素に全て含まれているた
め、不純物元素の混入を回避できると共に、絶縁膜と強
誘電体薄膜を同一の形成装置内で連続して作成すること
ができるという利点がある。なお、Ｂｉ4 Ｓｉ3 Ｏ12薄
膜の形成方法として、例えば、Jpn.J.Appl.Phys.32(199
3)135-138 及び特開平５−２４３５２５号公報等に記載
された方法も知られている。即ち、Ｓｉ基板の表面にＳ
ｉＯ2 層を予め形成する。このＳｉＯ2 層上に、ＭＯＣ
ＶＤ法により、ＳｉＯ2 層の表面にＢｉ原料ガスとＯ2
ガスを同時に供給してＢｉ4 Ｓｉ3 Ｏ12薄膜が形成され
る。
【００１４】
【発明が解決しようとする課題】上記方法で形成された
強誘電体薄膜は、表面モフォロジーが板状の結晶粒から
形成されているため、表面に凹凸やピンホール等が存在
している。従って、表面の凹凸に起因して面内に局所的
な膜厚不足が生じたり、ピンホールに起因して２００ｎ
ｍ以下の薄い膜厚で良好な強誘電特性を得ることが困難
であった。また、半導体装置の駆動電圧を低下させると
いう観点から、ＭＦＩＳ構造において強誘電体薄膜の膜
厚をより薄くすることが望まれているが、そのためには
強誘電体薄膜をより緻密に形成する必要があった。
【００１５】また、ビスマスシリケート膜を形成した
後、Ｂｉ4 Ｔｉ3 Ｏ12薄膜を形成する場合、途中でＴｉ
原料ガスを追加する必要があるが、これに伴って、その
他の形成条件（キャリアガスの流量等）の変更が必要と
なるため、形成工程が煩雑であった。更に、半導体基板
とビスマスシリケート膜との相互拡散等を抑制し、それ
らの間の界面状態の劣化を防止することによりメモリ保
持時間の長いＭＦＩＳ構造のメモリセルを得るために、
ビスマスシリケート膜の形成温度（例えば、Ｂｉ2 Ｓｉ
Ｏ5 の場合、５５０℃以上）を更に低温化することが望
まれていた。
【００１６】
【課題を解決するための手段】本発明の発明者等は、鋭
意検討の結果、上記課題を解決すると共に、Ｓｉ基板と
強誘電体薄膜との良好な界面状態を実現することによ
り、メモリ保持時間の長いＭＦＩＳ構造のメモリセルを
得ることができることを見いだし本発明に至った。
【００１７】かくして本発明によれば、Ｂｉ2 ＳｉＯ5
中に原子濃度比Ｂｉ／Ｔｉが３以上でＴｉを含有した結
晶性物質からなる絶縁体材料が提供される。また、本発
明によれば、Ｓｉ基板上に、上記の絶縁体材料が絶縁膜
として形成されてなることを特徴とする絶縁膜被覆基板
が提供される。更に、本発明によれば、上記の絶縁膜被
覆基板を構成する強誘電体薄膜上面及びＳｉ基板の下面
に電極を有し、上部電極／強誘電体薄膜／絶縁膜／Ｓｉ
基板／下部電極の構造からなることを特徴とする薄膜素
子が提供される。
【００１８】また、本発明によれば、上記の絶縁膜が、
Ｂｉを含む金属化合物とＴｉを含む金属化合物とからな
る原料を加熱気化し、これら気化ガスを、不活性キャリ
アガス及び酸素ガスと共に、所定温度に加熱保持したＳ
ｉ基板上に、所定圧力下で、同時に供給することにより
形成されることを特徴とする絶縁膜被覆基板の製造方法
が提供される。
【００１９】
【発明の実施の形態】本発明の絶縁体材料は、Ｂｉ2 Ｓ
ｉＯ5 中に原子濃度比Ｂｉ／Ｔｉが３以上でＴｉを含有
した結晶性物質からなる。本発明の絶縁体材料は、任意
の基板上に形成された際、Ｔｉを含有しない絶縁体材料
と比較して、表面の緻密化及び平滑化が可能である。こ
のＴｉはＢｉ2 ＳｉＯ5 の形成時に、極微小の酸化チタ
ン結晶核となり、この結晶核は緻密なＢｉ2 ＳｉＯ5 の
形成に寄与していると考えられる。なお、原子濃度比Ｂ
ｉ／Ｔｉが３未満の場合、酸化チタン結晶相が混在して
しまうので好ましくない。特に好ましい原子濃度比Ｂｉ
／Ｔｉは、３〜５である。
【００２０】更に、本発明の絶縁膜被覆基板は、上記の
絶縁体材料からなる絶縁膜が、Ｓｉ基板上に形成されて
なる。ここで、Ｓｉ基板上に形成される絶縁膜は、この
基板が使用される用途により相違するが、２０ｎｍ以下
の厚さ（好ましくは、１０〜２０ｎｍ）とすることが可
能である。ここで、Ｓｉ基板は、絶縁膜形成面におい
て、（１００）面の単結晶から構成されていることが好
ましい。このようなＳｉ基板を使用することにより、Ｓ
ｉ基板上に形成される絶縁膜の配向性を（１００）方向
優先の配向性に制御することが可能となる。
【００２１】また、絶縁膜は、（１００）方向優先の配
向性を有することが好ましい。このような、配向性の絶
縁膜を使用することにより、以下で説明するＢｉ系層状
構造の酸化物の配向性を（００１）方向（以下、ｃ軸方
向と称する）に再現性良く制御することが可能となる。
次に、絶縁膜上には、Ｂｉ系層状構造の酸化物からなる
強誘電体薄膜を形成することが好ましい。ここで、絶縁
膜は、強誘電体薄膜を形成する際のバッファ層としての
役割も果たす。なお、強誘電体薄膜／絶縁膜／Ｓｉ基板
からなる積層構造を、ＭＦＩＳ構造と称する。Ｂｉ系層
状構造の酸化物としては、Ｂｉ4 Ｔｉ3Ｏ12、ＳｒＢｉ
2 Ｔａ2 Ｏ9 、ＳｒＢｉ2 Ｎｂ2 Ｏ9 、ＳｒＢｉ2 （Ｔ
ａ，Ｎｂ）2 Ｏ9 等が挙げられる。この内、特にＢｉ4
Ｔｉ3 Ｏ12が好ましい。また、Ｂｉ4 Ｔｉ3 Ｏ12の配向
性がｃ軸方向に制御されていれば、強誘電体薄膜の抗電
界を小さくすることができるのでより好ましい。抗電界
を小さくすることにより、低電圧で駆動でき、メモリ保
持時間の長い１トランジスタ型のＭＦＩＳ構造メモリセ
ルや赤外線センサアレイ等を開発することが可能とな
る。
【００２２】強誘電体薄膜は、絶縁膜より厚いことが好
ましい。強誘電体薄膜の厚さが、絶縁膜より薄いと、強
誘電体薄膜部分のキャパシタンスが大きくなり過ぎて、
電圧を印加した際に、強誘電体薄膜に分配される電圧が
小さくなってしまうので好ましくない。より具体的に
は、この強誘電体薄膜が使用される用途により相違する
が、５０〜３００ｎｍとすることが可能である。なお、
上記でも述べたように、絶縁膜は表面の緻密化及び平滑
化が可能であるため、その上に形成される強誘電体薄膜
は、膜厚を薄くしても凹凸が少なくなる。また、強誘電
体薄膜の表面モフォロジーも、下地となる絶縁膜の表面
が緻密及び平滑であることを反映して、緻密及び平滑に
することができる。従って、凹凸に起因するリーク電流
の発生を抑制することができるため、ＭＦＩＳ構造を構
成する各膜の膜厚をより薄くすることができる。この結
果、ＭＦＩＳ構造をメモリセルに使用した場合、強誘電
体薄膜をより低い印加電圧で分極反転させることが可能
となる。
【００２３】本発明の絶縁膜被覆基板を構成する各膜の
好ましい組み合わせは、ｃ軸配向Ｂｉ4 Ｔｉ3 Ｏ12薄膜
／（１００）方向優先の配向性を有するＢｉ2 ＳｉＯ5
膜／（１００）面単結晶Ｓｉ基板の組み合わせである。
この組み合わせによれば、Ｂｉ4 Ｔｉ3 Ｏ12薄膜の配向
性をｃ軸方向に制御することが可能である。従って、小
さい抗電界特性を有するｃ軸配向のＢｉ4 Ｔｉ3 Ｏ12薄
膜を有効に利用することができる。
【００２４】更に、本発明では、絶縁膜被覆基板を構成
する強誘電体薄膜上面及びＳｉ基板の下面に電極を有
し、上部電極／強誘電体薄膜／絶縁膜／Ｓｉ基板／下部
電極の構造からなる薄膜素子も提供される。薄膜素子と
しては、メモリ素子、焦電素子、圧電素子等が挙げられ
る。この内、薄膜素子の構造中、上部電極／強誘電体薄
膜／絶縁膜からなる構造が、ＭＯＳ−ＦＥＴのゲート素
子として機能する構造であることが好ましい。更に、薄
膜素子は、強誘電体メモリ素子のメモリセルであること
がより好ましい。
【００２５】電極には、当該分野で公知の導電性材料を
いずれも使用することができる。例えば、Ｐｔ、Ｉｒ、
ＩｒＯ2 、ＲｕＯ2 等が挙げられる。次に、本発明の絶
縁膜被覆基板の製造方法を説明する。まず、絶縁膜は、
Ｂｉを含む金属化合物とＴｉを含む金属化合物とからな
る原料を加熱気化し、これら気化ガスを、不活性キャリ
アガス及び酸素ガスと共に、所定温度に加熱保持したＳ
ｉ基板上に、所定圧力下で、同時に供給することにより
形成される。なお、上記絶縁膜の製造方法は、一般に、
ＭＯＣＶＤ法と称される。
【００２６】Ｂｉを含む金属化合物としては、Ｂｉ（Ｃ
6 Ｈ5 ）3 、Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3 等の有機及び無機
金属化合物が挙げられる。一方、Ｔｉを含む金属化合物
としては、Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）4 、Ｔｉ（ＤＰＭ）
2 Ｃｌ2 、Ｔｉ（ＤＰＭ）2 （ｉ−ＯＣ3 Ｈ7 ）2 、Ｔ
ｉ（ＤＰＭ）2 （ＯＣＨ3 ）2 等の有機及び無機金属化
合物が挙げられる。
【００２７】上記原料は、加熱することにより気化させ
た後、アルゴン、Ｎ2 等の不活性キャリアガス及び酸素
ガスと共に絶縁膜作成用のチャンバー内に導入される。
チャンバー内の圧力は、使用する原料の種類、Ｓｉ基板
の加熱温度等の条件に応じて適宜設定することができ
る。好ましい圧力は５〜１０Ｔｏｒｒである。また、Ｓ
ｉ基板の加熱温度は５００〜６００℃であることが好ま
しい。更に、形成時間は、１０〜３０分間であることが
好ましい。なお、上記でも記載したように、（１００）
面の単結晶からなるＳｉ基板を使用することにより、絶
縁膜の配向性を（１００）方向優先の配向性に制御する
ことができる。
【００２８】次に、上記絶縁膜上には、Ｂｉ系層状構造
の酸化物からなる強誘電体薄膜を形成することが可能で
ある。強誘電体薄膜の形成方法は、上記絶縁膜と同じ、
ＭＯＣＶＤ法を利用することができる。なお、チャンバ
ー内の圧力は、使用する原料の種類、Ｓｉ基板の加熱温
度等の条件に応じて適宜設定することができる。好まし
い圧力は２〜５Ｔｏｒｒである。また、Ｓｉ基板の加熱
温度は４５０〜６００℃であることが好ましい。更に、
形成時間は、１０分以上であることが好ましく、特に２
０〜６０分間であることが好ましい。
【００２９】特に、強誘電体薄膜がＢｉ4 Ｔｉ3 Ｏ12か
らなる場合、同一形成装置を用い、連続して絶縁膜と強
誘電体薄膜を形成することができる。更に、本発明者等
は、絶縁膜と強誘電体薄膜の形成条件を詳細に検討した
結果、強誘電体薄膜がＢｉ4Ｔｉ3 Ｏ12からなる場合、
絶縁膜の形成条件のうち、形成圧力のみを変更するだけ
で作成できることを見いだしている。従って、形成圧力
のみを変更し、その他の条件（原料供給条件及び基板温
度）は同一にすることができるので、絶縁膜と強誘電体
薄膜を非常に簡便に形成することができる。
【００３０】更に、Ｂｉ2 ＳｉＯ5 とＢｉ4 Ｔｉ3 Ｏ12
の結晶化温度は、それぞれ５００℃以上及び４５０℃以
上であるため、従来より５０℃以上低温で絶縁膜及び強
誘電体薄膜を形成することができる。従来より低温で形
成することができるため、Ｓｉ基板、絶縁膜及び強誘電
体薄膜を構成する成分の相互拡散や反応を効果的に抑制
し、良好な界面を再現性よく得ることができる。そのた
め、ＭＦＩＳ構造でのＣ−Ｖヒステリシス特性の保持時
間を向上させることができる。
【００３１】また、（１００）方向優先の配向性を有す
る絶縁膜上に強誘電体薄膜を形成することにより、得ら
れる強誘電体薄膜の配向性をｃ軸配向に制御することが
できる。なお、上記絶縁膜被覆基板を薄膜素子に使用す
る場合、Ｓｉ基板の下面及び強誘電体薄膜の上面にそれ
ぞれ電極が形成されるが、これら電極の形成方法は特に
限定されず、公知の方法をいずれも使用することができ
る。
【００３２】
【実施例】実施例１ 図１に示すように強誘電体薄膜素子を形成した。即ち、
Ｓｉ基板２、その表面に形成された酸化物からなる絶縁
膜としてのビスマスシリケート（Ｂｉ2 ＳｉＯ5 ）膜
３、その上に形成された強誘電体薄膜としてのＢｉ4 Ｔ
ｉ3 Ｏ12薄膜４とからなり、更に、Ｓｉ基板２の下面と
強誘電体薄膜４の上面に、それぞれ下部電極１と上部電
極５が形成されている。
【００３３】本実施例では、Ｓｉ基板２上でのビスマス
シリケート膜３の形成条件について詳細に検討した。ビ
スマスシリケート膜３の形成装置として、縦型のＭＯＣ
ＶＤ装置を使用した。この装置は、チャンバー内に水平
に置かれた基板加熱ホルダー上のＳｉ基板に、チャンバ
ーの上部に設置されたノズルから原料を供給する構成と
した。Ｂｉ原料としてトリオルトトリルビスマス（Ｂｉ
（ｏ−Ｃ7 Ｈ7 ）3 ）を使用し、Ｔｉ原料としてチタン
テトライソプロポキサイド（Ｔｉ（ｉ−ＯＣ
3 Ｈ7 ）4 ）を使用し、キャリアガスはＡｒガス、酸化
ガスはＯ2 を使用した。
【００３４】以下の形成条件でビスマスシリケート膜３
を形成した。 基板：（１００）面のＰ型Ｓｉ基板、比抵抗＜０．２Ω
ｃｍ Ｂｉ原料：Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3加熱温度１６０℃、
キャリアガス（Ａｒ）流量３００ｓｃｃｍ Ｔｉ原料：Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）4加熱温度５０℃、
キャリアガス（Ａｒ）流量５０ｓｃｃｍ 酸化ガス：Ｏ2 ，流量１０００ｓｃｃｍ バランスガス：Ａｒ、流量１２５０ｓｃｃｍ 基板温度：４００、４５０、５００、５５０、６００℃
の５種類 形成圧力：２、５、１０Ｔｏｒｒの３種類 形成時間：３０分 ビスマスシリケート膜の形成を以下の手順で行った。ま
ず、Ｓｉ基板表面の酸化膜をＨＦ水溶液により除去し、
純水で洗浄した。次いで、Ｓｉ基板をチャンバー内の基
板ホルダー上にセットし、速やかにチャンバー内を１０
-7Ｔｏｒｒ台まで真空排気した。この後、上記形成条件
でビスマスシリケート膜３を形成し、室温まで徐々に冷
却した後、Ｓｉ基板を取り出した。ビスマスシリケート
膜の結晶性をＸＲＤにより評価し、表面モフォロジーと
膜厚をＳＥＭにより評価した。結果を表１に示した。な
お、図２（ａ）〜（ｃ）に基板温度５００℃、形成圧力
２、５及び１０Ｔｏｒｒで作成したビスマスシリケート
膜のＸＲＤパターンを示した。また、図３（ａ）〜
（ｃ）には、形成圧力２Ｔｏｒｒ、１０Ｔｏｒｒ及びＴ
ｉ原料を供給しない場合のビスマスシリケート膜の表面
モフォロジーを示した。
【００３５】
【表１】
【００３６】表１及び図２から、基板温度が５００〜５
５０℃の範囲で、形成時にＴｉ原料を供給しているにも
かかわらず、形成圧力が高くなるにつれて非晶質状態か
らチタン酸ビスマスではなくビスマスシリケート（Ｂｉ
2 ＳｉＯ5 ）が形成されており、その配向性は（１０
０）方向の単一配向であることが判った。また、反射ピ
ーク強度も形成圧力が高くなると共に増大していること
が判った。
【００３７】一方、図３（ｂ）から、単一配向のビスマ
スシリケート膜の表面モフォロジーが、非晶質の場合と
同等に緻密かつ平滑であることが判った。基板温度を６
００℃に上げると、チタン酸ビスマスが成長した。つま
り、Ｓｉ基板表面では、形成温度が低い場合、チタン酸
ビスマスよりもビスマスシリケートの方が結晶化しやす
く、かつＳｉ基板の（１００）面に対して格子整合性の
よいＢｉ2 ＳｉＯ5 （１００）方向の配向が優先的に形
成されることが判った。
【００３８】なお、比較のために、図３（ｃ）にＴｉ原
料を供給せずにビスマスシリケート膜を作成した場合の
表面モフォロジーを示した。図３（ｃ）から判るよう
に、Ｔｉ原料を供給したものよりビスマスシリケート膜
の表面が荒れていることが判った。このことは、Ｔｉが
Ｂｉ2 ＳｉＯ5 の結晶粒の成長を抑制していることを示
している。即ち、本実施例では、Ｔｉは極めて酸化しや
すいため、形成初期にＳｉ基板表面で極微小の酸化チタ
ン結晶核が高密度に生じ、これを核としてＢｉ2ＳｉＯ
5 の結晶が成長するため、核のない（つまり、Ｔｉ原料
を供給しない）場合よりも緻密な膜が得られたものと考
えられる。
【００３９】また、Ｔｉ原料を供給することで、ビスマ
スシリケート膜はＴｉを含有することとなるが、後述の
ＭＦＩＳ構造のメモリセルに適用する場合は、ビスマス
シリケート膜は絶縁膜として使用されるので、ＭＦＩＳ
構造のメモリセルの電気特性には影響しない。更に、形
成圧力が１０Ｔｏｒｒより高い場合、原料ガスの気相反
応が起こりやすくなり、酸化ビスマス等のパーティクル
が発生した。従って、パーティクルが発生しない５〜１
０Ｔｏｒｒの形成圧力が好ましいことが判った。
【００４０】各結晶材料同士の格子定数から見積もった
格子ミスマッチの値を以下に示す。 Ｂｉ2 ＳｉＯ5 （１００）面／Ｓｉ（１００）面：−
０．５％ Ｂｉ4 Ｔｉ3 Ｏ12（００１）面／Ｂｉ2 ＳｉＯ5 （１０
０）面：０．５％ 基板温度が６００℃になると、表１に示したようにチタ
ン酸ビスマスが発生し始めると同時にＢｉ2 ＳｉＯ5 の
（１００）方向優先の配向性が失われてしまった。
【００４１】従って、Ｓｉ基板の表面に緻密かつ平滑な
（１００）方向優先の配向性を有するビスマシシリケー
ト膜を得るためには、基板温度が５００〜６００℃の範
囲で、かつ形成圧力が５〜１０Ｔｏｒｒの範囲であるこ
とが特に好ましいことが判った。
【００４２】実施例２ 基板温度を５００℃、形成圧力を１０Ｔｏｒｒとし、形
成時間を５、１０、２０、３０、６０分とすること以外
は、実施例１と同様にしてビスマスシリケート膜を形成
した。
【００４３】図４（ａ）〜（ｃ）は、それぞれ形成時間
１０、３０及び６０分の場合のＸＲＤパターンを示して
いる。図４（ａ）〜（ｃ）では、全てのビスマスシリケ
ート膜が（１００）方向優先の配向性を有していること
が判った。次に、図５（ａ）及び（ｂ）に、形成時間３
０及び６０分の場合のＳＥＭによるビスマスシリケート
膜の表面モフォロジーを示した。この図から、形成時間
が長くなるにつれて、表面モフォロジーの荒れが見られ
た。このことから、絶縁膜として用いるためには、形成
時間を３０分以内にすることが望ましいことが判った。
なお、形成時間３０分でのビスマスシリケート膜の膜厚
は、断面ＳＥＭ観察から約２０ｎｍであった。
【００４４】一方、それぞれのビスマシシリケート膜中
のＴｉ含有量をＥＰＭＡ分析した結果を図６に示す。図
６で、縦軸は膜中のＢｉとＴｉとの原子濃度の比、横軸
は形成時間を示す。形成時間が長くなるにつれて膜中の
Ｂｉ濃度が増加する傾向が見られた。即ち、ビスマスシ
リケート膜成長初期にはＴｉが多く膜中に存在すること
が示されている。このことは上で述べたように、形成初
期にＳｉ基板表面で極微小の酸化チタン結晶核が高密度
に生じ、これを核として緻密なＢｉ2 ＳｉＯ5の薄膜結
晶が成長したとの仮定を支持する結果となっている。こ
こで、形成時間５分の場合、ＸＲＤパターンからはＢｉ
2 ＳｉＯ5 の結晶が得られているが、基板全面を覆うに
は膜厚が薄すぎるため、１０分以上が好ましいことが判
った。その結果、図６からＢｉ2 ＳｉＯ5 膜中Ｂｉ／Ｔ
ｉ比は３以上が望ましい。
【００４５】実施例３ 実施例１及び２の結果を踏まえ、基板温度５００℃、形
成圧力１０Ｔｏｒｒ、形成時間３０分の条件で作成した
（１００）方向優先の配向性を有するビスマスシリケー
ト膜上にＢｉ4 Ｔｉ3 Ｏ12薄膜を形成した。形成条件は
以下の通り。 Ｂｉ原料：Ｂｉ（ｏ−Ｃ7 Ｈ7 ）3加熱温度１６０℃、
キャリアガス（Ａｒ）流量３００ｓｃｃｍ Ｔｉ原料：Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）4加熱温度５０℃、
キャリアガス（Ａｒ）流量５０ｓｃｃｍ 酸化ガス：Ｏ2 ，流量１０００ｓｃｃｍ バランスガス：Ａｒ、流量１２５０ｓｃｃｍ 基板温度：４００、４５０、５００、５５０、６００℃
の５種類 形成圧力：２、５Ｔｏｒｒの３種類 形成時間：６０分 図７（ａ）〜（ｃ）に基板温度５００℃で作製した薄膜
のＸＲＤパターンを示した。この図から、（１００）方
向優先の配向性を有するビスマスシリケート膜からのＸ
ＲＤパターンに加えて、Ｂｉ4 Ｔｉ3 Ｏ12薄膜のｃ面反
射（００４）、（００６）、（００８）、（００１
０）、（００１２）、（００１４）、（００１６）のみ
が得られており、明らかにｃ軸配向のＢｉ4 Ｔｉ3 Ｏ12
薄膜が得られていることが判った。また、結晶性は２ｔ
ｏｒｒとした方が良好であることが判った。更に、注目
すべき点は、（１００）方向優先の配向性を有するビス
マスシリケート膜のＸＲＤ強度がＢｉ4 Ｔｉ3 Ｏ12薄膜
の形成前後で変化していないことである。即ち、ビスマ
スシリケート膜は上部のＢｉ4 Ｔｉ3 Ｏ12薄膜の配向性
の制御に有効に作用すると同時に、相互拡散や反応等の
変化（変質）が起こっていないことを示している。
【００４６】表２に各条件で作成した試料のＸＲＤパタ
ーンから得られたＢｉ4 Ｔｉ3 Ｏ12薄膜の配向性評価結
果を示した。
【００４７】
【表２】
【００４８】更に、形成圧力を２Ｔｏｒｒとし、基板温
度が５００℃と６００℃の場合の表面モフォロジーを図
８（ａ）及び（ｂ）に示した。この図から、基板温度が
高くなるにつれて、Ｂｉ4 Ｔｉ3 Ｏ12薄膜の結晶粒成長
が促進することにより、表面荒れが大きくなることが判
った。よって、表２、図８（ａ）及び（ｂ）から、表面
平滑なｃ軸配向のＢｉ4 Ｔｉ3 Ｏ12薄膜を得るために
は、４５０〜６００℃の範囲が好ましいことが判った。
【００４９】実施例４ 上記実施例３と同様にして、Ｂｉ4 Ｔｉ3 Ｏ12薄膜（膜
厚５０ｎｍ）／ビスマスシリケート膜（膜厚２０ｎｍ）
／Ｓｉ基板からなる構造（ＭＦＩＳ構造）の基板を強誘
電体薄膜で被覆した試料を作成した。なお、作成条件
は、基板温度５００℃とし、形成圧力をビスマスシリケ
ート膜の形成時には１０Ｔｏｒｒ、Ｂｉ4Ｔｉ3 Ｏ12薄
膜の形成時には２Ｔｏｒｒとした。Ｂｉ4 Ｔｉ3 Ｏ12薄
膜の表面に直径１００μｍΦの上部電極Ｐｔを蒸着し
た。更に、Ｓｉ基板下面には、酸化膜を除去した後、下
部電極Ａｌを全面蒸着することにより試料を作成した。
【００５０】この試料のＣ−Ｖヒステリシス特性を評価
した結果を図９（ａ）及び（ｂ）に示した。ここで、図
９（ｂ）は上記試料であり、図９（ａ）は比較のために
Ｂｉ4 Ｔｉ3 Ｏ12薄膜を形成しないこと以外は、上記と
同様に作成した試料である。図９（ａ）から、Ｂｉ4 Ｔ
ｉ3 Ｏ12薄膜のないビスマスシリケート膜だけでは、通
常の常誘電体を用いたＭＯＳ構造で予想されるように、
Ｃ−Ｖヒステリシス特性はなかった。一方、図９（ｂ）
から、Ｂｉ4 Ｔｉ3 Ｏ12薄膜を積層した試料では、明ら
かに強誘電性を反映したＣ−Ｖヒステリシス特性を得る
ことができることが判った。また、印加電圧±３Ｖでの
ヒステリシスのウインドー幅は約０．５Ｖであり、更に
電圧を印加してもウインドー幅は変化しなかった。更
に、図９（ｂ）では、強誘電特性は３Ｖで充分飽和して
おり、このような低い電圧で飽和特性が得られること
は、ｃ軸配向のＢｉ4 Ｔｉ3 Ｏ12薄膜の低い抗電界とＢ
ｉ4Ｔｉ3 Ｏ12薄膜及びビスマスシリケート膜の厚さが
薄いことを反映した結果であると考えられる。また更
に、５０ｎｍという薄い膜厚のＢｉ4 Ｔｉ3 Ｏ12薄膜
で、このような良好なＣ−Ｖヒステリシス特性が得られ
るのは、この膜が緻密で表面平滑性に優れているためで
ある。
【００５１】次に、図１０にＣ−Ｖヒステリシス特性の
保持性の評価結果を示した。図１０は、＋３Ｖ又は−３
Ｖのバイアス電圧を試料に印加して分極方向を揃えた
後、電圧をゼロに戻してからの放置時間に対するバイア
ス電圧０Ｖでのキャパシタンスの値（図９（ｂ）のＡ及
びＢ点）の変化を示している。もし、ＭＦＩＳ構造を構
成する各膜内及び界面に欠陥等に起因する空間電荷が存
在すれば、反電場等の影響で強誘電体薄膜内部で空間電
荷の移動がおこり、自発分極状態（即ち、ヒステリシス
特性）が徐々に失われていくことが予想される。この場
合、メモリウインドー幅が減少するので、自発分極状態
を反映してバイアス０Ｖで存在していた、２種類のキャ
パシタンス値（Ａ及びＢ）が、徐々に近づき１つの値し
か示さなくなる。ところが、図１０に示した本実施例の
キャパシタンス値の時間変化は、２４時間放置後におい
ても全く見られなかった。従って、自発分極状態は変化
していないことが判った。
【００５２】従来技術の欄に記載した文献Jpn.J.Appl.P
hys.34(1995)4163-4166 のＰｂＴｉＯ3 ／ＣｅＯ2 系で
は約１１時間を越えた辺りからキャパシタンス値が変化
していることと比べると、本実施例のＢｉ4 Ｔｉ3 Ｏ12
／Ｂｉ2 ＳｉＯ5 系のキャパシタンス値の保持特性が優
れていることが示されている。即ち、本実施例のＢｉ4
Ｔｉ3 Ｏ12薄膜／ビスマスシリケート膜／Ｓｉ基板から
なる構造では、各膜間の界面で欠陥等の発生が、従来の
材料系及び形成方法に比べて少ないと考えられる。従っ
て、ＭＯＳ−ＦＥＴのゲートに、このＭＦＩＳ構造を用
いることで、信頼性の高い（即ち、キャパシタンス値の
保持特性の良好な）不揮発メモリ動作が可能となる。
【００５３】実施例５ 実施例３と同様の形成方法を使用して、Ｂｉ4 Ｔｉ3 Ｏ
12薄膜の膜厚を変えて作成したＭＦＩＳ構造のＣ−Ｖヒ
ステリシス特性を測定した。即ち、形成温度が５００℃
と低くい条件ではあるが、Ｂｉ4 Ｔｉ3 Ｏ12薄膜の形成
時間を長した場合、Ｂｉ4 Ｔｉ3 Ｏ12薄膜／ビスマスシ
リケート膜／Ｓｉ基板の積層構造の界面状態が劣化する
か否かを調べた。ビスマスシリケート膜の膜厚を５０ｎ
ｍで一定にして、その上に膜厚１００、２００、３００
ｎｍのＢｉ4 Ｔｉ3 Ｏ12薄膜をそれぞれ形成した。作成
したＭＦＩＳ構造のＣ−Ｖヒステリシス特性を図１１に
示す。
【００５４】図１１から明らかなように、Ｂｉ4 Ｔｉ3
Ｏ12薄膜の膜厚が厚くなるにつれて、キャパシタンスが
小さくなり、メモリウインドー幅が広くなることが判っ
た。一方、単純な積層キャパシタモデルから、キャパシ
タンスは膜厚の逆数に比例し、メモリウインドー幅は膜
厚に比例することが期待されるが、図１１はそのモデル
と比較的良い一致を示している。このことは、形成時間
を４倍（膜厚を４倍）にしても、ＭＦＩＳ構造の各膜の
界面状態が良好に保たれていることを意味している。従
って、本実施例のＢｉ4 Ｔｉ3 Ｏ12薄膜／ビスマスシリ
ケート膜／Ｓｉ基板の積層構造を用いたＭＦＩＳ構造
は、形成温度を低くすることができ、緻密・平滑な膜構
造を得ることができ、Ｃ−Ｖヒステリシス特性の優れた
再現性を有している。
【００５５】実施例６ 実施例３及び４で使用したＢｉ4 Ｔｉ3 Ｏ12薄膜／ビス
マスシリケート膜／Ｓｉ基板の積層構造をＭＯＳＦＥＴ
のゲート絶縁膜の代わりに用いた強誘電体ゲートＦＥＴ
を作成する。図１２に、その概略断面図を示す。図１２
の強誘電体ゲートＦＥＴは、１トランジスタ型不揮発性
メモリセルの基本素子である。即ち、強誘電体薄膜の分
極方向に依存したソース−ドレイン間のチャネル領域の
空乏層の有無に対応して、ソース−ドレイン間の電流の
大きさに差が発生する。従って、この電流を検出するこ
とで、強誘電体薄膜の分極状態、即ち１か０の２値情報
を読み取ることが可能である。
【００５６】以下では、図１２の強誘電体ゲートＦＥＴ
の製造方法及び動作について説明する。まず、Ｓｉ基板
２１上に、実施例３及び４と同様にして、ビスマスシリ
ケート膜２４、Ｂｉ4 Ｔｉ3 Ｏ12薄膜２５及びゲート電
極層（上部電極）２６を形成する。続いて、ソース２２
及びドレイン２３を形成する領域のビスマスシリケート
膜２４、Ｂｉ4 Ｔｉ3 Ｏ12薄膜２５及びゲート電極層２
６をエッチングして除去する。次に、イオン注入法によ
りソース２２及びドレイン２３を形成する。更に、全体
をＰＳＧ層間絶縁膜３０で被覆する。この後、ソース２
２、ドレイン２３及びゲート電極層２６上のＰＳＧ層間
絶縁膜３０を除去することでコンタクトホールを形成す
る。次いで、コンタクトホールに金属からなる配線（２
７、２８、２９）を形成することにより強誘電体ゲート
ＦＥＴを形成する。
【００５７】上記強誘電体ゲートＦＥＴは以下のように
動作させる。まず、コントロール用のゲート電極層２６
に正又は負のパルス電圧を印加し、Ｂｉ4 Ｔｉ3 Ｏ12薄
膜２５の自発分極方向を設定することで情報を書き込
む。Ｂｉ4 Ｔｉ3 Ｏ12薄膜２５の自発分極方向に対応し
て、ゲート直下の半導体表面に空乏層が発生する場合と
しない場合の２つの状態が生じる。これは、上記実施例
で説明したＣ−Ｖヒステリシス特性に起因するものであ
る。従って、Ｂｉ4 Ｔｉ3 Ｏ12薄膜２５の自発分極方向
によって、ソース２２とドレイン２３の間に流れる電流
をＯＮ−ＯＦＦすることが可能となる。ソース−ドレイ
ン間の電流を検出することで自発分極の方向（即ち、情
報）を読みだすことが可能となる。このように、情報の
読み出しに際して、Ｂｉ4 Ｔｉ3 Ｏ12薄膜２５の分極状
態は維持されるため、書き込まれた情報は、読み出し動
作によっても破壊されることはない。また、本実施例で
は、Ｂｉ4 Ｔｉ3 Ｏ12薄膜／ビスマスシリケート膜／Ｓ
ｉ基板の積層構造からなる強誘電体ゲートＦＥＴである
ため、情報（メモリ）の保持時間も長くすることができ
る。
【００５８】
【発明の効果】本発明によれば、Ｂｉ系層状構造酸化物
強誘電体薄膜を１トランジスタ型の不揮発性メモリや赤
外線センサアレイに用いる際の課題である、Ｓｉ基板上
への高品質な強誘電体薄膜の形成を、再現性よく実現す
ることができる。即ち、本発明の製造方法を用いること
で、Ｂｉ系層状構造酸化物強誘電体薄膜のｃ軸方向の優
れた強誘電特性を有効に引き出すことができる。更に、
強誘電体薄膜を低温で形成できるため、Ｓｉ基板との反
応及び相互拡散を防止することができる。また、緻密で
表面が平滑な強誘電体薄膜を得ることができるので、よ
り薄い膜厚でも良好な強誘電特性を引き出すことができ
る。従って、この強誘電体薄膜を用いたＭＦＩＳ構造の
素子は、低電圧で分極反転が可能であるため、動作電圧
を低く、かつメモリ保持時間を長くすることができる。
【００５９】また、ＭＦＩＳ構造に適した、緻密及び表
面が平滑な（１００）方向優先の配向性を有する絶縁膜
を再現性よく形成することができる。絶縁膜の形成にＭ
ＯＣＶＤ法を使用し、Ｓｉ基板上にＢｉ原料にＴｉ原料
を添加して供給することで、より緻密及び表面が平滑な
絶縁膜を得ることができる。更に、（１００）方向優先
の配向性を有する絶縁膜上に、ｃ軸配向の強誘電体薄膜
（例えば、Ｂｉ4 Ｔｉ3 Ｏ12薄膜）を再現性よく形成す
ることができる。
【００６０】また、（１００）方向優先の配向性を有す
る絶縁膜の上にｃ軸配向のＢｉ4 Ｔｉ3 Ｏ12薄膜を形成
する際に、同一のＭＯＣＶＤ法用の形成装置、原料供給
条件及びＳｉ基板温度等のパラメーター（形成圧力は除
く）を一定にすることが可能となる。そのため、従来の
形成方法のように、形成条件の変更に伴い、途中で複数
のパラメーターを再調整する必要がなくなり、より簡便
に形成することができる。
【００６１】更に、緻密及び表面が平滑な絶縁膜を形成
することができるため、絶縁膜自体の膜厚を薄くするこ
とができる。そのため、絶縁膜上に形成される強誘電体
薄膜に分配される電圧を大きくすることができる。ま
た、絶縁膜上に形成されるＢｉ4 Ｔｉ3 Ｏ12薄膜も緻密
及び平滑な表面になるため、強誘電体薄膜自体の膜厚も
薄くしても、ピンホールによるリーク電流が発生するこ
とはない。従って、強誘電体薄膜を薄くすることがで
き、更に抗電界の小さいｃ軸配向の強誘電体薄膜を使用
すれば、分極を反転させるために必要な印加電圧を小さ
くすることができる。
【００６２】また、上記絶縁膜及び強誘電体薄膜を使用
したＭＦＩＳ構造をＦＥＴのゲート等に適用することが
できる。特に、実施例で述べたように、ＭＦＩＳ構造を
構成する各膜の格子不整合が小さいこと、形成温度が低
いため各膜の界面での反応や相互拡散を抑制できること
から、メモリ保持時間を短くする欠陥や可動電荷の発生
を防止することができる。従って、従来の薄膜素子に比
べて、メモリ保持時間を長くすることができる。
【図面の簡単な説明】
【図１】本発明の薄膜素子の概略断面図である。
【図２】実施例１のビスマスシリケート膜のＸ線回折パ
ターンを示す図である。
【図３】（ａ）及び（ｂ）は実施例１のビスマスシリケ
ート膜の表面モフォロジーを示す写真であり、（ｃ）は
比較のためのビスマスシリケート膜の表面モフォロジー
を示す写真である。
【図４】実施例２のビスマスシリケート膜のＸ線回折パ
ターンを示す図である。
【図５】実施例２のビスマスシリケート膜の表面モフォ
ロジーを示す写真である。
【図６】実施例２のビスマスシリケート膜のＥＰＭＡ分
析結果を示す図である。
【図７】実施例３のＢｉ4 Ｔｉ3 Ｏ12／Ｂｉ2 ＳｉＯ5
積層膜のＸ線回折パターンを示す図である。
【図８】実施例３のＢｉ4 Ｔｉ3 Ｏ12／Ｂｉ2 ＳｉＯ5
積層膜の表面モフォロジーを示す写真である。
【図９】（ａ）は比較のためのＣ−Ｖヒステリシス特性
を示す図であり、（ｂ）は実施例４のＣ−Ｖヒステリシ
ス特性を示す図である。
【図１０】実施例４のＣ−Ｖヒステリシス特性の保持性
を示す図である。
【図１１】実施例５のＣ−Ｖヒステリシス特性を示す図
である。
【図１２】実施例６のメモリ素子の概略断面図である。
【符号の説明】
１ 下部電極 ２、２１ Ｓｉ基板 ３、２４ ビスマスシリケート膜 ４、２５ Ｂｉ4 Ｔｉ3 Ｏ12薄膜 ５ 上部電極 ２２ ソース ２３ ドレイン ２６ ゲート電極層 ２７、２８、２９ 配線 ３０ 層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/788 29/792

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 Ｂｉ2 ＳｉＯ5 中に原子濃度比Ｂｉ／Ｔ
    ｉが３以上でＴｉを含有した結晶性物質からなる絶縁体
    材料。
  2. 【請求項２】 Ｓｉ基板上に、請求項１記載の絶縁体材
    料が絶縁膜として形成されてなることを特徴とする絶縁
    膜被覆基板。
  3. 【請求項３】 絶縁膜が、（１００）方向優先の配向性
    を有する請求項２に記載の絶縁膜被覆基板。
  4. 【請求項４】 絶縁膜の上に、更にＢｉ系層状構造の酸
    化物からなる強誘電体薄膜が形成されている請求項２又
    は３に記載の絶縁膜被覆基板。
  5. 【請求項５】 強誘電体薄膜が、ｃ軸配向のＢｉ4 Ｔｉ
    3 Ｏ12からなる請求項４に記載の絶縁膜被覆基板。
  6. 【請求項６】 強誘電体薄膜が、絶縁膜より厚い請求項
    ５に記載の絶縁膜被覆基板。
  7. 【請求項７】 絶縁膜が、２０ｎｍ以下の膜厚を有する
    請求項６に記載の絶縁膜被覆基板。
  8. 【請求項８】 請求項４〜７のいずれか一つに記載の絶
    縁膜被覆基板を構成する強誘電体薄膜上面及びＳｉ基板
    の下面に電極を有し、上部電極／強誘電体薄膜／絶縁膜
    ／Ｓｉ基板／下部電極の構造からなることを特徴とする
    薄膜素子。
  9. 【請求項９】 薄膜素子の構造中、上部電極／強誘電体
    薄膜／絶縁膜からなる構造が、ＭＯＳ−ＦＥＴのゲート
    素子として機能する構造である請求項８の薄膜素子。
  10. 【請求項１０】 薄膜素子が、強誘電体メモリ素子のメ
    モリセルである請求項９に記載の薄膜素子。
  11. 【請求項１１】 請求項２〜７のいずれか一つに記載の
    絶縁膜が、Ｂｉを含む金属化合物とＴｉを含む金属化合
    物とからなる原料を加熱気化し、これら気化ガスを、不
    活性キャリアガス及び酸素ガスと共に、所定温度に加熱
    保持したＳｉ基板上に、所定圧力下で、同時に供給する
    ことにより形成されることを特徴とする絶縁膜被覆基板
    の製造方法。
  12. 【請求項１２】 Ｓｉ基板が、絶縁膜形成面において、
    （１００）面からなる単結晶基板であり、その上に形成
    される絶縁膜が（１００）方向優先の配向性を有する請
    求項１１に記載の製造方法。
  13. 【請求項１３】 絶縁膜が、５００〜６００℃のＳｉ基
    板の加熱温度、５〜１０Ｔｏｒｒの圧力で形成される請
    求項１１又は１２に記載の製造方法。
  14. 【請求項１４】 Ｂｉを含む金属化合物とＴｉを含む金
    属化合物とからなる原料を加熱気化し、これら気化ガス
    を、不活性キャリアガス及び酸素ガスと共に、Ｓｉ基板
    を所定温度に加熱保持しつつ、（１００）方向優先の配
    向性を有する絶縁膜上に、所定圧力下で、同時に供給す
    ることにより、ｃ軸配向のＢｉ4 Ｔｉ3 Ｏ12からなる強
    誘電体薄膜を形成する請求項１１〜１３いずれか一つに
    記載の製造方法。
  15. 【請求項１５】 強誘電体薄膜が４５０〜６００℃のＳ
    ｉ基板の加熱温度、２〜５Ｔｏｒｒの圧力で形成される
    請求項１４に記載の製造方法。
  16. 【請求項１６】 （１００）方向優先の配向性を有する
    絶縁膜の形成時のＳｉ基板の加熱温度が、ｃ軸配向のＢ
    ｉ4 Ｔｉ3 Ｏ12からなる強誘電体薄膜の形成時のＳｉ基
    板の加熱温度と同じである請求項１４又は１５に記載の
    製造方法。
JP9365431A 1997-12-19 1997-12-19 絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途 Pending JPH11186523A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9365431A JPH11186523A (ja) 1997-12-19 1997-12-19 絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途
PCT/JP1998/005761 WO1999032691A1 (en) 1997-12-19 1998-12-18 Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device
KR10-2000-7006724A KR100378276B1 (ko) 1997-12-19 1998-12-18 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
US09/596,574 US6307225B1 (en) 1997-12-19 2000-06-16 Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9365431A JPH11186523A (ja) 1997-12-19 1997-12-19 絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途

Publications (1)

Publication Number Publication Date
JPH11186523A true JPH11186523A (ja) 1999-07-09

Family

ID=18484243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9365431A Pending JPH11186523A (ja) 1997-12-19 1997-12-19 絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途

Country Status (4)

Country Link
US (1) US6307225B1 (ja)
JP (1) JPH11186523A (ja)
KR (1) KR100378276B1 (ja)
WO (1) WO1999032691A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001071816A1 (en) * 2000-03-23 2001-09-27 Symetrix Corporation Ferroelectric fet with polycrystalline crystallographically oriented ferroelectric material
WO2003021606A1 (fr) * 2001-08-28 2003-03-13 Tdk Corporation Composition pour dispositif capacitif a couches minces, couche isolante a constante dielectrique elevee, dispositif capacitif a couches minces et condensateur ceramique multicouche a couches minces
US6537830B1 (en) 1992-10-23 2003-03-25 Symetrix Corporation Method of making ferroelectric FET with polycrystalline crystallographically oriented ferroelectric material
US6919597B2 (en) * 2002-08-06 2005-07-19 Samsung Electronics Co., Ltd. Bismuth titanium silicon oxide, bismuth titanium silicon oxide thin film, and method for forming the thin film
US7164169B2 (en) 2001-08-23 2007-01-16 Nec Corporation Semiconductor device having high-permittivity insulation film and production method therefor
KR20150053228A (ko) * 2013-11-07 2015-05-15 티디케이가부시기가이샤 유전체 조성물, 유전체막 및 전자 부품

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030435B2 (en) * 2000-08-24 2006-04-18 Cova Technologies, Inc. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6528374B2 (en) * 2001-02-05 2003-03-04 International Business Machines Corporation Method for forming dielectric stack without interfacial layer
US20020164850A1 (en) 2001-03-02 2002-11-07 Gnadinger Alfred P. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US7066088B2 (en) * 2002-07-31 2006-06-27 Day International, Inc. Variable cut-off offset press system and method of operation
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) * 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US20050156217A1 (en) * 2004-01-13 2005-07-21 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device and method for fabricating the same
US11349008B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243525A (ja) * 1992-02-26 1993-09-21 Seiki Daimon 半導体装置とその製造方法
JP3095944B2 (ja) * 1994-06-21 2000-10-10 シャープ株式会社 酸化物結晶薄膜の製造方法及び薄膜素子
JPH10200059A (ja) * 1997-01-10 1998-07-31 Sharp Corp 強誘電体薄膜素子及びその製造方法
US6010744A (en) * 1997-12-23 2000-01-04 Advanced Technology Materials, Inc. Method for nucleation controlled chemical vapor deposition of metal oxide ferroelectric thin films
US6120846A (en) * 1997-12-23 2000-09-19 Advanced Technology Materials, Inc. Method for the selective deposition of bismuth based ferroelectric thin films by chemical vapor deposition
JP2000323591A (ja) * 1999-05-14 2000-11-24 Matsushita Electric Ind Co Ltd 半導体素子及び誘電体膜の形成方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537830B1 (en) 1992-10-23 2003-03-25 Symetrix Corporation Method of making ferroelectric FET with polycrystalline crystallographically oriented ferroelectric material
WO2001071816A1 (en) * 2000-03-23 2001-09-27 Symetrix Corporation Ferroelectric fet with polycrystalline crystallographically oriented ferroelectric material
US7164169B2 (en) 2001-08-23 2007-01-16 Nec Corporation Semiconductor device having high-permittivity insulation film and production method therefor
US7495264B2 (en) 2001-08-23 2009-02-24 Nec Corporation Semiconductor device with high dielectric constant insulating film and manufacturing method for the same
WO2003021606A1 (fr) * 2001-08-28 2003-03-13 Tdk Corporation Composition pour dispositif capacitif a couches minces, couche isolante a constante dielectrique elevee, dispositif capacitif a couches minces et condensateur ceramique multicouche a couches minces
US7242044B2 (en) 2001-08-28 2007-07-10 Tdk Corporation Compositions for thin-film capacitance device, high-dielectric constant insulating film, thin-film capacitance device, and thin-film multilayer capacitor
US6919597B2 (en) * 2002-08-06 2005-07-19 Samsung Electronics Co., Ltd. Bismuth titanium silicon oxide, bismuth titanium silicon oxide thin film, and method for forming the thin film
US7374994B2 (en) 2002-08-06 2008-05-20 Samsung Electronics Co., Ltd. Bismuth titanium silicon oxide, bismuth titanium silicon oxide thin film, and method for forming the thin film
US7892917B2 (en) 2002-08-06 2011-02-22 Samsung Electronics Co., Ltd. Method for forming bismuth titanium silicon oxide thin film
KR20150053228A (ko) * 2013-11-07 2015-05-15 티디케이가부시기가이샤 유전체 조성물, 유전체막 및 전자 부품
JP2015110505A (ja) * 2013-11-07 2015-06-18 Tdk株式会社 誘電体組成物、誘電体膜および電子部品

Also Published As

Publication number Publication date
KR20010040303A (ko) 2001-05-15
KR100378276B1 (ko) 2003-03-29
US6307225B1 (en) 2001-10-23
WO1999032691A1 (en) 1999-07-01

Similar Documents

Publication Publication Date Title
JP3363301B2 (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
EP0747937B1 (en) Method of forming a substrate coated with a ferroelectric thin film
US6197600B1 (en) Ferroelectric thin film, manufacturing method thereof and device incorporating the same
JPH11186523A (ja) 絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JPH0817939A (ja) 半導体装置及びその製造方法
JPH09186376A (ja) 強誘電体薄膜、強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜の製造方法
US6084260A (en) Semiconductor storage device and method for manufacturing the same
JP2001189433A (ja) キャパシタを含む半導体メモリ素子製造方法
JP4573009B2 (ja) 金属酸化物誘電体膜の気相成長方法
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JPH10321809A (ja) 半導体記憶素子の製造方法
JP2002334875A (ja) 金属酸化物誘電体膜の気相成長方法
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
JP3105378B2 (ja) 結晶性薄膜の成形法
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
JP2002083937A (ja) 強誘電体膜、半導体装置及びこれらの製造方法
JPH1197630A (ja) 強誘電体薄膜の製造方法及び強誘電体メモリ素子
JP2001028426A (ja) 半導体装置およびその製造方法
KR20040079884A (ko) 갈륨나이트라이드를 기판으로한 페로브스카이트 구조의강유전체 박막트랜지스터 및 그 제조방법
JP2018010934A (ja) 半導体装置及びその製造方法
JP2004207628A (ja) 半導体記憶装置およびその製造方法
JP3018985B2 (ja) 誘電体薄膜の形成方法
JPH08335580A (ja) 誘電体薄膜の製造方法及びそれを用いた強誘電体記憶素子の製造方法
JP2000216360A (ja) 半導体メモリ素子