JP2001238348A

JP2001238348A - 誘導負荷用電源装置の保護回路

Info

Publication number: JP2001238348A
Application number: JP2000043309A
Authority: JP
Inventors: Masahiko Kotani; 昌彦小谷; Ayumi Kubota; 歩久保田; Isao Koyake; 功小宅
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 2000-02-21
Filing date: 2000-02-21
Publication date: 2001-08-31

Abstract

(57)【要約】【課題】誘導負荷のサージ電流吸収用閉回路を比較的
消費電力の小さい素子で構成でき、また主電源回路に電
流容量の大きな逆流防止用ダイオードを必要としない誘
導負荷用電源装置の保護回路を得る。【解決手段】ＰｃｈＭＯＳＦＥＴ２Ｐを通してバッテ
リ１で誘導負荷５を付勢する誘導負荷用電源装置の保護
回路において、ＰｃｈＭＯＳＦＥＴ２Ｐないし誘導負荷
５に並列に接続したＮｃｈＭＯＳＦＥＴ１２Ｎを備え、
ＰｃｈＭＯＳＦＥＴ２Ｐのターンオフ時にＮｃｈＭＯＳ
ＦＥＴ１２Ｎが誘導負荷５のサージ電圧を検出して導通
することにより電流閉回路を形成し、この電流閉回路で
誘導負荷５に発生するサージを吸収するように構成した
ものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電界効果トラン
ジスタ等スイッチング素子を通じて誘導電動機等誘導負
荷を付勢する誘導負荷用電源装置の保護回路に関するも
のである。

【０００２】

【従来の技術】誘導負荷用電源装置においては、その付
勢電流をスイッチング素子のターンオフで急激に切断す
ると誘導負荷に高電圧のサージが発生し、このサージ電
圧がスイッチング素子を破損させる恐れがあった。この
ようなサージ電圧に対する従来の保護回路として、例え
ば図７に示される従来例Ａがある。ここでは、直流電源
であるバッテリ１から電力用スイッチング素子であるＰ
チャンネルＭＯＳ型電界効果トランジスタ（以下、Ｐｃ
ｈＭＯＳＦＥＴと略称する。）２Ｐを通じて誘導負荷５
を付勢する電源主回路に対し、保護回路としてＰｃｈＭ
ＯＳＦＥＴ２Ｐに並列にこのＰｃｈＭＯＳＦＥＴ２Ｐの
耐圧より低いツエナー電圧を持つ定電圧ダイオード６が
接続されている。

【０００３】ＰｃｈＭＯＳＦＥＴ２Ｐは駆動回路７で導
通制御される。ＰｃｈＭＯＳＦＥＴ２Ｐのターンオフで
誘導負荷５に前記ツエナー電圧値以上のサージ電圧が発
生した時には、定電圧ダイオード６が導通することによ
って電流経路が形成され、この電流経路でサージが吸収
されていた。

【０００４】図８は他の従来例Ｂを示すもので、誘導負
荷５に逆並列にダイオード８が接続されていて、サージ
電圧発生時に誘導負荷５の両端子間のサージ電圧をダイ
オード８で吸収するようにしている。なお、誤ってバッ
テリ１を逆接続した場合、ダイオード８とＰｃｈＭＯＳ
ＦＥＴ２Ｐの寄生ダイオード３に順方向の電圧が印加さ
れるため、逆電圧短絡防止用として電源主回路にダイオ
ード９が挿入されている。

【０００５】

【発明が解決しようとする課題】しかし、従来例Ａの構
成によると、定電圧ダイオード６のツエナー電圧が例え
ば４０Ｖである場合、サージ電圧による定電圧ダイオー
ド６の導通開始電圧が４０Ｖとなり、したがって、サー
ジの発生時には、定電圧ダイオード６に大きなピーク電
力、すなわち電源主回路の電流が１０Ａとした場合、４
００Ｗ（４０Ｖ×１０Ａ）の消費電力が生じるので、定
電圧ダイオード６として、高耐圧の高価な素子が必要で
あった。また、従来例Ｂの構成によると、逆電圧短絡防
止用のダイオード９として、前記電源主回路の大電流に
耐えうる高価な大電流用ダイオードが必要であった。さ
らにこのダイオード９の順方向電圧降下による損失を伴
うという問題があった。

【０００６】本発明は、このような問題点を鑑みてなさ
れたもので、比較的消費電力の小さい安価な素子で構成
でき、また逆流防止用の大電流用ダイオードも必要とし
ない誘導負荷用電源装置の保護回路を提供することを目
的とする。

【０００７】

【課題を解決するための手段】請求項１の発明に係る誘
導負荷用電源装置の保護回路は、スイッチング素子を通
して直流電源で誘導負荷を付勢する誘導負荷用電源装置
の保護回路において、スイッチング素子に並列に接続さ
れた電界効果トランジスタからなる保護素子を有し、当
該保護素子のソースがスイッチング素子と誘導負荷との
直列接続点に接続されており、また保護素子のゲートと
ドレインがそれぞれ所定電位に接続されていて、スイッ
チング素子のターンオフ時に保護素子がそのソースの電
位変動で導通することにより電流閉回路を形成し、ター
ンオフ時に誘導負荷に発生するサージが電流閉回路で吸
収されるように構成したものである。

【０００８】また、請求項２の発明は、請求項１の発明
のスイッチング素子がとくにＰｃｈＭＯＳＦＥＴで構成
されていて、当該スイッチング素子のソースが直流電源
の正極電位に接続され、スイッチング素子のドレインが
誘導負荷を通して直流電源の負極電位に接続されている
とともに、保護素子はＮチャンネルＭＯＳ型電界効果ト
ランジスタ（以下、ＮｃｈＭＯＳＦＥＴと略称する。）
で構成されていて、当該保護素子のドレインが直流電源
の正極電位に接続され、保護素子のゲートが直流電源の
負極電位に接続されているものである。

【０００９】また、請求項３の発明は、請求項１の発明
のスイッチング素子がとくにＮチャンネルＭＯＳ型電界
効果トランジスタ（以下、ＮｃｈＭＯＳＦＥＴと略称す
る。）で構成されていて、スイッチング素子のソースが
直流電源の負極電位に接続され、スイッチング素子のド
レインが誘導負荷を通して直流電源の正極電位に接続さ
れているとともに、保護素子はＰチャンネルＭＯＳ型電
界効果トランジスタ（以下、ＰｃｈＭＯＳＦＥＴと略称
する。）で構成されていて、保護素子のドレインが直流
電源の負極電位に接続され、保護素子のゲートが直流電
源の正極電位に接続されているものである。

【００１０】請求項４の発明は、スイッチング素子を通
して直流電源で誘導負荷を付勢する誘導負荷用電源装置
の保護回路において、電界効果トランジスタからなる保
護素子とそのドレイン側に接続された逆流防止用ダイオ
ードとの直列回路を有し、当該直列回路は誘導負荷に並
列に接続され、保護素子のソースがスイッチング素子と
誘導負荷との直列接続点に接続されており、また保護素
子のゲートと逆流防止用ダイオードを通したドレインと
がそれぞれ所定電位に接続されていて、スイッチング素
子のターンオフ時に保護素子がそのソースの電位変動で
導通することにより電流閉回路を形成し、ターンオフ時
に誘導負荷に発生するサージが電流閉回路で吸収される
ように構成したものである。

【００１１】また、請求項５の発明は、請求項４の発明
のスイッチング素子がとくにＰｃｈＭＯＳＦＥＴで構成
されていて、当該スイッチング素子のソースが直流電源
の正極電位に接続され、スイッチング素子のドレインが
誘導負荷を通して直流電源の負極電位に接続されている
とともに、保護素子はＮｃｈＭＯＳＦＥＴで構成されて
いて、当該保護素子のドレインが逆流防止用ダイオード
を通して直流電源の負極電位に接続され、当該保護素子
のゲートが直流電源の正極電位に接続されているもので
ある。

【００１２】また、請求項６の発明は、請求項４の発明
のスイッチング素子がとくにＮｃｈＭＯＳＦＥＴで構成
されていて、当該スイッチング素子のソースが直流電源
の負極電位に接続され、スイッチング素子のドレインが
誘導負荷を通して直流電源の正極電位に接続されている
とともに、保護素子はＰｃｈＭＯＳＦＥＴで構成されて
いて、当該保護素子のドレインが逆流防止用ダイオード
を通して直流電源の正極電位に接続され、当該保護素子
のゲートが直流電源の負極電位に接続されているもので
ある。

【００１３】

【発明の効果】請求項１の発明によれば、スイッチング
素子のターンオフ時に誘導負荷に発生するサージを検出
して導通する保護素子でサージ吸収用の電流閉回路を形
成するようにしたので、導通開始電圧の低いいわゆる比
較的消費電力の小さい安価な素子で構成できる。また保
護素子をスイッチング素子の両端子間に直接接続したの
で、スイッチング素子に対する信頼性の高い保護が得ら
れる。

【００１４】また、請求項２の発明では、保護素子をＮ
ｃｈＭＯＳＦＥＴで構成したので、スイッチング素子に
ＰｃｈＭＯＳＦＥＴを用い、当該スイッチング素子を誘
導負荷に対し直流電源の正極側に置く、いわゆるハイサ
イド駆動ができ、しかもＮｃｈＭＯＳＦＥＴのゲート・
ドレイン間は絶縁構造上、短絡電流を通さないので、主
電源回路に逆電圧短絡防止用ダイオードを必要としな
い。

【００１５】また、請求項３の発明では、保護素子をＰ
ｃｈＭＯＳＦＥＴで構成したので、スイッチング素子に
ＮｃｈＭＯＳＦＥＴを用い、当該スイッチング素子を誘
導負荷に対し直流電源の負極側に置く、いわゆるロウサ
イド駆動ができ、しかもＰｃｈＭＯＳＦＥＴのゲート・
ドレイン間は絶縁構造上、短絡電流を通さないので、主
電源回路に逆電圧短絡防止用ダイオードを必要としな
い。

【００１６】請求項４の発明は、スイッチング素子のタ
ーンオフ時に誘導負荷に発生するサージを検出して導通
する保護素子でサージ吸収用の電流閉回路を形成するよ
うにしたので、請求項１の発明と同じく、導通開始電圧
の低いいわゆる比較的消費電力の小さい安価な素子で構
成できる。

【００１７】また、請求項５の発明では、サージ吸収用
の電流閉回路を形成する保護素子を誘導負荷の両端子間
に接続したので、スイッチング素子の保護のみならず、
その他へのサージの影響も防止できる。さらに当該保護
素子をＮｃｈＭＯＳＦＥＴで構成したので、スイッチン
グ素子にＰｃｈＭＯＳＦＥＴを用い、スイッチング素子
を誘導負荷に対し直流電源の正極側に置く、いわゆるハ
イサイド駆動ができ、しかもＮｃｈＭＯＳＦＥＴのゲー
ト・ドレイン間は絶縁構造上、短絡電流を通さないの
で、主電源回路に逆電圧短絡防止用ダイオードを必要と
しない。

【００１８】また、請求項６の発明では、サージ吸収用
の電流閉回路を形成する保護素子を誘導負荷の両端子間
に接続したので、請求項５の発明と同じく、スイッチン
グ素子の保護のみならず、その他へのサージの影響も防
止できる。また当該保護素子をＰｃｈＭＯＳＦＥＴで構
成したので、スイッチング素子にＮｃｈＭＯＳＦＥＴを
用い、当該スイッチング素子を誘導負荷に対し直流電源
の負極側に置く、いわゆるロウサイド駆動ができ、しか
もＰｃｈＭＯＳＦＥＴのゲート・ドレイン間は絶縁構造
上、短絡電流を通さないので、主電源回路に逆電圧短絡
防止用ダイオードを必要としない。

【００１９】

【発明の実施の形態】以下、本発明の実施の形態を実施
例により説明する。図１はこの発明の第１の実施例の誘
導負荷用電源装置の保護回路を示す。この回路はスイッ
チング素子として電力用ＰｃｈＭＯＳＦＥＴ２Ｐを誘導
負荷５に対してバッテリ１の正極側に位置するように直
列接続して、いわゆる誘導負荷５をハイサイド駆動する
ものである。ＰｃｈＭＯＳＦＥＴ２Ｐのソースはバッテ
リ１の正極電位に接続され、そのドレインが誘導負荷５
に接続され、ゲートは駆動回路７に接続されている。ま
たＮｃｈＭＯＳＦＥＴ１２ＮをＰｃｈＭＯＳＦＥＴ２Ｐ
に並列に接続してあり、ＮｃｈＭＯＳＦＥＴ１２Ｎのゲ
ートがバッテリ１の負極側に接続され、そのソースがＰ
ｃｈＭＯＳＦＥＴ２Ｐと誘導負荷５との直列接続点Ａに
接続されている。

【００２０】次にこの回路の動作を図２を参照して説明
する。駆動回路７の出力電圧Ｅ７はＰｃｈＭＯＳＦＥＴ
２Ｐを例えば期間Ｔ１でオフ、期間Ｔ２でオン、期間Ｔ
３でオフさせる。ＰｃｈＭＯＳＦＥＴ２Ｐがオフの状態
では、ＮｃｈＭＯＳＦＥＴ１２Ｎのソースおよびゲート
は共にバッテリ１の負極電位に接続されるので、Ｎｃｈ
ＭＯＳＦＥＴ１２Ｎはオフの状態となり、このＮｃｈＭ
ＯＳＦＥＴ１２Ｎに電流は流れない。

【００２１】また、ＰｃｈＭＯＳＦＥＴ２Ｐがオンの状
態では、ＮｃｈＭＯＳＦＥＴ１２Ｎのゲートの電位がソ
ースの電位より低いので、このＮｃｈＭＯＳＦＥＴ１２
Ｎはオフの状態となり、このＮｃｈＭＯＳＦＥＴ１２Ｎ
に電流は流れない。誘導負荷５の電流ＩＬはＰｃｈＭＯ
ＳＦＥＴ２Ｐの電流ＩＳの立ち上がりに対応して、期間
Ｔ２の初期で急激に立ち上がり、定常状態に達するが、
期間Ｔ２の終端から急激な低下を開始する。

【００２２】すなわち、ＰｃｈＭＯＳＦＥＴ２Ｐがオン
の状態からターンオフした時、誘導負荷５の誘導成分に
より誘導負荷５の両端子には直流電源１の電圧と同方向
の誘起電圧が生じるので、接続点Ａの電位ＥＡはバッテ
リ１の負極電位以下の電位となる。この時、ＮｃｈＭＯ
ＳＦＥＴ１２Ｎのソース電位もバッテリ１の負極電位以
下の負電位（図中ΔＶ）となり、この負電位がＮｃｈＭ
ＯＳＦＥＴ１２Ｎのしきい値電圧以下となった時、この
電位の低下期間αＴにＮｃｈＭＯＳＦＥＴ１２Ｎがオン
し、バッテリ１の正極電位からＮｃｈＭＯＳＦＥＴ１２
Ｎを通って接続点Ａに電流ＩＨが流れ、さらに誘導負荷
５を通って直流電源１に至る電流閉回路が形成されるの
で、誘導負荷サージが吸収される。このようなＮｃｈＭ
ＯＳＦＥＴ１２Ｎの働きにより、ＰｃｈＭＯＳＦＥＴ２
Ｐは誘起電圧によるサージ電圧で破損されることなく保
護される。この実施例では、ＮｃｈＭＯＳＦＥＴ１２Ｎ
が本発明の保護素子を構成している。

【００２３】なお、この時のＮｃｈＭＯＳＦＥＴ１２Ｎ
に瞬間的に発生するピーク電力は、バッテリ１の電圧を
１２Ｖ、ＮｃｈＭＯＳＦＥＴ１２Ｎのしきい値電圧を
１．５Ｖ、誘導負荷５に流れる電流ＩＬを１０Ａとする
と、（１２Ｖ＋１．５Ｖ）×１０Ａ＝１３５Ｗとなる。
また、バッテリ１を誤って逆接続した場合、ＮｃｈＭＯ
ＳＦＥＴ１２Ｎのゲートとドレイン間、およびゲートと
ソース間にはＭＯＳ型電界トランジスタの構造上電流は
流れないため、ＮｃｈＭＯＳＦＥＴ１２Ｎに短絡電流が
流れることはない。

【００２４】次に図３は本発明の第２の実施例を示す図
である。この回路は、第１の実施例の場合と同様に、電
力用ＰｃｈＭＯＳＦＥＴ２Ｐがスイッチング素子として
誘導負荷５をハイサイド駆動するものである。誘導負荷
５に並列にＮｃｈＭＯＳＦＥＴ１２Ｎと逆流防止用ダイ
オード１５との直列回路を接続している。ＮｃｈＭＯＳ
ＦＥＴ１２Ｎのドレインはダイオード１５のカソードに
接続され、ダイオード１５のアノードはバッテリ１の負
極に接続されている。ＮｃｈＭＯＳＦＥＴ１２Ｎのゲー
トはバッテリ１の正極に接続され、ソースはＰｃｈＭＯ
ＳＦＥＴ２Ｐのドレインと誘導負荷５との直列接続点Ａ
に接続されている。その他は第１の実施例と同一であ
る。

【００２５】次にこの回路の動作を説明する。この回路
の電圧電流特性は図２で示した第１の実施例の特性と同
様である。ＰｃｈＭＯＳＦＥＴ２Ｐがオフの状態では、
ＮｃｈＭＯＳＦＥＴ１２Ｎのソースはバッテリ１の負極
電位に接続され、そのゲートはバッテリ１の正極電位に
接続されていて、ソースの電位より高い電位となるの
で、ＮｃｈＭＯＳＦＥＴ１２Ｎはオンの状態となるが、
ＮｃｈＭＯＳＦＥＴ１２Ｎのソースとダイオード１５の
アノード端子間には電位差がないので、ＮｃｈＭＯＳＦ
ＥＴ１２Ｎとダイオード１５に電流は流れない。

【００２６】またＰｃｈＭＯＳＦＥＴ２Ｐがオンの状態
では、ＮｃｈＭＯＳＦＥＴ１２Ｎのソース電位はゲート
電位とほぼ同じのバッテリ１の正極電位となるので、Ｎ
ｃｈＭＯＳＦＥＴ１２Ｎはオフの状態である。なお、Ｎ
ｃｈＭＯＳＦＥＴ１２Ｎのソースとダイオード１５のア
ノード端子間に電位差が生じていて、寄生ダイオード１
３を通して電流が流れようとするが、逆流防止用ダイオ
ード１５によりＮｃｈＭＯＳＦＥＴ１２Ｎとダイオード
１５に電流は流れない。

【００２７】次に、ＰｃｈＭＯＳＦＥＴ２Ｐがオンの状
態からターンオフした時、誘導負荷５の特性により接続
点Ａの電位はバッテリ１の負極電位以下の負電位とな
る。この時、ＮｃｈＭＯＳＦＥＴ１２Ｎのソース電位も
バッテリ１の負極電位以下の負電位となり、そのゲート
はバッテリ１の正極電位に接続されているため、Ｎｃｈ
ＭＯＳＦＥＴ１２Ｎがオンし、接続点Ａの電圧が［（バ
ッテリ１の負極電位）−（ＮｃｈＭＯＳＦＥＴ１２Ｎの
オン抵抗×電流）−（ダイオード１５の順方向電圧）］
となった時、誘導負荷５からダイオード１５とＮｃｈＭ
ＯＳＦＥＴ１２Ｎを通って接続点Ａに電流が流れ、誘導
負荷５に戻る電流閉回路が形成されて、誘導負荷サージ
が吸収される。このようなＮｃｈＭＯＳＦＥＴ１２Ｎの
働きにより、ＰｃｈＭＯＳＦＥＴ２Ｐは第１の実施例と
同様に誘起電圧によるサージ電圧で破損されることなく
保護される。この実施例では、ＰｃｈＭＯＳＦＥＴ１２
Ｐが発明の保護素子を構成している。

【００２８】なお、この第２の実施例で、ＮｃｈＭＯＳ
ＦＥＴ１２Ｎとダイオード１５からなるサージ吸収用の
電流閉回路に瞬間的に発生するピーク電力は、ＮｃｈＭ
ＯＳＦＥＴ１２Ｎのオン抵抗を０．１Ω、ダイオード１
５の順方向電圧を０．６Ｖ、誘導負荷５に流れる電流を
１０Ａとすると、（０．１Ω×１０Ａ＋０．６Ｖ）×１
０Ａ＝１６Ｗと比較的に低電力になる。

【００２９】また、この第２の実施例でバッテリ１を逆
接続した場合、ＮｃｈＭＯＳＦＥＴ１２Ｎのソースはバ
ッテリ１の正極電位に接続され、ＮｃｈＭＯＳＦＥＴ１
２Ｎのゲートはバッテリ１の負極電位に接続されて、Ｎ
ｃｈＭＯＳＦＥＴ１２Ｎはオフの状態となる。また、Ｎ
ｃｈＭＯＳＦＥＴ１２Ｎの寄生ダイオード１３もバッテ
リに対して逆方向となる。このため、ＮｃｈＭＯＳＦＥ
Ｔ１２Ｎに短絡電流が流れることはない。

【００３０】次に図４は本発明の第３の実施例を示す図
である。この回路では、第１の実施例と異なり、スイッ
チング素子としてＮｃｈＭＯＳＦＥＴ２Ｎが用いられて
おり、ＮｃｈＭＯＳＦＥＴ２Ｎがスイッチング素子とし
て誘導負荷５をロウサイド駆動するものである。Ｎｃｈ
ＭＯＳＦＥＴ２Ｎに並列にＰｃｈＭＯＳＦＥＴ１２Ｐが
接続され、ＮｃｈＭＯＳＦＥＴ２Ｎのゲートは駆動回路
７’に接続されている。ＰｃｈＭＯＳＦＥＴ１２Ｐのド
レインはバッテリ１の負極に接続され、ゲートはバッテ
リ１の正極に接続されている。また、ＰｃｈＭＯＳＦＥ
Ｔ１２ＰのソースはＮｃｈＭＯＳＦＥＴ２Ｎのドレイン
と誘導負荷５との直列接続点Ａに接続されている。

【００３１】次にこの回路の動作を図５について説明す
る。ここでは駆動回路７’の出力電圧Ｅ７’の電圧波形
は、第１の実施例の場合と逆極性になるが、ＮｃｈＭＯ
ＳＦＥＴ２Ｎを、例えば、期間Ｔ１でオフ、期間Ｔ２で
オン、期間Ｔ３でオフする。この場合、誘導負荷５に流
れる電流ＩＬはＮｃｈＭＯＳＦＥＴ２Ｎの電流ＩＳの立
ち上がりに対応して、期間Ｔ２の初期で急激に立ち上が
り、定常状態に達するが、期間Ｔ２の終端から急激な低
下を開始する。

【００３２】ＮｃｈＭＯＳＦＥＴ２Ｎがオフの状態で
は、ＰｃｈＭＯＳＦＥＴ１２Ｐのソースとゲートはバッ
テリ１の正極電位に接続されており、ＰｃｈＭＯＳＦＥ
Ｔ１２Ｐはオフの状態であるため、ＰｃｈＭＯＳＦＥＴ
１２Ｐに電流は流れない。また、ＮｃｈＭＯＳＦＥＴ２
Ｎがオンの状態でも、ＰｃｈＭＯＳＦＥＴ１２Ｐのゲー
ト電位はソース電位より高く、ＰｃｈＭＯＳＦＥＴ１２
Ｐはオフの状態であるため、ＰｃｈＭＯＳＦＥＴ１２Ｐ
に電流は流れない。

【００３３】次に、ＮｃｈＭＯＳＦＥＴ２Ｎがオンの状
態からターンオフした時、誘導負荷５の特性による誘起
電圧（サージ電圧）で接続点Ａはバッテリ１の正極電位
より高い正電位となる。この時、ＰｃｈＭＯＳＦＥＴ１
２Ｐのソース電位もバッテリ１の正極電位より高い正電
位となり、バッテリ１の正極電位＋ΔＶ（ＰｃｈＭＯＳ
ＦＥＴ１２Ｐのしきい値電圧）となった時、ＰｃｈＭＯ
ＳＦＥＴ１２Ｐがオンし、接続点ＡからＰｃｈＭＯＳＦ
ＥＴ１２Ｐを通ってバッテリ１の負極電位に電流が流
れ、さらにバッテリ１から誘導負荷５に至る電流閉回路
が形成され、誘導負荷サージが吸収される。誘起電圧が
消えて接続点Ａの電位ＥＡがバッテリ１の正極電位１２
Ｖに戻るとＰｃｈＭＯＳＦＥＴ１２Ｐのソース電位も元
に戻る。このようなＰｃｈＭＯＳＦＥＴ１２Ｐの働きに
よりＮｃｈＭＯＳＦＥＴ２Ｎは誘起電圧によるサージ電
圧で破損されることなく保護される。この実施例では、
ＰｃｈＭＯＳＦＥＴ１２Ｐが本発明の保護素子を構成し
ている。

【００３４】なお、この第３の実施例においても、Ｐｃ
ｈＭＯＳＦＥＴ１２Ｐに瞬間的に発生するピーク電力
は、第１の実施例と同様に、バッテリ１の電圧を１２
Ｖ、ＰｃｈＭＯＳＦＥＴ１２Ｐのしきい値電圧を１．５
Ｖ、誘導負荷５に流れる電流を１０Ａとすると、（１２
Ｖ＋１．５Ｖ）×１０Ａ＝１３５Ｗとなる。また、この
第３の実施例でバッテリ１を逆接続した場合、第１の実
施例と同様にＰｃｈＭＯＳＦＥＴ１２Ｐのドレインとゲ
ートとの間、およびソースとゲートとの間には、ＭＯＳ
型電界効果トランジスタの構造上電流は流れないため、
ＰｃｈＭＯＳＦＥＴ１２Ｐに短格電流が流れることはな
い。

【００３５】次に図６は本発明の第４の実施例を示す図
である。この回路では、第３の実施例の場合と異なり、
誘導負荷５をＮｃｈＭＯＳＦＥＴ２Ｎでロウサイド駆動
する。誘導負荷５に並列にＰｃｈＭＯＳＦＥＴ１２Ｐと
逆流防止用ダイオード１５との直列回路を接続してい
る。ＰｃｈＭＯＳＦＥＴ１２Ｐのドレインはダイオード
１５のアノード端子に接続され、ダイオード１５のカソ
ード端子はバッテリ１の正極に接続されている。Ｐｃｈ
ＭＯＳＦＥＴ１２Ｐのゲートはバッテリ１の負極に接続
され、ソースはＮｃｈＭＯＳＦＥＴ２Ｎのドレインと誘
導負荷５との直列接続点Ａに接続されている。ＮｃｈＭ
ＯＳＦＥＴ２Ｎのゲートは駆動回路７’に接続されてい
る。

【００３６】この回路の電圧電流特性は図５で示した第
３の実施例の特性と同様である。ＮｃｈＭＯＳＦＥＴ２
Ｎがオフの状態では、ＰｃｈＭＯＳＦＥＴ１２Ｐのソー
スはバッテリ１の正極電位に接続され、ＰｃｈＭＯＳＦ
ＥＴ１２Ｐのゲートはバッテリ１の負極電位に接続され
ており、ＰｃｈＭＯＳＦＥＴ１２Ｐはオンの状態である
が、ＰｃｈＭＯＳＦＥＴ１２Ｐのソースとダイオード１
５のカソード端子間には電位差がないため、ＰｃｈＭＯ
ＳＦＥＴ１２Ｐとダイオード１５に電流は流れない。ま
た、ＮｃｈＭＯＳＦＥＴ２Ｎがオンの状態では、Ｐｃｈ
ＭＯＳＦＥＴ１２Ｐのソース電位はほぼバッテリ１の負
極電位となり、ＰｃｈＭＯＳＦＥＴ１２Ｐのソースとゲ
ートとの間に電位差が無くなるので、ＰｃｈＭＯＳＦＥ
Ｔ１２Ｐはオフとなる。一方、ＰｃｈＭＯＳＦＥＴ１２
Ｐのソースとドレインとの間に電位差が生じるので、寄
生ダイオード１３を通して電流が流れようとするが、逆
流防止用ダイオード１５の働きによりＰｃｈＭＯＳＦＥ
Ｔ１２Ｐに電流は流れない。

【００３７】次に、ＮｃｈＭＯＳＦＥＴ２Ｎがオンの状
態からターンオフした時、誘導負荷５の特性により接続
点Ａはバッテリ１の正極電位以上の正電位となる。この
時、ＰｃｈＭＯＳＦＥＴ１２Ｐのソース電位もバッテリ
１の正極電位以上の正電位となり、ＰｃｈＭＯＳＦＥＴ
１２Ｐのゲートはバッテリ１の負極電位に接続されてい
るため、ＰｃｈＭＯＳＦＥＴ１２Ｐがオンし、接続点Ａ
の電圧がバッテリ１の正極電位＋ΔＶ［（ＰｃｈＭＯＳ
ＦＥＴ１２Ｐのオン抵抗×電流）＋（ダイオード１５の
順方向電圧）］となった時、接続点ＡからＰｃｈＭＯＳ
ＦＥＴ１２Ｐ、ダイオード１５を通ってバッテリ１の正
極に電流が流れ、誘導負荷サージを吸収する。このよう
なＰｃｈＭＯＳＦＥＴ１２Ｐの働きにより、ＮｃｈＭＯ
ＳＦＥＴ２Ｎは第３の実施例と同様に誘起電圧によるサ
ージ電圧で破損されることなく保護される。この実施例
でも、ＰｃｈＭＯＳＦＥＴ１２Ｐが発明の保護素子を構
成している。

【００３８】この第４の実施例で、サージ吸収時に瞬間
的に発生するピーク電力は、第２の実施例と同様に、Ｐ
ｃｈＭＯＳＦＥＴ１２Ｐのオン抵抗を０．１Ω、ダイオ
ード１５の順方向電圧を０．６Ｖ、誘導負荷５に流れる
電流ＩＬを１０Ａとすると、（０．１Ω×１０Ａ＋０．
６Ｖ）×１０Ａ＝１６Ｗとなる。また、ＰｃｈＭＯＳＦ
ＥＴ１２Ｐのドレインとゲートの間には構造上電流が流
れないので、直流電源１を誤って逆接続した場合でも、
短絡電流が流れることはない。

【図面の簡単な説明】

【図１】本発明の第１の実施例の回路図である。

【図２】第１の実施例における動作電圧・電流特性図で
ある。

【図３】第２の実施例の回路図である。

【図４】第３の実施例の回路図である。

【図５】第３の実施例における動作電圧・電流特性図で
ある。

【図６】第４の実施例の回路図である。

【図７】従来例Ａの回路図である。

【図８】従来例Ｂの回路図である。

【符号の説明】

１バッテリ２ＮＮチャンネルＭＯＳ型電界効果トランジスタ
（ＮｃｈＭＯＳＦＥＴ）２ＰＰチャンネルＭＯＳ型電界効果トランジスタ
（ＰｃｈＭＯＳＦＥＴ）５誘導負荷７駆動回路１２ＮＮチャンネルＭＯＳ型電界効果トランジスタ
（ＮｃｈＭＯＳＦＥＴ）１２ＰＰチャンネルＭＯＳ型電界効果トランジスタ
（ＰｃｈＭＯＳＦＥＴ）１３寄生ダイオード１５逆流防止用ダイオード

───────────────────────────────────────────────────── フロントページの続き (72)発明者小宅功神奈川県横浜市神奈川区宝町２番地日産自動車株式会社内Ｆターム(参考） 5G053 AA10 CA05 EC03 FA04 5H740 BA12 BB06 BB07 BB10 BC01 BC02 JB01 MM01

Claims

【特許請求の範囲】

【請求項１】スイッチング素子を通して直流電源で誘
導負荷を付勢する誘導負荷用電源装置の保護回路におい
て、前記スイッチング素子に並列に接続された電界効果
トランジスタからなる保護素子を有し、当該保護素子の
ソースが前記スイッチング素子と前記誘導負荷との直列
接続点に接続されており、また当該保護素子のゲートと
ドレインがそれぞれ所定電位に接続されていて、前記ス
イッチング素子のターンオフ時に前記保護素子が前記ソ
ースの電位変動で導通することにより電流閉回路を形成
し、前記ターンオフ時に前記誘導負荷に発生するサージ
が前記電流閉回路で吸収されるように構成したことを特
徴とする誘導負荷用電源装置の保護回路。
【請求項２】前記スイッチング素子はＰチャンネルＭ
ＯＳ型電界効果トランジスタで構成されていて、当該ス
イッチング素子のソースが前記直流電源の正極電位に接
続され、当該スイッチング素子のドレインが前記誘導負
荷を通して前記直流電源の負極電位に接続されていると
ともに、前記保護素子はＮチャンネルＭＯＳ型電界効果
トランジスタで構成されていて、当該保護素子のドレイ
ンが前記直流電源の正極電位に接続され、当該保護素子
のゲートが前記直流電源の負極電位に接続されているこ
とを特徴とする請求項１記載の誘導負荷用電源装置の保
護回路。
【請求項３】前記スイッチング素子はＮチャンネルＭ
ＯＳ型電界効果トランジスタで構成されていて、当該ス
イッチング素子のソースが前記直流電源の負極電位に接
続され、当該スイッチング素子のドレインが前記誘導負
荷を通して前記直流電源の正極電位に接続されていると
ともに、前記保護素子はＰチャンネルＭＯＳ型電界効果
トランジスタで構成されていて、当該保護素子のドレイ
ンが前記直流電源の負極電位に接続され、当該保護素子
のゲートが前記直流電源の正極電位に接続されているこ
とを特徴とする請求項１記載の誘導負荷用電源装置の保
護回路。
【請求項４】スイッチング素子を通して直流電源で誘
導負荷を付勢する誘導負荷用電源装置の保護回路におい
て、電界効果トランジスタからなる保護素子と当該保護
素子のドレイン側に接続された逆流防止用ダイオードと
の直列回路を有し、当該直列回路は前記誘導負荷に並列
に接続され、前記保護素子のソースが前記スイッチング
素子と前記誘導負荷との直列接続点に接続されており、
また当該保護素子のゲートと前記逆流防止用ダイオード
を通したドレインとがそれぞれ所定電位に接続されてい
て、前記スイッチング素子のターンオフ時に前記保護素
子が前記ソースの電位変動で導通することにより電流閉
回路を形成し、前記ターンオフ時に前記誘導負荷に発生
するサージが前記電流閉回路で吸収されるように構成し
たことを特徴とする誘導負荷用電源装置の保護回路。
【請求項５】前記スイッチング素子はＰチャンネルＭ
ＯＳ型電界効果トランジスタで構成されていて、当該ス
イッチング素子のソースが前記直流電源の正極電位に接
続され、当該スイッチング素子のドレインが前記誘導負
荷を通して前記直流電源の負極電位に接続されていると
ともに、前記保護素子はＮチャンネルＭＯＳ型電界効果
トランジスタで構成されていて、当該保護素子のドレイ
ンが前記逆流防止用ダイオードを通して前記直流電源の
負極電位に接続され、当該保護素子のゲートが前記直流
電源の正極電位に接続されていることを特徴とする請求
項４記載の誘導負荷用電源装置の保護回路。
【請求項６】前記スイッチング素子はＮチャンネルＭ
ＯＳ型電界効果トランジスタで構成されていて、当該ス
イッチング素子のソースが前記直流電源の負極電位に接
続され、当該スイッチング素子のドレインが前記誘導負
荷を通して前記直流電源の正極電位に接続されていると
ともに、前記保護素子はＰチャンネルＭＯＳ型電界効果
トランジスタで構成されていて、当該保護素子のドレイ
ンが前記逆流防止用ダイオードを通して前記直流電源の
正極電位に接続され、当該保護素子のゲートが前記直流
電源の負極電位に接続されていることを特徴とする請求
項４記載の誘導負荷用電源装置の保護回路。