JP5408352B2 - 電源制御回路及び電源制御装置 - Google Patents

Description

本発明は、接続される負荷への給電をＦＥＴを用いて制御する電源制御装置に関し、特に、負荷の動作状態に応じて、異なる種類のＦＥＴを効果的に利用し、消費電力を適宜調整させて高性能な電源制御を行なうことを実現する電源制御回路、及び、該制御回路を用いて給電を制御する電源制御装置に関する。

昨今では、多様な分野で省エネルギーが求められるために、各機器（負荷）は省電力モード又はスリープモードなど、消費電力が低い状態へ遷移して動作することが可能に構成される。

特に車両の分野では、車両に搭載される車載機器（負荷）は増加傾向にある一方で、燃費向上が求められている。車載機器のなかには、車両全体としての機能が増加していることにより、エンジンが停止中か稼動中かにも拘わらず常時給電することが求められる機器もある。しかしながら、燃費向上のために消費電力は低減しなければならないから、使用しない車載機器への給電は停止して暗電流を低減するなど、各車載機器への給電をきめ細やかに制御することが求められており、電源制御を行なう装置が電源と各車載機器との間に設置される構成が実現されている。

各機器への給電制御、特に電源の正極側で制御するハイサイド制御では、スイッチング素子としてＦＥＴ（Field Effect Transistor）が利用される。ハイサイド制御では、高信頼性を満たすために、各素子を保護する機構が必要となる。特に、車両の分野におけるハイサイド制御では、電源電圧が一時的に不安定となること、高温下で利用されることが考えられ、しかも車載機器への電源供給に支障が生じることは危険であるためデバイスの保護は必須である。また車両の分野では、クランキング時に、スタータが大電流を消費するために電源電圧が一時的に低電圧となることがあり、低電圧時でも各機器への給電が不安定とならないように制御が可能であることが求められる。また、電源電圧からの電圧降下を最小限に抑えるため、電源制御を実現する装置の低オン抵抗が求められる。更に、車両が停止する間など、車載システム全体として低消費電力状態（スリープ状態）へ移行できるときには、電源制御でも消費電力を低減することが求められる。

従来、ハイサイド制御に用いられるＦＥＴとしてディスクリートＦＥＴが利用される例もあった。しかしながら、ディスクリートＦＥＴを用いる構成では、保護機能が不足している。特許文献１には、ＰチャネルのＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）に、更にＮチャネルのＭＯＳＦＥＴを保護素子として備える構成が開示されている。特許文献１に開示された保護機能以外にも、ＦＥＴと保護素子とを内蔵したＩＰＳ（Intelligent Power Switch）なるデバイスが利用される場合がある。これにより、ＦＥＴを過熱、過電流又は過電圧から保護することが可能である。
特開２００１−２３８３４８号公報

ただし、保護機能を内蔵したＩＰＳでも、ＦＥＴとしてＮチャネルＦＥＴを利用したものであるか、ＰチャネルＦＥＴを利用したものであるかによって特徴がある。ＮチャネルＦＥＴを利用したＮチャネルＩＰＳでは、ＰチャネルＦＥＴを利用したＰチャネルＩＰＳよりも低オン抵抗を実現できる。しかしながら、ゲートへのチャージポンプによる昇圧を使用する必要があり、低電圧下及び低消費電流での動作が困難である。一方、ＰチャネルＩＰＳは、駆動回路が単純な構成であるために低電圧下及び低消費電流での動作が可能である。しかしながら、ＰチャネルＦＥＴの特性上、ＰチャネルＩＰＳの低オン抵抗の実現は困難である。

このように、ＮチャネルＩＰＳとＰチャネルＩＰＳとでは、ハイサイド制御に用いるデバイスとしての特徴は一長一短である。特許文献１に開示されているように、低消費電力を優先してＰチャネルＦＥＴを用いる構成とすると、低オン抵抗化するためにＰチャネルＦＥＴの放熱効率を向上させる機能を加える必要がある。当該構成ではコスト増となり、現実的でない。

また、複数のＮチャネルＦＥＴを用い、相互に補助的に作用するように構成することも考えうる。比較的大きな電流を消費する負荷を動作させるときは大容量のＮチャネルＦＥＴが適している。しかしながら、上述のように、消費電力を低減するために、負荷をスリープモードで動作できるように構成している。負荷がスリープモードとなったときには、大容量のＮチャネルＦＥＴを動作させる必要はない。そこで、比較的容量の小さいＮチャネルＦＥＴを、大容量のＮチャネルＦＥＴを補助するように併用することも考えられるが、小容量のＮチャネルＦＥＴへ大電流が流れて、当該ＦＥＴが破損する可能性もある。

本発明は、斯かる事情に鑑みてなされたものであり、ＮチャネルＦＥＴと、ＰチャネルＦＥＴとが並列接続する構成とし、ＮチャネルＦＥＴ及びＰチャネルＦＥＴの適宜使い分けが可能な構成によって、低コストで高性能に給電を制御することが可能となる電源制御回路及び該電源制御回路を含む電源制御装置を提供することを目的とする。

第１発明に係る電源制御回路は、直流電源及び該電源から給電される一又は複数の負荷に接続され、前記負荷への給電を制御する電源制御回路において、前記電源の一端及び前記負荷に並列に接続されるＰチャネルＦＥＴ及びＮチャネルＦＥＴと、該ＰチャネルＦＥＴ及びＮチャネルＦＥＴのオンオフを各制御する制御回路とを備えることを特徴とする。

本発明では、低電圧下及び低消費電流での動作が可能となるＰチャネルＦＥＴと、低オン抵抗を実現できるＮチャネルＦＥＴとをいずれも直流電源の正電圧側又は負電圧側のいずれかに並列に接続し、両方をオンとするか、又はいずれか一方をオンとするかのどちらでも負荷への給電を可能とする。これにより、ＰチャネルＦＥＴ及びＮチャネルＦＥＴ夫々の特性を、給電の制御に適切に選択して生かすことが可能である。

第２発明に係る電源制御回路は、前記ＰチャネルＦＥＴのソース及び前記ＮチャネルＦＥＴのドレインが前記電源の一端に接続され、前記ＰチャネルＦＥＴのドレイン及び前記ＮチャネルＦＥＴのソースが前記負荷に接続されてあることを特徴とする。

これにより、ＰチャネルＦＥＴ及びＮチャネルＦＥＴが同様に直流電源の一端、例えば正電圧側から負荷へ相互に干渉することなく同時に給電を制御することが可能となる。負荷での必要な電力量に応じていずれのＦＥＴか一方又は両方を選択して動作させるようにすることが可能となる。

第３発明に係る電源制御回路は、前記ＰチャネルＦＥＴ及びＮチャネルＦＥＴの内の少なくとも一方に過熱、過電圧、及び過電流からの保護回路が接続されてあることを特徴とする。

例えば、ＦＥＴに過熱、過電圧及び過電流からの保護回路が接続されてあるＩＰＳを用いることにより、保護のための回路を別途備えずとも単純な構成にて、ハイサイド制御に求められる保護機能を実現できる。

第４発明に係る電源制御回路は、前記ＰチャネルＦＥＴ又は前記ＮチャネルＦＥＴのドレイン及びソース間の電位差を検出する電位差検出回路を更に備え、該電位差検出回路は、検出した電位差が所定の電圧値以上であるか否かを判断する電圧比較判断部を有し、該電圧比較判断部が前記所定の電圧値以上であると判断した場合に、前記ＮチャネルＦＥＴをオンとするように前記制御回路へ信号を出力するようにしてあることを特徴とする。

これにより、ＮチャネルＦＥＴ又はＰチャネルＦＥＴのドレイン及びソース間における電位差が、過負荷状態であるか否かの判断基準となる所定の電圧値以上であった場合には、ＮチャネルＦＥＴをオンとして過負荷状況からＦＥＴを保護することが可能となる。ＩＰＳが内蔵する保護回路のみでは保護しきれない過電圧又は過電流からの保護が可能となる。なお、この場合はＩＰＳではなくディスクリートＦＥＴを用いる構成としてもよい。

第５発明に係る電源制御回路は、前記電位差検出回路から出力される信号を入力するラッチ回路を備え、該ラッチ回路を介して、前記信号を前記ＮチャネルＦＥＴに対応する制御回路へ出力するようにしてあることを特徴とする。

ラッチ回路を用いて過負荷状態となったことを保持することにより、当該状態が変化するまでＮチャネルＦＥＴを制御する信号を出力しないようにすることが可能である。過負荷状態に対応して電位差が大きくなりＮチャネルＦＥＴがオンとなり、ＮチャネルＦＥＴがオンとなったことで電位差が小さくなったときに、再度ＮチャネルＦＥＴがオフになるなどＮチャネルＦＥＴのオンオフが不要に繰り返すことが回避される。

第６発明に係る電源制御回路は、前記電圧比較判断部は、検出した電位差が前記所定の電圧値よりも低い基準値よりも低い場合に前記所定の電圧値未満であると判断するようにしてあることを特徴とする。

所定の電圧値よりも低い基準値まで下がったか否かで判断するヒステリシスを持たせたコンパレータなどの比較判断部を用いることにより、ＮチャネルＦＥＴのオンオフが不要に繰り返すことが回避される。

第７発明に係る電源制御回路は、前記ＰチャネルＦＥＴの温度及び周辺温度を検出する温度検出回路を更に備え、該温度検出回路は、検出した温度が所定の温度以上であるか否かを判断する温度比較判断部を有し、該温度比較判断部が所定の温度以上であると判断した場合に、前記ＮチャネルＦＥＴをオンとするように前記制御回路へ信号を出力するようにしてあることを特徴とする。

これにより、ＰチャネルＦＥＴ及びその周辺の温度が、過負荷状態であるか否かの判断基準となる所定の温度よりも高い場合には、ＮチャネルＦＥＴをオンとして過負荷状況からＦＥＴを保護することが可能となる。ＩＰＳ内蔵の保護回路のみでは保護しきれない過熱からの保護が可能となる。なお、この場合はＩＰＳではなくディスクリートＦＥＴを用いる構成としてもよい。

第８発明に係る電源制御回路は、前記温度検出回路から出力される信号を入力するラッチ回路を備え、該ラッチ回路を介して、前記信号を前記ＮチャネルＦＥＴに対応する制御回路へ出力するようにしてあることを特徴とする。

ラッチ回路を用いて過負荷状態となったことを保持することにより、当該状態が変化するまでＮチャネルＦＥＴを制御する信号を出力しないようにすることが可能である。過負荷状態に対応して電位差が大きくなりＮチャネルＦＥＴがオンとなり、ＮチャネルＦＥＴがオンとなったことで電位差が小さくなったときに、再度ＮチャネルＦＥＴがオフになるなどＮチャネルＦＥＴのオンオフが不要に繰り返すことが回避される。

第９発明に係る電源制御回路は、前記温度比較判断部は、検出した温度が前記所定の温度よりも低い基準値よりも低い場合に前記所定の温度未満であると判断するようにしてあることを特徴とする。

所定の電圧値よりも低い基準値まで下がったか否かで判断するヒステリシスを持たせたコンパレータなどの比較判断部を用いることにより、ＮチャネルＦＥＴのオンオフが不要に繰り返すことが回避される。

本発明に係る電源制御回路は、負電源を発生する負電源発生回路を更に備え、前記電源からの正電圧が所定値よりも低い場合、前記負電源発生回路を少なくとも前記ＮチャネルＦＥＴに接続するようにしてもよい。

これにより、電源からの正電圧が低下した低電圧下でもＮチャネルＦＥＴをオンとすることが可能となる。

第１０発明に係る電源制御装置は、一又は複数の負荷の動作を制御する制御部と、直流電源に接続され、前記制御部からの制御信号に基づき前記負荷への給電を制御する電源制御回路とを備える電源制御装置において、前記電源制御回路は、前記電源の正電圧側及び前記負荷に並列に接続される、ＰチャネルＦＥＴ及びＮチャネルＦＥＴと、該ＰチャネルＦＥＴ及びＮチャネルＦＥＴのオンオフを各制御する制御回路とを備え、前記制御部は、前記一又は複数の負荷の動作状態に応じて、前記制御回路夫々へオンオフを指示する制御信号を各出力するようにしてあることを特徴とする。

これにより、低電圧下及び低消費電流での動作が可能となるＰチャネルＦＥＴを用いたスイッチと、低オン抵抗を実現できるＮチャネルＦＥＴを用いたスイッチとで、負荷の動作状態又は外部の状況に応じていずれをオンとして給電するかを適宜制御することが可能となる。

第１１発明に係る電源制御装置は、前記一又は複数の負荷は夫々、スリープ状態又は動作状態を含む消費電力が異なる複数の状態のいずれかで動作するようにしてあり、前記制御部は、前記負荷が動作状態となる場合、ＮチャネルＦＥＴ及びＰチャネルＦＥＴをいずれもオンするように制御信号を出力するようにしてあり、前記負荷がスリープ状態となる場合、ＮチャネルＦＥＴをオフするように制御信号を出力するようにしてあることを特徴とする。

これにより、比較的大電流を必要とする負荷の動作状態ではＰチャネルＦＥＴとＮチャネルＦＥＴとを並列に同時に用いて低オン抵抗を実現することができ、逆に負荷がスリープ状態に移行するときには、チャージポンプが必要となるＮチャネルＦＥＴをオフにして消費電力を低下させ、ＰチャネルＦＥＴのみ用いることにより、電源制御装置を用いたシステム全体として低電圧及び低消費電流での動作が可能となる。

本発明による場合、一長一短の特徴を有するＰチャネルＦＥＴとＮチャネルＦＥＴとを並列に用い、状況に応じてオンオフ制御することにより、夫々の特徴を生かして低消費電力及び低オン抵抗の両方を実現する高性能な電源制御を行なうことができる。

特に車両に本発明に係る電源制御回路又は電源制御装置を用いる場合、車両が走行中はＰチャネルＦＥＴ及びＮチャネルＦＥＴをいずれもオンとして電源制御を行ない、車両が停止中でアイドリングストップさせるなど低消費電力のスリープ状態に移行できるときには、ＰチャネルＦＥＴのみ用いて電源制御自体で消費する電力をも低減することができるなど、車両の状況に応じてＦＥＴを選択的にオンオフすることにより、高性能な制御が可能である。また、クランキング時に低電圧となった低電圧状態ではＰチャネルＦＥＴをオン、又は負荷が短絡したなどによる過負荷状態のときは、ＮチャネルＦＥＴをもオンとするなど各状態に応じて適宜制御することが可能となる。

実施例１における電源制御システムの構成を示すブロック図である。 実施例１の電源制御装置が備える電源制御回路の内部構成を示す回路図である。 実施例１の電源制御装置による制御の状態遷移の一例を示す状態遷移図である。 実施例２における電源制御システムの構成を示すブロック図である。 実施例２の電源制御装置が備える電源制御回路の内部構成を示す回路図である。 実施例２の電源制御装置による制御の状態遷移の一例を示す状態遷移図である。 実施例３における電源制御システムの構成を示すブロック図である。 実施例３の電源制御装置が備える電源制御回路の内部構成を示す回路図である。 実施例３の電源制御装置による制御の状態遷移の一例を示す状態遷移図である。

１ バッテリ（電源）
３，５ 電源制御装置
３０，５０，７０ 制御部
３１，５１，７１ 電源制御回路
３２，５２，７２ ＰチャネルＦＥＴ
３４，５４，７４ ＰチャネルＩＰＳ
３５，５５，７５ 第１駆動回路（制御回路）
３６，５６，７６ ＮチャネルＦＥＴ
３８，５８，７８ ＮチャネルＩＰＳ
３９，５９，７９ 第２駆動回路（制御回路）
６０ 電位差検出回路
６１ 温度検出回路
６２ ラッチ回路
８０ 昇圧回路
８１ 電圧検出器

以下、本発明をその実施例を示す図面に基づき具体的に説明する。
なお、以下の実施例では、車両に搭載される複数のＥＣＵ（Electronic Controller Unit）の給電制御を行なう電源制御システムに本発明に係る電源制御回路を用いる例を挙げて説明する。

図１は、実施例１における電源制御システムの構成を示すブロック図である。電源制御システムは、バッテリ１と、バッテリ１に接続されるヒューズ（ヒューズボックス）２と、電源制御対象のＥＣＵ４，４，…へのバッテリ１からの給電を制御する電源制御装置３とを含む。バッテリ１の正電圧側（＋Ｂ）がヒューズ２を介して電源制御装置３に接続され、電源制御装置３に接続される電力線に、複数のＥＣＵ４，４，…がバス型に接続される。

電源制御装置３は、マイクロコンピュータを用いた制御部３０と、ＦＥＴを用いた電源制御回路３１とを備える。制御部３０は、図示しないアクセサリスイッチ及びイグニッションスイッチにおけるオンオフを検知できるように接続されており、これらのスイッチ類のオンオフに基づき、電源制御回路３１へ、ＦＥＴのオンオフを制御する制御信号を出力する。

制御部３０は、マイクロコンピュータを用い、内蔵ＲＯＭに記憶してある制御プログラムを読み出して実行することにより、アクセサリスイッチ及びイグニッションスイッチの状態に応じて電源制御回路３１を制御する。制御部３０はマイクロコンピュータを用いる構成には限らず、ＣＰＵ又はＭＰＵを単独に用いる構成としてもよい。

図２は、実施例１の電源制御装置３が備える電源制御回路３１の内部構成を示す回路図である。電源制御回路３１は、ＰチャネルＦＥＴ３２を用い、過熱保護回路３３を内蔵するＰチャネルＩＰＳ３４と、ＰチャネルＩＰＳ３４を制御部３０からの制御信号に基づき駆動する第１駆動回路３５と、ＮチャネルＦＥＴ３６を用い、保護機能を含む制御回路３７を内蔵するＮチャネルＩＰＳ３８と、ＮチャネルＩＰＳ３８を制御部３０からの制御信号に基づき駆動する第２駆動回路３９とを備える。なお、図２では、「Ｐチャネル」を「Ｐｃｈ」、「Ｎチャネル」を「Ｎｃｈ」と表記している。

ＰチャネルＦＥＴ３２は、ソース（Ｓ）がバッテリ１の正電圧側（＋Ｂ）に接続されており、ドレイン（Ｄ）がＥＣＵ４，４，…（負荷）側に接続されてある。ＰチャネルＦＥＴ３２のゲート（Ｇ）には、第１駆動回路３５からの出力が入力されるようにしてある。

第１駆動回路３５は、バッテリ１の正電圧側と接続されており、また制御部３０からＰチャネル（Ｐｃｈ）制御信号を入力し、当該Ｐチャネル制御信号に基づきゲート電圧を制御する。過熱保護回路３３は、ＰチャネルＦＥＴ３２のソース及びゲート間に接続されており、過熱を検知した場合に、ゲート入力によって強制的にＰチャネルＦＥＴ３２をオフするようにしてある。

ＮチャネルＦＥＴ３６は、ドレイン（Ｄ）がバッテリ１の正電圧側（＋Ｂ）に接続されており、ソース（Ｓ）がＥＣＵ４，４，…（負荷）側に接続されてある。ＮチャネルＦＥＴ３６のゲート（Ｇ）には、ＮチャネルＩＰＳ３８が内蔵する制御回路３７を介して第２駆動回路３９からの出力が入力されるようにしてある。

制御回路３７は、一端がＮチャネルＦＥＴ３６に接続され、他端が車両のボディアースに接続（接地）されており、ゲートのチャージポンプのための昇圧回路を含む。第２駆動回路３９は、制御部３０からＮチャネル（Ｎｃｈ）制御信号を入力し、当該Ｎチャネル制御信号に基づき制御回路３７へ制御信号を入力する。制御回路３７は、制御部３０からの信号を第２駆動回路３９を介してオンとするように指示する信号を入力すると、ゲート電圧を昇圧させてＮチャネルＦＥＴ３６をオンとする。制御回路３７はその他、過熱、過電流からの保護機能を発揮する回路を含む。

このように構成される電源制御回路３１のＰチャネルＩＰＳ３４（ＰチャネルＦＥＴ３２）及びＮチャネルＩＰＳ３８（ＮチャネルＩＰＳ３６）のオンオフを制御部３０にて制御する。制御部３０は、車両又は車載ＥＣＵ４，４，…の状態に応じていずれか一方又は両方をオンさせるように制御する。なお、電源制御回路３１のＰチャネルＩＰＳ３４及びＮチャネルＩＰＳ３８は、内部に保護回路を有しているから、制御部３０のみによらず、これらの保護回路が動作することで状態は変わり、ＰチャネルＩＰＳ３４及びＮチャネルＩＰＳ３８のオンオフが切り替わる場合がある。

図３は、実施例１の電源制御装置３による制御の状態遷移の一例を示す状態遷移図である。初期的に、電源制御システムは、バッテリ１からのＥＣＵ４，４，…及び電源制御回路３１への給電が全てカットされているオフ（ＯＦＦ）状態にある。制御部３０は、イグニッションスイッチがオンとなった場合（ＩＧ ＯＮ）、これらを検知する。制御部３０は、ＥＣＵ４，４，…が動作する通常状態へ移行すべく給電が必要と判断する。この場合、制御部３０は、ＰチャネルＩＰＳ３４及びＮチャネルＩＰＳ３８の両方をオン（ＯＮ）とするためのＰチャネル制御信号及びＮチャネル制御信号を第１駆動回路３５及び第２駆動回路３９へ出力する。

これにより、ＰチャネルＩＰＳ３４及びＮチャネルＩＰＳ３８の両方がオンとなり、ＥＣＵ４，４，…への給電が開始される。ＥＣＵ４，４，…が動作中は、例えばヒューズ２の規格を１５アンペアとすると、６〜９アンペア程度が流れるようにＥＣＵ４，４，…（負荷）の数及び構成が設計される。このとき、短時間の間に、ＰチャネルＦＥＴ３２及びＮチャネルＦＥＴ３６に６〜９アンペアが流れることを想定し、ＰチャネルＦＥＴ３２及びＮチャネルＦＥＴ３６として用いるデバイスを適宜選択、設計すればよい。

ＥＣＵ４，４，…がいずれも動作する通常状態であるときに、イグニッションスイッチがオフとなった場合（ＩＧ ＯＦＦ）、又はイグニッションスイッチ及びアクセサリスイッチの両方がオフとなった場合、制御部３０はこれを検知する。この場合、制御部３０はＥＣＵ４，４，…がスリープ状態へ移行することに対応して、ＮチャネルＩＰＳ３８をオフ（ＯＦＦ）とするべくＮチャネル制御信号を第２駆動回路３９へ出力する。

これにより、ＥＣＵ４，４，…がスリープ状態へ移行するときには、ＰチャネルＩＰＳ３４がオン（ＯＮ）、ＮチャネルＩＰＳ３８がオフ（ＯＦＦ）となり、ＥＣＵ４，４，…への給電は一定に抑えられる。ＥＣＵ４，４，…がスリープ状態へ移行したときには、例えば数十ミリアンペア程度となる。

ＮチャネルＩＰＳ３８の駆動電流が２〜３ミリアンペア、ＰチャネルＩＰＳ３４の駆動電流が１００マイクロアンペアであるとする。この場合、ＥＣＵ４，４，…への電流量が５０ミリアンペアでよいスリープ状態でＮチャネルＩＰＳ３８をオンとするとき、ＮチャネルＩＰＳ３８の消費電流量２〜３ミリアンペアが全体の５〜１０％程度を占めることとなり、省電力効果が不十分である。スリープ状態では、駆動電流が少ないＰチャネルＩＰＳ３４のみをオンとすることにより、消費電力を効果的に低減させることができる。

また、イグニッションスイッチがオンとなる瞬間、クランキング時には、スタータが大電流を消費するためにバッテリ１の出力電圧（例えば１２Ｖ）が一時的に低電圧（５，６Ｖ）となることがある（低電圧状態）。この場合、ＮチャネルＩＰＳ３８では制御回路３７にて十分にチャージポンプできずにオフ（ＯＦＦ）となる可能性があり、ＰチャネルＩＰＳ３４のみがオンとなる。

このときＰチャネルＩＰＳ３４のみがオンの状態で、通常状態のＥＣＵ４，４，…への給電制御ができるように、即ち６〜９アンペア程度に耐えうるようにＰチャネルＩＰＳ３８を設計するようにしてあることが望ましい。

バッテリ１の出力電圧が低電圧から回復することにより、ＮチャネルＩＰＳ３８がオンとなり、低電圧状態から通常状態へ遷移する。

ＥＣＵ４，４，…がスリープ状態にあるときに、ＥＣＵ４，４，…のいずれかで短絡が発生した場合には、オンであるＰチャネルＩＰＳ３４にて保護機能が動作する（過負荷状態Ａ）。これにより、ＰチャネルＦＥＴ３２では過電流によって破壊されることが回避できる。

また、ＥＣＵ４，４，…がいずれも動作する通常状態であるときに、ＥＣＵ４，４，…のいずれかで短絡が発生した場合には、ＰチャネルＩＰＳ３４及びＮチャネルＩＰＳ３８いずれでも保護機能が動作する（過負荷状態Ｂ）。これにより、ＰチャネルＦＥＴ３２及びＮチャネルＦＥＴ３６は過電流によって破壊されることが回避できる。

なお、制御部３０は、保護機能が動作している過負荷状態Ａ，Ｂへ遷移したとき、これを検知するように第１駆動回路３５又は第２駆動回路３９からフィードバックさせ、スピーカを介して運転者へ警告音を発生し、ランプにより運転者へ短絡発生の警告を通知するように構成することが望ましい。

また制御部３０は、車両が停止しておりＥＣＵ４，４，…がスリープ状態にあるときに、イグニッションスイッチがオンとなった場合（ＩＧ ＯＮ）、又はアクセサリスイッチがオンとなった場合、これを検知する。制御部３０は、ＥＣＵ４，４，…がウェイクアップして通常状態へ戻り、６〜９アンペアの電流を消費し始めることに対応して、ＮチャネルＩＰＳ３８をオン（ＯＮ）とするべくＮチャネル制御信号を第２駆動回路３９へ出力する。

更に制御部３０は、車両が停止しておりＥＣＵ４，４，…がスリープ状態にあるとき、バッテリ１のバッテリ残量を監視するセンサからの出力に基づき、バッテリ残量が所定の閾値よりも低いか否かを判断し、低いと判断した場合、ＥＣＵ４，４，…への給電を全てカットするオフ状態へと移行させる（オフ状態）。そのため制御部３０は、ＰチャネルＩＰＳ３４及びＮチャネルＩＰＳ３８の両方をオフとするためのＰチャネル制御信号及びＮチャネル制御信号を第１駆動回路３５及び第２駆動回路３９へ出力する。

実施例１に示したように、電源制御回路３１にてＰチャネルＦＥＴ３２とＮチャネルＦＥＴ３６とを並列に接続してあることにより、ＥＣＵ４，４，…の状態に適切に合わせたＦＥＴを選択的に動作させ、スリープ状態におけるＰチャネルＦＥＴ３２の低消費電流、動作状態におけるＮチャネルＦＥＴ３６の低オン抵抗の特徴を夫々生かして高性能な電源制御が可能となる。

実施例２では、ＮチャネルＩＰＳ及びＰチャネルＩＰＳの保護機能に加えて、別途保護回路を備える。

実施例２におけるハードウェア構成は、電源制御装置の内部構成及び処理の詳細が異なるのみで実施例１と共通する。したがって、以下の説明では共通する構成には同一の符号を付して詳細な説明を省略する。

図４は、実施例２における電源制御システムの構成を示すブロック図である。実施例２における電源制御システムは、バッテリ１と、ヒューズ２と、ＥＣＵ４，４，…へのバッテリ１からの給電を制御する電源制御装置５とを含む。バッテリ１の正電圧側（＋Ｂ）がヒューズ２を介して電源制御装置５に接続され、電源制御装置５に接続される電力線に、複数のＥＣＵ４，４，…がバス型に接続される。

電源制御装置５は、マイクロコンピュータを用いた制御部５０と、ＦＥＴを用いた電源制御回路５１と、ＥＣＵ４，４，…又は他の通信機器と接続される通信部５２とを備える。制御部５０は、図示しないアクセサリスイッチ及びイグニッションスイッチにおけるオンオフを検知できるように接続されており、これらのスイッチ類のオンオフ、又は通信部５２を介して通信にて得られる情報に基づき、電源制御回路５１へ、ＦＥＴのオンオフを制御する制御信号を出力する。

制御部５０は、マイクロコンピュータを用い、内蔵ＲＯＭに記憶してある制御プログラムを読み出して実行することにより、アクセサリスイッチ及びイグニッションスイッチの状態、又は通信部５２を介して得られる情報に応じて電源制御回路５１を制御する。制御部５０はマイクロコンピュータを用いる構成には限らず、ＣＰＵ又はＭＰＵを単独に用いる構成としてもよい。

通信部５２は、ネットワークコントローラ機能を有し、例えばＣＡＮ（Controller Area Network）に基づきＥＣＵ４，４，…又は他の通信機器との通信を実現する。通信部５２は、ＥＣＵ４，４，…又は他の通信機器から送信された情報を受信したことを検知すると、制御部５０へ通知する。

図５は、実施例２の電源制御装置５が備える電源制御回路５１の内部構成を示す回路図である。電源制御回路５１は、ＰチャネルＦＥＴ５２を用い、過熱保護回路５３を内蔵するＰチャネルＩＰＳ５４と、ＰチャネルＩＰＳ５４を制御部５０からの制御信号に基づき起動する第１駆動回路５５と、ＮチャネルＦＥＴ５６を用い、保護機能を含む制御回路５７を内蔵するＮチャネルＩＰＳ５８と、ＮチャネルＩＰＳ５８を制御部５０からの制御信号に基づき駆動する第２駆動回路５９と、ＰチャネルＦＥＴ５２又はＮチャネルＦＥＴ５６のソースドレイン間の電位差Ｖdsを検出する電位差検出回路６０と、ＰチャネルＦＥＴ５２及びその周辺の温度を検出する温度検出回路６１と、電位差検出回路６０及び温度検出回路６１からの出力を保持するラッチ回路６２とを備える。なお、図５でも、図２同様に「Ｐチャネル」を「Ｐｃｈ」、「Ｎチャネル」を「Ｎｃｈ」と表記している。

ＰチャネルＦＥＴ５２は、ソース（Ｓ）がバッテリ１の正電圧側（＋Ｂ）に接続されており、ドレイン（Ｄ）がＥＣＵ４，４，…（負荷）側に接続されてある。ＰチャネルＦＥＴ５２のゲート（Ｇ）には、第１駆動回路５４からの出力が入力されるようにしてある。

第１駆動回路５５は、バッテリ１の正電圧側と接続されており、また制御部５０からＰチャネル（Ｐｃｈ）制御信号を入力し、当該Ｐチャネル制御信号に基づきゲート電圧を制御する。なお第１駆動回路５５は、ラッチ回路６２からの出力をも入力するようにしてあり、Ｐチャネル制御信号とラッチ回路６２からの出力に基づきゲート電圧を制御する。過熱保護回路５３は、ＰチャネルＦＥＴ５２のソース及びゲート間に接続されており、過熱を検知した場合に、ゲート入力によって強制的にＰチャネルＦＥＴ５２をオフするようにしてある。

ＮチャネルＦＥＴ５６は、ドレイン（Ｄ）がバッテリ１の正電圧側（＋Ｂ）に接続されており、ソース（Ｓ）がＥＣＵ４，４，…（負荷）側に接続されてある。ＮチャネルＦＥＴ５６のゲート（Ｇ）には、ＮチャネルＩＰＳ５８が内蔵する制御回路５７を介して第２駆動回路５９からの出力が入力されるようにしてある。

制御回路５７は、一端がＮチャネルＦＥＴ５６に接続され、他端が車両のボディアースに接続（接地）されており、ゲートのチャージポンプのための昇圧回路を含む。第２駆動回路５９は、制御部５０からＮチャネル（Ｎｃｈ）制御信号を入力すると共に、ラッチ回路６２からの出力をも入力するようにしてある。制御部５０は、Ｎチャネル制御信号及びラッチ回路６２からの出力に基づき制御回路５７へ制御信号を入力する。制御回路５７は、制御部５０からの信号を第２駆動回路５９を介してオンとするように指示する信号を入力すると、ゲート電圧を昇圧させてＮチャネルＦＥＴ５６をオンとする。制御回路５７はその他、過熱、過電流からの保護機能を発揮する回路を含む。

第２駆動回路５９は、制御部５０からＮチャネル（Ｎｃｈ）制御信号を入力し、当該Ｎチャネル制御信号に基づきゲート電圧を制御する。なお第２駆動回路５９は、ラッチ回路６２からの出力をも入力するようにしてあり、Ｎチャネル制御信号とラッチ回路６２からの出力に基づき、ＮチャネルＦＥＴ５６のゲート電圧を制御する。

電位差検出回路６０は、差動アンプ又はトランジスタ等のデバイスを用いて電圧を検出する。電位差検出回路６０は、これらのデバイスからの出力をＡＤ変換によって電圧値として読み取り、図示しない内蔵するＲＯＭに記憶してある閾値と比較するか、又は、コンパレータを用い、検出した電位差が所定の電圧値以上であるか否かを比較判断する。電位差検出回路６０は、所定の電圧値以上であると判断した場合に、ＮチャネルＩＰＳ５８を動作させるべく信号を出力する。

温度検出回路６１は、サーミスタなどの温度検出デバイスを用いてＰチャネルＩＰＳ５４及びその周辺の温度を測定し、温度を電圧値に変換する。温度検出回路６１は、当該電圧値をＡＤ変換によってデータとして読み取り、内蔵するＲＯＭに記憶してある閾値と比較するか、又は、コンパレータを用い、検出した温度が所定の温度以上であるか否かを比較判断する。温度検出回路６１は、所定の温度以上であると判断した場合に、ＰチャネルＦＥＴ５２が過負荷であるためにＮチャネルＩＰＳ５８を動作させるべく信号を出力する。

ラッチ回路６２は、電位差検出回路６０及び温度検出回路６１からの出力を各入力し、第１駆動回路５５及び第２駆動回路５９へ夫々出力する。このとき、少なくとも第２駆動回路５９のみへ出力するようにしてもよい。ラッチ回路６２へは制御部５０からラッチ制御信号が入力されてある。ラッチ回路６２では、ラッチ制御信号に基づき、入力される信号を保持する。ラッチ回路６２を用いることにより、状態が変化したと判断されるまでＮチャネルＩＰＳ５８をオンオフさせる信号が第２駆動回路５９へ入力されない。これにより、ＮチャネルＩＰＳ５８がオンとなって電位差又は温度が低下し、所定の電圧値または所定の温度を前後することによってＮチャネルＩＰＳ５８が不要にオンオフを繰り返すことを回避することができる。

ただし、電位差検出回路６０又は温度検出回路６１にてコンパレータを用い、所定の電圧以上又は所定の温度以上であるかを判断する場合に、コンパレータにヒステリシスを持たせてもよい。ここでヒステリシスとは、所定の電圧又は所定の温度のみで比較判断するのではなく、当該所定の値に対応する複数の異なる基準値に基づき判断する。つまり、電位差検出回路６０は、検出した電位差が、所定の電圧よりも低い基準値よりも更に低い場合に初めて、所定の電圧未満で有ると判断し、温度検出回路６１は、検出した温度が、所定の温度よりも低い基準値よりも更に低い場合に初めて、所定の温度未満で有ると判断する。このとき、ラッチ回路６２は不要となる場合がある。これにより、ＮチャネルＩＰＳ５８が不要にオンオフを繰り返すことを回避することができる。

図６は、実施例２の電源制御装置５による制御の状態遷移の一例を示す状態遷移図である。オフ状態、通常状態、スリープ状態、及び過負荷状態Ａ，Ｂ間の遷移は図３に示した実施例１における状態遷移と同様であるので詳細な説明を省略する。

実施例２では、電源制御装置５は、通信部５２を備えるからイグニッションスイッチのオン／オフ（ＯＮ／ＯＦＦ）のみならず、ＥＣＵ４，４，…又は他の通信機器からのウェイクアップ通信又はスリープへの移行通知に基づき、状態の変化に対応することができる。

制御部５０は、ＥＣＵ４，４，…がいずれも動作する通常状態であるときに、イグニッションスイッチがオフとなった場合（ＩＧ ＯＦＦ）、若しくはイグニッションスイッチ及びアクセサリスイッチの両方がオフとなった場合、又は、接続しているＥＣＵ４，４，…全てがスリープ状態へ移行することが通信部５２を介して通知された場合、これを検知する。この場合、制御部５０はＥＣＵ４，４，…がスリープ状態へ移行することに対応して、ＮチャネルＩＰＳ５８をオフ（ＯＦＦ）とするべくＮチャネル制御信号を第２駆動回路５９へ出力する。

車両が停止しておりＥＣＵ４，４，…がスリープ状態にあるときに、イグニッションスイッチがオンとなる以外に、通常状態へ遷移する場合がある。ＥＣＵ４，４，…の内の１つがウェイクアップし、他のＥＣＵ４，４，…へ通知するべくウェイクアップ通信を実施する。このとき制御部５０は、ウェイクアップ通信が開始されてから例えば１秒以内に、通信部５２を介してこれを検知する。制御部５０は、通信部５２を介してＥＣＵ４，４，…が通常状態へ移行する（した）ことを検知した場合、ＮチャネルＩＰＳ５８をオン（ＯＮ）とするべくＮチャネル制御信号を第２駆動回路５９へ出力する。

なお、電源制御装置５よりも先に、ＥＣＵ４，４，…が動作を開始する場合、制御部５０がＮチャネルＩＰＳ５８をオンとすべくＮチャネル制御信号を出力する前に、ＰチャネルＩＰＳ５４のみがオンである状況でＥＣＵ４，４，…が動作するときがある。このとき、ＰチャネルＩＰＳ５４における容量を、６〜９アンペアが短時間に加わっても耐えられるように設計しておくことにより、状態の過渡期における過負荷状態による不具合を回避できる。

また、実施例２では、電位差検出回路６０及び温度検出回路６１を用いて制御することにより、以下のように更にきめ細やかに制御を行なうことが可能となる。

制御部５０は、電源制御回路５１にて保護機能が動作している過負荷状態Ａへ遷移したとき、電位差検出回路６０にてＰチャネルＦＥＴ５２又はＮチャネルＦＥＴ５６のソースドレイン間の電位差Ｖdsが増加する。これにより、制御部５０は、過負荷状態Ａであることを検知し、ＮチャネルＩＰＳ５８をオン（ＯＮ）とするべくＮチャネル制御信号を第２駆動回路５９へ出力する。これにより、電源制御回路５１の状態は、過負荷状態Ａから過負荷状態Ａ´へ移行する。これにより、ＰチャネルＦＥＴ５２をより効果的に保護することができる。

このようにして、電源制御回路３１にてＰチャネルＦＥＴ５２とＮチャネルＦＥＴ５６とを並列に接続してあることにより、ＥＣＵ４，４，…の状態に適切に合わせたＦＥＴを選択的に動作させ、スリープ状態におけるＰチャネルＦＥＴ５２の低消費電流、動作状態におけるＮチャネルＦＥＴ５６の低オン抵抗の特徴を夫々生かして高性能な電源制御が可能となる。しかも、電位差検出回路６０又は温度検出回路６１をも用いた制御を行なうことにより、更に高性能な電源制御が実現できる。

図７は、本発明に係る電源制御回路及び電源制御装置の実施例３における電源制御システムの構成を示すブロック図である。この電源制御システムは、車両用の電源制御システムであり、バッテリ１と、バッテリ１に接続されるヒューズ（ヒューズボックス）２と、電源制御対象のＥＣＵ４，４，…へのバッテリ１からの給電を制御する電源制御装置７とを含む。バッテリ１の正電圧側（＋Ｂ）がヒューズ２を介して電源制御装置７に接続され、電源制御装置７に接続される電力線に、複数のＥＣＵ４，４，…がバス型に接続される。

電源制御装置７は、マイクロコンピュータを用いた制御部７０と、ＦＥＴを用いた電源制御回路７１と、電源制御回路７１に並列に接続された昇圧回路７１とを備え、ＤＣ／ＤＣコンバータを構成している。
制御部７０は、図示しないアクセサリスイッチ及びイグニッションスイッチにおけるオンオフを検知できるように接続されると共に、電源制御装置７への入力電圧値を検出する電圧検出器８１を内蔵しており、これらスイッチ類のオンオフ、及び電圧検出器８１の検出結果に基づき、電源制御回路７１へ、ＦＥＴのオンオフを制御する制御信号を出力する。制御部７０は、また、これらスイッチ類のオンオフ、及び電圧検出器８１の検出結果に基づき、昇圧回路８０のオンオフを制御する制御信号を出力する。

制御部７０は、マイクロコンピュータを用い、内蔵ＲＯＭに記憶してある制御プログラムを読み出して実行することにより、アクセサリスイッチ及びイグニッションスイッチの状態、及び電圧検出器８１の検出結果に応じて電源制御回路７１及び昇圧回路８０を制御する。制御部７０はマイクロコンピュータを用いる構成には限らず、ＣＰＵ又はＭＰＵを単独に用いる構成としてもよい。

図８は、実施例３の電源制御装置７が備える電源制御回路７１及び昇圧回路８０の内部構成を示す回路図である。電源制御回路７１は、ＰチャネルＦＥＴ７２を用い、過熱保護回路７３を内蔵するＰチャネルＩＰＳ７４と、ＰチャネルＩＰＳ７４を制御部７０からの制御信号に基づき駆動する第１駆動回路７５と、ＮチャネルＦＥＴ７６を用い、保護機能を含む制御回路７７を内蔵するＮチャネルＩＰＳ７８と、ＮチャネルＩＰＳ７８を制御部７０からの制御信号に基づき駆動する第２駆動回路７９とを備える。なお、図８では、「Ｐチャネル」を「Ｐｃｈ」、「Ｎチャネル」を「Ｎｃｈ」と表記している。

ＰチャネルＦＥＴ７２は、ソース（Ｓ）がバッテリ１の正電圧側（＋Ｂ）に接続されており、ドレイン（Ｄ）がＥＣＵ４，４，…（負荷）側に接続されてある。ＰチャネルＦＥＴ７２のゲート（Ｇ）には、第１駆動回路７５からの出力が入力されるようにしてある。

第１駆動回路７５は、バッテリ１の正電圧側と接続されており、また制御部７０からＰチャネル（Ｐｃｈ）制御信号を入力し、当該Ｐチャネル制御信号に基づきゲート電圧を制御する。過熱保護回路７３は、ＰチャネルＦＥＴ７２のソース及びゲート間に接続されており、過熱を検知した場合に、ゲート入力によって強制的にＰチャネルＦＥＴ７２をオフするようにしてある。

ＮチャネルＦＥＴ７６は、ドレイン（Ｄ）がバッテリ１の正電圧側（＋Ｂ）に接続されており、ソース（Ｓ）がＥＣＵ４，４，…（負荷）側に接続されてある。ＮチャネルＦＥＴ７６のゲート（Ｇ）には、ＮチャネルＩＰＳ７８が内蔵する制御回路７７を介して第２駆動回路７９からの出力が入力されるようにしてある。

制御回路７７は、一端がＮチャネルＦＥＴ７６のドレインに接続され、他端が車両のボディアースに接続（接地）されており、ゲートのチャージポンプのための昇圧回路を含む。第２駆動回路７９は、制御部７０からＮチャネル（Ｎｃｈ）制御信号を入力し、当該Ｎチャネル制御信号に基づき制御回路７７へ制御信号を入力する。制御回路７７は、制御部７０から第２駆動回路７９を介してオンとするように指示する信号が入力されると、ゲート電圧を昇圧させてＮチャネルＦＥＴ７６をオンとする。制御回路７７はその他、過熱、過電流からの保護機能を発揮する回路を含む。

昇圧回路８０は、ここでは、例えば昇圧チョッパ回路であり、コイル８２の一方の端子に、ヒューズ２を介してバッテリ１の正電圧側（＋Ｂ）が接続され、コイル８２の他方の端子は、ダイオード８４のアノード、及びＮチャネルＦＥＴ８３のドレインに接続されている。ＮチャネルＦＥＴ８３のソースは接地されている。
ダイオード８４のカソードは、平滑コンデンサ８５の一方の端子、及び電源制御回路７１のＥＣＵ４，４，…への出力端子に接続されている。平滑コンデンサ８５の他方の端子は接地されている。

ＮチャネルＦＥＴ８３のゲートは、制御部７０に接続され、制御部７０によりオンオフ制御される。
昇圧回路８０は、オンにされているとき、ＮチャネルＦＥＴ８３のゲートが制御部７０によりオンオフ制御（チョッピング）され、バッテリ１の正電圧を昇圧して、ＥＣＵ４，４，…へ出力する。

このように構成される電源制御回路７１のＰチャネルＩＰＳ７４（ＰチャネルＦＥＴ７２）及びＮチャネルＩＰＳ７８（ＮチャネルＩＰＳ７６）のオンオフ、並びに昇圧回路８０のオンオフを制御部７０にて制御する。制御部７０は、車両又は車載ＥＣＵ４，４，…の状態に応じて、ＰチャネルＦＥＴ７２及びＮチャネルＩＰＳ７６のいずれか一方又は両方をオンさせるように制御すると共に、電圧検出器８１の検出結果に応じて、昇圧回路８０をオンオフに制御する。
なお、電源制御回路７１のＰチャネルＩＰＳ７４及びＮチャネルＩＰＳ７８は、内部に保護回路を有しているから、制御部７０のみによらず、これらの保護回路が動作することで状態は変わり、ＰチャネルＩＰＳ７４及びＮチャネルＩＰＳ７８のオンオフが切り替わる場合がある。

図９は、実施例３の電源制御装置７による制御の状態遷移の一例を示す状態遷移図である。制御部７０は、イグニッションスイッチがオンとなった場合（ＩＧ ＯＮ）、これらを検知する。制御部７０は、ＥＣＵ４，４，…が動作する通常状態へ移行すべく給電が必要と判断する。この場合、制御部７０は、ＰチャネルＩＰＳ７４及びＮチャネルＩＰＳ７８の両方をオン（ＯＮ）とするためのＰチャネル制御信号及びＮチャネル制御信号を第１駆動回路７５及び第２駆動回路７９へ出力し、ＮチャネルＦＥＴ８３のゲートをオフにして、昇圧回路８０をオフにする。

これにより、ＰチャネルＩＰＳ７４及びＮチャネルＩＰＳ７８の両方がオンとなり、ＥＣＵ４，４，…への給電が開始される。ＥＣＵ４，４，…が動作中は、例えばヒューズ２の規格を１５アンペアとすると、６〜９アンペア程度が流れるようにＥＣＵ４，４，…（負荷）の数及び構成が設計される。このとき、短時間の間に、ＰチャネルＦＥＴ７２及びＮチャネルＦＥＴ７６に６〜９アンペアが流れることを想定し、ＰチャネルＦＥＴ７２及びＮチャネルＦＥＴ７６として用いるデバイスを適宜選択、設計すればよい。

ＥＣＵ４，４，…がいずれも動作する通常状態であるときに、イグニッションスイッチがオフとなった場合（ＩＧ ＯＦＦ）、又はイグニッションスイッチ及びアクセサリスイッチの両方がオフとなった場合、制御部７０はこれを検知する。この場合、制御部７０はＥＣＵ４，４，…がスリープ状態へ移行することに対応して、ＮチャネルＩＰＳ７８をオフ（ＯＦＦ）とするべくＮチャネル制御信号を第２駆動回路７９へ出力する。また、制御部７０は、昇圧回路８０をオフにしている。

これにより、ＥＣＵ４，４，…がスリープ状態へ移行するときには、ＰチャネルＩＰＳ７４がオン（ＯＮ）、ＮチャネルＩＰＳ７８がオフ（ＯＦＦ）となり、ＥＣＵ４，４，…への給電は一定に抑えられる。ＥＣＵ４，４，…がスリープ状態へ移行したときには、例えば数十ミリアンペア程度となる。

ここで、例えば、ＮチャネルＩＰＳ７８の駆動電流が２〜３ミリアンペア、ＰチャネルＩＰＳ７４の駆動電流が１００マイクロアンペアであるとする。この場合、ＥＣＵ４，４，…への電流量が５０ミリアンペアでよいスリープ状態でＮチャネルＩＰＳ７８をオンとするとき、ＮチャネルＩＰＳ７８の消費電流量２〜３ミリアンペアが全体の５〜１０％程度を占めることとなり、省電力効果が不十分である。従って、スリープ状態では、駆動電流が少ないＰチャネルＩＰＳ７４のみをオンとすることにより、消費電力を効果的に低減させることができる。

また、イグニッションスイッチがオンである通常状態であり、エンジンが始動するクランキング時には、スタータが大電流を消費するためにバッテリ１の出力電圧（例えば１２Ｖ）が一時的に低電圧（５，６Ｖ）となることがある（低電圧状態）。この場合、制御部７０は、電圧検出器８１が検出した入力電圧値が所定電圧値を下回ると、ＮチャネルＦＥＴ８３のゲートをオンオフ制御（チョッピング）して昇圧回路８０をオン（ＯＮ）にすると共に、ＮチャネルＩＰＳ７８及びＰチャネルＩＰＳ７４をオフ（ＯＦＦ）にする。これにより、バッテリ１の低下した出力電圧が昇圧され、ＮチャネルＩＰＳ７８及びＰチャネルＩＰＳ７４で逆流することなく、ＥＣＵ４，４，…へ出力される。

制御部７０は、電圧検出器８１が検出した入力電圧値が所定電圧値を上回ると、ＮチャネルＩＰＳ７８及びＰチャネルＩＰＳ７４をオン（ＯＮ）にすると共に、ＮチャネルＦＥＴ８３のゲートへのオンオフ制御（チョッピング）を停止して昇圧回路８０をオフ（ＯＦＦ）にする。これにより、電源制御装置７は、低電圧状態から通常状態へ遷移する。

ＥＣＵ４，４，…がスリープ状態にあるときに、ＥＣＵ４，４，…のいずれかで短絡が発生した場合には、オンであるＰチャネルＩＰＳ７４にて保護機能が動作する（過負荷状態Ａ）。これにより、ＰチャネルＦＥＴ７２では過電流によって破壊されることが回避できる。過負荷状態Ａでは、制御部７０は、昇圧回路８０をオフにしている。

また、ＥＣＵ４，４，…がいずれも動作する通常状態であるときに、ＥＣＵ４，４，…のいずれかで短絡が発生した場合には、ＰチャネルＩＰＳ７４及びＮチャネルＩＰＳ７８いずれでも保護機能が動作する（過負荷状態Ｂ）。これにより、ＰチャネルＦＥＴ７２及びＮチャネルＦＥＴ７６は過電流によって破壊されることが回避できる。過負荷状態Ｂでは、制御部７０は、昇圧回路８０をオフにしている。

なお、制御部７０は、保護機能が動作している過負荷状態Ａ，Ｂへ遷移したとき、これを検知するように第１駆動回路７５又は第２駆動回路７９からフィードバックさせ、スピーカを介して運転者へ警告音を発生し、ランプにより運転者へ短絡発生の警告を通知するように構成することが望ましい。

また制御部７０は、車両が停止しておりＥＣＵ４，４，…がスリープ状態にあるときに、イグニッションスイッチがオンとなった場合（ＩＧ ＯＮ）、又はアクセサリスイッチがオンとなった場合、これを検知する。制御部７０は、ＥＣＵ４，４，…がウェイクアップして通常状態へ戻り、６〜９アンペアの電流を消費し始めることに対応して、ＮチャネルＩＰＳ７８をオン（ＯＮ）とするべくＮチャネル制御信号を第２駆動回路７９へ出力する。

実施例３では、電源制御回路７１にてＰチャネルＦＥＴ７２とＮチャネルＦＥＴ７６とを並列に接続してあり、さらに電源制御回路７１に昇圧回路８０を並列に接続してある。これにより、ＥＣＵ４，４，…の状態に適切に合わせたＦＥＴを選択的に動作させると共に、クランキング時の電圧低下にも対応でき、スリープ状態におけるＰチャネルＦＥＴ７２の低消費電流、動作状態におけるＮチャネルＦＥＴ７６の低オン抵抗の特徴を夫々生かして高性能な電源制御が可能となる。また、昇圧回路８０をバイパスするバイパスリレーに代えて、ＰチャネルＦＥＴ７２及びＮチャネルＦＥＴ７６を使用しているので、リレー音が発生せず、設置場所の制約が小さくなる。

なお、実施例１乃至３では、電源制御回路３１，５１又は７１はバッテリ１の正電圧側（＋Ｂ）に接続される構成とした。しかしながら本発明はこれに限らず、バッテリ２の負電圧側に接続される構成としてもよい。ただしこのときの電源制御回路の内容は、実施例１乃至３にて示した電源制御回路３１，５１又は７１とは異なる接続関係である可能性が高い。

開示された実施例は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

本発明は、直流電源を備え、直流電源が出力した電力を一又は複数の負荷に供給する電源装置に適用できる。

Claims (11)

1. 直流電源及び該電源から給電される一又は複数の負荷に接続され、前記負荷への給電を制御する電源制御回路において、
   前記電源の一端及び前記負荷に並列に接続されるＰチャネルＦＥＴ及びＮチャネルＦＥＴと、
   該ＰチャネルＦＥＴ及びＮチャネルＦＥＴのオンオフを各制御する制御回路と
   を備えることを特徴とする電源制御回路。
2. 前記ＰチャネルＦＥＴのソース及び前記ＮチャネルＦＥＴのドレインが前記電源の一端に接続され、
   前記ＰチャネルＦＥＴのドレイン及び前記ＮチャネルＦＥＴのソースが前記負荷に接続されてあること
   を特徴とする請求項１に記載の電源制御回路。
3. 前記ＰチャネルＦＥＴ及びＮチャネルＦＥＴの内の少なくとも一方に過熱、過電圧、及び過電流からの保護回路が接続されてあること
   を特徴とする請求項１又は２に記載の電源制御回路。
4. 前記ＰチャネルＦＥＴ又は前記ＮチャネルＦＥＴのドレイン及びソース間の電位差を検出する電位差検出回路を更に備え、
   該電位差検出回路は、検出した電位差が所定の電圧値以上であるか否かを判断する電圧比較判断部を有し、
   該電圧比較判断部が前記所定の電圧値以上であると判断した場合に、前記ＮチャネルＦＥＴをオンとするように前記制御回路へ信号を出力するようにしてあること
   を特徴とする請求項１乃至３のいずれかに記載の電源制御回路。
5. 前記電位差検出回路から出力される信号を入力するラッチ回路を備え、
   該ラッチ回路を介して、前記信号を前記ＮチャネルＦＥＴに対応する制御回路へ出力するようにしてあること
   を特徴とする請求項４に記載の電源制御回路。
6. 前記電圧比較判断部は、検出した電位差が前記所定の電圧値よりも低い基準値よりも低い場合に前記所定の電圧値未満であると判断するようにしてあること
   を特徴とする請求項４に記載の電源制御回路。
7. 前記ＰチャネルＦＥＴの温度及び周辺温度を検出する温度検出回路を更に備え、
   該温度検出回路は、検出した温度が所定の温度以上であるか否かを判断する温度比較判断部を有し、
   該温度比較判断部が所定の温度以上であると判断した場合に、前記ＮチャネルＦＥＴをオンとするように前記制御回路へ信号を出力するようにしてあること
   を特徴とする請求項１乃至６のいずれかに記載の電源制御回路。
8. 前記温度検出回路から出力される信号を入力するラッチ回路を備え、
   該ラッチ回路を介して、前記信号を前記ＮチャネルＦＥＴに対応する制御回路へ出力するようにしてあること
   を特徴とする請求項７に記載の電源制御回路。
9. 前記温度比較判断部は、検出した温度が前記所定の温度よりも低い基準値よりも低い場合に前記所定の温度未満であると判断するようにしてあること
   を特徴とする請求項７に記載の電源制御回路。
10. 一又は複数の負荷の動作を制御する制御部と、直流電源に接続され、前記制御部からの制御信号に基づき前記負荷への給電を制御する電源制御回路とを備える電源制御装置において、
    前記電源制御回路は、
    前記電源の正電圧側及び前記負荷に並列に接続される、ＰチャネルＦＥＴ及びＮチャネルＦＥＴと、
    該ＰチャネルＦＥＴ及びＮチャネルＦＥＴのオンオフを各制御する制御回路と
    を備え、
    前記制御部は、前記一又は複数の負荷の動作状態に応じて、前記制御回路夫々へオンオフを指示する制御信号を各出力するようにしてあること
    を特徴とする電源制御装置。
11. 前記一又は複数の負荷は夫々、スリープ状態又は動作状態を含む消費電力が異なる複数の状態のいずれかで動作するようにしてあり、
    前記制御部は、
    前記負荷が動作状態となる場合、ＮチャネルＦＥＴ及びＰチャネルＦＥＴをいずれもオンするように制御信号を出力するようにしてあり、
    前記負荷がスリープ状態となる場合、ＮチャネルＦＥＴをオフするように制御信号を出力するようにしてあること
    を特徴とする請求項１０に記載の電源制御装置。

Images