JP2001218452A - 昇圧形ｄｃ−ｄｃコンバータ - Google Patents
昇圧形ｄｃ−ｄｃコンバータInfo
- Publication number
- JP2001218452A JP2001218452A JP2000027750A JP2000027750A JP2001218452A JP 2001218452 A JP2001218452 A JP 2001218452A JP 2000027750 A JP2000027750 A JP 2000027750A JP 2000027750 A JP2000027750 A JP 2000027750A JP 2001218452 A JP2001218452 A JP 2001218452A
- Authority
- JP
- Japan
- Prior art keywords
- winding
- input
- terminal
- diode
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 昇圧形ＤＣ−ＤＣコンバータのスイッチング
素子に印加される端子電圧を低減し且つエネルギロスを
減少する。 【解決手段】 昇圧形ＤＣ−ＤＣコンバータに、正側入
力端子(1)に一端が接続された入力側巻線(5)と、入力側
巻線(5)の他端と負側入力端子(2)との間に接続されたス
イッチング素子(6)と、入力側巻線(5)の他端に整流用ダ
イオード(7)を介して接続された正側出力端子(3)と、入
力側巻線(5)の他端と正側出力端子(3)との間に接続され
たクランプダイオード(9)とを設ける。クランプダイオ
ード(9)と正側出力端子(3)との間に回生用巻線(12)と第
１の回生用ダイオード(13)との直列回路(10)を接続し、
クランプダイオード(9)と直列回路(10)との間に一端を
接続したクランプコンデンサ(14)の他端を負側入力端子
(2)に接続し、入力側巻線(5)と回生用巻線(12)とを磁気
的に結合する。スナバ抵抗等のエネルギ消費手段を設け
ずに直流入力電圧を昇圧できる。
素子に印加される端子電圧を低減し且つエネルギロスを
減少する。 【解決手段】 昇圧形ＤＣ−ＤＣコンバータに、正側入
力端子(1)に一端が接続された入力側巻線(5)と、入力側
巻線(5)の他端と負側入力端子(2)との間に接続されたス
イッチング素子(6)と、入力側巻線(5)の他端に整流用ダ
イオード(7)を介して接続された正側出力端子(3)と、入
力側巻線(5)の他端と正側出力端子(3)との間に接続され
たクランプダイオード(9)とを設ける。クランプダイオ
ード(9)と正側出力端子(3)との間に回生用巻線(12)と第
１の回生用ダイオード(13)との直列回路(10)を接続し、
クランプダイオード(9)と直列回路(10)との間に一端を
接続したクランプコンデンサ(14)の他端を負側入力端子
(2)に接続し、入力側巻線(5)と回生用巻線(12)とを磁気
的に結合する。スナバ抵抗等のエネルギ消費手段を設け
ずに直流入力電圧を昇圧できる。
Description
【０００１】
【発明の属する技術分野】本発明は、直流−直流変換
器、特に入力電圧に対して大きい比率で直流入力電圧を
異なるレベルの直流出力電圧に変換する非絶縁の昇圧形
ＤＣ−ＤＣコンバータに関する。
器、特に入力電圧に対して大きい比率で直流入力電圧を
異なるレベルの直流出力電圧に変換する非絶縁の昇圧形
ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】直流入力電圧より高い直流出力電圧を生
ずる昇圧形ＤＣ−ＤＣコンバータは、バッテリからの昇
圧回路等に用いられている。図１７は、従来の昇圧形Ｄ
Ｃ−ＤＣコンバータの回路構成を示す。この昇圧形ＤＣ
−ＤＣコンバータは、直流電力が供給される正側入力端
子(1)及び負側入力端子(2)を備え、正側入力端子(1)と
負側入力端子(2)との間に入力平滑コンデンサ(18)が接
続される。正側入力端子(1)に一端が接続された入力側
巻線(5)の他端と負側入力端子(2)との間にスイッチング
素子(6)が接続され、また入力側巻線(5)の他端と正側出
力端子(3)との間には出力側巻線(15)と整流用ダイオー
ド(7)とが直列に接続される。入力側巻線(5)と出力側巻
線(15)は電磁結合されたオートトランス（単巻変圧器）
を構成する。負側入力端子(2)に接続された負側出力端
子(4)と正側出力端子(3)との間に出力平滑コンデンサ
(8)が接続され、出力側巻線(15)と整流用ダイオード(7)
に対して並列にクランプダイオード(9)が入力側巻線(5)
の他端と正側出力端子(3)との間に接続される。スイッ
チング素子(6)は、図示しない制御回路から制御パルス
信号が付与される制御端子を有する半導体スイッチング
素子により構成される。入力側巻線(5)と出力側巻線(1
5)により構成される実際のオートトランスは、図１８に
示すように漏れインダクタンス(16)及び励磁インダクタ
ンス(17)を有するため、漏れインダクタンス(16)及び励
磁インダクタンス(17)の各パラメータをＬs及びＬpとす
ると、Ｌp≫Ｌsとなる。入力側巻線(5)と出力側巻線(1
5)の巻数比をＮ1：Ｎ2とし、図１７に示すオートトラン
スを理想トランス(Ti)とする。
ずる昇圧形ＤＣ−ＤＣコンバータは、バッテリからの昇
圧回路等に用いられている。図１７は、従来の昇圧形Ｄ
Ｃ−ＤＣコンバータの回路構成を示す。この昇圧形ＤＣ
−ＤＣコンバータは、直流電力が供給される正側入力端
子(1)及び負側入力端子(2)を備え、正側入力端子(1)と
負側入力端子(2)との間に入力平滑コンデンサ(18)が接
続される。正側入力端子(1)に一端が接続された入力側
巻線(5)の他端と負側入力端子(2)との間にスイッチング
素子(6)が接続され、また入力側巻線(5)の他端と正側出
力端子(3)との間には出力側巻線(15)と整流用ダイオー
ド(7)とが直列に接続される。入力側巻線(5)と出力側巻
線(15)は電磁結合されたオートトランス（単巻変圧器）
を構成する。負側入力端子(2)に接続された負側出力端
子(4)と正側出力端子(3)との間に出力平滑コンデンサ
(8)が接続され、出力側巻線(15)と整流用ダイオード(7)
に対して並列にクランプダイオード(9)が入力側巻線(5)
の他端と正側出力端子(3)との間に接続される。スイッ
チング素子(6)は、図示しない制御回路から制御パルス
信号が付与される制御端子を有する半導体スイッチング
素子により構成される。入力側巻線(5)と出力側巻線(1
5)により構成される実際のオートトランスは、図１８に
示すように漏れインダクタンス(16)及び励磁インダクタ
ンス(17)を有するため、漏れインダクタンス(16)及び励
磁インダクタンス(17)の各パラメータをＬs及びＬpとす
ると、Ｌp≫Ｌsとなる。入力側巻線(5)と出力側巻線(1
5)の巻数比をＮ1：Ｎ2とし、図１７に示すオートトラン
スを理想トランス(Ti)とする。
【０００３】図１９は、図１７に示す回路動作時の主な
波形及び動作モードを示し、図２０は各動作モードでの
通電経路を示す動作モード遷移図である。図１９では、
Ｖ6、Ｉ6は、それぞれ、スイッチング素子(6)の端子電
圧、電流、Ｉ9はクランプダイオード(9)に流れる電流、
Ｉ16は漏れインダクタンス(16)に流れる電流、Ｉ7は整
流用ダイオード(7)に流れる電流である。正側入力端子
(1)と負側入力端子(2)に直流電圧ＶINが印加される状態
で、スイッチング素子(6)をオン・オフ動作させる場合
に、図１７に示す回路動作を図１８、図１９及び図２０
について動作期間毎に説明する。スイッチング素子(6)
はオンデューティＤON（０＜ＤON＜１）で且つ充分に短
いスイッチング周期でスイッチング制御され、スイッチ
ング周期での正側出力端子(3)と負側出力端子(4)の端子
間電圧を一定と考える。スイッチング素子(6)のオフ時
間をＴOFFとし、オフ時間ＴOFFとオン時間ＴONの和を時
間Ｔとすると、オンデューティＤONはＤON＝ＴON/Ｔで
表される。 ＜スイッチング素子(6)のオン期間(1)＞スイッチング素
子(6)が導通するオン期間(1)では、漏れインダクタンス
(16)と励磁インダクタンス(17)の直列回路に直流電圧Ｖ
INが印加され、漏れインダクタンス(16)と励磁インダク
タンス(17)を通る電流値Ｉ17が上昇する。 ＜スイッチング素子(6)のターンオフ過渡時(2')＞スイ
ッチング素子(6)をターンオフすると、漏れインダクタ
ンス(16)の電流Ｉ1 6は、クランプダイオード(9)を介し
て出力端子(3)に流れる。このとき、スイッチング素子
(6)には直流出力電圧ＶOUTが印加される。また漏れイン
ダクタンス(16)と励磁インダクタンス(17)の直列回路に
(VIN-VOUT)の負電圧が印加されるのに伴い、入力側巻線
(5)に負電圧が印加され、入力側巻線(5)の負電圧に励起
されて出力側巻線(15)にも負電圧が生じるが、このとき
整流用ダイオード(7)がオンとなるので、出力側巻線(1
5)の端子電圧は負にならずに零となる。 ＜スイッチング素子(6)のターンオフ期間(2)＞出力側巻
線(15)の端子電圧が零となると、入力側巻線(5)の端子
電圧も零になる。入力側巻線(5)に並列に接続された励
磁インダクタンス(17)の端子電圧も零になるので、スイ
ッチング素子(6)のターンオフ期間では励磁インダクタ
ンス(17)の電流Ｉ17は減衰しない。負の端子電圧(VIN-V
OUT)が漏れインダクタンス(16)に印加されるので、漏れ
インダクタンス(16)の電流Ｉ16は((VIN-VOUT)/Ls)の勾
配で減衰し、入力側巻線(5)の電流が減るので、励起さ
れて出力側巻線(15)の電流が増加する。出力側巻線(15)
及び入力側巻線(5)を流れる電流が励磁インダクタンス
(17)の電流より大きくなると、クランプダイオード(9)
が逆回復してスイッチング素子(6)のオフ期間(3)に移
る。 ＜スイッチング素子(6)のオフ期間(3)＞スイッチング素
子(6)がオフ状態になると、励磁インダクタンス(17)に
蓄えられたエネルギは、直流入力端子(1)、漏れインダ
クタンス(16)、理想トランス(Ti)、整流用ダイオード
(7)を介して直流出力端子(3)に供給される。Ｌp≫Ｌsで
あるから、漏れインダクタンス(16)の端子電圧は殆ど無
い。スイッチング素子(6)の陽極端子電位は、理想トラ
ンス(Ti)の巻数による分圧で決定され、スイッチング素
子(6)には、端子電圧ＶS： ＶS＝ＶIN＋{Ｎ1×(ＶOUT−ＶIN)}/(Ｎ1＋Ｎ2) が印加される。励磁インダクタンス(17)に流れる電流Ｉ
17は、トランスの巻数に従って分流するので、漏れイン
ダクタンス(16)に流れる電流Ｉ16は、 Ｉ16＝Ｎ1×I17/(Ｎ1＋Ｎ2) となる。 ＜スイッチング素子(6)のターンオン期間(4)＞スイッチ
ング素子(6)をターンオンすると、オートトランスの出
力側巻線(15)に、出力電圧(-VOUT)が印加される。これ
に伴い、入力側巻線(5)に(-N1×VOUT/N 2)の端子電圧が
励起され、端子電圧(VIN+N1×VOUT/N2)が漏れインダク
タンス(16)に印加される。漏れインダクタンス(16)の電
流Ｉ16は、勾配 Ｉ16＝(ＶIN＋Ｎ1×ＶOUT/Ｎ2)/Ｌs で上昇する。漏れインダクタンス(16)の電流Ｉ16が励磁
インダクタンス(17)の電流Ｉ17よりも大きくなると、整
流用ダイオード(7)に逆電流が流れ、整流用ダイオード
(7)が逆回復するので、スイッチング素子(6)のオン期間
(1)に戻る。ターンオフ過渡時(2')及びターンオン期間
(4)の過渡期間を無視すると、出力電圧ＶOUTは(１)式で
表される。 ＶOUT＝ＶIN×(１＋ＤON×Ｎ2/Ｎ1)/(１−ＤON) ・・・(１)
波形及び動作モードを示し、図２０は各動作モードでの
通電経路を示す動作モード遷移図である。図１９では、
Ｖ6、Ｉ6は、それぞれ、スイッチング素子(6)の端子電
圧、電流、Ｉ9はクランプダイオード(9)に流れる電流、
Ｉ16は漏れインダクタンス(16)に流れる電流、Ｉ7は整
流用ダイオード(7)に流れる電流である。正側入力端子
(1)と負側入力端子(2)に直流電圧ＶINが印加される状態
で、スイッチング素子(6)をオン・オフ動作させる場合
に、図１７に示す回路動作を図１８、図１９及び図２０
について動作期間毎に説明する。スイッチング素子(6)
はオンデューティＤON（０＜ＤON＜１）で且つ充分に短
いスイッチング周期でスイッチング制御され、スイッチ
ング周期での正側出力端子(3)と負側出力端子(4)の端子
間電圧を一定と考える。スイッチング素子(6)のオフ時
間をＴOFFとし、オフ時間ＴOFFとオン時間ＴONの和を時
間Ｔとすると、オンデューティＤONはＤON＝ＴON/Ｔで
表される。 ＜スイッチング素子(6)のオン期間(1)＞スイッチング素
子(6)が導通するオン期間(1)では、漏れインダクタンス
(16)と励磁インダクタンス(17)の直列回路に直流電圧Ｖ
INが印加され、漏れインダクタンス(16)と励磁インダク
タンス(17)を通る電流値Ｉ17が上昇する。 ＜スイッチング素子(6)のターンオフ過渡時(2')＞スイ
ッチング素子(6)をターンオフすると、漏れインダクタ
ンス(16)の電流Ｉ1 6は、クランプダイオード(9)を介し
て出力端子(3)に流れる。このとき、スイッチング素子
(6)には直流出力電圧ＶOUTが印加される。また漏れイン
ダクタンス(16)と励磁インダクタンス(17)の直列回路に
(VIN-VOUT)の負電圧が印加されるのに伴い、入力側巻線
(5)に負電圧が印加され、入力側巻線(5)の負電圧に励起
されて出力側巻線(15)にも負電圧が生じるが、このとき
整流用ダイオード(7)がオンとなるので、出力側巻線(1
5)の端子電圧は負にならずに零となる。 ＜スイッチング素子(6)のターンオフ期間(2)＞出力側巻
線(15)の端子電圧が零となると、入力側巻線(5)の端子
電圧も零になる。入力側巻線(5)に並列に接続された励
磁インダクタンス(17)の端子電圧も零になるので、スイ
ッチング素子(6)のターンオフ期間では励磁インダクタ
ンス(17)の電流Ｉ17は減衰しない。負の端子電圧(VIN-V
OUT)が漏れインダクタンス(16)に印加されるので、漏れ
インダクタンス(16)の電流Ｉ16は((VIN-VOUT)/Ls)の勾
配で減衰し、入力側巻線(5)の電流が減るので、励起さ
れて出力側巻線(15)の電流が増加する。出力側巻線(15)
及び入力側巻線(5)を流れる電流が励磁インダクタンス
(17)の電流より大きくなると、クランプダイオード(9)
が逆回復してスイッチング素子(6)のオフ期間(3)に移
る。 ＜スイッチング素子(6)のオフ期間(3)＞スイッチング素
子(6)がオフ状態になると、励磁インダクタンス(17)に
蓄えられたエネルギは、直流入力端子(1)、漏れインダ
クタンス(16)、理想トランス(Ti)、整流用ダイオード
(7)を介して直流出力端子(3)に供給される。Ｌp≫Ｌsで
あるから、漏れインダクタンス(16)の端子電圧は殆ど無
い。スイッチング素子(6)の陽極端子電位は、理想トラ
ンス(Ti)の巻数による分圧で決定され、スイッチング素
子(6)には、端子電圧ＶS： ＶS＝ＶIN＋{Ｎ1×(ＶOUT−ＶIN)}/(Ｎ1＋Ｎ2) が印加される。励磁インダクタンス(17)に流れる電流Ｉ
17は、トランスの巻数に従って分流するので、漏れイン
ダクタンス(16)に流れる電流Ｉ16は、 Ｉ16＝Ｎ1×I17/(Ｎ1＋Ｎ2) となる。 ＜スイッチング素子(6)のターンオン期間(4)＞スイッチ
ング素子(6)をターンオンすると、オートトランスの出
力側巻線(15)に、出力電圧(-VOUT)が印加される。これ
に伴い、入力側巻線(5)に(-N1×VOUT/N 2)の端子電圧が
励起され、端子電圧(VIN+N1×VOUT/N2)が漏れインダク
タンス(16)に印加される。漏れインダクタンス(16)の電
流Ｉ16は、勾配 Ｉ16＝(ＶIN＋Ｎ1×ＶOUT/Ｎ2)/Ｌs で上昇する。漏れインダクタンス(16)の電流Ｉ16が励磁
インダクタンス(17)の電流Ｉ17よりも大きくなると、整
流用ダイオード(7)に逆電流が流れ、整流用ダイオード
(7)が逆回復するので、スイッチング素子(6)のオン期間
(1)に戻る。ターンオフ過渡時(2')及びターンオン期間
(4)の過渡期間を無視すると、出力電圧ＶOUTは(１)式で
表される。 ＶOUT＝ＶIN×(１＋ＤON×Ｎ2/Ｎ1)/(１−ＤON) ・・・(１)
【０００４】また、図２１に示すように、正側入力端子
(1)と正側出力端子(3)との間に出力側巻線(15)と整流用
ダイオード(7)との直列回路を配置して、図１８の回路
を別途変更することもできる。図２１に示す回路の各モ
ード時の各部動作は、図１９〜図２０とほぼ同じであ
る。本明細書では、同一の箇所には同一の符号を付して
説明を省略する。図２１の出力電圧ＶOUTは(２)式で表
される。 ＶOUT＝ＶIN×{１＋ＤON×(Ｎ2−１)/Ｎ1}/(１−ＤON)・・・(２)
(1)と正側出力端子(3)との間に出力側巻線(15)と整流用
ダイオード(7)との直列回路を配置して、図１８の回路
を別途変更することもできる。図２１に示す回路の各モ
ード時の各部動作は、図１９〜図２０とほぼ同じであ
る。本明細書では、同一の箇所には同一の符号を付して
説明を省略する。図２１の出力電圧ＶOUTは(２)式で表
される。 ＶOUT＝ＶIN×{１＋ＤON×(Ｎ2−１)/Ｎ1}/(１−ＤON)・・・(２)
【０００５】図２２は、スイッチング素子(6)に並列
に、スナバ抵抗(22)及びスナバコンデンサ(19)の直列回
路を接続し、スナバ抵抗(22)と並列にスナバダイオード
(23)を接続して、スイッチング素子(6)に印加される端
子電圧をスナバ抵抗(22)、スナバコンデンサ(19)及びス
ナバダイオード(23)により軽減する回路である。他の要
素は図１７と同一である。図１７と同様に、入力側巻線
(5)と出力側巻線(15)とにより構成されるオートトラン
スには図示しない漏れインダクタンス(16)と励磁インダ
クタンス(17)が含まれる。
に、スナバ抵抗(22)及びスナバコンデンサ(19)の直列回
路を接続し、スナバ抵抗(22)と並列にスナバダイオード
(23)を接続して、スイッチング素子(6)に印加される端
子電圧をスナバ抵抗(22)、スナバコンデンサ(19)及びス
ナバダイオード(23)により軽減する回路である。他の要
素は図１７と同一である。図１７と同様に、入力側巻線
(5)と出力側巻線(15)とにより構成されるオートトラン
スには図示しない漏れインダクタンス(16)と励磁インダ
クタンス(17)が含まれる。
【０００６】図２２に示す回路の作用は、図１７に示す
回路の作用と同様であるが、スイッチング素子(6)のオ
フ期間(3)では、漏れインダクタンス(16)のエネルギを
スナバコンデンサ(19)により吸収することができる。ス
イッチング素子(6)の端子電圧をスナバコンデンサ(19)
の端子電圧により抑制できるので、大きい容量のスナバ
コンデンサ(19)を選択することにより、スイッチング素
子(6)に印加される端子電圧の最大値を軽減できる。ス
ナバコンデンサ(19)に蓄えられたエネルギは、スイッチ
ング素子(6)のオン時にスナバ抵抗(22)を通って流れる
電流により消費される。
回路の作用と同様であるが、スイッチング素子(6)のオ
フ期間(3)では、漏れインダクタンス(16)のエネルギを
スナバコンデンサ(19)により吸収することができる。ス
イッチング素子(6)の端子電圧をスナバコンデンサ(19)
の端子電圧により抑制できるので、大きい容量のスナバ
コンデンサ(19)を選択することにより、スイッチング素
子(6)に印加される端子電圧の最大値を軽減できる。ス
ナバコンデンサ(19)に蓄えられたエネルギは、スイッチ
ング素子(6)のオン時にスナバ抵抗(22)を通って流れる
電流により消費される。
【０００７】
【発明が解決しようとする課題】ところで、一般に用い
られる昇圧形コンバータでは１０倍の昇圧比を得るのに
０.９以上のオンデューティが必要であったが、オート
トランスを設けて、０.５に近いオンデューティでも巻
数比を最適化すれば、昇圧比を容易に増大することがで
きる。また、オンデューティを０.５に近づけると出力
電圧の安定化に大きな効果がある。
られる昇圧形コンバータでは１０倍の昇圧比を得るのに
０.９以上のオンデューティが必要であったが、オート
トランスを設けて、０.５に近いオンデューティでも巻
数比を最適化すれば、昇圧比を容易に増大することがで
きる。また、オンデューティを０.５に近づけると出力
電圧の安定化に大きな効果がある。
【０００８】しかしながら、図１７及び図２１の構成で
はスイッチング素子(6)にかかる端子電圧が高く、高耐
圧のスイッチング素子が必要になるが、高耐圧のスイッ
チング素子は高価なだけでなく、導通損失も大きいの
で、コンバータの損失が増加する。また、図２２の回路
構成ではスイッチング素子(6)にかかる端子電圧を低く
設定できるが、スナバ抵抗(22)による消費電力が大き
く、高効率化を図れない。
はスイッチング素子(6)にかかる端子電圧が高く、高耐
圧のスイッチング素子が必要になるが、高耐圧のスイッ
チング素子は高価なだけでなく、導通損失も大きいの
で、コンバータの損失が増加する。また、図２２の回路
構成ではスイッチング素子(6)にかかる端子電圧を低く
設定できるが、スナバ抵抗(22)による消費電力が大き
く、高効率化を図れない。
【０００９】そこで、本発明ではエネルギロスが少なく
且つスイッチング素子に印加される端子電圧を低減でき
る昇圧形ＤＣ−ＤＣコンバータを提供することを目的と
する。
且つスイッチング素子に印加される端子電圧を低減でき
る昇圧形ＤＣ−ＤＣコンバータを提供することを目的と
する。
【００１０】
【課題を解決するための手段】本発明による昇圧形ＤＣ
−ＤＣコンバータは、直流電力が供給される正側入力端
子(1)及び負側入力端子(2)と、正側入力端子(1)に一端
が接続された入力側巻線(5)と、入力側巻線(5)の他端と
負側入力端子(2)との間に接続されたスイッチング素子
(6)と、入力側巻線(5)に磁気的に結合され且つ入力側巻
線(5)の一端又は他端に接続された出力側巻線(15)と、
出力側巻線(15)に整流用ダイオード(7)を介して接続さ
れた正側出力端子(3)と、負側入力端子(2)に接続された
負側出力端子(4)と、正側出力端子(3)と負側出力端子
(4)との間に接続された出力平滑コンデンサ(8)とを備え
ている。スイッチング素子(6)と並列にクランプダイオ
ード(9)とクランプコンデンサ(14)との直列回路(11)を
接続し、クランプダイオード(9)とクランプコンデンサ
(14)との接続点と正側出力端子(3)との間に回生用巻線
(12)と第１の回生用ダイオード(13)との直列回路(10)を
接続し、入力側巻線(5)と回生用巻線(12)とを磁気的に
結合する。これにより、スナバ抵抗等のエネルギ消費手
段を設けずに、直流入力電圧を昇圧することができる。
また、クランプコンデンサ(14)の充電電圧によってスイ
ッチング素子(6)の最大端子電圧を制限し、低く抑える
ことができるので、低耐圧のスイッチ素子を使用するこ
とができる。更に、クランプコンデンサ(14)に蓄えられ
たエネルギはスイッチング素子(6)がオン時又はオフ時
に回生用巻線(12)を返して負荷に回生されるので、エネ
ルギ損失を低減することができる。
−ＤＣコンバータは、直流電力が供給される正側入力端
子(1)及び負側入力端子(2)と、正側入力端子(1)に一端
が接続された入力側巻線(5)と、入力側巻線(5)の他端と
負側入力端子(2)との間に接続されたスイッチング素子
(6)と、入力側巻線(5)に磁気的に結合され且つ入力側巻
線(5)の一端又は他端に接続された出力側巻線(15)と、
出力側巻線(15)に整流用ダイオード(7)を介して接続さ
れた正側出力端子(3)と、負側入力端子(2)に接続された
負側出力端子(4)と、正側出力端子(3)と負側出力端子
(4)との間に接続された出力平滑コンデンサ(8)とを備え
ている。スイッチング素子(6)と並列にクランプダイオ
ード(9)とクランプコンデンサ(14)との直列回路(11)を
接続し、クランプダイオード(9)とクランプコンデンサ
(14)との接続点と正側出力端子(3)との間に回生用巻線
(12)と第１の回生用ダイオード(13)との直列回路(10)を
接続し、入力側巻線(5)と回生用巻線(12)とを磁気的に
結合する。これにより、スナバ抵抗等のエネルギ消費手
段を設けずに、直流入力電圧を昇圧することができる。
また、クランプコンデンサ(14)の充電電圧によってスイ
ッチング素子(6)の最大端子電圧を制限し、低く抑える
ことができるので、低耐圧のスイッチ素子を使用するこ
とができる。更に、クランプコンデンサ(14)に蓄えられ
たエネルギはスイッチング素子(6)がオン時又はオフ時
に回生用巻線(12)を返して負荷に回生されるので、エネ
ルギ損失を低減することができる。
【００１１】前記の昇圧形ＤＣ−ＤＣコンバータで、第
１の回生用ダイオード(13,13a)と直列に回生用スイッチ
ング素子(20)を接続すると共に、回生用巻線(12)の中間
端子を第２の回生用ダイオード(13b)を介して正側出力
端子(3)に接続した場合は、回生用スイッチング素子(2
0)のオン又はオフを切り替えることにより、回生用巻線
(12)の巻数を選択してクランプコンデンサ(14)の回生電
圧（放電電圧）を調整できるので、スイッチング素子
(6)の端子電圧の最大値を調整できる利点がある。
１の回生用ダイオード(13,13a)と直列に回生用スイッチ
ング素子(20)を接続すると共に、回生用巻線(12)の中間
端子を第２の回生用ダイオード(13b)を介して正側出力
端子(3)に接続した場合は、回生用スイッチング素子(2
0)のオン又はオフを切り替えることにより、回生用巻線
(12)の巻数を選択してクランプコンデンサ(14)の回生電
圧（放電電圧）を調整できるので、スイッチング素子
(6)の端子電圧の最大値を調整できる利点がある。
【００１２】また、本発明による他の昇圧形ＤＣ−ＤＣ
コンバータは、直流電力が供給される正側入力端子(1)
及び負側入力端子(2)と、正側入力端子(1)に一端が接続
された入力側巻線(5)と、入力側巻線(5)の他端と負側入
力端子(2)との間に接続されたスイッチング素子(6)と、
入力側巻線(5)に磁気的に結合され且つ入力側巻線(5)の
他端に整流用ダイオード(7)を介して接続された出力側
巻線(15)と、出力側巻線(15)に接続された正側出力端子
(3)と、負側入力端子(2)に接続された負側出力端子(4)
と、正側出力端子(3)と負側出力端子(4)との間に接続さ
れた出力平滑コンデンサ(8)とを備えている。スイッチ
ング素子(6)と並列にクランプダイオード(9)とクランプ
コンデンサ(14)との直列回路(11)を接続し、クランプダ
イオード(9)とクランプコンデンサ(14)との接続点と正
側出力端子(3)との間に回生用巻線(12)と第１の回生用
ダイオード(13)との直列回路(10)を接続し、入力側巻線
(5)と回生用巻線(12)とを磁気的に結合する。この場合
は、入力側巻線(5)又は出力側巻線(15)として、１次巻
線及び２次巻線が分離された汎用性のある一般的なトラ
ンスを使用できるので、中間端子を有するオートトラン
スを使用するよりも安価に製造できる。そのうえ、出力
側巻線(15)と整流用ダイオード(7)との接続順序を入れ
替えられるため、部品配置の自由度が増加する利点があ
る。
コンバータは、直流電力が供給される正側入力端子(1)
及び負側入力端子(2)と、正側入力端子(1)に一端が接続
された入力側巻線(5)と、入力側巻線(5)の他端と負側入
力端子(2)との間に接続されたスイッチング素子(6)と、
入力側巻線(5)に磁気的に結合され且つ入力側巻線(5)の
他端に整流用ダイオード(7)を介して接続された出力側
巻線(15)と、出力側巻線(15)に接続された正側出力端子
(3)と、負側入力端子(2)に接続された負側出力端子(4)
と、正側出力端子(3)と負側出力端子(4)との間に接続さ
れた出力平滑コンデンサ(8)とを備えている。スイッチ
ング素子(6)と並列にクランプダイオード(9)とクランプ
コンデンサ(14)との直列回路(11)を接続し、クランプダ
イオード(9)とクランプコンデンサ(14)との接続点と正
側出力端子(3)との間に回生用巻線(12)と第１の回生用
ダイオード(13)との直列回路(10)を接続し、入力側巻線
(5)と回生用巻線(12)とを磁気的に結合する。この場合
は、入力側巻線(5)又は出力側巻線(15)として、１次巻
線及び２次巻線が分離された汎用性のある一般的なトラ
ンスを使用できるので、中間端子を有するオートトラン
スを使用するよりも安価に製造できる。そのうえ、出力
側巻線(15)と整流用ダイオード(7)との接続順序を入れ
替えられるため、部品配置の自由度が増加する利点があ
る。
【００１３】更に、本発明によるもう一つの他の昇圧形
ＤＣ−ＤＣコンバータは、直流電力が供給される正側入
力端子(1)及び負側入力端子(2)と、正側入力端子(1)に
一端が接続された入力側巻線(5)と、入力側巻線(5)の他
端と負側入力端子(2)との間に接続されたスイッチング
素子(6)と、入力側巻線(5)に磁気的に結合され且つ入力
側巻線(5)の他端に整流用ダイオード(7)を介して接続さ
れた出力側巻線(15)と、出力側巻線(15)に接続された正
側出力端子(3)と、負側入力端子(2)に接続された負側出
力端子(4)と、正側出力端子(3)と負側出力端子(4)との
間に接続された出力平滑コンデンサ(8)とを備えてい
る。スイッチング素子(6)と並列にクランプダイオード
(9)とクランプコンデンサ(14)との直列回路(11)を接続
し、クランプダイオード(9)及びクランプコンデンサ(1
4)の接続点と整流用ダイオード(7)及び出力側巻線(15)
の接続点との間に第１の回生用ダイオード(13)を接続す
る。この場合は、出力側巻線(15)によって回生用巻線(1
2)を構成できるので、入力側巻線(5)と出力側巻線(15)
との絶縁が必要となるが、トランスの巻線数を減少して
回路構成を簡素化できる利点がある。
ＤＣ−ＤＣコンバータは、直流電力が供給される正側入
力端子(1)及び負側入力端子(2)と、正側入力端子(1)に
一端が接続された入力側巻線(5)と、入力側巻線(5)の他
端と負側入力端子(2)との間に接続されたスイッチング
素子(6)と、入力側巻線(5)に磁気的に結合され且つ入力
側巻線(5)の他端に整流用ダイオード(7)を介して接続さ
れた出力側巻線(15)と、出力側巻線(15)に接続された正
側出力端子(3)と、負側入力端子(2)に接続された負側出
力端子(4)と、正側出力端子(3)と負側出力端子(4)との
間に接続された出力平滑コンデンサ(8)とを備えてい
る。スイッチング素子(6)と並列にクランプダイオード
(9)とクランプコンデンサ(14)との直列回路(11)を接続
し、クランプダイオード(9)及びクランプコンデンサ(1
4)の接続点と整流用ダイオード(7)及び出力側巻線(15)
の接続点との間に第１の回生用ダイオード(13)を接続す
る。この場合は、出力側巻線(15)によって回生用巻線(1
2)を構成できるので、入力側巻線(5)と出力側巻線(15)
との絶縁が必要となるが、トランスの巻線数を減少して
回路構成を簡素化できる利点がある。
【００１４】前記のもう一つの他の昇圧形ＤＣ−ＤＣコ
ンバータで、第１の回生用ダイオード(13,13a)と直列に
回生用巻線(12)を接続し、回生用コンデンサ(21)を介し
て整流用ダイオード(7)の一端に接続すると共に、第２
の回生用ダイオード(13b)を介して整流用ダイオード(7)
の他端に接続した場合は、スイッチング素子(6)のター
ンオフ時の電圧がクランプコンデンサ(14)の充電に伴っ
て零から徐々に上昇するため、零電圧スイッチングとな
り、スイッチング素子(6)に対する電気的ストレスを軽
減できる利点がある。
ンバータで、第１の回生用ダイオード(13,13a)と直列に
回生用巻線(12)を接続し、回生用コンデンサ(21)を介し
て整流用ダイオード(7)の一端に接続すると共に、第２
の回生用ダイオード(13b)を介して整流用ダイオード(7)
の他端に接続した場合は、スイッチング素子(6)のター
ンオフ時の電圧がクランプコンデンサ(14)の充電に伴っ
て零から徐々に上昇するため、零電圧スイッチングとな
り、スイッチング素子(6)に対する電気的ストレスを軽
減できる利点がある。
【００１５】
【発明の実施の形態】以下、本発明による昇圧形ＤＣ−
ＤＣコンバータの実施の形態を図１〜図１６について説
明する。但し、これらの図面では図１７〜図２２に示す
箇所と同一の部分には同一の符号を付し、その説明を省
略する。
ＤＣコンバータの実施の形態を図１〜図１６について説
明する。但し、これらの図面では図１７〜図２２に示す
箇所と同一の部分には同一の符号を付し、その説明を省
略する。
【００１６】本発明による昇圧形ＤＣ−ＤＣコンバータ
の第１の実施の形態を図１に示す。第１の実施の形態で
は、スイッチング素子(6)と並列にクランプダイオード
(9)とクランプコンデンサ(14)との直列回路(11)が接続
される。クランプダイオード(9)とクランプコンデンサ
(14)との接続点と正側出力端子(3)との間に回生用巻線
(12)と第１の回生用ダイオード(13)との直列回路(10)が
接続され、入力側巻線(5)と回生用巻線(12)とが磁気的
に結合される。入力側巻線(5)と出力側巻線(15)の巻数
比はＮ1：Ｎ2であり、回生用巻線(12)の巻数はＭであ
る。図２は、図１のオートトランス(T)を詳細に示す構
成である。オートトランス(T)は、入力側巻線(5)と出力
側巻線(15)とを含む理想トランス、漏れインダクタンス
(16)及び励磁インダクタンス(17)で表わされる。図３
は、図１のスイッチング動作時の主な波形及び通電期間
を示す。図３において、Ｖ14はクランプコンデンサ(14)
の端子電圧、Ｉ13は回生用ダイオード(13)に流れる電流
を示す。図４は各動作期間の通電経路を示す。以下、図
３及び図４を用いて図２の回路動作を動作期間毎に説明
する。 ＜スイッチング素子(6)のオン時(1)＞図示しない制御回
路からスイッチング素子(6)の制御端子に制御信号が付
与されて、スイッチング素子(6)がオンすると、漏れイ
ンダクタンス(16)と励磁インダクタンス(17)の直列回路
に直流入力電圧ＶINが印加され、励磁インダクタンス(1
7)の電流Ｉ17が上昇する。 ＜スイッチング素子(6)の遮断過渡時(2')＞スイッチン
グ素子(6)がターンオフすると、漏れインダクタンス(1
6)及び励磁インダクタンス(17)に流れる電流はクランプ
ダイオード(9)を介してクランプコンデンサ(14)に流
れ、同時に、入力側巻線(5)に印加される電圧に伴っ
て、出力側巻線(15)の端子電圧が発生し、アノード電位
の上昇する整流用ダイオード(7)がオンとなる。 ＜スイッチング素子(6)の遮断時(2)＞漏れインダクタン
ス(16)に逆電圧が印加され、漏れインダクタンス(16)の
電流Ｉ16が減衰する。これに伴い、入力側巻線(5)の電
流が減少し、出力側巻線(15)の電流が上昇する。漏れイ
ンダクタンス(16)のエネルギはクランプコンデンサ(14)
に充電されるが、出力側巻線(15)を流れる電流と入力側
巻線(5)を流れる電流の差が励磁インダクタンス(17)の
電流Ｉ17よりも大きくなると、クランプダイオード(9)
が逆回復して、クランプコンデンサ(14)への充電電流が
なくなる。 ＜スイッチング素子(6)のオフ状態(3)＞励磁インダクタ
ンス(17)に蓄えられたエネルギは、直流入力端子(1)、
漏れインダクタンス(16)、入力側巻線(5)、出力側巻線
(15)及び整流用ダイオード(7)を介して正側出力端子(3)
に供給される。 ＜スイッチング素子(6)の転流過渡時(4)＞スイッチング
素子(6)がターンオンすると、出力側巻線(15)に、出力
電圧(-VOU T)が印加される。これに伴い、端子電圧(VIN+
N1×VOUT/N2)が漏れインダクタンス(16)に印加されるの
で、漏れインダクタンス(16)の電流Ｉ16は、{(VIN＋N1
×V OUT/N2)/Ls}の傾きで上昇する。漏れインダクタンス
(16)の電流Ｉ16が励磁インダクタンス(17)の電流Ｉ17よ
りも大きくなると、整流用ダイオード(7)に逆電流が流
れ、整流用ダイオード(7)が逆回復する。 ＜クランプコンデンサ(14)の放電(5)＞入力側巻線(5)に
対して入力電圧ＶINにほぼ等しいレベルの電圧が印加さ
れるので、出力側巻線(15)に対して電圧(M×VIN/N1)が
印加される。これに伴い、クランプコンデンサ(14)に蓄
積される電荷による電圧が(VOUT-M×VIN/N1)を超える場
合、クランプコンデンサ(14)に蓄積されたエネルギは回
生用巻線(12)、回生用ダイオード(13)を介して図示しな
い負荷に回生される。また、クランプコンデンサ(14)の
充電電圧Ｖ14によって、スイッチング素子(6)の端子電
圧Ｖ6の最大値を制限することができる。クランプコン
デンサ(14)に充電されたエネルギは、出力側巻線(15)を
介して、スイッチング素子(6)のオン時に図示しない負
荷に回生されるので、クランプ回路による損失の増加は
ない。
の第１の実施の形態を図１に示す。第１の実施の形態で
は、スイッチング素子(6)と並列にクランプダイオード
(9)とクランプコンデンサ(14)との直列回路(11)が接続
される。クランプダイオード(9)とクランプコンデンサ
(14)との接続点と正側出力端子(3)との間に回生用巻線
(12)と第１の回生用ダイオード(13)との直列回路(10)が
接続され、入力側巻線(5)と回生用巻線(12)とが磁気的
に結合される。入力側巻線(5)と出力側巻線(15)の巻数
比はＮ1：Ｎ2であり、回生用巻線(12)の巻数はＭであ
る。図２は、図１のオートトランス(T)を詳細に示す構
成である。オートトランス(T)は、入力側巻線(5)と出力
側巻線(15)とを含む理想トランス、漏れインダクタンス
(16)及び励磁インダクタンス(17)で表わされる。図３
は、図１のスイッチング動作時の主な波形及び通電期間
を示す。図３において、Ｖ14はクランプコンデンサ(14)
の端子電圧、Ｉ13は回生用ダイオード(13)に流れる電流
を示す。図４は各動作期間の通電経路を示す。以下、図
３及び図４を用いて図２の回路動作を動作期間毎に説明
する。 ＜スイッチング素子(6)のオン時(1)＞図示しない制御回
路からスイッチング素子(6)の制御端子に制御信号が付
与されて、スイッチング素子(6)がオンすると、漏れイ
ンダクタンス(16)と励磁インダクタンス(17)の直列回路
に直流入力電圧ＶINが印加され、励磁インダクタンス(1
7)の電流Ｉ17が上昇する。 ＜スイッチング素子(6)の遮断過渡時(2')＞スイッチン
グ素子(6)がターンオフすると、漏れインダクタンス(1
6)及び励磁インダクタンス(17)に流れる電流はクランプ
ダイオード(9)を介してクランプコンデンサ(14)に流
れ、同時に、入力側巻線(5)に印加される電圧に伴っ
て、出力側巻線(15)の端子電圧が発生し、アノード電位
の上昇する整流用ダイオード(7)がオンとなる。 ＜スイッチング素子(6)の遮断時(2)＞漏れインダクタン
ス(16)に逆電圧が印加され、漏れインダクタンス(16)の
電流Ｉ16が減衰する。これに伴い、入力側巻線(5)の電
流が減少し、出力側巻線(15)の電流が上昇する。漏れイ
ンダクタンス(16)のエネルギはクランプコンデンサ(14)
に充電されるが、出力側巻線(15)を流れる電流と入力側
巻線(5)を流れる電流の差が励磁インダクタンス(17)の
電流Ｉ17よりも大きくなると、クランプダイオード(9)
が逆回復して、クランプコンデンサ(14)への充電電流が
なくなる。 ＜スイッチング素子(6)のオフ状態(3)＞励磁インダクタ
ンス(17)に蓄えられたエネルギは、直流入力端子(1)、
漏れインダクタンス(16)、入力側巻線(5)、出力側巻線
(15)及び整流用ダイオード(7)を介して正側出力端子(3)
に供給される。 ＜スイッチング素子(6)の転流過渡時(4)＞スイッチング
素子(6)がターンオンすると、出力側巻線(15)に、出力
電圧(-VOU T)が印加される。これに伴い、端子電圧(VIN+
N1×VOUT/N2)が漏れインダクタンス(16)に印加されるの
で、漏れインダクタンス(16)の電流Ｉ16は、{(VIN＋N1
×V OUT/N2)/Ls}の傾きで上昇する。漏れインダクタンス
(16)の電流Ｉ16が励磁インダクタンス(17)の電流Ｉ17よ
りも大きくなると、整流用ダイオード(7)に逆電流が流
れ、整流用ダイオード(7)が逆回復する。 ＜クランプコンデンサ(14)の放電(5)＞入力側巻線(5)に
対して入力電圧ＶINにほぼ等しいレベルの電圧が印加さ
れるので、出力側巻線(15)に対して電圧(M×VIN/N1)が
印加される。これに伴い、クランプコンデンサ(14)に蓄
積される電荷による電圧が(VOUT-M×VIN/N1)を超える場
合、クランプコンデンサ(14)に蓄積されたエネルギは回
生用巻線(12)、回生用ダイオード(13)を介して図示しな
い負荷に回生される。また、クランプコンデンサ(14)の
充電電圧Ｖ14によって、スイッチング素子(6)の端子電
圧Ｖ6の最大値を制限することができる。クランプコン
デンサ(14)に充電されたエネルギは、出力側巻線(15)を
介して、スイッチング素子(6)のオン時に図示しない負
荷に回生されるので、クランプ回路による損失の増加は
ない。
【００１７】図１の実施の形態に対して回生用巻線(12)
の巻き方向を逆にした本発明による第２の実施の形態を
図５に示す。図５の他の構成要素は、図１と同じであ
る。図６は、図５のオートトランス(T)を詳細に示す回
路図である。図７は、図５のスイッチング動作時の主な
波形及び通電期間である。図８は各期間での通電経路を
示す。以下、図７及び図８を用いて図６の回路動作を動
作期間毎に説明する。なお、スイッチング素子(6)のオ
ン時(1)、スイッチング素子(6)の遮断過渡時(2')及びス
イッチング素子(6)の遮断時(2)の動作は図３及び図４と
同一であるため、説明を省略する。 ＜スイッチング素子(6)の遮断時(3)＞回生用巻線(12)に
端子電圧ＶM＝Ｍ×(ＶOUT−ＶIN)/(Ｎ1＋Ｎ2)が励起さ
れ、クランプコンデンサ(14)の端子電圧Ｖ14が、(VOUT
−VM)以上の場合、クランプコンデンサ(14)が放電す
る。 ＜スイッチング素子(6)のオフ状態(4)＞励磁インダクタ
ンス(17)に蓄えられたエネルギは、正側入力端子(1)、
漏れインダクタンス(16)、理想トランス(Ti)、整流用ダ
イオード(7)を介して直流出力端子(3)に供給される。 ＜スイッチング素子(6)の転流過渡時(5)＞スイッチング
素子(6)がターンオンすると、入力側巻線(5)に、正の電
圧が印加され、これに伴い、回生用巻線(12)に対して電
圧が励起されるので、クランプコンデンサ(14)が若干放
電する。前記動作によって、スイッチング素子(6)の端
子電圧Ｖ6の最大値は、クランプコンデンサ(14)によっ
て制限される。クランプコンデンサ(14)に充電されたエ
ネルギは、スイッチング素子(6)のオン時に回生用巻線
(12)を介して、図示しない負荷に回生されるので、クラ
ンプ回路による損失の増加はない。
の巻き方向を逆にした本発明による第２の実施の形態を
図５に示す。図５の他の構成要素は、図１と同じであ
る。図６は、図５のオートトランス(T)を詳細に示す回
路図である。図７は、図５のスイッチング動作時の主な
波形及び通電期間である。図８は各期間での通電経路を
示す。以下、図７及び図８を用いて図６の回路動作を動
作期間毎に説明する。なお、スイッチング素子(6)のオ
ン時(1)、スイッチング素子(6)の遮断過渡時(2')及びス
イッチング素子(6)の遮断時(2)の動作は図３及び図４と
同一であるため、説明を省略する。 ＜スイッチング素子(6)の遮断時(3)＞回生用巻線(12)に
端子電圧ＶM＝Ｍ×(ＶOUT−ＶIN)/(Ｎ1＋Ｎ2)が励起さ
れ、クランプコンデンサ(14)の端子電圧Ｖ14が、(VOUT
−VM)以上の場合、クランプコンデンサ(14)が放電す
る。 ＜スイッチング素子(6)のオフ状態(4)＞励磁インダクタ
ンス(17)に蓄えられたエネルギは、正側入力端子(1)、
漏れインダクタンス(16)、理想トランス(Ti)、整流用ダ
イオード(7)を介して直流出力端子(3)に供給される。 ＜スイッチング素子(6)の転流過渡時(5)＞スイッチング
素子(6)がターンオンすると、入力側巻線(5)に、正の電
圧が印加され、これに伴い、回生用巻線(12)に対して電
圧が励起されるので、クランプコンデンサ(14)が若干放
電する。前記動作によって、スイッチング素子(6)の端
子電圧Ｖ6の最大値は、クランプコンデンサ(14)によっ
て制限される。クランプコンデンサ(14)に充電されたエ
ネルギは、スイッチング素子(6)のオン時に回生用巻線
(12)を介して、図示しない負荷に回生されるので、クラ
ンプ回路による損失の増加はない。
【００１８】図９は、入力側巻線(5)と出力側巻線(15)
とを互いに並列に接続した本発明による第３の実施の形
態を示す。図９に示す回路図では、スイッチング素子
(6)の動作タイミング、電圧及び電流、図示しない励磁
インダクタンスの電流等の動作波形は図１に示す第１の
実施の形態と同一であり、第１の実施の形態と同様に、
クランプコンデンサ(14)の充電電圧Ｖ14によってスイッ
チング素子(6)の端子電圧Ｖ6の最大値を制限することが
できる。
とを互いに並列に接続した本発明による第３の実施の形
態を示す。図９に示す回路図では、スイッチング素子
(6)の動作タイミング、電圧及び電流、図示しない励磁
インダクタンスの電流等の動作波形は図１に示す第１の
実施の形態と同一であり、第１の実施の形態と同様に、
クランプコンデンサ(14)の充電電圧Ｖ14によってスイッ
チング素子(6)の端子電圧Ｖ6の最大値を制限することが
できる。
【００１９】図１０は、直列に接続された第１の回生用
巻線(12a)と第２の回生用巻線(12b)により図１に示す回
生用巻線(12)を構成した本発明による第４の実施の形態
を示す。第２の回生用巻線(12b)は回生用スイッチング
素子(20)及び第１の回生用ダイオード(13a)を介して正
側出力端子(3)に接続される。第１の回生用巻線(12a)と
第２の回生用巻線(12b)との接続点は第２の回生用ダイ
オード(13b)を介して正側出力端子(3)に接続される。第
１の回生用巻線(12a)と第２の回生用巻線(12b)の巻数は
Ｍ1、Ｍ2であり、その他の構成は図１と同一である。第
４の実施の形態では、第１の実施の形態及び第２の実施
の形態と同様の作用・効果を生じ、更に、回生用スイッ
チング素子(20)のオン又はオフを切り替えて回生用巻線
(12)の巻数を選択することにより、{VOUT-(M1+M2)×VIN
/N1}又は(VOUT-M1×VIN/N1)の２種類からクランプコン
デンサ(14)の回生電圧（放電電圧）を選択することがで
きるので、クランプコンデンサ(14)の電圧調整によっ
て、スイッチング素子(6)の端子電圧Ｖ6の最大値を調整
できる。
巻線(12a)と第２の回生用巻線(12b)により図１に示す回
生用巻線(12)を構成した本発明による第４の実施の形態
を示す。第２の回生用巻線(12b)は回生用スイッチング
素子(20)及び第１の回生用ダイオード(13a)を介して正
側出力端子(3)に接続される。第１の回生用巻線(12a)と
第２の回生用巻線(12b)との接続点は第２の回生用ダイ
オード(13b)を介して正側出力端子(3)に接続される。第
１の回生用巻線(12a)と第２の回生用巻線(12b)の巻数は
Ｍ1、Ｍ2であり、その他の構成は図１と同一である。第
４の実施の形態では、第１の実施の形態及び第２の実施
の形態と同様の作用・効果を生じ、更に、回生用スイッ
チング素子(20)のオン又はオフを切り替えて回生用巻線
(12)の巻数を選択することにより、{VOUT-(M1+M2)×VIN
/N1}又は(VOUT-M1×VIN/N1)の２種類からクランプコン
デンサ(14)の回生電圧（放電電圧）を選択することがで
きるので、クランプコンデンサ(14)の電圧調整によっ
て、スイッチング素子(6)の端子電圧Ｖ6の最大値を調整
できる。
【００２０】図１１は、図５の回路において入力側巻線
(5)と出力側巻線(15)との間に整流用ダイオード(7)を接
続した本発明による第５の実施の形態を示す。図１１の
回路は、入力側巻線(5)と出力側巻線(15)が整流用ダイ
オード(7)を介して接続される点を除き、図５の回路と
同一である。第５の実施の形態では、入力側巻線(5)又
は出力側巻線(15)として、１次巻線と２次巻線とが分離
された汎用性のある一般的なトランスを使用することが
できるので、オートトランスを用いるよりも安く作るこ
とができる。また、出力側巻線(15)と整流用ダイオード
(7)との接続順序を入れ替えられるため、配置の自由度
が増加する。
(5)と出力側巻線(15)との間に整流用ダイオード(7)を接
続した本発明による第５の実施の形態を示す。図１１の
回路は、入力側巻線(5)と出力側巻線(15)が整流用ダイ
オード(7)を介して接続される点を除き、図５の回路と
同一である。第５の実施の形態では、入力側巻線(5)又
は出力側巻線(15)として、１次巻線と２次巻線とが分離
された汎用性のある一般的なトランスを使用することが
できるので、オートトランスを用いるよりも安く作るこ
とができる。また、出力側巻線(15)と整流用ダイオード
(7)との接続順序を入れ替えられるため、配置の自由度
が増加する。
【００２１】図１２は、出力側巻線(15)により回生用巻
線(12)の作用を生ずる本発明による第６の実施の形態を
示す。図１２では、スイッチング素子(6)をターンオフ
したとき、漏れインダクタンス(16)のエネルギはクラン
プコンデンサ(14)に移る。スイッチング素子(6)の端子
電圧Ｖ6はクランプコンデンサ(14)の端子電圧Ｖ14によ
って制限され、スイッチング素子(6)の端子電圧Ｖ6が過
大になることを防止できる。この時、クランプコンデン
サ(14)の端子電圧Ｖ14が上昇するが、スイッチング素子
(6)がオフ状態にあるときに、クランプコンデンサ(14)
の端子電圧Ｖ14は、{VIN+N1×(VOUT-VIN)/(N1+N2)}まで
放電される。従って、大きい容量のクランプコンデンサ
(14)を選べば、スイッチング素子(6)の端子電圧Ｖ6を{V
IN+N1×(VO UT-VIN)/(N1+N2)}のレベルにクランプでき
る。第６の実施の形態は、第２の実施の形態と同様の効
果を生じ、更に、出力用巻線(15)によって回生用巻線(1
2)を構成できるので、入力側巻線(5)と出力側巻線(15)
との絶縁が必要となるが、トランスの巻線数を減少し
て、回路構成を簡素化できる利点がある。
線(12)の作用を生ずる本発明による第６の実施の形態を
示す。図１２では、スイッチング素子(6)をターンオフ
したとき、漏れインダクタンス(16)のエネルギはクラン
プコンデンサ(14)に移る。スイッチング素子(6)の端子
電圧Ｖ6はクランプコンデンサ(14)の端子電圧Ｖ14によ
って制限され、スイッチング素子(6)の端子電圧Ｖ6が過
大になることを防止できる。この時、クランプコンデン
サ(14)の端子電圧Ｖ14が上昇するが、スイッチング素子
(6)がオフ状態にあるときに、クランプコンデンサ(14)
の端子電圧Ｖ14は、{VIN+N1×(VOUT-VIN)/(N1+N2)}まで
放電される。従って、大きい容量のクランプコンデンサ
(14)を選べば、スイッチング素子(6)の端子電圧Ｖ6を{V
IN+N1×(VO UT-VIN)/(N1+N2)}のレベルにクランプでき
る。第６の実施の形態は、第２の実施の形態と同様の効
果を生じ、更に、出力用巻線(15)によって回生用巻線(1
2)を構成できるので、入力側巻線(5)と出力側巻線(15)
との絶縁が必要となるが、トランスの巻線数を減少し
て、回路構成を簡素化できる利点がある。
【００２２】図１３は、図１２に示す回路において、ク
ランプダイオード(9)とクランプコンデンサ(13)との接
続点に回生用巻線(12)を接続し、回生用巻線(12)と出力
側巻線(15)との間に第１の回生用ダイオード(13a)及び
第２の回生用ダイオード(13b)を接続すると共に、第１
の回生用ダイオード(13a)と第２の回生用ダイオード(13
b)との間に一端を接続した回生用コンデンサ(21)の他端
を入力側巻線(5)と出力側巻線(15)との間に接続した本
発明による第７の実施の形態を示す。図１３では、クラ
ンプコンデンサ(14)と回生用コンデンサ(21)の容量は等
しい。図１３では、スイッチング素子(6)のターンオフ
時の電圧がクランプコンデンサ(14)の充電に伴って零か
ら徐々に上昇するので、零電圧ターンオフとなり、スイ
ッチング素子(6)に対する電気的ストレスを軽減でき
る。
ランプダイオード(9)とクランプコンデンサ(13)との接
続点に回生用巻線(12)を接続し、回生用巻線(12)と出力
側巻線(15)との間に第１の回生用ダイオード(13a)及び
第２の回生用ダイオード(13b)を接続すると共に、第１
の回生用ダイオード(13a)と第２の回生用ダイオード(13
b)との間に一端を接続した回生用コンデンサ(21)の他端
を入力側巻線(5)と出力側巻線(15)との間に接続した本
発明による第７の実施の形態を示す。図１３では、クラ
ンプコンデンサ(14)と回生用コンデンサ(21)の容量は等
しい。図１３では、スイッチング素子(6)のターンオフ
時の電圧がクランプコンデンサ(14)の充電に伴って零か
ら徐々に上昇するので、零電圧ターンオフとなり、スイ
ッチング素子(6)に対する電気的ストレスを軽減でき
る。
【００２３】図１４は、図１３の入力側巻線(5)と出力
側巻線(15)からなるオートトランスを詳細に示す回路図
である。図１５は、図１４のスイッチング動作時の主な
波形及び通電期間である。図１５において、Ｉ13a及び
Ｉ13bはそれぞれ第１の回生用ダイオード(13a)及び第２
の回生用ダイオード(13b)に流れる電流を示す。図１６
は各動作期間の通電経路を示す。以下、図１５及び図１
６を用いて図１３の回路動作を動作期間毎に説明する。 ＜スイッチング素子(6)のオン時(1)＞スイッチング素子
(6)の制御端子に制御信号が付与され、スイッチング素
子(6)がオンとなるとき、スナバコンデンサとなるクラ
ンプコンデンサ(14)の端子電圧Ｖ14は零で、回生用コン
デンサ(21)の端子電圧は、{-VIN+N1×(VOUT-VIN)/(N1+N
2)}となる。漏れインダクタンス(16)と励磁インダクタ
ンス(17)に電圧が印加され、励磁インダクタンス(17)の
電流Ｉ17が上昇する。 ＜スイッチング素子(6)のオフ時(2)＞スイッチング素子
(6)がターンオフすると、漏れインダクタンス(16)及び
励磁インダクタンス(17)に流れる電流はクランプダイオ
ード(9)を介してクランプコンデンサ(14)に流れる。ク
ランプコンデンサ(14)の充電によって制限されるスイッ
チング素子(6)の端子電圧Ｖ6は、零から緩やかに上昇す
る。 ＜スイッチング素子(6)の遮断時(3)＞スイッチング素子
(6)の端子電圧の上昇に伴い、回生用コンデンサ(21)か
ら第２の回生用ダイオード(13b)及び出力側巻線(15)を
通して電流が流れ、図示しない負荷に放電されると同時
に漏れインダクタンス(16)に逆電圧が印加されるので、
漏れインダクタンス(16)の電流Ｉ16が減衰する。 ＜スイッチング素子(6)の遮断時(4)＞漏れリアクトル(1
6)を流れる電流Ｉ16の大きさと出力側巻線(15)を流れる
電流の大きさが等しくなると、クランプダイオード(9)
が逆回復して、スイッチング素子(6)がオフとなる。 ＜スイッチング素子(6)の遮断時(5)＞回生用コンデンサ
(21)の端子電圧が正まで放電すると、整流用ダイオード
(7)に順方向電圧が印加されて導通状態になる。クラン
プコンデンサ(14)の端子電圧Ｖ14が、 Ｖ14＝{ＶIN＋Ｎ1×(ＶOUT−ＶIN)/(Ｎ1＋Ｎ2)｝ よりも高い場合、回生用巻線(12)、第１の回生用ダイオ
ード(13a)及び第２の回生用ダイオード(13b)を介して、
クランプコンデンサ(14)は Ｖ14＝{ＶIN＋Ｎ1×(ＶOUT−ＶIN)/(Ｎ1＋Ｎ2)｝ まで放電する。 ＜スイッチング素子(6)の転流時(6)＞スイッチング素子
(6)の転流に伴って、スイッチング素子(6)の端子電圧Ｖ
6が零になるため、整流用ダイオード(7)が逆回復する。 ＜スイッチング素子(6)の転流時(7)＞スイッチング素子
(6)、クランプコンデンサ(14)、回生用巻線(12)、第１
の回生用ダイオード(13a)、回生用コンデンサ(21)の経
路で共振が発生する。この共振によって、クランプコン
デンサ(14)に蓄積されたエネルギは、回生用コンデンサ
(21)に移行する。したがって、クランプコンデンサ(14)
の端子電圧Ｖ14は{VIN+N1×(VOUT-VIN)/(N1+N2)}から零
となり、回生用コンデンサ(21)の端子電圧は零から[-{V
IN+N1×(VOUT-VIN)/(N1+N2)}]となる。クランプコンデ
ンサ(14)から回生用コンデンサ(21)へのエネルギの移行
が終わると、スイッチング素子(6)がオン状態となり、
スイッチング素子(6)のオン時(1)の動作に戻る。前記動
作によって、スイッチング素子(6)の端子電圧Ｖ6は、ク
ランプコンデンサ(14)の充電によって制限され、端子電
圧Ｖ6は零から緩やかに上昇するので、ソフトスイッチ
ングとなる。クランプコンデンサ(14)に充電されたエネ
ルギは、回生用コンデンサ(21)を介して図示しない負荷
に回生されるので、スナバ回路によるエネルギ損失の増
加はない。
側巻線(15)からなるオートトランスを詳細に示す回路図
である。図１５は、図１４のスイッチング動作時の主な
波形及び通電期間である。図１５において、Ｉ13a及び
Ｉ13bはそれぞれ第１の回生用ダイオード(13a)及び第２
の回生用ダイオード(13b)に流れる電流を示す。図１６
は各動作期間の通電経路を示す。以下、図１５及び図１
６を用いて図１３の回路動作を動作期間毎に説明する。 ＜スイッチング素子(6)のオン時(1)＞スイッチング素子
(6)の制御端子に制御信号が付与され、スイッチング素
子(6)がオンとなるとき、スナバコンデンサとなるクラ
ンプコンデンサ(14)の端子電圧Ｖ14は零で、回生用コン
デンサ(21)の端子電圧は、{-VIN+N1×(VOUT-VIN)/(N1+N
2)}となる。漏れインダクタンス(16)と励磁インダクタ
ンス(17)に電圧が印加され、励磁インダクタンス(17)の
電流Ｉ17が上昇する。 ＜スイッチング素子(6)のオフ時(2)＞スイッチング素子
(6)がターンオフすると、漏れインダクタンス(16)及び
励磁インダクタンス(17)に流れる電流はクランプダイオ
ード(9)を介してクランプコンデンサ(14)に流れる。ク
ランプコンデンサ(14)の充電によって制限されるスイッ
チング素子(6)の端子電圧Ｖ6は、零から緩やかに上昇す
る。 ＜スイッチング素子(6)の遮断時(3)＞スイッチング素子
(6)の端子電圧の上昇に伴い、回生用コンデンサ(21)か
ら第２の回生用ダイオード(13b)及び出力側巻線(15)を
通して電流が流れ、図示しない負荷に放電されると同時
に漏れインダクタンス(16)に逆電圧が印加されるので、
漏れインダクタンス(16)の電流Ｉ16が減衰する。 ＜スイッチング素子(6)の遮断時(4)＞漏れリアクトル(1
6)を流れる電流Ｉ16の大きさと出力側巻線(15)を流れる
電流の大きさが等しくなると、クランプダイオード(9)
が逆回復して、スイッチング素子(6)がオフとなる。 ＜スイッチング素子(6)の遮断時(5)＞回生用コンデンサ
(21)の端子電圧が正まで放電すると、整流用ダイオード
(7)に順方向電圧が印加されて導通状態になる。クラン
プコンデンサ(14)の端子電圧Ｖ14が、 Ｖ14＝{ＶIN＋Ｎ1×(ＶOUT−ＶIN)/(Ｎ1＋Ｎ2)｝ よりも高い場合、回生用巻線(12)、第１の回生用ダイオ
ード(13a)及び第２の回生用ダイオード(13b)を介して、
クランプコンデンサ(14)は Ｖ14＝{ＶIN＋Ｎ1×(ＶOUT−ＶIN)/(Ｎ1＋Ｎ2)｝ まで放電する。 ＜スイッチング素子(6)の転流時(6)＞スイッチング素子
(6)の転流に伴って、スイッチング素子(6)の端子電圧Ｖ
6が零になるため、整流用ダイオード(7)が逆回復する。 ＜スイッチング素子(6)の転流時(7)＞スイッチング素子
(6)、クランプコンデンサ(14)、回生用巻線(12)、第１
の回生用ダイオード(13a)、回生用コンデンサ(21)の経
路で共振が発生する。この共振によって、クランプコン
デンサ(14)に蓄積されたエネルギは、回生用コンデンサ
(21)に移行する。したがって、クランプコンデンサ(14)
の端子電圧Ｖ14は{VIN+N1×(VOUT-VIN)/(N1+N2)}から零
となり、回生用コンデンサ(21)の端子電圧は零から[-{V
IN+N1×(VOUT-VIN)/(N1+N2)}]となる。クランプコンデ
ンサ(14)から回生用コンデンサ(21)へのエネルギの移行
が終わると、スイッチング素子(6)がオン状態となり、
スイッチング素子(6)のオン時(1)の動作に戻る。前記動
作によって、スイッチング素子(6)の端子電圧Ｖ6は、ク
ランプコンデンサ(14)の充電によって制限され、端子電
圧Ｖ6は零から緩やかに上昇するので、ソフトスイッチ
ングとなる。クランプコンデンサ(14)に充電されたエネ
ルギは、回生用コンデンサ(21)を介して図示しない負荷
に回生されるので、スナバ回路によるエネルギ損失の増
加はない。
【００２４】
【発明の効果】本発明によれば、クランプコンデンサの
作用によりスイッチング素子にかかる端子電圧の最大値
を低くできる。これによって、低耐圧のスイッチング素
子を使用できるので、スイッチング素子の導通損失を軽
減することができる。例えば耐圧１００Ｖ以下のＦＥＴ
では導通抵抗が数ｍΩとなるが、１５０Ｖ以上では数１
０〜１００ｍΩとなるので、導通損失が少なくなる。ま
た、クランプコンデンサのエネルギを負荷に回生できる
ので、クランプ回路は無損失となり、高効率で高い昇圧
比を確保できる非絶縁の昇圧形ＤＣ−ＤＣコンバータを
実現できる。
作用によりスイッチング素子にかかる端子電圧の最大値
を低くできる。これによって、低耐圧のスイッチング素
子を使用できるので、スイッチング素子の導通損失を軽
減することができる。例えば耐圧１００Ｖ以下のＦＥＴ
では導通抵抗が数ｍΩとなるが、１５０Ｖ以上では数１
０〜１００ｍΩとなるので、導通損失が少なくなる。ま
た、クランプコンデンサのエネルギを負荷に回生できる
ので、クランプ回路は無損失となり、高効率で高い昇圧
比を確保できる非絶縁の昇圧形ＤＣ−ＤＣコンバータを
実現できる。
【図１】 本発明による昇圧形ＤＣ−ＤＣコンバータの
第１の実施の形態を示す回路図
第１の実施の形態を示す回路図
【図２】 第１の実施の形態を詳細に示す回路図
【図３】 第１の実施の形態で発生する回路各部の動作
波形図
波形図
【図４】 第１の実施の形態の各動作期間での通電経路
【図５】 本発明による昇圧形ＤＣ−ＤＣコンバータの
第２の実施の形態を示す回路図
第２の実施の形態を示す回路図
【図６】 第２の実施の形態を詳細に示す回路図
【図７】 第２の実施の形態で発生する回路各部の動作
波形図
波形図
【図８】 第２の実施の形態の各動作期間での通電経路
【図９】 本発明による昇圧形ＤＣ−ＤＣコンバータの
第３の実施の形態を示す回路図
第３の実施の形態を示す回路図
【図１０】 本発明による昇圧形ＤＣ−ＤＣコンバータ
の第４の実施の形態を示す回路図
の第４の実施の形態を示す回路図
【図１１】 本発明による昇圧形ＤＣ−ＤＣコンバータ
の第５の実施の形態を示す回路図
の第５の実施の形態を示す回路図
【図１２】 本発明による昇圧形ＤＣ−ＤＣコンバータ
の第６の実施の形態を示す回路図
の第６の実施の形態を示す回路図
【図１３】 本発明による昇圧形ＤＣ−ＤＣコンバータ
の第７の実施の形態を示す回路図
の第７の実施の形態を示す回路図
【図１４】 第７の実施の形態を詳細に示す回路図
【図１５】 第７の実施の形態で発生する回路各部の動
作波形図
作波形図
【図１６】 第７の実施の形態の各動作期間での通電経
路
路
【図１７】 従来の昇圧形ＤＣ−ＤＣコンバータの回路
図
図
【図１８】 図１７の昇圧形ＤＣ−ＤＣコンバータの詳
細な回路図
細な回路図
【図１９】 図１７の回路の動作波形図
【図２０】 図１７の回路の各動作期間での通電経路
【図２１】 従来の昇圧形ＤＣ−ＤＣコンバータを示す
他の回路図
他の回路図
【図２２】 従来の昇圧形ＤＣ−ＤＣコンバータを示す
更に他の回路図
更に他の回路図
(1)・・正側入力端子、 (2)・・負側入力端子、 (3)
・・正側出力端子、 (4)・・負側出力端子、 (5)・・
入力側巻線、 (6)・・スイッチング素子、 (7)・・整
流用ダイオード、 (8)・・出力平滑コンデンサ、 (9)
・・クランプダイオード、 (10),(11)・・直列回路、
(12)・・回生用巻線、 (13)・・回生用ダイオード、
(13a)・・第１の回生用ダイオード、 (13b)・・第２
の回生用ダイオード、 (14)・・クランプコンデンサ、
(15)・・出力側巻線、 (16)・・漏れインダクタン
ス、 (17)・・励磁インダクタンス、 (20)・・回生用
スイッチング素子、 (21)・・回生用コンデンサ、
・・正側出力端子、 (4)・・負側出力端子、 (5)・・
入力側巻線、 (6)・・スイッチング素子、 (7)・・整
流用ダイオード、 (8)・・出力平滑コンデンサ、 (9)
・・クランプダイオード、 (10),(11)・・直列回路、
(12)・・回生用巻線、 (13)・・回生用ダイオード、
(13a)・・第１の回生用ダイオード、 (13b)・・第２
の回生用ダイオード、 (14)・・クランプコンデンサ、
(15)・・出力側巻線、 (16)・・漏れインダクタン
ス、 (17)・・励磁インダクタンス、 (20)・・回生用
スイッチング素子、 (21)・・回生用コンデンサ、
Claims (5)
- 【請求項１】 直流電力が供給される正側入力端子及び
負側入力端子と、前記正側入力端子に一端が接続された
入力側巻線と、該入力側巻線の他端と前記負側入力端子
との間に接続されたスイッチング素子と、前記入力側巻
線に磁気的に結合され且つ前記入力側巻線の一端又は他
端に接続された出力側巻線と、該出力側巻線に整流用ダ
イオードを介して接続された正側出力端子と、前記負側
入力端子に接続された負側出力端子と、前記正側出力端
子と前記負側出力端子との間に接続された出力平滑コン
デンサとを備えた昇圧形ＤＣ−ＤＣコンバータにおい
て、 前記スイッチング素子と並列にクランプダイオードとク
ランプコンデンサとの直列回路を接続し、前記クランプ
ダイオードと前記クランプコンデンサとの接続点と前記
正側出力端子との間に回生用巻線と第１の回生用ダイオ
ードとの直列回路を接続し、前記入力側巻線と前記回生
用巻線とを磁気的に結合したことを特徴とする昇圧形Ｄ
Ｃ−ＤＣコンバータ。 - 【請求項２】 前記第１の回生用ダイオードと直列に回
生用スイッチング素子を接続すると共に、前記回生用巻
線の中間端子を第２の回生用ダイオードを介して前記正
側出力端子に接続した請求項１に記載の昇圧形ＤＣ−Ｄ
Ｃコンバータ。 - 【請求項３】 直流電力が供給される正側入力端子及び
負側入力端子と、前記正側入力端子に一端が接続された
入力側巻線と、該入力側巻線の他端と前記負側入力端子
との間に接続されたスイッチング素子と、前記入力側巻
線に磁気的に結合され且つ前記入力側巻線の他端に整流
用ダイオードを介して接続された出力側巻線と、該出力
側巻線に接続された正側出力端子と、前記負側入力端子
に接続された負側出力端子と、前記正側出力端子と前記
負側出力端子との間に接続された出力平滑コンデンサと
を備えた昇圧形ＤＣ−ＤＣコンバータにおいて、 前記スイッチング素子と並列にクランプダイオードとク
ランプコンデンサとの直列回路を接続し、前記クランプ
ダイオードと前記クランプコンデンサとの接続点と前記
正側出力端子との間に回生用巻線と第１の回生用ダイオ
ードとの直列回路を接続し、前記入力側巻線と前記回生
用巻線とを磁気的に結合したことを特徴とする昇圧形Ｄ
Ｃ−ＤＣコンバータ。 - 【請求項４】 直流電力が供給される正側入力端子及び
負側入力端子と、前記正側入力端子に一端が接続された
入力側巻線と、該入力側巻線の他端と前記負側入力端子
との間に接続されたスイッチング素子と、前記入力側巻
線に磁気的に結合され且つ前記入力側巻線の他端に整流
用ダイオードを介して接続された出力側巻線と、該出力
側巻線に接続された正側出力端子と、前記負側入力端子
に接続された負側出力端子と、前記正側出力端子と前記
負側出力端子との間に接続された出力平滑コンデンサと
を備えた昇圧形ＤＣ−ＤＣコンバータにおいて、 前記スイッチング素子と並列にクランプダイオードとク
ランプコンデンサとの直列回路を接続し、前記クランプ
ダイオード及び前記クランプコンデンサの接続点と前記
整流用ダイオード及び前記出力側巻線の接続点との間に
第１の回生用ダイオードを接続したことを特徴とする昇
圧形ＤＣ−ＤＣコンバータ。 - 【請求項５】 前記第１の回生用ダイオードと直列に回
生用巻線を接続し、回生用コンデンサを介して前記整流
用ダイオードの一端に接続すると共に、第２の回生用ダ
イオードを介して前記整流用ダイオードの他端に接続し
た請求項４に記載の昇圧形ＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000027750A JP3582643B2 (ja) | 2000-02-04 | 2000-02-04 | 昇圧形ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000027750A JP3582643B2 (ja) | 2000-02-04 | 2000-02-04 | 昇圧形ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001218452A true JP2001218452A (ja) | 2001-08-10 |
| JP3582643B2 JP3582643B2 (ja) | 2004-10-27 |
Family
ID=18553279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000027750A Expired - Lifetime JP3582643B2 (ja) | 2000-02-04 | 2000-02-04 | 昇圧形ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3582643B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2865324A1 (fr) * | 2004-01-16 | 2005-07-22 | Agence Spatiale Europeenne | Convertisseur du type a decoupage a elevation de tension a phase minimum et commutateur a la masse |
| JP2009268323A (ja) * | 2008-04-29 | 2009-11-12 | New Japan Radio Co Ltd | 昇圧回路 |
| KR101069227B1 (ko) | 2010-02-25 | 2011-09-30 | 성균관대학교산학협력단 | 공진형 소프트 스위칭 부스트 컨버터 |
| KR101193309B1 (ko) | 2011-05-19 | 2012-10-19 | 삼성전기주식회사 | 부스트 컨버터 |
| JP2013021820A (ja) * | 2011-07-11 | 2013-01-31 | Fuji Electric Co Ltd | 昇降圧型コンバータ |
| KR101349906B1 (ko) * | 2013-06-27 | 2014-01-14 | 주식회사 인터엠 | 전압 클램프 승압형 부스트 컨버터 |
| WO2014011259A1 (en) * | 2012-07-11 | 2014-01-16 | Power-One, Inc. | Circuit and method for providing hold-up time in a dc-dc converter |
| KR101367953B1 (ko) | 2012-12-21 | 2014-02-26 | 삼성전기주식회사 | 부스트 컨버터 |
| US8854837B2 (en) | 2010-09-14 | 2014-10-07 | Samsung Electro-Mechanics Co., Ltd. | Boost converter for reducing voltage stress |
| JP2015008589A (ja) * | 2013-06-25 | 2015-01-15 | サンケン電気株式会社 | スイッチング電源装置 |
| KR101809099B1 (ko) * | 2010-12-27 | 2018-01-19 | 엘지디스플레이 주식회사 | 디씨-디씨컨버터 및 이를 포함하는 표시장치 |
-
2000
- 2000-02-04 JP JP2000027750A patent/JP3582643B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2865324A1 (fr) * | 2004-01-16 | 2005-07-22 | Agence Spatiale Europeenne | Convertisseur du type a decoupage a elevation de tension a phase minimum et commutateur a la masse |
| US7345893B2 (en) | 2004-01-16 | 2008-03-18 | Agence Spatiale Europeenne | Boost converter with magnetically coupled and uncoupled inductors |
| JP2009268323A (ja) * | 2008-04-29 | 2009-11-12 | New Japan Radio Co Ltd | 昇圧回路 |
| KR101069227B1 (ko) | 2010-02-25 | 2011-09-30 | 성균관대학교산학협력단 | 공진형 소프트 스위칭 부스트 컨버터 |
| US8854837B2 (en) | 2010-09-14 | 2014-10-07 | Samsung Electro-Mechanics Co., Ltd. | Boost converter for reducing voltage stress |
| KR101809099B1 (ko) * | 2010-12-27 | 2018-01-19 | 엘지디스플레이 주식회사 | 디씨-디씨컨버터 및 이를 포함하는 표시장치 |
| KR101193309B1 (ko) | 2011-05-19 | 2012-10-19 | 삼성전기주식회사 | 부스트 컨버터 |
| JP2013021820A (ja) * | 2011-07-11 | 2013-01-31 | Fuji Electric Co Ltd | 昇降圧型コンバータ |
| WO2014011259A1 (en) * | 2012-07-11 | 2014-01-16 | Power-One, Inc. | Circuit and method for providing hold-up time in a dc-dc converter |
| US9024609B2 (en) | 2012-07-11 | 2015-05-05 | Pai Capital Llc | Circuit and method for providing hold-up time in a DC-DC converter |
| KR101367953B1 (ko) | 2012-12-21 | 2014-02-26 | 삼성전기주식회사 | 부스트 컨버터 |
| JP2015008589A (ja) * | 2013-06-25 | 2015-01-15 | サンケン電気株式会社 | スイッチング電源装置 |
| KR101349906B1 (ko) * | 2013-06-27 | 2014-01-14 | 주식회사 인터엠 | 전압 클램프 승압형 부스트 컨버터 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3582643B2 (ja) | 2004-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7304461B2 (en) | DC/DC converter | |
| US6452814B1 (en) | Zero voltage switching cells for power converters | |
| US6198260B1 (en) | Zero voltage switching active reset power converters | |
| CN101578756B (zh) | 具有缓冲器的功率变换器 | |
| US7023186B2 (en) | Two stage boost converter topology | |
| EP1742340A1 (en) | Dc/dc converter | |
| JP2008141871A (ja) | 電力変換器 | |
| JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
| JP2002101655A (ja) | スイッチング電源装置 | |
| JP2001218452A (ja) | 昇圧形ｄｃ−ｄｃコンバータ | |
| JP3528920B2 (ja) | スイッチング電源装置 | |
| JP3528921B2 (ja) | スイッチング電源装置 | |
| US20060279968A1 (en) | DC/AC converter circuit and DC/AC conversion method | |
| CN215934730U (zh) | 一种高升压比的dc-dc变换器 | |
| JP2001190072A (ja) | スイッチング電源 | |
| JP3465746B2 (ja) | 直流―直流変換器 | |
| KR101595927B1 (ko) | Ｄｃ-ｄｃ컨버터 회로 | |
| JP3626114B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4577772B2 (ja) | 電流双方向レギュレータ | |
| KR102159570B1 (ko) | 컨버터 장치 및 이를 동작시키는 방법 | |
| JP2001309646A (ja) | スイッチング電源装置 | |
| JP3426070B2 (ja) | 共振形フォワードコンバータ | |
| JP2000224855A (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| Arunachalam et al. | A Soft Switched Coupled Inductor based Interleaved Buck-Boost Converter for LED Driver | |
| JPH08168240A (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040708 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040721 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3582643 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |