JP2001210985A - 素子配置方法、回路基板、および筐体 - Google Patents

Abstract

(57)【要約】 【課題】 小型で、コストの上昇を抑えられる素子配置
方法、回路基板、およびその筐体を提供する。 【解決手段】 回路基板４の上側の面には、低耐熱素子
６、８が実装され、この反対側の面には、パワートラン
ジスタ１０が実装されている。また、回路基板４の下側
にあるカバー１８は、パワートランジスタ１０に近接さ
れている。この結果、パワートランジスタ１０が発熱し
てもその大半はカバー１８に伝わり、筐体２の外部へ放
出される。放出されなかった熱も、空間１６側に放出さ
れ、低耐熱素子のある空間１４側へは、基板１２によっ
て伝わりにくいため、低耐熱素子６、８がパワートラン
ジスタ１０の熱の影響を受けにくい。従って、低耐熱素
子６、８として、温度制限の厳しくない安価なものを使
用することや、高発熱素子として、発熱量の多い安価な
ものを使用することができる。また、ヒートシンクを用
いる必要がないため、筐体２が小型ですむ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、素子を回路基板に
配置する方法、その回路基板、およびその回路基板を収
容する筐体に関する。

【０００２】

【従来の技術】エレクトロニクスの進歩に伴い、さまざ
まな素子が実装された回路基板が用いられている。こう
した素子の中には、熱の影響を受けると正常な動作がで
きなくなるもの（低耐熱素子という）や、また、通電や
稼働に伴って低耐熱素子の動作に影響する程度の熱を発
するもの（高発熱素子という）もある。

【０００３】高発熱素子からの熱が低耐熱素子に与える
影響を小さくするために、回路基板を収納する筐体にヒ
ートシンクを設け、素子等からの熱を放出しやすくした
ものがある。例えば、特開平6-310883号では更に、高発
熱素子とヒートシンク間の熱伝導を向上させるためにヒ
ートシンク空洞部にセラミック充填シリコンを用いてい
る。また、回路基板上に銅メッキ貫通穴を設けヒートシ
ンクと熱結合させることにより、高発熱素子からの熱を
ヒートシンクを通して外部に放出し、高発熱素子および
機器内部の温度上昇を抑制し、低耐熱素子の保護を行な
っている。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来技術によれば、高発熱素子と低耐熱素子が同一面上に
配置された場合、低耐熱素子の周囲温度が上昇すること
は免れない。これでは低耐熱素子の温度に対するマージ
ンは低下してしまう。また、ヒートシンクのような複雑
な構造を持つものを筐体に設けると、筐体が大型化し、
単純形状のケースの場合に比べコストは高くなる。更
に、セラミック充填シリコンによりコストが増加した
り、組みつけ手番が増加したりするといったデメリット
を発生する。

【０００５】本発明はかかる課題に鑑みなされたもの
で、請求項１に記載の素子配置方法および請求項３に記
載の回路基板は、小型で、コストの上昇も抑えられる回
路基板を提供することを目的としている。また請求項２
に記載の素子配置方法および請求項４に記載の回路基板
は、回路基板を収容する筐体の構成を簡素にすることを
目的としている。

【０００６】また更に、請求項５に記載の筐体は、請求
項２、４に記載の回路基板を収容するのに適した筐体を
提供するものである。そして請求項６に記載の筐体は、
請求項５の筐体の放熱効果を一層高めることを目的とし
ている。

【０００７】

【課題を解決するための手段及び発明の効果】かかる課
題を解決するためになされた本発明の請求項１に記載の
素子配置方法は、回路基板の一方の面に低耐熱素子を配
置し、他方の面に高発熱素子が配置されるように決定す
る。ここで低耐熱素子としては、アルミ電解コンデン
サ、マイクロコンピュータ等が挙げられる。また、高発
熱素子は、これらの低耐熱素子の動作に影響を与える程
度の発熱をする素子であり、パワートランジスタなどが
挙げられる。

【０００８】基板自体は、一般に熱伝導率が低いため、
このように高発熱素子と低耐熱素子（以下、両素子とも
言う）とを異なる面に配置すると、こうした配慮をせず
に配置した場合に比べ、高発熱素子が配置された側の面
はより高温になるが、低耐熱素子が配置された側の面は
低温になる。

【０００９】従って、請求項１に記載の素子配置方法に
よれば、低耐熱素子が高発熱素子により正常な動作をし
なくなるのを防止することができる。またこれにより、
低耐熱素子として、温度制限の厳しくない安価なものを
使用することや、高発熱素子として、発熱量の多い安価
なものを使用することができる。また、前記従来技術の
ようにヒートシンクを用いる必要がないため、筐体が小
型ですむし、セラミック充填シリコンを用いる必要もな
いため、コストを更に削減することができる。

【００１０】なお、低耐熱素子を配置してから高発熱素
子を配置するかのように記載したが、これは両素子の位
置関係を表現する都合からこのような記載になっている
過ぎず、結果として、請求項１に記載の素子配置方法に
より配置した回路基板と同じ位置関係になる配置方法で
あれば、配置の手順を変えても前記と同じ効果を得られ
るのは明らかである。そして、両素子の基板への実装は
この順序でなくともよい。

【００１１】また請求項２に記載の素子配置方法では、
他方の面に複数の高発熱素子を互いに接近した状態で配
置する。こうすると、請求項６に記載の筐体を簡素に構
成することができる（詳しくは後述）。なお請求項３、
４に記載の回路基板は、それぞれ請求項１、２の素子配
置方法にて構成された回路基板であるため、前記と同様
の効果を奏するものとなる。

【００１２】請求項５に記載の筐体は、略箱状の筐体で
あって、請求項３または４に記載の回路基板を収容した
際に、他方の面（つまり高発熱素子が実装された側の
面）に対向する当該筐体の面（以下、対向面と言う）
を、高発熱素子に近接させている。このような請求項５
に記載の筐体によれば、高発熱素子から発せられた熱
が、近接された対向面へ効率よく伝播し、外部に放出さ
れるので、放熱性を高めることができる。

【００１３】請求項６に記載の筐体においては、前記対
向面が、この筐体に収容される回路基板に配置された高
発熱素子の位置に対応した箇所が外側に膨らんでいる。
この筐体に請求項３または４に記載の回路基板を収容す
ると、前記膨らんだ箇所にて高発熱素子を囲いこむ。こ
うすると対向面は、高発熱素子の側面からも熱の伝播を
受けることになるので、放熱性を一層高めることができ
る。

【００１４】なお、高発熱素子が多数実装された回路基
板を収容する場合に、高発熱素子の数に合わせて前記膨
らんだ箇所を形成すると、対向面の形状が複雑化し、筐
体の製造コストが上がる可能性がある。こうした場合に
は請求項４に記載の回路基板のように、高発熱素子を互
いに接近配置しておけば、形成する前記膨らんだ箇所の
数を削減できるので、対向面の形状が複雑化するのを防
止できる。

【００１５】

【発明の実施の形態】以下に本発明の一実施の形態を図
面と共に説明する。 ［実施の形態１］図１（ａ）は本発明を適用した筐体２
および回路基板４の断面図である。回路基板４の本図に
おいて上側の面には、マイクロコンピュータ６、アルミ
電解コンデンサ８などの熱に弱い素子（本発明の低耐熱
素子に相当）が実装されている。この反対側の面には、
発熱量の大きいパワートランジスタ１０（本発明の高発
熱素子に相当）が２個実装されている。

【００１６】このような回路基板４を箱状の筐体２に収
めると、筐体２内の空間が回路基板４の基板１２によっ
て２つに分けられる。そして低耐熱素子は一方の空間１
４に属し、パワートランジスタ１０は他方の空間１６に
属する。また、回路基板４の本図において下側にあるカ
バー１８（対向面に相当）は、パワートランジスタ１０
に近接した状態となる。

【００１７】この結果、パワートランジスタ１０が発熱
してもその大半はカバー１８に伝わり、筐体２の外部へ
放出される。また、外部に放出されなかった熱も、空間
１６側に放出され、マイクロコンピュータ６やアルミ電
解コンデンサ８のある空間１４側へは、熱伝導率の低い
基板１２によって伝わりにくいので、これらの低耐熱素
子がパワートランジスタ１０からの熱の影響を受けにく
くなる。従って、低耐熱素子として、温度制限の厳しく
ない安価なものを使用することや、高発熱素子として、
発熱量の多い安価なものを使用することができる。ま
た、前記従来技術のようにヒートシンクを用いないの
で、筐体２が小型ですむし、セラミック充填シリコンを
用いないので、コストを更に削減することができる。

【００１８】［実施の形態２］図１（ｂ）は本発明の他
の実施形態を示す断面図である。なお、この実施形態は
図１（ａ）と共通点が多いため、混乱を招かない限り共
通の構成については同じ符号を付した。また、説明も相
違点を中心に行なう。この実施形態では筐体２の下側に
あるカバー２２（対向面に相当）の、パワートランジス
タ１０が位置する箇所２４を外側に膨らませ、パワート
ランジスタ１０を囲いこむようにしている（つまり、パ
ワートランジスタ１０の手前側と奥側も箇所２４の周壁
２６にて囲まれている）。

【００１９】こうすると、パワートランジスタ１０の側
方から発せられる熱も箇所２４の周壁２６に伝わり、筐
体２の外部へ放出される。従って、一層優れた放熱効果
を持ったものとなる。また、２個のパワートランジスタ
１０が互いに接近して配置されているため、図１（ｂ）
のような箇所２４をカバー２２に形成してもカバー２２
が複雑な形状にならず、カバー２２、ひいては筐体２の
コストアップを防止することができる。

【００２０】［その他］以上、本発明を適用した実施形
態について説明してきたが、本発明はこれらの実施形態
に何等限定されるものではなく様々な態様で実施しう
る。例えば、低耐熱素子としてマイクロコンピュータ
６、アルミ電解コンデンサ８、高発熱素子としてパワー
トランジスタ１０を例示したが、これ以外の低耐熱素子
や高発熱素子を必要とする回路基板や、その回路基板を
収容する筐体に適用してももちろん構わない。

【００２１】また前記のような素子の配置をすると、表
面実装部品（ＳＭＤ（Surface Mount Device）とも言
う）とリード付き部品（ＴＨＤ（Through Hall Device
）とも言う）とを基板１２の同じ面に実装する必要に
迫られる可能性がある。こうした場合には、ＳＭＤとＴ
ＨＤをそれぞれその面において集中して配置したり、更
に溶融半田に素子自体が接触しても構わない素子につい
てはＴＨＤが配置された面の裏側にも配置（この詳細に
ついては特開平6-199826号を参照）したりすることによ
り対応するとよい。

【図面の簡単な説明】

【図１】 本発明を適用した筐体および回路基板の断面
図である。

【符号の説明】

２…筐体 ４…回路基板 ６…マイクロコンピュータ ８…アルミ電解コンデンサ １０…パワートランジスタ １２…基板 １４、１６…空間 １８、２２…カバー ２６…周壁

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 俊樹 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5E322 AA03 AA11 AB11 CA03 CA05

Claims (6)

【特許請求の範囲】
1. 【請求項１】 略箱状の筐体に収容される回路基板の表
   裏両面に素子の配置を決定する素子配置方法であって、 前記回路基板の一方の面に耐熱性の低い素子である低耐
   熱素子が配置され、 前記回路基板の他方の面に前記低耐熱素子の動作に影響
   を与える程度の発熱をする素子である高発熱素子が配置
   されるように決定することを特徴とする素子配置方法。
2. 【請求項２】 前記回路基板の他方の面に複数の前記高
   発熱素子が互いに接近した状態で配置されるように決定
   することを特徴とする請求項１に記載の素子配置方法。
3. 【請求項３】 略箱状の筐体に収容される表裏両面に素
   子が実装される回路基板であって、 当該回路基板の一方の面に耐熱性の低い素子である低耐
   熱素子が配置され、 当該回路基板の他方の面に前記低耐熱素子の動作に影響
   を与える程度の発熱をする素子である高発熱素子が配置
   されたことを特徴とする回路基板。
4. 【請求項４】 前記高発熱素子が複数配置され、且つ該
   複数の高発熱素子が互いに接近した状態で前記他方の面
   に配置されたことを特徴とする請求項３に記載の回路基
   板。
5. 【請求項５】 請求項３または４に記載の回路基板を収
   容する略箱状の筐体であって、 前記他方の面に対向する当該筐体の面を、前記高発熱素
   子に近接させたことを特徴とする筐体。
6. 【請求項６】 前記他方の面に対向する当該筐体の面
   が、 前記高発熱素子の配置に対応して外側に膨らんだ箇所を
   有し、該箇所により前記高発熱素子を囲いこむ形状にさ
   れたことを特徴とする請求項５に記載の筐体。