JP2001202101A - 二重化制御システムおよびそのプログラムメンテナンス方法 - Google Patents

Abstract

(57)【要約】 【課題】 プラント運転を継続するのに支障を与えるこ
とのないように、プラント運転中において簡便かつ容易
にオンラインでプログラムのメンテナンスを行うことが
可能な二重化制御装置およびそのプログラムメンテナン
ス方法を提供すること。 【解決手段】 二重化制御装置と、二重化制御装置に接
続された模擬試験装置と、二重化制御装置と模擬試験装
置とに接続された専用保守装置とを有し、二重化制御装
置は、いずれか一方が前記プラント制御のための常用系
となり他方が待機系となる２系統のＣＰＵ系と、２系統
のＣＰＵ系と接続されプラントとの間でプラント制御の
ためのデータをやり取りするプロセス入出力装置とを具
備し、模擬試験装置は、プラント制御の新プログラムを
実行し、専用保守装置は、プラント制御のプログラムを
新プログラムに置き替える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば発電プラン
トのようなプラントの運転を２系統の同一プログラムで
制御する二重化制御システムおよびそのプログラムメン
テナンス方法に係り、特に、容易にプラント運転中にお
いてオンラインでプログラムのメンテナンスを行うこと
が可能な二重化制御システムおよびそのプログラムメン
テナンス方法に関する。

【０００２】

【従来の技術】従来の二重化制御装置について図１５を
参照して説明する。同図は、従来の二重化制御装置によ
るプラントの制御構成を示すブロック構成図である。

【０００３】同図に示すように、この制御構成は、二重
化制御装置１、プラント４、専用保守装置２、バックア
ップ用操作装置５からなる。

【０００４】二重化制御装置１には、ＣＰＵ−Ａ系（常
用側）６とＣＰＵ−Ｂ系（待機側）７とがあり、それぞ
れ、同一のプログラム８を実行する。この実行は、二重
化制御装置１内のプロセス入出力装置（ＰＩＯ）３を介
しプラント４からデータが入力されることによる制御演
算を含む。また、演算結果による制御は、図示のよう
に、ＣＰＵ−Ａ系６のみから二重化制御装置１内のプロ
セス入力装置（ＰＩＯ）３を介しプラント４に対してな
される。

【０００５】専用保守装置２は、二重化制御装置１と接
続されＣＰＵ−Ａ系６とＣＰＵ−Ｂ系７で実行されるプ
ログラム８の保守を行う。

【０００６】バックアップ用操作装置５は、ＣＰＵ−Ａ
系６とＣＰＵ−Ｂ系７の両系ともに機能ダウンした場合
に、プラント４が停止するのを防止するためのまた安全
に停止させるための操作を行う操作端を有する装置の集
合体である。

【０００７】このような二重化制御装置では、ＣＰＵ−
Ａ系６とＣＰＵ−Ｂ系７で実行されるプログラム８が同
一の場合にのみ二重化制御装置として機能する。したが
って、プラント４の運転中にプログラム８を変更しよう
とする場合には、その変更は、プラント４の運転を継続
するのに支障のない部分に限られる。これは、変更する
部分の制御を一時的に両系ともに停止させる必要がある
からである。

【０００８】また、プラント４の運転中におけるパラメ
ータ調整は、プラント４に重大な影響が生じないよう、
パラメータ調整により影響の出るプラント４への制御出
力に何らかの制限を加える仮処置（別のパラメータの変
更等）を行ってから実行する。

【０００９】さらに、ＣＰＵ−Ａ系６とＣＰＵ−Ｂ系７
の両系ともに機能ダウンした場合には、プロセス入出力
装置３がプラント４の運転継続に必要な出力を保持し、
そののちバックアップ用操作装置５が直接プラント４か
らデータの入力を受けこれによりプラント４の操作を行
う。

【００１０】

【発明が解決しようとする課題】したがって、このよう
な二重化制御装置では、上記のように、プラント運転中
のプログラム変更は、その変更箇所によるプラント制御
を一時的に両系とも停止させる必要があるため、変更可
能な箇所がプラント運転継続に支障のない部分に限定さ
れてしまうという問題があった。

【００１１】また、プラント運転中のパラメータ調整
は、プラントに重大な影響を与えるのを防止するため、
調整実施前に調整者の判断により、その影響を受けそう
な制御出力に対して、プラントへ悪影響を与えないよう
に出力制限を加える必要がある。このような仮処置（別
のパラメータの変更等何らか処置）は、プラントの規模
が大きくなるほどその箇所が増加し、管理が困難化し、
メンテナンスにかかる時間も膨大となるので、プラント
の運転そのものに支障を与える可能性があった。

【００１２】また、バックアップ用操作装置は、プラン
トの規模が大きくなるにつれ、操作端の数が増加しこれ
に応じてバックアップ用操作装置の規模も大きくなるの
で、費用が増大するという問題があった。

【００１３】本発明は、このような状況を考慮してなさ
れたもので、プラントの運転を２系統の同一プログラム
で制御する二重化制御装置およびそのプログラムメンテ
ナンス方法において、特に、プラント運転を継続するの
に支障を与えることのないように、プラント運転中にお
いて簡便かつ容易にオンラインでプログラムのメンテナ
ンスを行うことが可能な二重化制御装置およびそのプロ
グラムメンテナンス方法を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る二重化制御システムは、二重化制御装
置と、前記二重化制御装置に接続された模擬試験装置
と、前記二重化制御装置と前記模擬試験装置とに接続さ
れた専用保守装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる２
系統のＣＰＵ系と、前記２系統のＣＰＵ系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記模擬試験
装置は、前記プラント制御の新プログラムを実行する手
段を具備し、前記専用保守装置は、前記プラント制御の
プログラムを前記新プログラムに置き替える手段を具備
することを特徴とする（請求項１）。

【００１５】模擬試験装置による試験は、新プログラム
の確認試験であり二重化制御装置と接続されることで実
際のプラント運転に応じてその結果が確認され、また、
専用保守装置と二重化制御装置とが接続されることで新
プログラムの置き換えがされる。

【００１６】また、本発明に係る二重化制御システム
は、二重化制御装置と、前記二重化制御装置に接続され
た模擬試験装置と、前記二重化制御装置と前記模擬試験
装置とに接続された専用保守装置とを有し、前記二重化
制御装置は、プラント制御のプログラムを実行しいずれ
か一方が前記プラント制御のための常用系となり他方が
待機系となる２系統のＣＰＵ系と、前記２系統のＣＰＵ
系と接続されプラントとの間で前記プラント制御のため
のデータをやり取りするプロセス入出力装置とを具備
し、前記模擬試験装置は、前記２系統のＣＰＵ系の待機
側と接続され前記プラント制御のためのデータのうち前
記プラントからの出力データをオンラインで取得する手
段と、前記取得された出力データにより前記プラント制
御の新プログラムを実行する手段とを具備し、前記専用
保守装置は、前記実行された新プログラムの結果と前記
待機側のＣＰＵ系により前記実行されたプログラムの結
果とを比較する手段と、前記比較された結果が所望の結
果である場合に前記新プログラムの前記待機側のＣＰＵ
系へのダウンロードを指示する手段と、前記２系統のＣ
ＰＵ系の常用権を切り替えることを指示する手段と、前
記ダウンロードされた新プログラムを他方のＣＰＵ系に
書き込むことを指示する手段とを具備することを特徴と
する（請求項２）。

【００１７】専用保守装置からの操作で制御装置からオ
ンラインでプロセス計測値（伝送入力値）を模擬試験用
装置に転送する。その入力値を用いて新しい全プログラ
ムを模擬試験し、その出力状態を専用保守装置に取り込
み、また制御装置から現在制御中のプログラムの状態を
専用保守装置に取り込んで互いの演算状態を比較して新
しいプログラムとの相違を確認する。確認後制御装置の
現在制御中のプログラムを新しい全プログラムに置き換
えて、新しいプログラムでプラントを制御する。

【００１８】また、本発明に係る二重化制御システム
は、前記プログラムおよび前記新プログラムは、分割可
能な複数の部分からなりその対応する部分同士での可換
性を有し、前記専用保守装置は、前記新プログラムとし
て、その分割可能な一部分を前記待機側のＣＰＵ系へダ
ウンロードすることを指示し、前記ダウンロードされた
新プログラムとして、その分割可能な一部分を他方のＣ
ＰＵ系に書き込むことを指示するものであることを特徴
とする（請求項３）。

【００１９】専用保守装置からの操作で制御装置からオ
ンラインでプロセス計測値（伝送入力値）を模擬試験用
装置に転送する。その入力値を用いて一部変更したプロ
グラムを模擬試験し、その出力状態を専用保守装置に取
り込み、また制御装置から現在制御中のプログラムの状
態を専用保守装置に取り込んで互いの演算状態を比較
し、一部変更したプログラムとの相違を確認する。制御
装置の現在制御中の該当する部分のプログラムの、分割
されたプログラムの変更対象となる部分のみの置き換え
となり、瞬時に書き換えられプラントを制御する。

【００２０】また、本発明に係る二重化制御システム
は、二重化制御装置と、前記二重化制御装置に接続され
た制御装置と、前記二重化制御装置に接続された専用保
守装置とを有し、前記二重化制御装置は、プラント制御
のプログラムを実行しいずれか一方が前記プラント制御
のための常用系となり他方が待機系となり得る２系統の
ＣＰＵ系と、前記２系統のＣＰＵ系と接続されプラント
との間で前記プラント制御のためのデータをやり取りす
るプロセス入出力装置とを具備し、前記制御装置は、前
記プラント制御のプログラムを実行し得るＣＰＵ系を具
備し、前記専用保守装置は、前記２系統のＣＰＵ系と前
記ＣＰＵ系のうちいずれかの二つのＣＰＵ系を前記プラ
ント制御の常用系と待機系として選択する手段を具備す
ることを特徴とする（請求項４）。

【００２１】プラント運転中のプログラム変更時および
二重化制御装置の片系がダウンした場合に、別の制御装
置にプログラムをコピーし、その別の制御装置を二重化
制御装置の待機系として利用することにより、二重化で
のプラントの運転を継続する。また、本発明に係る二重
化制御システムは、互いに接続され得る複数の二重化制
御装置と、前記複数の二重化制御装置に接続された専用
保守装置とを有し、前記複数の二重化制御装置は、プラ
ント制御のプログラムを実行しいずれか一方が前記プラ
ント制御のための常用系となり他方が待機系となり得る
２系統のＣＰＵ系と、前記２系統のＣＰＵ系と接続され
プラントとの間で前記プラント制御のためのデータをや
り取りするプロセス入出力装置とをそれぞれ具備し、前
記専用保守装置は、任意の前記二重化制御装置のＣＰＵ
系から前記プラント制御のためのプログラムを取得し保
持する手段と、前記保持されたプログラムを任意の前記
二重化制御装置のＣＰＵ系に書き込む手段と、前記書き
込まれたプログラムを実行するＣＰＵ系による前記プラ
ント制御のためのデータを任意の前記プロセス入出力装
置に導くよう指示する手段とを具備することを特徴とす
る（請求項５）。

【００２２】プラント運転中のプログラム変更時および
二重化制御装置の片系がダウンした場合に、専用保守装
置のプログラム保存用のメモリにプログラムをコピー
し、残った片系がダウンした場合に、前記メモリから別
の二重化制御装置の待機系にプログラムをコピーし、両
系ダウンまたは両系使えない場合の二重化制御装置に代
わり制御を行うことにより、プラントの運転を継続す
る。

【００２３】また、本発明に係る二重化制御システム
は、二重化制御装置と、前記二重化制御装置に接続され
た簡易操作用装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる２
系統のＣＰＵ系と、前記２系統のＣＰＵ系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記簡易操作
用装置は、前記プロセス入出力装置が有する前記プラン
ト制御のためのデータを取得する手段と、前記取得され
たデータにより前記プラントを操作するデータを生成す
る手段と、前記生成されたデータを前記プロセス入出力
装置または前記ＣＰＵ系に書き写す手段とを具備するこ
とを特徴とする（請求項６）。

【００２４】制御装置に接続されたプラントに対して入
出力を行うプロセス入出力装置と、例えばモニタ装置と
操作器本体を組み合わせた簡易操作用装置と、このプロ
セス入出力装置と制御装置にそれぞれ接続された操作器
本体と、プロセス入出力装置から入出力値を読み込んだ
操作器本体とモニタ装置とを接続することでアナログま
たは２値からなる出力値を操作する。

【００２５】また、本発明に係る二重化制御システム
は、二重化制御装置と、前記二重化制御装置に接続され
た簡易操作用装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる２
系統のＣＰＵ系と、前記２系統のＣＰＵ系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記簡易操作
用装置は、前記２系統のＣＰＵ系が機能ダウンしたとき
に前記プロセス入出力装置に保持された前記プラント制
御のためのデータをアナログ値として取得する手段と、
前記取得されたデータを保持する手段と、前記プロセス
入出力装置を経由して前記プラント制御のためのデータ
のうち前記プラントからの出力データをアナログ値とし
て取得して更新する手段と、前記更新された出力データ
を監視しながら前記プラントを操作するためのデータを
生成する手段と、前記生成されたデータを前記プロセス
入出力装置に書き込む手段とを具備することを特徴とす
る（請求項７）。

【００２６】制御装置の二重化がダウンした時に、ダウ
ンする直前のアナログ入出力値をプロセス入出力装置で
保持しておき、簡易操作用装置の許可指令でプラントか
ら上がってくるプロセス入出力装置のアナログ入力値を
更新し、プロセス入出力装置から簡易操作用装置にその
アナログ入出力値を読み込ませ、読み込んだアナログ入
出力値をモニタ装置で監視しながら簡易操作用装置の各
アナログ操作端パネルで各アナログ出力値を操作し、簡
易操作用装置で書込み許可を与えてこの各アナログ出力
値をプロセス入出力装置に書込み、そしてプラントに指
令を出力する。また、バックアップとしてダウンする直
前の各アナログ入出力値を操作器本体に保存しておく。

【００２７】また、本発明に係る二重化制御システム
は、二重化制御装置と、前記二重化制御装置に接続され
た簡易操作用装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる２
系統のＣＰＵ系と、前記２系統のＣＰＵ系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記簡易操作
用装置は、前記プロセス入出力装置が有する前記プラン
ト制御のためのデータを取得する手段と、前記取得され
たデータにより前記プラントを操作するデータを生成す
る手段と、前記生成されたデータの監視によりこれを前
記２系統のＣＰＵ系が機能ダウンから復帰したときに前
記ＣＰＵ系に書き写すことの許可を与える手段と、前記
生成されたデータを前記許可に基づき前記ＣＰＵ系に書
き写す手段とを具備し、前記二重化制御装置は、さら
に、前記書き写されたデータに基づき前記プラント制御
のためのデータを発生することを特徴とする（請求項
８）。

【００２８】二重化がダウンから復帰後、例えばモニタ
装置で監視しながら簡易操作用装置から復帰した制御装
置にアナログ出力値の書き換え許可を与えて、プロセス
入出力装置に接続されている簡易操作用装置から、制御
に用いているアナログ出力値を該当する前記制御装置の
エリアに書込み、制御装置がそのアナログ出力値にトラ
ッキングする。

【００２９】また、本発明に係る二重化制御システム
は、二重化制御装置と、前記二重化制御装置に接続され
た簡易操作用装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる２
系統のＣＰＵ系と、前記２系統のＣＰＵ系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記簡易操作
用装置は、前記２系統のＣＰＵ系が機能ダウンしたとき
に前記プロセス入出力装置に保持された前記プラント制
御のための２値からなるデータを取得する手段と、前記
取得されたデータを保持する手段と、前記プロセス入出
力装置を経由して前記プラント制御のためのデータのう
ち前記プラントからの２値からなる出力データを取得し
て更新する手段と、前記更新された出力データを監視し
ながら前記プラントを操作するための２値からなるデー
タを生成する手段と、前記生成されたデータを前記プロ
セス入出力装置に書き込む手段とを具備することを特徴
とする（請求項９）。

【００３０】制御装置の二重化がダウンした時に、ダウ
ンする直前の２値からなる入出力値をプロセス入出力装
置で保持しておき、簡易操作用装置の許可指令でプラン
トから上がってくるプロセス入出力装置の２値からなる
入力値を更新する。プロセス入出力装置から簡易操作用
装置にその２値からなる入出力値を読み込ませ、読み込
んだ入出力値をモニタ装置で監視しながら簡易操作用装
置の各ディジタル操作端パネルで各出力値を操作し、簡
易操作用装置から書込み許可を与えてこの各出力値をプ
ロセス入出力装置に書込み、プラントに指令を出力す
る。また、バックアップとしてダウンする直前の２値か
らなる各入出力値を操作器本体に保存しておく。

【００３１】また、本発明に係る二重化制御システム
は、二重化制御装置と、前記二重化制御装置に接続され
た簡易操作用装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる２
系統のＣＰＵ系と、前記２系統のＣＰＵ系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記簡易操作
用装置は、前記プロセス入出力装置が有する前記プラン
ト制御のためのデータを取得する手段と、前記取得され
たデータにより前記プラントを操作する２値からなるデ
ータを生成する手段と、前記生成されたデータの監視に
よりこれを前記２系統のＣＰＵ系が機能ダウンから復帰
したときに前記ＣＰＵ系に書き写すことの許可を与える
手段と、前記生成されたデータを前記許可に基づき前記
ＣＰＵ系に書き写す手段とを具備し、前記二重化制御装
置は、さらに、前記書き写されたデータに基づき前記プ
ラント制御のためのデータを発生することを特徴とする
（請求項１０）。

【００３２】二重化がダウンから復帰後、モニタ装置で
監視しながら簡易操作用装置から復帰した制御装置に２
値からなる出力値の書き換え許可を与える。プロセス入
出力装置に接続されている簡易操作用装置から、制御に
用いていた２値からなる出力値を該当する制御装置のエ
リアに書込み、制御装置がその出力値にトラッキングす
る。

【００３３】また、本発明に係る二重化制御システムの
プログラムメンテナンス方法は、プラント運転を行う二
重化制御システムにおいて、２つのＣＰＵ系が有する前
記プラント運転に関するパラメータを所定の格納部位に
保存するとともに前記２つのＣＰＵ系の出力値に制限を
設定し、前記パラメータに代えて新パラメータを前記２
つのＣＰＵ系に与え、前記与えられた新パラメータによ
る前記２つのＣＰＵ系の出力値が前記制限に収まる場合
には前記制限を解除して前記新パラメータによる前記プ
ラント運転を継続し、前記与えられた新パラメータによ
る前記２つのＣＰＵ系の出力値が前記制限に達する場合
には前記所定の部位に保存されたパラメータを前記２つ
のＣＰＵ系に与え戻すことを特徴とする（請求項１
１）。

【００３４】プラント運転中の制御パラメータ変更時に
アナログ出力に制限値を設けるため、プラントに対して
望ましくない影響を与えるのを防ぐことができるととも
に、変更前のパラメータを保存しておくことにより、制
限値に達した場合には、変更前のパラメータに戻すこと
ができる。また、本発明に係る二重化制御システムは、
プラント運転を行う二重化制御システムにおいて、２つ
のＣＰＵ系のうち常用のものの出力値に制限を設定し、
前記常用のＣＰＵ系が有する前記プラント運転に関する
パラメータに代えて新パラメータを前記常用のＣＰＵ系
に与え、前記与えられた新パラメータによる前記常用の
ＣＰＵ系の出力値が前記制限に収まる場合には前記制限
を解除するとともに前記新パラメータを前記２つのＣＰ
Ｕ系のうち待機のものにも与えて前記新パラメータによ
る前記プラント運転を継続し、前記与えられた新パラメ
ータによる前記常用のＣＰＵ系の出力値が前記制限に達
する場合には前記２つのＣＰＵ系の常用権を切り替える
とともに新たに常用になったＣＰＵ系が有する前記プラ
ント運転に関するパラメータを他方のＣＰＵ系に複写す
ることを特徴とする（請求項１２）。

【００３５】プラント運転中の制御パラメータ変更時に
アナログ出力に制限値を設けるため、プラントに対して
望ましくない影響を与えるのを防ぐことができるととも
に、変更前のパラメータが二重化制御装置の片系に残っ
ているため、制限値に達した場合には、変更前のパラメ
ータに戻すことができる。また、本発明に係る二重化制
御システムは、プラント運転を行う二重化制御システム
において、２つのＣＰＵ系のうち待機のものの出力値に
制限を設定するとともに前記待機のＣＰＵ系が有する前
記プラント運転のためのプログラムに代えて新プログラ
ムを前記待機のＣＰＵ系に与え、前記与えられた新プロ
グラムにより前記待機のＣＰＵ系の模擬試験を実施し、
前記実施された模擬試験における出力値が前記制限に収
まる場合には模擬試験を終了するとともに前記２つのＣ
ＰＵ系の常用権を切り替えて前記プラント運転を行い、
新たに常用になったＣＰＵ系の前記プラント運転におけ
る出力値が前記制限に収まる場合には前記制限を解除す
るとともに前記新プログラムを他方のＣＰＵ系に複写し
て前記新プログラムによる前記プラント運転を継続し、
前記実施された模擬試験における出力値が前記制限に達
する場合には模擬試験を終了するとともに前記制限を解
除して前記２つのＣＰＵ系のうち常用のものが有するプ
ログラムを前記待機のＣＰＵ系に複写し、新たに常用に
なったＣＰＵ系の前記プラント運転における出力値が前
記制限に達する場合には前記２つのＣＰＵ系の常用権を
切り替え戻すとともに前記制限を解除して前記２つのＣ
ＰＵ系のうち常用のものが有するプログラムを前記待機
のＣＰＵ系に複写することを特徴とする（請求項１
３）。

【００３６】プラント運転中のプログラム変更時にアナ
ログ出力に制限値を設けるため、プラントに対して望ま
しくない影響を与えるのを防ぐことができるとともに、
変更前のプログラムが二重化制御装置の片系に残ってい
るため、制限値に達した場合には、変更前のプログラム
に戻すことができる。また、本発明に係る二重化制御シ
ステムは、プラント運転を行う二重化制御システムにお
いて、２つのＣＰＵ系のうち待機のものの２値からなる
出力値を保持するとともに前記待機のＣＰＵ系が有する
前記プラント運転のためのプログラムに代えて新プログ
ラムを前記待機のＣＰＵ系に与え、前記２つのＣＰＵ系
の常用権を切り替えて前記プラントの運転を行い、新た
に常用になったＣＰＵ系の前記プラント運転が正常の範
囲になる場合には前記保持を解除するとともに前記新プ
ログラムを他方のＣＰＵ系に複写して前記新プログラム
による前記プラント運転を継続し、新たに常用になった
ＣＰＵ系の前記プラント運転が正常の範囲を超える場合
には前記２つのＣＰＵ系の常用権を切り替え戻すととも
に前記保持を解除して前記２つのＣＰＵ系のうち常用の
ものが有するプログラムを前記待機のＣＰＵ系に複写す
ることを特徴とする（請求項１４）。

【００３７】プラント運転中のプログラム変更時に２値
からなる出力を保持し、プラントの運転を調整員が確認
できるため、プラントに対して望ましくない影響を与え
るのを防ぐことができるとともに、変更前のプログラム
が二重化制御装置の片系に残っているため、調整員が望
ましくないと判断した場合には、変更前のプログラムに
戻すことができる。

【００３８】

【発明の実施の形態】以下、本発明の実施形態を、図面
を参照しながら説明する。

【００３９】（第１の実施形態）図１は、本発明による
二重化制御システムの第１の実施形態を説明するための
ブロック構成図である。

【００４０】同図に示すように、この実施形態の構成
は、制御装置１０、プラント１９、専用保守装置１６に
加え模擬試験装置１４を含み、バックアップ用操作装置
はない。

【００４１】制御装置１０には、ＣＰＵ−Ａ系（常用／
待機）１１とＣＰＵ−Ｂ系（待機／常用）１２とがあ
り、それぞれ、通常は同一のプログラム１１１を実行す
る。この実行は、制御装置１０内のプロセス入出力装置
（ＰＩＯ）１３を介しプラント１９からデータが入力さ
れることによる制御演算を含む。また、演算結果による
制御は、図示のようにＣＰＵ−Ａ系１１とＣＰＵ−Ｂ系
１２のいずれか（この図ではＣＰＵ−Ａ系１１）のみか
ら制御装置１０内のプロセス入力装置（ＰＩＯ）１３を
介しプラント１９に対してなされる。

【００４２】専用保守装置１６は、制御装置１０および
模擬試験装置１４と接続され、ＣＰＵ−Ａ系１１とＣＰ
Ｕ−Ｂ系１２で実行されるプログラム１１１の保守を行
う。

【００４３】模擬試験装置１４は、制御装置１０内のＣ
ＰＵ−Ｂ系１２および専用処理装置１６と接続され、新
しいプログラムの試験を行う。

【００４４】ここで、プラント１９運転中に現在その制
御に用いられているプログラム１１１を変更する場合の
操作について説明する。

【００４５】まず、専用保守装置１６に保持された新し
い全プログラム１１５（プログラム１１１にそっくり置
き換わるべきプログラム）を模擬試験装置１４に転送す
る。模擬試験装置１４は、その操作によりＣＰＵ−Ｂ系
１２を経由したプラント１９からのデータをオンライン
で受け取り、これを入力してこの全プログラム１１５を
模擬試験する。模擬試験された状態は専用保守装置１６
で確認される。

【００４６】このとき、同時に、ＣＰＵ−Ｂ系１２にお
いて現在プラント制御に使用中のプログラム１１１の状
態も専用保守装置１６で確認される。

【００４７】そして、専用保守装置１６においてこれら
の確認を比較し、相違するところをメッセージとして表
示しつつ新しい全プログラム１１５の良否確認を行う。

【００４８】良否確認の結果が良の場合は、この新しい
全プログラム１１５を専用保守装置１６または模擬試験
装置１４からＣＰＵ−Ｂ系１２にダウンロードし、ＣＰ
Ｕ−Ｂ系１２はダウンロードされた全プログラム１１５
を起動する。そして、専用保守装置１６からの指令によ
りプラント１９の制御権をＣＰＵ−Ａ系１１からＣＰＵ
−Ｂ系１２に移行する。これにより、プラント１９は一
応新しい全プログラム１１５により制御されていること
になる。

【００４９】なお、良否確認が否である場合は全プログ
ラム１１５を作り直し、作り直した全プログラム１１５
によりここまでの操作を繰り返すことができる。

【００５０】良否確認が良の場合、次に、新しい全プロ
グラム１１５をＣＰＵ−Ｂ系１２からＣＰＵ−Ａ系１１
に自動的に書き込むか、専用保守装置１６から直接ＣＰ
Ｕ−Ａ系１１に書き込む。ＣＰＵ−Ａ系１１は、書き込
まれた全プログラム１１５を起動しプラント１９の制御
の待機状態に移行する。これらにより、プログラム１１
１を変更が終了する。

【００５１】このように、この実施形態によれば、制御
装置１０内の別系に支障を与えずプログラム１１１の変
更を行うことができ、これにより、プラント１９への制
御を停止することがなくなるのでプラント１９の運用効
率を向上することができる。

【００５２】（第２の実施形態）次に、本発明の第２の
実施形態について図２を参照して説明する。

【００５３】同図は、本発明による二重化制御システム
の第２の実施形態を説明するためのブロック構成図であ
る。

【００５４】同図に示すように、この実施形態の構成
は、制御装置２０、プラント２５、専用保守装置２６に
加え模擬試験装置２４を含む。

【００５５】制御装置２０には、ＣＰＵ−Ａ系（常用／
待機）２１とＣＰＵ−Ｂ系（待機／常用）２２とがあ
り、それぞれ、通常は同一のプログラム２８を実行す
る。この実行は、制御装置２０内のプロセス入出力装置
（ＰＩＯ）２３を介しプラント２５からデータが入力さ
れることによる制御演算を含む。また、演算結果による
制御は、図示のようにＣＰＵ−Ａ系２１とＣＰＵ−Ｂ系
２２のいずれか（この図ではＣＰＵ−Ａ系２１）のみか
ら制御装置２０内のプロセス入力装置（ＰＩＯ）２３を
介しプラント２５に対してなされる。

【００５６】専用保守装置２６は、制御装置２０および
模擬試験装置２４と接続され、ＣＰＵ−Ａ系２１とＣＰ
Ｕ−Ｂ系２２で実行されるプログラム２８の保守を行
う。

【００５７】模擬試験装置２４は、制御装置２０内のＣ
ＰＵ−Ｂ系２２および専用処理装置２６と接続され、新
しいプログラムの試験を行う。

【００５８】この実施形態では、プラント２５を制御す
るプログラム２８は、複数に分割してそのそれぞれを個
々に新しいものと入れ換えることができ、また、分割さ
れた部分ごとに起動（プログラム実行）が可能なように
構築されている。

【００５９】ここで、プラント２５運転中に現在その制
御に用いられているプログラム２８を変更する場合の操
作について説明する。

【００６０】まず、専用保守装置２６に保持された新し
い一部変更のプログラム２１４を模擬試験装置２４に転
送する。模擬試験装置２４は、その操作によりＣＰＵ−
Ｂ系２２を経由したプラント２５からのデータをオンラ
インで受け取り、これを入力してこの一部変更のプログ
ラム２１４を模擬試験する。模擬試験された状態は専用
保守装置２６で確認される。

【００６１】このとき、同時に、ＣＰＵ−Ｂ系２２にお
いて現在プラント制御に使用中のプログラム２８の状態
も専用保守装置２６で確認される。

【００６２】そして、専用保守装置２６においてこれら
の確認を比較し、相違するところをメッセージとして表
示しつつ一部変更のプログラム２１４の良否確認を行
う。

【００６３】良否確認の結果が良の場合は、この一部変
更プログラム２１４の分割可の変更部分を専用保守装置
２６または模擬試験装置２４からＣＰＵ−Ｂ系２２にダ
ウンロードし（このダウンロードはプログラムの一部の
みであるので短時間になされる。）、ＣＰＵ−Ｂ系２２
は、ダウンロードされ一部変更されたプログラム（プロ
グラム２１４と同じもの）を起動する。そして、専用保
守装置２６からの指令によりプラント２５の制御権をＣ
ＰＵ−Ａ系２１からＣＰＵ−Ｂ系２２に移行する。これ
により、プラント２５は一応新しいプログラムにより制
御されていることになる。

【００６４】なお、良否確認が否である場合はプログラ
ム２１４の分割可の部分を作り直し、作り直したプログ
ラム２１４によりここまでの操作を繰り返すことができ
る。

【００６５】良否確認が良の場合、次に、一部変更され
たプログラム（プログラム２１４と同じもの）の分割可
の変更部分をＣＰＵ−Ｂ系２２からＣＰＵ−Ａ系２１に
自動的に書き込むか、専用保守装置２６から直接ＣＰＵ
−Ａ系２１に書き込む（この書き込みはプログラムの一
部のみであるので短時間になされる。）。ＣＰＵ−Ａ系
２１は、書き込まれた部分を含むプログラム（プログラ
ム２１４と同じもの）を起動しプラント２５の制御の待
機状態に移行する。これらにより、プログラム２８の変
更が終了する。

【００６６】このように、この実施形態によれば、第１
の実施形態と同様に、制御装置２０内の別系に支障を与
えずプログラム２８の変更を行うことができ、これによ
り、プラント２５への制御を停止することがなくなるの
でプラント２５の運用効率を向上することができる。

【００６７】また、待機側のＣＰＵ系への新しいプログ
ラム書き込みはより短時間でなされるので、その最中に
常用側ＣＰＵ系が機能ダウンした場合に生ずるプラント
制御の一時停止の可能性ををより低く抑えることができ
る。

【００６８】（第３の実施形態）次に、本発明の第３の
実施形態について図３を参照して説明する。

【００６９】同図は、本発明による二重化制御システム
の第３の実施形態を説明するためのブロック構成図であ
る。

【００７０】同図に示すように、この実施形態の構成
は、制御装置Ｘ３１、プラント３４、専用保守装置３５
に加え制御装置Ｙ３２を含む。

【００７１】制御装置Ｘ３１には、ＣＰＵ−ＸＡ系（常
用）３６とＣＰＵ−ＸＢ系（待機）３７とがあり、それ
ぞれ、同一のプログラムを実行する。この実行は、制御
装置Ｘ３１内のプロセス入出力装置（ＰＩＯ）３３を介
しプラント３４からデータが入力されることによる制御
演算を含む。また、演算結果による制御は、図示のよう
にＣＰＵ−ＸＡ系３６、ＣＰＵ−ＸＢ系３７、ＣＰＵ−
ＹＢ系３８のいずれか（この図ではＣＰＵ−ＸＡ系３
６）から制御装置Ｘ３１内のプロセス入力装置（ＰＩ
Ｏ）３３を介しプラント３４に対してなされる。

【００７２】専用保守装置３５は、制御装置Ｘ３１と接
続され、ＣＰＵ−ＸＡ系３６とＣＰＵ−ＸＢ系３７で実
行されるプログラムの保守を行う。

【００７３】制御装置Ｙ３２は、制御装置Ｘ３１内のＣ
ＰＵ−ＸＢ系３６またはＣＰＵ−ＸＢ系３７に代わり場
合によって待機系として機能する。

【００７４】この実施形態では、制御装置Ｙ３２が加え
られていることに特徴があり、これにより、プラント３
４の運転中に制御装置Ｘ３１内のＣＰＵ−ＸＡ系３６ま
たはＣＰＵ−ＸＢ系３７のプログラム変更ができる。ま
た、制御装置Ｘ３１内のＣＰＵ−ＸＡ系３６またはＣＰ
Ｕ−ＸＢ系３７のいずれかに機能ダウンが生じた場合に
も二重化制御システムとして動作する。

【００７５】制御装置Ｘ３１のＣＰＵ−ＸＡ系３６また
はＣＰＵ−ＸＢ系３７のプログラムを変更する場合の動
作を説明する。

【００７６】制御装置Ｘ３１のプログラム変更に先立
ち、制御装置Ｙ３２のＣＰＵ−ＹＡ系３８に制御装置Ｘ
３１からプログラムをコピーする。プロセス入出力装置
３３においては、制御装置Ｘ３１の待機側ＣＰＵ−ＸＢ
系３７から制御装置Ｙ３２のＣＰＵ−ＹＡ３８に待機系
を切替える。この後、ＣＰＵ−ＸＢ系３７のプログラム
を変更することができる。これにより、プログラム変更
中でもプラント３４は、二重化制御システムとして運転
を継続することができる。

【００７７】また、制御装置Ｘ３１の片系が機能ダウン
した場合には、制御装置Ｙ３２のＣＰＵ−ＹＡ系３８に
制御装置Ｘ３１からプログラムをコピーし、プロセス入
出力装置３３において、待機系をダウンした系から制御
装置Ｙ３２のＣＰＵ−ＹＡ系３８に切替えることによ
り、プラント３４は、二重化制御システムとして運転を
継続することができる。

【００７８】これらにより、プラント３４の運転は二重
化制御システムによる信頼性をより確実に得ることがで
きる。

【００７９】（第４の実施形態）次に、本発明の第４の
実施形態について図４を参照して説明する。

【００８０】同図は、本発明による二重化制御システム
の第４の実施形態を説明するためのブロック構成図であ
る。

【００８１】同図に示すように、この実施形態の構成
は、制御装置Ｘ４１、プラント４４、専用保守装置４２
に加え制御装置Ｚ４６を含む。

【００８２】制御装置Ｘ４１には、ＣＰＵ−ＸＡ系（常
用）４８とＣＰＵ−ＸＢ系（待機）４９とがあり、それ
ぞれ、同一のプログラムを実行する。この実行は、制御
装置Ｘ４１内のプロセス入出力装置（ＰＩＯ）４３を介
しプラント４４からデータが入力されることによる制御
演算を含む。また、演算結果による制御は、図示のよう
にＣＰＵ−ＸＡ系４８とＣＰＵ−ＸＢ系４９のいずれか
（この図ではＣＰＵ−ＸＡ系４８）のみから制御装置Ｘ
４１内のプロセス入力装置４３を介しプラント４４に対
してなされる。

【００８３】また、制御装置Ｚ４６においても、ＣＰＵ
−ＺＡ系（常用）４１０、ＣＰＵ−ＺＢ系（待機）４１
１、プロセス入出力装置４７、プラント４４のこれらの
関係は通常においては上記と同じである。なお、制御装
置Ｘ４１と制御装置Ｚ４６とは、通常時においては別個
のプログラムによりプラント４４を制御しているもので
ある。

【００８４】専用保守装置４２は、制御装置Ｘ４１およ
び制御装置Ｚ４６と接続され、これらで実行されるプロ
グラムをコピーしこのコピーを一時保存する。

【００８５】この実施形態は、待機側のプログラム変更
をするためそのプログラムをコピーする領域を専用保守
装置４２に設け、また、待機側のプログラム変更時に常
用側が機能ダウンした場合に備え他の二重化制御システ
ムの待機側として機能している系を一時的に利用するも
のである。

【００８６】また、この実施形態は、待機側が機能ダウ
ンし常用側がプラントの制御を行っている場合にこの常
用側にも機能ダウンが生じた場合に備え、他の二重化制
御システムの待機側として機能している系を一時的に利
用するものである。

【００８７】これらの動作を順を追って説明する。

【００８８】制御装置Ｘ４１のプログラム変更に先立
ち、専用保守装置４２内のプログラム保存用のメモリＷ
４５に、制御装置Ｘ４１からプログラムをコピーしてお
く。ここで制御装置Ｘ４１の待機側ＣＰＵ−ＸＢ系４９
のプログラムを変更する。

【００８９】プログラム変更中に制御装置Ｘ４１のもう
一方の系ＣＰＵ−ＸＡ系４８がダウンした場合には、別
の制御装置Ｚ４６の待機側ＣＰＵ−ＺＢ系４１１にメモ
リＷ４５からプログラムをコピーし、この待機側ＣＰＵ
−ＺＢ系４１１の出力をそのプロセス入出力装置４７か
ら切り離す。これととともにＣＰＵ−ＸＡ系４８の出力
をそのプロセス入出力装置４３から切り離し、代わりに
プロセス入出力装置４３には、ＣＰＵ−ＺＢ系４１１か
らの制御が伝達されるように切替える。さらに、プロセ
ス入出力装置４３からＣＰＵ−ＺＢ系４１１にプロセス
計測値が伝送されるように切り替える。

【００９０】これにより、プラント４４の運転は継続す
ることができる。

【００９１】制御装置Ｘ４１の復帰後には、プロセス入
出力装置４３は制御をＣＰＵ−ＺＢ系４１１から制御装
置Ｘ４１に切替え（戻し）、プラント４４はプロセス入
出力装置４３を介して二重化制御システムによる運転に
復帰する。制御装置Ｚ４６は、ＣＰＵ−ＺＢ系４１１が
プロセス入出力装置４３から切り離された後、常用側Ｃ
ＰＵ−ＺＡ系４１０からこのＣＰＵ−ＺＢ系４１１にプ
ログラムをコピーし、プロセス入出力装置４７に対し
て、二重化制御システムによる運転に復帰する。

【００９２】以上が、待機側のプログラム変更時に常用
側が機能ダウンした場合に備え他の二重化制御システム
の待機側として機能している側を一時的に利用する場合
の動作である。

【００９３】また、制御装置Ｘ４１の片系ＣＰＵ−ＸＢ
系４９が機能ダウンした場合には、メモリＷ４５に、制
御装置Ｘ４１の運転中の系ＣＰＵ−ＸＡ系４８からプロ
グラムをコピーする。このＣＰＵ−ＸＢ系４９のダウン
中に制御装置Ｘ４１の残りの系ＣＰＵ−ＸＡ系４８もダ
ウンした場合には、別の制御装置Ｚ４６の待機側ＣＰＵ
−ＺＢ系４１１にメモリＷ４５からプログラムをコピー
し、この待機側ＣＰＵ−ＺＢ系４１１の出力をそのプロ
セス入出力装置４７から切り離す。これととともに常用
側ＣＰＵ−ＸＡ系４８の出力をそのプロセス入出力装置
４３から切り離し、代わりにプロセス入出力装置４３に
は、ＣＰＵ−ＺＢ４１１からの制御が伝達されるように
切替える。さらに、プロセス入出力装置４３からＣＰＵ
−ＺＢ系４１１にプロセス計測値が伝送されるように切
り替える。

【００９４】これにより、プラント４４の運転は継続す
ることができる。

【００９５】制御装置Ｘ４１の復帰後には、プロセス入
出力装置４３は制御をＣＰＵ−ＺＢ系４１１から制御装
置Ｘ４１に切替え（戻し）、プラント４４はプロセス入
出力装置４３を介して二重化制御システムによる運転に
復帰する。制御装置Ｚ４６は、ＣＰＵ−ＺＢ系４１１が
プロセス入出力装置４３から切り離された後、常用側Ｃ
ＰＵ−ＺＡ系４１０から待機側ＣＰＵ−ＺＢ系４１１に
プログラムをコピーし、プロセス入出力装置４７に対し
て、二重化制御システムによる運転に復帰する。

【００９６】以上が、待機側が機能ダウンし常用側がプ
ラントの制御を行っている場合にこの常用側にも機能ダ
ウンが生じた場合に備え、他の二重化制御システムの待
機側として機能している側を一時的に利用する場合の動
作である。

【００９７】以上のように、この実施形態においては、
ある二重化制御システムの両系ともに機能不全に陥った
場合に他の二重化制御システムの待機系を一時的に利用
しプラントの運転を継続できる。

【００９８】（第５の実施形態）次に、本発明の第５の
実施形態について図５を参照して説明する。

【００９９】同図は、本発明による二重化制御システム
の第５の実施形態を説明するためのブロック構成図であ
る。

【０１００】同図に示すように、この実施形態の構成
は、制御装置５０、プラント５４に加え簡易操作用装置
５５を含む。

【０１０１】制御装置５０には、ＣＰＵ−Ａ系（常用）
５１とＣＰＵ−Ｂ系（待機）５２とがあり、それぞれ、
同一のプログラムを実行する。この実行は、制御装置５
０内のプロセス入出力装置（ＰＩＯ）５３を介しプラン
ト５４からデータが入力されることによる制御演算を含
む。また、演算結果による制御は、図示のように通常Ｃ
ＰＵ−Ａ系５１とＣＰＵ−Ｂ系５２のいずれか（この図
ではＣＰＵ−Ａ系５１）から制御装置５０内のプロセス
入力装置５３を介しプラント５４に対してなされる。

【０１０２】簡易操作用装置５５は、制御装置５０内の
プロセス入出力装置５３およびＣＰＵ−Ａ系５１（これ
はＣＰＵ−Ｂ系５２でもよい。）と接続され、また、内
部構成として、モニタ装置５６、操作機本体５７を含
む。モニタ装置５６は操作端５１２を複数含む。

【０１０３】この実施形態は、制御装置５０の両ＣＰＵ
系がともに機能ダウンした場合に、その回復までの間、
プラントの操作を簡易操作用装置５５で一時的に行な
い、この際にプラント５４の制御の受け渡し（制御装置
５０から簡易操作用装置５５への受け渡し、および簡易
操作用装置５５から制御装置５０への受け渡し）を円滑
に進め、安全なプラント５４の運転を継続するものであ
る。

【０１０４】制御装置５０の両ＣＰＵ系が機能ダウンし
た場合の動作を説明する。

【０１０５】プロセス入出力装置５３は、プラント５４
へのあるいはプラント５４からの刻々のアナログ入出力
を担っているので、制御装置５０の両ＣＰＵ系がダウン
した場合ダウンする直前のそのアナログ入出力値を保持
しておくことができる。プロセス入出力装置５３には、
簡易操作用装置５５が接続され、簡易操作用装置５５
は、プロセス入出力装置５３に保持されたこのアナログ
入出力値を読み出す。

【０１０６】簡易操作用装置５５は、プラント５４から
上がってくるアナログ入力値の刻々の変化に追従しダウ
ン時アナログ入力値の更新の許可指令を出す。更新され
ながら読み込んだアナログ入力値をモニタ装置５６で監
視しつつ簡易操作用装置５５では各アナログ出力値の操
作を行う（これに複数の操作端５１２を用いる）。これ
により得られた変更された各アナログ出力値を、書込み
許可を与えることでプロセス入出力装置５３に書込み、
プラント５４に対して指令出力する（操作する）。

【０１０７】また、簡易操作用装置５５は、バックアッ
プとして両系ダウンする直前の各アナログ入出力値を保
存しておくこともでき、場合によりこれを参照すること
やこの状態に戻したりすることもできる。

【０１０８】以上のように、簡易操作用装置５５の許可
指令でアナログ入出力値を最新に更新して、現状のプラ
ント状態を監視しながら、簡易操作用装置５５によりプ
ラント操作の手順とその監視とが安全性を与えられた上
で得られる。これにより複数の操作端５１２を用いて、
プラント５４を安全に操作することができる。

【０１０９】さらに、制御装置５０がダウンから復帰し
た場合においては、プラント制御を制御装置５０に移行
させるため、モニタ装置５６で監視しながら簡易操作用
装置５５から現状のアナログ出力値を制御装置５０に書
き写すことの許可を与える。すなわち、簡易操作用装置
５５でプラント制御していたアナログ出力値を、該当す
る制御装置５０の記憶エリアに書込む（操作機本体５７
→ＣＰＵ系５１）。

【０１１０】これにより、制御装置５０のアナログ出力
値が、簡易操作用装置５５でプラント制御していたアナ
ログ出力値にトラッキングされ、プラント５４に対して
突変的な指令を防ぐことができるので、プラント５４を
安全に制御することができる。

【０１１１】（第６の実施形態）次に、本発明の第６の
実施形態について図６を参照して説明する。

【０１１２】同図は、本発明による二重化制御システム
の第６の実施形態を説明するためのブロック構成図であ
る。

【０１１３】同図に示すように、この実施形態の構成
は、制御装置６０、プラント６４に加え簡易操作用装置
６５を含む。

【０１１４】制御装置６０には、ＣＰＵ−Ａ系（常用）
６１とＣＰＵ−Ｂ系（待機）６２とがあり、それぞれ、
同一のプログラムを実行する。この実行は、制御装置６
０内のプロセス入出力装置（ＰＩＯ）６３を介しプラン
ト６４からデータが入力されることによる制御演算を含
む。また、演算結果による制御は、図示のように通常Ｃ
ＰＵ−Ａ系６１とＣＰＵ−Ｂ系６２のいずれか（この図
ではＣＰＵ−Ａ系６１）から制御装置６０内のプロセス
入力装置６３を介しプラント６４に対してなされる。

【０１１５】簡易操作用装置６５は、制御装置６０内の
プロセス入出力装置６３およびＣＰＵ−Ａ系６１（これ
はＣＰＵ−Ｂ系６２でもよい。）と接続され、また、内
部構成として、ＣＲＴディスプレイ６６、操作機本体６
７を含む。ＣＲＴディスプレイ６６は操作端６１２を複
数含む。

【０１１６】この実施形態は、第５の実施形態と同様
に、制御装置６０の両ＣＰＵ系がともに機能ダウンした
場合に、その回復までの間、プラントの操作を簡易操作
用装置６５で一時的に行ない、この際にプラント６４の
制御の受け渡し（制御装置６０から簡易操作用装置６５
への受け渡し、および簡易操作用装置６５から制御装置
６０への受け渡し）を円滑に進め、安全なプラント６４
の運転を継続するものである。

【０１１７】また、プロセス入出力装置６３が取り扱う
入出力信号はディジタル信号（２値からなる信号、すな
わち、バルブの開閉、電動機の起動停止などでそのいず
れかを示す信号）である場合を想定するものである。

【０１１８】制御装置６０の両ＣＰＵ系が機能ダウンし
た場合の動作を説明する。

【０１１９】プロセス入出力装置６３は、プラント６４
へのあるいはプラント６４からの刻々のディジタル入出
力を担っているので、制御装置６０の両ＣＰＵ系がダウ
ンした場合ダウンする直前のそのディジタル入出力値を
保持しておくことができる。プロセス入出力装置６３に
は、簡易操作用装置６５が接続され、簡易操作用装置６
５は、プロセス入出力装置６３に保持されたこのディジ
タル入出力値を読み出す。

【０１２０】簡易操作用装置６５は、プラント６４から
上がってくるディジタル入力値の刻々の変化に追従しダ
ウン時ディジタル入力値の更新の許可指令を出す。更新
されながら読み込んだディジタル入力値をＣＲＴディス
プレイ６６で監視しつつ簡易操作用装置６５では各ディ
ジタル出力値の制御を行う（これに複数の操作端６１２
を用いる）。

【０１２１】得られた各ディジタル出力値は、その値を
ＣＲＴディスプレイ６６で確認し、確認された後、書込
み許可を与えることでプロセス入出力装置６３に書込
み、プラント６４に対して指令出力する（制御する）。
この確認は、プラント制御の安全性を向上するためであ
り、２通りしかないディジタル信号の性質上、これを誤
ればより大きくプラントを誤走させる可能性があるから
である。

【０１２２】また、ここで、簡易操作用装置６５は、バ
ックアップとして両系ダウンする直前の各ディジタル入
出力値を保存しておくこともでき、場合によりこれを参
照したりこの状態に戻したりすることもできる。

【０１２３】以上のように、簡易操作用装置６５の許可
指令でディジタル入出力値を最新に更新して、現状のプ
ラント状態を監視しながら、簡易操作用装置６５により
プラント操作の手順とその監視とが安全性を与えられた
上で得られる。これにより複数の操作端６１２を用い
て、プラント６４を安全に操作することができる。

【０１２４】さらに、制御装置６０がダウンから復帰し
た場合においては、プラント制御を制御装置６０に移行
させるため、ＣＲＴディスプレイ６６で監視しながら簡
易操作用装置６５から現状のディジタル出力値を制御装
置６０に書き写すことの許可を与える。すなわち、簡易
操作用装置６５でプラント制御していたディジタル出力
値を、該当する制御装置６０の記憶エリアに書込む（操
作機本体６７→ＣＰＵ系６１）。

【０１２５】これにより、制御装置６０のディジタル出
力値が、簡易操作用装置６５でプラント操作していたデ
ィジタル出力値にトラッキングされ、プラント６４に対
して突変的な指令を防ぐことができるので、プラント６
４を安全に制御することができる。

【０１２６】（第７の実施形態）次に、本発明の第７の
実施形態について図７、図８を参照して説明する。

【０１２７】図７は、本発明による二重化制御システム
のプログラムメンテナンス方法の第７の実施形態を説明
するためのブロック構成図であり、図８は、このプログ
ラムメンテナンス方法の手順を示す流れ図である。

【０１２８】図７に示すように、この実施形態は、制御
装置７１、プラント７４、専用保守装置７２の構成にお
いて使用することができる。

【０１２９】制御装置７１には、ＣＰＵ−Ａ系（常用）
７６とＣＰＵ−Ｂ系（待機）７７とがあり、それぞれ、
通常は同一のプログラムを実行する。この実行は、制御
装置７１内のプロセス入出力装置（ＰＩＯ）７３を介し
プラント７４からデータが入力されることによる制御演
算を含む。また、演算結果による制御は、図示のように
ＣＰＵ−Ａ系７６とＣＰＵ−Ｂ系７７のいずれか（この
図ではＣＰＵ−Ａ系７６）のみから制御装置７１内のプ
ロセス入力装置７３を介しプラント７４に対してなされ
る。

【０１３０】専用保守装置７２は、制御装置７１と接続
され、ＣＰＵ−Ａ系７６とＣＰＵ−Ｂ系７７で実行され
るプログラムの保守（これにはパラメータの調整が含ま
れる。）を行う。また、内部にパラメータ記憶用のメモ
リＷ７５を有する。

【０１３１】この実施形態の動作手順について図８を参
照して説明する。

【０１３２】まず、調整員が専用保守装置７２よりパラ
メータの調整要求を入力する。制御装置７２は、パラメ
ータ調整要求有を確認し（ステップ８０）、現状のパラ
メータを専用保守装置７２のメモリＷ７５に保存する
（ステップ８１）。

【０１３３】次に、調整員によるアナログ出力値の制限
を設定し（ステップ８２）、専用保守装置７２は制御装
置７１の両ＣＰＵ系７６、７７のパラメータを調整する
（ステップ８３）。制御装置７１において各アナログ出
力値が設定した制限値の範囲内であるかを確認し（ステ
ップ８４）、範囲内であればアナログ出力の制限を解除
し（ステップ８５）、パラメータ調整ルーチンを終了す
る。

【０１３４】制限値に達した場合には、メモリＷ７５に
保存してある調整前のパラメータを両ＣＰＵ系７６、７
７にコピーし（ステップ８６）、パラメータ調整実施前
の状態に戻してアナログ出力の制限を解除し（ステップ
８７）、プラント７４の運転を継続する。（なお、ここ
で最初からパラメータ調整手順をやり直せる。）これに
より、パラメータ調整の妥当性を実際のプラント制御で
確認してパラメータ調整を行うことが可能になる。

【０１３５】（第８の実施形態）次に、本発明の第８の
実施形態について図９、図１０を参照して説明する。

【０１３６】図９は、本発明による二重化制御システム
のプログラムメンテナンス方法の第８の実施形態を説明
するためのブロック構成図であり、図１０は、このプロ
グラムメンテナンス方法の手順を示す流れ図である。

【０１３７】図９に示すように、この実施形態は、制御
装置９１、プラント９４、専用保守装置９２の構成にお
いて使用することができる。

【０１３８】制御装置９１には、ＣＰＵ−Ａ系（常用）
９６とＣＰＵ−Ｂ系（待機）９７とがあり、それぞれ、
通常は同一のプログラムを実行する。この実行は、制御
装置９１内のプロセス入出力装置（ＰＩＯ）９３を介し
プラント９４からデータが入力されることによる制御演
算を含む。また、演算結果による制御は、図示のように
ＣＰＵ−Ａ系９６とＣＰＵ−Ｂ系９７のいずれか（この
図ではＣＰＵ−Ａ系９６）のみから制御装置９１内のプ
ロセス入力装置９３を介しプラント９４に対してなされ
る。

【０１３９】専用保守装置９２は、制御装置９１と接続
され、ＣＰＵ−Ａ系９６とＣＰＵ−Ｂ系９７で実行され
るプログラムの保守（これにはパラメータの調整が含ま
れる。）を行う。

【０１４０】この実施形態の動作手順について図１０を
参照して説明する。

【０１４１】まず、調整員が専用保守装置９２よりパラ
メータの調整要求を入力する。制御装置９１はパラメー
タ調整要求有を確認する（ステップ１５０）。ここで専
用保守装置９２からアナログ出力の制限値を設定し（ス
テップ１５１）、専用保守装置９２は制御装置９７の常
用側ＣＰＵ−Ａ系９６のパラメータを調整する（ステッ
プ１５２）。

【０１４２】次に、制御装置９１において各アナログ出
力値が設定した制限値の範囲内であるかを確認する（ス
テップ１５３）。範囲内であれば、アナログ出力の制限
を解除し（ステップ１５４）、常用側ＣＰＵ−Ａ系９６
から待機側ＣＰＵ−Ｂ系９７にパラメータをコピーし
（ステップ１５５）、パラメータ調整ルーチンを終了す
る。

【０１４３】制限値に達した場合には、常用権をＣＰＵ
−Ａ系９６からＣＰＵ−Ｂ系９７に切り替えて（ステッ
プ１５６）、ＣＰＵ−Ｂ系９７により運転を継続する。
そして、アナログ出力の制限を解除し（ステップ１５
７）、ＣＰＵ−Ｂ系９７からＣＰＵ−Ａ系９６にパラメ
ータをコピーして（ステップ１５８）、パラメータ調整
実施前の状態に戻し、プラント９４の運転を継続する。
（なお、ここで最初からパラメータ調整手順をやり直せ
る。）上記説明のように、この実施形態によっても、パ
ラメータ調整の妥当性を実際のプラント制御で確認して
パラメータ調整を行うことが可能になる。

【０１４４】（第９の実施形態）次に、本発明の第９の
実施形態について図１１、図１２を参照して説明する。

【０１４５】図１１は、本発明による二重化制御システ
ムのプログラムメンテナンス方法の第９の実施形態を説
明するためのブロック構成図であり、図１２は、このプ
ログラムメンテナンス方法の手順を示す流れ図である。

【０１４６】図１１に示すように、この実施形態は、制
御装置２５１、プラント２５４、専用保守装置２５２、
模擬試験装置２５５の構成において使用することができ
る。

【０１４７】制御装置２５１には、ＣＰＵ−Ａ系（常
用）２５６とＣＰＵ−Ｂ系（待機）２５７とがあり、そ
れぞれ、通常は同一のプログラムを実行する。この実行
は、制御装置２５１内のプロセス入出力装置（ＰＩＯ）
２５３を介しプラント２５４からデータが入力されるこ
とによる制御演算を含む。また、演算結果による制御
は、図示のようにＣＰＵ−Ａ系２５６とＣＰＵ−Ｂ系２
５７のいずれか（この図ではＣＰＵ−Ａ系２５６）のみ
から制御装置２５１内のプロセス入力装置２５３を介し
プラント２５４に対してなされる。

【０１４８】専用保守装置２５２は、制御装置２５１お
よび模擬試験装置２５５と接続され、ＣＰＵ−Ａ系２５
６とＣＰＵ−Ｂ系２５７で実行されるプログラムの保守
を行う。

【０１４９】模擬試験装置２５５は、模擬試験モードに
されたＣＰＵ−Ｂ系２５７とともにプラント２５４を対
象に模擬試験を行う。

【０１５０】本実施形態は、プログラムの変更を行うも
のであり、上記の第７、第８の実施形態のように単にプ
ログラム中のパラメータを調整するに留まるものとは、
確認すべき項目、方法が以下で説明するように異なる。

【０１５１】この実施形態の動作手順について図１２を
参照して説明する。

【０１５２】まず、調整員が専用保守装置２５２よりプ
ログラムの変更要求を入力する。制御装置２５１はプロ
グラム変更要求有を確認する（ステップ３５０）。ここ
で専用保守装置２５２からアナログ出力の制限値を設定
し（ステップ３５１）、専用保守装置２５２はＣＰＵ−
Ｂ系２５７のプログラムを変更する（ステップ３５
２）。

【０１５３】次に、専用保守装置２５２よりＣＰＵ−Ｂ
系２５７を模擬試験モードに切り替え（ステップ３５
３）、模擬試験装置２５５は、切り替えられたＣＰＵ−
Ｂ系２５７および専用保守装置２５２に接続されて、模
擬試験を実施する。この模擬試験において、制御装置２
５１は各アナログ出力が設定した制限値の範囲内である
かを確認し（ステップ３５４）、範囲内であれば、模擬
試験モードを解除し、ＣＰＵ−Ａ系２５６からＣＰＵ−
Ｂ系２５７に常用権を切り替える（ステップ３５５）。

【０１５４】制限値に達した場合には、模擬試験モード
を解除して、アナログ出力の制限を解除する（ステップ
３５９）。そして、ＣＰＵ−Ａ系２５６からＣＰＵ−Ｂ
系２５７にプログラムをコピーすることで（ステップ３
６０）、制御装置２５１をプログラム変更前の状態に戻
しプラント２５４の運転を継続する。（なお、ここで最
初からプログラム変更手順をやり直せる。）ステップ３
５５を経た後では、各アナログ出力が設定した制限値の
範囲内であるかを確認し（ステップ３５６）、範囲内で
あれば、アナログ出力の制限を解除し（ステップ３５
７）、ＣＰＵ−Ｂ系２５７からＣＰＵ−Ａ系２５６にプ
ログラムをコピーし（ステップ３５８）、プログラム変
更ルーチンを終了する。

【０１５５】制限値に達した場合には、常用権をＣＰＵ
−Ｂ系２５７からＣＰＵ−Ａ系２５６に切り替え戻し
（ステップ３６１）、アナログ出力の制限を解除し（ス
テップ３５９）、ＣＰＵ−Ａ系２５６からＣＰＵ−Ｂ系
２５７にプログラムをコピーすることにより（ステップ
３６０）、制御装置２５１をプログラム変更実施前の状
態に戻し、ＣＰＵ−Ａ系２５６を常用系としてプラント
２５４の運転を継続する。（なお、ここで最初からプロ
グラム変更手順をやり直せる。）上記説明のように、こ
の実施形態によれば、プログラム変更の妥当性を実際の
プラント制御で確認してプログラム変更を行うことが可
能になる。

【０１５６】（第１０の実施形態）次に、本発明の第１
０の実施形態について図１３、図１４を参照して説明す
る。

【０１５７】図１３は、本発明による二重化制御システ
ムのプログラムメンテナンス方法の第１０の実施形態を
説明するためのブロック構成図であり、図１４は、この
プログラムメンテナンス方法の手順を示す流れ図であ
る。

【０１５８】図１３に示すように、この実施形態は、制
御装置４５１、プラント４５４、専用保守装置４５２の
構成において使用することができる。

【０１５９】制御装置４５１には、ＣＰＵ−Ａ系（常
用）４５６とＣＰＵ−Ｂ系（待機）４５７とがあり、そ
れぞれ、通常は同一のプログラムを実行する。この実行
は、制御装置４５１内のプロセス入出力装置（ＰＩＯ）
４５３を介しプラント４５４からデータが入力されるこ
とによる制御演算を含む。また、演算結果による制御
は、図示のようにＣＰＵ−Ａ系４５６とＣＰＵ−Ｂ系４
５７のいずれか（この図ではＣＰＵ−Ａ系４５６）のみ
から制御装置４５１内のプロセス入力装置４５３を介し
プラント４５４に対してなされる。

【０１６０】専用保守装置４５２は、制御装置４５１と
接続され、ＣＰＵ−Ａ系４５６とＣＰＵ−Ｂ系４５７で
実行されるプログラムの保守を行う。

【０１６１】この実施形態は、プログラム変更を行う方
法であって、プロセス入出力装置４５３が取り扱うデー
タがディジタル信号（２値からなる信号）である場合を
想定している。

【０１６２】この実施形態の動作手順について図１４を
参照して説明する。

【０１６３】まず、調整員が専用保守装置４５２よりプ
ログラムの変更要求を入力する。制御装置４５１はプロ
グラム変更要求有を確認する（ステップ５５０）。ここ
で専用保守装置４５２から制御装置４５１の待機側ＣＰ
Ｕ−Ｂ系４５７のプログラムを変更し（ステップ５５
１）、常用権切替え指令を出しておく。

【０１６４】次に、制御装置４５１は、常用権切替え指
令を受け、ディジタル出力を現在の値に保持し（ステッ
プ５５２）、ＣＰＵ−Ａ系４５６からＣＰＵ−Ｂ系４５
７に常用権の切替えを行う（ステップ５５３）。ここ
で、変更員によりＣＰＵ−Ｂ系４５７の制御によるディ
ジタル出力指令が保持を解除しても安全であるか否かの
確認を受ける（ステップ５５４）。

【０１６５】安全との確認を受けた場合には、専用保守
装置４５２は操作許可指令を制御装置４５１に出す（ス
テップ５５５）。これにより、制御装置４５１はディジ
タル出力の保持を解除し（ステップ５５６）、ＣＰＵ−
Ｂ系４５７からＣＰＵ−Ａ系４５６にプログラムをコピ
ーし（ステップ５５７）、プログラム変更ルーチンを終
了する。

【０１６６】安全でないとの判断を受けた場合には、Ｃ
ＰＵ−Ｂ系４５７からＣＰＵ−Ａ４５６系に常用権を切
り替え戻し（ステップ５５８）、ディジタル出力の保持
を解除し（ステップ５５９）、ＣＰＵ−Ａ系４５６から
ＣＰＵ−Ｂ系４５７にプログラムをコピーすることによ
り（ステップ５６０）、プログラム変更実施前の状態に
戻し、ＣＰＵ−Ａ系４５６を常用系としてプラント４５
４の運転を継続する。（なお、ここで最初からプログラ
ム変更手順をやり直せる。）上記説明のように、この実
施形態によれば、プロセス入出力装置が取り扱う信号が
ディジタル信号（２値からなる信号）である場合におい
て、プログラム変更の妥当性を実際のプラント制御で確
認してプログラム変更を行うことが可能になる。

【０１６７】

【発明の効果】以上詳述したように、請求項１記載の本
発明よれば、模擬試験装置による試験は新プログラムの
確認試験であり、模擬試験装置が二重化制御装置と接続
されるので、実際のプラント運転に応じてその結果が確
認することが、また、専用保守装置と二重化制御装置と
が接続されることで新プログラムに置き換えることがで
きる。

【０１６８】請求項２記載の本発明によれば、専用保守
装置は、模擬試験で実行された新プログラムの結果と待
機側のＣＰＵ系により実行されたプログラムの結果とを
比較し、比較された結果が所望の結果である場合に、新
プログラムの待機側のＣＰＵ系へのダウンロードと、２
系統のＣＰＵ系の常用権を切り替えることと、ダウンロ
ードされた新プログラムを他方のＣＰＵ系に書き込むこ
とを指示するので、制御装置内の別系に支障を与えずプ
ログラムの変更を行うことができ、これにより、プラン
トへの制御を停止することがなくなりプラントの運用効
率を向上することができる。

【０１６９】また、請求項３記載の本発明によれば、上
記と同様に、制御装置内の別系に支障を与えずプログラ
ムの変更を行うことができ、これにより、プラントへの
制御を停止することがなくなりプラントの運用効率を向
上することができる。

【０１７０】また、プログラムおよび新プログラムは、
分割可能な複数の部分からなりその対応する部分同士で
の可換性を有し、専用保守装置は、新プログラムとし
て、その分割可能な一部分を待機側のＣＰＵ系へダウン
ロードすることを指示するので、待機側のＣＰＵ系への
新しいプログラム書き込みはより短時間でなされ、その
最中に常用側ＣＰＵ系が機能ダウンした場合に生ずるプ
ラント制御の一時停止の可能性ををより低く抑えること
ができる。

【０１７１】また、請求項４記載の本発明によれば、制
御装置は、プラント制御のプログラムを実行し得るＣＰ
Ｕ系を具備し、専用保守装置は、２系統のＣＰＵ系とＣ
ＰＵ系のうちいずれかの二つのＣＰＵ系をプラント制御
の常用系と待機系として選択するので、プラントの運転
は二重化制御システムによる信頼性をより確実に得るこ
とができる。

【０１７２】また、請求項５記載の本発明によれば、専
用保守装置は、任意の二重化制御装置のＣＰＵ系からプ
ラント制御のためのプログラムを取得して保持し、保持
されたプログラムを任意の二重化制御装置のＣＰＵ系に
書き込み、書き込まれたプログラムを実行するＣＰＵ系
によるプラント制御のためのデータを任意のプロセス入
出力装置に導くよう指示するので、ある二重化制御シス
テムの両系ともに機能不全に陥った場合に他の二重化制
御システムの待機系を一時的に利用しプラントの運転を
継続できる。

【０１７３】また、請求項６記載の本発明によれば、簡
易操作用装置は、プロセス入出力装置が有するプラント
制御のためのデータを取得し、取得されたデータにより
プラントを操作するデータを生成し、生成されたデータ
をプロセス入出力装置またはＣＰＵ系に書き写すので、
プラントに対して突変的な指令を防ぐようプラントを操
作することができる。

【０１７４】また、請求項７記載の本発明によれば、簡
易操作用装置は、２系統のＣＰＵ系が機能ダウンしたと
きにプロセス入出力装置に保持されたプラント制御のた
めのデータをアナログ値として取得し、プロセス入出力
装置を経由してプラント制御のためのデータのうちプラ
ントからの出力データをアナログ値として取得して更新
し、更新された出力データを監視しながらプラントを操
作するためのデータを生成し、生成されたデータをプロ
セス入出力装置に書き込むので、プラントの制御の移行
を円滑に行うことができる。

【０１７５】また、請求項８記載の本発明によれば、簡
易操作用装置は、生成されたデータを許可に基づきＣＰ
Ｕ系に書き写し、二重化制御装置は、さらに、書き写さ
れたデータに基づきプラント制御のためのデータを発生
するので、制御装置のアナログ出力値が、簡易操作用装
置でプラント操作していたアナログ出力値にトラッキン
グされ、プラントに対して突変的な指令を防ぐことがで
き、プラントを安全に制御することができる。

【０１７６】また、請求項９記載の本発明によれば、簡
易操作用装置は、２系統のＣＰＵ系が機能ダウンしたと
きにプロセス入出力装置に保持されたプラント制御のた
めの２値からなるデータを取得し、プロセス入出力装置
を経由してプラント制御のためのデータのうちプラント
からの２値からなる出力データを取得して更新し、更新
された出力データを監視しながらプラントを制御するた
めの２値からなるデータを生成し、生成されたデータを
プロセス入出力装置に書き込むので、プラントの制御の
移行を円滑に行うことができる。

【０１７７】また、請求項１０記載の本発明によれば、
簡易操作用装置は、生成されたデータを許可に基づきＣ
ＰＵ系に書き写し、二重化制御装置は、さらに、書き写
されたデータに基づきプラント制御のためのデータを発
生するので、制御装置のディジタル出力値が、簡易操作
用装置でプラント操作していたディジタル出力値にトラ
ッキングされ、プラントに対して突変的な指令を防ぐこ
とができ、プラントを安全に制御することができる。

【０１７８】また、請求項１１記載の本発明によれば、
２つのＣＰＵ系が有するプラント運転に関するパラメー
タを所定の格納部位に保存するとともに２つのＣＰＵ系
の出力値に制限を設定し、パラメータに代えて新パラメ
ータを２つのＣＰＵ系に与え、与えられた新パラメータ
による２つのＣＰＵ系の出力値が制限に収まる場合には
制限を解除して新パラメータによる前記プラント運転を
継続するので、パラメータ調整の妥当性を実際のプラン
ト制御で確認してパラメータ調整を行うことが可能にな
る。また、調整前のパラメータを保存しておくことによ
り、制限値に達した場合には、調整前のパラメータに戻
すことができる。

【０１７９】また、請求項１２記載の本発明によれば、
２つのＣＰＵ系のうち常用のものの出力値に制限を設定
し、常用のＣＰＵ系が有するプラント運転に関するパラ
メータに代えて新パラメータを常用のＣＰＵ系に与え、
与えられた新パラメータによる常用のＣＰＵ系の出力値
が制限に収まる場合には制限を解除するとともに新パラ
メータを２つのＣＰＵ系のうち待機のものにも与えて新
パラメータによるプラント運転を継続するので、パラメ
ータ調整の妥当性を実際のプラント制御で確認してパラ
メータ調整を行うことが可能になる。また、調整前のパ
ラメータが二重化制御装置の片系に残っているため、制
限値に達した場合には、調整前のパラメータに戻すこと
ができる。

【０１８０】また、請求項１３記載の本発明によれば、
２つのＣＰＵ系のうち常用のものの出力値に制限を設定
し、常用のＣＰＵ系が有するプラント運転に関するパラ
メータに代えて新パラメータを常用のＣＰＵ系に与え、
与えられた新パラメータによる常用のＣＰＵ系の出力値
が制限に収まる場合には制限を解除するとともに新パラ
メータを２つのＣＰＵ系のうち待機のものにも与えて新
パラメータによるプラント運転を継続するので、プログ
ラム変更の妥当性を実際のプラント制御で確認してプロ
グラム変更を行うことが可能になる。また、変更前のパ
ラメータが二重化制御装置の片系に残っているため、制
限値に達した場合には、変更前のパラメータに戻すこと
ができる。

【０１８１】また、請求項１４記載の本発明によれば、
２つのＣＰＵ系のうち待機のもののディジタル出力値を
保持するとともに待機のＣＰＵ系が有するプラント運転
のためのプログラムに代えて新プログラムを待機のＣＰ
Ｕ系に与え、２つのＣＰＵ系の常用権を切り替えてプラ
ントの運転を行い、新たに常用になったＣＰＵ系のプラ
ント運転が正常の範囲になる場合には保持を解除すると
ともに新プログラムを他方のＣＰＵ系に複写して新プロ
グラムによるプラント運転を継続するので、プロセス入
出力装置が取り扱う信号が２値からなる信号である場合
において、プログラム変更の妥当性を実際のプラント制
御で確認してプログラム変更を行うことが可能になる。
また、変更前のパラメータが二重化制御装置の片系に残
っているため、望ましくない場合には、変更前のパラメ
ータに戻すことができる。

【図面の簡単な説明】

【図１】本発明による二重化制御システムの第１の実施
形態を説明するためのブロック構成図。

【図２】本発明による二重化制御システムの第２の実施
形態を説明するためのブロック構成図。

【図３】本発明による二重化制御システムの第３の実施
形態を説明するためのブロック構成図。

【図４】本発明による二重化制御システムの第４の実施
形態を説明するためのブロック構成図。

【図５】本発明による二重化制御システムの第５の実施
形態を説明するためのブロック構成図。

【図６】本発明による二重化制御システムの第６の実施
形態を説明するためのブロック構成図。

【図７】本発明の第７の実施形態である二重化制御シス
テムのプログラムメンテナンス方法を説明するためのブ
ロック構成図。

【図８】本発明の第７の実施形態である二重化制御シス
テムのプログラムメンテナンス方法の手順を示す流れ
図。

【図９】本発明の第８の実施形態である二重化制御シス
テムのプログラムメンテナンス方法を説明するためのブ
ロック構成図。

【図１０】本発明の第８の実施形態である二重化制御シ
ステムのプログラムメンテナンス方法の手順を示す流れ
図。

【図１１】本発明の第９の実施形態である二重化制御シ
ステムのプログラムメンテナンス方法を説明するための
ブロック構成図。

【図１２】本発明の第９の実施形態である二重化制御シ
ステムのプログラムメンテナンス方法の手順を示す流れ
図。

【図１３】本発明の第１０の実施形態である二重化制御
システムのプログラムメンテナンス方法を説明するため
のブロック構成図。

【図１４】本発明の第１０の実施形態である二重化制御
システムのプログラムメンテナンス方法の手順を示す流
れ図。

【図１５】二重化制御装置を説明するためのブロック構
成図

【符号の説明】

１０、２０、５０、６０、７１、９１、２５１、４５１
制御装置 １１、２１、５１、６１、７６、９６、２５６、４５６
ＣＰＵ−Ａ系 １２、２２、５２、６２、７７、９７、２５７、４５７
ＣＰＵ−Ｂ系 １３、２３、３３、４３、４７、５３、６３、７３、９
３、２５３、４５３プロセス入出力装置 １４、２４、２５５ 模擬試験装置 １６、２６、３５、４２、７２、９２、２５２、４５２
専用保守装置 １９、２５、３４、４４、５４、６４、７４、９４、２
５４、４５４ プラント １１１ プログラム １１５ 新しい全プログラム ２８ プログラム ２１４ 新しい一部変更のプログラム ３１、４１ 制御装置Ｘ ３２ 制御装置Ｙ ３６、４８ ＣＰＵ−ＸＡ系 ３７、４９ ＣＰＵ−ＸＢ系 ３８ ＣＰＵ−ＹＡ系 ４５ メモリ ４６ 制御装置Ｚ ４１０ ＣＰＵ−ＺＡ系 ４１１ ＣＰＵ−ＺＢ系 ５５、６５ 簡易操作用装置 ５６ モニタ装置 ５７、６７ 操作器本体 ５１２、６１２ 操作端 ６６ ＣＲＴディスプレイ ７５ メモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 水戸 紀之 東京都府中市東芝町１番地 株式会社東芝 府中工場内 Ｆターム(参考） 5B034 BB02 CC01 DD02 DD05 5B076 EA17 5H209 AA02 CC13 DD01 DD04 EE11 EE18 GG01 GG04 HH13 HH22 JJ09 SS01 SS04 SS08 SS09 TT01 5H223 AA02 CC08 EE01 EE05 EE19 FF05

Claims (14)

【特許請求の範囲】
1. 【請求項１】 二重化制御装置と、前記二重化制御装置
   に接続された模擬試験装置と、前記二重化制御装置と前
   記模擬試験装置とに接続された専用保守装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
   プラント制御のための常用系となり他方が待機系となる
   ２系統のＣＰＵ系と、 前記２系統のＣＰＵ系と接続されプラントとの間で前記
   プラント制御のためのデータをやり取りするプロセス入
   出力装置とを具備し、 前記模擬試験装置は、 前記プラント制御の新プログラムを実行する手段を具備
   し、 前記専用保守装置は、 前記プラント制御のプログラムを前記新プログラムに置
   き替える手段を具備することを特徴とする二重化制御シ
   ステム。
2. 【請求項２】 二重化制御装置と、前記二重化制御装置
   に接続された模擬試験装置と、前記二重化制御装置と前
   記模擬試験装置とに接続された専用保守装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
   プラント制御のための常用系となり他方が待機系となる
   ２系統のＣＰＵ系と、 前記２系統のＣＰＵ系と接続されプラントとの間で前記
   プラント制御のためのデータをやり取りするプロセス入
   出力装置とを具備し、 前記模擬試験装置は、 前記２系統のＣＰＵ系の待機側と接続され前記プラント
   制御のためのデータのうち前記プラントからの出力デー
   タをオンラインで取得する手段と、 前記取得された出力データにより前記プラント制御の新
   プログラムを実行する手段とを具備し、前記専用保守装
   置は、 前記実行された新プログラムの結果と前記待機側のＣＰ
   Ｕ系により前記実行されたプログラムの結果とを比較す
   る手段と、 前記比較された結果が所望の結果である場合に前記新プ
   ログラムの前記待機側のＣＰＵ系へのダウンロードを指
   示する手段と、 前記２系統のＣＰＵ系の常用権を切り替えることを指示
   する手段と、 前記ダウンロードされた新プログラムを他方のＣＰＵ系
   に書き込むことを指示する手段とを具備することを特徴
   とする二重化制御システム。
3. 【請求項３】 前記プログラムおよび前記新プログラム
   は、分割可能な複数の部分からなりその対応する部分同
   士での可換性を有し、 前記専用保守装置は、 前記新プログラムとしてその分割可能な一部分を前記待
   機側のＣＰＵ系へダウンロードすることを指示し、 前記ダウンロードされた新プログラムとしてその分割可
   能な一部分を他方のＣＰＵ系に書き込むことを指示する
   ものであることを特徴とする請求項２記載の二重化制御
   システム。
4. 【請求項４】 二重化制御装置と、前記二重化制御装置
   に接続された制御装置と、前記二重化制御装置に接続さ
   れた専用保守装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
   プラント制御のための常用系となり他方が待機系となり
   得る２系統のＣＰＵ系と、 前記２系統のＣＰＵ系と接続されプラントとの間で前記
   プラント制御のためのデータをやり取りするプロセス入
   出力装置とを具備し、 前記制御装置は、 前記プラント制御のプログラムを実行し得るＣＰＵ系を
   具備し、 前記専用保守装置は、 前記２系統のＣＰＵ系と前記ＣＰＵ系のうちいずれかの
   二つのＣＰＵ系を前記プラント制御の常用系と待機系と
   して選択する手段を具備することを特徴とする二重化制
   御システム。
5. 【請求項５】 互いに接続され得る複数の二重化制御装
   置と、前記複数の二重化制御装置に接続された専用保守
   装置とを有し、 前記複数の二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
   プラント制御のための常用系となり他方が待機系となり
   得る２系統のＣＰＵ系と、 前記２系統のＣＰＵ系と接続されプラントとの間で前記
   プラント制御のためのデータをやり取りするプロセス入
   出力装置とをそれぞれ具備し、 前記専用保守装置は、 任意の前記二重化制御装置のＣＰＵ系から前記プラント
   制御のためのプログラムを取得し保持する手段と、 前記保持されたプログラムを任意の前記二重化制御装置
   のＣＰＵ系に書き込む手段と、 前記書き込まれたプログラムを実行するＣＰＵ系による
   前記プラント制御のためのデータを任意の前記プロセス
   入出力装置に導くよう指示する手段とを具備することを
   特徴とする二重化制御システム。
6. 【請求項６】 二重化制御装置と、前記二重化制御装置
   に接続された簡易操作用装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
   プラント制御のための常用系となり他方が待機系となる
   ２系統のＣＰＵ系と、 前記２系統のＣＰＵ系と接続されプラントとの間で前記
   プラント制御のためのデータをやり取りするプロセス入
   出力装置とを具備し、 前記簡易操作用装置は、 前記プロセス入出力装置が有する前記プラント制御のた
   めのデータを取得する手段と、 前記取得されたデータにより前記プラントを操作するデ
   ータを生成する手段と、 前記生成されたデータを前記プロセス入出力装置または
   前記ＣＰＵ系に書き写す手段とを具備することを特徴と
   する二重化制御システム。
7. 【請求項７】 二重化制御装置と、前記二重化制御装置
   に接続された簡易操作用装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
   プラント制御のための常用系となり他方が待機系となる
   ２系統のＣＰＵ系と、 前記２系統のＣＰＵ系と接続されプラントとの間で前記
   プラント制御のためのデータをやり取りするプロセス入
   出力装置とを具備し、 前記簡易操作用装置は、 前記２系統のＣＰＵ系が機能ダウンしたときに前記プロ
   セス入出力装置に保持された前記プラント制御のための
   データをアナログ値として取得する手段と、 前記取得されたデータを保持する手段と、 前記プロセス入出力装置を経由して前記プラント制御の
   ためのデータのうち前記プラントからの出力データをア
   ナログ値として取得して更新する手段と、 前記更新された出力データを監視しながら前記プラント
   を操作するためのデータを生成する手段と、 前記生成されたデータを前記プロセス入出力装置に書き
   込む手段とを具備することを特徴とする二重化制御シス
   テム。
8. 【請求項８】 二重化制御装置と、前記二重化制御装置
   に接続された簡易操作用装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
   プラント制御のための常用系となり他方が待機系となる
   ２系統のＣＰＵ系と、 前記２系統のＣＰＵ系と接続されプラントとの間で前記
   プラント制御のためのデータをやり取りするプロセス入
   出力装置とを具備し、 前記簡易操作用装置は、 前記プロセス入出力装置が有する前記プラント制御のた
   めのデータを取得する手段と、 前記取得されたデータにより前記プラントを操作するデ
   ータを生成する手段と、 前記生成されたデータの監視によりこれを前記２系統の
   ＣＰＵ系が機能ダウンから復帰したときに前記ＣＰＵ系
   に書き写すことの許可を与える手段と、 前記生成されたデータを前記許可に基づき前記ＣＰＵ系
   に書き写す手段とを具備し、 前記二重化制御装置は、さらに、 前記書き写されたデータに基づき前記プラント制御のた
   めのデータを発生することを特徴とする二重化制御シス
   テム。
9. 【請求項９】 二重化制御装置と、前記二重化制御装置
   に接続された簡易操作用装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
   プラント制御のための常用系となり他方が待機系となる
   ２系統のＣＰＵ系と、 前記２系統のＣＰＵ系と接続されプラントとの間で前記
   プラント制御のためのデータをやり取りするプロセス入
   出力装置とを具備し、 前記簡易操作用装置は、 前記２系統のＣＰＵ系が機能ダウンしたときに前記プロ
   セス入出力装置に保持された前記プラント制御のための
   ２値からなるデータを取得する手段と、 前記取得されたデータを保持する手段と、 前記プロセス入出力装置を経由して前記プラント制御の
   ためのデータのうち前記プラントからの２値からなる出
   力データを取得して更新する手段と、 前記更新された出力データを監視しながら前記プラント
   を操作するための２値からなるデータを生成する手段
   と、 前記生成されたデータを前記プロセス入出力装置に書き
   込む手段とを具備することを特徴とする二重化制御シス
   テム。
10. 【請求項１０】 二重化制御装置と、前記二重化制御装
    置に接続された簡易操作用装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
    プラント制御のための常用系となり他方が待機系となる
    ２系統のＣＰＵ系と、 前記２系統のＣＰＵ系と接続されプラントとの間で前記
    プラント制御のためのデータをやり取りするプロセス入
    出力装置とを具備し、 前記簡易操作用装置は、 前記プロセス入出力装置が有する前記プラント制御のた
    めのデータを取得する手段と、 前記取得されたデータにより前記プラントを操作する２
    値からなるデータを生成する手段と、 前記生成されたデータの監視によりこれを前記２系統の
    ＣＰＵ系が機能ダウンから復帰したときに前記ＣＰＵ系
    に書き写すことの許可を与える手段と、 前記生成されたデータを前記許可に基づき前記ＣＰＵ系
    に書き写す手段とを具備し、 前記二重化制御装置は、さらに、 前記書き写されたデータに基づき前記プラント制御のた
    めのデータを発生することを特徴とする二重化制御シス
    テム。
11. 【請求項１１】 プラント運転を行う二重化制御システ
    ムにおいて、 ２つのＣＰＵ系が有する前記プラント運転に関するパラ
    メータを所定の格納部位に保存するとともに前記２つの
    ＣＰＵ系の出力値に制限を設定し、 前記パラメータに代えて新パラメータを前記２つのＣＰ
    Ｕ系に与え、 前記与えられた新パラメータによる前記２つのＣＰＵ系
    の出力値が前記制限に収まる場合には前記制限を解除し
    て前記新パラメータによる前記プラント運転を継続し、 前記与えられた新パラメータによる前記２つのＣＰＵ系
    の出力値が前記制限に達する場合には前記所定の部位に
    保存されたパラメータを前記２つのＣＰＵ系に与え戻す
    ことを特徴とする二重化制御システムのプログラムメン
    テナンス方法。
12. 【請求項１２】 プラント運転を行う二重化制御システ
    ムにおいて、 ２つのＣＰＵ系のうち常用のものの出力値に制限を設定
    し、 前記常用のＣＰＵ系が有する前記プラント運転に関する
    パラメータに代えて新パラメータを前記常用のＣＰＵ系
    に与え、 前記与えられた新パラメータによる前記常用のＣＰＵ系
    の出力値が前記制限に収まる場合には前記制限を解除す
    るとともに前記新パラメータを前記２つのＣＰＵ系のう
    ち待機のものにも与えて前記新パラメータによる前記プ
    ラント運転を継続し、 前記与えられた新パラメータによる前記常用のＣＰＵ系
    の出力値が前記制限に達する場合には前記２つのＣＰＵ
    系の常用権を切り替えるとともに新たに常用になったＣ
    ＰＵ系が有する前記プラント運転に関するパラメータを
    他方のＣＰＵ系に複写することを特徴とする二重化制御
    システムのプログラムメンテナンス方法。
13. 【請求項１３】 プラント運転を行う二重化制御システ
    ムにおいて、 ２つのＣＰＵ系のうち待機のものの出力値に制限を設定
    するとともに前記待機のＣＰＵ系が有する前記プラント
    運転のためのプログラムに代えて新プログラムを前記待
    機のＣＰＵ系に与え、 前記与えられた新プログラムにより前記待機のＣＰＵ系
    の模擬試験を実施し、 前記実施された模擬試験における出力値が前記制限に収
    まる場合には模擬試験を終了するとともに前記２つのＣ
    ＰＵ系の常用権を切り替えて前記プラント運転を行い、 新たに常用になったＣＰＵ系の前記プラント運転におけ
    る出力値が前記制限に収まる場合には前記制限を解除す
    るとともに前記新プログラムを他方のＣＰＵ系に複写し
    て前記新プログラムによる前記プラント運転を継続し、 前記実施された模擬試験における出力値が前記制限に達
    する場合には模擬試験を終了するとともに前記制限を解
    除して前記２つのＣＰＵ系のうち常用のものが有するプ
    ログラムを前記待機のＣＰＵ系に複写し、 新たに常用になったＣＰＵ系の前記プラント運転におけ
    る出力値が前記制限に達する場合には前記２つのＣＰＵ
    系の常用権を切り替え戻すとともに前記制限を解除して
    前記２つのＣＰＵ系のうち常用のものが有するプログラ
    ムを前記待機のＣＰＵ系に複写することを特徴とする二
    重化制御システムのプログラムメンテナンス方法。
14. 【請求項１４】 プラント運転を行う二重化制御システ
    ムにおいて、 ２つのＣＰＵ系のうち待機のものの２値からなる出力値
    を保持するとともに前記待機のＣＰＵ系が有する前記プ
    ラント運転のためのプログラムに代えて新プログラムを
    前記待機のＣＰＵ系に与え、 前記２つのＣＰＵ系の常用権を切り替えて前記プラント
    の運転を行い、 新たに常用になったＣＰＵ系の前記プラント運転が正常
    の範囲である場合には前記保持を解除するとともに前記
    新プログラムを他方のＣＰＵ系に複写して前記新プログ
    ラムによる前記プラント運転を継続し、 新たに常用になったＣＰＵ系の前記プラント運転が正常
    の範囲を超える場合には前記２つのＣＰＵ系の常用権を
    切り替え戻すとともに前記保持を解除して前記２つのＣ
    ＰＵ系のうち常用のものが有するプログラムを前記待機
    のＣＰＵ系に複写することを特徴とする二重化制御シス
    テムのプログラムメンテナンス方法。