JP2001202101A - 二重化制御システムおよびそのプログラムメンテナンス方法 - Google Patents
二重化制御システムおよびそのプログラムメンテナンス方法Info
- Publication number
- JP2001202101A JP2001202101A JP2000009212A JP2000009212A JP2001202101A JP 2001202101 A JP2001202101 A JP 2001202101A JP 2000009212 A JP2000009212 A JP 2000009212A JP 2000009212 A JP2000009212 A JP 2000009212A JP 2001202101 A JP2001202101 A JP 2001202101A
- Authority
- JP
- Japan
- Prior art keywords
- plant
- cpu
- control
- program
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stored Programmes (AREA)
- Safety Devices In Control Systems (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【課題】 プラント運転を継続するのに支障を与えるこ
とのないように、プラント運転中において簡便かつ容易
にオンラインでプログラムのメンテナンスを行うことが
可能な二重化制御装置およびそのプログラムメンテナン
ス方法を提供すること。 【解決手段】 二重化制御装置と、二重化制御装置に接
続された模擬試験装置と、二重化制御装置と模擬試験装
置とに接続された専用保守装置とを有し、二重化制御装
置は、いずれか一方が前記プラント制御のための常用系
となり他方が待機系となる2系統のCPU系と、2系統
のCPU系と接続されプラントとの間でプラント制御の
ためのデータをやり取りするプロセス入出力装置とを具
備し、模擬試験装置は、プラント制御の新プログラムを
実行し、専用保守装置は、プラント制御のプログラムを
新プログラムに置き替える。
とのないように、プラント運転中において簡便かつ容易
にオンラインでプログラムのメンテナンスを行うことが
可能な二重化制御装置およびそのプログラムメンテナン
ス方法を提供すること。 【解決手段】 二重化制御装置と、二重化制御装置に接
続された模擬試験装置と、二重化制御装置と模擬試験装
置とに接続された専用保守装置とを有し、二重化制御装
置は、いずれか一方が前記プラント制御のための常用系
となり他方が待機系となる2系統のCPU系と、2系統
のCPU系と接続されプラントとの間でプラント制御の
ためのデータをやり取りするプロセス入出力装置とを具
備し、模擬試験装置は、プラント制御の新プログラムを
実行し、専用保守装置は、プラント制御のプログラムを
新プログラムに置き替える。
Description
【0001】
【発明の属する技術分野】本発明は、例えば発電プラン
トのようなプラントの運転を2系統の同一プログラムで
制御する二重化制御システムおよびそのプログラムメン
テナンス方法に係り、特に、容易にプラント運転中にお
いてオンラインでプログラムのメンテナンスを行うこと
が可能な二重化制御システムおよびそのプログラムメン
テナンス方法に関する。
トのようなプラントの運転を2系統の同一プログラムで
制御する二重化制御システムおよびそのプログラムメン
テナンス方法に係り、特に、容易にプラント運転中にお
いてオンラインでプログラムのメンテナンスを行うこと
が可能な二重化制御システムおよびそのプログラムメン
テナンス方法に関する。
【0002】
【従来の技術】従来の二重化制御装置について図15を
参照して説明する。同図は、従来の二重化制御装置によ
るプラントの制御構成を示すブロック構成図である。
参照して説明する。同図は、従来の二重化制御装置によ
るプラントの制御構成を示すブロック構成図である。
【0003】同図に示すように、この制御構成は、二重
化制御装置1、プラント4、専用保守装置2、バックア
ップ用操作装置5からなる。
化制御装置1、プラント4、専用保守装置2、バックア
ップ用操作装置5からなる。
【0004】二重化制御装置1には、CPU−A系(常
用側)6とCPU−B系(待機側)7とがあり、それぞ
れ、同一のプログラム8を実行する。この実行は、二重
化制御装置1内のプロセス入出力装置(PIO)3を介
しプラント4からデータが入力されることによる制御演
算を含む。また、演算結果による制御は、図示のよう
に、CPU−A系6のみから二重化制御装置1内のプロ
セス入力装置(PIO)3を介しプラント4に対してな
される。
用側)6とCPU−B系(待機側)7とがあり、それぞ
れ、同一のプログラム8を実行する。この実行は、二重
化制御装置1内のプロセス入出力装置(PIO)3を介
しプラント4からデータが入力されることによる制御演
算を含む。また、演算結果による制御は、図示のよう
に、CPU−A系6のみから二重化制御装置1内のプロ
セス入力装置(PIO)3を介しプラント4に対してな
される。
【0005】専用保守装置2は、二重化制御装置1と接
続されCPU−A系6とCPU−B系7で実行されるプ
ログラム8の保守を行う。
続されCPU−A系6とCPU−B系7で実行されるプ
ログラム8の保守を行う。
【0006】バックアップ用操作装置5は、CPU−A
系6とCPU−B系7の両系ともに機能ダウンした場合
に、プラント4が停止するのを防止するためのまた安全
に停止させるための操作を行う操作端を有する装置の集
合体である。
系6とCPU−B系7の両系ともに機能ダウンした場合
に、プラント4が停止するのを防止するためのまた安全
に停止させるための操作を行う操作端を有する装置の集
合体である。
【0007】このような二重化制御装置では、CPU−
A系6とCPU−B系7で実行されるプログラム8が同
一の場合にのみ二重化制御装置として機能する。したが
って、プラント4の運転中にプログラム8を変更しよう
とする場合には、その変更は、プラント4の運転を継続
するのに支障のない部分に限られる。これは、変更する
部分の制御を一時的に両系ともに停止させる必要がある
からである。
A系6とCPU−B系7で実行されるプログラム8が同
一の場合にのみ二重化制御装置として機能する。したが
って、プラント4の運転中にプログラム8を変更しよう
とする場合には、その変更は、プラント4の運転を継続
するのに支障のない部分に限られる。これは、変更する
部分の制御を一時的に両系ともに停止させる必要がある
からである。
【0008】また、プラント4の運転中におけるパラメ
ータ調整は、プラント4に重大な影響が生じないよう、
パラメータ調整により影響の出るプラント4への制御出
力に何らかの制限を加える仮処置(別のパラメータの変
更等)を行ってから実行する。
ータ調整は、プラント4に重大な影響が生じないよう、
パラメータ調整により影響の出るプラント4への制御出
力に何らかの制限を加える仮処置(別のパラメータの変
更等)を行ってから実行する。
【0009】さらに、CPU−A系6とCPU−B系7
の両系ともに機能ダウンした場合には、プロセス入出力
装置3がプラント4の運転継続に必要な出力を保持し、
そののちバックアップ用操作装置5が直接プラント4か
らデータの入力を受けこれによりプラント4の操作を行
う。
の両系ともに機能ダウンした場合には、プロセス入出力
装置3がプラント4の運転継続に必要な出力を保持し、
そののちバックアップ用操作装置5が直接プラント4か
らデータの入力を受けこれによりプラント4の操作を行
う。
【0010】
【発明が解決しようとする課題】したがって、このよう
な二重化制御装置では、上記のように、プラント運転中
のプログラム変更は、その変更箇所によるプラント制御
を一時的に両系とも停止させる必要があるため、変更可
能な箇所がプラント運転継続に支障のない部分に限定さ
れてしまうという問題があった。
な二重化制御装置では、上記のように、プラント運転中
のプログラム変更は、その変更箇所によるプラント制御
を一時的に両系とも停止させる必要があるため、変更可
能な箇所がプラント運転継続に支障のない部分に限定さ
れてしまうという問題があった。
【0011】また、プラント運転中のパラメータ調整
は、プラントに重大な影響を与えるのを防止するため、
調整実施前に調整者の判断により、その影響を受けそう
な制御出力に対して、プラントへ悪影響を与えないよう
に出力制限を加える必要がある。このような仮処置(別
のパラメータの変更等何らか処置)は、プラントの規模
が大きくなるほどその箇所が増加し、管理が困難化し、
メンテナンスにかかる時間も膨大となるので、プラント
の運転そのものに支障を与える可能性があった。
は、プラントに重大な影響を与えるのを防止するため、
調整実施前に調整者の判断により、その影響を受けそう
な制御出力に対して、プラントへ悪影響を与えないよう
に出力制限を加える必要がある。このような仮処置(別
のパラメータの変更等何らか処置)は、プラントの規模
が大きくなるほどその箇所が増加し、管理が困難化し、
メンテナンスにかかる時間も膨大となるので、プラント
の運転そのものに支障を与える可能性があった。
【0012】また、バックアップ用操作装置は、プラン
トの規模が大きくなるにつれ、操作端の数が増加しこれ
に応じてバックアップ用操作装置の規模も大きくなるの
で、費用が増大するという問題があった。
トの規模が大きくなるにつれ、操作端の数が増加しこれ
に応じてバックアップ用操作装置の規模も大きくなるの
で、費用が増大するという問題があった。
【0013】本発明は、このような状況を考慮してなさ
れたもので、プラントの運転を2系統の同一プログラム
で制御する二重化制御装置およびそのプログラムメンテ
ナンス方法において、特に、プラント運転を継続するの
に支障を与えることのないように、プラント運転中にお
いて簡便かつ容易にオンラインでプログラムのメンテナ
ンスを行うことが可能な二重化制御装置およびそのプロ
グラムメンテナンス方法を提供することを目的とする。
れたもので、プラントの運転を2系統の同一プログラム
で制御する二重化制御装置およびそのプログラムメンテ
ナンス方法において、特に、プラント運転を継続するの
に支障を与えることのないように、プラント運転中にお
いて簡便かつ容易にオンラインでプログラムのメンテナ
ンスを行うことが可能な二重化制御装置およびそのプロ
グラムメンテナンス方法を提供することを目的とする。
【0014】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る二重化制御システムは、二重化制御装
置と、前記二重化制御装置に接続された模擬試験装置
と、前記二重化制御装置と前記模擬試験装置とに接続さ
れた専用保守装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる2
系統のCPU系と、前記2系統のCPU系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記模擬試験
装置は、前記プラント制御の新プログラムを実行する手
段を具備し、前記専用保守装置は、前記プラント制御の
プログラムを前記新プログラムに置き替える手段を具備
することを特徴とする(請求項1)。
め、本発明に係る二重化制御システムは、二重化制御装
置と、前記二重化制御装置に接続された模擬試験装置
と、前記二重化制御装置と前記模擬試験装置とに接続さ
れた専用保守装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる2
系統のCPU系と、前記2系統のCPU系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記模擬試験
装置は、前記プラント制御の新プログラムを実行する手
段を具備し、前記専用保守装置は、前記プラント制御の
プログラムを前記新プログラムに置き替える手段を具備
することを特徴とする(請求項1)。
【0015】模擬試験装置による試験は、新プログラム
の確認試験であり二重化制御装置と接続されることで実
際のプラント運転に応じてその結果が確認され、また、
専用保守装置と二重化制御装置とが接続されることで新
プログラムの置き換えがされる。
の確認試験であり二重化制御装置と接続されることで実
際のプラント運転に応じてその結果が確認され、また、
専用保守装置と二重化制御装置とが接続されることで新
プログラムの置き換えがされる。
【0016】また、本発明に係る二重化制御システム
は、二重化制御装置と、前記二重化制御装置に接続され
た模擬試験装置と、前記二重化制御装置と前記模擬試験
装置とに接続された専用保守装置とを有し、前記二重化
制御装置は、プラント制御のプログラムを実行しいずれ
か一方が前記プラント制御のための常用系となり他方が
待機系となる2系統のCPU系と、前記2系統のCPU
系と接続されプラントとの間で前記プラント制御のため
のデータをやり取りするプロセス入出力装置とを具備
し、前記模擬試験装置は、前記2系統のCPU系の待機
側と接続され前記プラント制御のためのデータのうち前
記プラントからの出力データをオンラインで取得する手
段と、前記取得された出力データにより前記プラント制
御の新プログラムを実行する手段とを具備し、前記専用
保守装置は、前記実行された新プログラムの結果と前記
待機側のCPU系により前記実行されたプログラムの結
果とを比較する手段と、前記比較された結果が所望の結
果である場合に前記新プログラムの前記待機側のCPU
系へのダウンロードを指示する手段と、前記2系統のC
PU系の常用権を切り替えることを指示する手段と、前
記ダウンロードされた新プログラムを他方のCPU系に
書き込むことを指示する手段とを具備することを特徴と
する(請求項2)。
は、二重化制御装置と、前記二重化制御装置に接続され
た模擬試験装置と、前記二重化制御装置と前記模擬試験
装置とに接続された専用保守装置とを有し、前記二重化
制御装置は、プラント制御のプログラムを実行しいずれ
か一方が前記プラント制御のための常用系となり他方が
待機系となる2系統のCPU系と、前記2系統のCPU
系と接続されプラントとの間で前記プラント制御のため
のデータをやり取りするプロセス入出力装置とを具備
し、前記模擬試験装置は、前記2系統のCPU系の待機
側と接続され前記プラント制御のためのデータのうち前
記プラントからの出力データをオンラインで取得する手
段と、前記取得された出力データにより前記プラント制
御の新プログラムを実行する手段とを具備し、前記専用
保守装置は、前記実行された新プログラムの結果と前記
待機側のCPU系により前記実行されたプログラムの結
果とを比較する手段と、前記比較された結果が所望の結
果である場合に前記新プログラムの前記待機側のCPU
系へのダウンロードを指示する手段と、前記2系統のC
PU系の常用権を切り替えることを指示する手段と、前
記ダウンロードされた新プログラムを他方のCPU系に
書き込むことを指示する手段とを具備することを特徴と
する(請求項2)。
【0017】専用保守装置からの操作で制御装置からオ
ンラインでプロセス計測値(伝送入力値)を模擬試験用
装置に転送する。その入力値を用いて新しい全プログラ
ムを模擬試験し、その出力状態を専用保守装置に取り込
み、また制御装置から現在制御中のプログラムの状態を
専用保守装置に取り込んで互いの演算状態を比較して新
しいプログラムとの相違を確認する。確認後制御装置の
現在制御中のプログラムを新しい全プログラムに置き換
えて、新しいプログラムでプラントを制御する。
ンラインでプロセス計測値(伝送入力値)を模擬試験用
装置に転送する。その入力値を用いて新しい全プログラ
ムを模擬試験し、その出力状態を専用保守装置に取り込
み、また制御装置から現在制御中のプログラムの状態を
専用保守装置に取り込んで互いの演算状態を比較して新
しいプログラムとの相違を確認する。確認後制御装置の
現在制御中のプログラムを新しい全プログラムに置き換
えて、新しいプログラムでプラントを制御する。
【0018】また、本発明に係る二重化制御システム
は、前記プログラムおよび前記新プログラムは、分割可
能な複数の部分からなりその対応する部分同士での可換
性を有し、前記専用保守装置は、前記新プログラムとし
て、その分割可能な一部分を前記待機側のCPU系へダ
ウンロードすることを指示し、前記ダウンロードされた
新プログラムとして、その分割可能な一部分を他方のC
PU系に書き込むことを指示するものであることを特徴
とする(請求項3)。
は、前記プログラムおよび前記新プログラムは、分割可
能な複数の部分からなりその対応する部分同士での可換
性を有し、前記専用保守装置は、前記新プログラムとし
て、その分割可能な一部分を前記待機側のCPU系へダ
ウンロードすることを指示し、前記ダウンロードされた
新プログラムとして、その分割可能な一部分を他方のC
PU系に書き込むことを指示するものであることを特徴
とする(請求項3)。
【0019】専用保守装置からの操作で制御装置からオ
ンラインでプロセス計測値(伝送入力値)を模擬試験用
装置に転送する。その入力値を用いて一部変更したプロ
グラムを模擬試験し、その出力状態を専用保守装置に取
り込み、また制御装置から現在制御中のプログラムの状
態を専用保守装置に取り込んで互いの演算状態を比較
し、一部変更したプログラムとの相違を確認する。制御
装置の現在制御中の該当する部分のプログラムの、分割
されたプログラムの変更対象となる部分のみの置き換え
となり、瞬時に書き換えられプラントを制御する。
ンラインでプロセス計測値(伝送入力値)を模擬試験用
装置に転送する。その入力値を用いて一部変更したプロ
グラムを模擬試験し、その出力状態を専用保守装置に取
り込み、また制御装置から現在制御中のプログラムの状
態を専用保守装置に取り込んで互いの演算状態を比較
し、一部変更したプログラムとの相違を確認する。制御
装置の現在制御中の該当する部分のプログラムの、分割
されたプログラムの変更対象となる部分のみの置き換え
となり、瞬時に書き換えられプラントを制御する。
【0020】また、本発明に係る二重化制御システム
は、二重化制御装置と、前記二重化制御装置に接続され
た制御装置と、前記二重化制御装置に接続された専用保
守装置とを有し、前記二重化制御装置は、プラント制御
のプログラムを実行しいずれか一方が前記プラント制御
のための常用系となり他方が待機系となり得る2系統の
CPU系と、前記2系統のCPU系と接続されプラント
との間で前記プラント制御のためのデータをやり取りす
るプロセス入出力装置とを具備し、前記制御装置は、前
記プラント制御のプログラムを実行し得るCPU系を具
備し、前記専用保守装置は、前記2系統のCPU系と前
記CPU系のうちいずれかの二つのCPU系を前記プラ
ント制御の常用系と待機系として選択する手段を具備す
ることを特徴とする(請求項4)。
は、二重化制御装置と、前記二重化制御装置に接続され
た制御装置と、前記二重化制御装置に接続された専用保
守装置とを有し、前記二重化制御装置は、プラント制御
のプログラムを実行しいずれか一方が前記プラント制御
のための常用系となり他方が待機系となり得る2系統の
CPU系と、前記2系統のCPU系と接続されプラント
との間で前記プラント制御のためのデータをやり取りす
るプロセス入出力装置とを具備し、前記制御装置は、前
記プラント制御のプログラムを実行し得るCPU系を具
備し、前記専用保守装置は、前記2系統のCPU系と前
記CPU系のうちいずれかの二つのCPU系を前記プラ
ント制御の常用系と待機系として選択する手段を具備す
ることを特徴とする(請求項4)。
【0021】プラント運転中のプログラム変更時および
二重化制御装置の片系がダウンした場合に、別の制御装
置にプログラムをコピーし、その別の制御装置を二重化
制御装置の待機系として利用することにより、二重化で
のプラントの運転を継続する。また、本発明に係る二重
化制御システムは、互いに接続され得る複数の二重化制
御装置と、前記複数の二重化制御装置に接続された専用
保守装置とを有し、前記複数の二重化制御装置は、プラ
ント制御のプログラムを実行しいずれか一方が前記プラ
ント制御のための常用系となり他方が待機系となり得る
2系統のCPU系と、前記2系統のCPU系と接続され
プラントとの間で前記プラント制御のためのデータをや
り取りするプロセス入出力装置とをそれぞれ具備し、前
記専用保守装置は、任意の前記二重化制御装置のCPU
系から前記プラント制御のためのプログラムを取得し保
持する手段と、前記保持されたプログラムを任意の前記
二重化制御装置のCPU系に書き込む手段と、前記書き
込まれたプログラムを実行するCPU系による前記プラ
ント制御のためのデータを任意の前記プロセス入出力装
置に導くよう指示する手段とを具備することを特徴とす
る(請求項5)。
二重化制御装置の片系がダウンした場合に、別の制御装
置にプログラムをコピーし、その別の制御装置を二重化
制御装置の待機系として利用することにより、二重化で
のプラントの運転を継続する。また、本発明に係る二重
化制御システムは、互いに接続され得る複数の二重化制
御装置と、前記複数の二重化制御装置に接続された専用
保守装置とを有し、前記複数の二重化制御装置は、プラ
ント制御のプログラムを実行しいずれか一方が前記プラ
ント制御のための常用系となり他方が待機系となり得る
2系統のCPU系と、前記2系統のCPU系と接続され
プラントとの間で前記プラント制御のためのデータをや
り取りするプロセス入出力装置とをそれぞれ具備し、前
記専用保守装置は、任意の前記二重化制御装置のCPU
系から前記プラント制御のためのプログラムを取得し保
持する手段と、前記保持されたプログラムを任意の前記
二重化制御装置のCPU系に書き込む手段と、前記書き
込まれたプログラムを実行するCPU系による前記プラ
ント制御のためのデータを任意の前記プロセス入出力装
置に導くよう指示する手段とを具備することを特徴とす
る(請求項5)。
【0022】プラント運転中のプログラム変更時および
二重化制御装置の片系がダウンした場合に、専用保守装
置のプログラム保存用のメモリにプログラムをコピー
し、残った片系がダウンした場合に、前記メモリから別
の二重化制御装置の待機系にプログラムをコピーし、両
系ダウンまたは両系使えない場合の二重化制御装置に代
わり制御を行うことにより、プラントの運転を継続す
る。
二重化制御装置の片系がダウンした場合に、専用保守装
置のプログラム保存用のメモリにプログラムをコピー
し、残った片系がダウンした場合に、前記メモリから別
の二重化制御装置の待機系にプログラムをコピーし、両
系ダウンまたは両系使えない場合の二重化制御装置に代
わり制御を行うことにより、プラントの運転を継続す
る。
【0023】また、本発明に係る二重化制御システム
は、二重化制御装置と、前記二重化制御装置に接続され
た簡易操作用装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる2
系統のCPU系と、前記2系統のCPU系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記簡易操作
用装置は、前記プロセス入出力装置が有する前記プラン
ト制御のためのデータを取得する手段と、前記取得され
たデータにより前記プラントを操作するデータを生成す
る手段と、前記生成されたデータを前記プロセス入出力
装置または前記CPU系に書き写す手段とを具備するこ
とを特徴とする(請求項6)。
は、二重化制御装置と、前記二重化制御装置に接続され
た簡易操作用装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる2
系統のCPU系と、前記2系統のCPU系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記簡易操作
用装置は、前記プロセス入出力装置が有する前記プラン
ト制御のためのデータを取得する手段と、前記取得され
たデータにより前記プラントを操作するデータを生成す
る手段と、前記生成されたデータを前記プロセス入出力
装置または前記CPU系に書き写す手段とを具備するこ
とを特徴とする(請求項6)。
【0024】制御装置に接続されたプラントに対して入
出力を行うプロセス入出力装置と、例えばモニタ装置と
操作器本体を組み合わせた簡易操作用装置と、このプロ
セス入出力装置と制御装置にそれぞれ接続された操作器
本体と、プロセス入出力装置から入出力値を読み込んだ
操作器本体とモニタ装置とを接続することでアナログま
たは2値からなる出力値を操作する。
出力を行うプロセス入出力装置と、例えばモニタ装置と
操作器本体を組み合わせた簡易操作用装置と、このプロ
セス入出力装置と制御装置にそれぞれ接続された操作器
本体と、プロセス入出力装置から入出力値を読み込んだ
操作器本体とモニタ装置とを接続することでアナログま
たは2値からなる出力値を操作する。
【0025】また、本発明に係る二重化制御システム
は、二重化制御装置と、前記二重化制御装置に接続され
た簡易操作用装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる2
系統のCPU系と、前記2系統のCPU系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記簡易操作
用装置は、前記2系統のCPU系が機能ダウンしたとき
に前記プロセス入出力装置に保持された前記プラント制
御のためのデータをアナログ値として取得する手段と、
前記取得されたデータを保持する手段と、前記プロセス
入出力装置を経由して前記プラント制御のためのデータ
のうち前記プラントからの出力データをアナログ値とし
て取得して更新する手段と、前記更新された出力データ
を監視しながら前記プラントを操作するためのデータを
生成する手段と、前記生成されたデータを前記プロセス
入出力装置に書き込む手段とを具備することを特徴とす
る(請求項7)。
は、二重化制御装置と、前記二重化制御装置に接続され
た簡易操作用装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる2
系統のCPU系と、前記2系統のCPU系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記簡易操作
用装置は、前記2系統のCPU系が機能ダウンしたとき
に前記プロセス入出力装置に保持された前記プラント制
御のためのデータをアナログ値として取得する手段と、
前記取得されたデータを保持する手段と、前記プロセス
入出力装置を経由して前記プラント制御のためのデータ
のうち前記プラントからの出力データをアナログ値とし
て取得して更新する手段と、前記更新された出力データ
を監視しながら前記プラントを操作するためのデータを
生成する手段と、前記生成されたデータを前記プロセス
入出力装置に書き込む手段とを具備することを特徴とす
る(請求項7)。
【0026】制御装置の二重化がダウンした時に、ダウ
ンする直前のアナログ入出力値をプロセス入出力装置で
保持しておき、簡易操作用装置の許可指令でプラントか
ら上がってくるプロセス入出力装置のアナログ入力値を
更新し、プロセス入出力装置から簡易操作用装置にその
アナログ入出力値を読み込ませ、読み込んだアナログ入
出力値をモニタ装置で監視しながら簡易操作用装置の各
アナログ操作端パネルで各アナログ出力値を操作し、簡
易操作用装置で書込み許可を与えてこの各アナログ出力
値をプロセス入出力装置に書込み、そしてプラントに指
令を出力する。また、バックアップとしてダウンする直
前の各アナログ入出力値を操作器本体に保存しておく。
ンする直前のアナログ入出力値をプロセス入出力装置で
保持しておき、簡易操作用装置の許可指令でプラントか
ら上がってくるプロセス入出力装置のアナログ入力値を
更新し、プロセス入出力装置から簡易操作用装置にその
アナログ入出力値を読み込ませ、読み込んだアナログ入
出力値をモニタ装置で監視しながら簡易操作用装置の各
アナログ操作端パネルで各アナログ出力値を操作し、簡
易操作用装置で書込み許可を与えてこの各アナログ出力
値をプロセス入出力装置に書込み、そしてプラントに指
令を出力する。また、バックアップとしてダウンする直
前の各アナログ入出力値を操作器本体に保存しておく。
【0027】また、本発明に係る二重化制御システム
は、二重化制御装置と、前記二重化制御装置に接続され
た簡易操作用装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる2
系統のCPU系と、前記2系統のCPU系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記簡易操作
用装置は、前記プロセス入出力装置が有する前記プラン
ト制御のためのデータを取得する手段と、前記取得され
たデータにより前記プラントを操作するデータを生成す
る手段と、前記生成されたデータの監視によりこれを前
記2系統のCPU系が機能ダウンから復帰したときに前
記CPU系に書き写すことの許可を与える手段と、前記
生成されたデータを前記許可に基づき前記CPU系に書
き写す手段とを具備し、前記二重化制御装置は、さら
に、前記書き写されたデータに基づき前記プラント制御
のためのデータを発生することを特徴とする(請求項
8)。
は、二重化制御装置と、前記二重化制御装置に接続され
た簡易操作用装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる2
系統のCPU系と、前記2系統のCPU系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記簡易操作
用装置は、前記プロセス入出力装置が有する前記プラン
ト制御のためのデータを取得する手段と、前記取得され
たデータにより前記プラントを操作するデータを生成す
る手段と、前記生成されたデータの監視によりこれを前
記2系統のCPU系が機能ダウンから復帰したときに前
記CPU系に書き写すことの許可を与える手段と、前記
生成されたデータを前記許可に基づき前記CPU系に書
き写す手段とを具備し、前記二重化制御装置は、さら
に、前記書き写されたデータに基づき前記プラント制御
のためのデータを発生することを特徴とする(請求項
8)。
【0028】二重化がダウンから復帰後、例えばモニタ
装置で監視しながら簡易操作用装置から復帰した制御装
置にアナログ出力値の書き換え許可を与えて、プロセス
入出力装置に接続されている簡易操作用装置から、制御
に用いているアナログ出力値を該当する前記制御装置の
エリアに書込み、制御装置がそのアナログ出力値にトラ
ッキングする。
装置で監視しながら簡易操作用装置から復帰した制御装
置にアナログ出力値の書き換え許可を与えて、プロセス
入出力装置に接続されている簡易操作用装置から、制御
に用いているアナログ出力値を該当する前記制御装置の
エリアに書込み、制御装置がそのアナログ出力値にトラ
ッキングする。
【0029】また、本発明に係る二重化制御システム
は、二重化制御装置と、前記二重化制御装置に接続され
た簡易操作用装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる2
系統のCPU系と、前記2系統のCPU系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記簡易操作
用装置は、前記2系統のCPU系が機能ダウンしたとき
に前記プロセス入出力装置に保持された前記プラント制
御のための2値からなるデータを取得する手段と、前記
取得されたデータを保持する手段と、前記プロセス入出
力装置を経由して前記プラント制御のためのデータのう
ち前記プラントからの2値からなる出力データを取得し
て更新する手段と、前記更新された出力データを監視し
ながら前記プラントを操作するための2値からなるデー
タを生成する手段と、前記生成されたデータを前記プロ
セス入出力装置に書き込む手段とを具備することを特徴
とする(請求項9)。
は、二重化制御装置と、前記二重化制御装置に接続され
た簡易操作用装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる2
系統のCPU系と、前記2系統のCPU系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記簡易操作
用装置は、前記2系統のCPU系が機能ダウンしたとき
に前記プロセス入出力装置に保持された前記プラント制
御のための2値からなるデータを取得する手段と、前記
取得されたデータを保持する手段と、前記プロセス入出
力装置を経由して前記プラント制御のためのデータのう
ち前記プラントからの2値からなる出力データを取得し
て更新する手段と、前記更新された出力データを監視し
ながら前記プラントを操作するための2値からなるデー
タを生成する手段と、前記生成されたデータを前記プロ
セス入出力装置に書き込む手段とを具備することを特徴
とする(請求項9)。
【0030】制御装置の二重化がダウンした時に、ダウ
ンする直前の2値からなる入出力値をプロセス入出力装
置で保持しておき、簡易操作用装置の許可指令でプラン
トから上がってくるプロセス入出力装置の2値からなる
入力値を更新する。プロセス入出力装置から簡易操作用
装置にその2値からなる入出力値を読み込ませ、読み込
んだ入出力値をモニタ装置で監視しながら簡易操作用装
置の各ディジタル操作端パネルで各出力値を操作し、簡
易操作用装置から書込み許可を与えてこの各出力値をプ
ロセス入出力装置に書込み、プラントに指令を出力す
る。また、バックアップとしてダウンする直前の2値か
らなる各入出力値を操作器本体に保存しておく。
ンする直前の2値からなる入出力値をプロセス入出力装
置で保持しておき、簡易操作用装置の許可指令でプラン
トから上がってくるプロセス入出力装置の2値からなる
入力値を更新する。プロセス入出力装置から簡易操作用
装置にその2値からなる入出力値を読み込ませ、読み込
んだ入出力値をモニタ装置で監視しながら簡易操作用装
置の各ディジタル操作端パネルで各出力値を操作し、簡
易操作用装置から書込み許可を与えてこの各出力値をプ
ロセス入出力装置に書込み、プラントに指令を出力す
る。また、バックアップとしてダウンする直前の2値か
らなる各入出力値を操作器本体に保存しておく。
【0031】また、本発明に係る二重化制御システム
は、二重化制御装置と、前記二重化制御装置に接続され
た簡易操作用装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる2
系統のCPU系と、前記2系統のCPU系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記簡易操作
用装置は、前記プロセス入出力装置が有する前記プラン
ト制御のためのデータを取得する手段と、前記取得され
たデータにより前記プラントを操作する2値からなるデ
ータを生成する手段と、前記生成されたデータの監視に
よりこれを前記2系統のCPU系が機能ダウンから復帰
したときに前記CPU系に書き写すことの許可を与える
手段と、前記生成されたデータを前記許可に基づき前記
CPU系に書き写す手段とを具備し、前記二重化制御装
置は、さらに、前記書き写されたデータに基づき前記プ
ラント制御のためのデータを発生することを特徴とする
(請求項10)。
は、二重化制御装置と、前記二重化制御装置に接続され
た簡易操作用装置とを有し、前記二重化制御装置は、プ
ラント制御のプログラムを実行しいずれか一方が前記プ
ラント制御のための常用系となり他方が待機系となる2
系統のCPU系と、前記2系統のCPU系と接続されプ
ラントとの間で前記プラント制御のためのデータをやり
取りするプロセス入出力装置とを具備し、前記簡易操作
用装置は、前記プロセス入出力装置が有する前記プラン
ト制御のためのデータを取得する手段と、前記取得され
たデータにより前記プラントを操作する2値からなるデ
ータを生成する手段と、前記生成されたデータの監視に
よりこれを前記2系統のCPU系が機能ダウンから復帰
したときに前記CPU系に書き写すことの許可を与える
手段と、前記生成されたデータを前記許可に基づき前記
CPU系に書き写す手段とを具備し、前記二重化制御装
置は、さらに、前記書き写されたデータに基づき前記プ
ラント制御のためのデータを発生することを特徴とする
(請求項10)。
【0032】二重化がダウンから復帰後、モニタ装置で
監視しながら簡易操作用装置から復帰した制御装置に2
値からなる出力値の書き換え許可を与える。プロセス入
出力装置に接続されている簡易操作用装置から、制御に
用いていた2値からなる出力値を該当する制御装置のエ
リアに書込み、制御装置がその出力値にトラッキングす
る。
監視しながら簡易操作用装置から復帰した制御装置に2
値からなる出力値の書き換え許可を与える。プロセス入
出力装置に接続されている簡易操作用装置から、制御に
用いていた2値からなる出力値を該当する制御装置のエ
リアに書込み、制御装置がその出力値にトラッキングす
る。
【0033】また、本発明に係る二重化制御システムの
プログラムメンテナンス方法は、プラント運転を行う二
重化制御システムにおいて、2つのCPU系が有する前
記プラント運転に関するパラメータを所定の格納部位に
保存するとともに前記2つのCPU系の出力値に制限を
設定し、前記パラメータに代えて新パラメータを前記2
つのCPU系に与え、前記与えられた新パラメータによ
る前記2つのCPU系の出力値が前記制限に収まる場合
には前記制限を解除して前記新パラメータによる前記プ
ラント運転を継続し、前記与えられた新パラメータによ
る前記2つのCPU系の出力値が前記制限に達する場合
には前記所定の部位に保存されたパラメータを前記2つ
のCPU系に与え戻すことを特徴とする(請求項1
1)。
プログラムメンテナンス方法は、プラント運転を行う二
重化制御システムにおいて、2つのCPU系が有する前
記プラント運転に関するパラメータを所定の格納部位に
保存するとともに前記2つのCPU系の出力値に制限を
設定し、前記パラメータに代えて新パラメータを前記2
つのCPU系に与え、前記与えられた新パラメータによ
る前記2つのCPU系の出力値が前記制限に収まる場合
には前記制限を解除して前記新パラメータによる前記プ
ラント運転を継続し、前記与えられた新パラメータによ
る前記2つのCPU系の出力値が前記制限に達する場合
には前記所定の部位に保存されたパラメータを前記2つ
のCPU系に与え戻すことを特徴とする(請求項1
1)。
【0034】プラント運転中の制御パラメータ変更時に
アナログ出力に制限値を設けるため、プラントに対して
望ましくない影響を与えるのを防ぐことができるととも
に、変更前のパラメータを保存しておくことにより、制
限値に達した場合には、変更前のパラメータに戻すこと
ができる。また、本発明に係る二重化制御システムは、
プラント運転を行う二重化制御システムにおいて、2つ
のCPU系のうち常用のものの出力値に制限を設定し、
前記常用のCPU系が有する前記プラント運転に関する
パラメータに代えて新パラメータを前記常用のCPU系
に与え、前記与えられた新パラメータによる前記常用の
CPU系の出力値が前記制限に収まる場合には前記制限
を解除するとともに前記新パラメータを前記2つのCP
U系のうち待機のものにも与えて前記新パラメータによ
る前記プラント運転を継続し、前記与えられた新パラメ
ータによる前記常用のCPU系の出力値が前記制限に達
する場合には前記2つのCPU系の常用権を切り替える
とともに新たに常用になったCPU系が有する前記プラ
ント運転に関するパラメータを他方のCPU系に複写す
ることを特徴とする(請求項12)。
アナログ出力に制限値を設けるため、プラントに対して
望ましくない影響を与えるのを防ぐことができるととも
に、変更前のパラメータを保存しておくことにより、制
限値に達した場合には、変更前のパラメータに戻すこと
ができる。また、本発明に係る二重化制御システムは、
プラント運転を行う二重化制御システムにおいて、2つ
のCPU系のうち常用のものの出力値に制限を設定し、
前記常用のCPU系が有する前記プラント運転に関する
パラメータに代えて新パラメータを前記常用のCPU系
に与え、前記与えられた新パラメータによる前記常用の
CPU系の出力値が前記制限に収まる場合には前記制限
を解除するとともに前記新パラメータを前記2つのCP
U系のうち待機のものにも与えて前記新パラメータによ
る前記プラント運転を継続し、前記与えられた新パラメ
ータによる前記常用のCPU系の出力値が前記制限に達
する場合には前記2つのCPU系の常用権を切り替える
とともに新たに常用になったCPU系が有する前記プラ
ント運転に関するパラメータを他方のCPU系に複写す
ることを特徴とする(請求項12)。
【0035】プラント運転中の制御パラメータ変更時に
アナログ出力に制限値を設けるため、プラントに対して
望ましくない影響を与えるのを防ぐことができるととも
に、変更前のパラメータが二重化制御装置の片系に残っ
ているため、制限値に達した場合には、変更前のパラメ
ータに戻すことができる。また、本発明に係る二重化制
御システムは、プラント運転を行う二重化制御システム
において、2つのCPU系のうち待機のものの出力値に
制限を設定するとともに前記待機のCPU系が有する前
記プラント運転のためのプログラムに代えて新プログラ
ムを前記待機のCPU系に与え、前記与えられた新プロ
グラムにより前記待機のCPU系の模擬試験を実施し、
前記実施された模擬試験における出力値が前記制限に収
まる場合には模擬試験を終了するとともに前記2つのC
PU系の常用権を切り替えて前記プラント運転を行い、
新たに常用になったCPU系の前記プラント運転におけ
る出力値が前記制限に収まる場合には前記制限を解除す
るとともに前記新プログラムを他方のCPU系に複写し
て前記新プログラムによる前記プラント運転を継続し、
前記実施された模擬試験における出力値が前記制限に達
する場合には模擬試験を終了するとともに前記制限を解
除して前記2つのCPU系のうち常用のものが有するプ
ログラムを前記待機のCPU系に複写し、新たに常用に
なったCPU系の前記プラント運転における出力値が前
記制限に達する場合には前記2つのCPU系の常用権を
切り替え戻すとともに前記制限を解除して前記2つのC
PU系のうち常用のものが有するプログラムを前記待機
のCPU系に複写することを特徴とする(請求項1
3)。
アナログ出力に制限値を設けるため、プラントに対して
望ましくない影響を与えるのを防ぐことができるととも
に、変更前のパラメータが二重化制御装置の片系に残っ
ているため、制限値に達した場合には、変更前のパラメ
ータに戻すことができる。また、本発明に係る二重化制
御システムは、プラント運転を行う二重化制御システム
において、2つのCPU系のうち待機のものの出力値に
制限を設定するとともに前記待機のCPU系が有する前
記プラント運転のためのプログラムに代えて新プログラ
ムを前記待機のCPU系に与え、前記与えられた新プロ
グラムにより前記待機のCPU系の模擬試験を実施し、
前記実施された模擬試験における出力値が前記制限に収
まる場合には模擬試験を終了するとともに前記2つのC
PU系の常用権を切り替えて前記プラント運転を行い、
新たに常用になったCPU系の前記プラント運転におけ
る出力値が前記制限に収まる場合には前記制限を解除す
るとともに前記新プログラムを他方のCPU系に複写し
て前記新プログラムによる前記プラント運転を継続し、
前記実施された模擬試験における出力値が前記制限に達
する場合には模擬試験を終了するとともに前記制限を解
除して前記2つのCPU系のうち常用のものが有するプ
ログラムを前記待機のCPU系に複写し、新たに常用に
なったCPU系の前記プラント運転における出力値が前
記制限に達する場合には前記2つのCPU系の常用権を
切り替え戻すとともに前記制限を解除して前記2つのC
PU系のうち常用のものが有するプログラムを前記待機
のCPU系に複写することを特徴とする(請求項1
3)。
【0036】プラント運転中のプログラム変更時にアナ
ログ出力に制限値を設けるため、プラントに対して望ま
しくない影響を与えるのを防ぐことができるとともに、
変更前のプログラムが二重化制御装置の片系に残ってい
るため、制限値に達した場合には、変更前のプログラム
に戻すことができる。また、本発明に係る二重化制御シ
ステムは、プラント運転を行う二重化制御システムにお
いて、2つのCPU系のうち待機のものの2値からなる
出力値を保持するとともに前記待機のCPU系が有する
前記プラント運転のためのプログラムに代えて新プログ
ラムを前記待機のCPU系に与え、前記2つのCPU系
の常用権を切り替えて前記プラントの運転を行い、新た
に常用になったCPU系の前記プラント運転が正常の範
囲になる場合には前記保持を解除するとともに前記新プ
ログラムを他方のCPU系に複写して前記新プログラム
による前記プラント運転を継続し、新たに常用になった
CPU系の前記プラント運転が正常の範囲を超える場合
には前記2つのCPU系の常用権を切り替え戻すととも
に前記保持を解除して前記2つのCPU系のうち常用の
ものが有するプログラムを前記待機のCPU系に複写す
ることを特徴とする(請求項14)。
ログ出力に制限値を設けるため、プラントに対して望ま
しくない影響を与えるのを防ぐことができるとともに、
変更前のプログラムが二重化制御装置の片系に残ってい
るため、制限値に達した場合には、変更前のプログラム
に戻すことができる。また、本発明に係る二重化制御シ
ステムは、プラント運転を行う二重化制御システムにお
いて、2つのCPU系のうち待機のものの2値からなる
出力値を保持するとともに前記待機のCPU系が有する
前記プラント運転のためのプログラムに代えて新プログ
ラムを前記待機のCPU系に与え、前記2つのCPU系
の常用権を切り替えて前記プラントの運転を行い、新た
に常用になったCPU系の前記プラント運転が正常の範
囲になる場合には前記保持を解除するとともに前記新プ
ログラムを他方のCPU系に複写して前記新プログラム
による前記プラント運転を継続し、新たに常用になった
CPU系の前記プラント運転が正常の範囲を超える場合
には前記2つのCPU系の常用権を切り替え戻すととも
に前記保持を解除して前記2つのCPU系のうち常用の
ものが有するプログラムを前記待機のCPU系に複写す
ることを特徴とする(請求項14)。
【0037】プラント運転中のプログラム変更時に2値
からなる出力を保持し、プラントの運転を調整員が確認
できるため、プラントに対して望ましくない影響を与え
るのを防ぐことができるとともに、変更前のプログラム
が二重化制御装置の片系に残っているため、調整員が望
ましくないと判断した場合には、変更前のプログラムに
戻すことができる。
からなる出力を保持し、プラントの運転を調整員が確認
できるため、プラントに対して望ましくない影響を与え
るのを防ぐことができるとともに、変更前のプログラム
が二重化制御装置の片系に残っているため、調整員が望
ましくないと判断した場合には、変更前のプログラムに
戻すことができる。
【0038】
【発明の実施の形態】以下、本発明の実施形態を、図面
を参照しながら説明する。
を参照しながら説明する。
【0039】(第1の実施形態)図1は、本発明による
二重化制御システムの第1の実施形態を説明するための
ブロック構成図である。
二重化制御システムの第1の実施形態を説明するための
ブロック構成図である。
【0040】同図に示すように、この実施形態の構成
は、制御装置10、プラント19、専用保守装置16に
加え模擬試験装置14を含み、バックアップ用操作装置
はない。
は、制御装置10、プラント19、専用保守装置16に
加え模擬試験装置14を含み、バックアップ用操作装置
はない。
【0041】制御装置10には、CPU−A系(常用/
待機)11とCPU−B系(待機/常用)12とがあ
り、それぞれ、通常は同一のプログラム111を実行す
る。この実行は、制御装置10内のプロセス入出力装置
(PIO)13を介しプラント19からデータが入力さ
れることによる制御演算を含む。また、演算結果による
制御は、図示のようにCPU−A系11とCPU−B系
12のいずれか(この図ではCPU−A系11)のみか
ら制御装置10内のプロセス入力装置(PIO)13を
介しプラント19に対してなされる。
待機)11とCPU−B系(待機/常用)12とがあ
り、それぞれ、通常は同一のプログラム111を実行す
る。この実行は、制御装置10内のプロセス入出力装置
(PIO)13を介しプラント19からデータが入力さ
れることによる制御演算を含む。また、演算結果による
制御は、図示のようにCPU−A系11とCPU−B系
12のいずれか(この図ではCPU−A系11)のみか
ら制御装置10内のプロセス入力装置(PIO)13を
介しプラント19に対してなされる。
【0042】専用保守装置16は、制御装置10および
模擬試験装置14と接続され、CPU−A系11とCP
U−B系12で実行されるプログラム111の保守を行
う。
模擬試験装置14と接続され、CPU−A系11とCP
U−B系12で実行されるプログラム111の保守を行
う。
【0043】模擬試験装置14は、制御装置10内のC
PU−B系12および専用処理装置16と接続され、新
しいプログラムの試験を行う。
PU−B系12および専用処理装置16と接続され、新
しいプログラムの試験を行う。
【0044】ここで、プラント19運転中に現在その制
御に用いられているプログラム111を変更する場合の
操作について説明する。
御に用いられているプログラム111を変更する場合の
操作について説明する。
【0045】まず、専用保守装置16に保持された新し
い全プログラム115(プログラム111にそっくり置
き換わるべきプログラム)を模擬試験装置14に転送す
る。模擬試験装置14は、その操作によりCPU−B系
12を経由したプラント19からのデータをオンライン
で受け取り、これを入力してこの全プログラム115を
模擬試験する。模擬試験された状態は専用保守装置16
で確認される。
い全プログラム115(プログラム111にそっくり置
き換わるべきプログラム)を模擬試験装置14に転送す
る。模擬試験装置14は、その操作によりCPU−B系
12を経由したプラント19からのデータをオンライン
で受け取り、これを入力してこの全プログラム115を
模擬試験する。模擬試験された状態は専用保守装置16
で確認される。
【0046】このとき、同時に、CPU−B系12にお
いて現在プラント制御に使用中のプログラム111の状
態も専用保守装置16で確認される。
いて現在プラント制御に使用中のプログラム111の状
態も専用保守装置16で確認される。
【0047】そして、専用保守装置16においてこれら
の確認を比較し、相違するところをメッセージとして表
示しつつ新しい全プログラム115の良否確認を行う。
の確認を比較し、相違するところをメッセージとして表
示しつつ新しい全プログラム115の良否確認を行う。
【0048】良否確認の結果が良の場合は、この新しい
全プログラム115を専用保守装置16または模擬試験
装置14からCPU−B系12にダウンロードし、CP
U−B系12はダウンロードされた全プログラム115
を起動する。そして、専用保守装置16からの指令によ
りプラント19の制御権をCPU−A系11からCPU
−B系12に移行する。これにより、プラント19は一
応新しい全プログラム115により制御されていること
になる。
全プログラム115を専用保守装置16または模擬試験
装置14からCPU−B系12にダウンロードし、CP
U−B系12はダウンロードされた全プログラム115
を起動する。そして、専用保守装置16からの指令によ
りプラント19の制御権をCPU−A系11からCPU
−B系12に移行する。これにより、プラント19は一
応新しい全プログラム115により制御されていること
になる。
【0049】なお、良否確認が否である場合は全プログ
ラム115を作り直し、作り直した全プログラム115
によりここまでの操作を繰り返すことができる。
ラム115を作り直し、作り直した全プログラム115
によりここまでの操作を繰り返すことができる。
【0050】良否確認が良の場合、次に、新しい全プロ
グラム115をCPU−B系12からCPU−A系11
に自動的に書き込むか、専用保守装置16から直接CP
U−A系11に書き込む。CPU−A系11は、書き込
まれた全プログラム115を起動しプラント19の制御
の待機状態に移行する。これらにより、プログラム11
1を変更が終了する。
グラム115をCPU−B系12からCPU−A系11
に自動的に書き込むか、専用保守装置16から直接CP
U−A系11に書き込む。CPU−A系11は、書き込
まれた全プログラム115を起動しプラント19の制御
の待機状態に移行する。これらにより、プログラム11
1を変更が終了する。
【0051】このように、この実施形態によれば、制御
装置10内の別系に支障を与えずプログラム111の変
更を行うことができ、これにより、プラント19への制
御を停止することがなくなるのでプラント19の運用効
率を向上することができる。
装置10内の別系に支障を与えずプログラム111の変
更を行うことができ、これにより、プラント19への制
御を停止することがなくなるのでプラント19の運用効
率を向上することができる。
【0052】(第2の実施形態)次に、本発明の第2の
実施形態について図2を参照して説明する。
実施形態について図2を参照して説明する。
【0053】同図は、本発明による二重化制御システム
の第2の実施形態を説明するためのブロック構成図であ
る。
の第2の実施形態を説明するためのブロック構成図であ
る。
【0054】同図に示すように、この実施形態の構成
は、制御装置20、プラント25、専用保守装置26に
加え模擬試験装置24を含む。
は、制御装置20、プラント25、専用保守装置26に
加え模擬試験装置24を含む。
【0055】制御装置20には、CPU−A系(常用/
待機)21とCPU−B系(待機/常用)22とがあ
り、それぞれ、通常は同一のプログラム28を実行す
る。この実行は、制御装置20内のプロセス入出力装置
(PIO)23を介しプラント25からデータが入力さ
れることによる制御演算を含む。また、演算結果による
制御は、図示のようにCPU−A系21とCPU−B系
22のいずれか(この図ではCPU−A系21)のみか
ら制御装置20内のプロセス入力装置(PIO)23を
介しプラント25に対してなされる。
待機)21とCPU−B系(待機/常用)22とがあ
り、それぞれ、通常は同一のプログラム28を実行す
る。この実行は、制御装置20内のプロセス入出力装置
(PIO)23を介しプラント25からデータが入力さ
れることによる制御演算を含む。また、演算結果による
制御は、図示のようにCPU−A系21とCPU−B系
22のいずれか(この図ではCPU−A系21)のみか
ら制御装置20内のプロセス入力装置(PIO)23を
介しプラント25に対してなされる。
【0056】専用保守装置26は、制御装置20および
模擬試験装置24と接続され、CPU−A系21とCP
U−B系22で実行されるプログラム28の保守を行
う。
模擬試験装置24と接続され、CPU−A系21とCP
U−B系22で実行されるプログラム28の保守を行
う。
【0057】模擬試験装置24は、制御装置20内のC
PU−B系22および専用処理装置26と接続され、新
しいプログラムの試験を行う。
PU−B系22および専用処理装置26と接続され、新
しいプログラムの試験を行う。
【0058】この実施形態では、プラント25を制御す
るプログラム28は、複数に分割してそのそれぞれを個
々に新しいものと入れ換えることができ、また、分割さ
れた部分ごとに起動(プログラム実行)が可能なように
構築されている。
るプログラム28は、複数に分割してそのそれぞれを個
々に新しいものと入れ換えることができ、また、分割さ
れた部分ごとに起動(プログラム実行)が可能なように
構築されている。
【0059】ここで、プラント25運転中に現在その制
御に用いられているプログラム28を変更する場合の操
作について説明する。
御に用いられているプログラム28を変更する場合の操
作について説明する。
【0060】まず、専用保守装置26に保持された新し
い一部変更のプログラム214を模擬試験装置24に転
送する。模擬試験装置24は、その操作によりCPU−
B系22を経由したプラント25からのデータをオンラ
インで受け取り、これを入力してこの一部変更のプログ
ラム214を模擬試験する。模擬試験された状態は専用
保守装置26で確認される。
い一部変更のプログラム214を模擬試験装置24に転
送する。模擬試験装置24は、その操作によりCPU−
B系22を経由したプラント25からのデータをオンラ
インで受け取り、これを入力してこの一部変更のプログ
ラム214を模擬試験する。模擬試験された状態は専用
保守装置26で確認される。
【0061】このとき、同時に、CPU−B系22にお
いて現在プラント制御に使用中のプログラム28の状態
も専用保守装置26で確認される。
いて現在プラント制御に使用中のプログラム28の状態
も専用保守装置26で確認される。
【0062】そして、専用保守装置26においてこれら
の確認を比較し、相違するところをメッセージとして表
示しつつ一部変更のプログラム214の良否確認を行
う。
の確認を比較し、相違するところをメッセージとして表
示しつつ一部変更のプログラム214の良否確認を行
う。
【0063】良否確認の結果が良の場合は、この一部変
更プログラム214の分割可の変更部分を専用保守装置
26または模擬試験装置24からCPU−B系22にダ
ウンロードし(このダウンロードはプログラムの一部の
みであるので短時間になされる。)、CPU−B系22
は、ダウンロードされ一部変更されたプログラム(プロ
グラム214と同じもの)を起動する。そして、専用保
守装置26からの指令によりプラント25の制御権をC
PU−A系21からCPU−B系22に移行する。これ
により、プラント25は一応新しいプログラムにより制
御されていることになる。
更プログラム214の分割可の変更部分を専用保守装置
26または模擬試験装置24からCPU−B系22にダ
ウンロードし(このダウンロードはプログラムの一部の
みであるので短時間になされる。)、CPU−B系22
は、ダウンロードされ一部変更されたプログラム(プロ
グラム214と同じもの)を起動する。そして、専用保
守装置26からの指令によりプラント25の制御権をC
PU−A系21からCPU−B系22に移行する。これ
により、プラント25は一応新しいプログラムにより制
御されていることになる。
【0064】なお、良否確認が否である場合はプログラ
ム214の分割可の部分を作り直し、作り直したプログ
ラム214によりここまでの操作を繰り返すことができ
る。
ム214の分割可の部分を作り直し、作り直したプログ
ラム214によりここまでの操作を繰り返すことができ
る。
【0065】良否確認が良の場合、次に、一部変更され
たプログラム(プログラム214と同じもの)の分割可
の変更部分をCPU−B系22からCPU−A系21に
自動的に書き込むか、専用保守装置26から直接CPU
−A系21に書き込む(この書き込みはプログラムの一
部のみであるので短時間になされる。)。CPU−A系
21は、書き込まれた部分を含むプログラム(プログラ
ム214と同じもの)を起動しプラント25の制御の待
機状態に移行する。これらにより、プログラム28の変
更が終了する。
たプログラム(プログラム214と同じもの)の分割可
の変更部分をCPU−B系22からCPU−A系21に
自動的に書き込むか、専用保守装置26から直接CPU
−A系21に書き込む(この書き込みはプログラムの一
部のみであるので短時間になされる。)。CPU−A系
21は、書き込まれた部分を含むプログラム(プログラ
ム214と同じもの)を起動しプラント25の制御の待
機状態に移行する。これらにより、プログラム28の変
更が終了する。
【0066】このように、この実施形態によれば、第1
の実施形態と同様に、制御装置20内の別系に支障を与
えずプログラム28の変更を行うことができ、これによ
り、プラント25への制御を停止することがなくなるの
でプラント25の運用効率を向上することができる。
の実施形態と同様に、制御装置20内の別系に支障を与
えずプログラム28の変更を行うことができ、これによ
り、プラント25への制御を停止することがなくなるの
でプラント25の運用効率を向上することができる。
【0067】また、待機側のCPU系への新しいプログ
ラム書き込みはより短時間でなされるので、その最中に
常用側CPU系が機能ダウンした場合に生ずるプラント
制御の一時停止の可能性ををより低く抑えることができ
る。
ラム書き込みはより短時間でなされるので、その最中に
常用側CPU系が機能ダウンした場合に生ずるプラント
制御の一時停止の可能性ををより低く抑えることができ
る。
【0068】(第3の実施形態)次に、本発明の第3の
実施形態について図3を参照して説明する。
実施形態について図3を参照して説明する。
【0069】同図は、本発明による二重化制御システム
の第3の実施形態を説明するためのブロック構成図であ
る。
の第3の実施形態を説明するためのブロック構成図であ
る。
【0070】同図に示すように、この実施形態の構成
は、制御装置X31、プラント34、専用保守装置35
に加え制御装置Y32を含む。
は、制御装置X31、プラント34、専用保守装置35
に加え制御装置Y32を含む。
【0071】制御装置X31には、CPU−XA系(常
用)36とCPU−XB系(待機)37とがあり、それ
ぞれ、同一のプログラムを実行する。この実行は、制御
装置X31内のプロセス入出力装置(PIO)33を介
しプラント34からデータが入力されることによる制御
演算を含む。また、演算結果による制御は、図示のよう
にCPU−XA系36、CPU−XB系37、CPU−
YB系38のいずれか(この図ではCPU−XA系3
6)から制御装置X31内のプロセス入力装置(PI
O)33を介しプラント34に対してなされる。
用)36とCPU−XB系(待機)37とがあり、それ
ぞれ、同一のプログラムを実行する。この実行は、制御
装置X31内のプロセス入出力装置(PIO)33を介
しプラント34からデータが入力されることによる制御
演算を含む。また、演算結果による制御は、図示のよう
にCPU−XA系36、CPU−XB系37、CPU−
YB系38のいずれか(この図ではCPU−XA系3
6)から制御装置X31内のプロセス入力装置(PI
O)33を介しプラント34に対してなされる。
【0072】専用保守装置35は、制御装置X31と接
続され、CPU−XA系36とCPU−XB系37で実
行されるプログラムの保守を行う。
続され、CPU−XA系36とCPU−XB系37で実
行されるプログラムの保守を行う。
【0073】制御装置Y32は、制御装置X31内のC
PU−XB系36またはCPU−XB系37に代わり場
合によって待機系として機能する。
PU−XB系36またはCPU−XB系37に代わり場
合によって待機系として機能する。
【0074】この実施形態では、制御装置Y32が加え
られていることに特徴があり、これにより、プラント3
4の運転中に制御装置X31内のCPU−XA系36ま
たはCPU−XB系37のプログラム変更ができる。ま
た、制御装置X31内のCPU−XA系36またはCP
U−XB系37のいずれかに機能ダウンが生じた場合に
も二重化制御システムとして動作する。
られていることに特徴があり、これにより、プラント3
4の運転中に制御装置X31内のCPU−XA系36ま
たはCPU−XB系37のプログラム変更ができる。ま
た、制御装置X31内のCPU−XA系36またはCP
U−XB系37のいずれかに機能ダウンが生じた場合に
も二重化制御システムとして動作する。
【0075】制御装置X31のCPU−XA系36また
はCPU−XB系37のプログラムを変更する場合の動
作を説明する。
はCPU−XB系37のプログラムを変更する場合の動
作を説明する。
【0076】制御装置X31のプログラム変更に先立
ち、制御装置Y32のCPU−YA系38に制御装置X
31からプログラムをコピーする。プロセス入出力装置
33においては、制御装置X31の待機側CPU−XB
系37から制御装置Y32のCPU−YA38に待機系
を切替える。この後、CPU−XB系37のプログラム
を変更することができる。これにより、プログラム変更
中でもプラント34は、二重化制御システムとして運転
を継続することができる。
ち、制御装置Y32のCPU−YA系38に制御装置X
31からプログラムをコピーする。プロセス入出力装置
33においては、制御装置X31の待機側CPU−XB
系37から制御装置Y32のCPU−YA38に待機系
を切替える。この後、CPU−XB系37のプログラム
を変更することができる。これにより、プログラム変更
中でもプラント34は、二重化制御システムとして運転
を継続することができる。
【0077】また、制御装置X31の片系が機能ダウン
した場合には、制御装置Y32のCPU−YA系38に
制御装置X31からプログラムをコピーし、プロセス入
出力装置33において、待機系をダウンした系から制御
装置Y32のCPU−YA系38に切替えることによ
り、プラント34は、二重化制御システムとして運転を
継続することができる。
した場合には、制御装置Y32のCPU−YA系38に
制御装置X31からプログラムをコピーし、プロセス入
出力装置33において、待機系をダウンした系から制御
装置Y32のCPU−YA系38に切替えることによ
り、プラント34は、二重化制御システムとして運転を
継続することができる。
【0078】これらにより、プラント34の運転は二重
化制御システムによる信頼性をより確実に得ることがで
きる。
化制御システムによる信頼性をより確実に得ることがで
きる。
【0079】(第4の実施形態)次に、本発明の第4の
実施形態について図4を参照して説明する。
実施形態について図4を参照して説明する。
【0080】同図は、本発明による二重化制御システム
の第4の実施形態を説明するためのブロック構成図であ
る。
の第4の実施形態を説明するためのブロック構成図であ
る。
【0081】同図に示すように、この実施形態の構成
は、制御装置X41、プラント44、専用保守装置42
に加え制御装置Z46を含む。
は、制御装置X41、プラント44、専用保守装置42
に加え制御装置Z46を含む。
【0082】制御装置X41には、CPU−XA系(常
用)48とCPU−XB系(待機)49とがあり、それ
ぞれ、同一のプログラムを実行する。この実行は、制御
装置X41内のプロセス入出力装置(PIO)43を介
しプラント44からデータが入力されることによる制御
演算を含む。また、演算結果による制御は、図示のよう
にCPU−XA系48とCPU−XB系49のいずれか
(この図ではCPU−XA系48)のみから制御装置X
41内のプロセス入力装置43を介しプラント44に対
してなされる。
用)48とCPU−XB系(待機)49とがあり、それ
ぞれ、同一のプログラムを実行する。この実行は、制御
装置X41内のプロセス入出力装置(PIO)43を介
しプラント44からデータが入力されることによる制御
演算を含む。また、演算結果による制御は、図示のよう
にCPU−XA系48とCPU−XB系49のいずれか
(この図ではCPU−XA系48)のみから制御装置X
41内のプロセス入力装置43を介しプラント44に対
してなされる。
【0083】また、制御装置Z46においても、CPU
−ZA系(常用)410、CPU−ZB系(待機)41
1、プロセス入出力装置47、プラント44のこれらの
関係は通常においては上記と同じである。なお、制御装
置X41と制御装置Z46とは、通常時においては別個
のプログラムによりプラント44を制御しているもので
ある。
−ZA系(常用)410、CPU−ZB系(待機)41
1、プロセス入出力装置47、プラント44のこれらの
関係は通常においては上記と同じである。なお、制御装
置X41と制御装置Z46とは、通常時においては別個
のプログラムによりプラント44を制御しているもので
ある。
【0084】専用保守装置42は、制御装置X41およ
び制御装置Z46と接続され、これらで実行されるプロ
グラムをコピーしこのコピーを一時保存する。
び制御装置Z46と接続され、これらで実行されるプロ
グラムをコピーしこのコピーを一時保存する。
【0085】この実施形態は、待機側のプログラム変更
をするためそのプログラムをコピーする領域を専用保守
装置42に設け、また、待機側のプログラム変更時に常
用側が機能ダウンした場合に備え他の二重化制御システ
ムの待機側として機能している系を一時的に利用するも
のである。
をするためそのプログラムをコピーする領域を専用保守
装置42に設け、また、待機側のプログラム変更時に常
用側が機能ダウンした場合に備え他の二重化制御システ
ムの待機側として機能している系を一時的に利用するも
のである。
【0086】また、この実施形態は、待機側が機能ダウ
ンし常用側がプラントの制御を行っている場合にこの常
用側にも機能ダウンが生じた場合に備え、他の二重化制
御システムの待機側として機能している系を一時的に利
用するものである。
ンし常用側がプラントの制御を行っている場合にこの常
用側にも機能ダウンが生じた場合に備え、他の二重化制
御システムの待機側として機能している系を一時的に利
用するものである。
【0087】これらの動作を順を追って説明する。
【0088】制御装置X41のプログラム変更に先立
ち、専用保守装置42内のプログラム保存用のメモリW
45に、制御装置X41からプログラムをコピーしてお
く。ここで制御装置X41の待機側CPU−XB系49
のプログラムを変更する。
ち、専用保守装置42内のプログラム保存用のメモリW
45に、制御装置X41からプログラムをコピーしてお
く。ここで制御装置X41の待機側CPU−XB系49
のプログラムを変更する。
【0089】プログラム変更中に制御装置X41のもう
一方の系CPU−XA系48がダウンした場合には、別
の制御装置Z46の待機側CPU−ZB系411にメモ
リW45からプログラムをコピーし、この待機側CPU
−ZB系411の出力をそのプロセス入出力装置47か
ら切り離す。これととともにCPU−XA系48の出力
をそのプロセス入出力装置43から切り離し、代わりに
プロセス入出力装置43には、CPU−ZB系411か
らの制御が伝達されるように切替える。さらに、プロセ
ス入出力装置43からCPU−ZB系411にプロセス
計測値が伝送されるように切り替える。
一方の系CPU−XA系48がダウンした場合には、別
の制御装置Z46の待機側CPU−ZB系411にメモ
リW45からプログラムをコピーし、この待機側CPU
−ZB系411の出力をそのプロセス入出力装置47か
ら切り離す。これととともにCPU−XA系48の出力
をそのプロセス入出力装置43から切り離し、代わりに
プロセス入出力装置43には、CPU−ZB系411か
らの制御が伝達されるように切替える。さらに、プロセ
ス入出力装置43からCPU−ZB系411にプロセス
計測値が伝送されるように切り替える。
【0090】これにより、プラント44の運転は継続す
ることができる。
ることができる。
【0091】制御装置X41の復帰後には、プロセス入
出力装置43は制御をCPU−ZB系411から制御装
置X41に切替え(戻し)、プラント44はプロセス入
出力装置43を介して二重化制御システムによる運転に
復帰する。制御装置Z46は、CPU−ZB系411が
プロセス入出力装置43から切り離された後、常用側C
PU−ZA系410からこのCPU−ZB系411にプ
ログラムをコピーし、プロセス入出力装置47に対し
て、二重化制御システムによる運転に復帰する。
出力装置43は制御をCPU−ZB系411から制御装
置X41に切替え(戻し)、プラント44はプロセス入
出力装置43を介して二重化制御システムによる運転に
復帰する。制御装置Z46は、CPU−ZB系411が
プロセス入出力装置43から切り離された後、常用側C
PU−ZA系410からこのCPU−ZB系411にプ
ログラムをコピーし、プロセス入出力装置47に対し
て、二重化制御システムによる運転に復帰する。
【0092】以上が、待機側のプログラム変更時に常用
側が機能ダウンした場合に備え他の二重化制御システム
の待機側として機能している側を一時的に利用する場合
の動作である。
側が機能ダウンした場合に備え他の二重化制御システム
の待機側として機能している側を一時的に利用する場合
の動作である。
【0093】また、制御装置X41の片系CPU−XB
系49が機能ダウンした場合には、メモリW45に、制
御装置X41の運転中の系CPU−XA系48からプロ
グラムをコピーする。このCPU−XB系49のダウン
中に制御装置X41の残りの系CPU−XA系48もダ
ウンした場合には、別の制御装置Z46の待機側CPU
−ZB系411にメモリW45からプログラムをコピー
し、この待機側CPU−ZB系411の出力をそのプロ
セス入出力装置47から切り離す。これととともに常用
側CPU−XA系48の出力をそのプロセス入出力装置
43から切り離し、代わりにプロセス入出力装置43に
は、CPU−ZB411からの制御が伝達されるように
切替える。さらに、プロセス入出力装置43からCPU
−ZB系411にプロセス計測値が伝送されるように切
り替える。
系49が機能ダウンした場合には、メモリW45に、制
御装置X41の運転中の系CPU−XA系48からプロ
グラムをコピーする。このCPU−XB系49のダウン
中に制御装置X41の残りの系CPU−XA系48もダ
ウンした場合には、別の制御装置Z46の待機側CPU
−ZB系411にメモリW45からプログラムをコピー
し、この待機側CPU−ZB系411の出力をそのプロ
セス入出力装置47から切り離す。これととともに常用
側CPU−XA系48の出力をそのプロセス入出力装置
43から切り離し、代わりにプロセス入出力装置43に
は、CPU−ZB411からの制御が伝達されるように
切替える。さらに、プロセス入出力装置43からCPU
−ZB系411にプロセス計測値が伝送されるように切
り替える。
【0094】これにより、プラント44の運転は継続す
ることができる。
ることができる。
【0095】制御装置X41の復帰後には、プロセス入
出力装置43は制御をCPU−ZB系411から制御装
置X41に切替え(戻し)、プラント44はプロセス入
出力装置43を介して二重化制御システムによる運転に
復帰する。制御装置Z46は、CPU−ZB系411が
プロセス入出力装置43から切り離された後、常用側C
PU−ZA系410から待機側CPU−ZB系411に
プログラムをコピーし、プロセス入出力装置47に対し
て、二重化制御システムによる運転に復帰する。
出力装置43は制御をCPU−ZB系411から制御装
置X41に切替え(戻し)、プラント44はプロセス入
出力装置43を介して二重化制御システムによる運転に
復帰する。制御装置Z46は、CPU−ZB系411が
プロセス入出力装置43から切り離された後、常用側C
PU−ZA系410から待機側CPU−ZB系411に
プログラムをコピーし、プロセス入出力装置47に対し
て、二重化制御システムによる運転に復帰する。
【0096】以上が、待機側が機能ダウンし常用側がプ
ラントの制御を行っている場合にこの常用側にも機能ダ
ウンが生じた場合に備え、他の二重化制御システムの待
機側として機能している側を一時的に利用する場合の動
作である。
ラントの制御を行っている場合にこの常用側にも機能ダ
ウンが生じた場合に備え、他の二重化制御システムの待
機側として機能している側を一時的に利用する場合の動
作である。
【0097】以上のように、この実施形態においては、
ある二重化制御システムの両系ともに機能不全に陥った
場合に他の二重化制御システムの待機系を一時的に利用
しプラントの運転を継続できる。
ある二重化制御システムの両系ともに機能不全に陥った
場合に他の二重化制御システムの待機系を一時的に利用
しプラントの運転を継続できる。
【0098】(第5の実施形態)次に、本発明の第5の
実施形態について図5を参照して説明する。
実施形態について図5を参照して説明する。
【0099】同図は、本発明による二重化制御システム
の第5の実施形態を説明するためのブロック構成図であ
る。
の第5の実施形態を説明するためのブロック構成図であ
る。
【0100】同図に示すように、この実施形態の構成
は、制御装置50、プラント54に加え簡易操作用装置
55を含む。
は、制御装置50、プラント54に加え簡易操作用装置
55を含む。
【0101】制御装置50には、CPU−A系(常用)
51とCPU−B系(待機)52とがあり、それぞれ、
同一のプログラムを実行する。この実行は、制御装置5
0内のプロセス入出力装置(PIO)53を介しプラン
ト54からデータが入力されることによる制御演算を含
む。また、演算結果による制御は、図示のように通常C
PU−A系51とCPU−B系52のいずれか(この図
ではCPU−A系51)から制御装置50内のプロセス
入力装置53を介しプラント54に対してなされる。
51とCPU−B系(待機)52とがあり、それぞれ、
同一のプログラムを実行する。この実行は、制御装置5
0内のプロセス入出力装置(PIO)53を介しプラン
ト54からデータが入力されることによる制御演算を含
む。また、演算結果による制御は、図示のように通常C
PU−A系51とCPU−B系52のいずれか(この図
ではCPU−A系51)から制御装置50内のプロセス
入力装置53を介しプラント54に対してなされる。
【0102】簡易操作用装置55は、制御装置50内の
プロセス入出力装置53およびCPU−A系51(これ
はCPU−B系52でもよい。)と接続され、また、内
部構成として、モニタ装置56、操作機本体57を含
む。モニタ装置56は操作端512を複数含む。
プロセス入出力装置53およびCPU−A系51(これ
はCPU−B系52でもよい。)と接続され、また、内
部構成として、モニタ装置56、操作機本体57を含
む。モニタ装置56は操作端512を複数含む。
【0103】この実施形態は、制御装置50の両CPU
系がともに機能ダウンした場合に、その回復までの間、
プラントの操作を簡易操作用装置55で一時的に行な
い、この際にプラント54の制御の受け渡し(制御装置
50から簡易操作用装置55への受け渡し、および簡易
操作用装置55から制御装置50への受け渡し)を円滑
に進め、安全なプラント54の運転を継続するものであ
る。
系がともに機能ダウンした場合に、その回復までの間、
プラントの操作を簡易操作用装置55で一時的に行な
い、この際にプラント54の制御の受け渡し(制御装置
50から簡易操作用装置55への受け渡し、および簡易
操作用装置55から制御装置50への受け渡し)を円滑
に進め、安全なプラント54の運転を継続するものであ
る。
【0104】制御装置50の両CPU系が機能ダウンし
た場合の動作を説明する。
た場合の動作を説明する。
【0105】プロセス入出力装置53は、プラント54
へのあるいはプラント54からの刻々のアナログ入出力
を担っているので、制御装置50の両CPU系がダウン
した場合ダウンする直前のそのアナログ入出力値を保持
しておくことができる。プロセス入出力装置53には、
簡易操作用装置55が接続され、簡易操作用装置55
は、プロセス入出力装置53に保持されたこのアナログ
入出力値を読み出す。
へのあるいはプラント54からの刻々のアナログ入出力
を担っているので、制御装置50の両CPU系がダウン
した場合ダウンする直前のそのアナログ入出力値を保持
しておくことができる。プロセス入出力装置53には、
簡易操作用装置55が接続され、簡易操作用装置55
は、プロセス入出力装置53に保持されたこのアナログ
入出力値を読み出す。
【0106】簡易操作用装置55は、プラント54から
上がってくるアナログ入力値の刻々の変化に追従しダウ
ン時アナログ入力値の更新の許可指令を出す。更新され
ながら読み込んだアナログ入力値をモニタ装置56で監
視しつつ簡易操作用装置55では各アナログ出力値の操
作を行う(これに複数の操作端512を用いる)。これ
により得られた変更された各アナログ出力値を、書込み
許可を与えることでプロセス入出力装置53に書込み、
プラント54に対して指令出力する(操作する)。
上がってくるアナログ入力値の刻々の変化に追従しダウ
ン時アナログ入力値の更新の許可指令を出す。更新され
ながら読み込んだアナログ入力値をモニタ装置56で監
視しつつ簡易操作用装置55では各アナログ出力値の操
作を行う(これに複数の操作端512を用いる)。これ
により得られた変更された各アナログ出力値を、書込み
許可を与えることでプロセス入出力装置53に書込み、
プラント54に対して指令出力する(操作する)。
【0107】また、簡易操作用装置55は、バックアッ
プとして両系ダウンする直前の各アナログ入出力値を保
存しておくこともでき、場合によりこれを参照すること
やこの状態に戻したりすることもできる。
プとして両系ダウンする直前の各アナログ入出力値を保
存しておくこともでき、場合によりこれを参照すること
やこの状態に戻したりすることもできる。
【0108】以上のように、簡易操作用装置55の許可
指令でアナログ入出力値を最新に更新して、現状のプラ
ント状態を監視しながら、簡易操作用装置55によりプ
ラント操作の手順とその監視とが安全性を与えられた上
で得られる。これにより複数の操作端512を用いて、
プラント54を安全に操作することができる。
指令でアナログ入出力値を最新に更新して、現状のプラ
ント状態を監視しながら、簡易操作用装置55によりプ
ラント操作の手順とその監視とが安全性を与えられた上
で得られる。これにより複数の操作端512を用いて、
プラント54を安全に操作することができる。
【0109】さらに、制御装置50がダウンから復帰し
た場合においては、プラント制御を制御装置50に移行
させるため、モニタ装置56で監視しながら簡易操作用
装置55から現状のアナログ出力値を制御装置50に書
き写すことの許可を与える。すなわち、簡易操作用装置
55でプラント制御していたアナログ出力値を、該当す
る制御装置50の記憶エリアに書込む(操作機本体57
→CPU系51)。
た場合においては、プラント制御を制御装置50に移行
させるため、モニタ装置56で監視しながら簡易操作用
装置55から現状のアナログ出力値を制御装置50に書
き写すことの許可を与える。すなわち、簡易操作用装置
55でプラント制御していたアナログ出力値を、該当す
る制御装置50の記憶エリアに書込む(操作機本体57
→CPU系51)。
【0110】これにより、制御装置50のアナログ出力
値が、簡易操作用装置55でプラント制御していたアナ
ログ出力値にトラッキングされ、プラント54に対して
突変的な指令を防ぐことができるので、プラント54を
安全に制御することができる。
値が、簡易操作用装置55でプラント制御していたアナ
ログ出力値にトラッキングされ、プラント54に対して
突変的な指令を防ぐことができるので、プラント54を
安全に制御することができる。
【0111】(第6の実施形態)次に、本発明の第6の
実施形態について図6を参照して説明する。
実施形態について図6を参照して説明する。
【0112】同図は、本発明による二重化制御システム
の第6の実施形態を説明するためのブロック構成図であ
る。
の第6の実施形態を説明するためのブロック構成図であ
る。
【0113】同図に示すように、この実施形態の構成
は、制御装置60、プラント64に加え簡易操作用装置
65を含む。
は、制御装置60、プラント64に加え簡易操作用装置
65を含む。
【0114】制御装置60には、CPU−A系(常用)
61とCPU−B系(待機)62とがあり、それぞれ、
同一のプログラムを実行する。この実行は、制御装置6
0内のプロセス入出力装置(PIO)63を介しプラン
ト64からデータが入力されることによる制御演算を含
む。また、演算結果による制御は、図示のように通常C
PU−A系61とCPU−B系62のいずれか(この図
ではCPU−A系61)から制御装置60内のプロセス
入力装置63を介しプラント64に対してなされる。
61とCPU−B系(待機)62とがあり、それぞれ、
同一のプログラムを実行する。この実行は、制御装置6
0内のプロセス入出力装置(PIO)63を介しプラン
ト64からデータが入力されることによる制御演算を含
む。また、演算結果による制御は、図示のように通常C
PU−A系61とCPU−B系62のいずれか(この図
ではCPU−A系61)から制御装置60内のプロセス
入力装置63を介しプラント64に対してなされる。
【0115】簡易操作用装置65は、制御装置60内の
プロセス入出力装置63およびCPU−A系61(これ
はCPU−B系62でもよい。)と接続され、また、内
部構成として、CRTディスプレイ66、操作機本体6
7を含む。CRTディスプレイ66は操作端612を複
数含む。
プロセス入出力装置63およびCPU−A系61(これ
はCPU−B系62でもよい。)と接続され、また、内
部構成として、CRTディスプレイ66、操作機本体6
7を含む。CRTディスプレイ66は操作端612を複
数含む。
【0116】この実施形態は、第5の実施形態と同様
に、制御装置60の両CPU系がともに機能ダウンした
場合に、その回復までの間、プラントの操作を簡易操作
用装置65で一時的に行ない、この際にプラント64の
制御の受け渡し(制御装置60から簡易操作用装置65
への受け渡し、および簡易操作用装置65から制御装置
60への受け渡し)を円滑に進め、安全なプラント64
の運転を継続するものである。
に、制御装置60の両CPU系がともに機能ダウンした
場合に、その回復までの間、プラントの操作を簡易操作
用装置65で一時的に行ない、この際にプラント64の
制御の受け渡し(制御装置60から簡易操作用装置65
への受け渡し、および簡易操作用装置65から制御装置
60への受け渡し)を円滑に進め、安全なプラント64
の運転を継続するものである。
【0117】また、プロセス入出力装置63が取り扱う
入出力信号はディジタル信号(2値からなる信号、すな
わち、バルブの開閉、電動機の起動停止などでそのいず
れかを示す信号)である場合を想定するものである。
入出力信号はディジタル信号(2値からなる信号、すな
わち、バルブの開閉、電動機の起動停止などでそのいず
れかを示す信号)である場合を想定するものである。
【0118】制御装置60の両CPU系が機能ダウンし
た場合の動作を説明する。
た場合の動作を説明する。
【0119】プロセス入出力装置63は、プラント64
へのあるいはプラント64からの刻々のディジタル入出
力を担っているので、制御装置60の両CPU系がダウ
ンした場合ダウンする直前のそのディジタル入出力値を
保持しておくことができる。プロセス入出力装置63に
は、簡易操作用装置65が接続され、簡易操作用装置6
5は、プロセス入出力装置63に保持されたこのディジ
タル入出力値を読み出す。
へのあるいはプラント64からの刻々のディジタル入出
力を担っているので、制御装置60の両CPU系がダウ
ンした場合ダウンする直前のそのディジタル入出力値を
保持しておくことができる。プロセス入出力装置63に
は、簡易操作用装置65が接続され、簡易操作用装置6
5は、プロセス入出力装置63に保持されたこのディジ
タル入出力値を読み出す。
【0120】簡易操作用装置65は、プラント64から
上がってくるディジタル入力値の刻々の変化に追従しダ
ウン時ディジタル入力値の更新の許可指令を出す。更新
されながら読み込んだディジタル入力値をCRTディス
プレイ66で監視しつつ簡易操作用装置65では各ディ
ジタル出力値の制御を行う(これに複数の操作端612
を用いる)。
上がってくるディジタル入力値の刻々の変化に追従しダ
ウン時ディジタル入力値の更新の許可指令を出す。更新
されながら読み込んだディジタル入力値をCRTディス
プレイ66で監視しつつ簡易操作用装置65では各ディ
ジタル出力値の制御を行う(これに複数の操作端612
を用いる)。
【0121】得られた各ディジタル出力値は、その値を
CRTディスプレイ66で確認し、確認された後、書込
み許可を与えることでプロセス入出力装置63に書込
み、プラント64に対して指令出力する(制御する)。
この確認は、プラント制御の安全性を向上するためであ
り、2通りしかないディジタル信号の性質上、これを誤
ればより大きくプラントを誤走させる可能性があるから
である。
CRTディスプレイ66で確認し、確認された後、書込
み許可を与えることでプロセス入出力装置63に書込
み、プラント64に対して指令出力する(制御する)。
この確認は、プラント制御の安全性を向上するためであ
り、2通りしかないディジタル信号の性質上、これを誤
ればより大きくプラントを誤走させる可能性があるから
である。
【0122】また、ここで、簡易操作用装置65は、バ
ックアップとして両系ダウンする直前の各ディジタル入
出力値を保存しておくこともでき、場合によりこれを参
照したりこの状態に戻したりすることもできる。
ックアップとして両系ダウンする直前の各ディジタル入
出力値を保存しておくこともでき、場合によりこれを参
照したりこの状態に戻したりすることもできる。
【0123】以上のように、簡易操作用装置65の許可
指令でディジタル入出力値を最新に更新して、現状のプ
ラント状態を監視しながら、簡易操作用装置65により
プラント操作の手順とその監視とが安全性を与えられた
上で得られる。これにより複数の操作端612を用い
て、プラント64を安全に操作することができる。
指令でディジタル入出力値を最新に更新して、現状のプ
ラント状態を監視しながら、簡易操作用装置65により
プラント操作の手順とその監視とが安全性を与えられた
上で得られる。これにより複数の操作端612を用い
て、プラント64を安全に操作することができる。
【0124】さらに、制御装置60がダウンから復帰し
た場合においては、プラント制御を制御装置60に移行
させるため、CRTディスプレイ66で監視しながら簡
易操作用装置65から現状のディジタル出力値を制御装
置60に書き写すことの許可を与える。すなわち、簡易
操作用装置65でプラント制御していたディジタル出力
値を、該当する制御装置60の記憶エリアに書込む(操
作機本体67→CPU系61)。
た場合においては、プラント制御を制御装置60に移行
させるため、CRTディスプレイ66で監視しながら簡
易操作用装置65から現状のディジタル出力値を制御装
置60に書き写すことの許可を与える。すなわち、簡易
操作用装置65でプラント制御していたディジタル出力
値を、該当する制御装置60の記憶エリアに書込む(操
作機本体67→CPU系61)。
【0125】これにより、制御装置60のディジタル出
力値が、簡易操作用装置65でプラント操作していたデ
ィジタル出力値にトラッキングされ、プラント64に対
して突変的な指令を防ぐことができるので、プラント6
4を安全に制御することができる。
力値が、簡易操作用装置65でプラント操作していたデ
ィジタル出力値にトラッキングされ、プラント64に対
して突変的な指令を防ぐことができるので、プラント6
4を安全に制御することができる。
【0126】(第7の実施形態)次に、本発明の第7の
実施形態について図7、図8を参照して説明する。
実施形態について図7、図8を参照して説明する。
【0127】図7は、本発明による二重化制御システム
のプログラムメンテナンス方法の第7の実施形態を説明
するためのブロック構成図であり、図8は、このプログ
ラムメンテナンス方法の手順を示す流れ図である。
のプログラムメンテナンス方法の第7の実施形態を説明
するためのブロック構成図であり、図8は、このプログ
ラムメンテナンス方法の手順を示す流れ図である。
【0128】図7に示すように、この実施形態は、制御
装置71、プラント74、専用保守装置72の構成にお
いて使用することができる。
装置71、プラント74、専用保守装置72の構成にお
いて使用することができる。
【0129】制御装置71には、CPU−A系(常用)
76とCPU−B系(待機)77とがあり、それぞれ、
通常は同一のプログラムを実行する。この実行は、制御
装置71内のプロセス入出力装置(PIO)73を介し
プラント74からデータが入力されることによる制御演
算を含む。また、演算結果による制御は、図示のように
CPU−A系76とCPU−B系77のいずれか(この
図ではCPU−A系76)のみから制御装置71内のプ
ロセス入力装置73を介しプラント74に対してなされ
る。
76とCPU−B系(待機)77とがあり、それぞれ、
通常は同一のプログラムを実行する。この実行は、制御
装置71内のプロセス入出力装置(PIO)73を介し
プラント74からデータが入力されることによる制御演
算を含む。また、演算結果による制御は、図示のように
CPU−A系76とCPU−B系77のいずれか(この
図ではCPU−A系76)のみから制御装置71内のプ
ロセス入力装置73を介しプラント74に対してなされ
る。
【0130】専用保守装置72は、制御装置71と接続
され、CPU−A系76とCPU−B系77で実行され
るプログラムの保守(これにはパラメータの調整が含ま
れる。)を行う。また、内部にパラメータ記憶用のメモ
リW75を有する。
され、CPU−A系76とCPU−B系77で実行され
るプログラムの保守(これにはパラメータの調整が含ま
れる。)を行う。また、内部にパラメータ記憶用のメモ
リW75を有する。
【0131】この実施形態の動作手順について図8を参
照して説明する。
照して説明する。
【0132】まず、調整員が専用保守装置72よりパラ
メータの調整要求を入力する。制御装置72は、パラメ
ータ調整要求有を確認し(ステップ80)、現状のパラ
メータを専用保守装置72のメモリW75に保存する
(ステップ81)。
メータの調整要求を入力する。制御装置72は、パラメ
ータ調整要求有を確認し(ステップ80)、現状のパラ
メータを専用保守装置72のメモリW75に保存する
(ステップ81)。
【0133】次に、調整員によるアナログ出力値の制限
を設定し(ステップ82)、専用保守装置72は制御装
置71の両CPU系76、77のパラメータを調整する
(ステップ83)。制御装置71において各アナログ出
力値が設定した制限値の範囲内であるかを確認し(ステ
ップ84)、範囲内であればアナログ出力の制限を解除
し(ステップ85)、パラメータ調整ルーチンを終了す
る。
を設定し(ステップ82)、専用保守装置72は制御装
置71の両CPU系76、77のパラメータを調整する
(ステップ83)。制御装置71において各アナログ出
力値が設定した制限値の範囲内であるかを確認し(ステ
ップ84)、範囲内であればアナログ出力の制限を解除
し(ステップ85)、パラメータ調整ルーチンを終了す
る。
【0134】制限値に達した場合には、メモリW75に
保存してある調整前のパラメータを両CPU系76、7
7にコピーし(ステップ86)、パラメータ調整実施前
の状態に戻してアナログ出力の制限を解除し(ステップ
87)、プラント74の運転を継続する。(なお、ここ
で最初からパラメータ調整手順をやり直せる。)これに
より、パラメータ調整の妥当性を実際のプラント制御で
確認してパラメータ調整を行うことが可能になる。
保存してある調整前のパラメータを両CPU系76、7
7にコピーし(ステップ86)、パラメータ調整実施前
の状態に戻してアナログ出力の制限を解除し(ステップ
87)、プラント74の運転を継続する。(なお、ここ
で最初からパラメータ調整手順をやり直せる。)これに
より、パラメータ調整の妥当性を実際のプラント制御で
確認してパラメータ調整を行うことが可能になる。
【0135】(第8の実施形態)次に、本発明の第8の
実施形態について図9、図10を参照して説明する。
実施形態について図9、図10を参照して説明する。
【0136】図9は、本発明による二重化制御システム
のプログラムメンテナンス方法の第8の実施形態を説明
するためのブロック構成図であり、図10は、このプロ
グラムメンテナンス方法の手順を示す流れ図である。
のプログラムメンテナンス方法の第8の実施形態を説明
するためのブロック構成図であり、図10は、このプロ
グラムメンテナンス方法の手順を示す流れ図である。
【0137】図9に示すように、この実施形態は、制御
装置91、プラント94、専用保守装置92の構成にお
いて使用することができる。
装置91、プラント94、専用保守装置92の構成にお
いて使用することができる。
【0138】制御装置91には、CPU−A系(常用)
96とCPU−B系(待機)97とがあり、それぞれ、
通常は同一のプログラムを実行する。この実行は、制御
装置91内のプロセス入出力装置(PIO)93を介し
プラント94からデータが入力されることによる制御演
算を含む。また、演算結果による制御は、図示のように
CPU−A系96とCPU−B系97のいずれか(この
図ではCPU−A系96)のみから制御装置91内のプ
ロセス入力装置93を介しプラント94に対してなされ
る。
96とCPU−B系(待機)97とがあり、それぞれ、
通常は同一のプログラムを実行する。この実行は、制御
装置91内のプロセス入出力装置(PIO)93を介し
プラント94からデータが入力されることによる制御演
算を含む。また、演算結果による制御は、図示のように
CPU−A系96とCPU−B系97のいずれか(この
図ではCPU−A系96)のみから制御装置91内のプ
ロセス入力装置93を介しプラント94に対してなされ
る。
【0139】専用保守装置92は、制御装置91と接続
され、CPU−A系96とCPU−B系97で実行され
るプログラムの保守(これにはパラメータの調整が含ま
れる。)を行う。
され、CPU−A系96とCPU−B系97で実行され
るプログラムの保守(これにはパラメータの調整が含ま
れる。)を行う。
【0140】この実施形態の動作手順について図10を
参照して説明する。
参照して説明する。
【0141】まず、調整員が専用保守装置92よりパラ
メータの調整要求を入力する。制御装置91はパラメー
タ調整要求有を確認する(ステップ150)。ここで専
用保守装置92からアナログ出力の制限値を設定し(ス
テップ151)、専用保守装置92は制御装置97の常
用側CPU−A系96のパラメータを調整する(ステッ
プ152)。
メータの調整要求を入力する。制御装置91はパラメー
タ調整要求有を確認する(ステップ150)。ここで専
用保守装置92からアナログ出力の制限値を設定し(ス
テップ151)、専用保守装置92は制御装置97の常
用側CPU−A系96のパラメータを調整する(ステッ
プ152)。
【0142】次に、制御装置91において各アナログ出
力値が設定した制限値の範囲内であるかを確認する(ス
テップ153)。範囲内であれば、アナログ出力の制限
を解除し(ステップ154)、常用側CPU−A系96
から待機側CPU−B系97にパラメータをコピーし
(ステップ155)、パラメータ調整ルーチンを終了す
る。
力値が設定した制限値の範囲内であるかを確認する(ス
テップ153)。範囲内であれば、アナログ出力の制限
を解除し(ステップ154)、常用側CPU−A系96
から待機側CPU−B系97にパラメータをコピーし
(ステップ155)、パラメータ調整ルーチンを終了す
る。
【0143】制限値に達した場合には、常用権をCPU
−A系96からCPU−B系97に切り替えて(ステッ
プ156)、CPU−B系97により運転を継続する。
そして、アナログ出力の制限を解除し(ステップ15
7)、CPU−B系97からCPU−A系96にパラメ
ータをコピーして(ステップ158)、パラメータ調整
実施前の状態に戻し、プラント94の運転を継続する。
(なお、ここで最初からパラメータ調整手順をやり直せ
る。)上記説明のように、この実施形態によっても、パ
ラメータ調整の妥当性を実際のプラント制御で確認して
パラメータ調整を行うことが可能になる。
−A系96からCPU−B系97に切り替えて(ステッ
プ156)、CPU−B系97により運転を継続する。
そして、アナログ出力の制限を解除し(ステップ15
7)、CPU−B系97からCPU−A系96にパラメ
ータをコピーして(ステップ158)、パラメータ調整
実施前の状態に戻し、プラント94の運転を継続する。
(なお、ここで最初からパラメータ調整手順をやり直せ
る。)上記説明のように、この実施形態によっても、パ
ラメータ調整の妥当性を実際のプラント制御で確認して
パラメータ調整を行うことが可能になる。
【0144】(第9の実施形態)次に、本発明の第9の
実施形態について図11、図12を参照して説明する。
実施形態について図11、図12を参照して説明する。
【0145】図11は、本発明による二重化制御システ
ムのプログラムメンテナンス方法の第9の実施形態を説
明するためのブロック構成図であり、図12は、このプ
ログラムメンテナンス方法の手順を示す流れ図である。
ムのプログラムメンテナンス方法の第9の実施形態を説
明するためのブロック構成図であり、図12は、このプ
ログラムメンテナンス方法の手順を示す流れ図である。
【0146】図11に示すように、この実施形態は、制
御装置251、プラント254、専用保守装置252、
模擬試験装置255の構成において使用することができ
る。
御装置251、プラント254、専用保守装置252、
模擬試験装置255の構成において使用することができ
る。
【0147】制御装置251には、CPU−A系(常
用)256とCPU−B系(待機)257とがあり、そ
れぞれ、通常は同一のプログラムを実行する。この実行
は、制御装置251内のプロセス入出力装置(PIO)
253を介しプラント254からデータが入力されるこ
とによる制御演算を含む。また、演算結果による制御
は、図示のようにCPU−A系256とCPU−B系2
57のいずれか(この図ではCPU−A系256)のみ
から制御装置251内のプロセス入力装置253を介し
プラント254に対してなされる。
用)256とCPU−B系(待機)257とがあり、そ
れぞれ、通常は同一のプログラムを実行する。この実行
は、制御装置251内のプロセス入出力装置(PIO)
253を介しプラント254からデータが入力されるこ
とによる制御演算を含む。また、演算結果による制御
は、図示のようにCPU−A系256とCPU−B系2
57のいずれか(この図ではCPU−A系256)のみ
から制御装置251内のプロセス入力装置253を介し
プラント254に対してなされる。
【0148】専用保守装置252は、制御装置251お
よび模擬試験装置255と接続され、CPU−A系25
6とCPU−B系257で実行されるプログラムの保守
を行う。
よび模擬試験装置255と接続され、CPU−A系25
6とCPU−B系257で実行されるプログラムの保守
を行う。
【0149】模擬試験装置255は、模擬試験モードに
されたCPU−B系257とともにプラント254を対
象に模擬試験を行う。
されたCPU−B系257とともにプラント254を対
象に模擬試験を行う。
【0150】本実施形態は、プログラムの変更を行うも
のであり、上記の第7、第8の実施形態のように単にプ
ログラム中のパラメータを調整するに留まるものとは、
確認すべき項目、方法が以下で説明するように異なる。
のであり、上記の第7、第8の実施形態のように単にプ
ログラム中のパラメータを調整するに留まるものとは、
確認すべき項目、方法が以下で説明するように異なる。
【0151】この実施形態の動作手順について図12を
参照して説明する。
参照して説明する。
【0152】まず、調整員が専用保守装置252よりプ
ログラムの変更要求を入力する。制御装置251はプロ
グラム変更要求有を確認する(ステップ350)。ここ
で専用保守装置252からアナログ出力の制限値を設定
し(ステップ351)、専用保守装置252はCPU−
B系257のプログラムを変更する(ステップ35
2)。
ログラムの変更要求を入力する。制御装置251はプロ
グラム変更要求有を確認する(ステップ350)。ここ
で専用保守装置252からアナログ出力の制限値を設定
し(ステップ351)、専用保守装置252はCPU−
B系257のプログラムを変更する(ステップ35
2)。
【0153】次に、専用保守装置252よりCPU−B
系257を模擬試験モードに切り替え(ステップ35
3)、模擬試験装置255は、切り替えられたCPU−
B系257および専用保守装置252に接続されて、模
擬試験を実施する。この模擬試験において、制御装置2
51は各アナログ出力が設定した制限値の範囲内である
かを確認し(ステップ354)、範囲内であれば、模擬
試験モードを解除し、CPU−A系256からCPU−
B系257に常用権を切り替える(ステップ355)。
系257を模擬試験モードに切り替え(ステップ35
3)、模擬試験装置255は、切り替えられたCPU−
B系257および専用保守装置252に接続されて、模
擬試験を実施する。この模擬試験において、制御装置2
51は各アナログ出力が設定した制限値の範囲内である
かを確認し(ステップ354)、範囲内であれば、模擬
試験モードを解除し、CPU−A系256からCPU−
B系257に常用権を切り替える(ステップ355)。
【0154】制限値に達した場合には、模擬試験モード
を解除して、アナログ出力の制限を解除する(ステップ
359)。そして、CPU−A系256からCPU−B
系257にプログラムをコピーすることで(ステップ3
60)、制御装置251をプログラム変更前の状態に戻
しプラント254の運転を継続する。(なお、ここで最
初からプログラム変更手順をやり直せる。)ステップ3
55を経た後では、各アナログ出力が設定した制限値の
範囲内であるかを確認し(ステップ356)、範囲内で
あれば、アナログ出力の制限を解除し(ステップ35
7)、CPU−B系257からCPU−A系256にプ
ログラムをコピーし(ステップ358)、プログラム変
更ルーチンを終了する。
を解除して、アナログ出力の制限を解除する(ステップ
359)。そして、CPU−A系256からCPU−B
系257にプログラムをコピーすることで(ステップ3
60)、制御装置251をプログラム変更前の状態に戻
しプラント254の運転を継続する。(なお、ここで最
初からプログラム変更手順をやり直せる。)ステップ3
55を経た後では、各アナログ出力が設定した制限値の
範囲内であるかを確認し(ステップ356)、範囲内で
あれば、アナログ出力の制限を解除し(ステップ35
7)、CPU−B系257からCPU−A系256にプ
ログラムをコピーし(ステップ358)、プログラム変
更ルーチンを終了する。
【0155】制限値に達した場合には、常用権をCPU
−B系257からCPU−A系256に切り替え戻し
(ステップ361)、アナログ出力の制限を解除し(ス
テップ359)、CPU−A系256からCPU−B系
257にプログラムをコピーすることにより(ステップ
360)、制御装置251をプログラム変更実施前の状
態に戻し、CPU−A系256を常用系としてプラント
254の運転を継続する。(なお、ここで最初からプロ
グラム変更手順をやり直せる。)上記説明のように、こ
の実施形態によれば、プログラム変更の妥当性を実際の
プラント制御で確認してプログラム変更を行うことが可
能になる。
−B系257からCPU−A系256に切り替え戻し
(ステップ361)、アナログ出力の制限を解除し(ス
テップ359)、CPU−A系256からCPU−B系
257にプログラムをコピーすることにより(ステップ
360)、制御装置251をプログラム変更実施前の状
態に戻し、CPU−A系256を常用系としてプラント
254の運転を継続する。(なお、ここで最初からプロ
グラム変更手順をやり直せる。)上記説明のように、こ
の実施形態によれば、プログラム変更の妥当性を実際の
プラント制御で確認してプログラム変更を行うことが可
能になる。
【0156】(第10の実施形態)次に、本発明の第1
0の実施形態について図13、図14を参照して説明す
る。
0の実施形態について図13、図14を参照して説明す
る。
【0157】図13は、本発明による二重化制御システ
ムのプログラムメンテナンス方法の第10の実施形態を
説明するためのブロック構成図であり、図14は、この
プログラムメンテナンス方法の手順を示す流れ図であ
る。
ムのプログラムメンテナンス方法の第10の実施形態を
説明するためのブロック構成図であり、図14は、この
プログラムメンテナンス方法の手順を示す流れ図であ
る。
【0158】図13に示すように、この実施形態は、制
御装置451、プラント454、専用保守装置452の
構成において使用することができる。
御装置451、プラント454、専用保守装置452の
構成において使用することができる。
【0159】制御装置451には、CPU−A系(常
用)456とCPU−B系(待機)457とがあり、そ
れぞれ、通常は同一のプログラムを実行する。この実行
は、制御装置451内のプロセス入出力装置(PIO)
453を介しプラント454からデータが入力されるこ
とによる制御演算を含む。また、演算結果による制御
は、図示のようにCPU−A系456とCPU−B系4
57のいずれか(この図ではCPU−A系456)のみ
から制御装置451内のプロセス入力装置453を介し
プラント454に対してなされる。
用)456とCPU−B系(待機)457とがあり、そ
れぞれ、通常は同一のプログラムを実行する。この実行
は、制御装置451内のプロセス入出力装置(PIO)
453を介しプラント454からデータが入力されるこ
とによる制御演算を含む。また、演算結果による制御
は、図示のようにCPU−A系456とCPU−B系4
57のいずれか(この図ではCPU−A系456)のみ
から制御装置451内のプロセス入力装置453を介し
プラント454に対してなされる。
【0160】専用保守装置452は、制御装置451と
接続され、CPU−A系456とCPU−B系457で
実行されるプログラムの保守を行う。
接続され、CPU−A系456とCPU−B系457で
実行されるプログラムの保守を行う。
【0161】この実施形態は、プログラム変更を行う方
法であって、プロセス入出力装置453が取り扱うデー
タがディジタル信号(2値からなる信号)である場合を
想定している。
法であって、プロセス入出力装置453が取り扱うデー
タがディジタル信号(2値からなる信号)である場合を
想定している。
【0162】この実施形態の動作手順について図14を
参照して説明する。
参照して説明する。
【0163】まず、調整員が専用保守装置452よりプ
ログラムの変更要求を入力する。制御装置451はプロ
グラム変更要求有を確認する(ステップ550)。ここ
で専用保守装置452から制御装置451の待機側CP
U−B系457のプログラムを変更し(ステップ55
1)、常用権切替え指令を出しておく。
ログラムの変更要求を入力する。制御装置451はプロ
グラム変更要求有を確認する(ステップ550)。ここ
で専用保守装置452から制御装置451の待機側CP
U−B系457のプログラムを変更し(ステップ55
1)、常用権切替え指令を出しておく。
【0164】次に、制御装置451は、常用権切替え指
令を受け、ディジタル出力を現在の値に保持し(ステッ
プ552)、CPU−A系456からCPU−B系45
7に常用権の切替えを行う(ステップ553)。ここ
で、変更員によりCPU−B系457の制御によるディ
ジタル出力指令が保持を解除しても安全であるか否かの
確認を受ける(ステップ554)。
令を受け、ディジタル出力を現在の値に保持し(ステッ
プ552)、CPU−A系456からCPU−B系45
7に常用権の切替えを行う(ステップ553)。ここ
で、変更員によりCPU−B系457の制御によるディ
ジタル出力指令が保持を解除しても安全であるか否かの
確認を受ける(ステップ554)。
【0165】安全との確認を受けた場合には、専用保守
装置452は操作許可指令を制御装置451に出す(ス
テップ555)。これにより、制御装置451はディジ
タル出力の保持を解除し(ステップ556)、CPU−
B系457からCPU−A系456にプログラムをコピ
ーし(ステップ557)、プログラム変更ルーチンを終
了する。
装置452は操作許可指令を制御装置451に出す(ス
テップ555)。これにより、制御装置451はディジ
タル出力の保持を解除し(ステップ556)、CPU−
B系457からCPU−A系456にプログラムをコピ
ーし(ステップ557)、プログラム変更ルーチンを終
了する。
【0166】安全でないとの判断を受けた場合には、C
PU−B系457からCPU−A456系に常用権を切
り替え戻し(ステップ558)、ディジタル出力の保持
を解除し(ステップ559)、CPU−A系456から
CPU−B系457にプログラムをコピーすることによ
り(ステップ560)、プログラム変更実施前の状態に
戻し、CPU−A系456を常用系としてプラント45
4の運転を継続する。(なお、ここで最初からプログラ
ム変更手順をやり直せる。)上記説明のように、この実
施形態によれば、プロセス入出力装置が取り扱う信号が
ディジタル信号(2値からなる信号)である場合におい
て、プログラム変更の妥当性を実際のプラント制御で確
認してプログラム変更を行うことが可能になる。
PU−B系457からCPU−A456系に常用権を切
り替え戻し(ステップ558)、ディジタル出力の保持
を解除し(ステップ559)、CPU−A系456から
CPU−B系457にプログラムをコピーすることによ
り(ステップ560)、プログラム変更実施前の状態に
戻し、CPU−A系456を常用系としてプラント45
4の運転を継続する。(なお、ここで最初からプログラ
ム変更手順をやり直せる。)上記説明のように、この実
施形態によれば、プロセス入出力装置が取り扱う信号が
ディジタル信号(2値からなる信号)である場合におい
て、プログラム変更の妥当性を実際のプラント制御で確
認してプログラム変更を行うことが可能になる。
【0167】
【発明の効果】以上詳述したように、請求項1記載の本
発明よれば、模擬試験装置による試験は新プログラムの
確認試験であり、模擬試験装置が二重化制御装置と接続
されるので、実際のプラント運転に応じてその結果が確
認することが、また、専用保守装置と二重化制御装置と
が接続されることで新プログラムに置き換えることがで
きる。
発明よれば、模擬試験装置による試験は新プログラムの
確認試験であり、模擬試験装置が二重化制御装置と接続
されるので、実際のプラント運転に応じてその結果が確
認することが、また、専用保守装置と二重化制御装置と
が接続されることで新プログラムに置き換えることがで
きる。
【0168】請求項2記載の本発明によれば、専用保守
装置は、模擬試験で実行された新プログラムの結果と待
機側のCPU系により実行されたプログラムの結果とを
比較し、比較された結果が所望の結果である場合に、新
プログラムの待機側のCPU系へのダウンロードと、2
系統のCPU系の常用権を切り替えることと、ダウンロ
ードされた新プログラムを他方のCPU系に書き込むこ
とを指示するので、制御装置内の別系に支障を与えずプ
ログラムの変更を行うことができ、これにより、プラン
トへの制御を停止することがなくなりプラントの運用効
率を向上することができる。
装置は、模擬試験で実行された新プログラムの結果と待
機側のCPU系により実行されたプログラムの結果とを
比較し、比較された結果が所望の結果である場合に、新
プログラムの待機側のCPU系へのダウンロードと、2
系統のCPU系の常用権を切り替えることと、ダウンロ
ードされた新プログラムを他方のCPU系に書き込むこ
とを指示するので、制御装置内の別系に支障を与えずプ
ログラムの変更を行うことができ、これにより、プラン
トへの制御を停止することがなくなりプラントの運用効
率を向上することができる。
【0169】また、請求項3記載の本発明によれば、上
記と同様に、制御装置内の別系に支障を与えずプログラ
ムの変更を行うことができ、これにより、プラントへの
制御を停止することがなくなりプラントの運用効率を向
上することができる。
記と同様に、制御装置内の別系に支障を与えずプログラ
ムの変更を行うことができ、これにより、プラントへの
制御を停止することがなくなりプラントの運用効率を向
上することができる。
【0170】また、プログラムおよび新プログラムは、
分割可能な複数の部分からなりその対応する部分同士で
の可換性を有し、専用保守装置は、新プログラムとし
て、その分割可能な一部分を待機側のCPU系へダウン
ロードすることを指示するので、待機側のCPU系への
新しいプログラム書き込みはより短時間でなされ、その
最中に常用側CPU系が機能ダウンした場合に生ずるプ
ラント制御の一時停止の可能性ををより低く抑えること
ができる。
分割可能な複数の部分からなりその対応する部分同士で
の可換性を有し、専用保守装置は、新プログラムとし
て、その分割可能な一部分を待機側のCPU系へダウン
ロードすることを指示するので、待機側のCPU系への
新しいプログラム書き込みはより短時間でなされ、その
最中に常用側CPU系が機能ダウンした場合に生ずるプ
ラント制御の一時停止の可能性ををより低く抑えること
ができる。
【0171】また、請求項4記載の本発明によれば、制
御装置は、プラント制御のプログラムを実行し得るCP
U系を具備し、専用保守装置は、2系統のCPU系とC
PU系のうちいずれかの二つのCPU系をプラント制御
の常用系と待機系として選択するので、プラントの運転
は二重化制御システムによる信頼性をより確実に得るこ
とができる。
御装置は、プラント制御のプログラムを実行し得るCP
U系を具備し、専用保守装置は、2系統のCPU系とC
PU系のうちいずれかの二つのCPU系をプラント制御
の常用系と待機系として選択するので、プラントの運転
は二重化制御システムによる信頼性をより確実に得るこ
とができる。
【0172】また、請求項5記載の本発明によれば、専
用保守装置は、任意の二重化制御装置のCPU系からプ
ラント制御のためのプログラムを取得して保持し、保持
されたプログラムを任意の二重化制御装置のCPU系に
書き込み、書き込まれたプログラムを実行するCPU系
によるプラント制御のためのデータを任意のプロセス入
出力装置に導くよう指示するので、ある二重化制御シス
テムの両系ともに機能不全に陥った場合に他の二重化制
御システムの待機系を一時的に利用しプラントの運転を
継続できる。
用保守装置は、任意の二重化制御装置のCPU系からプ
ラント制御のためのプログラムを取得して保持し、保持
されたプログラムを任意の二重化制御装置のCPU系に
書き込み、書き込まれたプログラムを実行するCPU系
によるプラント制御のためのデータを任意のプロセス入
出力装置に導くよう指示するので、ある二重化制御シス
テムの両系ともに機能不全に陥った場合に他の二重化制
御システムの待機系を一時的に利用しプラントの運転を
継続できる。
【0173】また、請求項6記載の本発明によれば、簡
易操作用装置は、プロセス入出力装置が有するプラント
制御のためのデータを取得し、取得されたデータにより
プラントを操作するデータを生成し、生成されたデータ
をプロセス入出力装置またはCPU系に書き写すので、
プラントに対して突変的な指令を防ぐようプラントを操
作することができる。
易操作用装置は、プロセス入出力装置が有するプラント
制御のためのデータを取得し、取得されたデータにより
プラントを操作するデータを生成し、生成されたデータ
をプロセス入出力装置またはCPU系に書き写すので、
プラントに対して突変的な指令を防ぐようプラントを操
作することができる。
【0174】また、請求項7記載の本発明によれば、簡
易操作用装置は、2系統のCPU系が機能ダウンしたと
きにプロセス入出力装置に保持されたプラント制御のた
めのデータをアナログ値として取得し、プロセス入出力
装置を経由してプラント制御のためのデータのうちプラ
ントからの出力データをアナログ値として取得して更新
し、更新された出力データを監視しながらプラントを操
作するためのデータを生成し、生成されたデータをプロ
セス入出力装置に書き込むので、プラントの制御の移行
を円滑に行うことができる。
易操作用装置は、2系統のCPU系が機能ダウンしたと
きにプロセス入出力装置に保持されたプラント制御のた
めのデータをアナログ値として取得し、プロセス入出力
装置を経由してプラント制御のためのデータのうちプラ
ントからの出力データをアナログ値として取得して更新
し、更新された出力データを監視しながらプラントを操
作するためのデータを生成し、生成されたデータをプロ
セス入出力装置に書き込むので、プラントの制御の移行
を円滑に行うことができる。
【0175】また、請求項8記載の本発明によれば、簡
易操作用装置は、生成されたデータを許可に基づきCP
U系に書き写し、二重化制御装置は、さらに、書き写さ
れたデータに基づきプラント制御のためのデータを発生
するので、制御装置のアナログ出力値が、簡易操作用装
置でプラント操作していたアナログ出力値にトラッキン
グされ、プラントに対して突変的な指令を防ぐことがで
き、プラントを安全に制御することができる。
易操作用装置は、生成されたデータを許可に基づきCP
U系に書き写し、二重化制御装置は、さらに、書き写さ
れたデータに基づきプラント制御のためのデータを発生
するので、制御装置のアナログ出力値が、簡易操作用装
置でプラント操作していたアナログ出力値にトラッキン
グされ、プラントに対して突変的な指令を防ぐことがで
き、プラントを安全に制御することができる。
【0176】また、請求項9記載の本発明によれば、簡
易操作用装置は、2系統のCPU系が機能ダウンしたと
きにプロセス入出力装置に保持されたプラント制御のた
めの2値からなるデータを取得し、プロセス入出力装置
を経由してプラント制御のためのデータのうちプラント
からの2値からなる出力データを取得して更新し、更新
された出力データを監視しながらプラントを制御するた
めの2値からなるデータを生成し、生成されたデータを
プロセス入出力装置に書き込むので、プラントの制御の
移行を円滑に行うことができる。
易操作用装置は、2系統のCPU系が機能ダウンしたと
きにプロセス入出力装置に保持されたプラント制御のた
めの2値からなるデータを取得し、プロセス入出力装置
を経由してプラント制御のためのデータのうちプラント
からの2値からなる出力データを取得して更新し、更新
された出力データを監視しながらプラントを制御するた
めの2値からなるデータを生成し、生成されたデータを
プロセス入出力装置に書き込むので、プラントの制御の
移行を円滑に行うことができる。
【0177】また、請求項10記載の本発明によれば、
簡易操作用装置は、生成されたデータを許可に基づきC
PU系に書き写し、二重化制御装置は、さらに、書き写
されたデータに基づきプラント制御のためのデータを発
生するので、制御装置のディジタル出力値が、簡易操作
用装置でプラント操作していたディジタル出力値にトラ
ッキングされ、プラントに対して突変的な指令を防ぐこ
とができ、プラントを安全に制御することができる。
簡易操作用装置は、生成されたデータを許可に基づきC
PU系に書き写し、二重化制御装置は、さらに、書き写
されたデータに基づきプラント制御のためのデータを発
生するので、制御装置のディジタル出力値が、簡易操作
用装置でプラント操作していたディジタル出力値にトラ
ッキングされ、プラントに対して突変的な指令を防ぐこ
とができ、プラントを安全に制御することができる。
【0178】また、請求項11記載の本発明によれば、
2つのCPU系が有するプラント運転に関するパラメー
タを所定の格納部位に保存するとともに2つのCPU系
の出力値に制限を設定し、パラメータに代えて新パラメ
ータを2つのCPU系に与え、与えられた新パラメータ
による2つのCPU系の出力値が制限に収まる場合には
制限を解除して新パラメータによる前記プラント運転を
継続するので、パラメータ調整の妥当性を実際のプラン
ト制御で確認してパラメータ調整を行うことが可能にな
る。また、調整前のパラメータを保存しておくことによ
り、制限値に達した場合には、調整前のパラメータに戻
すことができる。
2つのCPU系が有するプラント運転に関するパラメー
タを所定の格納部位に保存するとともに2つのCPU系
の出力値に制限を設定し、パラメータに代えて新パラメ
ータを2つのCPU系に与え、与えられた新パラメータ
による2つのCPU系の出力値が制限に収まる場合には
制限を解除して新パラメータによる前記プラント運転を
継続するので、パラメータ調整の妥当性を実際のプラン
ト制御で確認してパラメータ調整を行うことが可能にな
る。また、調整前のパラメータを保存しておくことによ
り、制限値に達した場合には、調整前のパラメータに戻
すことができる。
【0179】また、請求項12記載の本発明によれば、
2つのCPU系のうち常用のものの出力値に制限を設定
し、常用のCPU系が有するプラント運転に関するパラ
メータに代えて新パラメータを常用のCPU系に与え、
与えられた新パラメータによる常用のCPU系の出力値
が制限に収まる場合には制限を解除するとともに新パラ
メータを2つのCPU系のうち待機のものにも与えて新
パラメータによるプラント運転を継続するので、パラメ
ータ調整の妥当性を実際のプラント制御で確認してパラ
メータ調整を行うことが可能になる。また、調整前のパ
ラメータが二重化制御装置の片系に残っているため、制
限値に達した場合には、調整前のパラメータに戻すこと
ができる。
2つのCPU系のうち常用のものの出力値に制限を設定
し、常用のCPU系が有するプラント運転に関するパラ
メータに代えて新パラメータを常用のCPU系に与え、
与えられた新パラメータによる常用のCPU系の出力値
が制限に収まる場合には制限を解除するとともに新パラ
メータを2つのCPU系のうち待機のものにも与えて新
パラメータによるプラント運転を継続するので、パラメ
ータ調整の妥当性を実際のプラント制御で確認してパラ
メータ調整を行うことが可能になる。また、調整前のパ
ラメータが二重化制御装置の片系に残っているため、制
限値に達した場合には、調整前のパラメータに戻すこと
ができる。
【0180】また、請求項13記載の本発明によれば、
2つのCPU系のうち常用のものの出力値に制限を設定
し、常用のCPU系が有するプラント運転に関するパラ
メータに代えて新パラメータを常用のCPU系に与え、
与えられた新パラメータによる常用のCPU系の出力値
が制限に収まる場合には制限を解除するとともに新パラ
メータを2つのCPU系のうち待機のものにも与えて新
パラメータによるプラント運転を継続するので、プログ
ラム変更の妥当性を実際のプラント制御で確認してプロ
グラム変更を行うことが可能になる。また、変更前のパ
ラメータが二重化制御装置の片系に残っているため、制
限値に達した場合には、変更前のパラメータに戻すこと
ができる。
2つのCPU系のうち常用のものの出力値に制限を設定
し、常用のCPU系が有するプラント運転に関するパラ
メータに代えて新パラメータを常用のCPU系に与え、
与えられた新パラメータによる常用のCPU系の出力値
が制限に収まる場合には制限を解除するとともに新パラ
メータを2つのCPU系のうち待機のものにも与えて新
パラメータによるプラント運転を継続するので、プログ
ラム変更の妥当性を実際のプラント制御で確認してプロ
グラム変更を行うことが可能になる。また、変更前のパ
ラメータが二重化制御装置の片系に残っているため、制
限値に達した場合には、変更前のパラメータに戻すこと
ができる。
【0181】また、請求項14記載の本発明によれば、
2つのCPU系のうち待機のもののディジタル出力値を
保持するとともに待機のCPU系が有するプラント運転
のためのプログラムに代えて新プログラムを待機のCP
U系に与え、2つのCPU系の常用権を切り替えてプラ
ントの運転を行い、新たに常用になったCPU系のプラ
ント運転が正常の範囲になる場合には保持を解除すると
ともに新プログラムを他方のCPU系に複写して新プロ
グラムによるプラント運転を継続するので、プロセス入
出力装置が取り扱う信号が2値からなる信号である場合
において、プログラム変更の妥当性を実際のプラント制
御で確認してプログラム変更を行うことが可能になる。
また、変更前のパラメータが二重化制御装置の片系に残
っているため、望ましくない場合には、変更前のパラメ
ータに戻すことができる。
2つのCPU系のうち待機のもののディジタル出力値を
保持するとともに待機のCPU系が有するプラント運転
のためのプログラムに代えて新プログラムを待機のCP
U系に与え、2つのCPU系の常用権を切り替えてプラ
ントの運転を行い、新たに常用になったCPU系のプラ
ント運転が正常の範囲になる場合には保持を解除すると
ともに新プログラムを他方のCPU系に複写して新プロ
グラムによるプラント運転を継続するので、プロセス入
出力装置が取り扱う信号が2値からなる信号である場合
において、プログラム変更の妥当性を実際のプラント制
御で確認してプログラム変更を行うことが可能になる。
また、変更前のパラメータが二重化制御装置の片系に残
っているため、望ましくない場合には、変更前のパラメ
ータに戻すことができる。
【図1】本発明による二重化制御システムの第1の実施
形態を説明するためのブロック構成図。
形態を説明するためのブロック構成図。
【図2】本発明による二重化制御システムの第2の実施
形態を説明するためのブロック構成図。
形態を説明するためのブロック構成図。
【図3】本発明による二重化制御システムの第3の実施
形態を説明するためのブロック構成図。
形態を説明するためのブロック構成図。
【図4】本発明による二重化制御システムの第4の実施
形態を説明するためのブロック構成図。
形態を説明するためのブロック構成図。
【図5】本発明による二重化制御システムの第5の実施
形態を説明するためのブロック構成図。
形態を説明するためのブロック構成図。
【図6】本発明による二重化制御システムの第6の実施
形態を説明するためのブロック構成図。
形態を説明するためのブロック構成図。
【図7】本発明の第7の実施形態である二重化制御シス
テムのプログラムメンテナンス方法を説明するためのブ
ロック構成図。
テムのプログラムメンテナンス方法を説明するためのブ
ロック構成図。
【図8】本発明の第7の実施形態である二重化制御シス
テムのプログラムメンテナンス方法の手順を示す流れ
図。
テムのプログラムメンテナンス方法の手順を示す流れ
図。
【図9】本発明の第8の実施形態である二重化制御シス
テムのプログラムメンテナンス方法を説明するためのブ
ロック構成図。
テムのプログラムメンテナンス方法を説明するためのブ
ロック構成図。
【図10】本発明の第8の実施形態である二重化制御シ
ステムのプログラムメンテナンス方法の手順を示す流れ
図。
ステムのプログラムメンテナンス方法の手順を示す流れ
図。
【図11】本発明の第9の実施形態である二重化制御シ
ステムのプログラムメンテナンス方法を説明するための
ブロック構成図。
ステムのプログラムメンテナンス方法を説明するための
ブロック構成図。
【図12】本発明の第9の実施形態である二重化制御シ
ステムのプログラムメンテナンス方法の手順を示す流れ
図。
ステムのプログラムメンテナンス方法の手順を示す流れ
図。
【図13】本発明の第10の実施形態である二重化制御
システムのプログラムメンテナンス方法を説明するため
のブロック構成図。
システムのプログラムメンテナンス方法を説明するため
のブロック構成図。
【図14】本発明の第10の実施形態である二重化制御
システムのプログラムメンテナンス方法の手順を示す流
れ図。
システムのプログラムメンテナンス方法の手順を示す流
れ図。
【図15】二重化制御装置を説明するためのブロック構
成図
成図
10、20、50、60、71、91、251、451
制御装置 11、21、51、61、76、96、256、456
CPU−A系 12、22、52、62、77、97、257、457
CPU−B系 13、23、33、43、47、53、63、73、9
3、253、453プロセス入出力装置 14、24、255 模擬試験装置 16、26、35、42、72、92、252、452
専用保守装置 19、25、34、44、54、64、74、94、2
54、454 プラント 111 プログラム 115 新しい全プログラム 28 プログラム 214 新しい一部変更のプログラム 31、41 制御装置X 32 制御装置Y 36、48 CPU−XA系 37、49 CPU−XB系 38 CPU−YA系 45 メモリ 46 制御装置Z 410 CPU−ZA系 411 CPU−ZB系 55、65 簡易操作用装置 56 モニタ装置 57、67 操作器本体 512、612 操作端 66 CRTディスプレイ 75 メモリ
制御装置 11、21、51、61、76、96、256、456
CPU−A系 12、22、52、62、77、97、257、457
CPU−B系 13、23、33、43、47、53、63、73、9
3、253、453プロセス入出力装置 14、24、255 模擬試験装置 16、26、35、42、72、92、252、452
専用保守装置 19、25、34、44、54、64、74、94、2
54、454 プラント 111 プログラム 115 新しい全プログラム 28 プログラム 214 新しい一部変更のプログラム 31、41 制御装置X 32 制御装置Y 36、48 CPU−XA系 37、49 CPU−XB系 38 CPU−YA系 45 メモリ 46 制御装置Z 410 CPU−ZA系 411 CPU−ZB系 55、65 簡易操作用装置 56 モニタ装置 57、67 操作器本体 512、612 操作端 66 CRTディスプレイ 75 メモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水戸 紀之 東京都府中市東芝町1番地 株式会社東芝 府中工場内 Fターム(参考) 5B034 BB02 CC01 DD02 DD05 5B076 EA17 5H209 AA02 CC13 DD01 DD04 EE11 EE18 GG01 GG04 HH13 HH22 JJ09 SS01 SS04 SS08 SS09 TT01 5H223 AA02 CC08 EE01 EE05 EE19 FF05
Claims (14)
- 【請求項1】 二重化制御装置と、前記二重化制御装置
に接続された模擬試験装置と、前記二重化制御装置と前
記模擬試験装置とに接続された専用保守装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
プラント制御のための常用系となり他方が待機系となる
2系統のCPU系と、 前記2系統のCPU系と接続されプラントとの間で前記
プラント制御のためのデータをやり取りするプロセス入
出力装置とを具備し、 前記模擬試験装置は、 前記プラント制御の新プログラムを実行する手段を具備
し、 前記専用保守装置は、 前記プラント制御のプログラムを前記新プログラムに置
き替える手段を具備することを特徴とする二重化制御シ
ステム。 - 【請求項2】 二重化制御装置と、前記二重化制御装置
に接続された模擬試験装置と、前記二重化制御装置と前
記模擬試験装置とに接続された専用保守装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
プラント制御のための常用系となり他方が待機系となる
2系統のCPU系と、 前記2系統のCPU系と接続されプラントとの間で前記
プラント制御のためのデータをやり取りするプロセス入
出力装置とを具備し、 前記模擬試験装置は、 前記2系統のCPU系の待機側と接続され前記プラント
制御のためのデータのうち前記プラントからの出力デー
タをオンラインで取得する手段と、 前記取得された出力データにより前記プラント制御の新
プログラムを実行する手段とを具備し、前記専用保守装
置は、 前記実行された新プログラムの結果と前記待機側のCP
U系により前記実行されたプログラムの結果とを比較す
る手段と、 前記比較された結果が所望の結果である場合に前記新プ
ログラムの前記待機側のCPU系へのダウンロードを指
示する手段と、 前記2系統のCPU系の常用権を切り替えることを指示
する手段と、 前記ダウンロードされた新プログラムを他方のCPU系
に書き込むことを指示する手段とを具備することを特徴
とする二重化制御システム。 - 【請求項3】 前記プログラムおよび前記新プログラム
は、分割可能な複数の部分からなりその対応する部分同
士での可換性を有し、 前記専用保守装置は、 前記新プログラムとしてその分割可能な一部分を前記待
機側のCPU系へダウンロードすることを指示し、 前記ダウンロードされた新プログラムとしてその分割可
能な一部分を他方のCPU系に書き込むことを指示する
ものであることを特徴とする請求項2記載の二重化制御
システム。 - 【請求項4】 二重化制御装置と、前記二重化制御装置
に接続された制御装置と、前記二重化制御装置に接続さ
れた専用保守装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
プラント制御のための常用系となり他方が待機系となり
得る2系統のCPU系と、 前記2系統のCPU系と接続されプラントとの間で前記
プラント制御のためのデータをやり取りするプロセス入
出力装置とを具備し、 前記制御装置は、 前記プラント制御のプログラムを実行し得るCPU系を
具備し、 前記専用保守装置は、 前記2系統のCPU系と前記CPU系のうちいずれかの
二つのCPU系を前記プラント制御の常用系と待機系と
して選択する手段を具備することを特徴とする二重化制
御システム。 - 【請求項5】 互いに接続され得る複数の二重化制御装
置と、前記複数の二重化制御装置に接続された専用保守
装置とを有し、 前記複数の二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
プラント制御のための常用系となり他方が待機系となり
得る2系統のCPU系と、 前記2系統のCPU系と接続されプラントとの間で前記
プラント制御のためのデータをやり取りするプロセス入
出力装置とをそれぞれ具備し、 前記専用保守装置は、 任意の前記二重化制御装置のCPU系から前記プラント
制御のためのプログラムを取得し保持する手段と、 前記保持されたプログラムを任意の前記二重化制御装置
のCPU系に書き込む手段と、 前記書き込まれたプログラムを実行するCPU系による
前記プラント制御のためのデータを任意の前記プロセス
入出力装置に導くよう指示する手段とを具備することを
特徴とする二重化制御システム。 - 【請求項6】 二重化制御装置と、前記二重化制御装置
に接続された簡易操作用装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
プラント制御のための常用系となり他方が待機系となる
2系統のCPU系と、 前記2系統のCPU系と接続されプラントとの間で前記
プラント制御のためのデータをやり取りするプロセス入
出力装置とを具備し、 前記簡易操作用装置は、 前記プロセス入出力装置が有する前記プラント制御のた
めのデータを取得する手段と、 前記取得されたデータにより前記プラントを操作するデ
ータを生成する手段と、 前記生成されたデータを前記プロセス入出力装置または
前記CPU系に書き写す手段とを具備することを特徴と
する二重化制御システム。 - 【請求項7】 二重化制御装置と、前記二重化制御装置
に接続された簡易操作用装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
プラント制御のための常用系となり他方が待機系となる
2系統のCPU系と、 前記2系統のCPU系と接続されプラントとの間で前記
プラント制御のためのデータをやり取りするプロセス入
出力装置とを具備し、 前記簡易操作用装置は、 前記2系統のCPU系が機能ダウンしたときに前記プロ
セス入出力装置に保持された前記プラント制御のための
データをアナログ値として取得する手段と、 前記取得されたデータを保持する手段と、 前記プロセス入出力装置を経由して前記プラント制御の
ためのデータのうち前記プラントからの出力データをア
ナログ値として取得して更新する手段と、 前記更新された出力データを監視しながら前記プラント
を操作するためのデータを生成する手段と、 前記生成されたデータを前記プロセス入出力装置に書き
込む手段とを具備することを特徴とする二重化制御シス
テム。 - 【請求項8】 二重化制御装置と、前記二重化制御装置
に接続された簡易操作用装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
プラント制御のための常用系となり他方が待機系となる
2系統のCPU系と、 前記2系統のCPU系と接続されプラントとの間で前記
プラント制御のためのデータをやり取りするプロセス入
出力装置とを具備し、 前記簡易操作用装置は、 前記プロセス入出力装置が有する前記プラント制御のた
めのデータを取得する手段と、 前記取得されたデータにより前記プラントを操作するデ
ータを生成する手段と、 前記生成されたデータの監視によりこれを前記2系統の
CPU系が機能ダウンから復帰したときに前記CPU系
に書き写すことの許可を与える手段と、 前記生成されたデータを前記許可に基づき前記CPU系
に書き写す手段とを具備し、 前記二重化制御装置は、さらに、 前記書き写されたデータに基づき前記プラント制御のた
めのデータを発生することを特徴とする二重化制御シス
テム。 - 【請求項9】 二重化制御装置と、前記二重化制御装置
に接続された簡易操作用装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
プラント制御のための常用系となり他方が待機系となる
2系統のCPU系と、 前記2系統のCPU系と接続されプラントとの間で前記
プラント制御のためのデータをやり取りするプロセス入
出力装置とを具備し、 前記簡易操作用装置は、 前記2系統のCPU系が機能ダウンしたときに前記プロ
セス入出力装置に保持された前記プラント制御のための
2値からなるデータを取得する手段と、 前記取得されたデータを保持する手段と、 前記プロセス入出力装置を経由して前記プラント制御の
ためのデータのうち前記プラントからの2値からなる出
力データを取得して更新する手段と、 前記更新された出力データを監視しながら前記プラント
を操作するための2値からなるデータを生成する手段
と、 前記生成されたデータを前記プロセス入出力装置に書き
込む手段とを具備することを特徴とする二重化制御シス
テム。 - 【請求項10】 二重化制御装置と、前記二重化制御装
置に接続された簡易操作用装置とを有し、 前記二重化制御装置は、 プラント制御のプログラムを実行しいずれか一方が前記
プラント制御のための常用系となり他方が待機系となる
2系統のCPU系と、 前記2系統のCPU系と接続されプラントとの間で前記
プラント制御のためのデータをやり取りするプロセス入
出力装置とを具備し、 前記簡易操作用装置は、 前記プロセス入出力装置が有する前記プラント制御のた
めのデータを取得する手段と、 前記取得されたデータにより前記プラントを操作する2
値からなるデータを生成する手段と、 前記生成されたデータの監視によりこれを前記2系統の
CPU系が機能ダウンから復帰したときに前記CPU系
に書き写すことの許可を与える手段と、 前記生成されたデータを前記許可に基づき前記CPU系
に書き写す手段とを具備し、 前記二重化制御装置は、さらに、 前記書き写されたデータに基づき前記プラント制御のた
めのデータを発生することを特徴とする二重化制御シス
テム。 - 【請求項11】 プラント運転を行う二重化制御システ
ムにおいて、 2つのCPU系が有する前記プラント運転に関するパラ
メータを所定の格納部位に保存するとともに前記2つの
CPU系の出力値に制限を設定し、 前記パラメータに代えて新パラメータを前記2つのCP
U系に与え、 前記与えられた新パラメータによる前記2つのCPU系
の出力値が前記制限に収まる場合には前記制限を解除し
て前記新パラメータによる前記プラント運転を継続し、 前記与えられた新パラメータによる前記2つのCPU系
の出力値が前記制限に達する場合には前記所定の部位に
保存されたパラメータを前記2つのCPU系に与え戻す
ことを特徴とする二重化制御システムのプログラムメン
テナンス方法。 - 【請求項12】 プラント運転を行う二重化制御システ
ムにおいて、 2つのCPU系のうち常用のものの出力値に制限を設定
し、 前記常用のCPU系が有する前記プラント運転に関する
パラメータに代えて新パラメータを前記常用のCPU系
に与え、 前記与えられた新パラメータによる前記常用のCPU系
の出力値が前記制限に収まる場合には前記制限を解除す
るとともに前記新パラメータを前記2つのCPU系のう
ち待機のものにも与えて前記新パラメータによる前記プ
ラント運転を継続し、 前記与えられた新パラメータによる前記常用のCPU系
の出力値が前記制限に達する場合には前記2つのCPU
系の常用権を切り替えるとともに新たに常用になったC
PU系が有する前記プラント運転に関するパラメータを
他方のCPU系に複写することを特徴とする二重化制御
システムのプログラムメンテナンス方法。 - 【請求項13】 プラント運転を行う二重化制御システ
ムにおいて、 2つのCPU系のうち待機のものの出力値に制限を設定
するとともに前記待機のCPU系が有する前記プラント
運転のためのプログラムに代えて新プログラムを前記待
機のCPU系に与え、 前記与えられた新プログラムにより前記待機のCPU系
の模擬試験を実施し、 前記実施された模擬試験における出力値が前記制限に収
まる場合には模擬試験を終了するとともに前記2つのC
PU系の常用権を切り替えて前記プラント運転を行い、 新たに常用になったCPU系の前記プラント運転におけ
る出力値が前記制限に収まる場合には前記制限を解除す
るとともに前記新プログラムを他方のCPU系に複写し
て前記新プログラムによる前記プラント運転を継続し、 前記実施された模擬試験における出力値が前記制限に達
する場合には模擬試験を終了するとともに前記制限を解
除して前記2つのCPU系のうち常用のものが有するプ
ログラムを前記待機のCPU系に複写し、 新たに常用になったCPU系の前記プラント運転におけ
る出力値が前記制限に達する場合には前記2つのCPU
系の常用権を切り替え戻すとともに前記制限を解除して
前記2つのCPU系のうち常用のものが有するプログラ
ムを前記待機のCPU系に複写することを特徴とする二
重化制御システムのプログラムメンテナンス方法。 - 【請求項14】 プラント運転を行う二重化制御システ
ムにおいて、 2つのCPU系のうち待機のものの2値からなる出力値
を保持するとともに前記待機のCPU系が有する前記プ
ラント運転のためのプログラムに代えて新プログラムを
前記待機のCPU系に与え、 前記2つのCPU系の常用権を切り替えて前記プラント
の運転を行い、 新たに常用になったCPU系の前記プラント運転が正常
の範囲である場合には前記保持を解除するとともに前記
新プログラムを他方のCPU系に複写して前記新プログ
ラムによる前記プラント運転を継続し、 新たに常用になったCPU系の前記プラント運転が正常
の範囲を超える場合には前記2つのCPU系の常用権を
切り替え戻すとともに前記保持を解除して前記2つのC
PU系のうち常用のものが有するプログラムを前記待機
のCPU系に複写することを特徴とする二重化制御シス
テムのプログラムメンテナンス方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000009212A JP2001202101A (ja) | 2000-01-18 | 2000-01-18 | 二重化制御システムおよびそのプログラムメンテナンス方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000009212A JP2001202101A (ja) | 2000-01-18 | 2000-01-18 | 二重化制御システムおよびそのプログラムメンテナンス方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001202101A true JP2001202101A (ja) | 2001-07-27 |
Family
ID=18537385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000009212A Withdrawn JP2001202101A (ja) | 2000-01-18 | 2000-01-18 | 二重化制御システムおよびそのプログラムメンテナンス方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001202101A (ja) |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003323209A (ja) * | 2002-04-30 | 2003-11-14 | Mitsubishi Electric Corp | プロセスデータモニタ装置 |
JP2005122716A (ja) * | 2003-09-26 | 2005-05-12 | Omron Corp | プログラマブルコントローラおよびプログラマブルコントローラシステムならびにcpuユニットおよび二重化運転開始方法 |
JP2006260607A (ja) * | 2003-09-26 | 2006-09-28 | Omron Corp | プログラマブルコントローラおよびcpuユニットおよび二重化運転開始方法 |
JP2007233940A (ja) * | 2006-03-03 | 2007-09-13 | Fujitsu Ltd | パッチ適用制御方法 |
JP2009032100A (ja) * | 2007-07-27 | 2009-02-12 | Omron Corp | 二重化plc |
JP2009169657A (ja) * | 2008-01-16 | 2009-07-30 | Hitachi Ltd | 性能監視条件の設定・管理方法及びその方法を用いた計算機システム |
JP2010015596A (ja) * | 2002-10-21 | 2010-01-21 | Fisher Rosemount Syst Inc | シミュレーションシステムのスナップショットを取得する方法 |
JP2010267057A (ja) * | 2009-05-14 | 2010-11-25 | Toshiba Corp | 発電監視制御システムの機器取替方法 |
JP2011113240A (ja) * | 2009-11-26 | 2011-06-09 | Yokogawa Electric Corp | 二重化処理装置 |
JP2011193071A (ja) * | 2010-03-12 | 2011-09-29 | Fuji Electric Co Ltd | アナログ入力二重化装置およびアナログ入力二重化方法 |
JP2012194628A (ja) * | 2011-03-15 | 2012-10-11 | Mitsubishi Electric Corp | Cpu2重化制御システム |
JP2013134626A (ja) * | 2011-12-26 | 2013-07-08 | Toshiba Corp | プラント用セキュリティ管理装置、管理方法及び管理プログラム |
JP2013149114A (ja) * | 2012-01-20 | 2013-08-01 | Mitsubishi Electric Corp | 入出力制御システム |
JP2014010811A (ja) * | 2012-07-03 | 2014-01-20 | Yokogawa Electric Corp | プロセス制御装置及びシステム |
JP2014085785A (ja) * | 2012-10-23 | 2014-05-12 | Azbil Corp | 制御パラメータ設定方法,装置および制御システム |
JP2014167832A (ja) * | 2007-09-18 | 2014-09-11 | Fisher Rosemount Systems Inc | プロセス工場において制御冗長性をアップグレードおよび提供するための方法と機器 |
JP2015075786A (ja) * | 2013-10-04 | 2015-04-20 | 三菱重工業株式会社 | 制御装置および編集装置 |
JP2016024798A (ja) * | 2014-07-24 | 2016-02-08 | 富士電機株式会社 | 冗長化コントローラシステム、その待機系コントローラ |
KR101805671B1 (ko) * | 2015-04-27 | 2017-12-06 | 삼성중공업 주식회사 | 분산제어 시스템 및 그 제어로직 동기화 방법 |
JP2018014046A (ja) * | 2016-07-22 | 2018-01-25 | 株式会社東芝 | 検証システムおよび検証方法 |
EP3276508A1 (en) | 2016-07-25 | 2018-01-31 | Fujitsu Limited | Database control method, database control apparatus, and information processing program |
JP2018072948A (ja) * | 2016-10-25 | 2018-05-10 | 株式会社リコー | 情報処理システム、更新方法、情報処理装置及びプログラム |
JP2019067167A (ja) * | 2017-10-02 | 2019-04-25 | 三菱電機株式会社 | プラント機器監視制御装置のファイル更新システム |
KR102167543B1 (ko) * | 2020-04-08 | 2020-10-19 | (주)케이디티콘트롤 | 지하철 관제 시스템의 병행 운전 절체기 |
JP2021124829A (ja) * | 2020-02-03 | 2021-08-30 | 株式会社デンソー | 電子制御装置 |
-
2000
- 2000-01-18 JP JP2000009212A patent/JP2001202101A/ja not_active Withdrawn
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003323209A (ja) * | 2002-04-30 | 2003-11-14 | Mitsubishi Electric Corp | プロセスデータモニタ装置 |
JP2010015596A (ja) * | 2002-10-21 | 2010-01-21 | Fisher Rosemount Syst Inc | シミュレーションシステムのスナップショットを取得する方法 |
US7536590B2 (en) | 2003-09-26 | 2009-05-19 | Omron Corporation | Programmable controller, programmable controller system, CPU unit and method of starting duplexed operation |
JP2005122716A (ja) * | 2003-09-26 | 2005-05-12 | Omron Corp | プログラマブルコントローラおよびプログラマブルコントローラシステムならびにcpuユニットおよび二重化運転開始方法 |
JP2006260607A (ja) * | 2003-09-26 | 2006-09-28 | Omron Corp | プログラマブルコントローラおよびcpuユニットおよび二重化運転開始方法 |
CN100346290C (zh) * | 2003-09-26 | 2007-10-31 | 欧姆龙株式会社 | 可编程控制器及***、中央处理器和双重化运转开始方法 |
JP2007233940A (ja) * | 2006-03-03 | 2007-09-13 | Fujitsu Ltd | パッチ適用制御方法 |
JP2009032100A (ja) * | 2007-07-27 | 2009-02-12 | Omron Corp | 二重化plc |
JP2014167832A (ja) * | 2007-09-18 | 2014-09-11 | Fisher Rosemount Systems Inc | プロセス工場において制御冗長性をアップグレードおよび提供するための方法と機器 |
JP2009169657A (ja) * | 2008-01-16 | 2009-07-30 | Hitachi Ltd | 性能監視条件の設定・管理方法及びその方法を用いた計算機システム |
JP2010267057A (ja) * | 2009-05-14 | 2010-11-25 | Toshiba Corp | 発電監視制御システムの機器取替方法 |
JP2011113240A (ja) * | 2009-11-26 | 2011-06-09 | Yokogawa Electric Corp | 二重化処理装置 |
JP2011193071A (ja) * | 2010-03-12 | 2011-09-29 | Fuji Electric Co Ltd | アナログ入力二重化装置およびアナログ入力二重化方法 |
JP2012194628A (ja) * | 2011-03-15 | 2012-10-11 | Mitsubishi Electric Corp | Cpu2重化制御システム |
JP2013134626A (ja) * | 2011-12-26 | 2013-07-08 | Toshiba Corp | プラント用セキュリティ管理装置、管理方法及び管理プログラム |
JP2013149114A (ja) * | 2012-01-20 | 2013-08-01 | Mitsubishi Electric Corp | 入出力制御システム |
JP2014010811A (ja) * | 2012-07-03 | 2014-01-20 | Yokogawa Electric Corp | プロセス制御装置及びシステム |
JP2014085785A (ja) * | 2012-10-23 | 2014-05-12 | Azbil Corp | 制御パラメータ設定方法,装置および制御システム |
JP2015075786A (ja) * | 2013-10-04 | 2015-04-20 | 三菱重工業株式会社 | 制御装置および編集装置 |
JP2016024798A (ja) * | 2014-07-24 | 2016-02-08 | 富士電機株式会社 | 冗長化コントローラシステム、その待機系コントローラ |
KR101805671B1 (ko) * | 2015-04-27 | 2017-12-06 | 삼성중공업 주식회사 | 분산제어 시스템 및 그 제어로직 동기화 방법 |
JP2018014046A (ja) * | 2016-07-22 | 2018-01-25 | 株式会社東芝 | 検証システムおよび検証方法 |
EP3276508A1 (en) | 2016-07-25 | 2018-01-31 | Fujitsu Limited | Database control method, database control apparatus, and information processing program |
JP2018072948A (ja) * | 2016-10-25 | 2018-05-10 | 株式会社リコー | 情報処理システム、更新方法、情報処理装置及びプログラム |
JP2019067167A (ja) * | 2017-10-02 | 2019-04-25 | 三菱電機株式会社 | プラント機器監視制御装置のファイル更新システム |
JP2021124829A (ja) * | 2020-02-03 | 2021-08-30 | 株式会社デンソー | 電子制御装置 |
KR102167543B1 (ko) * | 2020-04-08 | 2020-10-19 | (주)케이디티콘트롤 | 지하철 관제 시스템의 병행 운전 절체기 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001202101A (ja) | 二重化制御システムおよびそのプログラムメンテナンス方法 | |
JP5897068B2 (ja) | プロセス工場において制御冗長性をアップグレードおよび提供するための方法と機器 | |
US5966301A (en) | Redundant processor controller providing upgrade recovery | |
JP3915808B2 (ja) | プログラマブルコントローラおよびプログラマブルコントローラシステムならびにcpuユニット | |
US20240045761A1 (en) | Data integrity verification | |
US20050268188A1 (en) | Backup method, backup system, disk controller and backup program | |
JP4911959B2 (ja) | 分散監視制御システム | |
JPH01118921A (ja) | 二重化デイスク制御方法 | |
JPH0683657A (ja) | サービスプロセッサの切り換え方式 | |
JP3751328B2 (ja) | プロセス制御装置 | |
JP2799104B2 (ja) | プログラマブルコントローラの二重化切替装置 | |
JP2006260607A (ja) | プログラマブルコントローラおよびcpuユニットおよび二重化運転開始方法 | |
JPH05204880A (ja) | 二重化計算機システム | |
JPS603225B2 (ja) | 主記憶装置情報修復方式 | |
JPH03219333A (ja) | 待機二重系装置 | |
JPH04352226A (ja) | ディスク装置間のデータ複写方式 | |
JPH05342076A (ja) | 二重書構成のファイル装置 | |
JPH06327055A (ja) | 制御方式 | |
JP2837455B2 (ja) | 分散型制御装置とそのプログラムテスト方法 | |
JP2022130945A (ja) | プラント計装制御システムおよびプラント計装制御システムのプログラムの書換え方法 | |
JPS60254362A (ja) | デ−タ処理装置における状態情報の退避方法 | |
JPS59180776A (ja) | スタンバイ系制御装置強制ipl方式 | |
JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
JPH06165415A (ja) | リモート電源制御方式 | |
JPH06214816A (ja) | 二重化制御システムの切換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |