JP2001155491A - プログラミング電圧レベルがｅｅｐｒｏｍの確実な書き込みに十分であるよう決定するための方法、システム、および装置 - Google Patents
プログラミング電圧レベルがｅｅｐｒｏｍの確実な書き込みに十分であるよう決定するための方法、システム、および装置Info
- Publication number
- JP2001155491A JP2001155491A JP2000291329A JP2000291329A JP2001155491A JP 2001155491 A JP2001155491 A JP 2001155491A JP 2000291329 A JP2000291329 A JP 2000291329A JP 2000291329 A JP2000291329 A JP 2000291329A JP 2001155491 A JP2001155491 A JP 2001155491A
- Authority
- JP
- Japan
- Prior art keywords
- eeprom
- programming
- voltage
- charge pump
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
- G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 不揮発性格納データを有するＥＥＰＲＯＭが
信頼性を有するようにプログラミングするためのシステ
ム、方法、および装置を提供すること。 【解決手段】 本発明の電子システムは、マイクロコン
トローラコアロジック１０２と、ＥＥＰＲＯＭ１１２
と、ＥＥＰＲＯＭプログラミングロジック１１４と、Ｅ
ＥＰＲＯＭプログラミング電圧を生成するためのチャー
ジポンプ１１６と、を含み、チャージポンプによって生
成されたプログラミング電圧を電圧コンパレータ１１８
ａで基準電圧と比較しプログラミング電圧が所望の値以
上である場合、プログラミングロジックは、ＥＥＰＲＯ
Ｍ上でプログラミング処理を行うようにイネーブルさ
れ、プログラミング電圧が所望の値より小さい場合、プ
ログラミングロジックは、ＥＥＰＲＯＭ上でプログラミ
ング処理を行うことを抑止される。
信頼性を有するようにプログラミングするためのシステ
ム、方法、および装置を提供すること。 【解決手段】 本発明の電子システムは、マイクロコン
トローラコアロジック１０２と、ＥＥＰＲＯＭ１１２
と、ＥＥＰＲＯＭプログラミングロジック１１４と、Ｅ
ＥＰＲＯＭプログラミング電圧を生成するためのチャー
ジポンプ１１６と、を含み、チャージポンプによって生
成されたプログラミング電圧を電圧コンパレータ１１８
ａで基準電圧と比較しプログラミング電圧が所望の値以
上である場合、プログラミングロジックは、ＥＥＰＲＯ
Ｍ上でプログラミング処理を行うようにイネーブルさ
れ、プログラミング電圧が所望の値より小さい場合、プ
ログラミングロジックは、ＥＥＰＲＯＭ上でプログラミ
ング処理を行うことを抑止される。
Description
【０００１】
【発明の属する技術分野】本発明は概して、不揮発性の
プログラマブルメモリに関し、より詳細には、プログラ
ミング動作の間、プログラミング電圧が不充分なために
生じるＥＥＰＲＯＭへのソフトプログラミングを防止す
ることに関する。
プログラマブルメモリに関し、より詳細には、プログラ
ミング動作の間、プログラミング電圧が不充分なために
生じるＥＥＰＲＯＭへのソフトプログラミングを防止す
ることに関する。
【０００２】
【従来の技術】例えばマイクロコントローラ、マイクロ
プロセッサ、デジタル信号プロセッサ、プログラマブル
ロジックアレイ（Ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉ
ｃ ａｒｒａｙｓ、ＰＬＡ）、ハードワイヤードデジタ
ル論理およびその類似物（しかし、これらに限定されな
い）に基づいたデジタル電子システムでは、プログラム
および制御データを永久保存するために、不揮発性メモ
リがよく用いられる。不揮発性メモリの好適な種類とし
ては、電気的に消去可能なプログラマブル読出し専用メ
モリ（ＥＥＰＲＯＭ）がある。ＥＥＰＲＯＭセルをプロ
グラムする工程は、静的および動的ランダムアクセスメ
モリ（それぞれ、ＳＲＡＭおよびＤＲＡＭという）のよ
うな揮発性メモリにデータをプログラムするのに必要な
時間に比べると、時間がかかる。加えて、ＥＥＰＲＯＭ
内のプログラムされたデータの不正を避けるためには、
プログラミングサイクルの間中ずっと、最低プログラミ
ング電圧レベルを保持することが必要である。プログラ
ミング電圧が低過ぎると、不充分な充電がＥＥＰＲＯＭ
セルに伝送され、その結果、ＥＥＰＲＯＭセルの「ソフ
トプログラミング」が発生する。ソフトにプログラミン
グされた（ｓｏｆｔｌｙ ｐｒｏｇｒａｍｍｅｄ）ＥＥ
ＰＲＯＭセルは、経時的に電荷を解放し、そのため、メ
モリセル内に格納されている正確な情報が、不正なもの
となる。
プロセッサ、デジタル信号プロセッサ、プログラマブル
ロジックアレイ（Ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉ
ｃ ａｒｒａｙｓ、ＰＬＡ）、ハードワイヤードデジタ
ル論理およびその類似物（しかし、これらに限定されな
い）に基づいたデジタル電子システムでは、プログラム
および制御データを永久保存するために、不揮発性メモ
リがよく用いられる。不揮発性メモリの好適な種類とし
ては、電気的に消去可能なプログラマブル読出し専用メ
モリ（ＥＥＰＲＯＭ）がある。ＥＥＰＲＯＭセルをプロ
グラムする工程は、静的および動的ランダムアクセスメ
モリ（それぞれ、ＳＲＡＭおよびＤＲＡＭという）のよ
うな揮発性メモリにデータをプログラムするのに必要な
時間に比べると、時間がかかる。加えて、ＥＥＰＲＯＭ
内のプログラムされたデータの不正を避けるためには、
プログラミングサイクルの間中ずっと、最低プログラミ
ング電圧レベルを保持することが必要である。プログラ
ミング電圧が低過ぎると、不充分な充電がＥＥＰＲＯＭ
セルに伝送され、その結果、ＥＥＰＲＯＭセルの「ソフ
トプログラミング」が発生する。ソフトにプログラミン
グされた（ｓｏｆｔｌｙ ｐｒｏｇｒａｍｍｅｄ）ＥＥ
ＰＲＯＭセルは、経時的に電荷を解放し、そのため、メ
モリセル内に格納されている正確な情報が、不正なもの
となる。
【０００３】ＥＥＰＲＯＭ構造において、一対のポリシ
リコン製のゲートが、二酸化ケイ素の層により分離され
る。ＥＥＰＲＯＭの動作の際、適切な大きさの電圧が、
非常に薄いゲート酸化物層に印加され、これにより、半
導体基板とＥＥＰＲＯＭメモリセルのより低いゲートと
の間の電子トンネル効果を誘引する。この電子の移動に
より、セルの閾値電圧、ひいてはセルの導電率が変わ
り、これにより、セル内に格納されたデータの論理状態
が決定される。プログラミング電圧レベルを、ＥＥＰＲ
ＯＭセルを完全にプログラムするのに適切なものとする
ために、ＥＥＰＲＯＭの電源電圧を充分に高い電圧レベ
ルで保持しなければならない。充分な電圧レベルを保持
することは、６ボルト未満およびさらには２ボルト未満
の電圧で動作するよう設計された相補型金属酸化膜シリ
コン（ＣＭＯＳ）デバイスを用いた、バッテリで動作す
るシステムのような、低電圧でのアプリケーションの
際、特に重要である。
リコン製のゲートが、二酸化ケイ素の層により分離され
る。ＥＥＰＲＯＭの動作の際、適切な大きさの電圧が、
非常に薄いゲート酸化物層に印加され、これにより、半
導体基板とＥＥＰＲＯＭメモリセルのより低いゲートと
の間の電子トンネル効果を誘引する。この電子の移動に
より、セルの閾値電圧、ひいてはセルの導電率が変わ
り、これにより、セル内に格納されたデータの論理状態
が決定される。プログラミング電圧レベルを、ＥＥＰＲ
ＯＭセルを完全にプログラムするのに適切なものとする
ために、ＥＥＰＲＯＭの電源電圧を充分に高い電圧レベ
ルで保持しなければならない。充分な電圧レベルを保持
することは、６ボルト未満およびさらには２ボルト未満
の電圧で動作するよう設計された相補型金属酸化膜シリ
コン（ＣＭＯＳ）デバイスを用いた、バッテリで動作す
るシステムのような、低電圧でのアプリケーションの
際、特に重要である。
【０００４】ＥＥＰＲＯＭ内のデータが不正であると、
情報が重要で、かつ、バッテリの放電のため、バッテリ
電圧が低電圧条件に曝されているバッテリ源の場合のよ
うな、電力供給が必ずしも信頼できないアプリケーショ
ンの場合、特に問題となる。このようなアプリケーショ
ンの１つとしては、不正化の起こらない長期記憶が必要
不可欠であるセキュリティシステムにおけるものがあ
る。セキュリティシステムは、乗用車、家庭、およびオ
フィスシステムを含み、ＥＥＰＲＯＭにちょうど重要情
報がプログラムされているときでも、低バッテリ条件が
発生し得る。セキュリティシステム、特に乗用車内のバ
ッテリ源を用いたセキュリティシステムは、ユーザが認
証を受けているかどうか判定する際、セキュリティコー
ドまたはステータスフラッグに依存し得、格納されてい
る情報が、不正無く、有効なままであることが大変重要
である。
情報が重要で、かつ、バッテリの放電のため、バッテリ
電圧が低電圧条件に曝されているバッテリ源の場合のよ
うな、電力供給が必ずしも信頼できないアプリケーショ
ンの場合、特に問題となる。このようなアプリケーショ
ンの１つとしては、不正化の起こらない長期記憶が必要
不可欠であるセキュリティシステムにおけるものがあ
る。セキュリティシステムは、乗用車、家庭、およびオ
フィスシステムを含み、ＥＥＰＲＯＭにちょうど重要情
報がプログラムされているときでも、低バッテリ条件が
発生し得る。セキュリティシステム、特に乗用車内のバ
ッテリ源を用いたセキュリティシステムは、ユーザが認
証を受けているかどうか判定する際、セキュリティコー
ドまたはステータスフラッグに依存し得、格納されてい
る情報が、不正無く、有効なままであることが大変重要
である。
【０００５】
【発明が解決しようとする課題】したがって、必要とさ
れているのは、不揮発性格納データを有するＥＥＰＲＯ
Ｍが信頼性を有するようプログラミングするために、プ
ログラミング電圧レベルが充分であることを判定するた
めのシステム、方法、および装置である。
れているのは、不揮発性格納データを有するＥＥＰＲＯ
Ｍが信頼性を有するようプログラミングするために、プ
ログラミング電圧レベルが充分であることを判定するた
めのシステム、方法、および装置である。
【０００６】本発明は、ＥＥＰＲＯＭおよびデータをこ
れにプログラムするための論理回路を有するデジタル電
子システムにおいて、プログラミング電圧レベルがＥＥ
ＰＲＯＭを信頼性をよくプログラムするのに充分である
と判定するためのシステム、方法、および装置を提供す
ることにより、上述および既存技術の他の弱点および欠
点を解消する。さらに、本発明の実施形態が、フラッシ
ュメモリをプログラミングする際、同様に有益であるこ
とが考えられ、これもまた本発明の範囲内である。
れにプログラムするための論理回路を有するデジタル電
子システムにおいて、プログラミング電圧レベルがＥＥ
ＰＲＯＭを信頼性をよくプログラムするのに充分である
と判定するためのシステム、方法、および装置を提供す
ることにより、上述および既存技術の他の弱点および欠
点を解消する。さらに、本発明の実施形態が、フラッシ
ュメモリをプログラミングする際、同様に有益であるこ
とが考えられ、これもまた本発明の範囲内である。
【０００７】本発明の実施形態によれば、マイクロコン
トローラ、マイクロプロセッサ、デジタル信号プロセッ
サおよびその類似物のような電子デジタル論理および制
御回路と、ＥＥＰＲＯＭとを含む集積回路パッケージ
は、ＥＥＰＲＯＭメモリセルをプログラムする際に用い
られる電圧を生成する充電ポンプを制御し、得られた充
電ポンプ電圧をＥＥＰＲＯＭへのプログラミング動作が
開始する前にモニタするための回路を有する。加えて、
充電ポンプの出力に接続され得るテストロード（ｔｅｓ
ｔ ｌｏａｄ）もまた提供され、これにより、ＥＥＰＲ
ＯＭへのプログラミング動作のロードをシミュレートす
る。本発明の実施形態の機能の制御およびシーケンシン
グは、ソフトウェアプログラム、ハードウェア制御論
理、またはこれら両方（ファームウェアおよび制御論
理）を組み合わせることにより行うことができる。
トローラ、マイクロプロセッサ、デジタル信号プロセッ
サおよびその類似物のような電子デジタル論理および制
御回路と、ＥＥＰＲＯＭとを含む集積回路パッケージ
は、ＥＥＰＲＯＭメモリセルをプログラムする際に用い
られる電圧を生成する充電ポンプを制御し、得られた充
電ポンプ電圧をＥＥＰＲＯＭへのプログラミング動作が
開始する前にモニタするための回路を有する。加えて、
充電ポンプの出力に接続され得るテストロード（ｔｅｓ
ｔ ｌｏａｄ）もまた提供され、これにより、ＥＥＰＲ
ＯＭへのプログラミング動作のロードをシミュレートす
る。本発明の実施形態の機能の制御およびシーケンシン
グは、ソフトウェアプログラム、ハードウェア制御論
理、またはこれら両方（ファームウェアおよび制御論
理）を組み合わせることにより行うことができる。
【０００８】本発明の実施形態によれば、充電ポンプ
は、ＥＥＰＲＯＭのプログラミング動作が行われる前に
イネーブルされる。充電ポンプは、動作中、バッテリか
ら電流を引き抜き、バッテリのＥＥＰＲＯＭへのプログ
ラミング動作を行うための充電量が充分でない場合、充
電ポンプの電圧は、少なくとも所望の電圧値の最小値と
ならない。加えて、テストロードが、充電ポンプの出力
に接続され得、これにより、ＥＥＰＲＯＭへの実際のプ
ログラミング動作を行う際に、充電ポンプ上に与えられ
るロードをシミュレートすることができる。したがっ
て、充電ポンプ電圧レベルを正確に評価するための実際
のロードシミュレーション条件が発生する。この場合に
おいて、充電ポンプ電圧レベルは、バッテリ充電状態の
非常に信頼性の高い表示である。このロードシミュレー
ションは、通常のＥＥＰＲＯＭアドレス空間の外部でプ
ログラミング動作をアドレッシングすることにより、接
続され得る。
は、ＥＥＰＲＯＭのプログラミング動作が行われる前に
イネーブルされる。充電ポンプは、動作中、バッテリか
ら電流を引き抜き、バッテリのＥＥＰＲＯＭへのプログ
ラミング動作を行うための充電量が充分でない場合、充
電ポンプの電圧は、少なくとも所望の電圧値の最小値と
ならない。加えて、テストロードが、充電ポンプの出力
に接続され得、これにより、ＥＥＰＲＯＭへの実際のプ
ログラミング動作を行う際に、充電ポンプ上に与えられ
るロードをシミュレートすることができる。したがっ
て、充電ポンプ電圧レベルを正確に評価するための実際
のロードシミュレーション条件が発生する。この場合に
おいて、充電ポンプ電圧レベルは、バッテリ充電状態の
非常に信頼性の高い表示である。このロードシミュレー
ションは、通常のＥＥＰＲＯＭアドレス空間の外部でプ
ログラミング動作をアドレッシングすることにより、接
続され得る。
【０００９】ＥＥＰＲＯＭへのプログラミング動作を行
おうとする試みが為される前に所望の充電ポンプ電圧が
測定および確認されれば、ソフトプログラミングの可能
性は実質的に低減する。好適な実施形態において、まず
最初に低電圧チェック（すなわち、充電ポンプ出力電圧
テストを行うため、テストおよび制御論理を適切に動作
するためのバッテリ電圧が充分であるかどうか）が行わ
れ、次に、ＥＥＰＲＯＭをプログラミングするための電
圧を生成する充電ポンプがオン状態にされ、これによ
り、バッテリから電流が引き抜かれる。また、テストロ
ードが充電ポンプの出力に接続され得、これにより、Ｅ
ＥＰＲＯＭへのプログラミング動作の際と実質的に等し
いロードをさらにシミュレートすることができる。
おうとする試みが為される前に所望の充電ポンプ電圧が
測定および確認されれば、ソフトプログラミングの可能
性は実質的に低減する。好適な実施形態において、まず
最初に低電圧チェック（すなわち、充電ポンプ出力電圧
テストを行うため、テストおよび制御論理を適切に動作
するためのバッテリ電圧が充分であるかどうか）が行わ
れ、次に、ＥＥＰＲＯＭをプログラミングするための電
圧を生成する充電ポンプがオン状態にされ、これによ
り、バッテリから電流が引き抜かれる。また、テストロ
ードが充電ポンプの出力に接続され得、これにより、Ｅ
ＥＰＲＯＭへのプログラミング動作の際と実質的に等し
いロードをさらにシミュレートすることができる。
【００１０】ＥＥＰＥＯＭへの実際のプログラミング動
作は行われないが、充電ポンプ電圧が、ロード条件下で
測定される。測定された充電ポンプ電圧が、所望の電圧
値以上であった場合、バッテリ内の充電量は充分であ
り、通常の動作（すなわち、ＥＥＰＲＯＭへのプログラ
ミング動作）が継続され、充電ポンプはオフ状態にさ
れ、システムは、１つ以上のＥＥＰＲＯＭのメモリ位置
をプログラムできる状態となる。測定された充電ポンプ
電圧が所望のプログラミング電圧値未満であった場合、
マイクロコントローラはシャットダウンされ、これによ
り、バッテリ源が再充電されるまで、誤動作が防がれ
る。
作は行われないが、充電ポンプ電圧が、ロード条件下で
測定される。測定された充電ポンプ電圧が、所望の電圧
値以上であった場合、バッテリ内の充電量は充分であ
り、通常の動作（すなわち、ＥＥＰＲＯＭへのプログラ
ミング動作）が継続され、充電ポンプはオフ状態にさ
れ、システムは、１つ以上のＥＥＰＲＯＭのメモリ位置
をプログラムできる状態となる。測定された充電ポンプ
電圧が所望のプログラミング電圧値未満であった場合、
マイクロコントローラはシャットダウンされ、これによ
り、バッテリ源が再充電されるまで、誤動作が防がれ
る。
【００１１】本発明の別の実施形態において、充電ポン
プがイネーブルされ、充電ポンプから生成された電圧が
測定され、次いで、充電ポンプがオフ状態にされ、そし
て、ＥＥＰＲＯＭへのプログラミング動作が１つだけイ
ネーブルされる（複数のプログラミング動作をイネーブ
ルするのではない）。この実施形態は、各プログラミン
グ動作の前にテストが必要となり時間がより多くかかる
が、ＥＥＰＲＯＭへの各プログラミング動作がイネーブ
ルされる前のバッテリ状態をより完全に評価する。加え
て、電圧測定工程（電圧測定の間には、ＥＥＰＲＯＭへ
のプログラミング動作は行われない）の間、テストロー
ドは充電ポンプの出力に接続され得る。
プがイネーブルされ、充電ポンプから生成された電圧が
測定され、次いで、充電ポンプがオフ状態にされ、そし
て、ＥＥＰＲＯＭへのプログラミング動作が１つだけイ
ネーブルされる（複数のプログラミング動作をイネーブ
ルするのではない）。この実施形態は、各プログラミン
グ動作の前にテストが必要となり時間がより多くかかる
が、ＥＥＰＲＯＭへの各プログラミング動作がイネーブ
ルされる前のバッテリ状態をより完全に評価する。加え
て、電圧測定工程（電圧測定の間には、ＥＥＰＲＯＭへ
のプログラミング動作は行われない）の間、テストロー
ドは充電ポンプの出力に接続され得る。
【００１２】本発明のさらに別の実施形態において、充
電ポンプがイネーブルされ、充電ポンプからの電圧が測
定され、充電ポンプの電圧レベルが所望の電圧値以上で
あった場合、ＥＥＰＲＯＭへのプログラミング動作が１
つ以上イネーブルされる。この実施形態は、スピードの
点で利点を有し、しかもＥＥＰＲＯＭへの各プログラミ
ング動作または一連のプログラミング動作の前に、ロー
ドされていない充電ポンプ電圧を近密にモニタする。従
って、本実施形態による電圧比較および論理回路は、電
圧レベルチェックおよびＥＥＰＲＯＭメモリセルへのデ
ータプログラミングの両方を、１回の動作で行うことを
可能にする（パイプライン化−すなわち、電圧チェック
および書き込みイベント間において充電ポンプをシャッ
トダウンしない）。加えて、充電ポンプの電圧が所望の
レベル未満まで降下した場合、関連するプログラミング
動作が抑制され、マイクロコントローラシステムは、マ
イクロコントローラシステムのソフトウェアプログラム
またはハードウェア論理設計に応じて、アラーム状態ま
たはシャットダウン状態となる。
電ポンプがイネーブルされ、充電ポンプからの電圧が測
定され、充電ポンプの電圧レベルが所望の電圧値以上で
あった場合、ＥＥＰＲＯＭへのプログラミング動作が１
つ以上イネーブルされる。この実施形態は、スピードの
点で利点を有し、しかもＥＥＰＲＯＭへの各プログラミ
ング動作または一連のプログラミング動作の前に、ロー
ドされていない充電ポンプ電圧を近密にモニタする。従
って、本実施形態による電圧比較および論理回路は、電
圧レベルチェックおよびＥＥＰＲＯＭメモリセルへのデ
ータプログラミングの両方を、１回の動作で行うことを
可能にする（パイプライン化−すなわち、電圧チェック
および書き込みイベント間において充電ポンプをシャッ
トダウンしない）。加えて、充電ポンプの電圧が所望の
レベル未満まで降下した場合、関連するプログラミング
動作が抑制され、マイクロコントローラシステムは、マ
イクロコントローラシステムのソフトウェアプログラム
またはハードウェア論理設計に応じて、アラーム状態ま
たはシャットダウン状態となる。
【００１３】本明細書中記載されているバッテリを除く
全ての回路および機能は、１つ以上の集積回路内に含め
られ得ることが、考えられ、これもまた本発明の範囲内
である。単一の集積回路を含む上記の本発明の好適な実
施形態は、例示的目的のため説明したが、エレクトロニ
クスの当業者であれば、本発明の実施形態は、異なる集
積回路パッケージにおいて製造され、例えば（但しこれ
らに限らず）プリントワイヤリングまたはプリント回路
基板などの共通ワイヤリング基板を用いて互いに接続さ
れた回路の組合せにも同様に適用可能であることを容易
に理解する。
全ての回路および機能は、１つ以上の集積回路内に含め
られ得ることが、考えられ、これもまた本発明の範囲内
である。単一の集積回路を含む上記の本発明の好適な実
施形態は、例示的目的のため説明したが、エレクトロニ
クスの当業者であれば、本発明の実施形態は、異なる集
積回路パッケージにおいて製造され、例えば（但しこれ
らに限らず）プリントワイヤリングまたはプリント回路
基板などの共通ワイヤリング基板を用いて互いに接続さ
れた回路の組合せにも同様に適用可能であることを容易
に理解する。
【００１４】本発明の１つの特性は、充電ポンプが、例
えば、マイクロコントローラのソフトウェアプログラム
により、独立して制御できることである。
えば、マイクロコントローラのソフトウェアプログラム
により、独立して制御できることである。
【００１５】本発明の別の特性は、充電ポンプが、ハー
ドウェア制御論理により、独立して制御できることであ
る。
ドウェア制御論理により、独立して制御できることであ
る。
【００１６】本発明の別の特性は、充電ポンプが、ファ
ームウェアの命令により、独立して制御できることであ
る。
ームウェアの命令により、独立して制御できることであ
る。
【００１７】本発明の別の特性は、ＥＥＰＲＯＭへのあ
らゆるプログラミング動作の前および最中に、充電ポン
プ電圧を監視することである。
らゆるプログラミング動作の前および最中に、充電ポン
プ電圧を監視することである。
【００１８】本発明のさらに別の特性は、充電ポンプ電
圧が少なくとも所望の値でなければ、ＥＥＰＲＯＭへの
プログラミング動作を妨げることである。
圧が少なくとも所望の値でなければ、ＥＥＰＲＯＭへの
プログラミング動作を妨げることである。
【００１９】本発明のまたさらに別の特性は、充電ポン
プの出力をロードすること、およびＥＥＰＲＯＭプログ
ラミングするときに表示される、バッテリの充電状態を
示す充電ポンプ電圧レベルを測定することである。
プの出力をロードすること、およびＥＥＰＲＯＭプログ
ラミングするときに表示される、バッテリの充電状態を
示す充電ポンプ電圧レベルを測定することである。
【００２０】本発明の別の特性は、ＥＥＰＲＯＭをプロ
グラミングする前に、充電ポンプの電圧レベルの値を求
めることにより、バッテリの充電状態を測定することで
ある。
グラミングする前に、充電ポンプの電圧レベルの値を求
めることにより、バッテリの充電状態を測定することで
ある。
【００２１】本発明のまたさらに別の特性は、ＥＥＰＲ
ＯＭへのプログラミング動作中において、充電ポンプ電
圧を印加する以前に、実際の充電ポンプ電圧を測定する
ことである。
ＯＭへのプログラミング動作中において、充電ポンプ電
圧を印加する以前に、実際の充電ポンプ電圧を測定する
ことである。
【００２２】本発明の１つの利点は、充電ポンプ電圧が
事前に制限されているために、ＥＥＰＲＯＭのソフトプ
ログラミングを妨げることである。
事前に制限されているために、ＥＥＰＲＯＭのソフトプ
ログラミングを妨げることである。
【００２３】本発明の別の利点は、動作している充電ポ
ンプにおける実際の負荷の条件下にあるときのバッテリ
の充電状態を判断することである。
ンプにおける実際の負荷の条件下にあるときのバッテリ
の充電状態を判断することである。
【００２４】また別の利点は、ソフトプログラミング動
作が実行する前に、システムに警告するか、またはシス
テムを終了することである。
作が実行する前に、システムに警告するか、またはシス
テムを終了することである。
【００２５】本発明の特性および利点は、添付の図と共
に本発明の開示に用いられる、現在好適である実施形態
の下記の説明により明白である。
に本発明の開示に用いられる、現在好適である実施形態
の下記の説明により明白である。
【００２６】
【課題を解決するための手段】本発明の電子システム
は、電気的消去可能プログラマブル読み出し専用メモリ
（ＥＥＰＲＯＭ）を有する電子システムであって、プロ
セッサと、ＥＥＰＲＯＭと、ＥＥＰＲＯＭプログラミン
グロジックと、ＥＥＰＲＯＭプログラミング電圧を生成
するためのチャージポンプと、を含み、該チャージポン
プによって生成された該ＥＥＰＲＯＭプログラミング電
圧が、該ＥＥＰＲＯＭプログラミングロジックをイネー
ブルする前に所望の値であると決定されるように該チャ
ージポンプをイネーブルするロジックが構成され、該生
成されたＥＥＰＲＯＭプログラミング電圧が該所望の値
以上である場合、該ＥＥＰＲＯＭプログラミングロジッ
クは、該ＥＥＰＲＯＭ上でプログラミング処理を行うよ
うにイネーブルされ、該生成されたＥＥＰＲＯＭプログ
ラミング電圧が該所望の値より小さい場合、該ＥＥＰＲ
ＯＭプログラミングロジックは、該ＥＥＰＲＯＭ上でプ
ログラミング処理を行うことを抑止される。
は、電気的消去可能プログラマブル読み出し専用メモリ
（ＥＥＰＲＯＭ）を有する電子システムであって、プロ
セッサと、ＥＥＰＲＯＭと、ＥＥＰＲＯＭプログラミン
グロジックと、ＥＥＰＲＯＭプログラミング電圧を生成
するためのチャージポンプと、を含み、該チャージポン
プによって生成された該ＥＥＰＲＯＭプログラミング電
圧が、該ＥＥＰＲＯＭプログラミングロジックをイネー
ブルする前に所望の値であると決定されるように該チャ
ージポンプをイネーブルするロジックが構成され、該生
成されたＥＥＰＲＯＭプログラミング電圧が該所望の値
以上である場合、該ＥＥＰＲＯＭプログラミングロジッ
クは、該ＥＥＰＲＯＭ上でプログラミング処理を行うよ
うにイネーブルされ、該生成されたＥＥＰＲＯＭプログ
ラミング電圧が該所望の値より小さい場合、該ＥＥＰＲ
ＯＭプログラミングロジックは、該ＥＥＰＲＯＭ上でプ
ログラミング処理を行うことを抑止される。
【００２７】本発明のシステムは、バッテリ電源に接続
されるようにさらに改造されてもよい。
されるようにさらに改造されてもよい。
【００２８】前本発明のシステムは、記生成されたＥＥ
ＰＲＯＭプログラミング電圧が、アナログ／デジタル変
換器（ＡＤＣ）によってアナログ値からデジタル値に変
換され、該ＥＥＰＲＯＭプログラミング電圧のデジタル
値がその決定のための前記プロセッサによって読み出さ
れてもよい。
ＰＲＯＭプログラミング電圧が、アナログ／デジタル変
換器（ＡＤＣ）によってアナログ値からデジタル値に変
換され、該ＥＥＰＲＯＭプログラミング電圧のデジタル
値がその決定のための前記プロセッサによって読み出さ
れてもよい。
【００２９】本発明のシステムは、前記生成されたＥＥ
ＰＲＯＭプログラミング電圧がコンパレータによって決
定され、該コンパレータにおいては、前記所望の電圧値
が該コンパレータに対する基準電圧であり、該コンパレ
ータは、該生成されたＥＥＰＲＯＭプログラミング電圧
が該基準電圧より小さいか、またはそれ以上かを前記プ
ロセッサに示してもよい。
ＰＲＯＭプログラミング電圧がコンパレータによって決
定され、該コンパレータにおいては、前記所望の電圧値
が該コンパレータに対する基準電圧であり、該コンパレ
ータは、該生成されたＥＥＰＲＯＭプログラミング電圧
が該基準電圧より小さいか、またはそれ以上かを前記プ
ロセッサに示してもよい。
【００３０】本発明のシステムは、前記ＥＥＰＲＯＭプ
ログラミングロジックは、一旦前記ＥＥＰＲＯＭプログ
ラミング電圧が前記所望の値であるとして決定される
と、前記ＥＥＰＲＯＭ上で複数のプログラミング処理を
行ってもよい。
ログラミングロジックは、一旦前記ＥＥＰＲＯＭプログ
ラミング電圧が前記所望の値であるとして決定される
と、前記ＥＥＰＲＯＭ上で複数のプログラミング処理を
行ってもよい。
【００３１】本発明のシステムは、前記ＥＥＰＲＯＭプ
ログラミングロジックは、前記ＥＥＰＲＯＭプログラミ
ング電圧が前記所望の値であるとして決定されるごとに
その後、前記ＥＥＰＲＯＭ上で１つのプログラミング処
理を行ってもよい。
ログラミングロジックは、前記ＥＥＰＲＯＭプログラミ
ング電圧が前記所望の値であるとして決定されるごとに
その後、前記ＥＥＰＲＯＭ上で１つのプログラミング処
理を行ってもよい。
【００３２】本発明のシステムは、ランダムアクセスメ
モリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、およ
び前記プロセッサに接続された入出力（Ｉ／Ｏ）インタ
ーフェース回路をさらに含んでもよい。
モリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、およ
び前記プロセッサに接続された入出力（Ｉ／Ｏ）インタ
ーフェース回路をさらに含んでもよい。
【００３３】本発明のシステムは、前記プロセッサ、Ｅ
ＥＰＲＯＭ、ＥＥＰＲＯＭプログラミングロジック、チ
ャージポンプ、ＲＡＭ、ＲＯＭ、およびＩ／Ｏが１つの
集積回路上に製造されてもよい。
ＥＰＲＯＭ、ＥＥＰＲＯＭプログラミングロジック、チ
ャージポンプ、ＲＡＭ、ＲＯＭ、およびＩ／Ｏが１つの
集積回路上に製造されてもよい。
【００３４】本発明のシステムは、前記プロセッサ、Ｅ
ＥＰＲＯＭ、ＥＥＰＲＯＭプログラミングロジック、チ
ャージポンプ、ＲＡＭ、ＲＯＭ、およびＩ／Ｏが複数の
集積回路上に製造されてもよい。
ＥＰＲＯＭ、ＥＥＰＲＯＭプログラミングロジック、チ
ャージポンプ、ＲＡＭ、ＲＯＭ、およびＩ／Ｏが複数の
集積回路上に製造されてもよい。
【００３５】本発明のシステムは、前記複数の集積回路
が、プリント回路板およびプリント配線板からなる群か
ら選択される配線基板と相互接続されてもよい。
が、プリント回路板およびプリント配線板からなる群か
ら選択される配線基板と相互接続されてもよい。
【００３６】本発明の方法は、電子システム内の電気的
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）へのソフトプログラミングを防止するための方法
であって、ＥＥＰＲＯＭプログラミング電圧を生成する
ステップと、該生成されたＥＥＰＲＯＭプログラミング
電圧が所望の電圧値以上であるかどうかを決定するステ
ップと、その場合、該ＥＥＰＲＯＭをプログラミングす
るためのＥＥＰＲＯＭプログラミングロジックをイネー
ブルするステップと、そうでない場合、該ＥＥＰＲＯＭ
のプログラミングを防止するように該ＥＥＰＲＯＭプロ
グラミングロジックをディスエーブルするステップとを
含む。
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）へのソフトプログラミングを防止するための方法
であって、ＥＥＰＲＯＭプログラミング電圧を生成する
ステップと、該生成されたＥＥＰＲＯＭプログラミング
電圧が所望の電圧値以上であるかどうかを決定するステ
ップと、その場合、該ＥＥＰＲＯＭをプログラミングす
るためのＥＥＰＲＯＭプログラミングロジックをイネー
ブルするステップと、そうでない場合、該ＥＥＰＲＯＭ
のプログラミングを防止するように該ＥＥＰＲＯＭプロ
グラミングロジックをディスエーブルするステップとを
含む。
【００３７】本発明の方法は、前記ＥＥＰＲＯＭプログ
ラミング電圧を生成するステップがチャージポンプを用
いて行われてもよい。
ラミング電圧を生成するステップがチャージポンプを用
いて行われてもよい。
【００３８】本発明の方法は、前記生成されたＥＥＰＲ
ＯＭプログラミング電圧が前記所望の電圧値以上である
かどうかを決定するステップが、電圧コンパレータを用
いて行われ、該コンパレータに対する電圧基準が前記所
望の電圧値に等しくてもよい。
ＯＭプログラミング電圧が前記所望の電圧値以上である
かどうかを決定するステップが、電圧コンパレータを用
いて行われ、該コンパレータに対する電圧基準が前記所
望の電圧値に等しくてもよい。
【００３９】本発明の方法は、前記生成されたＥＥＰＲ
ＯＭプログラミング電圧が前記所望の電圧値以上である
かどうかを決定する前記ステップが、アナログ／デジタ
ルコンバータ（ＡＤＣ）およびプロセッサを用いて行わ
れてもよい。
ＯＭプログラミング電圧が前記所望の電圧値以上である
かどうかを決定する前記ステップが、アナログ／デジタ
ルコンバータ（ＡＤＣ）およびプロセッサを用いて行わ
れてもよい。
【００４０】本発明の方法は、前記ＥＥＰＲＯＭプログ
ラミングロジックをイネーブルする前記ステップの後
で、該ＥＥＰＲＯＭに１つのプログラミング処理を行う
ステップをさらに含んでもよい。
ラミングロジックをイネーブルする前記ステップの後
で、該ＥＥＰＲＯＭに１つのプログラミング処理を行う
ステップをさらに含んでもよい。
【００４１】本発明の方法は、前記ＥＥＰＲＯＭプログ
ラミングロジックをイネーブルする前記ステップの後
で、該ＥＥＰＲＯＭに複数のプログラミング処理を行う
ステップをさらに含んでもよい。
ラミングロジックをイネーブルする前記ステップの後
で、該ＥＥＰＲＯＭに複数のプログラミング処理を行う
ステップをさらに含んでもよい。
【００４２】本発明の方法は、前記ＥＥＰＲＯＭに１つ
のプログラミング処理を行う前記ステップの後で、前記
生成されたＥＥＰＲＯＭプログラミング電圧を決定する
ステップ、前記ＥＥＰＲＯＭプログラミングロジックを
イネーブルするステップ、および１つのプログラミング
処理を行うステップを、すべてのデータが該ＥＥＰＲＯ
Ｍに書き込まれるまで繰り返すステップをさらに含んで
もよい。
のプログラミング処理を行う前記ステップの後で、前記
生成されたＥＥＰＲＯＭプログラミング電圧を決定する
ステップ、前記ＥＥＰＲＯＭプログラミングロジックを
イネーブルするステップ、および１つのプログラミング
処理を行うステップを、すべてのデータが該ＥＥＰＲＯ
Ｍに書き込まれるまで繰り返すステップをさらに含んで
もよい。
【００４３】本発明の方法は、電子システム内の電気的
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）をプログラミングするための方法であって、チャ
ージポンプをスイッチオンすることによってＥＥＰＲＯ
Ｍプログラミング電圧を生成するステップと、該生成さ
れたＥＥＰＲＯＭプログラミング電圧が所望の電圧値以
上であるかどうかを決定するステップと、その場合、該
チャージポンプをオフにし、そして該電子システムの通
常処理を継続するステップと、そうでない場合、該チャ
ージポンプをオフにし、そして生成された低いＥＥＰＲ
ＯＭプログラミング電圧の該電子システムを警告するス
テップとを含む。
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）をプログラミングするための方法であって、チャ
ージポンプをスイッチオンすることによってＥＥＰＲＯ
Ｍプログラミング電圧を生成するステップと、該生成さ
れたＥＥＰＲＯＭプログラミング電圧が所望の電圧値以
上であるかどうかを決定するステップと、その場合、該
チャージポンプをオフにし、そして該電子システムの通
常処理を継続するステップと、そうでない場合、該チャ
ージポンプをオフにし、そして生成された低いＥＥＰＲ
ＯＭプログラミング電圧の該電子システムを警告するス
テップとを含む。
【００４４】本発明の方法は、前記電子システムの通常
処理を継続する前記ステップの後で、前記ＥＥＰＲＯＭ
プログラミング電圧を生成するための前記チャージポン
プをスイッチオンするステップと、前記ＥＥＰＲＯＭを
プログラミングするステップと、をさらに含んでもよ
い。
処理を継続する前記ステップの後で、前記ＥＥＰＲＯＭ
プログラミング電圧を生成するための前記チャージポン
プをスイッチオンするステップと、前記ＥＥＰＲＯＭを
プログラミングするステップと、をさらに含んでもよ
い。
【００４５】本発明の方法は、生成された低いＥＥＰＲ
ＯＭプログラミング電圧の前記電子システムを警告する
前記ステップが該電子システムをシャットダウンするス
テップを含んでもよい。
ＯＭプログラミング電圧の前記電子システムを警告する
前記ステップが該電子システムをシャットダウンするス
テップを含んでもよい。
【００４６】本発明の方法は、電子システム内の電気的
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）をプログラミングするための方法であって、
（ａ）チャージポンプをスイッチオンすることによって
ＥＥＰＲＯＭプログラミング電圧を生成するステップ
と、（ｂ）該生成されたＥＥＰＲＯＭプログラミング電
圧が所望の電圧値以上であるかどうかを決定するステッ
プと、（ｃ）その場合、該ＥＥＰＲＯＭに１つのプログ
ラミング処理を行い、そして次いで該ＥＥＰＲＯＭに対
するすべての待ち状態のプログラミング処理が終了する
までステップ（ｂ）に戻るステップと、（ｄ）そうでな
い場合、該チャージポンプをオフにし、そして生成され
た低いＥＥＰＲＯＭプログラミング電圧の該電子システ
ムを警告するステップとを含む。
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）をプログラミングするための方法であって、
（ａ）チャージポンプをスイッチオンすることによって
ＥＥＰＲＯＭプログラミング電圧を生成するステップ
と、（ｂ）該生成されたＥＥＰＲＯＭプログラミング電
圧が所望の電圧値以上であるかどうかを決定するステッ
プと、（ｃ）その場合、該ＥＥＰＲＯＭに１つのプログ
ラミング処理を行い、そして次いで該ＥＥＰＲＯＭに対
するすべての待ち状態のプログラミング処理が終了する
までステップ（ｂ）に戻るステップと、（ｄ）そうでな
い場合、該チャージポンプをオフにし、そして生成され
た低いＥＥＰＲＯＭプログラミング電圧の該電子システ
ムを警告するステップとを含む。
【００４７】本発明の方法は、電子システム内の電気的
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）をプログラミングするための方法であって、
（ａ）チャージポンプをスイッチオンすることによって
ＥＥＰＲＯＭプログラミング電圧を生成するステップ
と、（ｂ）該生成されたＥＥＰＲＯＭプログラミング電
圧が所望の電圧値以上であるかどうかを決定するステッ
プと、（ｃ）その場合、該ＥＥＰＲＯＭに対するすべて
の待ち状態のプログラミング処理が終了するまで、該Ｅ
ＥＰＲＯＭに複数のプログラミング処理を行うステップ
と、（ｄ）そうでない場合、該チャージポンプをオフに
し、そして生成された低いＥＥＰＲＯＭプログラミング
電圧の該電子システムを警告するステップとを含む。
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）をプログラミングするための方法であって、
（ａ）チャージポンプをスイッチオンすることによって
ＥＥＰＲＯＭプログラミング電圧を生成するステップ
と、（ｂ）該生成されたＥＥＰＲＯＭプログラミング電
圧が所望の電圧値以上であるかどうかを決定するステッ
プと、（ｃ）その場合、該ＥＥＰＲＯＭに対するすべて
の待ち状態のプログラミング処理が終了するまで、該Ｅ
ＥＰＲＯＭに複数のプログラミング処理を行うステップ
と、（ｄ）そうでない場合、該チャージポンプをオフに
し、そして生成された低いＥＥＰＲＯＭプログラミング
電圧の該電子システムを警告するステップとを含む。
【００４８】本発明の装置は、電気的消去可能プログラ
マブル読み出し専用メモリ（ＥＥＰＲＯＭ）へのソフト
プログラミングを防止するための装置であって、ＥＥＰ
ＲＯＭプログラミング電圧を生成するためのチャージポ
ンプと該生成されたＥＥＰＲＯＭプログラミング電圧が
少なくとも所望の電圧レベルであるかどうかを決定する
ための回路と、該ＥＥＰＲＯＭプログラミング電圧が少
なくとも該所望の電圧レベルでない場合、ＥＥＰＲＯＭ
プログラミングロジックを抑止するように改変された回
路とを含む。
マブル読み出し専用メモリ（ＥＥＰＲＯＭ）へのソフト
プログラミングを防止するための装置であって、ＥＥＰ
ＲＯＭプログラミング電圧を生成するためのチャージポ
ンプと該生成されたＥＥＰＲＯＭプログラミング電圧が
少なくとも所望の電圧レベルであるかどうかを決定する
ための回路と、該ＥＥＰＲＯＭプログラミング電圧が少
なくとも該所望の電圧レベルでない場合、ＥＥＰＲＯＭ
プログラミングロジックを抑止するように改変された回
路とを含む。
【００４９】本発明の装置は、前記ＥＥＰＲＯＭプログ
ラミング電圧が少なくとも前記所望の電圧レベルでない
場合、電子システムを警告するための警告信号をさらに
含んでもよい。
ラミング電圧が少なくとも前記所望の電圧レベルでない
場合、電子システムを警告するための警告信号をさらに
含んでもよい。
【００５０】本発明の装置は、前記ＥＥＰＲＯＭプログ
ラミング電圧を決定するための前記回路が、前記所望の
電圧レベルの基準電圧入力を有する電圧コンパレータで
あってもよい。
ラミング電圧を決定するための前記回路が、前記所望の
電圧レベルの基準電圧入力を有する電圧コンパレータで
あってもよい。
【００５１】本発明の装置は、前記ＥＥＰＲＯＭプログ
ラミング電圧を決定するための前記回路が、アナログ−
デジタルコンバータおよびそれに接続されたプロセッサ
であってもよい。
ラミング電圧を決定するための前記回路が、アナログ−
デジタルコンバータおよびそれに接続されたプロセッサ
であってもよい。
【００５２】本発明の装置は、バッテリ電源に接続され
るようにさらに改変されてもよい。
るようにさらに改変されてもよい。
【００５３】本発明のシステムは、前記チャージポンプ
をイネーブルするための前記ロジックが、ソフトウェア
プログラムによって制御される前記プロセッサであって
もよい。
をイネーブルするための前記ロジックが、ソフトウェア
プログラムによって制御される前記プロセッサであって
もよい。
【００５４】本発明のシステムは、前記チャージポンプ
をイネーブルするための前記ロジックが、アプリケーシ
ョン特定回路ロジックであってもよい。
をイネーブルするための前記ロジックが、アプリケーシ
ョン特定回路ロジックであってもよい。
【００５５】本発明のシステムは、前記アプリケーショ
ン特定回路ロジックがファームウェアによって制御され
てもよい。
ン特定回路ロジックがファームウェアによって制御され
てもよい。
【００５６】本発明のシステムは、前記チャージポンプ
をイネーブルするための前記ロジックが、ファームウェ
アによって制御される前記プロセッサであってもよい。
をイネーブルするための前記ロジックが、ファームウェ
アによって制御される前記プロセッサであってもよい。
【００５７】本発明のシステムは、前記生成されたＥＥ
ＰＲＯＭプログラミング電圧が決定されている間前記チ
ャージポンプに接続されたテストロードをさらに含んで
もよい。
ＰＲＯＭプログラミング電圧が決定されている間前記チ
ャージポンプに接続されたテストロードをさらに含んで
もよい。
【００５８】本発明のシステムは、前記ＥＥＰＲＯＭの
アドレス空間の外側に前記テストロードをアドレッシン
グすることによって前記チャージポンプにテストロード
が接続されてもよい。
アドレス空間の外側に前記テストロードをアドレッシン
グすることによって前記チャージポンプにテストロード
が接続されてもよい。
【００５９】本発明のシステムは、前記プロセッサがマ
イクロコントローラコアロジックであってもよい。
イクロコントローラコアロジックであってもよい。
【００６０】本発明のシステムは、前記プロセッサがマ
イクロプロセッサであってもよい。
イクロプロセッサであってもよい。
【００６１】本発明のシステムは、前記プロセッサが複
数のマイクロプロセッサであってもよい。
数のマイクロプロセッサであってもよい。
【００６２】本発明のシステムは、前記プロセッサがデ
ジタル信号プロセッサであってもよい。
ジタル信号プロセッサであってもよい。
【００６３】本発明のシステムは、前記プロセッサがデ
ジタルロジックを含んでもよい。
ジタルロジックを含んでもよい。
【００６４】本発明のシステムは、前記プロセッサがプ
ログラマブルロジックアレイを含んでもよい。
ログラマブルロジックアレイを含んでもよい。
【００６５】本発明のシステムは、前記ＥＥＰＲＯＭが
フラッシュＲＯＭであってもよい。
フラッシュＲＯＭであってもよい。
【００６６】本発明のシステムは、ＥＥＰＲＯＭプログ
ラミング電圧を生成するステップが、テストロードを該
生成されたＥＥＰＲＯＭプログラミング電圧に印加する
ステップをさらに含んでもよい。
ラミング電圧を生成するステップが、テストロードを該
生成されたＥＥＰＲＯＭプログラミング電圧に印加する
ステップをさらに含んでもよい。
【００６７】本発明のシステムは、テストロードを印加
する前記ステップが、前記ＥＥＰＲＯＭのアドレス空間
の外側に前記テストロードをアドレッシングするステッ
プをさらに含んでもよい。
する前記ステップが、前記ＥＥＰＲＯＭのアドレス空間
の外側に前記テストロードをアドレッシングするステッ
プをさらに含んでもよい。
【００６８】本発明の方法は、ＥＥＰＲＯＭプログラミ
ング電圧を生成するステップが、テストロードを該生成
されたＥＥＰＲＯＭプログラミング電圧に印加するステ
ップをさらに含んでもよい。
ング電圧を生成するステップが、テストロードを該生成
されたＥＥＰＲＯＭプログラミング電圧に印加するステ
ップをさらに含んでもよい。
【００６９】本発明の方法は、ＥＥＰＲＯＭプログラミ
ング電圧を生成するステップが、テストロードを該生成
されたＥＥＰＲＯＭプログラミング電圧に印加するステ
ップをさらに含んでもよい。
ング電圧を生成するステップが、テストロードを該生成
されたＥＥＰＲＯＭプログラミング電圧に印加するステ
ップをさらに含んでもよい。
【００７０】本発明の方法は、ＥＥＰＲＯＭプログラミ
ング電圧を生成するステップが、テストロードを該生成
されたＥＥＰＲＯＭプログラミング電圧に印加するステ
ップをさらに含んでもよい。
ング電圧を生成するステップが、テストロードを該生成
されたＥＥＰＲＯＭプログラミング電圧に印加するステ
ップをさらに含んでもよい。
【００７１】本発明の方法は、前記プロセッサがマイク
ロコントローラであってもよい。
ロコントローラであってもよい。
【００７２】本発明の電子システムは、電気的消去可能
プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）を
有する電子システムであって、ＥＥＰＲＯＭと、ＥＥＰ
ＲＯＭプログラミングロジックと、テストロードと、Ｅ
ＥＰＲＯＭプログラミング電圧を生成するためのチャー
ジポンプと、を含み、該生成されたＥＥＰＲＯＭプログ
ラミング電圧が所望の値以上であるかどうかを決定する
ために該生成されたＥＥＰＲＯＭプログラミング電圧が
測定される場合、該テストロードが該チャージポンプと
接続され、これにより、該生成されたＥＥＰＲＯＭプロ
グラミング電圧が該所望の値以上である場合、該ＥＥＰ
ＲＯＭプログラミングロジックは、該ＥＥＰＲＯＭ上で
プログラミング処理を行うようにイネーブルされ、およ
び該生成されたＥＥＰＲＯＭプログラミング電圧が該所
望の値より小さい場合、該ＥＥＰＲＯＭプログラミング
ロジックは、該ＥＥＰＲＯＭ上でプログラミング処理を
行うことを抑止される。
プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）を
有する電子システムであって、ＥＥＰＲＯＭと、ＥＥＰ
ＲＯＭプログラミングロジックと、テストロードと、Ｅ
ＥＰＲＯＭプログラミング電圧を生成するためのチャー
ジポンプと、を含み、該生成されたＥＥＰＲＯＭプログ
ラミング電圧が所望の値以上であるかどうかを決定する
ために該生成されたＥＥＰＲＯＭプログラミング電圧が
測定される場合、該テストロードが該チャージポンプと
接続され、これにより、該生成されたＥＥＰＲＯＭプロ
グラミング電圧が該所望の値以上である場合、該ＥＥＰ
ＲＯＭプログラミングロジックは、該ＥＥＰＲＯＭ上で
プログラミング処理を行うようにイネーブルされ、およ
び該生成されたＥＥＰＲＯＭプログラミング電圧が該所
望の値より小さい場合、該ＥＥＰＲＯＭプログラミング
ロジックは、該ＥＥＰＲＯＭ上でプログラミング処理を
行うことを抑止される。
【００７３】本発明の方法は、電子システム内の電気的
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）へのソフトプログラミングを防止するための方法
であって、ＥＥＰＲＯＭプログラミング電圧を生成する
ステップと、該生成されたＥＥＰＲＯＭプログラミング
電圧が所望の電圧値以上であるかどうかを決定する場
合、テストロードを該生成されたＥＥＰＲＯＭプログラ
ミング電圧を印加するステップと、その場合、該テスト
ロードを印加せずに、ＥＥＰＲＯＭをプログラミングす
るためのＥＥＰＲＯＭプログラミングロジックをイネー
ブルするステップと、そうでない場合、ＥＥＰＲＯＭの
プログラミングを防止するようにＥＥＰＲＯＭプログラ
ミングロジックをディスエーブルするステップとを含
む。
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）へのソフトプログラミングを防止するための方法
であって、ＥＥＰＲＯＭプログラミング電圧を生成する
ステップと、該生成されたＥＥＰＲＯＭプログラミング
電圧が所望の電圧値以上であるかどうかを決定する場
合、テストロードを該生成されたＥＥＰＲＯＭプログラ
ミング電圧を印加するステップと、その場合、該テスト
ロードを印加せずに、ＥＥＰＲＯＭをプログラミングす
るためのＥＥＰＲＯＭプログラミングロジックをイネー
ブルするステップと、そうでない場合、ＥＥＰＲＯＭの
プログラミングを防止するようにＥＥＰＲＯＭプログラ
ミングロジックをディスエーブルするステップとを含
む。
【００７４】本発明の方法は、電子システム内の電気的
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）をプログラミングするための方法であって、チャ
ージポンプをスイッチオンすることによってＥＥＰＲＯ
Ｍプログラミング電圧を生成するステップと、該生成さ
れたＥＥＰＲＯＭプログラミング電圧が所望の電圧値以
上であるかどうかを決定する場合、テストロードを該生
成されたＥＥＰＲＯＭプログラミング電圧を印加するス
テップと、その場合、該チャージポンプをオフにし、そ
して該電子システムの通常処理を継続するステップと、
そうでない場合、該チャージポンプをオフにし、そして
生成された低いＥＥＰＲＯＭプログラミング電圧の該電
子システムを警告するステップとを含む。
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）をプログラミングするための方法であって、チャ
ージポンプをスイッチオンすることによってＥＥＰＲＯ
Ｍプログラミング電圧を生成するステップと、該生成さ
れたＥＥＰＲＯＭプログラミング電圧が所望の電圧値以
上であるかどうかを決定する場合、テストロードを該生
成されたＥＥＰＲＯＭプログラミング電圧を印加するス
テップと、その場合、該チャージポンプをオフにし、そ
して該電子システムの通常処理を継続するステップと、
そうでない場合、該チャージポンプをオフにし、そして
生成された低いＥＥＰＲＯＭプログラミング電圧の該電
子システムを警告するステップとを含む。
【００７５】本発明の方法は、前記電子システムの通常
処理を継続する前記ステップの後で、前記テストロード
を印加せずに、前記ＥＥＰＲＯＭプログラミング電圧を
生成するための前記チャージポンプをスイッチオンする
ステップと、前記ＥＥＰＲＯＭをプログラミングするス
テップと、をさらに含んでもよい。
処理を継続する前記ステップの後で、前記テストロード
を印加せずに、前記ＥＥＰＲＯＭプログラミング電圧を
生成するための前記チャージポンプをスイッチオンする
ステップと、前記ＥＥＰＲＯＭをプログラミングするス
テップと、をさらに含んでもよい。
【００７６】本発明の方法は、電子システム内の電気的
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）をプログラミングするための方法であって、
（ａ）チャージポンプをスイッチオンすることによって
ＥＥＰＲＯＭプログラミング電圧を生成するステップ
と、（ｂ）該生成されたＥＥＰＲＯＭプログラミング電
圧が所望の電圧値以上であるかどうかを決定する場合、
テストロードを該生成されたＥＥＰＲＯＭプログラミン
グ電圧を印加するステップと、（ｃ）該生成されたＥＥ
ＰＲＯＭプログラミング電圧が所望の電圧値以上である
場合、該ＥＥＰＲＯＭに１つのプログラミング処理を行
い、そして次いで該ＥＥＰＲＯＭに対するすべての待ち
状態のプログラミング処理が終了するまでステップ
（ｂ）に戻るステップと、（ｄ）そうでない場合、該チ
ャージポンプをオフにし、そして生成された低いＥＥＰ
ＲＯＭプログラミング電圧の該電子システムを警告する
ステップとを含む。
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）をプログラミングするための方法であって、
（ａ）チャージポンプをスイッチオンすることによって
ＥＥＰＲＯＭプログラミング電圧を生成するステップ
と、（ｂ）該生成されたＥＥＰＲＯＭプログラミング電
圧が所望の電圧値以上であるかどうかを決定する場合、
テストロードを該生成されたＥＥＰＲＯＭプログラミン
グ電圧を印加するステップと、（ｃ）該生成されたＥＥ
ＰＲＯＭプログラミング電圧が所望の電圧値以上である
場合、該ＥＥＰＲＯＭに１つのプログラミング処理を行
い、そして次いで該ＥＥＰＲＯＭに対するすべての待ち
状態のプログラミング処理が終了するまでステップ
（ｂ）に戻るステップと、（ｄ）そうでない場合、該チ
ャージポンプをオフにし、そして生成された低いＥＥＰ
ＲＯＭプログラミング電圧の該電子システムを警告する
ステップとを含む。
【００７７】本発明の方法は、電子システム内の電気的
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）をプログラミングするための方法であって、
（ａ）チャージポンプをスイッチオンすることによって
ＥＥＰＲＯＭプログラミング電圧を生成するステップ
と、（ｂ）該生成されたＥＥＰＲＯＭプログラミング電
圧が所望の電圧値以上であるかどうかを決定する場合、
テストロードを該生成されたＥＥＰＲＯＭプログラミン
グ電圧を印加するステップと、（ｃ）該生成されたＥＥ
ＰＲＯＭプログラミング電圧が所望の電圧値以上である
場合、該ＥＥＰＲＯＭに複数のプログラミング処理を行
うステップと、（ｄ）そうでない場合、該チャージポン
プをオフにし、そして生成された低いＥＥＰＲＯＭプロ
グラミング電圧の該電子システムを警告するステップと
を含む。
消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲ
ＯＭ）をプログラミングするための方法であって、
（ａ）チャージポンプをスイッチオンすることによって
ＥＥＰＲＯＭプログラミング電圧を生成するステップ
と、（ｂ）該生成されたＥＥＰＲＯＭプログラミング電
圧が所望の電圧値以上であるかどうかを決定する場合、
テストロードを該生成されたＥＥＰＲＯＭプログラミン
グ電圧を印加するステップと、（ｃ）該生成されたＥＥ
ＰＲＯＭプログラミング電圧が所望の電圧値以上である
場合、該ＥＥＰＲＯＭに複数のプログラミング処理を行
うステップと、（ｄ）そうでない場合、該チャージポン
プをオフにし、そして生成された低いＥＥＰＲＯＭプロ
グラミング電圧の該電子システムを警告するステップと
を含む。
【００７８】本発明の装置は、電気的消去可能プログラ
マブル読み出し専用メモリ（ＥＥＰＲＯＭ）へのソフト
プログラミングを防止するための装置であって、ＥＥＰ
ＲＯＭプログラミング電圧を生成するためのチャージポ
ンプと、該生成されたＥＥＰＲＯＭプログラミング電圧
が少なくとも所望の電圧レベルであるかどうかを決定す
るための回路と、該生成されたＥＥＰＲＯＭプログラミ
ング電圧が少なくとも該所望の電圧レベルであると決定
した場合、該チャージポンプで生成されたＥＥＰＲＯＭ
プログラミング電圧に接続される、テストロードと、該
ＥＥＰＲＯＭプログラミング電圧が少なくとも該所望の
電圧レベルでない場合、該ＥＥＰＲＯＭプログラミング
ロジックを抑止するように改変された回路とを含む。
マブル読み出し専用メモリ（ＥＥＰＲＯＭ）へのソフト
プログラミングを防止するための装置であって、ＥＥＰ
ＲＯＭプログラミング電圧を生成するためのチャージポ
ンプと、該生成されたＥＥＰＲＯＭプログラミング電圧
が少なくとも所望の電圧レベルであるかどうかを決定す
るための回路と、該生成されたＥＥＰＲＯＭプログラミ
ング電圧が少なくとも該所望の電圧レベルであると決定
した場合、該チャージポンプで生成されたＥＥＰＲＯＭ
プログラミング電圧に接続される、テストロードと、該
ＥＥＰＲＯＭプログラミング電圧が少なくとも該所望の
電圧レベルでない場合、該ＥＥＰＲＯＭプログラミング
ロジックを抑止するように改変された回路とを含む。
【００７９】本発明の方法は、前記生成されたＥＥＰＲ
ＯＭプログラミング電圧が該所望の値以上であると決定
した場合、前記チャージポンプに接続されるテストロー
ドをさらに含んでもよい。
ＯＭプログラミング電圧が該所望の値以上であると決定
した場合、前記チャージポンプに接続されるテストロー
ドをさらに含んでもよい。
【００８０】
【発明の実施の形態】本発明は、集積回路マイクロコン
トローラ、マイクロプロセッサ、デジタル信号プロセッ
サなどの電子ロジックおよび制御回路と、ＥＥＰＲＯＭ
と、ＥＥＰＲＯＭへのデータをプログラミングする論理
回路と、バッテリ電源の電圧レベルＥＥＰＲＯＭに信頼
できるプログラミングを行うに十分であることを決定す
る回路とを有するバッテリ駆動型デジタル電子システム
に関する。集積回路マイクロコントローラに電力を供給
するバッテリ電源が、ＥＥＰＲＯＭに対するプログラミ
ング動作中に必要な電圧レベルを生成するために必要
な、チャージポンプへの電力供給に十分なチャージを有
していない場合、本発明の実施形態は、ＥＥＰＲＯＭに
対する如何なるプログラミング動作をも阻止し、それに
より、ＥＥＰＲＯＭに発生する可能性のある「ソフトプ
ログラミング」を防止する。本発明は特に、セキュリテ
ィおよび産業制御システムにおける適用などの、信頼性
のあるデータ格納を必要とする適用において有用であ
る。
トローラ、マイクロプロセッサ、デジタル信号プロセッ
サなどの電子ロジックおよび制御回路と、ＥＥＰＲＯＭ
と、ＥＥＰＲＯＭへのデータをプログラミングする論理
回路と、バッテリ電源の電圧レベルＥＥＰＲＯＭに信頼
できるプログラミングを行うに十分であることを決定す
る回路とを有するバッテリ駆動型デジタル電子システム
に関する。集積回路マイクロコントローラに電力を供給
するバッテリ電源が、ＥＥＰＲＯＭに対するプログラミ
ング動作中に必要な電圧レベルを生成するために必要
な、チャージポンプへの電力供給に十分なチャージを有
していない場合、本発明の実施形態は、ＥＥＰＲＯＭに
対する如何なるプログラミング動作をも阻止し、それに
より、ＥＥＰＲＯＭに発生する可能性のある「ソフトプ
ログラミング」を防止する。本発明は特に、セキュリテ
ィおよび産業制御システムにおける適用などの、信頼性
のあるデータ格納を必要とする適用において有用であ
る。
【００８１】図面を参照すると、本発明の好適な実施形
態の詳細が模式的に示されている。図中、同様の要素は
同様の参照符号で示され、類似の要素は、同様の参照符
号に異なる下付き文字をつけたもので示されている。
態の詳細が模式的に示されている。図中、同様の要素は
同様の参照符号で示され、類似の要素は、同様の参照符
号に異なる下付き文字をつけたもので示されている。
【００８２】図１および図１Ａを参照すると、本発明の
実施形態による電子システムの模式的ブロック図が示さ
れている。集積回路マイクロコントローラなどの電子シ
ステムが概して参照符号１００で示されている。集積回
路マイクロコントローラは、マイクロコントローラコア
ロジック１０２と、入力／出力インターフェース（Ｉ／
Ｏ）１０４と、読出し専用メモリ（ＲＯＭ）１０８と、
ランダム書込み読出しメモリ（ＲＡＭ）１１０と、電気
的消去可能プログラマブル読出し専用メモリ（ＥＥＰＲ
ＯＭ）１１２と、ＥＥＰＲＯＭプログラミングロジック
１１４と、チャージポンプ１１６と、アナログ−デジタ
ルコンバータ（ＡＤＣ）１１８または電圧コンパレータ
１１８ａ（図１Ａ）とを含む。さらに、チャージポンプ
１１６ロードのテスト中にチャージポンプ１１６のロー
ディングを行うために、チャージポンプロード１２２が
含まれ得る。ＥＥＰＲＯＭ１１２、ＲＡＭ１１０、およ
び／またはＲＯＭ１０８は、集積回路マイクロコントロ
ーラ１００の一部であってもよいし、異なる集積回路
（単数または複数）内にあってもよい。
実施形態による電子システムの模式的ブロック図が示さ
れている。集積回路マイクロコントローラなどの電子シ
ステムが概して参照符号１００で示されている。集積回
路マイクロコントローラは、マイクロコントローラコア
ロジック１０２と、入力／出力インターフェース（Ｉ／
Ｏ）１０４と、読出し専用メモリ（ＲＯＭ）１０８と、
ランダム書込み読出しメモリ（ＲＡＭ）１１０と、電気
的消去可能プログラマブル読出し専用メモリ（ＥＥＰＲ
ＯＭ）１１２と、ＥＥＰＲＯＭプログラミングロジック
１１４と、チャージポンプ１１６と、アナログ−デジタ
ルコンバータ（ＡＤＣ）１１８または電圧コンパレータ
１１８ａ（図１Ａ）とを含む。さらに、チャージポンプ
１１６ロードのテスト中にチャージポンプ１１６のロー
ディングを行うために、チャージポンプロード１２２が
含まれ得る。ＥＥＰＲＯＭ１１２、ＲＡＭ１１０、およ
び／またはＲＯＭ１０８は、集積回路マイクロコントロ
ーラ１００の一部であってもよいし、異なる集積回路
（単数または複数）内にあってもよい。
【００８３】マイクロコントローラコアロジック１０２
は、センサ入力情報を受け取り、集積回路パッケージ
（図示せず）のＩ／Ｏピンにも接続されているＩ／Ｏ１
０４を介して外部デバイスを制御する。マイクロコント
ローラコアロジック１０２は、ＲＯＭ１０８、ＲＡＭ１
１０、およびＥＥＰＲＯＭ１１６からのプログラムおよ
びデータ情報をデータおよびアドレスバス１０６を介し
て読み出す。マイクロコントローラコアロジック１０２
はさらに、ＲＡＭ１１０に対するデータ情報をプログラ
ムし、ＥＥＰＲＯＭ１１２へのデータ情報のプログラミ
ングを制御する。情報はＲＡＭ１１０内に格納され得る
が、揮発性である。すなわち、電力供給が切られると情
報は失われる。ＲＯＭ１０８は、製造時に生成されてフ
ィールド内でも集積回路マイクロコントローラ１００の
動作中にも変更され得ないプログラム命令とデータ情報
とを含む。
は、センサ入力情報を受け取り、集積回路パッケージ
（図示せず）のＩ／Ｏピンにも接続されているＩ／Ｏ１
０４を介して外部デバイスを制御する。マイクロコント
ローラコアロジック１０２は、ＲＯＭ１０８、ＲＡＭ１
１０、およびＥＥＰＲＯＭ１１６からのプログラムおよ
びデータ情報をデータおよびアドレスバス１０６を介し
て読み出す。マイクロコントローラコアロジック１０２
はさらに、ＲＡＭ１１０に対するデータ情報をプログラ
ムし、ＥＥＰＲＯＭ１１２へのデータ情報のプログラミ
ングを制御する。情報はＲＡＭ１１０内に格納され得る
が、揮発性である。すなわち、電力供給が切られると情
報は失われる。ＲＯＭ１０８は、製造時に生成されてフ
ィールド内でも集積回路マイクロコントローラ１００の
動作中にも変更され得ないプログラム命令とデータ情報
とを含む。
【００８４】ＥＥＰＲＯＭプログラミングロジック１１
４をイネーブルにすることにより特定のＥＥＰＲＯＭメ
モリセルにロジック１またはロジック０を格納させ、そ
のことにより、フィールドインストレーション中または
動作中にＥＥＰＲＯＭ１１２への書き込みが行われ得
る。ＥＥＰＲＯＭ１１２に対して情報のプログラミング
を行うためには、通常の動作中におけるよりも高い電圧
が用いられる。チャージポンプ１１６は、ＥＥＰＲＯＭ
１１２のプログラミングに必要な電圧レベルを生成す
る。しかし、例えばバッテリ１２０から来るがバッテリ
１２０から来ることには限定されない電源電圧がチャー
ジポンプ１１６の適切な動作にとって十分でない場合、
すなわち、適切なプログラミング動作にとって適切な電
圧レベルがチャージポンプ１１６によって生成されない
場合、または書込み動作中に減衰する場合、問題があ
る。
４をイネーブルにすることにより特定のＥＥＰＲＯＭメ
モリセルにロジック１またはロジック０を格納させ、そ
のことにより、フィールドインストレーション中または
動作中にＥＥＰＲＯＭ１１２への書き込みが行われ得
る。ＥＥＰＲＯＭ１１２に対して情報のプログラミング
を行うためには、通常の動作中におけるよりも高い電圧
が用いられる。チャージポンプ１１６は、ＥＥＰＲＯＭ
１１２のプログラミングに必要な電圧レベルを生成す
る。しかし、例えばバッテリ１２０から来るがバッテリ
１２０から来ることには限定されない電源電圧がチャー
ジポンプ１１６の適切な動作にとって十分でない場合、
すなわち、適切なプログラミング動作にとって適切な電
圧レベルがチャージポンプ１１６によって生成されない
場合、または書込み動作中に減衰する場合、問題があ
る。
【００８５】典型的には、チャージポンプによって生成
される電圧は、バッテリ１２０の電圧に比例する。バッ
テリ１２０のチャージがチャージポンプのロードにとっ
て不適であるとき、チャージポンプはＥＥＰＲＯＭ１１
２を適切にプログラミングするための適切な電圧レベル
を生成しない。実際のチャージポンプのローディングな
しに「低電圧」状態のためのバッテリ１２０の電圧を測
定することにより、バッテリ１２０は十分なチャージを
有するが、プログラミング動作が起こると、バッテリ電
圧はチャージポンプ１１６のロード下において降下し、
必要な電圧よりも低い電圧が生成され得、その結果、Ｅ
ＥＰＲＯＭ１１２メモリセルのソフトプログラミングが
起こることが示される。過去の動作に基づいてバッテリ
１２０の状態を予測することによってさえも、将来適切
なＥＥＰＲＯＭ１１２のプログラミング動作をするため
には不適切に充電されたバッテリ１２０は検出され得な
い。バッテリ１２０が本発明の実施形態の制御およびテ
ストロジックを適切に行うために十分なチャージを有し
ていることを確実にするために、実際のバッテリ電圧の
低電圧チェックが行われ得る。
される電圧は、バッテリ１２０の電圧に比例する。バッ
テリ１２０のチャージがチャージポンプのロードにとっ
て不適であるとき、チャージポンプはＥＥＰＲＯＭ１１
２を適切にプログラミングするための適切な電圧レベル
を生成しない。実際のチャージポンプのローディングな
しに「低電圧」状態のためのバッテリ１２０の電圧を測
定することにより、バッテリ１２０は十分なチャージを
有するが、プログラミング動作が起こると、バッテリ電
圧はチャージポンプ１１６のロード下において降下し、
必要な電圧よりも低い電圧が生成され得、その結果、Ｅ
ＥＰＲＯＭ１１２メモリセルのソフトプログラミングが
起こることが示される。過去の動作に基づいてバッテリ
１２０の状態を予測することによってさえも、将来適切
なＥＥＰＲＯＭ１１２のプログラミング動作をするため
には不適切に充電されたバッテリ１２０は検出され得な
い。バッテリ１２０が本発明の実施形態の制御およびテ
ストロジックを適切に行うために十分なチャージを有し
ていることを確実にするために、実際のバッテリ電圧の
低電圧チェックが行われ得る。
【００８６】本発明の実施形態は、マイクロコントロー
ラコアロジック１０２がチャージポンプ１１６のオンオ
フを独立して制御することを可能にし、ＡＤＣ１１８を
用いて、チャージポンプ１１６からの電圧レベル値をモ
ニタ（読み取り）して、マイクロコントローラコアロジ
ック１０２に対してチャージポンプ電圧レベル値をデジ
タルフォーマットで利用可能にする。ＡＤＣ１１８より
前にアナログマルチプレクサ（図示せず）を用いること
によって、ＡＤＣ１１８を集積回路マイクロコントロー
ラ１００内において他の目的で使用することができる。
図１において、ＡＤＣ１１８の代わりに電圧比較器１１
８ａを用いている。比較器１１８ａの基準電圧は、集積
回路の製造時に固定されてもよいし、あるいは、この基
準電圧は、マイクロコントローラコアロジック１０２に
よって所望の値にプログラムされてもよい（図示せ
ず）。
ラコアロジック１０２がチャージポンプ１１６のオンオ
フを独立して制御することを可能にし、ＡＤＣ１１８を
用いて、チャージポンプ１１６からの電圧レベル値をモ
ニタ（読み取り）して、マイクロコントローラコアロジ
ック１０２に対してチャージポンプ電圧レベル値をデジ
タルフォーマットで利用可能にする。ＡＤＣ１１８より
前にアナログマルチプレクサ（図示せず）を用いること
によって、ＡＤＣ１１８を集積回路マイクロコントロー
ラ１００内において他の目的で使用することができる。
図１において、ＡＤＣ１１８の代わりに電圧比較器１１
８ａを用いている。比較器１１８ａの基準電圧は、集積
回路の製造時に固定されてもよいし、あるいは、この基
準電圧は、マイクロコントローラコアロジック１０２に
よって所望の値にプログラムされてもよい（図示せ
ず）。
【００８７】チャージポンプ１１６がマイクロコントロ
ーラコアロジック１０２によって独立して制御でき、チ
ャージポンプ１１６によって生成される出力電圧をモニ
タできる場合、ＥＥＰＲＯＭ１１２に対する何らかのプ
ログラム処理を行おうとする前に、バッテリ１２０の充
電条件のより現実的な決定を行うことができる。チャー
ジポンプ１１６によって生成される電圧レベルがＥＥＰ
ＲＯＭ１１２に対するプログラム処理に対して適切であ
るという決定をした後、本発明の実施形態によって、プ
ログラム処理を進めることができる。チャージポンプ１
１６によって生成される電圧レベルがＥＥＰＲＯＭ１１
２に対するプログラム処理に対して適切でない（例え
ば、バッテリ１２０が、チャージポンプ１１６ロード条
件の下で十分な残留チャージを有していない）場合、マ
イクロコントローラコアロジック１０２は、警告を発し
たり、ＥＥＰＲＯＭ１１２に対するそれ以上のプログラ
ム処理を禁止したり、全システムをシャットダウンした
りし得る。本発明の実施形態は、マイクロコントローラ
１００およびソフトウェアプログラムを通して、ハード
ウェアロジックコントローラによって、あるいは両者の
組み合わせ（ＲＯＭ１０８に埋め込まれたファームウェ
ア）によって制御され得る。
ーラコアロジック１０２によって独立して制御でき、チ
ャージポンプ１１６によって生成される出力電圧をモニ
タできる場合、ＥＥＰＲＯＭ１１２に対する何らかのプ
ログラム処理を行おうとする前に、バッテリ１２０の充
電条件のより現実的な決定を行うことができる。チャー
ジポンプ１１６によって生成される電圧レベルがＥＥＰ
ＲＯＭ１１２に対するプログラム処理に対して適切であ
るという決定をした後、本発明の実施形態によって、プ
ログラム処理を進めることができる。チャージポンプ１
１６によって生成される電圧レベルがＥＥＰＲＯＭ１１
２に対するプログラム処理に対して適切でない（例え
ば、バッテリ１２０が、チャージポンプ１１６ロード条
件の下で十分な残留チャージを有していない）場合、マ
イクロコントローラコアロジック１０２は、警告を発し
たり、ＥＥＰＲＯＭ１１２に対するそれ以上のプログラ
ム処理を禁止したり、全システムをシャットダウンした
りし得る。本発明の実施形態は、マイクロコントローラ
１００およびソフトウェアプログラムを通して、ハード
ウェアロジックコントローラによって、あるいは両者の
組み合わせ（ＲＯＭ１０８に埋め込まれたファームウェ
ア）によって制御され得る。
【００８８】バッテリ以外の図１に開示される全ての回
路および機能が１つ以上の集積回路内に含まれ得ること
が想起されており、これは本発明の範囲内である。本発
明の好適な実施形態は、例示的な目的で、１つの集積回
路を含むものとして記載されているが、エレクトロニク
スの当業者でれば、本発明の実施形態が、これには限定
されないが例えばプリント配線または回路基板のような
一般的な配線基板を用いて互いに接続された異なる集積
回路パッケージに製造された複数の回路の組み合わせに
も同様に適用可能であることを容易に理解する。
路および機能が１つ以上の集積回路内に含まれ得ること
が想起されており、これは本発明の範囲内である。本発
明の好適な実施形態は、例示的な目的で、１つの集積回
路を含むものとして記載されているが、エレクトロニク
スの当業者でれば、本発明の実施形態が、これには限定
されないが例えばプリント配線または回路基板のような
一般的な配線基板を用いて互いに接続された異なる集積
回路パッケージに製造された複数の回路の組み合わせに
も同様に適用可能であることを容易に理解する。
【００８９】次に図２および図２Ａを参照して、互いに
独立かつ分離した、チャージポンプ電圧チェックおよび
プログラム処理を有する本発明の実施形態の模式ロジッ
クフロー図を示す。ステップ２０２において、マイクロ
コントローラコアロジック１０２によってリセットまた
は初期化が行われる。ステップ２０４において、マイク
ロコントローラコアロジック１０２は、チャージポンプ
１１６をオンに切り替えさせ、これにより、バッテリ１
２０に負荷をかける。あるいは、テストロード（図１の
チャージポンプロード１２２）をステップ２１６におい
てチャージポンプに接続し、これにより、実際のＥＥＰ
ＲＯＭ１１２プログラム処理と同じロードを形成するこ
とも可能である。これは、例えば、ロード１２２をチャ
ージポンプ１１６の出力に切り替えることによって、ま
たは、メモリ空間内におけるＥＥＰＲＯＭアドレス範囲
外のアドレスを与えることによって、ロード１２２を、
ちょうどＥＥＰＲＯＭセルのようにプログラム用にアク
セス可能にすることによって達成され得るが、これらに
限定はされない。
独立かつ分離した、チャージポンプ電圧チェックおよび
プログラム処理を有する本発明の実施形態の模式ロジッ
クフロー図を示す。ステップ２０２において、マイクロ
コントローラコアロジック１０２によってリセットまた
は初期化が行われる。ステップ２０４において、マイク
ロコントローラコアロジック１０２は、チャージポンプ
１１６をオンに切り替えさせ、これにより、バッテリ１
２０に負荷をかける。あるいは、テストロード（図１の
チャージポンプロード１２２）をステップ２１６におい
てチャージポンプに接続し、これにより、実際のＥＥＰ
ＲＯＭ１１２プログラム処理と同じロードを形成するこ
とも可能である。これは、例えば、ロード１２２をチャ
ージポンプ１１６の出力に切り替えることによって、ま
たは、メモリ空間内におけるＥＥＰＲＯＭアドレス範囲
外のアドレスを与えることによって、ロード１２２を、
ちょうどＥＥＰＲＯＭセルのようにプログラム用にアク
セス可能にすることによって達成され得るが、これらに
限定はされない。
【００９０】チャージポンプ１１６によって生成される
電圧レベルは、ステップ２０６においてチェックされ、
所望の電圧値以上である場合、チャージポンプ１１６を
ステップ２１２においてオフにし（テストロードはステ
ップ２１８において切断する）、これにより、システム
は、ステップ２１４におけるＥＥＰＲＯＭ１１２に対す
る通常のプログラム処理へと進む準備状態になる。しか
し、チャージポンプ１１６によって生成される電圧レベ
ルが所望の電圧値未満であったなら、チャージポンプ１
１６をステップ２０８においてオフにし（テストロード
はステップ２１８において切断する）、これにより、シ
ステムは、ステップ２１０においてシャットダウンされ
る。あるいは、ＥＥＰＲＯＭ１１２に対してプログラム
処理を行おうとした場合に、システムがこれに対して警
告を発したり、これを禁止したりしてもよいことが想起
されており、これは本発明の範囲内である。
電圧レベルは、ステップ２０６においてチェックされ、
所望の電圧値以上である場合、チャージポンプ１１６を
ステップ２１２においてオフにし（テストロードはステ
ップ２１８において切断する）、これにより、システム
は、ステップ２１４におけるＥＥＰＲＯＭ１１２に対す
る通常のプログラム処理へと進む準備状態になる。しか
し、チャージポンプ１１６によって生成される電圧レベ
ルが所望の電圧値未満であったなら、チャージポンプ１
１６をステップ２０８においてオフにし（テストロード
はステップ２１８において切断する）、これにより、シ
ステムは、ステップ２１０においてシャットダウンされ
る。あるいは、ＥＥＰＲＯＭ１１２に対してプログラム
処理を行おうとした場合に、システムがこれに対して警
告を発したり、これを禁止したりしてもよいことが想起
されており、これは本発明の範囲内である。
【００９１】ＥＥＰＲＯＭ１１２に対する通常のプログ
ラム処理は、チャージポンプをステップ２２４において
オンにして（図２Ａ）、ステップ２２６において情報を
ＥＥＰＲＯＭ１１２に書き込ませる。情報をプログラム
した後、システムは、ステップ２２８において次のタス
クに戻る。一回のプログラム処理を行って、その後で、
上記のようにチャージポンプ出力電圧レベルをテストし
てもよいこと、あるいは、チャージポンプ出力電圧をテ
ストする前に一連のプログラム処理を行ってもよいこと
が想起されており、これは本発明の範囲内である。マイ
クロコントローラコアロジック１０２は、チャージポン
プ１１６の処理を独立に制御し、その出力電圧レベルを
モニタし、これにより、ソフトウェア制御、ハードウェ
ア制御、またはその組み合わせの制御の下で、任意のア
ルゴリズムまたはその組み合わせを実現することができ
る。
ラム処理は、チャージポンプをステップ２２４において
オンにして（図２Ａ）、ステップ２２６において情報を
ＥＥＰＲＯＭ１１２に書き込ませる。情報をプログラム
した後、システムは、ステップ２２８において次のタス
クに戻る。一回のプログラム処理を行って、その後で、
上記のようにチャージポンプ出力電圧レベルをテストし
てもよいこと、あるいは、チャージポンプ出力電圧をテ
ストする前に一連のプログラム処理を行ってもよいこと
が想起されており、これは本発明の範囲内である。マイ
クロコントローラコアロジック１０２は、チャージポン
プ１１６の処理を独立に制御し、その出力電圧レベルを
モニタし、これにより、ソフトウェア制御、ハードウェ
ア制御、またはその組み合わせの制御の下で、任意のア
ルゴリズムまたはその組み合わせを実現することができ
る。
【００９２】図３を参照して、本発明の別の実施形態の
模式的ロジックフローチャートを示す。本実施形態で
は、各プログラミング処理の前にチャージポンプ電圧が
チェックされる。ステップ２０２では、マイクロコント
ローラのコアロジック１０２により、リセットまたは初
期化が行われる。ステップ２０４では、マイクロコント
ローラコアロジック１０２により、チャージポンプ１１
６がスイッチオンされ、これにより、バッテリ１２０に
負荷がかけられる。さらに、ステップ２１６（図２）
で、ＥＥＰＲＯＭ１１２プログラミングロードをシミュ
レートするために、チャージポンプの出力にテストロー
ドが接続されてもよい。チャージポンプ１１６により生
成された電圧レベルは、ステップ２０６でチェックさ
れ、所望の電圧値以上の場合、ＥＥＰＲＯＭ１１２に対
する単一のプログラミング処理がステップ３１４におい
てイネーブルされる。ステップ３１６では、ＥＥＰＲＯ
Ｍ１１２に対してさらなるプログラミング処理がペンデ
ィングとなっているかどうかを判断する。
模式的ロジックフローチャートを示す。本実施形態で
は、各プログラミング処理の前にチャージポンプ電圧が
チェックされる。ステップ２０２では、マイクロコント
ローラのコアロジック１０２により、リセットまたは初
期化が行われる。ステップ２０４では、マイクロコント
ローラコアロジック１０２により、チャージポンプ１１
６がスイッチオンされ、これにより、バッテリ１２０に
負荷がかけられる。さらに、ステップ２１６（図２）
で、ＥＥＰＲＯＭ１１２プログラミングロードをシミュ
レートするために、チャージポンプの出力にテストロー
ドが接続されてもよい。チャージポンプ１１６により生
成された電圧レベルは、ステップ２０６でチェックさ
れ、所望の電圧値以上の場合、ＥＥＰＲＯＭ１１２に対
する単一のプログラミング処理がステップ３１４におい
てイネーブルされる。ステップ３１６では、ＥＥＰＲＯ
Ｍ１１２に対してさらなるプログラミング処理がペンデ
ィングとなっているかどうかを判断する。
【００９３】ペンディング中のプログラミング処理がさ
らに存在する場合、本実施形態では、ＥＥＰＲＯＭ１１
２に対する別のプログラミング処理をイネーブルする前
に、チャージポンプ１１６の出力から電圧レベルをチェ
ックする。この方法では、ＥＥＰＲＯＭ１１２に対する
任意のプログラミング処理が許可される前に、チャージ
ポンプ１１６からの出力電圧レベルが予備決定（ｐｒｅ
−ｑｕａｌｉｆｉｅｄ）される。さらに、本実施形態で
は、いったんチャージポンプがイネーブルされプログラ
ミング電圧がそれによって生成されれば、追加の電圧チ
ェックを行う必要なくプログラミング処理が即座に開始
され得るので、時間およびバッテリ電力を節減できる。
らに存在する場合、本実施形態では、ＥＥＰＲＯＭ１１
２に対する別のプログラミング処理をイネーブルする前
に、チャージポンプ１１６の出力から電圧レベルをチェ
ックする。この方法では、ＥＥＰＲＯＭ１１２に対する
任意のプログラミング処理が許可される前に、チャージ
ポンプ１１６からの出力電圧レベルが予備決定（ｐｒｅ
−ｑｕａｌｉｆｉｅｄ）される。さらに、本実施形態で
は、いったんチャージポンプがイネーブルされプログラ
ミング電圧がそれによって生成されれば、追加の電圧チ
ェックを行う必要なくプログラミング処理が即座に開始
され得るので、時間およびバッテリ電力を節減できる。
【００９４】しかしながら、チャージポンプ１１６によ
り生成される電圧レベルが、任意のプログラミング処理
前またはプログラム処理間の所望の電圧レベルよりも低
い場合、ステップ２０８でチャージポンプ１１６がスイ
ッチオフされ、ステップ２１０でシステムがシャットダ
ウンされる。また、本システムでは、代わりに、ＥＥＰ
ＲＯＭ１１２に対するプログラミング処理の任意の試み
を警告または禁止し得ることが想定され、これは本発明
の範囲内である。
り生成される電圧レベルが、任意のプログラミング処理
前またはプログラム処理間の所望の電圧レベルよりも低
い場合、ステップ２０８でチャージポンプ１１６がスイ
ッチオフされ、ステップ２１０でシステムがシャットダ
ウンされる。また、本システムでは、代わりに、ＥＥＰ
ＲＯＭ１１２に対するプログラミング処理の任意の試み
を警告または禁止し得ることが想定され、これは本発明
の範囲内である。
【００９５】図４を参照して、本発明のさらに別の実施
形態の模式的ロジックフローチャートを示す。本実施形
態は、まず荷電電圧をチェックした後で複数のプログラ
ミング処理を有する。ステップ２０２では、マイクロコ
ントローラのコアロジック１０２により、リセットまた
は初期化が行われる。ステップ２０４では、マイクロコ
ントローラコアロジック１０２により、チャージポンプ
１１６がスイッチオンされ、これにより、バッテリ１２
０に負荷がかけられる。さらに、ステップ２１６（図
２）で、ＥＥＰＲＯＭ１１２のプログラミング処理ロー
ドをシミュレートするために、チャージポンプの出力に
テストロードが接続されてもよい。チャージポンプ１１
６により生成された電圧レベルは、ステップ２０６でチ
ェックされ、所望の電圧値以上の場合、ＥＥＰＲＯＭ１
１２に対する（１つ以上の）プログラミング処理がステ
ップ４１４においてイネーブルされる。
形態の模式的ロジックフローチャートを示す。本実施形
態は、まず荷電電圧をチェックした後で複数のプログラ
ミング処理を有する。ステップ２０２では、マイクロコ
ントローラのコアロジック１０２により、リセットまた
は初期化が行われる。ステップ２０４では、マイクロコ
ントローラコアロジック１０２により、チャージポンプ
１１６がスイッチオンされ、これにより、バッテリ１２
０に負荷がかけられる。さらに、ステップ２１６（図
２）で、ＥＥＰＲＯＭ１１２のプログラミング処理ロー
ドをシミュレートするために、チャージポンプの出力に
テストロードが接続されてもよい。チャージポンプ１１
６により生成された電圧レベルは、ステップ２０６でチ
ェックされ、所望の電圧値以上の場合、ＥＥＰＲＯＭ１
１２に対する（１つ以上の）プログラミング処理がステ
ップ４１４においてイネーブルされる。
【００９６】本実施形態では、チャージポンプ１１６の
出力からの電圧が所望の電圧以上であることがいったん
チェックされれば、所望のプログラミング電圧のための
リセットを伴わずに任意の数のプログラミング処理が即
座に開始され得る。本実施態様はまた、いったんチャー
ジポンプがイネーブルされ、それによりプログラム電圧
が生成するために時間およびバッテリパワーを節減する
ため、多重プログラミング処理が、所望のプログラミン
グ電圧に対して再テストする必要なく速やかに進行し得
る。
出力からの電圧が所望の電圧以上であることがいったん
チェックされれば、所望のプログラミング電圧のための
リセットを伴わずに任意の数のプログラミング処理が即
座に開始され得る。本実施態様はまた、いったんチャー
ジポンプがイネーブルされ、それによりプログラム電圧
が生成するために時間およびバッテリパワーを節減する
ため、多重プログラミング処理が、所望のプログラミン
グ電圧に対して再テストする必要なく速やかに進行し得
る。
【００９７】しかしながら、チャージポンプ１１６によ
り生成される電圧レベルが、任意のプログラミング処理
を開始する前の所望の電圧レベルよりも低い場合、ステ
ップ２０８でチャージポンプ１１６がスイッチオフさ
れ、ステップ２１０でシステムがシャットダウンされ
る。また、本システムでは、代わりに、ＥＥＰＲＯＭ１
１２に対するプログラミング処理の任意の試みを警告ま
たは禁止し得ることが想定され、これは本発明の範囲内
である。
り生成される電圧レベルが、任意のプログラミング処理
を開始する前の所望の電圧レベルよりも低い場合、ステ
ップ２０８でチャージポンプ１１６がスイッチオフさ
れ、ステップ２１０でシステムがシャットダウンされ
る。また、本システムでは、代わりに、ＥＥＰＲＯＭ１
１２に対するプログラミング処理の任意の試みを警告ま
たは禁止し得ることが想定され、これは本発明の範囲内
である。
【００９８】従って、本発明は、上述の課題を実施しそ
の目的および利点を獲得するためのみでなく、本質的な
他の目的および利点にも十分適応する。本発明を、本発
明の特定の好適な実施形態を参照して図示説明し、定義
したが、このような参照は本発明の限定を意味するもの
ではなく、そのような限定が推論されることはない。本
発明では、形式および機能において、当該分野で通常の
知識を有する者が想到するかなりの改変、変更、および
等価物が可能である。図示説明した本発明の好適な実施
形態は例示目的のみであり、本発明の範囲を網羅するも
のではない。従って、本発明は、すべての点において等
価物を完全に網羅する添付の特許請求の範囲の精神およ
び範囲によってのみ限定されることを意図する。
の目的および利点を獲得するためのみでなく、本質的な
他の目的および利点にも十分適応する。本発明を、本発
明の特定の好適な実施形態を参照して図示説明し、定義
したが、このような参照は本発明の限定を意味するもの
ではなく、そのような限定が推論されることはない。本
発明では、形式および機能において、当該分野で通常の
知識を有する者が想到するかなりの改変、変更、および
等価物が可能である。図示説明した本発明の好適な実施
形態は例示目的のみであり、本発明の範囲を網羅するも
のではない。従って、本発明は、すべての点において等
価物を完全に網羅する添付の特許請求の範囲の精神およ
び範囲によってのみ限定されることを意図する。
【００９９】デジタルプロセッサおよびＥＥＰＲＯＭを
含む電子システムは、プログラミング電圧レベルがＥＥ
ＰＲＯＭを確実にプログラミングするのに十分であるか
どうかを決定するための回路ロジックおよびプログラム
ソフトウェアまたはファームウェアを有する。チャージ
ポンプは、イネーブルされ、そしてＥＥＰＲＯＭのプロ
グラミングのために使用される電圧を生成する。これに
より、イネーブルされたチャージポンプは、バッテリ電
源をロードする。加えて、テストロードは、チャージポ
ンプの出力に接続されて、ＥＥＰＲＯＭへのプログラミ
ング処理の間にＥＥＰＲＯＭロードをシミュレートし得
る。チャージポンプ出力電圧は、少なくとも所望の電圧
値が得られたかどうかを決定するために測定される。一
旦チャージポンプ電圧レベルが所望の電圧レベルに対し
て予備決定されると、ＥＥＰＲＯＭへの実際のプログラ
ミング処理が行われ得る。電圧レベルが所望の値に到達
しなければ、プログラミング処理は抑止され、電子シス
テムは、警告するか、または処理をシャットダウンし得
る。チャージポンプ電圧レベルは、実際のＥＥＰＲＯＭ
プログラミングロード条件下におけるバッテリチャージ
状態の良好な指標および尺度である。
含む電子システムは、プログラミング電圧レベルがＥＥ
ＰＲＯＭを確実にプログラミングするのに十分であるか
どうかを決定するための回路ロジックおよびプログラム
ソフトウェアまたはファームウェアを有する。チャージ
ポンプは、イネーブルされ、そしてＥＥＰＲＯＭのプロ
グラミングのために使用される電圧を生成する。これに
より、イネーブルされたチャージポンプは、バッテリ電
源をロードする。加えて、テストロードは、チャージポ
ンプの出力に接続されて、ＥＥＰＲＯＭへのプログラミ
ング処理の間にＥＥＰＲＯＭロードをシミュレートし得
る。チャージポンプ出力電圧は、少なくとも所望の電圧
値が得られたかどうかを決定するために測定される。一
旦チャージポンプ電圧レベルが所望の電圧レベルに対し
て予備決定されると、ＥＥＰＲＯＭへの実際のプログラ
ミング処理が行われ得る。電圧レベルが所望の値に到達
しなければ、プログラミング処理は抑止され、電子シス
テムは、警告するか、または処理をシャットダウンし得
る。チャージポンプ電圧レベルは、実際のＥＥＰＲＯＭ
プログラミングロード条件下におけるバッテリチャージ
状態の良好な指標および尺度である。
【０１００】
【発明の効果】本発明によって、本発明は、ＥＥＰＲＯ
Ｍおよびデータをこれにプログラムするための論理回路
を有するデジタル電子システムにおいて、プログラミン
グ電圧レベルがＥＥＰＲＯＭを信頼性をよくプログラム
するのに充分であると判定するためのシステム、方法、
および装置を提供する。
Ｍおよびデータをこれにプログラムするための論理回路
を有するデジタル電子システムにおいて、プログラミン
グ電圧レベルがＥＥＰＲＯＭを信頼性をよくプログラム
するのに充分であると判定するためのシステム、方法、
および装置を提供する。
【図１】本発明の実施形態による電子システムの概略ブ
ロック図である。
ロック図である。
【図１Ａ】本発明の実施形態による電子システムの概略
ブロック図である。
ブロック図である。
【図２】独立、且つ個別の充電ポンプ電圧チェックを有
する本発明の実施形態、およびプログラミング動作の概
略論理フローチャートである。
する本発明の実施形態、およびプログラミング動作の概
略論理フローチャートである。
【図２Ａ】独立、且つ個別の充電ポンプ電圧チェックを
有する本発明の実施形態、およびプログラミング動作の
概略論理フローチャートである。
有する本発明の実施形態、およびプログラミング動作の
概略論理フローチャートである。
【図３】充電ポンプ電圧が各プログラミング動作の前に
チェックされる、本発明の別の実施形態の概略論理フロ
ーチャートである。
チェックされる、本発明の別の実施形態の概略論理フロ
ーチャートである。
【図４】充電ポンプ電圧の最初のチェック後の複数のプ
ログラミング動作を有する、本発明のさらに別の実施形
態の概略論理フローチャートである。
ログラミング動作を有する、本発明のさらに別の実施形
態の概略論理フローチャートである。
１１２ ＥＥＰＲＯＭ １１６ チャージポンプ １１８ａ 電圧比較器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｃ 29/00 ６７３ Ｇ１１Ｃ 17/00 ６１１Ｚ ６３２Ｚ ６３２Ｄ (72)発明者 ウィレム マーネウェック アメリカ合衆国 アリゾナ 85283， テ ンペ， イー． ミッション ドライブ 950 (72)発明者 メイリン チェン アメリカ合衆国 アリゾナ 85282， テ ンペ， イー． マンハッタン ドライブ 504 (72)発明者 ウィレム スミット アメリカ合衆国 アリゾナ 85248， チ ャンドラー， ウエスト オリオール ウ ェイ 1374
Claims (54)
- 【請求項１】 電気的消去可能プログラマブル読み出し
専用メモリ（ＥＥＰＲＯＭ）を有する電子システムであ
って、 プロセッサと、 ＥＥＰＲＯＭと、 ＥＥＰＲＯＭプログラミングロジックと、 ＥＥＰＲＯＭプログラミング電圧を生成するためのチャ
ージポンプと、を含み、 該チャージポンプによって生成された該ＥＥＰＲＯＭプ
ログラミング電圧が、該ＥＥＰＲＯＭプログラミングロ
ジックをイネーブルする前に所望の値であると決定され
るように該チャージポンプをイネーブルするロジックが
構成され、 該生成されたＥＥＰＲＯＭプログラミング電圧が該所望
の値以上である場合、該ＥＥＰＲＯＭプログラミングロ
ジックは、該ＥＥＰＲＯＭ上でプログラミング処理を行
うようにイネーブルされ、 該生成されたＥＥＰＲＯＭプログラミング電圧が該所望
の値より小さい場合、該ＥＥＰＲＯＭプログラミングロ
ジックは、該ＥＥＰＲＯＭ上でプログラミング処理を行
うことを抑止される、電子システム。 - 【請求項２】 バッテリ電源に接続されるようにさらに
改造される、請求項１に記載のシステム。 - 【請求項３】 前記生成されたＥＥＰＲＯＭプログラミ
ング電圧が、アナログ／デジタル変換器（ＡＤＣ）によ
ってアナログ値からデジタル値に変換され、該ＥＥＰＲ
ＯＭプログラミング電圧のデジタル値がその決定のため
の前記プロセッサによって読み出される、請求項１に記
載のシステム。 - 【請求項４】 前記生成されたＥＥＰＲＯＭプログラミ
ング電圧がコンパレータによって決定され、該コンパレ
ータにおいては、前記所望の電圧値が該コンパレータに
対する基準電圧であり、該コンパレータは、該生成され
たＥＥＰＲＯＭプログラミング電圧が該基準電圧より小
さいか、またはそれ以上かを前記プロセッサに示す、請
求項１に記載のシステム。 - 【請求項５】 前記ＥＥＰＲＯＭプログラミングロジッ
クは、一旦前記ＥＥＰＲＯＭプログラミング電圧が前記
所望の値であるとして決定されると、前記ＥＥＰＲＯＭ
上で複数のプログラミング処理を行う、請求項１に記載
のシステム。 - 【請求項６】 前記ＥＥＰＲＯＭプログラミングロジッ
クは、前記ＥＥＰＲＯＭプログラミング電圧が前記所望
の値であるとして決定されるごとにその後、前記ＥＥＰ
ＲＯＭ上で１つのプログラミング処理を行う、請求項１
に記載のシステム。 - 【請求項７】 ランダムアクセスメモリ（ＲＡＭ）、読
み出し専用メモリ（ＲＯＭ）、および前記プロセッサに
接続された入出力（Ｉ／Ｏ）インターフェース回路をさ
らに含む、請求項１に記載のシステム。 - 【請求項８】 前記プロセッサ、ＥＥＰＲＯＭ、ＥＥＰ
ＲＯＭプログラミングロジック、チャージポンプ、ＲＡ
Ｍ、ＲＯＭ、およびＩ／Ｏが１つの集積回路上に製造さ
れる、請求項７に記載のシステム。 - 【請求項９】 前記プロセッサ、ＥＥＰＲＯＭ、ＥＥＰ
ＲＯＭプログラミングロジック、チャージポンプ、ＲＡ
Ｍ、ＲＯＭ、およびＩ／Ｏが複数の集積回路上に製造さ
れる、請求項７に記載のシステム。 - 【請求項１０】 前記複数の集積回路が、プリント回路
板およびプリント配線板からなる群から選択される配線
基板と相互接続される、請求項９に記載のシステム。 - 【請求項１１】 電子システム内の電気的消去可能プロ
グラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）へのソ
フトプログラミングを防止するための方法であって、 ＥＥＰＲＯＭプログラミング電圧を生成するステップ
と、 該生成されたＥＥＰＲＯＭプログラミング電圧が所望の
電圧値以上であるかどうかを決定するステップと、 その場合、該ＥＥＰＲＯＭをプログラミングするための
ＥＥＰＲＯＭプログラミングロジックをイネーブルする
ステップと、 そうでない場合、該ＥＥＰＲＯＭのプログラミングを防
止するように該ＥＥＰＲＯＭプログラミングロジックを
ディスエーブルするステップと、を含む方法。 - 【請求項１２】 前記ＥＥＰＲＯＭプログラミング電圧
を生成するステップがチャージポンプを用いて行われ
る、請求項１１に記載の方法。 - 【請求項１３】 前記生成されたＥＥＰＲＯＭプログラ
ミング電圧が前記所望の電圧値以上であるかどうかを決
定するステップが、電圧コンパレータを用いて行われ、
該コンパレータに対する電圧基準が前記所望の電圧値に
等しい、請求項１１に記載の方法。 - 【請求項１４】 前記生成されたＥＥＰＲＯＭプログラ
ミング電圧が前記所望の電圧値以上であるかどうかを決
定する前記ステップが、アナログ／デジタルコンバータ
（ＡＤＣ）およびプロセッサを用いて行われる、請求項
１１に記載の方法。 - 【請求項１５】 前記ＥＥＰＲＯＭプログラミングロジ
ックをイネーブルする前記ステップの後で、該ＥＥＰＲ
ＯＭに１つのプログラミング処理を行うステップをさら
に含む、請求項１１に記載の方法。 - 【請求項１６】 前記ＥＥＰＲＯＭプログラミングロジ
ックをイネーブルする前記ステップの後で、該ＥＥＰＲ
ＯＭに複数のプログラミング処理を行うステップをさら
に含む、請求項１１に記載の方法。 - 【請求項１７】 前記ＥＥＰＲＯＭに１つのプログラミ
ング処理を行う前記ステップの後で、前記生成されたＥ
ＥＰＲＯＭプログラミング電圧を決定するステップ、前
記ＥＥＰＲＯＭプログラミングロジックをイネーブルす
るステップ、および１つのプログラミング処理を行うス
テップを、すべてのデータが該ＥＥＰＲＯＭに書き込ま
れるまで繰り返すステップをさらに含む請求項１５に記
載の方法。 - 【請求項１８】 電子システム内の電気的消去可能プロ
グラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）をプロ
グラミングするための方法であって、 チャージポンプをスイッチオンすることによってＥＥＰ
ＲＯＭプログラミング電圧を生成するステップと、 該生成されたＥＥＰＲＯＭプログラミング電圧が所望の
電圧値以上であるかどうかを決定するステップと、 その場合、該チャージポンプをオフにし、そして該電子
システムの通常処理を継続するステップと、 そうでない場合、該チャージポンプをオフにし、そして
生成された低いＥＥＰＲＯＭプログラミング電圧の該電
子システムを警告するステップと、を含む方法。 - 【請求項１９】 前記電子システムの通常処理を継続す
る前記ステップの後で、 前記ＥＥＰＲＯＭプログラミング電圧を生成するための
前記チャージポンプをスイッチオンするステップと、 前記ＥＥＰＲＯＭをプログラミングするステップと、を
さらに含む請求項１８に記載の方法。 - 【請求項２０】 生成された低いＥＥＰＲＯＭプログラ
ミング電圧の前記電子システムを警告する前記ステップ
が該電子システムをシャットダウンするステップを含む
請求項１８に記載の方法。 - 【請求項２１】 電子システム内の電気的消去可能プロ
グラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）をプロ
グラミングするための方法であって、 （ａ）チャージポンプをスイッチオンすることによって
ＥＥＰＲＯＭプログラミング電圧を生成するステップ
と、 （ｂ）該生成されたＥＥＰＲＯＭプログラミング電圧が
所望の電圧値以上であるかどうかを決定するステップ
と、 （ｃ）その場合、該ＥＥＰＲＯＭに１つのプログラミン
グ処理を行い、そして次いで該ＥＥＰＲＯＭに対するす
べての待ち状態のプログラミング処理が終了するまでス
テップ（ｂ）に戻るステップと、 （ｄ）そうでない場合、該チャージポンプをオフにし、
そして生成された低いＥＥＰＲＯＭプログラミング電圧
の該電子システムを警告するステップと、を含む方法。 - 【請求項２２】 電子システム内の電気的消去可能プロ
グラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）をプロ
グラミングするための方法であって、 （ａ）チャージポンプをスイッチオンすることによって
ＥＥＰＲＯＭプログラミング電圧を生成するステップ
と、 （ｂ）該生成されたＥＥＰＲＯＭプログラミング電圧が
所望の電圧値以上であるかどうかを決定するステップ
と、 （ｃ）その場合、該ＥＥＰＲＯＭに対するすべての待ち
状態のプログラミング処理が終了するまで、該ＥＥＰＲ
ＯＭに複数のプログラミング処理を行うステップと、 （ｄ）そうでない場合、該チャージポンプをオフにし、
そして生成された低いＥＥＰＲＯＭプログラミング電圧
の該電子システムを警告するステップと、を含む方法。 - 【請求項２３】 電気的消去可能プログラマブル読み出
し専用メモリ（ＥＥＰＲＯＭ）へのソフトプログラミン
グを防止するための装置であって、 ＥＥＰＲＯＭプログラミング電圧を生成するためのチャ
ージポンプと該生成されたＥＥＰＲＯＭプログラミング
電圧が少なくとも所望の電圧レベルであるかどうかを決
定するための回路と、 該ＥＥＰＲＯＭプログラミング電圧が少なくとも該所望
の電圧レベルでない場合、ＥＥＰＲＯＭプログラミング
ロジックを抑止するように改変された回路と、を含む装
置。 - 【請求項２４】 前記ＥＥＰＲＯＭプログラミング電圧
が少なくとも前記所望の電圧レベルでない場合、電子シ
ステムを警告するための警告信号をさらに含む、請求項
２３に記載の装置。 - 【請求項２５】 前記ＥＥＰＲＯＭプログラミング電圧
を決定するための前記回路が、前記所望の電圧レベルの
基準電圧入力を有する電圧コンパレータである、請求項
２３に記載の装置。 - 【請求項２６】 前記ＥＥＰＲＯＭプログラミング電圧
を決定するための前記回路が、アナログ−デジタルコン
バータおよびそれに接続されたプロセッサである、請求
項２３に記載の装置。 - 【請求項２７】 バッテリ電源に接続されるようにさら
に改変された、請求項２４に記載の装置。 - 【請求項２８】 前記チャージポンプをイネーブルする
ための前記ロジックが、ソフトウェアプログラムによっ
て制御される前記プロセッサである、請求項１に記載の
システム。 - 【請求項２９】 前記チャージポンプをイネーブルする
ための前記ロジックが、アプリケーション特定回路ロジ
ックである、請求項１に記載のシステム。 - 【請求項３０】 前記アプリケーション特定回路ロジッ
クがファームウェアによって制御される、請求項２９に
記載のシステム。 - 【請求項３１】 前記チャージポンプをイネーブルする
ための前記ロジックが、ファームウェアによって制御さ
れる前記プロセッサである、請求項１に記載のシステ
ム。 - 【請求項３２】 前記生成されたＥＥＰＲＯＭプログラ
ミング電圧が決定されている間前記チャージポンプに接
続されたテストロードをさらに含む、請求項１に記載の
システム。 - 【請求項３３】 前記ＥＥＰＲＯＭのアドレス空間の外
側に前記テストロードをアドレッシングすることによっ
て前記チャージポンプにテストロードが接続される、請
求項３２に記載のシステム。 - 【請求項３４】 前記プロセッサがマイクロコントロー
ラコアロジックである、請求項８に記載のシステム。 - 【請求項３５】 前記プロセッサがマイクロプロセッサ
である、請求項１に記載のシステム。 - 【請求項３６】 前記プロセッサが複数のマイクロプロ
セッサである、請求項１に記載のシステム。 - 【請求項３７】 前記プロセッサがデジタル信号プロセ
ッサである、請求項１に記載のシステム。 - 【請求項３８】 前記プロセッサがデジタルロジックを
含む、請求項１に記載のシステム。 - 【請求項３９】 前記プロセッサがプログラマブルロジ
ックアレイを含む、請求項１に記載のシステム。 - 【請求項４０】 前記ＥＥＰＲＯＭがフラッシュＲＯＭ
である、請求項１に記載のシステム。 - 【請求項４１】 ＥＥＰＲＯＭプログラミング電圧を生
成するステップが、テストロードを該生成されたＥＥＰ
ＲＯＭプログラミング電圧に印加するステップをさらに
含む、請求項１１に記載の方法。 - 【請求項４２】 テストロードを印加する前記ステップ
が、前記ＥＥＰＲＯＭのアドレス空間の外側に前記テス
トロードをアドレッシングするステップをさらに含む、
請求項４０に記載の方法。 - 【請求項４３】 ＥＥＰＲＯＭプログラミング電圧を生
成するステップが、テストロードを該生成されたＥＥＰ
ＲＯＭプログラミング電圧に印加するステップをさらに
含む、請求項１８に記載の方法。 - 【請求項４４】 ＥＥＰＲＯＭプログラミング電圧を生
成するステップが、テストロードを該生成されたＥＥＰ
ＲＯＭプログラミング電圧に印加するステップをさらに
含む、請求項２１に記載の方法。 - 【請求項４５】 ＥＥＰＲＯＭプログラミング電圧を生
成するステップが、テストロードを該生成されたＥＥＰ
ＲＯＭプログラミング電圧に印加するステップをさらに
含む、請求項２２に記載の方法。 - 【請求項４６】 前記プロセッサがマイクロコントロー
ラである、請求項１に記載の方法。 - 【請求項４７】 電気的消去可能プログラマブル読み出
し専用メモリ（ＥＥＰＲＯＭ）を有する電子システムで
あって、 ＥＥＰＲＯＭと、 ＥＥＰＲＯＭプログラミングロジックと、 テストロードと、 ＥＥＰＲＯＭプログラミング電圧を生成するためのチャ
ージポンプと、を含み、 該生成されたＥＥＰＲＯＭプログラミング電圧が所望の
値以上であるかどうかを決定するために該生成されたＥ
ＥＰＲＯＭプログラミング電圧が測定される場合、該テ
ストロードが該チャージポンプと接続され、これによ
り、 該生成されたＥＥＰＲＯＭプログラミング電圧が該所望
の値以上である場合、該ＥＥＰＲＯＭプログラミングロ
ジックは、該ＥＥＰＲＯＭ上でプログラミング処理を行
うようにイネーブルされ、および該生成されたＥＥＰＲ
ＯＭプログラミング電圧が該所望の値より小さい場合、
該ＥＥＰＲＯＭプログラミングロジックは、該ＥＥＰＲ
ＯＭ上でプログラミング処理を行うことを抑止される、
電子システム。 - 【請求項４８】 電子システム内の電気的消去可能プロ
グラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）へのソ
フトプログラミングを防止するための方法であって、 ＥＥＰＲＯＭプログラミング電圧を生成するステップ
と、 該生成されたＥＥＰＲＯＭプログラミング電圧が所望の
電圧値以上であるかどうかを決定する場合、テストロー
ドを該生成されたＥＥＰＲＯＭプログラミング電圧を印
加するステップと、 その場合、該テストロードを印加せずに、ＥＥＰＲＯＭ
をプログラミングするためのＥＥＰＲＯＭプログラミン
グロジックをイネーブルするステップと、 そうでない場合、ＥＥＰＲＯＭのプログラミングを防止
するようにＥＥＰＲＯＭプログラミングロジックをディ
スエーブルするステップと、を含む、方法。 - 【請求項４９】 電子システム内の電気的消去可能プロ
グラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）をプロ
グラミングするための方法であって、 チャージポンプをスイッチオンすることによってＥＥＰ
ＲＯＭプログラミング電圧を生成するステップと、 該生成されたＥＥＰＲＯＭプログラミング電圧が所望の
電圧値以上であるかどうかを決定する場合、テストロー
ドを該生成されたＥＥＰＲＯＭプログラミング電圧を印
加するステップと、 その場合、該チャージポンプをオフにし、そして該電子
システムの通常処理を継続するステップと、 そうでない場合、該チャージポンプをオフにし、そして
生成された低いＥＥＰＲＯＭプログラミング電圧の該電
子システムを警告するステップと、を含む、方法。 - 【請求項５０】 前記電子システムの通常処理を継続す
る前記ステップの後で、 前記テストロードを印加せずに、前記ＥＥＰＲＯＭプロ
グラミング電圧を生成するための前記チャージポンプを
スイッチオンするステップと、 前記ＥＥＰＲＯＭをプログラミングするステップと、を
さらに含む請求項４９に記載の方法。 - 【請求項５１】 電子システム内の電気的消去可能プロ
グラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）をプロ
グラミングするための方法であって、 （ａ）チャージポンプをスイッチオンすることによって
ＥＥＰＲＯＭプログラミング電圧を生成するステップ
と、 （ｂ）該生成されたＥＥＰＲＯＭプログラミング電圧が
所望の電圧値以上であるかどうかを決定する場合、テス
トロードを該生成されたＥＥＰＲＯＭプログラミング電
圧を印加するステップと、 （ｃ）該生成されたＥＥＰＲＯＭプログラミング電圧が
所望の電圧値以上である場合、該ＥＥＰＲＯＭに１つの
プログラミング処理を行い、そして次いで該ＥＥＰＲＯ
Ｍに対するすべての待ち状態のプログラミング処理が終
了するまでステップ（ｂ）に戻るステップと、 （ｄ）そうでない場合、該チャージポンプをオフにし、
そして生成された低いＥＥＰＲＯＭプログラミング電圧
の該電子システムを警告するステップと、を含む、方
法。 - 【請求項５２】 電子システム内の電気的消去可能プロ
グラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）をプロ
グラミングするための方法であって、 （ａ）チャージポンプをスイッチオンすることによって
ＥＥＰＲＯＭプログラミング電圧を生成するステップ
と、 （ｂ）該生成されたＥＥＰＲＯＭプログラミング電圧が
所望の電圧値以上であるかどうかを決定する場合、テス
トロードを該生成されたＥＥＰＲＯＭプログラミング電
圧を印加するステップと、 （ｃ）該生成されたＥＥＰＲＯＭプログラミング電圧が
所望の電圧値以上である場合、該ＥＥＰＲＯＭに複数の
プログラミング処理を行うステップと、 （ｄ）そうでない場合、該チャージポンプをオフにし、
そして生成された低いＥＥＰＲＯＭプログラミング電圧
の該電子システムを警告するステップと、を含む、方
法。 - 【請求項５３】 電気的消去可能プログラマブル読み出
し専用メモリ（ＥＥＰＲＯＭ）へのソフトプログラミン
グを防止するための装置であって、 ＥＥＰＲＯＭプログラミング電圧を生成するためのチャ
ージポンプと該生成されたＥＥＰＲＯＭプログラミング
電圧が少なくとも所望の電圧レベルであるかどうかを決
定するための回路と、 該生成されたＥＥＰＲＯＭプログラミング電圧が少なく
とも該所望の電圧レベルであると決定した場合、該チャ
ージポンプで生成されたＥＥＰＲＯＭプログラミング電
圧に接続される、テストロードと、 該ＥＥＰＲＯＭプログラミング電圧が少なくとも該所望
の電圧レベルでない場合、該ＥＥＰＲＯＭプログラミン
グロジックを抑止するように改変された回路と、を含む
装置。 - 【請求項５４】 前記生成されたＥＥＰＲＯＭプログラ
ミング電圧が該所望の値以上であると決定した場合、前
記チャージポンプに接続されるテストロードをさらに含
む請求項２３に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/405,450 US6166960A (en) | 1999-09-24 | 1999-09-24 | Method, system and apparatus for determining that a programming voltage level is sufficient for reliably programming an eeprom |
| US09/405.450 | 1999-09-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001155491A true JP2001155491A (ja) | 2001-06-08 |
Family
ID=23603749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000291329A Withdrawn JP2001155491A (ja) | 1999-09-24 | 2000-09-25 | プログラミング電圧レベルがｅｅｐｒｏｍの確実な書き込みに十分であるよう決定するための方法、システム、および装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6166960A (ja) |
| EP (1) | EP1087404B1 (ja) |
| JP (1) | JP2001155491A (ja) |
| KR (1) | KR20010070100A (ja) |
| CN (1) | CN1292553A (ja) |
| AT (1) | ATE356409T1 (ja) |
| DE (1) | DE60033752T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014197A (ja) * | 2009-07-02 | 2011-01-20 | Renesas Electronics Corp | 半導体装置 |
| JP2014102831A (ja) * | 2012-11-16 | 2014-06-05 | Freescale Semiconductor Inc | アナログ−デジタル変換器を使用した不揮発性メモリのロバストな起動 |
Families Citing this family (77)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000112918A (ja) * | 1998-10-09 | 2000-04-21 | Nec Corp | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ |
| JP2001156274A (ja) * | 1999-11-29 | 2001-06-08 | Nec Corp | 半導体記憶装置、その製造方法 |
| JP3606166B2 (ja) * | 2000-06-21 | 2005-01-05 | セイコーエプソン株式会社 | 半導体装置 |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US6892310B1 (en) * | 2000-10-26 | 2005-05-10 | Cypress Semiconductor Corporation | Method for efficient supply of power to a microcontroller |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US6510085B1 (en) * | 2001-05-18 | 2003-01-21 | Advanced Micro Devices, Inc. | Method of channel hot electron programming for short channel NOR flash arrays |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US7234159B1 (en) | 2003-01-07 | 2007-06-19 | Altera Corporation | Method and apparatus for controlling evaluation of protected intellectual property in hardware |
| EP1606972B1 (en) * | 2003-03-19 | 2006-08-02 | Widex A/S | Method of programming a hearing aid by a programming device |
| JP4124692B2 (ja) * | 2003-04-25 | 2008-07-23 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| US7170315B2 (en) * | 2003-07-31 | 2007-01-30 | Actel Corporation | Programmable system on a chip |
| US7521960B2 (en) | 2003-07-31 | 2009-04-21 | Actel Corporation | Integrated circuit including programmable logic and external-device chip-enable override control |
| US7023745B2 (en) * | 2003-12-29 | 2006-04-04 | Intel Corporation | Voltage detect mechanism |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| JP4549711B2 (ja) * | 2004-03-29 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体回路装置 |
| CA2462497A1 (en) * | 2004-03-30 | 2005-09-30 | Dspfactory Ltd. | Method and system for data logging in a listening device |
| US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US20060044899A1 (en) * | 2004-08-27 | 2006-03-02 | Ellis Robert W | Method and apparatus for destroying flash memory |
| US7382177B2 (en) * | 2004-10-25 | 2008-06-03 | Micron Technology, Inc. | Voltage charge pump and method of operating the same |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US8135363B2 (en) | 2005-02-12 | 2012-03-13 | Broadcom Corporation | Method and system for an integrated circuit supporting auto-sense of voltage for drive strength adjustment |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| JP4982110B2 (ja) * | 2005-06-02 | 2012-07-25 | 株式会社東芝 | 半導体集積回路装置 |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US7911834B2 (en) * | 2006-05-15 | 2011-03-22 | Apple Inc. | Analog interface for a flash memory die |
| US7701797B2 (en) * | 2006-05-15 | 2010-04-20 | Apple Inc. | Two levels of voltage regulation supplied for logic and data programming voltage of a memory device |
| US7568135B2 (en) * | 2006-05-15 | 2009-07-28 | Apple Inc. | Use of alternative value in cell detection |
| US7639531B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Dynamic cell bit resolution |
| US7613043B2 (en) * | 2006-05-15 | 2009-11-03 | Apple Inc. | Shifting reference values to account for voltage sag |
| US7639542B2 (en) | 2006-05-15 | 2009-12-29 | Apple Inc. | Maintenance operations for multi-level data storage cells |
| US7551486B2 (en) * | 2006-05-15 | 2009-06-23 | Apple Inc. | Iterative memory cell charging based on reference cell value |
| US8000134B2 (en) | 2006-05-15 | 2011-08-16 | Apple Inc. | Off-die charge pump that supplies multiple flash devices |
| US7626865B2 (en) * | 2006-06-13 | 2009-12-01 | Micron Technology, Inc. | Charge pump operation in a non-volatile memory device |
| KR100816155B1 (ko) * | 2006-12-28 | 2008-03-21 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 멀티레벨 셀 프로그램 방법 |
| EP1965339A1 (fr) | 2007-02-27 | 2008-09-03 | EM Microelectronic-Marin SA | Contrôleur d'énergie reçue par une antenne pour éviter la corruption des données lors d'une opération écriture dans une mémoire non-volatile d'un transpondeur |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US8242815B2 (en) | 2007-04-26 | 2012-08-14 | Freescale Semiconductor, Inc. | Microcontroller unit and method therefor |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| US7532027B2 (en) * | 2007-09-28 | 2009-05-12 | Adtron, Inc. | Deliberate destruction of integrated circuits |
| US7905641B2 (en) * | 2008-08-14 | 2011-03-15 | Peckham Jr Alfred H | Roller skate wheel hub cap with integral illumination system |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| CN102623058B (zh) * | 2012-03-26 | 2015-01-07 | 北京兆易创新科技股份有限公司 | 非易失存储器的擦除电压产生电路及方法 |
| US8634267B2 (en) | 2012-05-14 | 2014-01-21 | Sandisk Technologies Inc. | Flash memory chip power management for data reliability and methods thereof |
| US9318163B2 (en) | 2013-03-07 | 2016-04-19 | Freescale Semiconductor, Inc. | Robust memory start-up using clock counter |
| CN109767803A (zh) * | 2013-08-09 | 2019-05-17 | 慧荣科技股份有限公司 | 数据储存装置及其电压保护方法 |
| CN103456370B (zh) * | 2013-08-22 | 2017-06-30 | 上海华虹宏力半导体制造有限公司 | 存储器的监测装置 |
| CN108445317A (zh) * | 2018-03-12 | 2018-08-24 | 南瑞集团有限公司 | 一种电动汽车充电设施试验检测***及测试方法 |
| WO2021081686A1 (zh) * | 2019-10-28 | 2021-05-06 | 深圳市大疆创新科技有限公司 | 一种控制方法、设备、芯片及存储介质 |
| CN112259150B (zh) * | 2020-10-20 | 2023-08-04 | 深圳市泰祺科技有限公司 | 一种eeprom存储器编程精度校正电路及方法 |
| KR20220148551A (ko) * | 2021-04-29 | 2022-11-07 | 삼성전자주식회사 | 스토리지 장치 및 메모리 시스템 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5199032A (en) * | 1990-09-04 | 1993-03-30 | Motorola, Inc. | Microcontroller having an EPROM with a low voltage program inhibit circuit |
| US5274827A (en) * | 1991-02-25 | 1993-12-28 | Delco Electronics Corporation | Method for EEPROM write protection using threshold voltage projection |
| US5508971A (en) * | 1994-10-17 | 1996-04-16 | Sandisk Corporation | Programmable power generation circuit for flash EEPROM memory systems |
| WO1996013037A1 (en) * | 1994-10-19 | 1996-05-02 | Intel Corporation | Voltage supplies for flash memory |
| US5925139A (en) * | 1996-03-25 | 1999-07-20 | Sanyo Electric Co., Ltd. | Microcomputer capable of preventing writing errors in a non-volatile memory |
| US6038190A (en) * | 1996-06-07 | 2000-03-14 | Inside Technologies | Electrically erasable and programmable non-volatile memory protected against power supply failure |
| US5943263A (en) * | 1997-01-08 | 1999-08-24 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
| JP3884810B2 (ja) * | 1997-01-21 | 2007-02-21 | 株式会社ルネサステクノロジ | 高電圧発生装置 |
-
1999
- 1999-09-24 US US09/405,450 patent/US6166960A/en not_active Expired - Lifetime
-
2000
- 2000-09-22 EP EP00120721A patent/EP1087404B1/en not_active Expired - Lifetime
- 2000-09-22 DE DE60033752T patent/DE60033752T2/de not_active Expired - Lifetime
- 2000-09-22 AT AT00120721T patent/ATE356409T1/de not_active IP Right Cessation
- 2000-09-24 CN CN00132903.0A patent/CN1292553A/zh active Pending
- 2000-09-25 KR KR1020000056251A patent/KR20010070100A/ko not_active Application Discontinuation
- 2000-09-25 JP JP2000291329A patent/JP2001155491A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014197A (ja) * | 2009-07-02 | 2011-01-20 | Renesas Electronics Corp | 半導体装置 |
| US8693268B2 (en) | 2009-07-02 | 2014-04-08 | Renesas Electronics Corporation | Semiconductor device |
| JP2014102831A (ja) * | 2012-11-16 | 2014-06-05 | Freescale Semiconductor Inc | アナログ−デジタル変換器を使用した不揮発性メモリのロバストな起動 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1087404A3 (en) | 2004-03-24 |
| US6166960A (en) | 2000-12-26 |
| DE60033752D1 (de) | 2007-04-19 |
| ATE356409T1 (de) | 2007-03-15 |
| CN1292553A (zh) | 2001-04-25 |
| DE60033752T2 (de) | 2007-11-08 |
| KR20010070100A (ko) | 2001-07-25 |
| EP1087404B1 (en) | 2007-03-07 |
| EP1087404A2 (en) | 2001-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001155491A (ja) | プログラミング電圧レベルがｅｅｐｒｏｍの確実な書き込みに十分であるよう決定するための方法、システム、および装置 | |
| US6681354B2 (en) | Embedded field programmable gate array for performing built-in self test functions in a system on a chip and method of operation | |
| JP5066667B2 (ja) | 不揮発性メモリのための予測方法及び装置 | |
| US20090063916A1 (en) | Method for self-test and self-repair in a multi-chip package environment | |
| US9689919B2 (en) | Method and apparatus for testing memory | |
| US7772910B2 (en) | Internal clock generator, system and method | |
| US20080082884A1 (en) | Test control circuit | |
| US20060253764A1 (en) | Computer system and method for redundancy repair of memories installed in computer system | |
| US20150082106A1 (en) | Memory devices, testing systems and methods | |
| US6668348B1 (en) | Memory-mounting integrated circuit and test method thereof | |
| EP1388150A1 (en) | Integrated circuit with self-test device for an embedded non-volatile memory and related test method | |
| US20090070523A1 (en) | Flash memory device storing data with multi-bit and single-bit forms and programming method thereof | |
| CN109979519B (zh) | 存储器完整性的检验方法、非易失性存储器以及电子装置 | |
| KR101877939B1 (ko) | 테스트 회로, 메모리 시스템 및 메모리 시스템의 테스트 방법 | |
| US7110314B2 (en) | Semiconductor memory device and method for initializing the same | |
| JPH11502352A (ja) | 電子計算ユニット監視のための方法及び装置 | |
| TW200301487A (en) | Non-volatile memory and method for operating a non-volatile memory | |
| JP4281222B2 (ja) | 不揮発性メモリ書き込み装置 | |
| US11586518B2 (en) | Thermal event prediction in hybrid memory modules | |
| US6788595B2 (en) | Embedded recall apparatus and method in nonvolatile memory | |
| KR100375998B1 (ko) | 자동 테스트 및 리페어 기능을 내장하는 반도체 메모리장치 및 그 방법 | |
| US6760672B2 (en) | Automatic detection of battery-backed data integrity in volatile memory | |
| JPH08115598A (ja) | 不揮発性半導体記憶装置及び半導体装置 | |
| JP2005078489A (ja) | マイクロコントローラ装置及びその制御方法 | |
| JP2000276366A (ja) | データ処理装置、そのデータ処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |