CN112259150B - 一种eeprom存储器编程精度校正电路及方法 - Google Patents
一种eeprom存储器编程精度校正电路及方法 Download PDFInfo
- Publication number
- CN112259150B CN112259150B CN202011125677.XA CN202011125677A CN112259150B CN 112259150 B CN112259150 B CN 112259150B CN 202011125677 A CN202011125677 A CN 202011125677A CN 112259150 B CN112259150 B CN 112259150B
- Authority
- CN
- China
- Prior art keywords
- circuit
- sub
- eeprom
- reset
- signal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012937 correction Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000012360 testing method Methods 0.000 claims abstract description 34
- 238000012545 processing Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000001276 controlling effect Effects 0.000 description 10
- 238000009966 trimming Methods 0.000 description 10
- 238000005070 sampling Methods 0.000 description 6
- 230000001105 regulatory effect Effects 0.000 description 3
- 238000007664 blowing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011022 operating instruction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
- G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种EEPROM存储器编程精度校正电路及方法，包括：单多晶EEPROM子电路、复位子电路、操作指令控制子电路、信号输入子电路及电荷泵；复位子电路用于检测EEPROM存储器是否处于芯片测试模式下；在测试模式下时，复位子电路复位信号有效；复位子电路产生复位信号至单多晶EEPROM子电路、操作指令控制子电路、信号输入子电路及电荷泵，单多晶EEPROM子电路、操作指令控制子电路、信号输入子电路及电荷泵进入初始化状态，不作动作；没有复位信号到来，则在测试使能信号为高电平时，通过给操作指令控制子电路的CS片选端输入不同的方波个数产生操作控制指令。本发明通过管脚复用及单多晶EEPROM结合，对EEPROM存储器进行测试调修，成本低廉，同时能够灵活精确地调节基准源电压。
Description
技术领域
本发明涉及存储器精度校正技术领域，尤其涉及一种EEPROM存储器编程精度校正电路及方法。
背景技术
电可擦除编程存储器(EEPROM)是当今应用广泛的记忆元件之一。由于它既能像RAM一样随时改写内容,又能像其它ROM一样能长期地保存信息,因此在微机、微控制电路以及金卡(IC卡)工程中得到了广泛应用。在集成电路设计和制造中,由于设计工艺和封装等原因,实际制造同理论上有一定的差距.随着集成电路集成度的提高,集成电路高精度要求日趋明显,精度校正是实现高精度集成电路的必要手段。
传统的EEPROM精度校正方法有电阻薄膜的激光修调、熔丝烧断修调、二极管短路修调等技术。但是激光修调成本高工艺复杂；熔丝烧断修调误差大、成品率低；二极管修调技术占用芯片面积较大且是单向修调。因此，发明可靠性高及修正精度高的一种EEPROM存储器编程精度校正电路成为该领域技术人员亟待解决的问题。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种EEPROM存储器编程精度校正电路。
第一方面，本发明公开了一种EEPROM存储器编程精度校正电路，包括单多晶EEPROM子电路、复位子电路、操作指令控制子电路、信号输入子电路及电荷泵；所述复位子电路分别与所述单多晶EEPROM子电路、所述操作指令控制子电路、所述信号输入子电路及所述电荷泵电连接；所述单多晶EEPROM子电路与所述信号输入子电路电连接，所述信号输入子电路与所述操作指令控制子电路电连接，所述操作指令控制子电路与所述电荷泵电连接，所述电荷泵与所述单多晶EEPROM子电路电连接；所述操作指令控制子电路与所述单多晶EEPROM子电路电连接；所述复位子电路用于检测EEPROM存储器是否处于芯片测试模式下；在测试模式下时，所述复位子电路复位信号有效；所述复位子电路产生复位信号至所述单多晶EEPROM子电路、所述操作指令控制子电路、所述信号输入子电路及所述电荷泵，所述单多晶EEPROM子电路、所述操作指令控制子电路、所述信号输入子电路及所述电荷泵进入初始化状态；不作动作；若没有复位信号到来，则在测试使能信号为高电平时，通过给操作指令控制子电路的CS片选端输入不同的方波个数产生操作控制指令。
优选地，所述操作指令控制子电路通过38译码电路产生不同的操作控制指令。
优选地，所述信号输入子电路通过一根数据线的管脚复用进行数据传输及时钟控制。
第二方面，本发明公开了一种一种EEPROM存储器编程精度校正方法，所述方法包括：
通过所述信号输入子电路判断电路是否处于测试模式；
若处于测试模式，则所述复位子电路产生复位信号至所述单多晶EEPROM子电路、所述操作指令控制子电路、所述信号输入子电路及所述电荷泵；
依据所述复位信号控制所述单多晶EEPROM子电路、所述操作指令控制子电路、所述信号输入子电路及所述电荷泵进入初始化状态；
若没有复位信号到来，则在测试使能信号为高电平时，通过给信号输入子电路的CS片选端输入不同的方波个数产生操作控制指令。
优选地，所述若没有复位信号到来，则在测试使能信号为高电平时，通过给信号输入子电路的CS片选端输入不同的方波个数产生操作控制指令包括：
控制第一个方波产生读操作命令，将单多晶EEPROM子电路中的数据读出；
控制第二个方波产生擦操作命令，所述电荷泵产生电压以控制所述单多晶EEPROM子电路擦除数据；
控制第三个方波产生数据输入命令，通过所述信号输入子电路的管脚复用进行数据串行移位处理；
控制第四个方波产生写操作命令，所述操作指令控制子电路产生写命令，并通过所述电荷泵产生电压输入到所述单多晶EEPROM子电路，以实现对所述单多晶EEPROM子电路中基准电压的调修。
本发明的一种EEPROM存储器编程精度校正电路及方法具有如下有益效果，本发明公开的一种EEPROM存储器编程精度校正电路包括：单多晶EEPROM子电路、复位子电路、操作指令控制子电路、信号输入子电路及电荷泵；复位子电路用于检测EEPROM存储器是否处于芯片测试模式下；在测试模式下时，复位子电路复位信号有效；复位子电路产生复位信号至单多晶EEPROM子电路、操作指令控制子电路、信号输入子电路及电荷泵，单多晶EEPROM子电路、操作指令控制子电路、信号输入子电路及电荷泵进入初始化状态，不作动作；没有复位信号到来，则在测试使能信号为高电平时，通过给操作指令控制子电路的CS片选端输入不同的方波个数产生操作控制指令。因此，本发明通过管脚复用及单多晶EEPROM结合，对EEPROM存储器进行测试调修，成本低廉，功耗低，性价比高；同时能够灵活精确地调节基准源电压，有效提高了EEPROM存储器的修调精度及校正精度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将结合附图及实施例对本发明作进一步说明，下面描述中的附图仅仅是本发明的部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图：
图1是本发明较佳实施例的一种EEPROM存储器编程精度校正电路的电路原理框图；
图2是本发明较佳实施例的一种EEPROM存储器编程精度校正电路的单多晶EEPROM子电路的电路图；
图3是本发明较佳实施例的一种EEPROM存储器编程精度校正方法的流程图；
图4是本发明另一较佳实施例的一种EEPROM存储器编程精度校正方法的流程图。
具体实施方式
为了使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的部分实施例，而不是全部实施例。基于本发明的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。
本发明较佳实施例的如图1所示，本发明公开的一种EEPROM存储器编程精度校正电路，包括单多晶EEPROM子电路1、复位子电路2、操作指令控制子电路3、信号输入子电路4及电荷泵5；所述复位子电路2分别与所述单多晶EEPROM子电路1、所述操作指令控制子电路3、所述信号输入子电路4及所述电荷泵5电连接；所述单多晶EEPROM子电路1与所述信号输入子电路4电连接，所述信号输入子电路4与所述操作指令控制子电路3电连接，所述操作指令控制子电路3与所述电荷泵5电连接，所述电荷泵5与所述单多晶EEPROM子电路1电连接；所述操作指令控制子电路3与所述单多晶EEPROM子电路1电连接；所述复位子电路2用于检测EEPROM存储器是否处于芯片测试模式下；在测试模式下时，所述复位子电路2复位信号有效；所述复位子电路2产生复位信号至所述单多晶EEPROM子电路1、所述操作指令控制子电路3、所述信号输入子电路4及所述电荷泵5，所述单多晶EEPROM子电路1、所述操作指令控制子电路3、所述信号输入子电路4及所述电荷泵5进入初始化状态；不作动作；若没有复位信号到来，则在测试使能信号为高电平时，通过给操作指令控制子电路3的CS片选端输入不同的方波个数产生操作控制指令。因此，本发明通过管脚复用及单多晶EEPROM结合，对EEPROM存储器进行测试调修，成本低廉，功耗低，性价比高；同时能够灵活精确地调节基准源电压，有效提高了EEPROM存储器的修调精度及校正精度。
优选地，所述操作指令控制子电路3通过38译码电路产生不同的操作控制指令。举例来说，当CS片选端到来第六个方波后，则产生擦操作指令。
优选地，所述信号输入子电路4通过一根数据线的管脚复用进行数据传输及时钟控制。从而扩展了管脚功能，节约了成本，因此本发明性价比高。
请参阅图3，本发明公开了一种EEPROM存储器编程精度校正方法，所述方法包括：
S1、通过所述信号输入子电路4判断电路是否处于测试模式；
S2、若处于测试模式，则所述复位子电路2产生复位信号至所述单多晶EEPROM子电路1、所述操作指令控制子电路3、所述信号输入子电路4及所述电荷泵5；
S3、依据所述复位信号控制所述单多晶EEPROM子电路1、所述操作指令控制子电路3、所述信号输入子电路4及所述电荷泵5进入初始化状态；
S4、若没有复位信号到来，则在测试使能信号为高电平时，通过给信号输入子电路4的CS片选端输入不同的方波个数产生操作控制指令。
优选地，请参阅图4，所述若没有复位信号到来，则在测试使能信号为高电平时，通过给信号输入子电路4的CS片选端输入不同的方波个数产生操作控制指令包括：
S41、控制第一个方波产生读操作命令，将单多晶EEPROM子电路1中的数据读出；
S42、控制第二个方波产生擦操作命令，所述电荷泵5产生电压以控制所述单多晶EEPROM子电路1擦除数据；
S43、控制第三个方波产生数据输入命令，通过所述信号输入子电路4的管脚复用进行数据串行移位处理；
S44、控制第四个方波产生写操作命令，所述操作指令控制子电路3产生写命令，并通过所述电荷泵5产生电压输入到所述单多晶EEPROM子电路1，以实现对所述单多晶EEPROM子电路1中基准电压的调修。
具体地，在本实施例中，通过所述信号输入子电路4的管脚复用进行数据串行移位处理，以实现数据写入操作指令。具体的数据输入过程如下：主机要生成一个写时间隙，必须把数据线拉到低电平然后释放，开始输入数据。数据输入周期最少为60μs，最长不超过120μs。数据输入周期一开始，主机先把总线拉低1μs以表示数据输入周期开始。随后若主机想输入0，则继续拉低电平最少60μs直至数据输入周期结束，然后释放总线为高电平；若主机想输入1，在一开始拉低总线电平1μs后就释放总线为高电平，一直到数据输入周期结束。而作为从机的信号输入子电路则在检测到总线被拉低后等待15μs，然后从15μs到45μs开始对总线采样，若在采样期内总线为高电平则为1，若在采样期内总线为低电平则为0。在采样之后需要将采样的数据写入到所述单多晶EEPROM子电路中。
请参阅图2，当所述操作指令控制子电路3产生写操作命令后，此时图2中VD＝16V，VCG＝0；I1接高压11.4V，N型IGFET N1和N型IGFET N2开启；I3接高压约15V，P型IGFET P1导通；I2接高电平，约6.2V，N型IGFET N3导通；而N型IGFET N4的导通与否，取决于数据端D。若所述信号输入子电路4采样期内总线为高电平则为1，即当D＝1时，N型IGFET N4关断，相当于N型IGFET N3的S端悬空，P型IGFETP2的D、S、B几乎都是16V，此时N型IGFET N6承受高压，造成隧穿，从VCG吸取电子到浮栅上，存储电荷，逻辑“1”；若所述信号输入子电路4采样期内总线为低电平则为0，即当D＝0时，N型IGFET N4开启，所述单多晶EEPROM子电路从VD到GND就有了电流通路，使得P型IGFET P2的D、S两端的电压被拉低，N型IGFET N6管上的电压较低，不会隧穿，不能汲取电子到浮栅，逻辑“0”。因此本发明灵活精确完成了对EEPROM中基准参数的修调，从而提升了EEPROM存储器中晶振输出频率的稳定性和工作温度范围，提高EEPROM存储器的编程精度。
综上所述，本发明公开了一种EEPROM存储器编程精度校正电路及方法，所述一种EEPROM存储器编程精度校正电路包括单多晶EEPROM子电路1、复位子电路2、操作指令控制子电路3、信号输入子电路4及电荷泵5；复位子电路2用于检测EEPROM存储器是否处于芯片测试模式下；在测试模式下时，复位子电路2复位信号有效；复位子电路2产生复位信号至单多晶EEPROM子电路1、操作指令控制子电路3、信号输入子电路4及电荷泵5，单多晶EEPROM子电路1、操作指令控制子电路3、信号输入子电路4及电荷泵5进入初始化状态，不作动作；没有复位信号到来，则在测试使能信号为高电平时，通过给信号输入子电路4的CS片选端输入不同的方波个数产生操作控制指令。因此，本发明通过管脚复用及单多晶EEPROM结合，对EEPROM存储器进行测试调修，成本低廉，功耗低，性价比高；同时能够灵活精确地调节基准源电压，有效提高了EEPROM存储器的修调精度及校正精度。
以上对本发明所提供的一种EEPROM存储器编程精度校正电路及方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。不应理解为对本发明的限制。
Claims (5)
1.一种EEPROM存储器编程精度校正电路，其特征在于，包括：单多晶EEPROM子电路、复位子电路、操作指令控制子电路、信号输入子电路及电荷泵；所述复位子电路分别与所述单多晶EEPROM子电路、所述操作指令控制子电路、所述信号输入子电路及所述电荷泵电连接；所述单多晶EEPROM子电路与所述信号输入子电路电连接，所述信号输入子电路与所述操作指令控制子电路电连接，所述操作指令控制子电路与所述电荷泵电连接，所述电荷泵与所述单多晶EEPROM子电路电连接；所述操作指令控制子电路与所述单多晶EEPROM子电路电连接；所述复位子电路用于检测EEPROM存储器是否处于芯片测试模式下；在测试模式下时，所述复位子电路复位信号有效；所述复位子电路产生复位信号至所述单多晶EEPROM子电路、所述操作指令控制子电路、所述信号输入子电路及所述电荷泵，所述单多晶EEPROM子电路、所述操作指令控制子电路、所述信号输入子电路及所述电荷泵进入初始化状态；不作动作；若没有复位信号到来，则在测试使能信号为高电平时，通过给操作指令控制子电路的CS片选端输入不同的方波个数产生操作控制指令。
2.根据权利要求1所述的一种EEPROM存储器编程精度校正电路，其特征在于，所述操作指令控制子电路通过38译码电路产生不同的操作控制指令。
3.根据权利要求1所述的一种EEPROM存储器编程精度校正电路，其特征在于，所述信号输入子电路通过一根数据线的管脚复用进行数据传输及时钟控制。
4.一种EEPROM存储器编程精度校正方法，包括权利要求1-3任一项所述的一种EEPROM存储器编程精度校正电路，其特征在于，所述方法包括：
通过所述信号输入子电路判断电路是否处于测试模式；
若处于测试模式，则所述复位子电路产生复位信号至所述单多晶EEPROM子电路、所述操作指令控制子电路、所述信号输入子电路及所述电荷泵；
依据所述复位信号控制所述单多晶EEPROM子电路、所述操作指令控制子电路、所述信号输入子电路及所述电荷泵进入初始化状态；
若没有复位信号到来，则在测试使能信号为高电平时，通过给信号输入子电路的CS片选端输入不同的方波个数产生操作控制指令。
5.根据权利要求4所述的一种EEPROM存储器编程精度校正方法，其特征在于，所述若没有复位信号到来，则在测试使能信号为高电平时，通过给信号输入子电路的CS片选端输入不同的方波个数产生操作控制指令包括：
控制第一个方波产生读操作命令，将单多晶EEPROM子电路中的数据读出；
控制第二个方波产生擦操作命令，所述电荷泵产生电压以控制所述单多晶EEPROM子电路擦除数据；
控制第三个方波产生数据输入命令，通过所述信号输入子电路的管脚复用进行数据串行移位处理；
控制第四个方波产生写操作命令，所述操作指令控制子电路产生写命令，并通过所述电荷泵产生电压输入到所述单多晶EEPROM子电路，以实现对所述单多晶EEPROM子电路中基准电压的调修。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011125677.XA CN112259150B (zh) | 2020-10-20 | 2020-10-20 | 一种eeprom存储器编程精度校正电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011125677.XA CN112259150B (zh) | 2020-10-20 | 2020-10-20 | 一种eeprom存储器编程精度校正电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112259150A CN112259150A (zh) | 2021-01-22 |
| CN112259150B true CN112259150B (zh) | 2023-08-04 |
Family
ID=74244132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011125677.XA Active CN112259150B (zh) | 2020-10-20 | 2020-10-20 | 一种eeprom存储器编程精度校正电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112259150B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116778995A (zh) * | 2022-03-09 | 2023-09-19 | 华润微集成电路(无锡)有限公司 | 存储器控制***及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1292553A (zh) * | 1999-09-24 | 2001-04-25 | 密克罗奇普技术公司 | 编写电可擦可编程只读存储器的方法、装置和*** |
| CN103117088A (zh) * | 2011-10-27 | 2013-05-22 | 爱思开海力士有限公司 | 半导体器件及其操作方法 |
| CN106297887A (zh) * | 2016-07-27 | 2017-01-04 | 深圳市航顺芯片技术研发有限公司 | 一种提升eeprom存储器编程精度的升压电路及其方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10430296B2 (en) * | 2017-09-29 | 2019-10-01 | Allegro Microsystems, Llc | Circuit and method for storing information in non-volatile memory during a loss of power event |
-
2020
- 2020-10-20 CN CN202011125677.XA patent/CN112259150B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1292553A (zh) * | 1999-09-24 | 2001-04-25 | 密克罗奇普技术公司 | 编写电可擦可编程只读存储器的方法、装置和*** |
| KR20010070100A (ko) * | 1999-09-24 | 2001-07-25 | 씨. 필립 채프맨 | 전기적으로 소거 가능한 프로그램 가능 읽기 전용메모리를 신뢰성있게 프로그래밍하기 위한 전압 레벨을결정하기 위한 방법, 시스템 및 장치 |
| CN103117088A (zh) * | 2011-10-27 | 2013-05-22 | 爱思开海力士有限公司 | 半导体器件及其操作方法 |
| CN106297887A (zh) * | 2016-07-27 | 2017-01-04 | 深圳市航顺芯片技术研发有限公司 | 一种提升eeprom存储器编程精度的升压电路及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112259150A (zh) | 2021-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI621124B (zh) | 非揮發性記憶體的控制電壓搜尋方法 | |
| TW391008B (en) | High voltage level optimization circuit in a non-volatile semiconductor memory device and method therefor | |
| US6438034B1 (en) | Semiconductor device | |
| CN107799134B (zh) | 半导体存储装置 | |
| US7072221B2 (en) | Flash memory device and method for driving the same | |
| CN105283919A (zh) | 半导体装置、预写程序以及复原程序 | |
| JP2008243347A (ja) | フラッシュメモリ装置およびその消去方法 | |
| CN105869674B (zh) | 半导体装置的控制电路及其方法 | |
| CN101299346B (zh) | 高电压产生器电路以及包括所述电路的闪存装置 | |
| CN112259150B (zh) | 一种eeprom存储器编程精度校正电路及方法 | |
| JPH08221993A (ja) | 半導体集積回路装置、その製造方法及びその駆動方法 | |
| US6788588B2 (en) | Asynchronous semiconductor memory device | |
| US9471257B2 (en) | Semiconductor memory device | |
| US7496810B2 (en) | Semiconductor memory device and its data writing method | |
| KR20180091731A (ko) | 반도체 기억장치 및 데이터 세팅 방법 | |
| US11074979B2 (en) | Erase control circuit and method of non-volatile semiconductor memory device, and non-volatile semiconductor memory device | |
| US20070171723A1 (en) | NOR flash memory and related read method | |
| US20080084779A1 (en) | Semiconductor memory devices having control circuitry to avoid recovering a charge pump when executing consecutive sections of a continuous operation command and methods of operating the same | |
| CN106409340B (zh) | 写入电压生成电路以及存储器装置 | |
| US9466388B2 (en) | Readout circuit with self-detection circuit and control method therefor | |
| US6618289B2 (en) | High voltage bit/column latch for Vcc operation | |
| CN116028414B (zh) | 功耗控制电路和控制装置 | |
| CN104750584B (zh) | 半导体存储装置和***启动方法 | |
| CN103730145A (zh) | 快闪存储器及其电压控制方法 | |
| CN108346440B (zh) | 偏压产生电路以及存储器的控制电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240619 Address after: Room 1191, Building D, Tengfei Building, No. 88 Jiangmiao Road, Nanjing Area, China (Jiangsu) Pilot Free Trade Zone, Nanjing City, Jiangsu Province, 210000 Patentee after: Nanjing Bianxin Technology Co.,Ltd. Country or region after: China Address before: 518000 102 North Xinjia factory building, 2 Jinlong West Road, Shahu community, biling street, Pingshan District, Shenzhen City, Guangdong Province Patentee before: Shenzhen Taiqi Technology Co.,Ltd. Country or region before: China |