JP2001144405A - 実装基板 - Google Patents
実装基板Info
- Publication number
- JP2001144405A JP2001144405A JP32402299A JP32402299A JP2001144405A JP 2001144405 A JP2001144405 A JP 2001144405A JP 32402299 A JP32402299 A JP 32402299A JP 32402299 A JP32402299 A JP 32402299A JP 2001144405 A JP2001144405 A JP 2001144405A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- mounting substrate
- input
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 狭ピッチ化された半導体装置を安定した電気
的接続信頼性のもとで搭載することができる実装基板を
提供することを目的とする。 【解決手段】 所定の集積回路が形成されるとともに主
面に突起電極４が形成された半導体装置３がフェースダ
ウンで搭載される実装基板２４であって、実装基板２４
の入出力電極１２は、突起電極４の先端径Ｄよりも小さ
な先端幅ｔとされて突起電極４が食い込むことのできる
突起部１２ａを中央に有する凹型の入出力電極１２とす
る。
的接続信頼性のもとで搭載することができる実装基板を
提供することを目的とする。 【解決手段】 所定の集積回路が形成されるとともに主
面に突起電極４が形成された半導体装置３がフェースダ
ウンで搭載される実装基板２４であって、実装基板２４
の入出力電極１２は、突起電極４の先端径Ｄよりも小さ
な先端幅ｔとされて突起電極４が食い込むことのできる
突起部１２ａを中央に有する凹型の入出力電極１２とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置が電気
的および機械的に接続される実装基板に関するものであ
り、特に半導体装置と実装基板とをフェースダウンで接
続するフリップチップ実装に適用して有効な技術に関す
るものである。
的および機械的に接続される実装基板に関するものであ
り、特に半導体装置と実装基板とをフェースダウンで接
続するフリップチップ実装に適用して有効な技術に関す
るものである。
【０００２】
【従来の技術】近年、半導体装置と実装基板とを直接フ
ェースダウンで電気的および機械的に接続するフリップ
チップ実装は、樹脂等で保護成形した従来のパッケージ
に比較して大幅に小型化・薄型化できるという利点を持
ち、また高速化・高機能化・高周波化を図るために必要
不可欠な技術であるため、注目を集めている。以下に、
従来の半導体装置の実装技術について説明する。図８は
従来における半導体装置が搭載される前の実装基板を示
す断面図、図９は従来における半導体装置が搭載された
状態の実装基板を示す断面図である。図８に示すよう
に、実装基板２２は、基材１と、この基材１に形成され
た配線層に連続する入出力電極２とを備えている。ま
た、所定の集積回路が形成されてこのような実装基板２
２に搭載される半導体装置３の主面には、入出力電極２
と接合される突起電極４が形成されている。なお、突起
電極４は、ボンディング装置（図示せず）あるいはめっ
き装置（図示せず）によってアルミ電極上に形成され
る。そして、半導体装置３の搭載に際して、実装基板２
２の実装面には異方導電性フィルム２３が貼着される。
ェースダウンで電気的および機械的に接続するフリップ
チップ実装は、樹脂等で保護成形した従来のパッケージ
に比較して大幅に小型化・薄型化できるという利点を持
ち、また高速化・高機能化・高周波化を図るために必要
不可欠な技術であるため、注目を集めている。以下に、
従来の半導体装置の実装技術について説明する。図８は
従来における半導体装置が搭載される前の実装基板を示
す断面図、図９は従来における半導体装置が搭載された
状態の実装基板を示す断面図である。図８に示すよう
に、実装基板２２は、基材１と、この基材１に形成され
た配線層に連続する入出力電極２とを備えている。ま
た、所定の集積回路が形成されてこのような実装基板２
２に搭載される半導体装置３の主面には、入出力電極２
と接合される突起電極４が形成されている。なお、突起
電極４は、ボンディング装置（図示せず）あるいはめっ
き装置（図示せず）によってアルミ電極上に形成され
る。そして、半導体装置３の搭載に際して、実装基板２
２の実装面には異方導電性フィルム２３が貼着される。
【０００３】ここで、異方導電性フィルム２３は、絶縁
性接着樹脂５に導電性粒子６が絶縁性を損なわない程度
に分散されたものから構成されている。導電性粒子６は
Ｎｉ粒子やＡｇ粒子、あるいは樹脂ボールに金属薄膜と
絶縁膜をコートした粒子等が用いられ、その直径は数μ
ｍ程度であり、数万個／ｍｍ2程度が混入されている。
性接着樹脂５に導電性粒子６が絶縁性を損なわない程度
に分散されたものから構成されている。導電性粒子６は
Ｎｉ粒子やＡｇ粒子、あるいは樹脂ボールに金属薄膜と
絶縁膜をコートした粒子等が用いられ、その直径は数μ
ｍ程度であり、数万個／ｍｍ2程度が混入されている。
【０００４】そして、このような実装基板２２に対して
半導体装置３を位置決めして重ね合わせ、加熱と加圧と
を同時に行うと、図９に示すように、突起電極４と入出
力電極２との間の距離が導電性粒子６の直径以下に維持
された状態で絶縁性接着剤５を硬化する。これにより、
突起電極４と入出力電極２との間は、突起電極４と入出
力電極２との直接接触か両者間で押し潰された導電性粒
子６を介しての接触によって電気的に接続されることに
なる。このようにして、半導体装置３と実装基板２２と
が電気的および機械的に接続される。
半導体装置３を位置決めして重ね合わせ、加熱と加圧と
を同時に行うと、図９に示すように、突起電極４と入出
力電極２との間の距離が導電性粒子６の直径以下に維持
された状態で絶縁性接着剤５を硬化する。これにより、
突起電極４と入出力電極２との間は、突起電極４と入出
力電極２との直接接触か両者間で押し潰された導電性粒
子６を介しての接触によって電気的に接続されることに
なる。このようにして、半導体装置３と実装基板２２と
が電気的および機械的に接続される。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の技術においては、半導体装置の電極間ピッチ
が小さくなる（狭ピッチ化）につれて電極幅も小さくな
ると、導電粒子の捕獲数が低減して接触面積により接続
抵抗値にばらつきが発生する。また、ヒートサイクル試
験等の信頼性試験において、半導体装置と実装基板との
熱膨張差により剪断方向の応力が発生して実装基板に変
形が生じ、突起電極と入出力電極との接触面積が徐々に
小さくなることにより電気的接続が不安定となって接続
抵抗値が大きくなり、信頼性が低下する。
うな従来の技術においては、半導体装置の電極間ピッチ
が小さくなる（狭ピッチ化）につれて電極幅も小さくな
ると、導電粒子の捕獲数が低減して接触面積により接続
抵抗値にばらつきが発生する。また、ヒートサイクル試
験等の信頼性試験において、半導体装置と実装基板との
熱膨張差により剪断方向の応力が発生して実装基板に変
形が生じ、突起電極と入出力電極との接触面積が徐々に
小さくなることにより電気的接続が不安定となって接続
抵抗値が大きくなり、信頼性が低下する。
【０００６】そこで、本発明は、狭ピッチ化された半導
体装置を安定した電気的接続信頼性のもとで搭載するこ
とができる実装基板を提供することを目的とする。
体装置を安定した電気的接続信頼性のもとで搭載するこ
とができる実装基板を提供することを目的とする。
【０００７】
【課題を解決するための手段】この課題を解決するため
に、本発明の実装基板は、所定の集積回路が形成される
とともに主面に突起電極が形成された半導体装置がフェ
ースダウンで搭載される実装基板であって、実装基板の
入出力電極は、突起電極の先端径よりも小さな先端幅と
されて突起電極が食い込むことのできる突起部を中央に
有する凹型の入出力電極としたものである。
に、本発明の実装基板は、所定の集積回路が形成される
とともに主面に突起電極が形成された半導体装置がフェ
ースダウンで搭載される実装基板であって、実装基板の
入出力電極は、突起電極の先端径よりも小さな先端幅と
されて突起電極が食い込むことのできる突起部を中央に
有する凹型の入出力電極としたものである。
【０００８】また、本発明の実装基板は、所定の集積回
路が形成されるとともに主面に突起電極が形成された半
導体装置がフェースダウンで搭載される実装基板であっ
て、実装基板の入出力電極は、突起電極の先端径よりも
小さな先端径とされて突起電極が食い込むことのできる
凸型の入出力電極としたものである。
路が形成されるとともに主面に突起電極が形成された半
導体装置がフェースダウンで搭載される実装基板であっ
て、実装基板の入出力電極は、突起電極の先端径よりも
小さな先端径とされて突起電極が食い込むことのできる
凸型の入出力電極としたものである。
【０００９】これにより、半導体装置を実装基板へ搭載
したときに半導体装置の突起電極が実装基板の入出力電
極に食い込んだ状態になり、楔効果が発生して機械的強
度が向上するとともに接触面積が大きくなるので、狭ピ
ッチ化された半導体装置を安定した電気的接続信頼性の
もとで搭載することが可能になる。
したときに半導体装置の突起電極が実装基板の入出力電
極に食い込んだ状態になり、楔効果が発生して機械的強
度が向上するとともに接触面積が大きくなるので、狭ピ
ッチ化された半導体装置を安定した電気的接続信頼性の
もとで搭載することが可能になる。
【００１０】
【発明の実施の形態】本発明の請求項１に記載の発明
は、所定の集積回路が形成されるとともに主面に突起電
極が形成された半導体装置がフェースダウンで搭載され
る実装基板であって、実装基板の入出力電極は、突起電
極の先端径よりも小さな先端幅とされて突起電極が食い
込むことのできる突起部を中央に有する凹型の入出力電
極である実装基板であり、半導体装置を実装基板へ搭載
したときに半導体装置の突起電極が実装基板の入出力電
極に食い込んだ状態になり、楔効果が発生して機械的強
度が向上するとともに接触面積が大きくなるので、狭ピ
ッチ化された半導体装置を安定した電気的接続信頼性の
もとで搭載することが可能になるという作用を有する。
は、所定の集積回路が形成されるとともに主面に突起電
極が形成された半導体装置がフェースダウンで搭載され
る実装基板であって、実装基板の入出力電極は、突起電
極の先端径よりも小さな先端幅とされて突起電極が食い
込むことのできる突起部を中央に有する凹型の入出力電
極である実装基板であり、半導体装置を実装基板へ搭載
したときに半導体装置の突起電極が実装基板の入出力電
極に食い込んだ状態になり、楔効果が発生して機械的強
度が向上するとともに接触面積が大きくなるので、狭ピ
ッチ化された半導体装置を安定した電気的接続信頼性の
もとで搭載することが可能になるという作用を有する。
【００１１】本発明の請求項２に記載の発明は、所定の
集積回路が形成されるとともに主面に突起電極が形成さ
れた半導体装置がフェースダウンで搭載される実装基板
であって、実装基板の入出力電極は、突起電極の先端径
よりも小さな先端径とされて突起電極が食い込むことの
できる凸型の入出力電極である実装基板であり、半導体
装置を実装基板へ搭載したときに半導体装置の突起電極
が実装基板の入出力電極に食い込んだ状態になり、楔効
果が発生して機械的強度が向上するとともに接触面積が
大きくなるので、狭ピッチ化された半導体装置を安定し
た電気的接続信頼性のもとで搭載することが可能になる
という作用を有する。
集積回路が形成されるとともに主面に突起電極が形成さ
れた半導体装置がフェースダウンで搭載される実装基板
であって、実装基板の入出力電極は、突起電極の先端径
よりも小さな先端径とされて突起電極が食い込むことの
できる凸型の入出力電極である実装基板であり、半導体
装置を実装基板へ搭載したときに半導体装置の突起電極
が実装基板の入出力電極に食い込んだ状態になり、楔効
果が発生して機械的強度が向上するとともに接触面積が
大きくなるので、狭ピッチ化された半導体装置を安定し
た電気的接続信頼性のもとで搭載することが可能になる
という作用を有する。
【００１２】以下、本発明の実施の形態について、図１
から図７を用いて説明する。なお、これらの図面におい
て同一の部材には同一の符号を付しており、また、重複
した説明は省略されている。
から図７を用いて説明する。なお、これらの図面におい
て同一の部材には同一の符号を付しており、また、重複
した説明は省略されている。
【００１３】（実施の形態１）図１は本発明の実施の形
態１である実装基板の製造プロセスを連続して示す断面
図、図２は本発明の実施の形態１における実装基板をこ
の実装基板に搭載される半導体装置との関係で示す断面
図、図３は図２の実装基板に異方導電性フィルムが貼着
された状態を示す断面図、図４は図２の実装基板に搭載
される半導体装置における突起電極の形成工程を示す断
面図、図５は半導体装置が搭載された図２の実装基板を
示す断面図である。
態１である実装基板の製造プロセスを連続して示す断面
図、図２は本発明の実施の形態１における実装基板をこ
の実装基板に搭載される半導体装置との関係で示す断面
図、図３は図２の実装基板に異方導電性フィルムが貼着
された状態を示す断面図、図４は図２の実装基板に搭載
される半導体装置における突起電極の形成工程を示す断
面図、図５は半導体装置が搭載された図２の実装基板を
示す断面図である。
【００１４】図１に示すように、本実施の形態の実装基
板２４においては、先ず、エポキシ系やＢＴレジン等の
樹脂にガラスが分散されたものからなる基材１の主面に
印刷技術などを用いて光硬化性絶縁樹脂（以下、「光硬
化樹脂」という。）１３を塗布し、この光硬化樹脂１３
上にフォトレジスト１４を設置して光硬化樹脂１３を硬
化させる（図１（ａ））。次に、図１（ｂ）に示すよう
に、フォトレジスト１４を除去した後、光硬化樹脂１３
の未硬化部分を洗浄工程により取り除き、相互に隣接し
た２つの凹部１１を形成する。次に、図１（ｃ）に示す
ように、導体材料１６を光硬化樹脂１３上に塗布し、さ
らに写真法や印刷法に使用するエッチングレジスト１５
を用いてエッチングにより配線回路パターンを形成す
る。そして、図１（ｄ）に示すように、エッチングレジ
スト１５を剥離すると、実装基板２４には、中央に突起
部１２ａを有する凹型の入出力電極１２が形成される。
板２４においては、先ず、エポキシ系やＢＴレジン等の
樹脂にガラスが分散されたものからなる基材１の主面に
印刷技術などを用いて光硬化性絶縁樹脂（以下、「光硬
化樹脂」という。）１３を塗布し、この光硬化樹脂１３
上にフォトレジスト１４を設置して光硬化樹脂１３を硬
化させる（図１（ａ））。次に、図１（ｂ）に示すよう
に、フォトレジスト１４を除去した後、光硬化樹脂１３
の未硬化部分を洗浄工程により取り除き、相互に隣接し
た２つの凹部１１を形成する。次に、図１（ｃ）に示す
ように、導体材料１６を光硬化樹脂１３上に塗布し、さ
らに写真法や印刷法に使用するエッチングレジスト１５
を用いてエッチングにより配線回路パターンを形成す
る。そして、図１（ｄ）に示すように、エッチングレジ
スト１５を剥離すると、実装基板２４には、中央に突起
部１２ａを有する凹型の入出力電極１２が形成される。
【００１５】所定の集積回路が形成されてこのように突
起部１２ａを備えた入出力電極１２を有する実装基板２
４に搭載される半導体装置３の主面には、図２に示すよ
うに、入出力電極１２と接合される突起電極４が形成さ
れている。そして、入出力電極１２の突起部１２ａの先
端幅ｔは突起電極４の先端径Ｄよりも小さく形成されて
いる。具体的には、突起電極４の先端径Ｄは一般に約５
０μｍ〜１００μｍ程度であり、Ｄ＞ｔの関係になって
いる。
起部１２ａを備えた入出力電極１２を有する実装基板２
４に搭載される半導体装置３の主面には、図２に示すよ
うに、入出力電極１２と接合される突起電極４が形成さ
れている。そして、入出力電極１２の突起部１２ａの先
端幅ｔは突起電極４の先端径Ｄよりも小さく形成されて
いる。具体的には、突起電極４の先端径Ｄは一般に約５
０μｍ〜１００μｍ程度であり、Ｄ＞ｔの関係になって
いる。
【００１６】次に、半導体装置３の搭載に際しては、図
３に示すように、実装基板２４の実装面には、絶縁性接
着剤樹脂５に導電性粒子６が絶縁性を損なわない程度に
分散されたものからなる異方導電性フイルム７が貼着さ
れる。ここで、導電性粒子６はＮｉ粒子やＡｇ粒子、あ
るいは樹脂ボールに金属薄膜と絶縁膜をコートした粒子
等が用いられ、その直径は数μｍ程度であり、数万個／
ｍｍ2程度が混入されている。
３に示すように、実装基板２４の実装面には、絶縁性接
着剤樹脂５に導電性粒子６が絶縁性を損なわない程度に
分散されたものからなる異方導電性フイルム７が貼着さ
れる。ここで、導電性粒子６はＮｉ粒子やＡｇ粒子、あ
るいは樹脂ボールに金属薄膜と絶縁膜をコートした粒子
等が用いられ、その直径は数μｍ程度であり、数万個／
ｍｍ2程度が混入されている。
【００１７】一方、半導体装置３は、１５０℃〜３００
℃に加熱されたステージ８上に真空吸着により固定さ
れ、公知のワイヤボンディング方式の１ｓｔ工程と同様
にして、アルミ電極９上に突起電極（以下、「スタッド
バンプ」という。）４が形成される（図４参照）。
℃に加熱されたステージ８上に真空吸着により固定さ
れ、公知のワイヤボンディング方式の１ｓｔ工程と同様
にして、アルミ電極９上に突起電極（以下、「スタッド
バンプ」という。）４が形成される（図４参照）。
【００１８】ここで、半導体装置３のアルミ電極９上に
形成された数多くのスタッドバンプ４はこのままではそ
の高さがそれぞれ微妙に異なり、スタッドバンプ４先端
の平坦性も損なわれている。したがって、この状態で実
装基板２４に機械的に接続すると、実装基板２４上の入
出力電極１２に接触するスタッドバンプ４と、入出力電
極１２に届かない、もしくは入出力電極１２の突起部１
２ａに食い込まないスタッドバンプ４とが状態が存在し
てしまい、電気的な接続を信頼性良く行うことができな
い。
形成された数多くのスタッドバンプ４はこのままではそ
の高さがそれぞれ微妙に異なり、スタッドバンプ４先端
の平坦性も損なわれている。したがって、この状態で実
装基板２４に機械的に接続すると、実装基板２４上の入
出力電極１２に接触するスタッドバンプ４と、入出力電
極１２に届かない、もしくは入出力電極１２の突起部１
２ａに食い込まないスタッドバンプ４とが状態が存在し
てしまい、電気的な接続を信頼性良く行うことができな
い。
【００１９】そこで、これらの高さが異なり、先端に平
坦性のないスタッドバンプ４の高さを一定の許容範囲内
に揃え、かつスタットバンプ４先端の平坦性を得るため
に、図４に示すように、レベリングステージ１０により
半導体装置３内の全てのスタッドバンプ４を同時に押さ
え付け、全てのスタッドバンプ４の高さをレベリングし
て揃える。
坦性のないスタッドバンプ４の高さを一定の許容範囲内
に揃え、かつスタットバンプ４先端の平坦性を得るため
に、図４に示すように、レベリングステージ１０により
半導体装置３内の全てのスタッドバンプ４を同時に押さ
え付け、全てのスタッドバンプ４の高さをレベリングし
て揃える。
【００２０】そして、図５に示すように、このようにレ
ベリングされた半導体装置３を、異方導電性フィルム７
の貼着された実装基板２４上に位置決めして重ね合わせ
る。このとき、実装基板２４に形成された入出力電極１
２の突起部１２ａがスタッドバンプ４に食い込むような
加重を加えて接合する。最後に、加熱と加圧を同時に行
い、絶縁性接着樹脂５を硬化させる。
ベリングされた半導体装置３を、異方導電性フィルム７
の貼着された実装基板２４上に位置決めして重ね合わせ
る。このとき、実装基板２４に形成された入出力電極１
２の突起部１２ａがスタッドバンプ４に食い込むような
加重を加えて接合する。最後に、加熱と加圧を同時に行
い、絶縁性接着樹脂５を硬化させる。
【００２１】このように入出力電極１２の突起部１２ａ
がスタッドバンプ４に食い込んだ状態で実装基板２４に
搭載された半導体装置３は、スタッドバンプ４と入出力
電極１２との間で楔効果が付与され、またスタッドバン
プ４と入出力電極１２との間の接触面積も増加するの
で、狭ピッチ化されていても安定した電気的接続信頼性
を得ることが可能になる。
がスタッドバンプ４に食い込んだ状態で実装基板２４に
搭載された半導体装置３は、スタッドバンプ４と入出力
電極１２との間で楔効果が付与され、またスタッドバン
プ４と入出力電極１２との間の接触面積も増加するの
で、狭ピッチ化されていても安定した電気的接続信頼性
を得ることが可能になる。
【００２２】これにより、ヒートサイクル試験で発生す
る半導体装置３と実装基板２４との熱膨張差による剪断
方向の応力に対しても楔効果により機械的変形に対して
強度が向上し、かつ半導体装置３と実装基板２４との位
置ずれに対してもスタッドバンプ４と入出力電極１２と
の接触部分が常に存在する状態となるので、安定した接
続抵抗を得ることが可能になる。
る半導体装置３と実装基板２４との熱膨張差による剪断
方向の応力に対しても楔効果により機械的変形に対して
強度が向上し、かつ半導体装置３と実装基板２４との位
置ずれに対してもスタッドバンプ４と入出力電極１２と
の接触部分が常に存在する状態となるので、安定した接
続抵抗を得ることが可能になる。
【００２３】なお、半導体装置３に形成する突起電極
は、本実施の形態のようなワイヤボンディング方式によ
るスタッドバンプ４ではなく、公知のめっき装置にて形
成されためっきバンプでもよい。また、半導体装置３と
実装基板２４とは、本実施の形態のような異方導電性フ
ィルム７による電気的および機械的接続のみならず、絶
縁性接着剤を用いて半導体装置３を実装基板２４に実装
するフリップチップ実装など、種々の実装形態を用いて
接合することができる。そして、凹部を形成する材料
は、本実施の形態のような光硬化性樹脂１３のみならず
他の種々の材料を用いることが可能であり、凹部の加工
方法もエッチング法やフォト法などの化学的形成方法で
なく、レーザ加工や機械加工などを用いることができ
る。
は、本実施の形態のようなワイヤボンディング方式によ
るスタッドバンプ４ではなく、公知のめっき装置にて形
成されためっきバンプでもよい。また、半導体装置３と
実装基板２４とは、本実施の形態のような異方導電性フ
ィルム７による電気的および機械的接続のみならず、絶
縁性接着剤を用いて半導体装置３を実装基板２４に実装
するフリップチップ実装など、種々の実装形態を用いて
接合することができる。そして、凹部を形成する材料
は、本実施の形態のような光硬化性樹脂１３のみならず
他の種々の材料を用いることが可能であり、凹部の加工
方法もエッチング法やフォト法などの化学的形成方法で
なく、レーザ加工や機械加工などを用いることができ
る。
【００２４】（実施の形態２）図６は本発明の実施の形
態２である実装基板の製造プロセスを連続して示す断面
図、図７は半導体装置が搭載された図６の実装基板を示
す断面図である。図６に示すように、本実施の形態の実
装基板２５においては、先ず、基材１の主面上に形成さ
れた配線パターン１８上に、電解めっきまたは無電解め
っきに使用されるレジスト、すなわちめっき用レジスト
１７を設置する（図６（ａ））。次に、図６（ｂ）に示
すように、電解めっきまたは無電解めっきにより電極１
９を形成する。さらに、図６（ｃ）に示すように、エッ
チングレジスト１５を、電極１９の一部が露出する開口
部２０を設けてめっき用レジスト１７の上面に設置す
る。但し、エッチングレジスト１５により形成される開
口部２０の開口径Ｏは、最終的に形成される入出力電極
２１の先端径Ｔと半導体装置３の突起電極４の先端径と
間でＤ＞Ｔの関係が確保できる大きさに設定する。
態２である実装基板の製造プロセスを連続して示す断面
図、図７は半導体装置が搭載された図６の実装基板を示
す断面図である。図６に示すように、本実施の形態の実
装基板２５においては、先ず、基材１の主面上に形成さ
れた配線パターン１８上に、電解めっきまたは無電解め
っきに使用されるレジスト、すなわちめっき用レジスト
１７を設置する（図６（ａ））。次に、図６（ｂ）に示
すように、電解めっきまたは無電解めっきにより電極１
９を形成する。さらに、図６（ｃ）に示すように、エッ
チングレジスト１５を、電極１９の一部が露出する開口
部２０を設けてめっき用レジスト１７の上面に設置す
る。但し、エッチングレジスト１５により形成される開
口部２０の開口径Ｏは、最終的に形成される入出力電極
２１の先端径Ｔと半導体装置３の突起電極４の先端径と
間でＤ＞Ｔの関係が確保できる大きさに設定する。
【００２５】次に、図６（ｄ）に示すように、サブトラ
クティブ法により電極１９を加工し、エッチングレジス
ト１５を取り除く。さらに、図６（ｅ）に示すように、
実装基板２５上のめっき用レジスト１７をすべて取り除
き、実装基板２５上に凸型の入出力電極２１を形成す
る。なお、これ以後の工程、すなわち半導体装置３の突
起電極４の形成工程、およびこのような半導体装置３の
実装基板２５への実装工程は前述した実施の形態１に記
載したものと同様である。
クティブ法により電極１９を加工し、エッチングレジス
ト１５を取り除く。さらに、図６（ｅ）に示すように、
実装基板２５上のめっき用レジスト１７をすべて取り除
き、実装基板２５上に凸型の入出力電極２１を形成す
る。なお、これ以後の工程、すなわち半導体装置３の突
起電極４の形成工程、およびこのような半導体装置３の
実装基板２５への実装工程は前述した実施の形態１に記
載したものと同様である。
【００２６】したがって、凸型の入出力電極２１がスタ
ッドバンプ４に食い込んだ状態で実装基板２５に搭載さ
れた半導体装置３は、スタッドバンプ４と入出力電極２
１との間で楔効果が付与され、またスタッドバンプ４と
入出力電極２１との間の接触面積も増加するので、狭ピ
ッチ化されていても安定した電気的接続信頼性を得るこ
とが可能になる。
ッドバンプ４に食い込んだ状態で実装基板２５に搭載さ
れた半導体装置３は、スタッドバンプ４と入出力電極２
１との間で楔効果が付与され、またスタッドバンプ４と
入出力電極２１との間の接触面積も増加するので、狭ピ
ッチ化されていても安定した電気的接続信頼性を得るこ
とが可能になる。
【００２７】これにより、ヒートサイクル試験で発生す
る半導体装置３と実装基板２５との熱膨張差による剪断
方向の応力に対しても楔効果により機械的変形に対して
強度が向上し、かつ半導体装置３と実装基板２５との位
置ずれに対してもスタッドバンプ４と入出力電極２１と
の接触部分が常に存在する状態となるので、安定した接
続抵抗を得ることが可能になる。
る半導体装置３と実装基板２５との熱膨張差による剪断
方向の応力に対しても楔効果により機械的変形に対して
強度が向上し、かつ半導体装置３と実装基板２５との位
置ずれに対してもスタッドバンプ４と入出力電極２１と
の接触部分が常に存在する状態となるので、安定した接
続抵抗を得ることが可能になる。
【００２８】なお、本実施の形態においても、半導体装
置３に形成する突起電極は、本実施の形態のようなワイ
ヤボンディング方式によるスタッドバンプ４ではなく、
公知のめっき装置にて形成されためっきバンプでもよ
い。また、半導体装置３と実装基板２４とは、本実施の
形態のような異方導電性フィルム７による電気的および
機械的接続のみならず、絶縁性接着剤を用いて半導体装
置３を実装基板２４に実装するフリップチップ実装な
ど、種々の実装形態を用いて接合することができる。
置３に形成する突起電極は、本実施の形態のようなワイ
ヤボンディング方式によるスタッドバンプ４ではなく、
公知のめっき装置にて形成されためっきバンプでもよ
い。また、半導体装置３と実装基板２４とは、本実施の
形態のような異方導電性フィルム７による電気的および
機械的接続のみならず、絶縁性接着剤を用いて半導体装
置３を実装基板２４に実装するフリップチップ実装な
ど、種々の実装形態を用いて接合することができる。
【００２９】
【発明の効果】以上のように、本発明によれば、半導体
装置を実装基板へ搭載したときに半導体装置の突起電極
が実装基板の入出力電極に食い込んだ状態になり、楔効
果が発生して機械的強度が向上するとともに接触面積が
大きくなるので、狭ピッチ化された半導体装置を安定し
た電気的接続信頼性のもとで搭載することが可能になる
という有効な効果が得られる。
装置を実装基板へ搭載したときに半導体装置の突起電極
が実装基板の入出力電極に食い込んだ状態になり、楔効
果が発生して機械的強度が向上するとともに接触面積が
大きくなるので、狭ピッチ化された半導体装置を安定し
た電気的接続信頼性のもとで搭載することが可能になる
という有効な効果が得られる。
【図１】本発明の実施の形態１である実装基板の製造プ
ロセスを連続して示す断面図
ロセスを連続して示す断面図
【図２】本発明の実施の形態１における実装基板をこの
実装基板に搭載される半導体装置との関係で示す断面図
実装基板に搭載される半導体装置との関係で示す断面図
【図３】図２の実装基板に異方導電性フィルムが貼着さ
れた状態を示す断面図
れた状態を示す断面図
【図４】図２の実装基板に搭載される半導体装置におけ
る突起電極の形成工程を示す断面図
る突起電極の形成工程を示す断面図
【図５】半導体装置が搭載された図２の実装基板を示す
断面図
断面図
【図６】本発明の実施の形態２である実装基板の製造プ
ロセスを連続して示す断面図
ロセスを連続して示す断面図
【図７】半導体装置が搭載された図６の実装基板を示す
断面図
断面図
【図８】従来における半導体装置が搭載される前の実装
基板を示す断面図
基板を示す断面図
【図９】従来における半導体装置が搭載された状態の実
装基板を示す断面図
装基板を示す断面図
１ 基材 ３ 半導体装置 ４ 突起電極（スタッドバンプ） １２ 入出力電極 １２ａ 突起部 ２１ 入出力電極 ２４ 実装基板 ２５ 実装基板
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E319 AA03 AB05 AC01 AC20 BB16 5E336 AA04 BB01 CC32 CC44 CC58 EE03 5F044 KK02 KK17 LL09 NN05 NN07
Claims (2)
- 【請求項１】所定の集積回路が形成されるとともに主面
に突起電極が形成された半導体装置がフェースダウンで
搭載される実装基板であって、 前記実装基板の入出力電極は、前記突起電極の先端径よ
りも小さな先端幅とされて前記突起電極が食い込むこと
のできる突起部を中央に有する凹型の入出力電極である
ことを特徴とする実装基板。 - 【請求項２】所定の集積回路が形成されるとともに主面
に突起電極が形成された半導体装置がフェースダウンで
搭載される実装基板であって、 前記実装基板の入出力電極は、前記突起電極の先端径よ
りも小さな先端径とされて前記突起電極が食い込むこと
のできる凸型の入出力電極であることを特徴とする実装
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32402299A JP2001144405A (ja) | 1999-11-15 | 1999-11-15 | 実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32402299A JP2001144405A (ja) | 1999-11-15 | 1999-11-15 | 実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144405A true JP2001144405A (ja) | 2001-05-25 |
Family
ID=18161283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32402299A Pending JP2001144405A (ja) | 1999-11-15 | 1999-11-15 | 実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144405A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170838A (ja) * | 2000-11-30 | 2002-06-14 | Shinkawa Ltd | 半導体装置およびその製造方法 |
| JP2006298954A (ja) * | 2005-04-15 | 2006-11-02 | Tatsuta System Electronics Kk | 導電性接着シート及び回路基板 |
| KR20110036354A (ko) * | 2009-10-01 | 2011-04-07 | 삼성전자주식회사 | 집적회로 칩 및 이의 제조방법과 집적회로 칩을 구비하는 플립 칩 패키지 및 이의 제조방법 |
-
1999
- 1999-11-15 JP JP32402299A patent/JP2001144405A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170838A (ja) * | 2000-11-30 | 2002-06-14 | Shinkawa Ltd | 半導体装置およびその製造方法 |
| JP2006298954A (ja) * | 2005-04-15 | 2006-11-02 | Tatsuta System Electronics Kk | 導電性接着シート及び回路基板 |
| KR20110036354A (ko) * | 2009-10-01 | 2011-04-07 | 삼성전자주식회사 | 집적회로 칩 및 이의 제조방법과 집적회로 칩을 구비하는 플립 칩 패키지 및 이의 제조방법 |
| KR101652386B1 (ko) * | 2009-10-01 | 2016-09-12 | 삼성전자주식회사 | 집적회로 칩 및 이의 제조방법과 집적회로 칩을 구비하는 플립 칩 패키지 및 이의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100349896B1 (ko) | 집적회로칩의실장구조체및그실장방법 | |
| JP2001189337A (ja) | 電極バンプおよびそれを用いた半導体素子並びに半導体装置 | |
| JP2001094003A (ja) | 半導体装置及びその製造方法 | |
| JP2000082723A (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JPH09246320A (ja) | 半導体装置とその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2940475B2 (ja) | Ｉｃのパッケージ、ｉｃのプローバ及びそれらの製造方法 | |
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JP2001144405A (ja) | 実装基板 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
| JP3274619B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| JP2002134558A (ja) | 半導体装置及びその製造方法 | |
| JP3446608B2 (ja) | 半導体ユニット | |
| JP2000068321A (ja) | 半導体装置およびその製造方法 | |
| JP2004186629A (ja) | 半導体装置およびその製造方法 | |
| JPH0582713A (ja) | マルチチツプモジユール及びその製造方法 | |
| JP2004087575A (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JPH10112474A (ja) | 半導体装置、半導体装置の製造方法、接点の形成方法、および電子装置の製造方法 | |
| JPH09297154A (ja) | 半導体ウエハの検査方法 | |
| JP2959215B2 (ja) | 電子部品およびその実装方法 | |
| JP2819747B2 (ja) | 半導体装置及びその実装構造及びその実装方法 | |
| JPH1167838A (ja) | バンプ付電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050405 |