JP2940475B2 - Ｉｃのパッケージ、ｉｃのプローバ及びそれらの製造方法 - Google Patents

Ｉｃのパッケージ、ｉｃのプローバ及びそれらの製造方法

Info

Publication number
JP2940475B2
JP2940475B2 JP8162609A JP16260996A JP2940475B2 JP 2940475 B2 JP2940475 B2 JP 2940475B2 JP 8162609 A JP8162609 A JP 8162609A JP 16260996 A JP16260996 A JP 16260996A JP 2940475 B2 JP2940475 B2 JP 2940475B2
Authority
JP
Japan
Prior art keywords
substrate
mold
electrode
package
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8162609A
Other languages
English (en)
Other versions
JPH1012761A (ja
Inventor
康志 副島
信明 高橋
直治 仙波
勇三 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8162609A priority Critical patent/JP2940475B2/ja
Priority to US08/880,390 priority patent/US5936845A/en
Priority to EP97304426A priority patent/EP0817260A3/en
Priority to TW086108917A priority patent/TW359747B/zh
Priority to KR1019970026703A priority patent/KR100265499B1/ko
Publication of JPH1012761A publication Critical patent/JPH1012761A/ja
Application granted granted Critical
Publication of JP2940475B2 publication Critical patent/JP2940475B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Connecting Device With Holders (AREA)
  • Connections Arranged To Contact A Plurality Of Conductors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＩＣのパッケージ、
ＩＣのプローバ及びそれらの製造方法に関する。
【０００２】
【従来の技術】従来用いられていたこの種のプローブカ
ードは、一般に図１４および図１５にて示す構成のもの
が、ＩＣのパッケージは一般に図１６にて示す構成のも
のが採用されていた。
【０００３】パッケージ化されていないＩＣ、ウエハ状
態のＩＣの検査のため図１４に示したタングステンプロ
ーブや図１５に示したメンブレンプローブなどにより接
続がされている。
【０００４】図１４は従来の技術のタングステンプロー
ブの模式的断面図であり、図中、符号１４２はタングス
テンピン、１４３はタングステンピン１４２を支持する
第１のピン支持部、１４４はタングステンピン１４２を
支持する第２のピン支持部、１４５は外部との接続部で
ある。タングステンプローブでは、長いタングステンピ
ン１４２を第１のピン支持部１４３と第２のピン支持部
１４４を用いて配列して、ＩＣにプロービングしてい
る。
【０００５】図１５は従来の技術のメンブレンプローブ
の模式的断面図であり、図中、符号１５６はポリイミド
フイルム、１５７は支持基板、１５８はエラストマー、
１５９は接点、１６０は配線である。メンブレンプロー
ブでは支持基板１５７にエラストマー１５８とポリイミ
ドのフイルム１５６を張り付けている。ポリイミドのフ
イルム１５６には銅などで形成した配線１６０と、半田
などを供給して作成した接点１５９がある。
【０００６】ＩＣのパッケージとしてはこれまで図１６
に示した樹脂モールドパッケージと呼ばれるものが使わ
れてきた。
【０００７】図１６は従来の技術のＤＩＰモールドパッ
ケージの模式的平断面図であり、図中、符号１６２はＩ
Ｃ、１６３はリードフレーム、１６４はエポキシ樹脂で
ある。これはＩＣ１６２の周囲にリードフレーム１６３
と呼ばれる金属の配線をおき、この電極とＩＣの電極を
ワイヤボンドで接続し、ＩＣの保護のためこれらをエポ
キシ樹脂１６４でモールドしたものである。
【０００８】
【発明が解決しようとする課題】タングステンプローブ
の場合、長いピン長による高周波での特性の悪さ、１ピ
ンずつ作成する必要があるためピンあたりのコストが高
い、外部との接続部１４５の接続ピッチは数ミリ程度と
ＩＣの電極のピッチ１００μｍに比ベ大きいので、複数
のＩＣに接続する場合などピン数が増えると接続部１４
５の空間的な制約のため接続できなくなるなどの問題が
ある。
【０００９】また、メンブレンプローブの場合、１０ｃ
ｍ×ｌ０ｃｍ程度、あるいはそれ以上の面積で全端子で
確実に接続することはウエハとプロープの高さばらつき
を吸収することが難しく、また多ピンで多くの配線を引
き回すことは配線エリアの制約とプローブカードと外部
との接続が難しい。
【００１０】一方、従来と同様のリードフレームを用い
たパッケージの方法では、外部電極をＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）にする事は、その構造上不可
能となっている。一般にフリップチップと呼ばれている
方法でＩＣをパッケージに組み立てる際、これまでの方
法では基板やＩＣにバンプを形成したり、半田などの金
属を供給するなど、工程数が多く、高コストとなってい
る。またＩＣの電極数が多い場合、パッケージの電極ピ
ッチがアッセンブリ上から５００μｍ以上必要なため、
パッケージサイズが大きくなる。これらよりも小型のパ
ッケージとするため、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐ
ａｃｋａｇｅ）とＢＧＡを組み合わせたパッケージがあ
るが、いずれもワイヤボンディング、ボールバンプ、半
田供給などをする必要がある。
【００１１】上記従来技術の問題点に鑑み、本発明の目
的は、低コストかつ小型で良好な電気特性を持つＩＣの
パッケージ、大面積、多ピンのＩＣのプローバ及びそれ
らの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明のＩＣのパッケー
ジは、有機基板上に基板と同じ材質でＩＣの電極との接
続用の突起を形成し、突起にメタライズして配線を形成
した構造を有する。
【００１３】基板端面に、配線基板の電極との接続用の
電極を配設した構造を有する。
【００１４】基板内にスルーホールを配設し、基板表面
の突起と基板裏面の電極を接続した構造を有する。
【００１５】基板表面の電極に低融点金属を供給し、Ｉ
Ｃの電極と接続した構造を有する。
【００１６】形成された突起の形状は錐形である。
【００１７】基板の材料にＡＢＳ樹脂を用いており、ま
た、液晶ポリマーを用いていてもよく、また、エラスト
マーを用いていてもよい。
【００１８】本発明のＩＣのプローバは、有機基板上に
基板と同じ材質でＩＣの電極との接続用の突起を形成
し、突起にメタライズして配線を形成した構造を有す
る。
【００１９】基板端面に、配線基板の電極との接続用の
電極を配設した構造を有する。
【００２０】基板内にスルーホールを配設し、基板表面
の突起と基板裏面の電極を接続した構造を有する。
【００２１】形成された突起の形状は錐形である。
【００２２】基板の材料にＡＢＳ樹脂を用いており、ま
た、液晶ポリマーを用いていてもよく、また、エラスト
マーを用いていてもよい。
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】本発明のＩＣのパッケージまたはＩＣのプ
ローバの製造方法は、金型に突起の形状を加工し、金型
に樹脂をモールドすることで、突起を形成した基板を製
造する。
【００２９】金型は、シリコンエッチピットあるいはエ
ッチピットの形状を転写した金型である。
【００３０】金型と、ピンを配列した金型を用いて、突
起とスルーホールをもつ基板をモールドによって形成す
る。
【００３１】スルーホールを切断して端面の接続用の電
極を作成する。
【００３２】本発明のＩＣのパッケージの製造方法は、
基板またはＩＣを研磨して薄くし、小型軽量のパッケー
ジを作成する。
【００３３】即ち、バンプと呼ばれる、ＩＣなどの電極
と接触するための微小な突起を、樹脂をインジェクショ
ンモールドで成型する際に基板と同時に形成することで
工数を削減し、コストダウンを行う。また、この基板に
スルーホールも形成することでＢＧＡ電極ヘの配線を容
易にし、多ピンでもパッケージの外形を小さくすること
ができる。また、突起の形状が錐形であることにより、
ＩＣの電極に金属酸化膜が生じた場合でも、その膜を破
って接続できる。また、短い配線長でエリアアレイのパ
ッケージを作成できるため、小型で良好な電気特性を持
つパッケージを作成できる。
【００３４】また、同様の基板を支持基板に接続してプ
ローブカードを作成することにより、多ピンで大面積の
プローブカードを安価に作成することができる。
【００３５】また、有機基板の両面上にバンプを形成
し、コネクタを作成することにより、エリアに配列され
た電極を良好な電気特性で接続することができる。
【００３６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００３７】（第１の実施の形態）まず、本発明の第１
の実施の形態であるＩＣのパッケージ及びその製造方法
について図面を参照して説明する。
【００３８】図１はエッチピットを形成した基板の模式
的斜視図、図２はピットの模式的断面図、図３はモール
ド用ピン金型組立の模式的断面図、図４はピン金型の模
式的斜視図、図５は本発明の第１の実施の形態の基板の
模式的斜視図、図６は有機基板のメタライズパターンの
模式的平面図、図７は本発明の第１の実施の形態の基板
の模式的断面図、図８は本発明の第１の実施の形態のパ
ッケージの模式的断面図である。図１〜図８中、符号１
はＩＣなどの電極と接触するための微小な突起であるバ
ンプ、２はＡＢＳ樹脂をインジェクションモールドして
作成された有機基板、３は金型のピンによって形成され
たスルーホール、４はニッケル電解メッキ等により形成
されたバンプ電極、５は両面ＳｉＯ2 コートしたシリコ
ンウエハ、６は４角錐の形状のピット、７は接続用の電
極となる位置におかれた０．３ｍｍφ、ピッチ０．５ｍ
ｍ、長さ１ｍｍのピン、８はピン金型、９は銅の無電解
メッキによりつけられたメタライズ、２５は有機基板２
に接続されるＩＣ、２６は有機基板２とＩＣ２５の間の
空間に満たされる封止樹脂、２７はＩＣの電極、３８は
接続されるＩＣの電極の位置の正方形の開口である。
【００３９】図１に示すように、結晶の面方位（１０
０）面で研磨した、直径６インチ厚さ１ｍｍ、両面Ｓｉ
Ｏ2 コートしたシリコンウエハ５に、接続するＩＣの電
極の位置に正方形の開口３８を持つパターンをフォトレ
ジストで形成した。これをふっ酸で１０分間処理、レジ
スト剥離後水酸化カリウム３０％の溶液で３０分処理し
て結晶の面方位（１１１）面が出るまでエッチングし
て、図２に示すような４角錐の形状のピット６を形成し
た。ピットの形状は表面の開口部の大きさが１００μｍ
×１００μｍ、深さ７０．８μｍである。図３に示すよ
うに、このウエハ５を金型の片方として用い、図４に示
したもう片方の金型８には接続用の電極となる位置に
０．３ｍｍφ、ピッチ０．５ｍｍ、長さ１ｍｍのピン７
をおいたものを用いて、ＡＢＳ樹脂をインジェクション
モールドして図５に示した有機基板２を作成した。金型
８のピン７によってスルーホール３を形成したが、表面
にバリがあったためこのバリをＹＡＧのパルスレーザー
で除去した。この基板は厚み１ｍｍ、外形４０ｍｍ×４
０ｍｍ、バンプ１のピッチは２５０μｍ、突起の形状は
先端部が若干丸くなって、高さ６０μｍとなった。この
基板の表面をプラズマアッシャーで５分処理、配線を形
成しない部分にフォトリソグラフィーでレジストを形成
し、図６に示す様に銅の無電解メッキによりメタライズ
９を１０μｍつけた。その後レジストを剥離して、感光
性エポキシ樹脂をパターニングして電極以外の部分を覆
った。基板の周囲の電極を治具と接触させて、ニッケル
電解メッキ２μｍ、インジウム５０ｗｔ％―錫５０ｗｔ
％のメッキ１０μｍのバンプ電極４を形成した。基板の
スルーホールを半分にするように切断して１つ分の基板
を作成した。断面を図７に示す。ニッケルメッキ、金メ
ッキがしてある電極２７を持つＩＣ２５を位置あわせし
て１２０℃に加熱、１端子あたり２０ｇの力を加えて接
続した。図８に示すように、有機基板２とＩＣ２５の間
の空間にエポキシ樹脂３０ｗｔ％とシリカフィラー７０
ｗｔ％からなる封止樹脂２６をディスペンサーで満た
し、１５０℃で３０分放置して硬化させた。加熱して溶
融したインジウムー錫とＩＣ電極の金が相互に拡散して
融点が上昇するのでこの樹脂硬化のプロセスで加熱され
ても接点が溶けて離れることはない。こうして作成した
ＩＣのパッケージは基板の配線からＩＣの電極までの抵
抗が１０ｍΩ以下と小さく、−４０℃から１２５℃の熱
サイクル試験５００回でも破壊されない、信頼性に優れ
たものである。
【００４０】（第２の実施の形態）次に、本発明の第２
の実施の形態であるＩＣのパッケージ及びその製造方法
について図面を参照して説明する。
【００４１】図９は本発明の第２の実施の形態の基板の
エリアバンプの模式的平面図、図１０は図９の裏面の模
式的平面図であり、図中、符号９１はバンプ、９２は基
板、９３はスルーホール、９４はＢＧＡ電極である。
【００４２】第１の実施の形態と同様にレジストでパタ
ーニングしたシリコンウエハをふっ酸処理、アルカリで
エッチングしてピットを作成した。このウエハの表面に
スパッタで金薄膜を作成後、ニッケルメッキを５ｍｍし
てピットの形状を転写した。さらにこのメッキ膜を母型
として離型材の塗布、金スパッタ、ニッケルメッキを行
ってインジェクシヨンモールドの型を作成した。この金
型と、０．２ｍｍφ、長さ１ｍｍのピンを０．５ｍｍピ
ッチで１６列１６行並ベた金型を組み合わせ、ＡＢＳ樹
脂をインジェクシヨンモールドして外形１０ｍｍ×ｌ０
ｍｍの基板９２を成型した。スルーホール９３の周辺に
バリがでたので、これをＹＡＧのパルスレーザーで加工
して除去した。この基板９２をプラズマアッシヤーで５
分間表面、裏面を処理し、レジストを両面にパターニン
グ、銅の無電解メッキ１０μｍ、ニッケル無電解メッキ
２μｍ、金無電解メッキ０．５μｍした後、レジストを
剥離した。感光性のエポキシ樹脂で電極以外の部分を覆
い、治具にセットしてニッケル２μｍ、錫インジウムメ
ッキ１０μｍして基板９２を作成した。図９にこの基板
９２のバンプ９１のある面、図１０にその裏面でＢＧＡ
電極９４のある面を示す。こうして作成した基板９２と
ＢＧＡ電極９４にニッケル金メッキをしたＩＣを位置あ
わせ、１５０℃に加熱、加圧して接続した。基板９２と
ＩＣの間の空間とスルーホール９３内部ににエポキシ樹
脂とフィラーからなる封止樹脂を満たして１５０℃３０
分処理して硬化させた。こうして作成したＩＣのパッケ
ージは基板９２の配線からＩＣの電極までの抵抗が１０
ｍΩ以下と小さく、−４０℃から１２５℃の熱サイクル
試験５００回でも破壊されない信頼性に優れたものであ
る。さらに、外形はチップが８ｍｍ×８ｍｍのときに１
０ｍｍ×１０ｍｍとほとんど同じとなりパッケージを小
型化でき、裏面にＢＧＡ電極９４を０．５ｍｍピッチの
アレイ配列配置することで２５６ピンとパッケージサイ
ズを小さくして多ピンの接続が可能となった。
【００４３】（第３の実施の形態）次に、本発明の第３
の実施の形態であるＩＣのパッケージ及びその製造方法
について説明する。
【００４４】第２の実施の形態と同様に基板をインジェ
クションモールドで作成した後、基板を研磨して厚みを
０．３ｍｍまで薄くし、その後同様にレジスト形成、メ
ッキによって基板を作った。ＩＣと接続して樹脂封止、
チップも０．２ｍｍまで研磨することで、薄型、小型軽
量のパッケージを作成した。
【００４５】（第４の実施の形態）次に、本発明の第４
の実施の形態であるＩＣのプローバ及びその製造方法に
ついて図面を参照して説明する。
【００４６】図１１は本発明の第４の実施の形態のプロ
ーブカードの模式的断面図であり、図中、符号１１２は
多層配線基板、１１４はＩＣのウエハ検査用のプローブ
である。
【００４７】第２の実施の形態と同様に、シリコンウエ
ハにレジストをパターニングしてアルカリでエッチング
してピットを作成し、この型と直径０．２ｍｍφ、長さ
１ｍｍのピンを配列した金型をもちいて、ＡＢＳ樹脂を
インジェクションモールドして基板を作成した。この基
板にフォトレジストをパターニングし、無電解銅メッキ
１０μｍ、無電解ニッケルメッキ５μｍ、無電解金メッ
キ１μｍした後、レジストを剥離した。こうして作成し
たプローブ１１４を図１１に示すように多層配線基板１
１２に複数ならべてＩＣのウエハ検査用プローブを作成
した。電極表面に金メッキしたＩＣに対して、接続点あ
たりの加重１０ｇで、繰り返しコンタクト寿命５０００
００回以上、接続抵抗０．１Ω以下の安定した接続を得
ることができた。
【００４８】（第５の実施の形態）次に、本発明の第５
の実施の形態であるＩＣのプローバ及びその製造方法に
ついて図面を参照して説明する。
【００４９】図１１は本発明の第５の実施の形態のプロ
ーブカードの模式的断面図であり、図中、符号１１２は
多層配線基板、１１４はＩＣのウエハ検査用のプローブ
である。
【００５０】第４の実施の形態と同様に、シリコンウエ
ハにレジストをパターニングしてアルカリでエッチング
してピットを作成し、この型と直径０．２ｍｍφ、長さ
１ｍｍのピンを配列した金型をもちいて、ＡＢＳ樹脂を
インジェクションモールドして基板を作成した。この基
板にフォトレジストをパターニングし、無電解銅メッキ
１０μｍ、無電解ニッケルメッキ５μｍ、無電解ルテニ
ウムメッキ１μｍした。こうして作成したプローブ１１
４を図１１に示すように複数ならべてＩＣのウエハ検査
用プローブを作成した。電極がアルミニウムのＩＣに対
して、接続点あたりの加重１０ｇで、繰り返しコンタク
ト寿命５０００００回以上、接続抵抗０．１Ω以下の安
定した接続を得ることができた。
【００５１】（参考例）次に、参考例としてコネクタ及
びその製造方法について図面を参照して説明する。
【００５２】図１２は両面にバンプを持つ基板の模式的
断面図、図１３は本発明の第６の実施の形態のコネクタ
の模式的断面図であり、図中、符号１２１はバンプ、１
２２は両面にバンプを持つ基板、１２３はスルーホー
ル、１２４はバンプ電極、１３２はガラスエポキシ基
板、１３５はガラスエポキシ基板１３２の電極である。
【００５３】第１の実施の形態で用いたウエハ５で作成
した型を２つ用い、ＡＢＳ樹脂をインジェクションモー
ルドして図１２の様に両面にバンプを持つ基板１２２を
作成した。レーザーで加工してスルーホール１２３を作
成した。これに第３の実施の形態と同様にパターニン
グ、メッキをして図１３に示したように２枚のガラスエ
ポキシ基板１３２の電極１３５を接続するコネクタとし
て用いた。
【００５４】（第６の実施の形態）次に、本発明の第６
の実施の形態であるＩＣのパッケージまたはＩＣのプロ
ーバまたはコネクタ及びそれらの製造方法について説明
する。
【００５５】ＡＢＳ樹脂の代わりに液晶ポリマーを用い
て第２または第３の実施の形態または参考例と同様に基
板を作成し、接続点あたりの加重３０ｇで、繰り返しコ
ンタクト寿命５０００００回以上、接続抵抗０．０５Ω
以下の安定した接続を得ることができた。
【００５６】（第７の実施の形態）次に、本発明の第７
の実施の形態であるＩＣのパッケージまたはＩＣのプロ
ーバまたはコネクタ及びそれらの製造方法について説明
する。
【００５７】ＡＢＳ樹脂の代わりにエラストマーを用い
て第２または第３の実施の形態または参考例と同様に基
板を作成し、接続点あたりの加重５ｇで、繰り返しコン
タクト寿命５０００００回以上、接続抵抗０．１Ω以下
の安定した接続を得ることができた。
【００５８】
【発明の効果】以上説明したように本発明は、ＩＣのパ
ッケージとして用いるばあい、基板作成と同時にバンプ
が形成されるため他の方法のようにバンプ形成の必要が
なく、低コストとなるという効果がある。
【００５９】第２の効果として、ＩＣのパッケージに用
いる場合、短い配線長でエリアアレイのパッケージを作
成できるため、小型で良好な電気特性を持つパッケージ
を作成できる。
【００６０】第３の効果として、配線基板に本発明の基
板を並ベてプローブカードを作成することにより、大面
積、多ピンのプローブカードを低コストで作成できる。
【００６１】また、コネクタとして用いることによりエ
リアに配列された電極を良好な電気特性で接続すること
ができる。
【図面の簡単な説明】
【図１】エッチピツトを形成した基板の模式的斜視図で
ある。
【図２】ピットの模式的断面図である。
【図３】モールド用ピン金型組立の模式的断面図であ
る。
【図４】ピン金型の模式的斜視図である。
【図５】本発明の第１の実施の形態の基板の模式的斜視
図である。
【図６】有機基板のメタライズパターンの模式的平面図
である。
【図７】本発明の第１の実施の形態の基板の模式的断面
図である。
【図８】本発明の第１の実施の形態のパッケージの模式
的断面図である。
【図９】本発明の第２の実施の形態の基板のエリアバン
プの模式的平面図である。
【図１０】図９の裏面の模式的平面図である。
【図１１】本発明の第４及び第５の実施の形態のプロー
ブカードの模式的断面図である。
【図１２】両面にバンプを持つ基板の模式的断面図であ
る。
【図１３】参考例であるコネクタの模式的断面図であ
る。
【図１４】従来の技術のタングステンプローブの模式的
断面図である。
【図１５】従来の技術のメンブレンプローブの模式的断
面図である。
【図１６】従来の技術のＤＩＰモールドパッケージの模
式的平断面図である。
【符号の説明】
１、９１ バンプ ２ 有機基板 ３、９３、１２３ スルーホール ４ バンプ電極 ５ ウエハ ６ ピット ７ ピン ８ ピン金型 ９ メタライズ ２５ ＩＣ ２６ 封止樹脂 ２７ ＩＣの電極 ３８ 開口 ９２、１２２ 基板 ９４ ＢＧＡ電極 １１２ 多層配線基板 １１４ プローブ １３２ ガラスエポキシ基板 １３５ 電極 １４２ タングステンピン １４３ 第１のピン支持部 １４４ 第２のピン支持部 １４５ 接続部 １５６ ポリイミドフイルム １５７ 支持基板 １５８ エラストマー １５９ 接点 １６０ 配線 １６２ ＩＣ １６３ リードフレーム １６４ エポキシ樹脂
フロントページの続き (72)発明者 嶋田 勇三 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平８−32183（ＪＰ，Ａ) 特開 平３−219650（ＪＰ，Ａ) 特開 平７−78645（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 有機基板上に該基板と同じ材質でＩＣの
    電極との接続用の突起を形成し、該突起にメタライズし
    て配線を形成した構造を有し、 前記基板端面に、配線基板の電極との接続用の電極を配
    設した構造を有し、 前記基板内にスルーホールを配設し、前記基板表面の突
    起と前記基板裏面の電極を接続した構造を有し、 前記基板表面の電極に低融点金属を供給し、ＩＣの電極
    と接続した構造を有し、 形成された前記突起の形状は
    錐形であり、 前記基板の材料にＡＢＳ樹脂を用いていることを特徴と
    するＩＣのパッケージ。
  2. 【請求項２】 請求項１に記載のＩＣのパッケージにお
    いて、 前記基板の材料に液晶ポリマーを用いていることを特徴
    とするＩＣのパッケージ。
  3. 【請求項３】 請求項１に記載のＩＣのパッケージにお
    いて、 前記基板の材料にエラストマーを用いていることを特徴
    とするＩＣのパッケージ。
  4. 【請求項４】 有機基板上に該基板と同じ材質でＩＣの
    電極との接続用の突起を形成し、該突起にメタライズし
    て配線を形成した構造を有し、 前記基板端面に、配線基板の電極との接続用の電極を配
    設した構造を有し、 前記基板内にスルーホールを配設し、前記基板表面の突
    起と前記基板裏面の電極を接続した構造を有し、 形成された前記突起の形状は錐形であり、 前記基板の材料にＡＢＳ樹脂を用いていることを特徴と
    するＩＣのプローバ。
  5. 【請求項５】 請求項４に記載のＩＣのプローバにおい
    て、 前記基板の材料に液晶ポリマーを用いていることを特徴
    とするＩＣのプローバ。
  6. 【請求項６】 請求項４に記載のＩＣのプローバにおい
    て、 前記基板の材料にエラストマーを用いていることを特徴
    とするＩＣのプローバ。
  7. 【請求項７】 請求項１から請求項３の何れか１項に記
    載のＩＣのパッケージの製造方法であって、 金型に前記突起の形状を加工し、該金型に樹脂をモール
    ドすることで、前記突起を形成した基板を製造し、 前記金型は、シリコンエッチピットあるいはエッチピッ
    トの形状を転写した金型であり、 前記金型と、ピンを配列した金型を用いて、前記突起と
    前記スルーホールをもつ基板をモールドによって形成
    し、 前記スルーホールを切断して端面の接続用の電極を作成
    し、 前記基板またはＩＣを研磨して薄くし、小型軽量のパッ
    ケージを作成することを特徴とするＩＣのパッケージの
    製造方法。
  8. 【請求項８】 請求項４から請求項６の何れか１項に記
    載のＩＣのプローバの製造方法であって、 金型に前記突起の形状を加工し、該金型に樹脂をモール
    ドすることで、前記突起を形成した基板を製造し、 前記金型は、シリコンエッチピットあるいはエッチピッ
    トの形状を転写した金型であり、 前記金型と、ピンを配列した金型を用いて、前記突起と
    前記スルーホールをもつ基板をモールドによって形成
    し、 前記スルーホールを切断して端面の接続用の電極を作成
    することを特徴とするＩＣのプローバの製造方法。
JP8162609A 1996-06-24 1996-06-24 Ｉｃのパッケージ、ｉｃのプローバ及びそれらの製造方法 Expired - Fee Related JP2940475B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8162609A JP2940475B2 (ja) 1996-06-24 1996-06-24 Ｉｃのパッケージ、ｉｃのプローバ及びそれらの製造方法
US08/880,390 US5936845A (en) 1996-06-24 1997-06-23 IC package and IC probe card with organic substrate
EP97304426A EP0817260A3 (en) 1996-06-24 1997-06-24 IC package, IC prober and connector and method of forming the same
TW086108917A TW359747B (en) 1996-06-24 1997-06-24 Improved IC package, IC prober and connector and method of forming the same
KR1019970026703A KR100265499B1 (ko) 1996-06-24 1997-06-24 Ic패키지및ic프로브카드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8162609A JP2940475B2 (ja) 1996-06-24 1996-06-24 Ｉｃのパッケージ、ｉｃのプローバ及びそれらの製造方法

Publications (2)

Publication Number Publication Date
JPH1012761A JPH1012761A (ja) 1998-01-16
JP2940475B2 true JP2940475B2 (ja) 1999-08-25

Family

ID=15757859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8162609A Expired - Fee Related JP2940475B2 (ja) 1996-06-24 1996-06-24 Ｉｃのパッケージ、ｉｃのプローバ及びそれらの製造方法

Country Status (5)

Country Link
US (1) US5936845A (ja)
EP (1) EP0817260A3 (ja)
JP (1) JP2940475B2 (ja)
KR (1) KR100265499B1 (ja)
TW (1) TW359747B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144213A (en) * 1998-05-05 2000-11-07 Agilent Technologies Ball grid array probing technique
US6566149B1 (en) * 1998-09-16 2003-05-20 Hitachi, Ltd. Method for manufacturing substrate for inspecting semiconductor device
US6433360B1 (en) 1999-01-15 2002-08-13 Xilinx, Inc. Structure and method of testing failed or returned die to determine failure location and type
WO2001082372A1 (de) * 2000-04-20 2001-11-01 Siemens Aktiengesellschaft Polymer stud grid array mit durchkontaktierungen und verfahren zur herstellung eines substrats für ein derartiges polymer stud grid array
US20020140096A1 (en) * 2001-03-30 2002-10-03 Siemens Dematic Electronics Assembly Systems, Inc. Method and structure for ex-situ polymer stud grid array contact formation
US6767817B2 (en) * 2002-07-11 2004-07-27 Micron Technology, Inc. Asymmetric plating
JP2008027774A (ja) * 2006-07-21 2008-02-07 Fujikura Ltd Ｉｃソケットおよびその製造方法
KR101143836B1 (ko) * 2006-10-27 2012-05-04 삼성테크윈 주식회사 반도체 패키지 및 그 반도체 패키지의 와이어 루프 형성방법
CN103975427B (zh) * 2011-10-07 2017-03-01 沃尔泰拉半导体公司 互连衬底的功率管理应用

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954458A (en) * 1982-06-03 1990-09-04 Texas Instruments Incorporated Method of forming a three dimensional integrated circuit structure
DK291184D0 (da) * 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
JPS63220533A (ja) * 1987-03-10 1988-09-13 Citizen Watch Co Ltd 時計用ｉｃの実装構造
JPH02161739A (ja) * 1988-12-14 1990-06-21 Fujitsu Ltd 回路基板装置の製造方法
JPH02237047A (ja) * 1989-03-09 1990-09-19 Mitsubishi Electric Corp 半導体試験装置
US5012187A (en) * 1989-11-03 1991-04-30 Motorola, Inc. Method for parallel testing of semiconductor devices
JPH0680715B2 (ja) * 1990-01-24 1994-10-12 武田産業株式会社 プローブ・カード
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5477160A (en) * 1992-08-12 1995-12-19 Fujitsu Limited Module test card
US5342999A (en) * 1992-12-21 1994-08-30 Motorola, Inc. Apparatus for adapting semiconductor die pads and method therefor
JPH0778645A (ja) * 1993-09-09 1995-03-20 Japan Aviation Electron Ind Ltd 電気接続用コネクタ
US5434452A (en) * 1993-11-01 1995-07-18 Motorola, Inc. Z-axis compliant mechanical IC wiring substrate and method for making the same
JPH07245360A (ja) * 1994-03-02 1995-09-19 Toshiba Corp 半導体パッケージおよびその製造方法
JP3246826B2 (ja) * 1994-03-30 2002-01-15 株式会社東芝 半導体パッケージ
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JPH0832183A (ja) * 1994-05-12 1996-02-02 Furukawa Electric Co Ltd:The 半導体素子パッケージ
US5476818A (en) * 1994-08-19 1995-12-19 Motorola, Inc. Semiconductor structure and method of manufacture
DE69533336T2 (de) * 1994-11-15 2005-01-13 Formfactor, Inc., Livermore Testkarte und ihre anwendung
US5657207A (en) * 1995-03-24 1997-08-12 Packard Hughes Interconnect Company Alignment means for integrated circuit chips
WO1997027490A1 (en) * 1996-01-25 1997-07-31 General Dynamics Information Systems, Inc. Performing an operation on an integrated circuit
US5808875A (en) * 1996-03-29 1998-09-15 Intel Corporation Integrated circuit solder-rack interconnect module
US5759047A (en) * 1996-05-24 1998-06-02 International Business Machines Corporation Flexible circuitized interposer with apertured member and method for making same
US5790377A (en) * 1996-09-12 1998-08-04 Packard Hughes Interconnect Company Integral copper column with solder bump flip chip

Also Published As

Publication number Publication date
TW359747B (en) 1999-06-01
EP0817260A2 (en) 1998-01-07
EP0817260A3 (en) 1998-12-30
JPH1012761A (ja) 1998-01-16
KR100265499B1 (ko) 2000-10-02
US5936845A (en) 1999-08-10
KR980006165A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
JP6431967B2 (ja) 積層可能なモールディングされたマイクロ電子パッケージ
US6905951B2 (en) Method of forming a device substrate and semiconductor package including a pyramid contact
JP5306224B2 (ja) コンプライアンスを有するマイクロ電子アセンブリ及びそのための方法
US5789278A (en) Method for fabricating chip modules
KR100752713B1 (ko) 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
US7131848B2 (en) Helical microelectronic contact and method for fabricating same
JP3410396B2 (ja) 高性能集積回路チップパッケージ
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
US7332922B2 (en) Method for fabricating a structure for making contact with a device
JPH1154649A (ja) 半導体装置およびその製造方法
US20010054907A1 (en) High density cantilevered probe for electronic devices
JPH0357618B2 (ja)
JPH07221104A (ja) 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
JPH09512139A (ja) 半導体デバイス上へのばね要素の取り付け、及びウエハレベルのテストを行う方法
KR101357765B1 (ko) 유연성을 갖는 마이크로 전자회로 조립체
JP2009534660A (ja) 電子コンポーネントを備えたプローブ構造体
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
TWI521661B (zh) 導線架基板之製造方法與半導體裝置
JP2940475B2 (ja) Ｉｃのパッケージ、ｉｃのプローバ及びそれらの製造方法
JP2009147117A (ja) リードフレーム型基板の製造方法及び半導体基板
US20040259290A1 (en) Method for improving the mechanical properties of BOC module arrangements
WO1999004424A1 (en) Semiconductor device, mounting structure thereof and method of fabrication thereof
JP3217046B2 (ja) Ｂｇａ型ｉｃパッケージ
JPH09297154A (ja) 半導体ウエハの検査方法
JPH10340925A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990518

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees