JP2001144392A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2001144392A JP2001144392A JP32735299A JP32735299A JP2001144392A JP 2001144392 A JP2001144392 A JP 2001144392A JP 32735299 A JP32735299 A JP 32735299A JP 32735299 A JP32735299 A JP 32735299A JP 2001144392 A JP2001144392 A JP 2001144392A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- wiring
- layer
- nickel
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Chemically Coating (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Abstract
(57)【要約】
【課題】配線層表面に被着されたニッケルめっき層が磁
性を有しているため、配線層を高周波信号が伝播した
際、高周波信号に大きな損失が生じる。 【解決手段】絶縁基体１と、該絶縁基体１の表面に被着
形成された配線層２とから成る配線基板であって、前記
配線層２の表面にニッケル−リンのアモルファス合金か
ら成るニッケルめっき層６と金めっき層７が順次被着さ
れている。
性を有しているため、配線層を高周波信号が伝播した
際、高周波信号に大きな損失が生じる。 【解決手段】絶縁基体１と、該絶縁基体１の表面に被着
形成された配線層２とから成る配線基板であって、前記
配線層２の表面にニッケル−リンのアモルファス合金か
ら成るニッケルめっき層６と金めっき層７が順次被着さ
れている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子や容量
素子、抵抗器等の電子部品が搭載される配線基板に関す
るものである。
素子、抵抗器等の電子部品が搭載される配線基板に関す
るものである。
【０００２】
【従来の技術】従来、半導体素子や容量素子、抵抗器等
の電子部品が搭載される配線基板は、一般に、酸化アル
ミニウム質焼結体やガラスセラミックス焼結体から成る
絶縁基体と、該絶縁基体の上面から下面にかけて形成さ
れたタングステン、モリブデン、銅等の金属材料から成
る複数個の配線層とから構成されており、絶縁基体の上
面に半導体素子や容量素子、抵抗器等の電子部品を搭載
するとともに該電子部品の各電極を配線層に錫―鉛半田
等の低融点ロウ材を介して電気的に接続するようになっ
ている。
の電子部品が搭載される配線基板は、一般に、酸化アル
ミニウム質焼結体やガラスセラミックス焼結体から成る
絶縁基体と、該絶縁基体の上面から下面にかけて形成さ
れたタングステン、モリブデン、銅等の金属材料から成
る複数個の配線層とから構成されており、絶縁基体の上
面に半導体素子や容量素子、抵抗器等の電子部品を搭載
するとともに該電子部品の各電極を配線層に錫―鉛半田
等の低融点ロウ材を介して電気的に接続するようになっ
ている。
【０００３】かかる配線基板は、絶縁基体の下面に導出
されている配線層の一部を外部電気回路基板の配線導体
に低融点ロウ材を介し接続することによって外部電気回
路基板上に実装され、同時に配線基板に搭載されている
電子部品の各電極が所定の外部電気回路に電気的に接続
されることとなる。
されている配線層の一部を外部電気回路基板の配線導体
に低融点ロウ材を介し接続することによって外部電気回
路基板上に実装され、同時に配線基板に搭載されている
電子部品の各電極が所定の外部電気回路に電気的に接続
されることとなる。
【０００４】また、前記配線基板は配線層の露出表面に
ニッケルめっき層と金めっき層が順次被着されており、
該ニッケルめっき層は配線層と金めっき層とを強固に接
合するとともに配線層が酸化するのを有効に防止する作
用をなし、また金めっき層は配線層に対する低融点ロウ
材の接合を良好とするとともにニッケルめっき層が酸化
するのを有効に防止する作用をなしている。
ニッケルめっき層と金めっき層が順次被着されており、
該ニッケルめっき層は配線層と金めっき層とを強固に接
合するとともに配線層が酸化するのを有効に防止する作
用をなし、また金めっき層は配線層に対する低融点ロウ
材の接合を良好とするとともにニッケルめっき層が酸化
するのを有効に防止する作用をなしている。
【０００５】なお、前記ニッケルめっき層は一般に還元
剤として次亜リン酸塩を使用したニッケルめっき液を用
いることによって配線層の表面に被着形成されており、
そのため形成されたニッケルめっき層はリン（Ｐ）が５
重量％程度含有されたニッケル−リンの多結晶構造とな
っている。
剤として次亜リン酸塩を使用したニッケルめっき液を用
いることによって配線層の表面に被着形成されており、
そのため形成されたニッケルめっき層はリン（Ｐ）が５
重量％程度含有されたニッケル−リンの多結晶構造とな
っている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の配線基板では、配線層の表面にニッケル−リンの多
結晶構造を有するニッケルめっき層が被着されており、
該ニッケル−リンの多結晶構造を有するニッケルめっき
層は磁性を有していることから、配線基板にミリ波帯、
マイクロ波帯の高周波信号を使用する半導体素子を搭載
させ、配線層に高周波信号を伝播させた場合、前記磁性
に起因する表皮抵抗の増加により高周波信号に大きな損
失が発生し、半導体素子に高周波信号を正確に入力する
のができなくなって半導体素子を常に正確に作動させる
ことができないという欠点を有していた。
来の配線基板では、配線層の表面にニッケル−リンの多
結晶構造を有するニッケルめっき層が被着されており、
該ニッケル−リンの多結晶構造を有するニッケルめっき
層は磁性を有していることから、配線基板にミリ波帯、
マイクロ波帯の高周波信号を使用する半導体素子を搭載
させ、配線層に高周波信号を伝播させた場合、前記磁性
に起因する表皮抵抗の増加により高周波信号に大きな損
失が発生し、半導体素子に高周波信号を正確に入力する
のができなくなって半導体素子を常に正確に作動させる
ことができないという欠点を有していた。
【０００７】本発明は上記欠点に鑑み案出されたもの
で、その目的は配線層に高周波信号を伝播させた際、配
線層で高周波信号に大きな損失が発生するのを有効に防
止し、配線層を介して半導体素子に高周波信号を確実に
入力して半導体素子を常に正確に作動させることができ
る配線基板を提供することにある。
で、その目的は配線層に高周波信号を伝播させた際、配
線層で高周波信号に大きな損失が発生するのを有効に防
止し、配線層を介して半導体素子に高周波信号を確実に
入力して半導体素子を常に正確に作動させることができ
る配線基板を提供することにある。
【０００８】
【課題を解決するための手段】本発明の配線基板は、絶
縁基体と、該絶縁基体の表面に被着形成された配線層と
から成る配線基板であって、前記配線層の表面にニッケ
ル−リンのアモルファス合金から成るニッケルめっき層
と金めっき層を順次被着させたことを特徴とするもので
ある。
縁基体と、該絶縁基体の表面に被着形成された配線層と
から成る配線基板であって、前記配線層の表面にニッケ
ル−リンのアモルファス合金から成るニッケルめっき層
と金めっき層を順次被着させたことを特徴とするもので
ある。
【０００９】また本発明の配線基板は、前記ニッケルめ
っき層のリンの含有率が８．０乃至１５．０重量％であ
ることを特徴とするものである。
っき層のリンの含有率が８．０乃至１５．０重量％であ
ることを特徴とするものである。
【００１０】本発明の配線基板は、配線層の表面にニッ
ケル−リンのアモルファス合金から成るニッケルめっき
層と金めっき層を被着させたものであり、ニッケル−リ
ンのアモルファス合金から成るニッケルめっき層は非磁
性であることから、配線基板にミリ波帯、マイクロ波帯
の高周波信号を使用する半導体素子を搭載させ、配線層
に高周波信号を伝播させたとしても高周波信号に大きな
損失が発生することはなく、その結果、半導体素子に高
周波信号を正確に入力することが可能となるとともに半
導体素子を常に正確に作動させることができる。
ケル−リンのアモルファス合金から成るニッケルめっき
層と金めっき層を被着させたものであり、ニッケル−リ
ンのアモルファス合金から成るニッケルめっき層は非磁
性であることから、配線基板にミリ波帯、マイクロ波帯
の高周波信号を使用する半導体素子を搭載させ、配線層
に高周波信号を伝播させたとしても高周波信号に大きな
損失が発生することはなく、その結果、半導体素子に高
周波信号を正確に入力することが可能となるとともに半
導体素子を常に正確に作動させることができる。
【００１１】
【発明の実施の形態】次に本発明を添付図面に示す実施
例に基づいて詳細に説明する。図１は、本発明の配線基
板を使用した半導体素子収納用パッケージの一実施例を
示し、１は絶縁基体、２は配線層である。この絶縁基体
1と配線層２とで半導体素子３を搭載する配線基板４が
構成される。
例に基づいて詳細に説明する。図１は、本発明の配線基
板を使用した半導体素子収納用パッケージの一実施例を
示し、１は絶縁基体、２は配線層である。この絶縁基体
1と配線層２とで半導体素子３を搭載する配線基板４が
構成される。
【００１２】前記絶縁基体1は、例えば、ガラスセラミ
ックス焼結体、酸化アルミニウム質焼結体、ムライト質
焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体
等の電気絶縁材料から成り、その上面に半導体素子３を
搭載する搭載部１ａを有し、該搭載部１ａ表面には半導
体素子３がガラスや樹脂、ロウ材等の接着剤を介して接
着固定される。
ックス焼結体、酸化アルミニウム質焼結体、ムライト質
焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体
等の電気絶縁材料から成り、その上面に半導体素子３を
搭載する搭載部１ａを有し、該搭載部１ａ表面には半導
体素子３がガラスや樹脂、ロウ材等の接着剤を介して接
着固定される。
【００１３】前記絶縁基体１は、例えば、ガラスセラミ
ックス焼結体から成る場合には、酸化マグネシウム、酸
化アルミニウム、酸化珪素、酸化亜鉛、酸化ホウ素等の
原料粉末に適当な有機バインダ・溶剤を添加混合して泥
漿状となすことによって複数枚のガラスセラミックグリ
ーンシートを得、しかる後、所定のガラスセラミックグ
リーンシートの各々に適当な打ち抜き加工を施すととも
にこれらを積層し、約１０００℃で焼成することによっ
て製作される。
ックス焼結体から成る場合には、酸化マグネシウム、酸
化アルミニウム、酸化珪素、酸化亜鉛、酸化ホウ素等の
原料粉末に適当な有機バインダ・溶剤を添加混合して泥
漿状となすことによって複数枚のガラスセラミックグリ
ーンシートを得、しかる後、所定のガラスセラミックグ
リーンシートの各々に適当な打ち抜き加工を施すととも
にこれらを積層し、約１０００℃で焼成することによっ
て製作される。
【００１４】また前記絶縁基体１は、搭載部１ａ周辺か
ら上面外周部にかけて複数個の配線層２が被着形成され
ており、該配線層２の搭載部１ａ周辺部位には半導体素
子３の電極がボンディングワイヤ５を介して電気的に接
続され、また絶縁基体１の上面外周部に導出された部位
は外部電気回路の配線導体に低融点ロウ材等の導電性接
続材を介して接続される。
ら上面外周部にかけて複数個の配線層２が被着形成され
ており、該配線層２の搭載部１ａ周辺部位には半導体素
子３の電極がボンディングワイヤ５を介して電気的に接
続され、また絶縁基体１の上面外周部に導出された部位
は外部電気回路の配線導体に低融点ロウ材等の導電性接
続材を介して接続される。
【００１５】前記配線層２は、銅、銀等の非磁性の金属
粉末から成り、銅、銀等の金属粉末に適当な有機バイン
ダや溶剤を添加混合して得た金属ペーストを絶縁基体１
となるガラスセラミックグリーンシートに予め従来周知
のスクリーン印刷法により印刷塗布しておくことによっ
て、絶縁基体１の搭載部１ａ周辺から外周部にかけて被
着される。
粉末から成り、銅、銀等の金属粉末に適当な有機バイン
ダや溶剤を添加混合して得た金属ペーストを絶縁基体１
となるガラスセラミックグリーンシートに予め従来周知
のスクリーン印刷法により印刷塗布しておくことによっ
て、絶縁基体１の搭載部１ａ周辺から外周部にかけて被
着される。
【００１６】更に、前記配線層２の表面には、図２に示
すようにニッケル−リンのアモルファス合金から成るニ
ッケルめっき層６と金めっき層７とが順次被着されてい
る。
すようにニッケル−リンのアモルファス合金から成るニ
ッケルめっき層６と金めっき層７とが順次被着されてい
る。
【００１７】前記ニッケルめっき層６は、配線層２およ
び金めっき層７のいずれとも密着性が良好であることか
ら、配線層２に金めっき層７を強固に被着させる下地め
っき層として作用する。
び金めっき層７のいずれとも密着性が良好であることか
ら、配線層２に金めっき層７を強固に被着させる下地め
っき層として作用する。
【００１８】前記ニッケルめっき層６は、ニッケル−リ
ンのアモルファス合金により形成されており、該ニッケ
ル−リンアモルファス合金は非磁性であることから、配
線基板４に搭載された半導体素子３がミリ波帯、マイク
ロ波帯の高周波信号を使用し、配線層２に高周波信号が
伝播されたとしても、この高周波信号に大きな損失が生
じることはなく、半導体素子３に高周波信号が確実に入
力されて半導体素子３を正確に作動させることができ
る。
ンのアモルファス合金により形成されており、該ニッケ
ル−リンアモルファス合金は非磁性であることから、配
線基板４に搭載された半導体素子３がミリ波帯、マイク
ロ波帯の高周波信号を使用し、配線層２に高周波信号が
伝播されたとしても、この高周波信号に大きな損失が生
じることはなく、半導体素子３に高周波信号が確実に入
力されて半導体素子３を正確に作動させることができ
る。
【００１９】前記ニッケル−リンアモルファス合金から
成るニッケルめっき層６は、ニッケルにリンを従来より
多い８．０乃至１５．０重量％含有させることによって
形成され、具体的には、クエン酸ナトリウム、コハク酸
ナトリウム、リンゴ酸ナトリウム等の有機酸と硫酸ニッ
ケル８０〜２５０グラム／リットルと次亜リン酸ナトリ
ウム２００〜４００グラム／リットル（従来の倍以上）
から成る無電解めっき浴を準備するとともに該無電解め
っき浴の浴温を８０〜９５℃にし、浴中に配線基板４を
所定時間浸漬しておくことにより所定厚みに配線層２の
露出表面に被着形成される。
成るニッケルめっき層６は、ニッケルにリンを従来より
多い８．０乃至１５．０重量％含有させることによって
形成され、具体的には、クエン酸ナトリウム、コハク酸
ナトリウム、リンゴ酸ナトリウム等の有機酸と硫酸ニッ
ケル８０〜２５０グラム／リットルと次亜リン酸ナトリ
ウム２００〜４００グラム／リットル（従来の倍以上）
から成る無電解めっき浴を準備するとともに該無電解め
っき浴の浴温を８０〜９５℃にし、浴中に配線基板４を
所定時間浸漬しておくことにより所定厚みに配線層２の
露出表面に被着形成される。
【００２０】なお、前記ニッケルめっき層６はその内部
に含有されるリンの量が８重量％未満であるとニッケル
めっき層６が磁性を有し、配線層２を伝播する高周波信
号に大きな損失を招来させてしまい、また１５重量％を
超えるとニッケルめっき層６を形成する際、リンが単独
に、優先的に析出してニッケル−リンのアモルファス合
金を形成することができなくなる。従って、前記ニッケ
ル−リンのアモルファス合金から成るニッケルめっき層
６は内部に含有されるリンの量が８〜１５重量％の範囲
に特定され、好適には１０〜１５重量％の範囲がよい。
に含有されるリンの量が８重量％未満であるとニッケル
めっき層６が磁性を有し、配線層２を伝播する高周波信
号に大きな損失を招来させてしまい、また１５重量％を
超えるとニッケルめっき層６を形成する際、リンが単独
に、優先的に析出してニッケル−リンのアモルファス合
金を形成することができなくなる。従って、前記ニッケ
ル−リンのアモルファス合金から成るニッケルめっき層
６は内部に含有されるリンの量が８〜１５重量％の範囲
に特定され、好適には１０〜１５重量％の範囲がよい。
【００２１】また、前記配線層２の表面に被着されるニ
ッケルめっき層６は、その厚みが１μｍ未満であると配
線層２の表面をニッケルめっき層６で完全に被覆するこ
とができず、金めっき層７の配線層２に対する被着強度
が小さくなる傾向があり、また８μｍを超えるとニッケ
ルめっき層６を形成する際に発生する応力によって配線
層２に対するニッケルめっき層６の被着強度が低下し、
ニッケルめっき層２が配線層２より剥離してしまう危険
性がある。従って、前記ニッケルめっき層６は、その厚
さを１μｍ〜８μｍの範囲としておくことが好ましい。
ッケルめっき層６は、その厚みが１μｍ未満であると配
線層２の表面をニッケルめっき層６で完全に被覆するこ
とができず、金めっき層７の配線層２に対する被着強度
が小さくなる傾向があり、また８μｍを超えるとニッケ
ルめっき層６を形成する際に発生する応力によって配線
層２に対するニッケルめっき層６の被着強度が低下し、
ニッケルめっき層２が配線層２より剥離してしまう危険
性がある。従って、前記ニッケルめっき層６は、その厚
さを１μｍ〜８μｍの範囲としておくことが好ましい。
【００２２】更に前記ニッケルめっき層６の表面には金
めっき層７が被着形成されており、該金めっき層７は、
配線層２およびニッケルめっき層６の酸化腐食を防止す
るとともに、配線層２における低融点ロウ材の濡れ性や
ボンディングワイヤの接合性を良好とする作用をなし、
同時に配線層２に高周波信号を伝播させる際の主導体と
して作用する。
めっき層７が被着形成されており、該金めっき層７は、
配線層２およびニッケルめっき層６の酸化腐食を防止す
るとともに、配線層２における低融点ロウ材の濡れ性や
ボンディングワイヤの接合性を良好とする作用をなし、
同時に配線層２に高周波信号を伝播させる際の主導体と
して作用する。
【００２３】前記金めっき層７は、例えば、金化合物で
あるシアン化金カリウムおよび錯化剤であるエチレンジ
アミン四酢酸を主成分とし、シアン化カリウム、リン酸
二水素カリウム等を添加して成る置換型の金めっき液
と、金化合物であるシアン化金カリウムおよび還元剤で
ある水素化ホウ素ナトリウムとを主成分とする還元型の
金めっき液とを準備し、これに前記ニッケルめっき層６
を被着させた配線層２の露出面を前記置換型の金めっき
液、還元型の金めっき液の順に所定時間浸漬させること
によって、ニッケルめっき層６上に所定厚みに被着され
る。
あるシアン化金カリウムおよび錯化剤であるエチレンジ
アミン四酢酸を主成分とし、シアン化カリウム、リン酸
二水素カリウム等を添加して成る置換型の金めっき液
と、金化合物であるシアン化金カリウムおよび還元剤で
ある水素化ホウ素ナトリウムとを主成分とする還元型の
金めっき液とを準備し、これに前記ニッケルめっき層６
を被着させた配線層２の露出面を前記置換型の金めっき
液、還元型の金めっき液の順に所定時間浸漬させること
によって、ニッケルめっき層６上に所定厚みに被着され
る。
【００２４】前記金めっき層７は、その厚さが１μｍ未
満となると、配線層２の電気抵抗が増大し、高周波信号
を伝播させたときの損失が大きくなったり、配線層２へ
のボンディングワイヤ５の接合性が低くなったりするお
それがある。従って、前記金めっき層７は、その厚さを
１μｍ以上としておくことが好ましく、経済性を考慮す
れば１μｍ〜３μｍの範囲としておくことが好ましい。
満となると、配線層２の電気抵抗が増大し、高周波信号
を伝播させたときの損失が大きくなったり、配線層２へ
のボンディングワイヤ５の接合性が低くなったりするお
それがある。従って、前記金めっき層７は、その厚さを
１μｍ以上としておくことが好ましく、経済性を考慮す
れば１μｍ〜３μｍの範囲としておくことが好ましい。
【００２５】かくして本発明の配線基板によれば、絶縁
基体１の半導体素子搭載部１ａ上に半導体素子３をガラ
スや樹脂、ロウ材等の接着剤を介して接着固定するとと
もにこの半導体素子３の各電極を配線層２にボンディン
グワイヤ５を介して電気的に接続し、しかる後、絶縁基
体１の上面に金属やセラミックスから成る椀状の蓋体８
をガラスや樹脂、ロウ材等の封止材を介して接合させ、
絶縁基体１と蓋体８とから成る容器内部に半導体素子３
を気密に収容することによって製品としての半導体装置
が完成する。
基体１の半導体素子搭載部１ａ上に半導体素子３をガラ
スや樹脂、ロウ材等の接着剤を介して接着固定するとと
もにこの半導体素子３の各電極を配線層２にボンディン
グワイヤ５を介して電気的に接続し、しかる後、絶縁基
体１の上面に金属やセラミックスから成る椀状の蓋体８
をガラスや樹脂、ロウ材等の封止材を介して接合させ、
絶縁基体１と蓋体８とから成る容器内部に半導体素子３
を気密に収容することによって製品としての半導体装置
が完成する。
【００２６】なお、本発明の配線基板は上述の実施の形
態に限定されるものではなく、本発明の要旨を逸脱しな
い範囲であれば種々の変更は可能であり、例えば、上述
の実施例では本発明の配線基板を半導体素子を収容する
半導体素子収納用パッケージに適用した場合を例に挙げ
て説明したが、これを高周波半導体素子が搭載される混
成集積回路基板に適用した場合であってもよい。
態に限定されるものではなく、本発明の要旨を逸脱しな
い範囲であれば種々の変更は可能であり、例えば、上述
の実施例では本発明の配線基板を半導体素子を収容する
半導体素子収納用パッケージに適用した場合を例に挙げ
て説明したが、これを高周波半導体素子が搭載される混
成集積回路基板に適用した場合であってもよい。
【００２７】
【発明の効果】本発明の配線基板は、配線層の表面にニ
ッケル−リンのアモルファス合金から成るニッケルめっ
き層と金めっき層を被着させたものであり、ニッケル−
リンのアモルファス合金から成るニッケルめっき層は非
磁性であることから、配線基板にミリ波帯、マイクロ波
帯の高周波信号を使用する半導体素子を搭載させ、配線
層に高周波信号を伝播させたしても高周波信号に大きな
損失が発生することはなく、その結果、半導体素子に高
周波信号を正確に入力することが可能となるとともに半
導体素子を常に正確に作動させることができる。
ッケル−リンのアモルファス合金から成るニッケルめっ
き層と金めっき層を被着させたものであり、ニッケル−
リンのアモルファス合金から成るニッケルめっき層は非
磁性であることから、配線基板にミリ波帯、マイクロ波
帯の高周波信号を使用する半導体素子を搭載させ、配線
層に高周波信号を伝播させたしても高周波信号に大きな
損失が発生することはなく、その結果、半導体素子に高
周波信号を正確に入力することが可能となるとともに半
導体素子を常に正確に作動させることができる。
【図１】本発明の配線基板を半導体素子収納用パッケー
ジに適用した場合の一実施例を示す断面図である。
ジに適用した場合の一実施例を示す断面図である。
【図２】図１に示す配線基板の要部拡大断面図である。
１・・・・絶縁基体 １ａ・・・半導体素子搭載部 ２・・・・配線層 ３・・・・半導体素子 ４・・・・配線基板 ５・・・・ボンディングワイヤ ６・・・・ニッケルめっき層 ７・・・・金めっき層 ８・・・・蓋体
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4E351 AA07 BB01 BB23 BB24 BB31 BB33 BB35 CC06 CC12 DD06 DD19 DD21 GG07 4K022 AA02 AA42 BA03 BA14 BA16 BA32 DA01 4K044 AA06 AB10 BA06 BA08 BB03 BB17 BC14 CA15
Claims (2)
- 【請求項１】絶縁基体と、該絶縁基体の表面に被着形成
された配線層とから成る配線基板であって、前記配線層
の表面にニッケル−リンのアモルファス合金から成るニ
ッケルめっき層と金めっき層が順次被着されていること
を特徴とする配線基板。 - 【請求項２】前記ニッケルめっき層のリンの含有率が
８．０乃至１５．０重量％であることを特徴とする請求
項１に記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32735299A JP2001144392A (ja) | 1999-11-17 | 1999-11-17 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32735299A JP2001144392A (ja) | 1999-11-17 | 1999-11-17 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144392A true JP2001144392A (ja) | 2001-05-25 |
Family
ID=18198195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32735299A Pending JP2001144392A (ja) | 1999-11-17 | 1999-11-17 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144392A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286323A (ja) * | 2004-03-05 | 2005-10-13 | Ngk Spark Plug Co Ltd | 配線基板、半田部材付き配線基板及び配線基板の製造方法 |
| JP2010040679A (ja) * | 2008-08-01 | 2010-02-18 | Kyushu Hitachi Maxell Ltd | 半導体装置とその製造方法 |
| JP2014135509A (ja) * | 2014-03-19 | 2014-07-24 | Hitachi Maxell Ltd | 半導体装置用の中間成形品及び半導体装置 |
| WO2018097017A1 (ja) | 2016-11-25 | 2018-05-31 | 古河電気工業株式会社 | 伝送路 |
-
1999
- 1999-11-17 JP JP32735299A patent/JP2001144392A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286323A (ja) * | 2004-03-05 | 2005-10-13 | Ngk Spark Plug Co Ltd | 配線基板、半田部材付き配線基板及び配線基板の製造方法 |
| JP2010040679A (ja) * | 2008-08-01 | 2010-02-18 | Kyushu Hitachi Maxell Ltd | 半導体装置とその製造方法 |
| JP2014135509A (ja) * | 2014-03-19 | 2014-07-24 | Hitachi Maxell Ltd | 半導体装置用の中間成形品及び半導体装置 |
| WO2018097017A1 (ja) | 2016-11-25 | 2018-05-31 | 古河電気工業株式会社 | 伝送路 |
| EP3534456A4 (en) * | 2016-11-25 | 2020-05-20 | Furukawa Electric Co., Ltd. | TRANSMISSION LINE |
| US11575190B2 (en) | 2016-11-25 | 2023-02-07 | Furukawa Electric Co., Ltd. | Transmission path for transmitting high-frequency signals greater than 14ghz, where the transmission path includes a nickel-phosphorous layer with phosphorous concentrations between 0 mass% to 8 mass% |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002356781A (ja) | 配線基板及びその製造方法 | |
| JP2001144392A (ja) | 配線基板 | |
| JP3495773B2 (ja) | 回路基板 | |
| JP2001168483A (ja) | 配線基板 | |
| JP4683768B2 (ja) | 配線基板 | |
| JP3420469B2 (ja) | 配線基板 | |
| JP2001148561A (ja) | 配線基板の製造方法 | |
| JP3287992B2 (ja) | 半導体素子収納用パッケージ | |
| JP3898482B2 (ja) | 配線基板 | |
| JP3740407B2 (ja) | 配線基板 | |
| JP3645744B2 (ja) | セラミック配線基板 | |
| JP3323071B2 (ja) | 半導体素子収納用パッケージ | |
| JP4109391B2 (ja) | 配線基板 | |
| JP2003100952A (ja) | 配線基板 | |
| JP3311952B2 (ja) | 配線基板 | |
| JP3583018B2 (ja) | セラミック配線基板 | |
| JP2001339014A (ja) | 配線基板 | |
| JPH09289261A (ja) | 電子部品収納用パッケージ | |
| JP3854177B2 (ja) | 半導体素子搭載用配線基板およびその製造方法 | |
| JP2002110838A (ja) | 配線基板 | |
| JP2000244087A (ja) | 配線基板 | |
| JPH05327154A (ja) | 配線基板 | |
| JP2001339141A (ja) | 配線基板 | |
| JPH06310647A (ja) | リード付き電子部品 | |
| JP2003008190A (ja) | 配線基板 |