JP3311952B2 - 配線基板 - Google Patents

配線基板

Info

Publication number
JP3311952B2
JP3311952B2 JP34826596A JP34826596A JP3311952B2 JP 3311952 B2 JP3311952 B2 JP 3311952B2 JP 34826596 A JP34826596 A JP 34826596A JP 34826596 A JP34826596 A JP 34826596A JP 3311952 B2 JP3311952 B2 JP 3311952B2
Authority
JP
Japan
Prior art keywords
layer
plating layer
metallized wiring
wiring layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34826596A
Other languages
English (en)
Other versions
JPH10189826A (ja
Inventor
義道 桑田
博司 土岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP34826596A priority Critical patent/JP3311952B2/ja
Publication of JPH10189826A publication Critical patent/JPH10189826A/ja
Application granted granted Critical
Publication of JP3311952B2 publication Critical patent/JP3311952B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子を収容す
る半導体素子収納用パッケージに使用される配線基板に
関し、より詳細には高周波用半導体素子を収容するのに
好適な半導体素子収納用パッケージに使用される配線基
板に関するものである。
【0002】
【従来の技術】従来、配線基板、例えば半導体素子を収
容するための半導体素子収納用パッケージに使用される
配線基板は、一般に酸化アルミニウム質焼結体から成
り、上面に半導体素子を収容するための凹部が形成され
た絶縁基体と、凹部周辺から絶縁基体の下面に導出する
タングステンやモリブデン・マンガン等の高融点金属粉
末から成るメタライズ配線層とから構成されており、絶
縁基体の凹部底面に半導体素子をガラスや樹脂・ロウ材
等の接着剤を介して接着固定するとともに半導体素子の
各電極をメタライズ配線層にボンディングワイヤを介し
て電気的に接続し、しかる後、絶縁基体上面に金属から
成る蓋体を接合し、絶縁基体と蓋体とから成る容器内部
に半導体素子を気密に封止することによって製品として
の半導体装置となり、この半導体装置は前記メタライズ
配線層で絶縁基体下面に導出した部位を外部電気回路基
板の配線導体に半田等を介して接続することにより内部
に収容する半導体素子が外部電気回路に接続されること
となる。
【0003】かかる従来の配線基板は、タングステン等
の高融点金属粉末から成るメタライズ配線層が酸化腐蝕
することを防止するとともにメタライズ配線層とボンデ
ィングワイヤとの接続及びメタライズ配線層と外部電気
回路基板の配線導体との接続を良好とするために、メタ
ライズ配線層の露出表面に耐食性に優れ且つボンディン
グワイヤや半田との接合性に優れる金めっき層が鍍着さ
れている。
【0004】しかし、タングステン等の高融点金属粉末
から成るメタライズ配線層と金めっき層とは直接には強
固に密着しにくく、メタライズ配線層に金めっき層を直
接鍍着させると金めっき層にわずかな外力が印加された
だけで金めっき層がメタライズ配線層から容易に剥離し
てしまい、メタライズ配線層の酸化腐食を有効に防止で
きなくなってしまうとともにメタライズ配線層とボンデ
ィングワイヤ並びにメタライズ配線層と外部電気回路基
板の配線導体とを強固に接続することができなくなって
しまう。
【0005】そこで、従来はメタライズ配線層を構成す
るタングステン等の高融点金属粉末と金めっき層の両方
に強固に密着するニッケルから成る下地めっき層をメタ
ライズ配線層表面に鍍着させ、このニッケルから成る下
地めっき層上に金めっき層を鍍着させていた。このよう
にタングステン等の高融点金属粉末から成るメタライズ
配線層の表面にニッケルから成る下地金属めっき層を鍍
着させるとともにこのニッケルから成る下地金属めっき
層の上に金めっき層を鍍着させると、ニッケルから成る
下地めっき層がメタライズ配線層と金めっき層の両方に
強固に密着することから金めっき層に外力が印加されて
も金めっき層がメタライズ配線層から剥がれることはな
く、メタライズ配線層の酸化腐食を極めて良好に防止す
ることができるとともにメタライズ配線層とボンディン
グワイヤ並びにメタライズ配線層と外部電気回路基板の
配線導体を強固に接続することが可能となる。
【0006】
【発明が解決しようとする課題】しかしながら、この従
来の配線基板によれば、メタライズ配線層に鍍着された
ニッケルから成る下地めっき層が磁性を有していること
から、このニッケルから成る下地めっき層が鍍着された
メタライズ配線層のインダクタンスが大きなものとなる
ため、高周波半導体素子等の高速作動する半導体素子を
搭載してメタライズ配線層を介して高速の信号すなわち
高周波信号を出し入れすると、メタライズ配線層の大き
なインダクタンスに起因して信号の波形が乱れてしま
い、その結果、搭載する半導体素子を正常に作動させる
ことが不可能となってしまうという欠点を有していた。
【0007】
【課題を解決するための手段】本発明の配線基板は、半
導体素子を搭載する絶縁基体に半導体素子を外部電気回
路に接続するための高融点金属メタライズ配線層を被着
形成して成るとともに該高融点金属メタライズ配線層表
面に下地金属めっき層を介して金めっき層が鍍着されて
成る配線基板であって、前記下地金属めっき層が、それ
ぞれ加熱処理された二層の銅めっき層が積層されて成る
ことを特徴とするものである。
【0008】本発明の配線基板によれば、高融点金属メ
タライズ配線層表面に鍍着された銅から成る下地金属め
っき層が高融点金属メタライズ配線層と金めっき層との
両方に強固に密着することから、金めっき層が銅から成
る下地金属めっき層を介してメタライズ配線層に強固に
密着し、そのため金めっき層がメタライズ配線層から剥
がれることはない。また、銅から成る下地金属めっき層
は銅が非磁性体であることからこれが鍍着されたメタラ
イズ配線層のインダクタンスが大きなものとなることは
なく、従ってメタライズ配線層によって高速の信号を正
確に伝搬させることができる。
【0009】さらに、本発明の半導体素子収納用パッケ
ージによれば、銅から成る下地金属めっき層がそれぞれ
加熱処理された二層の銅めっき層が積層されて成ること
から、一層目の銅めっき層が加熱処理によって緻密化す
るとともに高融点金属メタライズ配線層表面にトラップ
されていた水分等がこの一層目の銅めっき層の結晶欠陥
を介して外部に除去されることにより銅から成る下地金
属めっき層と高融点金属メタライズ配線層との密着が極
めて強固なものとなる。また、二層目の銅めっき層が加
熱処理によって一層目の銅めっき層の結晶欠陥を埋める
とともにこの二層目の銅めっき層の結晶が緻密化するこ
とにより、銅から成る下地金属めっき層の表面に金めっ
き層を強固に密着させることができるとともに、銅から
成る下地金属めっき層に含有される銅が金めっき層に拡
散することを有効に防止することができるため金めっき
層が酸化腐食したりワイヤボンディング性が低下したり
することがない。
【0010】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。
【0011】図1は本発明の配線基板を半導体素子を収
容する半導体素子収納用パッケージに適用した場合の実
施の形態の一例を示す断面図であり、1は絶縁基体、2
は高融点金属メタライズ配線層である。この絶縁基体1
と高融点金属メタライズ配線層2とで半導体素子3を搭
載する配線基板4が構成される。
【0012】絶縁基体1は、例えば酸化アルミニウム質
焼結体・窒化アルミニウム質焼結体・ムライト質焼結体
・炭化珪素質焼結体・ガラスセラミック焼結体等の電気
絶縁材料から成り、その上面に半導体素子3を搭載収容
するための凹部1aを有し、凹部1a底面には半導体素
子3がガラスや樹脂・ロウ材等の接着剤を介して接着固
定される。
【0013】絶縁基体1は、例えば酸化アルミニウム質
焼結体から成る場合、酸化アルミニウム・酸化珪素・酸
化カルシウム・酸化マグネシウム等の原料粉末に適当な
有機バインダ・溶剤を添加混合して泥漿状となすととも
にこれを従来周知のドクターブレード法等を採用してシ
ート状となすことによって複数枚のセラミックグリーン
シートを得、しかる後、所定のセラミックグリーンシー
トの各々に適当な打ち抜き加工を施すとともにこれらを
積層し、高温(約1600℃)で焼成することによって製作
される。
【0014】また絶縁基体1は、凹部1a周辺から下面
にかけて複数個の高融点金属メタライズ配線層2が被着
形成されており、これらメタライズ配線層2の凹部1a
周辺部位には半導体素子3の各電極がボンディングワイ
ヤ5を介して電気的に接続され、また絶縁基体1下面に
導出された部位は外部電気回路基板の配線導体に半田等
を介して電気的に接続される。
【0015】高融点金属メタライズ配線層2は、タング
ステンやモリブデン・マンガン等の高融点金属粉末から
成り、タングステン等の高融点金属粉末に適当な有機バ
インダや溶剤を添加混合して得た金属ペーストを絶縁基
体1となるセラミックグリーンシートに予め従来周知の
スクリーン印刷法により所定パターンに印刷塗布してお
くことによって、絶縁基体1の凹部1a周辺から下面に
かけて被着される。
【0016】また高融点金属メタライズ配線層2の表面
には、配線基板4の要部拡大断面図である図2に示すよ
うに、それぞれ加熱処理された二層の銅めっき層が積層
されて成る下地金属めっき層6及び金めっき層7が順次
鍍着されている。
【0017】この下地金属めっき層6は、この層6がタ
ングステン等の高融点金属から成るメタライズ配線層2
と金めっき層7との両方に極めて強固に密着することか
ら、金めっき層7をこの下地金属めっき層6を介して高
融点金属メタライズ配線層2に極めて強固に鍍着させる
ことができる。
【0018】更に下地金属めっき層6は、銅が非磁性体
であることから磁性に起因してメタライズ配線層のイン
ダクタンスを大きなものとすることはなく、従ってこの
下地金属めっき層6が鍍着された高融点金属メタライズ
配線層2により高速の信号を伝搬させることができる。
【0019】本発明の配線基板においてはこの下地金属
めっき層6がそれぞれ加熱処理された二層の銅めっき層
6a及び6bが積層されて成ることが特徴であり、これ
ら二層のうち高融点金属メタライズ配線層2の表面に被
着される一層目の銅めっき層6aは、銅から成る下地金
属めっき層6と高融点金属メタライズ配線層2とを強固
に密着させるためのものであり、加熱処理により一層目
の銅めっき層6aの結晶が高融点金属メタライズ配線層
2表面の微小な凹凸に沿って緻密化するとともに、高融
点金属メタライズ配線層2表面にトラップされている水
分等が一層目の銅めっき層6aの結晶欠陥を介して外部
に除去されることにより一層目の銅めっき層6aと高融
点金属メタライズ配線層2とが強固に密着することとな
る。
【0020】この一層目の銅めっき層6aの厚みが0.2
μm未満であると銅から成る下地金属めっき層6を高融
点金属メタライズ配線層2に強固に密着させることが困
難となる傾向にあり、他方、一層目の銅めっき層6aの
厚みが3μmを超えるとこの層6aの結晶欠陥がこの層
6a中に埋まってしまい、高融点金属メタライズ配線層
2表面にトラップされている水分等を結晶欠陥を介して
外部に除去することが困難となり、水分等が高融点金属
メタライズ配線層2と一層目の銅めっき層6aとの間で
気化膨張して一層目の銅めっき層6aに膨れを発生させ
てしまい易い傾向にある。
【0021】また、二層目の銅めっき層6bは、一層目
の銅めっき層6aの結晶欠陥を埋めるとともに銅から成
る下地金属めっき層6と金めっき層7とを強固に密着さ
せる作用を為し、加熱処理によりその結晶が緻密化し、
これにより銅から成る下地金属めっき層6の表面に金め
っき層7を強固に密着させることができるとともに銅か
ら成る下地金属めっき層6中に含有されている銅が金め
っき層7に拡散することを有効に防止することができ
る。
【0022】この二層目の銅めっき層6bは、その厚み
が0.3 μm未満では一層目の銅めっき層6aの結晶欠陥
を埋めることが困難となるとともに銅から成る下地金属
めっき層6と金めっき層7とを強固に密着させることが
困難となる傾向にあり、他方、この層6bと一層目の銅
めっき層6aとの合計の厚みが8μmを超えると銅から
成る下地金属めっき層6の成膜に伴う内部応力が大きな
ものとなって銅から成る下地金属めっき層6が高融点金
属メタライズ配線層2から剥離し易いものとなる傾向に
ある。
【0023】尚、下地金属めっき層6は、その厚みが0.
5 μm未満ではこの層6を介して金めっき層7を高融点
金属メタライズ配線層2に強固に密着させることが困難
となる傾向にあり、他方、その厚みが8μmを超えると
下地金属めっき層6の成膜に伴う内部応力が大きなもの
となり、その応力により下地金属めっき層6が高融点金
属メタライズ配線層2から剥離し易いものとなる傾向に
ある。従って、下地金属めっき層6は、その厚みを0.5
〜8μmの範囲としておくことが好ましい。
【0024】また、それぞれ加熱処理された二層の銅め
っき層が積層されて成る下地金属めっき層6の各層は従
来周知の電解めっき法や無電解めっき法により鍍着さ
れ、高融点金属メタライズ配線層2の表面に一旦0.2 〜
3μmの厚みに第1層目の銅めっき層を鍍着させた後、
これを還元雰囲気中、約700 〜1000℃の温度で10〜60分
間加熱処理し、更にこの加熱処理した第1層目の銅めっ
き層の上に0.3 〜5μmの厚みに第2層目の銅めっき層
を鍍着させ、これを再度還元雰囲気中、600 〜1000℃の
温度で10〜60分間加熱処理すると、この二層の銅めっき
層が積層されて成る下地金属めっき層6と高融点金属メ
タライズ配線層2との密着が極めて強固なものとなると
ともに、下地金属めっき層6に含有される銅が金めっき
層7に拡散することを有効に防止することができるた
め、金めっき層が酸化腐食したりワイヤボンディング性
が低下したりすることがないものとなる。
【0025】従って、それぞれ加熱処理された二層の銅
めっき層が積層されて成る下地金属めっき層6は、高融
点金属メタライズ配線層2の表面に一旦0.2 〜3μmの
厚みに第1層目の銅めっき層を鍍着させた後、これを還
元雰囲気中、約700 〜1000℃の温度で10〜60分間加熱処
理し、更にこの加熱処理された第1層目の銅めっき層上
に0.3 〜5μmの厚みに第2層目の銅めっき層を鍍着さ
せ、これを再度還元雰囲気中、600 〜1000℃の温度で10
〜60分間加熱処理することが好ましい。
【0026】高融点金属メタライズ配線層2表面に下地
金属めっき層6を介して鍍着された金めっき層7は、こ
の層7を構成する金が耐食性に極めて優れるとともにボ
ンディングワイヤ5や半田との接続性に優れることか
ら、メタライズ配線層2の配線導体が酸化腐食するのを
良好に防止するとともにメタライズ配線層2とボンディ
ングワイヤ5との接続及びメタライズ配線層2と外部電
気回路基板の配線導体との接続を強固なものとなすこと
ができる。
【0027】また、金めっき層7は、下地金属めっき層
6とは強固に密着することから高融点金属メタライズ配
線層2に銅から成る下地金属めっき層6を介して強固に
鍍着され、その結果、金めっき層7に外力が印加されて
も金めっき層7がメタライズ配線層2から剥がれること
はなく、高融点金属メタライズ配線層2の酸化腐食を長
期間にわたり良好に防止することができるとともにメタ
ライズ配線層2とボンディングワイヤ5との接続及びメ
タライズ配線層2と外部電気回路基板の配線導体との接
続を常に強固なものとすることができる。
【0028】尚、金めっき層7は、その厚みが0.3 μm
未満では高融点金属メタライズ配線層2とボンディング
ワイヤ5とを強固に接続することが困難となるとともに
メタライズ配線層2が酸化腐食することを有効に防止す
ることが困難となる傾向にあり、他方、その厚みが3μ
mを超えると配線基板4が高価なものとなってしまうと
ともに、高融点金属メタライズ配線層2と外部電気回路
基板の配線導体とを半田を介して接続する際に半田に含
有される錫と金めっき層の金との間で脆弱な金−錫化合
物が多量に形成されるため、メタライズ配線層2と外部
電気回路基板の配線導体とを強固に接続することが困難
となる傾向にある。従って、金めっき層7の厚みは0.3
〜3μmの範囲としておくことが好ましい。
【0029】また金めっき層7は、従来周知の電解めっ
きや無電解めっき法により厚みが0.3 〜3μmとなるよ
うに鍍着すればよい。
【0030】かくして本発明の配線基板によれば、絶縁
基体1の凹部1a底面に半導体素子3をガラスや樹脂・
ロウ材等の接着剤を介して接着固定するとともにこの半
導体素子3の各電極を高融点金属メタライズ配線層2に
ボンディングワイヤ5を介して電気的に接続し、しかる
後、絶縁基体1の上面に金属やセラミックスから成る蓋
体8をガラスや樹脂・ロウ材等の封止材を介して接合さ
せ、絶縁基体1と蓋体8とから成る容器内部に半導体素
子3を気密に収容することによって製品としての半導体
装置が完成する。
【0031】尚、本発明の配線基板は上述の実施の形態
の例に限定されるものではなく、本発明の要旨を逸脱し
ない範囲であれば種々の変更は可能である。上述の実施
の形態の例では半導体素子を収容する半導体素子収納用
パッケージに適用したが、本発明の配線基板は、例えば
混成集積回路基板等の他の用途に使用される配線基板に
適用してもよいことはいうまでもない。
【0032】
【発明の効果】本発明の配線基板によれば、タングステ
ン等の高融点金属粉末から成るメタライズ配線層の表面
に、高融点金属から成るメタライズ配線層と金めっき層
との両方に強固に密着する、それぞれ加熱処理された二
層の銅めっき層が積層されて成る下地金属めっき層を介
して金めっき層が鍍着されていることから、金めっき層
が高融点金属メタライズ配線層から剥がれることはな
く、高融点金属メタライズ配線層の酸化腐食を極めて良
好に防止することができるとともにメタライズ配線層と
ボンディングワイヤ並びにメタライズ配線層と外部電気
回路基板の配線導体とを強固に接続することができる。
【0033】また本発明の配線基板によれば、下地金属
めっき層を構成する銅は非磁性体であることから、この
下地金属メッキ層が鍍着された高融点金属メタライズ配
線層のインダクタンスが磁性により大きなものとなるこ
とはなく、従って高速作動する半導体素子を搭載してこ
の半導体素子に高融点金属メタライズ配線層を介して高
速の信号を出し入れしても信号の波形が乱れることはな
く、半導体素子を正確に作動させることができる。
【0034】さらに本発明の配線基板によれば、下地金
属めっき層がそれぞれ加熱処理された二層の銅めっき層
が積層されて成ることから、下地金属めっき層と高融点
金属メタライズ配線層との密着が極めて強固なものとな
るとともに、下地金属めっき層に含有される銅が金めっ
き層に拡散することを有効に防止することができるた
め、金めっき層が酸化腐食したりワイヤボンディング性
が低下したりすることがない。
【図面の簡単な説明】
【図1】本発明の配線基板を半導体素子を収容する半導
体素子収納用パッケージに適用した場合の実施の形態の
一例を示す断面図である。
【図2】図1に示す配線基板の要部拡大断面図である。
【符号の説明】 1・・・・・絶縁基体 2・・・・・高融点金属メタライズ配線層 3・・・・・半導体素子 4・・・・・配線基板 6・・・・・下地金属めっき層 6a・・・・・一層目の銅めっき層 6b・・・・・二層目の銅めっき層 7・・・・・金めっき層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体素子を搭載する絶縁基体に半導体
    素子を外部電気回路に接続するための高融点金属メタラ
    イズ配線層を被着形成して成るとともに該高融点金属メ
    タライズ配線層表面に下地金属めっき層を介して金めっ
    き層が鍍着されて成る配線基板であって、前記下地金属
    めっき層が、それぞれ加熱処理された二層の銅めっき層
    が積層されて成ることを特徴とする配線基板。
JP34826596A 1996-12-26 1996-12-26 配線基板 Expired - Fee Related JP3311952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34826596A JP3311952B2 (ja) 1996-12-26 1996-12-26 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34826596A JP3311952B2 (ja) 1996-12-26 1996-12-26 配線基板

Publications (2)

Publication Number Publication Date
JPH10189826A JPH10189826A (ja) 1998-07-21
JP3311952B2 true JP3311952B2 (ja) 2002-08-05

Family

ID=18395874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34826596A Expired - Fee Related JP3311952B2 (ja) 1996-12-26 1996-12-26 配線基板

Country Status (1)

Country Link
JP (1) JP3311952B2 (ja)

Also Published As

Publication number Publication date
JPH10189826A (ja) 1998-07-21

Similar Documents

Publication Publication Date Title
JP3699609B2 (ja) 電子部品搭載用基板
JP2000340687A (ja) 半導体素子収納用パッケージ
JP3311952B2 (ja) 配線基板
JP3323071B2 (ja) 半導体素子収納用パッケージ
JP2750232B2 (ja) 電子部品収納用パッケージ
JP4683768B2 (ja) 配線基板
JP3287992B2 (ja) 半導体素子収納用パッケージ
JPH07202356A (ja) 回路基板
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP3464138B2 (ja) 電子部品収納用パッケージ
JP2962921B2 (ja) 半導体素子収納用パッケージの製造方法
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP2685159B2 (ja) 電子部品収納用パッケージ
JP2831182B2 (ja) 金の導電層を有する電子部品
JP3740407B2 (ja) 配線基板
JP4109391B2 (ja) 配線基板
JP3645744B2 (ja) セラミック配線基板
JP2710893B2 (ja) リード付き電子部品
JP3464136B2 (ja) 電子部品収納用パッケージ
JP3464137B2 (ja) 電子部品収納用パッケージ
JP3715836B2 (ja) 電子部品収納用容器およびその製造方法
JP2514911Y2 (ja) 半導体素子収納用パッケージ
JP3495247B2 (ja) 電子部品収納用容器
JP3583018B2 (ja) セラミック配線基板
JPH0888449A (ja) セラミック配線基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130524

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees