JP2001142452A - 画像信号解像度変換方法及び装置 - Google Patents
画像信号解像度変換方法及び装置Info
- Publication number
- JP2001142452A JP2001142452A JP32122299A JP32122299A JP2001142452A JP 2001142452 A JP2001142452 A JP 2001142452A JP 32122299 A JP32122299 A JP 32122299A JP 32122299 A JP32122299 A JP 32122299A JP 2001142452 A JP2001142452 A JP 2001142452A
- Authority
- JP
- Japan
- Prior art keywords
- resolution
- signal
- image signal
- period
- data enable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1407—General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 簡易なハードウェアのみで、ディジタル画像
信号を表示装置に適した解像度の信号に変換する。 【解決手段】 データイネーブル（ＤＥ）信号及びドッ
トクロック（ＤＣＬＫ）信号を伴うディジタル画像信号
について、ＤＥ信号がアクティブとなる期間内に発生す
るＤＣＬＫ信号のクロック数をカウントし、カウントさ
れたクロック数に基づいて、入力画像信号の解像度を判
定し、その解像度に基づいて、表示装置に適した解像度
を有する画像信号を形成するように入力画像信号の画素
密度を変換する。一つの垂直同期期間内に発生するＤＥ
信号のパルス数をカウントし、そのパルス数に基づいて
入力画像信号の解像度を判定してもよい。
信号を表示装置に適した解像度の信号に変換する。 【解決手段】 データイネーブル（ＤＥ）信号及びドッ
トクロック（ＤＣＬＫ）信号を伴うディジタル画像信号
について、ＤＥ信号がアクティブとなる期間内に発生す
るＤＣＬＫ信号のクロック数をカウントし、カウントさ
れたクロック数に基づいて、入力画像信号の解像度を判
定し、その解像度に基づいて、表示装置に適した解像度
を有する画像信号を形成するように入力画像信号の画素
密度を変換する。一つの垂直同期期間内に発生するＤＥ
信号のパルス数をカウントし、そのパルス数に基づいて
入力画像信号の解像度を判定してもよい。
Description
【０００１】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ等から出力されるディジタル画像信号を表示装置
に適した解像度の信号に変換する画像信号解像度変換方
法及び装置に関する。
ュータ等から出力されるディジタル画像信号を表示装置
に適した解像度の信号に変換する画像信号解像度変換方
法及び装置に関する。
【０００２】
【従来の技術】ＬＣＤ（液晶表示装置）パネルの解像度
は、物理的に固定されており、例えば、表示規格の一つ
であるＶＧＡ(Video Graphics Array)に準拠するパネル
の場合、横６４０、縦４８０のマトリックスになってい
るため、水平同期信号及び垂直同期信号による同期をと
って、一画面につき６４０×４８０のデータからなる画
像信号を送らなければ、正しい画像は得られない。ＸＧ
Ａ(Extended Graphics Array) のパネルにあっては、こ
のマトリックスが１０２４×７６８となる。
は、物理的に固定されており、例えば、表示規格の一つ
であるＶＧＡ(Video Graphics Array)に準拠するパネル
の場合、横６４０、縦４８０のマトリックスになってい
るため、水平同期信号及び垂直同期信号による同期をと
って、一画面につき６４０×４８０のデータからなる画
像信号を送らなければ、正しい画像は得られない。ＸＧ
Ａ(Extended Graphics Array) のパネルにあっては、こ
のマトリックスが１０２４×７６８となる。
【０００３】これら固定画素数のパネルに異なる画素数
の画像を表示させるためには、入力される画像データの
画素密度を変換してパネルに送る必要がある。例えば、
ＸＧＡのパネルにＶＧＡの画像データを表示させるため
には、画素密度を縦横ともに１．６倍に増大させる必要
がある。
の画像を表示させるためには、入力される画像データの
画素密度を変換してパネルに送る必要がある。例えば、
ＸＧＡのパネルにＶＧＡの画像データを表示させるため
には、画素密度を縦横ともに１．６倍に増大させる必要
がある。
【０００４】この画素密度変換の方法として最も簡単な
方法について、水平方向を例にとって説明すると、ＶＧ
ＡのデータをＸＧＡのデータに変換する場合であれば、
画素密度を１．６倍にする必要から、５個の画素データ
から８個の画素データを作成すればよい。すなわち、Ｄ
1 ，Ｄ2 ，Ｄ3 ，Ｄ4 ，Ｄ5 ，Ｄ6 ，…と続く入力デー
タから、Ｄ1 ，Ｄ1 ，Ｄ2 ，Ｄ2 ，Ｄ3 ，Ｄ4 ，Ｄ4 ，
Ｄ5 ，Ｄ6 ，Ｄ6 ，…というように、５個の画素データ
の内の３個の画素データについてそのコピーを付け加え
て出力すればよい。
方法について、水平方向を例にとって説明すると、ＶＧ
ＡのデータをＸＧＡのデータに変換する場合であれば、
画素密度を１．６倍にする必要から、５個の画素データ
から８個の画素データを作成すればよい。すなわち、Ｄ
1 ，Ｄ2 ，Ｄ3 ，Ｄ4 ，Ｄ5 ，Ｄ6 ，…と続く入力デー
タから、Ｄ1 ，Ｄ1 ，Ｄ2 ，Ｄ2 ，Ｄ3 ，Ｄ4 ，Ｄ4 ，
Ｄ5 ，Ｄ6 ，Ｄ6 ，…というように、５個の画素データ
の内の３個の画素データについてそのコピーを付け加え
て出力すればよい。
【０００５】ところで、入力される画像データがいかな
る解像度に関するものであるかが不明の場合には、画素
密度を変換する前に、予めその解像度を判定しなければ
ならない。従来のアナログＲＧＢ画像信号をＡ／Ｄ変換
しＬＣＤパネル等の表示装置に表示させる方式では、画
像信号に伴う水平同期信号及び垂直同期信号に基づき、
マイクロコンピュータ等が、画像信号の種類すなわち解
像度を調べ、その表示装置に最も適した解像度に変換す
べく、画素密度変換回路を制御している。
る解像度に関するものであるかが不明の場合には、画素
密度を変換する前に、予めその解像度を判定しなければ
ならない。従来のアナログＲＧＢ画像信号をＡ／Ｄ変換
しＬＣＤパネル等の表示装置に表示させる方式では、画
像信号に伴う水平同期信号及び垂直同期信号に基づき、
マイクロコンピュータ等が、画像信号の種類すなわち解
像度を調べ、その表示装置に最も適した解像度に変換す
べく、画素密度変換回路を制御している。
【０００６】アナログインタフェースでの解像度変換を
行うマイクロコンピュータの処理手順の一例が図７のフ
ローチャートに示される。この例は、１２８０×１０２
４の解像度を採用するＳＸＧＡ(Super XGA) のＬＣＤパ
ネルに表示することを目的とするものである。このフロ
ーチャートに示されるように、マイクロコンピュータ
は、まず、入力される水平同期信号（ＨＳ）の周期を測
定し、その周期から周波数ｆを算出する。
行うマイクロコンピュータの処理手順の一例が図７のフ
ローチャートに示される。この例は、１２８０×１０２
４の解像度を採用するＳＸＧＡ(Super XGA) のＬＣＤパ
ネルに表示することを目的とするものである。このフロ
ーチャートに示されるように、マイクロコンピュータ
は、まず、入力される水平同期信号（ＨＳ）の周期を測
定し、その周期から周波数ｆを算出する。
【０００７】そして、ｆ＜４０ｋＨｚであれば、ＶＧＡ
モード（６４０×４８０）とみなして画素密度変換倍率
を２倍とする。また、４０ｋＨｚ≦ｆ＜５０ｋＨｚであ
れば、ＳＶＧＡ(Super VGA) モード（８００×６００）
とみなして画素密度変換倍率を１．６倍とする。また、
５０ｋＨｚ≦ｆ＜６０ｋＨｚであれば、ＸＧＡモード
（１０２４×７６８）とみなして画素密度変換倍率を
１．２５倍とする。さらに、６０ｋＨｚ≦ｆであれば、
所望のＳＸＧＡモード（１２８０×１０２４）とみなし
て画素密度変換倍率を１倍とする。
モード（６４０×４８０）とみなして画素密度変換倍率
を２倍とする。また、４０ｋＨｚ≦ｆ＜５０ｋＨｚであ
れば、ＳＶＧＡ(Super VGA) モード（８００×６００）
とみなして画素密度変換倍率を１．６倍とする。また、
５０ｋＨｚ≦ｆ＜６０ｋＨｚであれば、ＸＧＡモード
（１０２４×７６８）とみなして画素密度変換倍率を
１．２５倍とする。さらに、６０ｋＨｚ≦ｆであれば、
所望のＳＸＧＡモード（１２８０×１０２４）とみなし
て画素密度変換倍率を１倍とする。
【０００８】上述の処理において採用されたしきい値と
しての各周波数は、一例にすぎない。ＶＧＡの一つをと
っても、何種類もの水平同期周波数が使用されており、
ハードウェアのみで解像度の判定を行うには多くの物量
を必要とするため、上述のようにマイクロコンピュータ
を利用しなければならない。しかし、マイクロコンピュ
ータで同期信号の周波数を正確に判定するのは困難であ
り、最適な解像度変換がなされないおそれがある。ま
た、マイクロコンピュータを外付けで備える必要がある
ことに加えて、そのファームウェアを開発しなければな
らない。
しての各周波数は、一例にすぎない。ＶＧＡの一つをと
っても、何種類もの水平同期周波数が使用されており、
ハードウェアのみで解像度の判定を行うには多くの物量
を必要とするため、上述のようにマイクロコンピュータ
を利用しなければならない。しかし、マイクロコンピュ
ータで同期信号の周波数を正確に判定するのは困難であ
り、最適な解像度変換がなされないおそれがある。ま
た、マイクロコンピュータを外付けで備える必要がある
ことに加えて、そのファームウェアを開発しなければな
らない。
【０００９】
【発明が解決しようとする課題】本発明は、上述した問
題点及び、近年、画像信号インタフェースがディジタル
化されつつあることに鑑みてなされたものであり、その
目的は、ファームウェアの開発の必要なく、簡易なハー
ドウェアのみで、ディジタル画像信号を表示装置に適し
た解像度の信号に変換することができる画像信号解像度
変換方法及び装置を提供することにある。
題点及び、近年、画像信号インタフェースがディジタル
化されつつあることに鑑みてなされたものであり、その
目的は、ファームウェアの開発の必要なく、簡易なハー
ドウェアのみで、ディジタル画像信号を表示装置に適し
た解像度の信号に変換することができる画像信号解像度
変換方法及び装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、ディジタル画
像信号インタフェースにおいては、従来のアナログイン
タフェースにおける水平同期信号及び垂直同期信号の他
に、データイネーブル信号及びドットクロック信号が追
加され、それらの信号が一定の関係を有することに着目
し、以下に示される技術構成を採用することにより、上
記目的を達成するものである。
像信号インタフェースにおいては、従来のアナログイン
タフェースにおける水平同期信号及び垂直同期信号の他
に、データイネーブル信号及びドットクロック信号が追
加され、それらの信号が一定の関係を有することに着目
し、以下に示される技術構成を採用することにより、上
記目的を達成するものである。
【００１１】すなわち、本発明によれば、データイネー
ブル信号及びドットクロック信号を伴うディジタル画像
信号の解像度を変換する方法であって、データイネーブ
ル信号がアクティブとなる期間内に発生するドットクロ
ック信号のクロック数をカウントするステップと、カウ
ントされたクロック数に基づいて、入力画像信号の解像
度を判定するステップと、判定された解像度に基づい
て、表示装置に適した解像度を有する画像信号を形成す
るように入力画像信号の画素密度を変換するステップ
と、を具備する画像信号解像度変換方法が提供される。
ブル信号及びドットクロック信号を伴うディジタル画像
信号の解像度を変換する方法であって、データイネーブ
ル信号がアクティブとなる期間内に発生するドットクロ
ック信号のクロック数をカウントするステップと、カウ
ントされたクロック数に基づいて、入力画像信号の解像
度を判定するステップと、判定された解像度に基づい
て、表示装置に適した解像度を有する画像信号を形成す
るように入力画像信号の画素密度を変換するステップ
と、を具備する画像信号解像度変換方法が提供される。
【００１２】また、本発明によれば、データイネーブル
信号及びドットクロック信号を伴うディジタル画像信号
の解像度を変換する方法であって、一つの垂直同期期間
内に発生するデータイネーブル信号のパルス数をカウン
トするステップと、カウントされたパルス数に基づい
て、入力画像信号の解像度を判定するステップと、判定
された解像度に基づいて、表示装置に適した解像度を有
する画像信号を形成するように入力画像信号の画素密度
を変換するステップと、を具備する画像信号解像度変換
方法が提供される。
信号及びドットクロック信号を伴うディジタル画像信号
の解像度を変換する方法であって、一つの垂直同期期間
内に発生するデータイネーブル信号のパルス数をカウン
トするステップと、カウントされたパルス数に基づい
て、入力画像信号の解像度を判定するステップと、判定
された解像度に基づいて、表示装置に適した解像度を有
する画像信号を形成するように入力画像信号の画素密度
を変換するステップと、を具備する画像信号解像度変換
方法が提供される。
【００１３】ここで、本発明によれば、データイネーブ
ル信号がインアクティブとなる期間内に発生するドット
クロック信号のクロック数に基づいて一つの垂直同期期
間を判定するステップが更に具備される。
ル信号がインアクティブとなる期間内に発生するドット
クロック信号のクロック数に基づいて一つの垂直同期期
間を判定するステップが更に具備される。
【００１４】また、本発明によれば、データイネーブル
信号及びドットクロック信号を伴うディジタル画像信号
の解像度を変換する装置であって、データイネーブル信
号がアクティブとなる期間内に発生するドットクロック
信号のクロック数をカウントするカウント手段と、前記
カウント手段によってカウントされたクロック数に基づ
いて、入力画像信号の解像度を判定する判定手段と、前
記判定手段によって判定された解像度に基づいて、表示
装置に適した解像度を有する画像信号を形成するように
入力画像信号の画素密度を変換する画素密度変換手段
と、を具備する画像信号解像度変換装置が提供される。
信号及びドットクロック信号を伴うディジタル画像信号
の解像度を変換する装置であって、データイネーブル信
号がアクティブとなる期間内に発生するドットクロック
信号のクロック数をカウントするカウント手段と、前記
カウント手段によってカウントされたクロック数に基づ
いて、入力画像信号の解像度を判定する判定手段と、前
記判定手段によって判定された解像度に基づいて、表示
装置に適した解像度を有する画像信号を形成するように
入力画像信号の画素密度を変換する画素密度変換手段
と、を具備する画像信号解像度変換装置が提供される。
【００１５】また、本発明によれば、データイネーブル
信号及びドットクロック信号を伴うディジタル画像信号
の解像度を変換する装置であって、一つの垂直同期期間
内に発生するデータイネーブル信号のパルス数をカウン
トするカウント手段と、前記カウント手段によってカウ
ントされたパルス数に基づいて、入力画像信号の解像度
を判定する判定手段と、前記判定手段によって判定され
た解像度に基づいて、表示装置に適した解像度を有する
画像信号を形成するように入力画像信号の画素密度を変
換する画素密度変換手段と、を具備する画像信号解像度
変換装置が提供される。
信号及びドットクロック信号を伴うディジタル画像信号
の解像度を変換する装置であって、一つの垂直同期期間
内に発生するデータイネーブル信号のパルス数をカウン
トするカウント手段と、前記カウント手段によってカウ
ントされたパルス数に基づいて、入力画像信号の解像度
を判定する判定手段と、前記判定手段によって判定され
た解像度に基づいて、表示装置に適した解像度を有する
画像信号を形成するように入力画像信号の画素密度を変
換する画素密度変換手段と、を具備する画像信号解像度
変換装置が提供される。
【００１６】ここで、本発明によれば、データイネーブ
ル信号がインアクティブとなる期間内に発生するドット
クロック信号のクロック数に基づいて一つの垂直同期期
間を判定する手段が更に具備される。
ル信号がインアクティブとなる期間内に発生するドット
クロック信号のクロック数に基づいて一つの垂直同期期
間を判定する手段が更に具備される。
【００１７】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施形態について説明する。
の実施形態について説明する。
【００１８】図１は、本発明に係る解像度変換方法及び
装置が適用されるシステム構成の一例を示すブロック図
である。パーソナルコンピュータ１０は、表示規格の一
つであるＶＧＡに準拠した画像データを作成するＶＧＡ
コントローラ１２と、その画像信号を外部へ送出するた
めのディジタルインタフェース部１４とを備える。一
方、ＬＣＤモニタ２０は、ディジタルインタフェース部
２２とＬＣＤパネル２６とを備えるとともに、それらの
間に解像度変換装置２４を備えている。
装置が適用されるシステム構成の一例を示すブロック図
である。パーソナルコンピュータ１０は、表示規格の一
つであるＶＧＡに準拠した画像データを作成するＶＧＡ
コントローラ１２と、その画像信号を外部へ送出するた
めのディジタルインタフェース部１４とを備える。一
方、ＬＣＤモニタ２０は、ディジタルインタフェース部
２２とＬＣＤパネル２６とを備えるとともに、それらの
間に解像度変換装置２４を備えている。
【００１９】パーソナルコンピュータ１０とＬＣＤモニ
タ２０との間のディジタルインタフェースは、アナログ
インタフェースと同様に、ＲＧＢ信号並びに制御信号と
しての水平同期信号（ＨＳ）及び垂直同期信号（ＶＳ）
を有しているが、ディジタルインタフェースでは、新た
に、データイネーブル（ＤＥ）信号及びドットクロック
（ＤＣＬＫ）信号が追加されている。この２本の信号
は、本来、ＬＣＤパネルを制御するために追加されたも
のであるが、本発明では、入力されている画像信号のモ
ード判定のために利用される。
タ２０との間のディジタルインタフェースは、アナログ
インタフェースと同様に、ＲＧＢ信号並びに制御信号と
しての水平同期信号（ＨＳ）及び垂直同期信号（ＶＳ）
を有しているが、ディジタルインタフェースでは、新た
に、データイネーブル（ＤＥ）信号及びドットクロック
（ＤＣＬＫ）信号が追加されている。この２本の信号
は、本来、ＬＣＤパネルを制御するために追加されたも
のであるが、本発明では、入力されている画像信号のモ
ード判定のために利用される。
【００２０】図２は、本発明の一実施形態に係る解像度
変換装置２４の回路構成を示す図である。なお、この解
像度変換装置２４の後段に接続されるＬＣＤパネル２６
としては、ＳＸＧＡ（１２８０×１０２４）に準拠した
ＬＣＤパネルを想定している。解像度変換装置２４は、
入力解像度判定部３０と画素密度変換部５０とを有して
いる。なお、オシレータ２８は、ＬＣＤパネル２６及び
画素密度変換部５０の出力ドットクロックを発生させる
ものである。
変換装置２４の回路構成を示す図である。なお、この解
像度変換装置２４の後段に接続されるＬＣＤパネル２６
としては、ＳＸＧＡ（１２８０×１０２４）に準拠した
ＬＣＤパネルを想定している。解像度変換装置２４は、
入力解像度判定部３０と画素密度変換部５０とを有して
いる。なお、オシレータ２８は、ＬＣＤパネル２６及び
画素密度変換部５０の出力ドットクロックを発生させる
ものである。
【００２１】入力解像度判定部３０は、ディジタル画像
信号に伴って入力されるデータイネーブル（ＤＥ）信号
及びドットクロック（ＤＣＬＫ）信号に基づいて、入力
画像信号の解像度を判定する回路である。入力解像度判
定部３０は、カウンタ３２、レジスタ３４及びコンパレ
ータ３６を備える。カウンタ３２は、ＤＥ信号がアクテ
ィブである期間においてＤＣＬＫ信号のクロック数をカ
ウントする。レジスタ３４は、カウンタ３２の最終的な
カウント結果を格納するものである。コンパレータ３６
は、レジスタ３４の出力を４個の基準値６４０、８０
０、１０２４及び１２８０と比較するものである。
信号に伴って入力されるデータイネーブル（ＤＥ）信号
及びドットクロック（ＤＣＬＫ）信号に基づいて、入力
画像信号の解像度を判定する回路である。入力解像度判
定部３０は、カウンタ３２、レジスタ３４及びコンパレ
ータ３６を備える。カウンタ３２は、ＤＥ信号がアクテ
ィブである期間においてＤＣＬＫ信号のクロック数をカ
ウントする。レジスタ３４は、カウンタ３２の最終的な
カウント結果を格納するものである。コンパレータ３６
は、レジスタ３４の出力を４個の基準値６４０、８０
０、１０２４及び１２８０と比較するものである。
【００２２】また、入力解像度判定部３０は、３個のＤ
タイプフリップフロップ３８、３９及び４０、ＡＮＤゲ
ート４１及び４２、並びにインバータ４３及び４４を有
している。これらのフリップフロップ、ＡＮＤゲート及
びインバータは、ＤＥ信号及びＤＣＬＫ信号から、レジ
スタ３４のロード（ＬＯＡＤ）信号及びカウンタ３２の
リセット（ＲＥＳＥＴ）信号を作成する。
タイプフリップフロップ３８、３９及び４０、ＡＮＤゲ
ート４１及び４２、並びにインバータ４３及び４４を有
している。これらのフリップフロップ、ＡＮＤゲート及
びインバータは、ＤＥ信号及びＤＣＬＫ信号から、レジ
スタ３４のロード（ＬＯＡＤ）信号及びカウンタ３２の
リセット（ＲＥＳＥＴ）信号を作成する。
【００２３】入力解像度判定部３０の動作を図３のタイ
ムチャートにより説明する。ＤＥ信号がアクティブとな
る期間内に発生するＤＣＬＫ信号のクロック数は、解像
度のモードによって一義的に決まっており、ＶＧＡモー
ドであれば６４０、ＳＶＧＡモードであれば８００、Ｘ
ＧＡモードであれば１０２４、ＳＸＧＡモードであれば
１２８０である。したがって、このＤＣＬＫ信号のクロ
ック数を求めることにより、入力画像信号の解像度を判
定することができる。
ムチャートにより説明する。ＤＥ信号がアクティブとな
る期間内に発生するＤＣＬＫ信号のクロック数は、解像
度のモードによって一義的に決まっており、ＶＧＡモー
ドであれば６４０、ＳＶＧＡモードであれば８００、Ｘ
ＧＡモードであれば１０２４、ＳＸＧＡモードであれば
１２８０である。したがって、このＤＣＬＫ信号のクロ
ック数を求めることにより、入力画像信号の解像度を判
定することができる。
【００２４】例えば、ＶＧＡモードの場合には、ＤＥ信
号及びＤＣＬＫ信号は図３（Ａ）及び（Ｂ）に示される
関係を有する。３個のＤタイプフリップフロップ３８、
３９及び４０の各出力は、ＤＥ信号及びＤＣＬＫ信号に
基づいて、図３（Ｃ）、（Ｄ）及び（Ｅ）に示されるス
テージを形成している。各フリップフロップの出力より
インバータ４３及び４４並びにＡＮＤゲート４１及び４
２を用いて作られるレジスタ３４のＬＯＡＤ信号及びカ
ウンタ３２のＲＥＳＥＴ信号は、それぞれ、図３（Ｆ）
及び（Ｇ）に示されるものとなる。
号及びＤＣＬＫ信号は図３（Ａ）及び（Ｂ）に示される
関係を有する。３個のＤタイプフリップフロップ３８、
３９及び４０の各出力は、ＤＥ信号及びＤＣＬＫ信号に
基づいて、図３（Ｃ）、（Ｄ）及び（Ｅ）に示されるス
テージを形成している。各フリップフロップの出力より
インバータ４３及び４４並びにＡＮＤゲート４１及び４
２を用いて作られるレジスタ３４のＬＯＡＤ信号及びカ
ウンタ３２のＲＥＳＥＴ信号は、それぞれ、図３（Ｆ）
及び（Ｇ）に示されるものとなる。
【００２５】カウンタ３２は、イネーブル端子にてＤＥ
信号を入力し、クロック端子にてＤＣＬＫ信号を入力
し、リセット端子にて図３（Ｇ）のＲＥＳＥＴ信号を入
力しているため、カウンタ３２の出力は、図３（Ｈ）に
示されるように変化する。レジスタ３４は、図３（Ｆ）
のＬＯＡＤ信号のタイミングでカウンタ３２の出力を取
り込むため、レジスタ３４の出力は、図３（Ｉ）の如く
変化する。図２中のコンパレータ３６は、レジスタ３４
の出力を４個の基準値６４０、８００、１０２４及び１
２８０と比較し、その比較結果より４本の出力信号線の
内のいずれか１本をアクティブにする。
信号を入力し、クロック端子にてＤＣＬＫ信号を入力
し、リセット端子にて図３（Ｇ）のＲＥＳＥＴ信号を入
力しているため、カウンタ３２の出力は、図３（Ｈ）に
示されるように変化する。レジスタ３４は、図３（Ｆ）
のＬＯＡＤ信号のタイミングでカウンタ３２の出力を取
り込むため、レジスタ３４の出力は、図３（Ｉ）の如く
変化する。図２中のコンパレータ３６は、レジスタ３４
の出力を４個の基準値６４０、８００、１０２４及び１
２８０と比較し、その比較結果より４本の出力信号線の
内のいずれか１本をアクティブにする。
【００２６】図２中の画素密度変換部５０は、コンパレ
ータ３６の出力に基づいて画素密度を変換する。すなわ
ち、本実施形態におけるＬＣＤパネルはＳＸＧＡ（１２
８０×１０２４）であるため、画素密度変換部５０にお
ける拡大縮小率は、入力がＶＧＡモード（６４０×４８
０）であれば２倍、ＳＶＧＡモード（８００×６００）
であれば１．６倍、ＸＧＡモード（１０２４×７６８）
であれば１．２５倍、ＳＸＧＡモード（１２８０×１０
２４）であれば１倍となる。
ータ３６の出力に基づいて画素密度を変換する。すなわ
ち、本実施形態におけるＬＣＤパネルはＳＸＧＡ（１２
８０×１０２４）であるため、画素密度変換部５０にお
ける拡大縮小率は、入力がＶＧＡモード（６４０×４８
０）であれば２倍、ＳＶＧＡモード（８００×６００）
であれば１．６倍、ＸＧＡモード（１０２４×７６８）
であれば１．２５倍、ＳＸＧＡモード（１２８０×１０
２４）であれば１倍となる。
【００２７】画素密度変換部５０の動作は、例えば、Ｖ
ＧＡのデータが入力される場合であれば、画素密度を２
倍にする必要から、５個の画素データから１０個の画素
データを作成するものとなる。すなわち、Ｄ1 ，Ｄ2 ，
Ｄ3 ，Ｄ4 ，…と続く入力データから、Ｄ1 ，Ｄ1 ，Ｄ
2 ，Ｄ2 ，Ｄ3 ，Ｄ3 ，Ｄ4 ，Ｄ4 ，…というようにそ
れぞれのデータについてコピーをとり、それを付加して
いくこととなる。
ＧＡのデータが入力される場合であれば、画素密度を２
倍にする必要から、５個の画素データから１０個の画素
データを作成するものとなる。すなわち、Ｄ1 ，Ｄ2 ，
Ｄ3 ，Ｄ4 ，…と続く入力データから、Ｄ1 ，Ｄ1 ，Ｄ
2 ，Ｄ2 ，Ｄ3 ，Ｄ3 ，Ｄ4 ，Ｄ4 ，…というようにそ
れぞれのデータについてコピーをとり、それを付加して
いくこととなる。
【００２８】このように動作する画素密度変換部５０の
回路構成例が図４のブロック図に示される。まず、入力
画像信号が制御部５２からのＷｃｌｋ（クロック信号）
によりＦＩＦＯ(First In First Out)バッファ５４に取
り込まれる。ＦＩＦＯバッファ５４に取り込まれたデー
タは、制御部５２からのＲｃｌｋ（クロック信号）によ
り読み出され、ラインバッファ５６及びセレクタ５８に
入力される。セレクタ５８は、ＦＩＦＯバッファ５４の
出力又はラインバッファ５６の出力のうちのいずれかを
選択し、Ｄタイプフリップフロップ６０に送出する。フ
リップフロップ６０の出力が画素密度変換部５０の出力
となる。制御部５２は、ＦＩＦＯバッファ５４、ライン
バッファ５６、セレクタ５８及びフリップフロップ６０
を制御して画素密度変換を実現する。
回路構成例が図４のブロック図に示される。まず、入力
画像信号が制御部５２からのＷｃｌｋ（クロック信号）
によりＦＩＦＯ(First In First Out)バッファ５４に取
り込まれる。ＦＩＦＯバッファ５４に取り込まれたデー
タは、制御部５２からのＲｃｌｋ（クロック信号）によ
り読み出され、ラインバッファ５６及びセレクタ５８に
入力される。セレクタ５８は、ＦＩＦＯバッファ５４の
出力又はラインバッファ５６の出力のうちのいずれかを
選択し、Ｄタイプフリップフロップ６０に送出する。フ
リップフロップ６０の出力が画素密度変換部５０の出力
となる。制御部５２は、ＦＩＦＯバッファ５４、ライン
バッファ５６、セレクタ５８及びフリップフロップ６０
を制御して画素密度変換を実現する。
【００２９】図５は、他の実施形態に係る解像度変換装
置の回路構成を示す図である。図５における解像度変換
装置２４′においては、図２における解像度変換装置２
４と比較して、入力解像度判定部が変更されている。そ
の入力解像度判定部７０は、カウンタ７２、コンパレー
タ７４、カウンタ７６、レジスタ７８及びコンパレータ
８０を備えている。
置の回路構成を示す図である。図５における解像度変換
装置２４′においては、図２における解像度変換装置２
４と比較して、入力解像度判定部が変更されている。そ
の入力解像度判定部７０は、カウンタ７２、コンパレー
タ７４、カウンタ７６、レジスタ７８及びコンパレータ
８０を備えている。
【００３０】入力解像度判定部７０の動作を図６のタイ
ムチャートにより説明する。図６（Ａ）に示されるよう
に、ある垂直ブランキング期間と次の垂直ブランキング
期間との間の期間、すなわち一つの垂直同期期間内にお
けるＤＥ信号のパルス数は、解像度のモードによって一
義的に決まっており、ＶＧＡモードであれば４８０、Ｓ
ＶＧＡモードであれば６００、ＸＧＡモードであれば７
６８、ＳＸＧＡモードであれば１０２４である。したが
って、一つの垂直同期期間内におけるＤＥ信号のパルス
数を求めることにより、入力画像信号の解像度を判定す
ることができる。
ムチャートにより説明する。図６（Ａ）に示されるよう
に、ある垂直ブランキング期間と次の垂直ブランキング
期間との間の期間、すなわち一つの垂直同期期間内にお
けるＤＥ信号のパルス数は、解像度のモードによって一
義的に決まっており、ＶＧＡモードであれば４８０、Ｓ
ＶＧＡモードであれば６００、ＸＧＡモードであれば７
６８、ＳＸＧＡモードであれば１０２４である。したが
って、一つの垂直同期期間内におけるＤＥ信号のパルス
数を求めることにより、入力画像信号の解像度を判定す
ることができる。
【００３１】また、一つの垂直同期期間を検出するため
には、垂直ブランキング期間を検出する必要があるが、
本発明では、この垂直ブランキング期間の検出は、ＤＥ
信号がインアクティブとなる期間内に発生するＤＣＬＫ
信号のクロック数に基づいてなされる。すなわち、前述
のように、ＤＥ信号がアクティブとなる期間内に発生す
るＤＣＬＫ信号のクロック数は、最も解像度の低いＶＧ
Ａモードの場合、６４０である。また、水平ブランキン
グ期間は、ＤＥ信号がアクティブとなる期間よりも短
く、水平ブランキング期間内に発生するＤＣＬＫ信号の
クロック数は、ＶＧＡモードの場合、６４０よりも小さ
い。さらに、垂直ブランキング期間は、ＤＥ信号がアク
ティブとなる期間と水平ブランキング期間とを結合した
期間（水平同期期間）よりも長い。そこで、ＤＥ信号が
インアクティブとなる期間内に発生するＤＣＬＫ信号の
クロック数が、例えば７００を超えれば、垂直ブランキ
ング期間であると判定することができる。
には、垂直ブランキング期間を検出する必要があるが、
本発明では、この垂直ブランキング期間の検出は、ＤＥ
信号がインアクティブとなる期間内に発生するＤＣＬＫ
信号のクロック数に基づいてなされる。すなわち、前述
のように、ＤＥ信号がアクティブとなる期間内に発生す
るＤＣＬＫ信号のクロック数は、最も解像度の低いＶＧ
Ａモードの場合、６４０である。また、水平ブランキン
グ期間は、ＤＥ信号がアクティブとなる期間よりも短
く、水平ブランキング期間内に発生するＤＣＬＫ信号の
クロック数は、ＶＧＡモードの場合、６４０よりも小さ
い。さらに、垂直ブランキング期間は、ＤＥ信号がアク
ティブとなる期間と水平ブランキング期間とを結合した
期間（水平同期期間）よりも長い。そこで、ＤＥ信号が
インアクティブとなる期間内に発生するＤＣＬＫ信号の
クロック数が、例えば７００を超えれば、垂直ブランキ
ング期間であると判定することができる。
【００３２】図５中のカウンタ７２は、そのイネーブル
端子にてＤＥ信号（図６（Ａ））の反転信号を受け、リ
セット端子にてＤＥ信号を受け、クロック端子にてＤＣ
ＬＫ（図６（Ｂ））信号を受けるため、図６（Ｃ）に示
されるように、ＤＥ信号がインアクティブとなる期間内
に発生するＤＣＬＫ信号をカウントすることとなる。コ
ンパレータ７４は、図６（Ｄ）に示されるように、カウ
ンタ７２の出力が７００に一致しているときにその出力
をアクティブにするものである。
端子にてＤＥ信号（図６（Ａ））の反転信号を受け、リ
セット端子にてＤＥ信号を受け、クロック端子にてＤＣ
ＬＫ（図６（Ｂ））信号を受けるため、図６（Ｃ）に示
されるように、ＤＥ信号がインアクティブとなる期間内
に発生するＤＣＬＫ信号をカウントすることとなる。コ
ンパレータ７４は、図６（Ｄ）に示されるように、カウ
ンタ７２の出力が７００に一致しているときにその出力
をアクティブにするものである。
【００３３】そして、カウンタ７６は、そのクロック端
子にてＤＥ信号を受け、リセット端子にてコンパレータ
７４の出力を受けているため、図６（Ｅ）に示されるよ
うに変化し、一つの垂直同期期間内におけるＤＥ信号の
パルス数をカウントすることとなる。さらに、レジスタ
７８は、コンパレータ７４の出力がアクティブとなると
きにカウンタ７６の出力を取り込むため、レジスタ７８
の出力は、図６（Ｆ）の如く一つの垂直同期期間内に発
生したＤＥ信号パルス数を格納する。コンパレータ８０
以降の動作は、コンパレータ８０内の基準値が異なるこ
とを除いて、図２におけるコンパレータ３６以降の動作
と同一である。
子にてＤＥ信号を受け、リセット端子にてコンパレータ
７４の出力を受けているため、図６（Ｅ）に示されるよ
うに変化し、一つの垂直同期期間内におけるＤＥ信号の
パルス数をカウントすることとなる。さらに、レジスタ
７８は、コンパレータ７４の出力がアクティブとなると
きにカウンタ７６の出力を取り込むため、レジスタ７８
の出力は、図６（Ｆ）の如く一つの垂直同期期間内に発
生したＤＥ信号パルス数を格納する。コンパレータ８０
以降の動作は、コンパレータ８０内の基準値が異なるこ
とを除いて、図２におけるコンパレータ３６以降の動作
と同一である。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
簡単なハードウェアで、つまり画素密度変換部とともに
集積化可能な規模で、かつ、ファームウェアを開発する
ことなく、ディジタル画像信号を表示装置に適した解像
度の信号に変換することができる。
簡単なハードウェアで、つまり画素密度変換部とともに
集積化可能な規模で、かつ、ファームウェアを開発する
ことなく、ディジタル画像信号を表示装置に適した解像
度の信号に変換することができる。
【図１】本発明に係る解像度変換方法及び装置が適用さ
れるシステム構成の一例を示すブロック図である。
れるシステム構成の一例を示すブロック図である。
【図２】本発明の一実施形態に係る解像度変換装置の回
路構成を示す図である。
路構成を示す図である。
【図３】図２中の入力解像度判定部の動作を説明するた
めのタイムチャートである。
めのタイムチャートである。
【図４】図２中の画素密度変換部の回路構成例を示すブ
ロック図である。
ロック図である。
【図５】本発明の他の実施形態に係る解像度変換装置の
回路構成を示す図である。
回路構成を示す図である。
【図６】図５中の入力解像度判定部の動作を説明するた
めのタイムチャートである。
めのタイムチャートである。
【図７】アナログインタフェースでの解像度変換を行う
マイクロコンピュータの処理手順を例示するフローチャ
ートである。
マイクロコンピュータの処理手順を例示するフローチャ
ートである。
１０…パーソナルコンピュータ １２…ＶＧＡコントローラ １４…ディジタルインタフェース部 ２０…ＬＣＤモニタ ２２…ディジタルインタフェース部 ２４，２４′…解像度変換装置 ２６…ＬＣＤパネル ２８…オシレータ ３０…入力解像度判定部 ５０…画素密度変換部 ７０…入力解像度判定部
Claims (6)
- 【請求項１】 データイネーブル信号及びドットクロッ
ク信号を伴うディジタル画像信号の解像度を変換する方
法であって、 データイネーブル信号がアクティブとなる期間内に発生
するドットクロック信号のクロック数をカウントするス
テップと、 カウントされたクロック数に基づいて、入力画像信号の
解像度を判定するステップと、 判定された解像度に基づいて、表示装置に適した解像度
を有する画像信号を形成するように入力画像信号の画素
密度を変換するステップと、 を具備する画像信号解像度変換方法。 - 【請求項２】 データイネーブル信号及びドットクロッ
ク信号を伴うディジタル画像信号の解像度を変換する方
法であって、 一つの垂直同期期間内に発生するデータイネーブル信号
のパルス数をカウントするステップと、 カウントされたパルス数に基づいて、入力画像信号の解
像度を判定するステップと、 判定された解像度に基づいて、表示装置に適した解像度
を有する画像信号を形成するように入力画像信号の画素
密度を変換するステップと、 を具備する画像信号解像度変換方法。 - 【請求項３】 データイネーブル信号がインアクティブ
となる期間内に発生するドットクロック信号のクロック
数に基づいて一つの垂直同期期間を判定するステップを
更に具備する、請求項２に記載の画像信号解像度変換方
法。 - 【請求項４】 データイネーブル信号及びドットクロッ
ク信号を伴うディジタル画像信号の解像度を変換する装
置であって、 データイネーブル信号がアクティブとなる期間内に発生
するドットクロック信号のクロック数をカウントするカ
ウント手段と、 前記カウント手段によってカウントされたクロック数に
基づいて、入力画像信号の解像度を判定する判定手段
と、 前記判定手段によって判定された解像度に基づいて、表
示装置に適した解像度を有する画像信号を形成するよう
に入力画像信号の画素密度を変換する画素密度変換手段
と、 を具備する画像信号解像度変換装置。 - 【請求項５】 データイネーブル信号及びドットクロッ
ク信号を伴うディジタル画像信号の解像度を変換する装
置であって、 一つの垂直同期期間内に発生するデータイネーブル信号
のパルス数をカウントするカウント手段と、 前記カウント手段によってカウントされたパルス数に基
づいて、入力画像信号の解像度を判定する判定手段と、 前記判定手段によって判定された解像度に基づいて、表
示装置に適した解像度を有する画像信号を形成するよう
に入力画像信号の画素密度を変換する画素密度変換手段
と、 を具備する画像信号解像度変換装置。 - 【請求項６】 データイネーブル信号がインアクティブ
となる期間内に発生するドットクロック信号のクロック
数に基づいて一つの垂直同期期間を判定する手段を更に
具備する、請求項５に記載の画像信号解像度変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32122299A JP3647338B2 (ja) | 1999-11-11 | 1999-11-11 | 画像信号解像度変換方法及び装置 |
| US09/610,694 US6577322B1 (en) | 1999-11-11 | 2000-07-05 | Method and apparatus for converting video signal resolution |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32122299A JP3647338B2 (ja) | 1999-11-11 | 1999-11-11 | 画像信号解像度変換方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001142452A true JP2001142452A (ja) | 2001-05-25 |
| JP3647338B2 JP3647338B2 (ja) | 2005-05-11 |
Family
ID=18130180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32122299A Expired - Fee Related JP3647338B2 (ja) | 1999-11-11 | 1999-11-11 | 画像信号解像度変換方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6577322B1 (ja) |
| JP (1) | JP3647338B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003058136A (ja) * | 2001-08-16 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 画像フォーマット変換前処理装置及び画像表示装置 |
| JP2007271665A (ja) * | 2006-03-30 | 2007-10-18 | Sanyo Electric Co Ltd | 液晶プロジェクタ装置 |
| JP2008145916A (ja) * | 2006-12-13 | 2008-06-26 | Nec Electronics Corp | 表示装置及び、コントローラドライバ |
| US7972206B2 (en) | 2002-11-20 | 2011-07-05 | Wms Gaming Inc. | Gaming machine and display device therefor |
| US8096867B2 (en) | 2002-11-20 | 2012-01-17 | Universal Entertainment Corporation | Gaming machine and display device with fail-tolerant image displaying |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002149152A (ja) * | 2000-11-10 | 2002-05-24 | Fujitsu Ltd | 画像表示制御装置 |
| KR100783700B1 (ko) * | 2001-02-14 | 2007-12-07 | 삼성전자주식회사 | 임펄스 구동 방식을 갖는 액정 표시 장치와 이의 구동 장치 |
| KR100391989B1 (ko) * | 2001-04-06 | 2003-07-22 | 삼성전자주식회사 | 해상도 변경 감지 속도가 향상된 디스플레이 장치 및 그감지 방법 |
| CA2446924C (en) * | 2001-04-19 | 2011-02-08 | Eisai Co., Ltd. | 2-iminopyrrolidine derivatives |
| KR100408299B1 (ko) * | 2001-09-29 | 2003-12-01 | 삼성전자주식회사 | 모드 판단 장치 및 방법 |
| KR20040013609A (ko) * | 2002-08-07 | 2004-02-14 | 삼성전자주식회사 | 휴대용 컴퓨터 및 그 제어방법 |
| JP2005039794A (ja) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 表示処理方法及び表示処理装置 |
| KR101012788B1 (ko) * | 2003-10-16 | 2011-02-08 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| US7239355B2 (en) * | 2004-05-17 | 2007-07-03 | Mstar Semiconductor, Inc. | Method of frame synchronization when scaling video and video scaling apparatus thereof |
| KR100609056B1 (ko) * | 2004-12-01 | 2006-08-09 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법 |
| US10271097B2 (en) * | 2005-04-15 | 2019-04-23 | Autodesk, Inc. | Dynamic resolution determination |
| JP2006301166A (ja) * | 2005-04-19 | 2006-11-02 | Hitachi Displays Ltd | 表示装置及びその駆動方法 |
| US7499098B2 (en) * | 2005-06-07 | 2009-03-03 | Seiko Epson Corporation | Method and apparatus for determining the status of frame data transmission from an imaging device |
| TWI339526B (en) * | 2006-03-17 | 2011-03-21 | Realtek Semiconductor Corp | Image scaling method and related apparatus |
| US8345036B2 (en) * | 2006-09-27 | 2013-01-01 | Nec Corporation | Display method, display system, mobile communication terminal, and display controller |
| TWI397055B (zh) * | 2007-05-28 | 2013-05-21 | Realtek Semiconductor Corp | 模式偵測電路與方法 |
| US8072394B2 (en) * | 2007-06-01 | 2011-12-06 | National Semiconductor Corporation | Video display driver with data enable learning |
| JP5299734B2 (ja) * | 2007-07-30 | 2013-09-25 | Ｎｌｔテクノロジー株式会社 | 画像処理方法、画像表示装置及びそのタイミングコントローラ |
| JP2010160318A (ja) * | 2009-01-08 | 2010-07-22 | Renesas Electronics Corp | ソースドライバ回路及び駆動方法 |
| TW201519208A (zh) * | 2013-11-01 | 2015-05-16 | Novatek Microelectronics Corp | 顯示器驅動裝置及顯示器驅動方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07295513A (ja) | 1994-04-27 | 1995-11-10 | Kyocera Corp | 液晶表示装置用制御回路 |
| JPH09114443A (ja) * | 1995-10-20 | 1997-05-02 | Seiko Epson Corp | 映像スケーリング装置 |
| JPH09281926A (ja) | 1996-04-09 | 1997-10-31 | Toyo Commun Equip Co Ltd | 固定画素表示装置用解像度切替回路 |
| KR100268061B1 (ko) * | 1998-08-20 | 2000-10-16 | 윤종용 | 비디오 포맷 모드 검출기 |
| US6295048B1 (en) * | 1998-09-18 | 2001-09-25 | Compaq Computer Corporation | Low bandwidth display mode centering for flat panel display controller |
| TW417080B (en) * | 1998-12-21 | 2001-01-01 | Acer Comm & Multimedia Inc | Display with automatic resolution adjustment |
-
1999
- 1999-11-11 JP JP32122299A patent/JP3647338B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-05 US US09/610,694 patent/US6577322B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003058136A (ja) * | 2001-08-16 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 画像フォーマット変換前処理装置及び画像表示装置 |
| US7972206B2 (en) | 2002-11-20 | 2011-07-05 | Wms Gaming Inc. | Gaming machine and display device therefor |
| US8096867B2 (en) | 2002-11-20 | 2012-01-17 | Universal Entertainment Corporation | Gaming machine and display device with fail-tolerant image displaying |
| JP2007271665A (ja) * | 2006-03-30 | 2007-10-18 | Sanyo Electric Co Ltd | 液晶プロジェクタ装置 |
| JP2008145916A (ja) * | 2006-12-13 | 2008-06-26 | Nec Electronics Corp | 表示装置及び、コントローラドライバ |
| US8749470B2 (en) | 2006-12-13 | 2014-06-10 | Renesas Electronics Corporation | Backlight brightness control for liquid crystal display panel using a frequency-divided clock signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3647338B2 (ja) | 2005-05-11 |
| US6577322B1 (en) | 2003-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647338B2 (ja) | 画像信号解像度変換方法及び装置 | |
| US6097437A (en) | Format converter | |
| US7286126B2 (en) | Apparatus for and method of processing display signal | |
| US8508538B2 (en) | Timing controller capable of switching between graphics processing units | |
| US8436863B2 (en) | Switch for graphics processing units | |
| US6329981B1 (en) | Intelligent video mode detection circuit | |
| US5808596A (en) | Liquid crystal display devices including averaging and delaying circuits | |
| JP2003167545A (ja) | 画像表示用信号の異常検出方法および画像表示装置 | |
| US7391405B2 (en) | Method and apparatus for driving liquid crystal display | |
| KR100433520B1 (ko) | Ｏｕｔ－ｏｆ 레인지 모드 디스플레이 장치 및 방법 | |
| KR200172661Y1 (ko) | 온 스크린 디스플레이 기능을 구비한 평판 디스플레이 장치 | |
| JP3753931B2 (ja) | 画像処理装置及び画像処理方法 | |
| KR100265702B1 (ko) | 고해상도 평판 디스플레이 장치 | |
| MXPA00007414A (es) | Dispositivo de visualizacion de imagen fuera de rango y metodo de monitoreo. | |
| GB2356300A (en) | Apparatus and method for processing synchronizing signal of a monitor | |
| JP4017335B2 (ja) | 映像信号の有効期間検出回路 | |
| US7209134B2 (en) | Liquid crystal display | |
| JP2002300545A (ja) | データ処理システム | |
| JP3442322B2 (ja) | ディスプレイ装置及びその駆動方法 | |
| US6281869B1 (en) | Display device capable of enlarging and reducing video signal according to display unit | |
| KR0142468B1 (ko) | 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법 | |
| JP2002278493A (ja) | 画像表示装置 | |
| US7664979B2 (en) | Method for adjusting monitor clock phase that selects scaler threshold voltage corresponding to period having reference number of pulses | |
| JPH0451086A (ja) | 画像情報制御装置 | |
| JP2002023715A (ja) | 表示制御方法、表示装置および方法、情報処理装置、ならびに、表示装置制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |