JP2001127631A - 周波数シンセサイザ装置とそれを用いた移動無線機 - Google Patents

周波数シンセサイザ装置とそれを用いた移動無線機

Info

Publication number
JP2001127631A
JP2001127631A JP30754999A JP30754999A JP2001127631A JP 2001127631 A JP2001127631 A JP 2001127631A JP 30754999 A JP30754999 A JP 30754999A JP 30754999 A JP30754999 A JP 30754999A JP 2001127631 A JP2001127631 A JP 2001127631A
Authority
JP
Japan
Prior art keywords
frequency
power supply
division ratio
control circuit
ratio control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30754999A
Other languages
English (en)
Inventor
Ryuichi Yamada
竜一 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP30754999A priority Critical patent/JP2001127631A/ja
Priority to US09/695,118 priority patent/US6342819B1/en
Priority to EP00123254A priority patent/EP1096687B1/en
Priority to DE60020789T priority patent/DE60020789T2/de
Priority to CN00133721A priority patent/CN1295381A/zh
Publication of JP2001127631A publication Critical patent/JP2001127631A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1607—Supply circuits
    • H04B1/1615—Switching on; Switching off, e.g. remotely
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • H04W52/028—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof switching on or off only a part of the equipment circuit blocks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)

Abstract

(57)【要約】 【課題】 周波数シンセサイザ装置の分周比制御回路の
ノイズによるＣ／Ｎの劣化を低減し、ロックアップタイ
ムを短縮し、低消費電力化する。 【解決手段】 分周比制御回路６と他の回路を同一の半
導体基板上に集積化した周波数シンセサイザ装置おい
て、分周比制御回路６に電力を供給する電源８を、その
他の回路に電力を供給する電源７と別にを設ける。電源
８から分周比制御回路６へ供給する電源電圧を、その他
の回路の電源電圧より低く設定する。電源電圧を低くし
て、分周比制御回路６から発生するノイズを低減して、
Ｃ／Ｎの劣化を低減する。周波数を高くしてもノイズを
抑えられるので、ロックアップタイムを短縮でき、且
つ、低消費電力化できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、周波数シンセサイ
ザ装置とそれを用いた移動無線機に関し、特に、分周比
制御回路の電源電圧を低くした周波数シンセサイザ装置
とそれを用いた移動無線機に関する。
【０００２】
【従来の技術】周波数シンセサイザ装置は、例えば移動
無線機の場合、基準信号から任意の周波数の搬送波を作
り出すために使用され、高Ｃ／Ｎで、且つ、間欠受信時
等の低消費電力化のため、高速ロックアップが要望され
る。一般的な周波数シンセサイザ装置の場合、位相比較
器の比較周波数により、電圧制御発振器の出力周波数の
設定間隔が制限される。より細かい設定間隔を得ようと
すると比較周波数を低くしなければならず、ロックアッ
プタイムの短縮ができない。
【０００３】ロックアップタイムを短縮できる周波数シ
ンセサイザ装置として、フラクショナルＮ方式と一般に
呼ばれる周波数シンセサイザ装置がある。この周波数シ
ンセサイザ装置は、図４に示すように、入力電圧に応じ
た周波数の信号を発振する電圧制御発振器（ＶＣＯ）１
と、ＶＣＯの出力信号の周波数を分周する第1可変分周
器２と、基準信号の周波数を分周する第２可変分周器５
と、第１可変分周器２の出力信号（ｆdiv）と第２可変
分周器５の出力信号（ｆref）との位相を比較して位相
差を出力する位相比較器３と、位相比較器３の出力を平
均化するローパスフィルタ（ＬＰＦ）４と、ｆdivをク
ロックとして分周比が時間的に変化し且つその時間平均
の値が小数点以下の値を含むように制御する分周比制御
回路６とを備えている。
【０００４】この種のフラクショナルＮ方式の周波数シ
ンセサイザ装置は、特開平8-8741号公報に記載されてい
るように、第１分周器に設定する分周比を信号ｆdivに
同期して時間的に変化させることで、等価的にその平均
の分周比を作り出すことができる。これにより、ｆvco
の周波数はｆrefの周波数の整数倍にする必要がなく、
ｆvcoにおける所望の周波数間隔と無関係にｆrefの周波
数を高く設定できる。このため、ロックアップタイムを
短縮することができる。このような従来の周波数シンセ
サイザ装置を同一の半導体基板上に集積化した集積回路
では、分周比制御回路は複雑な動作を行うので、その回
路規模は大きく、ＣＭＯＳなどのデジタル回路で構成さ
れている。
【０００５】
【発明が解決しようとする課題】しかし、このような従
来の周波数シンセサイザ装置のように、アナログ回路と
デジタル回路とを同一の半導体基板上に集積化した集積
回路においては、デジタル回路のクロックの変化点で最
大の電力が消費されるため、クロックに同期して半導体
基板の電位や電源電位が変動する。これらの電位の変動
はノイズとなり、周波数シンセサイザ装置のＣ／Ｎを劣
化させ、高いＣ／Ｎと高速ロックアップの実現を妨げる
という問題があった。また、フラクショナルＮ方式の特
徴を生かし、比較周波数を高くすればするほど、分周比
制御回路から発生されるノイズが増大し、Ｃ／Ｎの劣化
を助長するという問題があった。また、周波数シンセサ
イザ装置としての特性は満足しても、送信部や受信部と
ともに同一半導体基板上に集積化した場合には、分周比
制御回路から発生されたノイズが干渉することによっ
て、送受信特性を劣化させるという問題があった。
【０００６】本発明は、このような問題を解決して、分
周比制御回路から発生されるノイズを低減し、Ｃ／Ｎを
向上させ、ロックアップタイムを短縮し、かつ消費電力
を低減することができる周波数シンセサイザ装置とそれ
を用いた移動無線機を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、周波数シンセサイザ装置を、入力電
圧に応じた周波数の信号を発振する電圧制御発振器と、
電圧制御発振器の出力信号の周波数を分周する第１分周
器と、基準信号の周波数を分周する第２分周器と、第１
分周器および第２分周器からの出力信号の位相差信号を
ローパスフィルタを介して電圧制御発振器に出力する位
相比較器と、第１分周器の分周比が時間的に変化しかつ
その時間平均の値が小数点以下の値を含むように制御す
る分周比制御回路とを備え、それらを同一の半導体基板
上に集積化した周波数シンセサイザ装置において、分周
比制御回路へ供給する電源電圧をその他の電源電圧とは
別に変化させる手段を設けた構成とした。
【０００８】このように構成したことにより、分周比制
御回路へ印加する電源電圧を下げて、分周比制御回路の
動作により発生する基板電位の変動量や電源電圧の変動
量を少なくして、Ｃ／Ｎの劣化を低減できるとともに、
分周比制御回路の低電圧化により消費電力を低減でき
る。これは、ＣＭＯＳ回路の消費電力が一般的にＣ×Ｖ
DD×ＶDD×ｆ（Ｃ：寄生容量、ＶDD：電源電圧および信
号の電圧、ｆ：動作周波数）で表され、基板電位の変動
量や電源電圧の変動量はトランジスタを流れる電流の変
化量に依存するからである。
【０００９】また、集積回路内部でその他の回路の電源
から抵抗器を介して分周比制御回路へ電源を供給する構
成とした。このように構成したことにより、集積回路外
部での別電源を不要とし、部品点数を削減し、電源電圧
制御を簡略化し、集積回路の端子数を減らすことができ
る。
【００１０】また、集積回路内部でその他の回路の電源
からダイオードを介して分周比制御回路へ電源を供給す
る構成とした。このように構成したことにより、分周比
制御回路からのノイズがその他の電源電圧へ伝播するこ
とを低減させることができる。
【００１１】また、無線部装置を、上記の構成を有する
周波数シンセサイザ装置と送信部及び受信部を同一の半
導体基板上に集積化した構成とした。このように構成し
たことにより、送受信部における変復調精度の劣化を低
減させることができる。
【００１２】さらに、移動無線機を、電源電圧を下げた
周波数シンセサイザ装置または無線部装置を備えた構成
とした。このように構成したことにより、低消費電力化
が図れ、通話時間や待ち受け時間を増加させることがで
きる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１〜図３を参照しながら詳細に説明する。なお、
図４に示す従来技術における部材と同一の部材には同一
の符号を付することで詳細な説明は省略する。
【００１４】（第１の実施の形態）本発明の第１の実施
の形態は、第１分周器と第２分周器と位相比較器へ電力
を供給する電源と、分周比制御回路へ電力を供給する電
源を、集積回路の外部に別々に設け、デジタル回路で構
成される分周比制御回路へ供給する電源電圧を他の回路
の電源電圧より低く設定した周波数シンセサイザ装置で
ある。
【００１５】図１は、本発明の第１の実施の形態におけ
る周波数シンセサイザ装置の機能ブロック図である。図
１において、電圧制御発振器１は、制御電圧に応じた周
波数の信号を発振する回路である。第１分周器２は、電
圧制御発振器の出力信号の周波数を分周する回路であ
る。第２分周器５は、基準信号の周波数を分周する回路
である。位相比較器３は、第1分周器及び第２分周器か
らの出力信号の位相差信号をローパスフィルタ４を介し
て電圧制御発振器1に出力する回路である。分周比制御
回路６は、第1分周器の分周比が時間的に変化し、且つ
その時間平均の値が小数点以下の値を含むように制御す
る回路である。電圧制御発振器１とローパスフィルタ４
以外は、同一の半導体基板上に集積化されている。電源
７は、集積回路外部に設けた電源回路であり、第１分周
器２と第２分周器５と位相比較器３へ電力を供給する。
電源８は、集積回路外部に設けた電源回路であり、分周
比制御回路６へ電力を供給する。
【００１６】上記のように構成された、本発明の第１の
実施の形態における周波数シンセサイザ装置の動作を説
明する。電源７は、比較的高い周波数で動作するＥＣＬ
（Emitter Coupled Logic）で構成される第１分周器２
と第２分周器及びＥＣＬまたはＣＭＯＳで構成される位
相比較器３へ電力を供給する。これらの回路は、高速動
作や所望の電圧制御発振器の制御電圧範囲を得る必要が
あり、電源７から供給される電源電圧の下限は制限され
る。
【００１７】一方、電源８は、比較的に低電圧動作が可
能なＣＭＯＳのデジタル回路のみで構成される分周比制
御回路６へ電力を供給する。分周比制御回路６で設定す
る分周比の変化はＰＬＬの伝達関数へ影響することがな
いために、デジタル回路が動作可能な範囲まで、電圧値
を低くすることができる。そして、電源７より電源８の
電圧値を低く設定する。つまり、デジタル回路の動作保
証ができる限界まで電源電圧を低くして、分周比制御回
路６から発生されるノイズを小さくする。また、デジタ
ル回路の動作電圧を低くすることで消費電力を低減す
る。
【００１８】以上のように、本発明の第１の実施の形態
では、周波数シンセサイザ装置を、第１分周器と第２分
周器と位相比較器へ電力を供給する電源と、分周比制御
回路へ電力を供給する電源を、集積回路の外部に別々に
設け、デジタル回路で構成される分周比制御回路へ供給
する電源電圧を他の回路の電源電圧より低く設定する構
成としたので、デジタル回路の動作保証できる限界まで
電源電圧を下げて、分周比制御回路で発生するノイズを
低減することができる。また、デジタル回路の動作電圧
を低くすることで消費電力を低減することができる。
【００１９】（第２の実施の形態）本発明の第２の実施
の形態は、集積回路内部でその他の回路の電源から抵抗
器を介して分周比制御回路へ電源を供給する周波数シン
セサイザ装置である。
【００２０】図２は、本発明の第２の実施の形態におけ
る周波数シンセサイザ装置の機能ブロック図である。第
１の実施の形態と異なるところは、電源７と分周比制御
回路６の間に、集積回路内部の抵抗器９を設けた点であ
る。
【００２１】分周比制御回路６へ供給する電源電圧を、
電源７の電圧値より、分周比制御回路６の消費電流によ
る抵抗器９における電圧降下分だけ低くすることができ
る。外部電源および外部から電源を供給するための端子
が不要になり、部品点数の削減ができ、電源電圧制御の
簡略化ができる。
【００２２】上記のように、本発明の第２の実施の形態
では、周波数シンセサイザ装置を、集積回路内部でその
他の回路の電源から抵抗器を介して分周比制御回路へ電
源を供給する構成としたので、電源端子を減らすことが
できる。また、電源電圧制御の簡略化ができる。
【００２３】（第３の実施の形態）本発明の第３の実施
の形態は、集積回路内部でその他の回路の電源からダイ
オードを介して分周比制御回路へ電源を供給する周波数
シンセサイザ装置である。
【００２４】図３は、本発明の第３の実施の形態におけ
る周波数シンセサイザ装置の機能ブロック図である。第
２の実施の形態と異なるところは、抵抗器の代わりにダ
イオード10を設けた点である。
【００２５】ダイオード10のＰＮ接合により、分周比制
御回路６とその他の回路は分離される。分周比制御回路
６で発生するノイズがダイオード10により低減され、そ
の他の回路へ供給する電源へ伝播するノイズ量を低減す
ることができるので、Ｃ／Ｎを向上させることができ
る。
【００２６】上記のように、本発明の第３の実施の形態
では、周波数シンセサイザ装置を、集積回路内部でその
他の回路の電源からダイオードを介して分周比制御回路
へ電源を供給する構成としたので、電源回路を簡単化で
きるとともに、分周比制御回路から他の回路へのノイズ
の影響を低減することができる。
【００２７】なお、第２、３の実施の形態では、電源電
圧値を低くする方法として、集積回路内部に抵抗器やダ
イオードを用いる場合について説明したが、抵抗器やダ
イオードの代わりに定電圧レギュレータ等を用いても、
同様の効果が得られる。また、電源電圧を低くする方法
を説明したが、ＣＭＯＳ回路の内部ＧＮＤ電圧を高くす
ることでも同様の効果が得られる。ここで、電源電圧を
低くする量とＣＭＯＳ回路の内部ＧＮＤ電圧を高くする
量を同じにすれば、電源電圧が異なるその他の回路と結
合する場合の伝達信号の中間電位が統一され、動作保証
範囲が広くなる。
【００２８】また、周波数シンセサイザ装置の集積化に
おいて、ローパスフィルタと電圧制御発信器を外部部品
としたが、それらを含めた集積回路においても同様の効
果が得られる。また、第１分周器と第２分周器をＥＣＬ
回路として説明したが、ＣＭＯＳ回路で構成しても同様
の効果が得られる。また、電源電圧を低くできない回路
の電源を一つとして説明したが、回路動作が保証できて
特性が満足できる範囲であれば、複数の電源を用いる場
合でも同様の効果が得られる。
【００２９】
【発明の効果】以上の説明から明らかなように、本発明
では、入力電圧に応じた周波数の信号を発振する電圧制
御発振器と、電圧制御発振器の出力信号の周波数を分周
する第１分周器と、基準信号の周波数を分周する第２分
周器と、第1分周器及び第２分周器からの出力信号の位
相差信号をローパスフィルタを介して電圧制御発振器に
出力する位相比較器と、第１分周器の分周比が時間的に
変化し且つその時間平均の値が小数点以下の値を含むよ
うに制御する分周比制御回路とを備え、分周比制御回路
と少なくとも１つの他の回路を同一の半導体基板上に集
積化した周波数シンセサイザ装置に、分周比制御回路へ
供給する電源電圧をその他の回路の電源電圧より低く設
定する手段を設けたので、分周比制御回路から発生する
ノイズを低減でき、高Ｃ／Ｎと高速ロックアップが可能
となり、且つ低消費電力化できるという効果が得られ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における周波数シン
セサイザ装置の機能ブロック図、
【図２】本発明の第２の実施の形態における周波数シン
セサイザ装置の機能ブロック図、
【図３】本発明の第３の実施の形態における周波数シン
セサイザ装置の機能ブロック図、
【図４】従来の周波数シンセサイザ装置の機能ブロック
図である。
【符号の説明】
１ 電圧制御発振器 ２ 第１分周器 ３ 位相比較器 ４ ローパスフィルタ ５ 第２分周器 ６ 分周比制御回路 ７ 電源 ８ 電源 ９ 抵抗器 10 ダイオード

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 入力電圧に応じた周波数の信号を発振す
    る電圧制御発振器と、前記電圧制御発振器の出力信号の
    周波数を分周する第１分周器と、基準信号の周波数を分
    周する第２分周器と、前記第1分周器及び前記第２分周
    器からの出力信号の位相差信号をローパスフィルタを介
    して前記電圧制御発振器に出力する位相比較器と、前記
    第１分周器の分周比が時間的に変化し且つその時間平均
    の値が小数点以下の値を含むように制御する分周比制御
    回路とを備え、前記分周比制御回路と少なくとも１つの
    他の回路を同一の半導体基板上に集積化した周波数シン
    セサイザ装置において、前記分周比制御回路へ供給する
    電源電圧をその他の回路の電源電圧より低く設定する手
    段を設けたことを特徴とする周波数シンセサイザ装置。
  2. 【請求項２】 集積回路内部でその他の回路の電源から
    抵抗器を介して前記分周比制御回路へ電源を供給するこ
    とを特徴とする請求項１に記載の周波数シンセサイザ装
    置。
  3. 【請求項３】 集積回路内部でその他の回路の電源から
    ダイオードを介して前記分周比制御回路へ電源を供給す
    ることを特徴とする請求項１に記載の周波数シンセサイ
    ザ装置。
  4. 【請求項４】 請求項１、２または３に記載の周波数シ
    ンセサイザ装置と送信部及び受信部を同一の半導体基板
    上に集積化したことを特徴とする無線部装置。
  5. 【請求項５】 入力電圧に応じた周波数の信号を発振す
    る電圧制御発振器と、前記電圧制御発振器の出力信号の
    周波数を分周する第１分周器と、基準信号の周波数を分
    周する第２分周器と、前記第１分周器及び前記第２分周
    器からの出力信号の位相差信号をローパスフィルタを介
    して前記電圧制御発振器に出力する位相比較器と、前記
    第1分周器の分周比が時間的に変化し且つその時間平均
    の値が小数点以下の値を含むように制御する分周比制御
    回路とを備え、前記分周比制御回路と少なくとも１つの
    他の回路を同一の半導体基板上に集積化した周波数シン
    セサイザ装置の動作方法において、前記分周比制御回路
    へ供給する電源電圧をその他の回路の電源電圧より低く
    設定することを特徴とする周波数シンセサイザ装置の動
    作方法。
  6. 【請求項６】 前記分周比制御回路へ供給する電源を、
    集積回路内部でその他の回路の電源から抵抗器を介して
    与えることを特徴とする請求項５に記載の周波数シンセ
    サイザ装置の動作方法。
  7. 【請求項７】 前記分周比制御回路へ供給する電源を、
    集積回路内部でその他の回路の電源からダイオードを介
    して与えることを特徴とする請求項５に記載の周波数シ
    ンセサイザ装置の動作方法。
  8. 【請求項８】 請求項１、２または３に記載の周波数シ
    ンセサイザ装置または請求項４に記載の無線部装置を備
    えたことを特徴とする移動無線機。
JP30754999A 1999-10-28 1999-10-28 周波数シンセサイザ装置とそれを用いた移動無線機 Pending JP2001127631A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP30754999A JP2001127631A (ja) 1999-10-28 1999-10-28 周波数シンセサイザ装置とそれを用いた移動無線機
US09/695,118 US6342819B1 (en) 1999-10-28 2000-10-24 Frequency synthesizer device and mobile radio device using the same
EP00123254A EP1096687B1 (en) 1999-10-28 2000-10-26 Frequency synthesizer device and mobile radio device using the same
DE60020789T DE60020789T2 (de) 1999-10-28 2000-10-26 Frequenzsynthetisierer und mobiles Funkgerät mit einem solchen Frequenzsynthetisierer
CN00133721A CN1295381A (zh) 1999-10-28 2000-10-27 频率合成器装置和利用该装置的移动无线电装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30754999A JP2001127631A (ja) 1999-10-28 1999-10-28 周波数シンセサイザ装置とそれを用いた移動無線機

Publications (1)

Publication Number Publication Date
JP2001127631A true JP2001127631A (ja) 2001-05-11

Family

ID=17970440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30754999A Pending JP2001127631A (ja) 1999-10-28 1999-10-28 周波数シンセサイザ装置とそれを用いた移動無線機

Country Status (5)

Country Link
US (1) US6342819B1 (ja)
EP (1) EP1096687B1 (ja)
JP (1) JP2001127631A (ja)
CN (1) CN1295381A (ja)
DE (1) DE60020789T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034851A (ja) * 2008-07-29 2010-02-12 Mitsubishi Electric Corp Ｐｌｌ回路
JP2016531478A (ja) * 2013-07-25 2016-10-06 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 周波数信号発生システムとディスプレイ装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4603903B2 (ja) * 2005-02-17 2010-12-22 株式会社アドバンテスト 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路
US7418032B2 (en) * 2005-03-15 2008-08-26 International Business Machines Corporation Altering power consumption in communication links based on measured noise
US7340220B2 (en) * 2005-03-29 2008-03-04 Broadcom Corporation Phase locked loop with power distribution
KR101004791B1 (ko) * 2008-12-31 2011-01-04 엘아이지넥스원 주식회사 주파수 합성기의 제어 신호 처리 장치 및 방법
CN101944912B (zh) * 2010-07-30 2012-07-25 炬力集成电路设计有限公司 一种单晶振电子设备及确定分频系数的方法
CN102611437A (zh) * 2011-01-20 2012-07-25 中国科学院微电子研究所 用于60GHz无线通信的4:1结构27MHz晶振频率综合器
CN102611435A (zh) * 2011-01-20 2012-07-25 中国科学院微电子研究所 用于60GHz无线通信的8:1结构27MHz晶振频率综合器
CN102611436A (zh) * 2011-01-20 2012-07-25 中国科学院微电子研究所 用于60GHz无线通信的8:1结构40MHz晶振频率综合器
CN102611438A (zh) * 2011-01-24 2012-07-25 中国科学院微电子研究所 用于60GHz无线通信的1:1结构40MHz晶振频率综合器
DE102012009868B4 (de) * 2011-12-02 2018-03-01 Krohne Messtechnik Gmbh Frequenzsynthesizer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS621322A (ja) * 1985-06-27 1987-01-07 Nec Corp 周波数シンセサイザ
JPS6216617A (ja) * 1985-07-15 1987-01-24 Nec Corp Ｐｌｌ周波数シンセサイザ
JPS645769A (en) 1987-06-30 1989-01-10 Kobe Steel Ltd Surface plate for lapping spherical face
JP3218149B2 (ja) 1994-06-15 2001-10-15 松下電器産業株式会社 周波数シンセサイザ
JP3380812B2 (ja) * 1997-04-14 2003-02-24 三菱電機株式会社 Ｐｌｌ周波数シンセサイザー及びこのｐｌｌ周波数シンセサイザーを用いた携帯端末

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034851A (ja) * 2008-07-29 2010-02-12 Mitsubishi Electric Corp Ｐｌｌ回路
JP2016531478A (ja) * 2013-07-25 2016-10-06 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 周波数信号発生システムとディスプレイ装置

Also Published As

Publication number Publication date
CN1295381A (zh) 2001-05-16
EP1096687A2 (en) 2001-05-02
EP1096687B1 (en) 2005-06-15
DE60020789T2 (de) 2005-12-15
DE60020789D1 (de) 2005-07-21
US6342819B1 (en) 2002-01-29
EP1096687A3 (en) 2003-12-03

Similar Documents

Publication Publication Date Title
TWI478483B (zh) 壓控振盪器、ｐｌｌ電路、時脈產生器以及ｈｄｍｉ傳送實體層
KR100767319B1 (ko) 고주파 발진기
US20140362952A1 (en) Frequency Shift Keying Transmitter
JP2000174616A (ja) 半導体集積回路
US8446139B2 (en) Current source, electronic apparatus, and integrated circuit
KR20200144396A (ko) 지터 특성 및 동작 전력을 조절하는 클록 생성기, 이를 포함하는 반도체 장치 및 클록 생성기의 동작방법
JP2001127631A (ja) 周波数シンセサイザ装置とそれを用いた移動無線機
JP5515379B2 (ja) 位相同期回路
US7127225B2 (en) Accumulator controlled prescaler in a phased locked loop
JP2008219799A (ja) Ｐｌｌ周波数シンセサイザ
US7791384B2 (en) Phase synchronization apparatus
US7292832B2 (en) Timing and frequency control method and circuit for digital wireless telephone system terminals
US7138879B2 (en) Injection-locked frequency divider and frequency dividing method thereof
US10715156B1 (en) PLL for continuous-time delta-sigma modulator based ADCs
US20130181780A1 (en) Digital to analog converter for phase locked loop
US6288616B1 (en) Multifrequency low-power oscillator for telecommunication IC's
US10756739B1 (en) Charge pump and active loop filter with shared unity gain buffer
JP2002237750A (ja) 時間的遅延の短い周波数比較装置
WO2008018276A1 (en) Voltage controlled oscillator, frequency synthesizer and oscillating frequency control method
JP2940761B2 (ja) Ｐｌｌ周波数シンセサイザのチャージポンプ回路
JPH09238072A (ja) ディジタルｐｌｌ回路
Guenais et al. A 18 mW triple 2 GHz CMOS PLL for 3G mobile systems with-113 dBc/Hz GSM in-band phase noise and dual-port GMSK modulation
JP3267945B2 (ja) 周波数シンセサイザ装置と周波数生成方法
JP2727866B2 (ja) 周波数シンセサイザ
KR0154849B1 (ko) 전압제어발진기의 이득조절회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090331