JP2000124913A - デジタルシリアルデータのインターフェース装置及びデータ転送速度選択方法 - Google Patents
デジタルシリアルデータのインターフェース装置及びデータ転送速度選択方法Info
- Publication number
- JP2000124913A JP2000124913A JP10295780A JP29578098A JP2000124913A JP 2000124913 A JP2000124913 A JP 2000124913A JP 10295780 A JP10295780 A JP 10295780A JP 29578098 A JP29578098 A JP 29578098A JP 2000124913 A JP2000124913 A JP 2000124913A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- operation speed
- data
- block
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1438—Negotiation of transmission parameters prior to communication
- H04L5/1446—Negotiation of transmission parameters prior to communication of transmission speed
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 スピードのネゴシエーションを、実動作スピ
ード能力を意識することなく正確に実現する。 【解決手段】 インターフェース装置は、データの転送
速度(動作スピード)を選択するスピードネゴシエーシ
ョン処理ブロック12と、外部から受信したデータが転
送速度を表すスピード信号であるか否かを検出するスピ
ード信号検出ブロック3Aと、スピードネゴシエーショ
ン処理ブロック12から受ける情報に基づいてスピード
信号を送信するスピード信号送信ブロック3Bとを備え
る。スピードネゴシエーション処理ブロック12は、ス
ピード信号検出ブロック3Aにより、許容される最大動
作スピードよりも高い動作スピードを選択したことを検
出した場合に、ネゴシエーション処理を1回又は複数回
行う毎に、最大動作スピードを一段階下げて再びネゴシ
エーション処理を行う。
ード能力を意識することなく正確に実現する。 【解決手段】 インターフェース装置は、データの転送
速度(動作スピード)を選択するスピードネゴシエーシ
ョン処理ブロック12と、外部から受信したデータが転
送速度を表すスピード信号であるか否かを検出するスピ
ード信号検出ブロック3Aと、スピードネゴシエーショ
ン処理ブロック12から受ける情報に基づいてスピード
信号を送信するスピード信号送信ブロック3Bとを備え
る。スピードネゴシエーション処理ブロック12は、ス
ピード信号検出ブロック3Aにより、許容される最大動
作スピードよりも高い動作スピードを選択したことを検
出した場合に、ネゴシエーション処理を1回又は複数回
行う毎に、最大動作スピードを一段階下げて再びネゴシ
エーション処理を行う。
Description
【0001】
【発明の属する技術分野】本発明は、データの転送に先
立ってバス使用権のアービトレーションを行うようにし
たデジタルシリアルデータのインターフェース装置及び
このインターフェース装置を用いたデータ転送速度選択
方法に関する。
立ってバス使用権のアービトレーションを行うようにし
たデジタルシリアルデータのインターフェース装置及び
このインターフェース装置を用いたデータ転送速度選択
方法に関する。
【0002】
【従来の技術】マルチメディア・データ転送のためのイ
ンターフェースを目的として高速データ転送、リアルタ
イム転送をサポートしたインターフェース規格として、
IEEE1394ハイ・パフォーマンス・シリアル・バ
ス規格(以下、IEEE1394規格という。)が知ら
れている。
ンターフェースを目的として高速データ転送、リアルタ
イム転送をサポートしたインターフェース規格として、
IEEE1394ハイ・パフォーマンス・シリアル・バ
ス規格(以下、IEEE1394規格という。)が知ら
れている。
【0003】このIEEE1394規格では、100M
bps(98.304Mbps)、200Mbps(1
96.608Mbps)、400Mbps(393.2
16Mbps)でのデータ転送速度が規定されており、
上位転送速度を持つ1394ポートは、その下位転送速
度との互換性を保持するように規定されている。これに
より、100Mbps、200Mbps、400Mbp
sのデータ転送速度が同一ネットワーク上で混在可能と
なっている。また、IEEE1394規格では、図6に
示すように、転送データがデータとその信号を補うスト
ローブとの2信号に変換されており、この2信号の排他
的論理和をとることによりクロックを生成することがで
きるようにしたDS−Link(Data/Strob
e Link)符号化方式の転送フォーマットが採用さ
れている。さらに、図7に示すように、ケーブル構造と
しては、その断面が第1のシールド層101によりシー
ルドされた2組のツイストペア線(信号線)102と電
源線103とを束ねたケーブル全体を、さらに第2のシ
ールド層104によりシールドした構造のケーブル10
0が規定されている。
bps(98.304Mbps)、200Mbps(1
96.608Mbps)、400Mbps(393.2
16Mbps)でのデータ転送速度が規定されており、
上位転送速度を持つ1394ポートは、その下位転送速
度との互換性を保持するように規定されている。これに
より、100Mbps、200Mbps、400Mbp
sのデータ転送速度が同一ネットワーク上で混在可能と
なっている。また、IEEE1394規格では、図6に
示すように、転送データがデータとその信号を補うスト
ローブとの2信号に変換されており、この2信号の排他
的論理和をとることによりクロックを生成することがで
きるようにしたDS−Link(Data/Strob
e Link)符号化方式の転送フォーマットが採用さ
れている。さらに、図7に示すように、ケーブル構造と
しては、その断面が第1のシールド層101によりシー
ルドされた2組のツイストペア線(信号線)102と電
源線103とを束ねたケーブル全体を、さらに第2のシ
ールド層104によりシールドした構造のケーブル10
0が規定されている。
【0004】また、IEEE1394規格においては、
その接続方式として、ディジチェーンとノード分岐との
2種類の方式が使用できる。ディジチェーン方式では、
1394ポートを備える機器が最大16ノードまで接続
でき、そのノード間の最長距離が4.5mとなってい
る。また、図8に示すように、ノード分岐を併用するこ
とにより、規格最大の63ノード(物理的なノード・ア
ドレス)まで接続することが可能なネットワークを構成
することができる。
その接続方式として、ディジチェーンとノード分岐との
2種類の方式が使用できる。ディジチェーン方式では、
1394ポートを備える機器が最大16ノードまで接続
でき、そのノード間の最長距離が4.5mとなってい
る。また、図8に示すように、ノード分岐を併用するこ
とにより、規格最大の63ノード(物理的なノード・ア
ドレス)まで接続することが可能なネットワークを構成
することができる。
【0005】また、IEEE1394規格においては、
上述のような構造のケーブルの抜き差しを、機器が動作
している状態、すなわち電源が入っている状態で行うこ
とが可能であり、ノードが追加又は削除された時点で、
自動的にネットワークの再構成を行うようになってい
る。このとき、接続されたノードの機器を自動的に認識
することができ、接続された機器のIDや配置は、イン
ターフェース上で管理される。
上述のような構造のケーブルの抜き差しを、機器が動作
している状態、すなわち電源が入っている状態で行うこ
とが可能であり、ノードが追加又は削除された時点で、
自動的にネットワークの再構成を行うようになってい
る。このとき、接続されたノードの機器を自動的に認識
することができ、接続された機器のIDや配置は、イン
ターフェース上で管理される。
【0006】このようなIEEE1394規格に準拠し
たインターフェースの構成要素とプロトコル・アーキテ
クチャとは、図9に示すように構成される。IEEE1
394のインターフェースは、ハードウェアとファーム
ウェアとに分けることができる。
たインターフェースの構成要素とプロトコル・アーキテ
クチャとは、図9に示すように構成される。IEEE1
394のインターフェースは、ハードウェアとファーム
ウェアとに分けることができる。
【0007】ハードウェアは、フィジカル・レイヤ(物
理層:PHY)と、リンク・レイヤ(リンク層)とから
構成される。フィジカル・レイヤでは、直接IEEE1
394規格の信号をドライブする。また、リンク・レイ
ヤは、ホスト・インターフェースとフィジカル・レイヤ
とのインターフェースを備える。
理層:PHY)と、リンク・レイヤ(リンク層)とから
構成される。フィジカル・レイヤでは、直接IEEE1
394規格の信号をドライブする。また、リンク・レイ
ヤは、ホスト・インターフェースとフィジカル・レイヤ
とのインターフェースを備える。
【0008】ファーム・ウェアは、IEEE1394規
格に準拠したインターフェースに対して、実際のオペレ
ーションを行う管理ドライバからなるトランザクション
・レイヤと、SBM(Serial Bus Mana
gement)と呼ばれるIEEE1394規格に準拠
したネットワーク管理用のドライバからなるマネージメ
ント・レイヤとから構成される。
格に準拠したインターフェースに対して、実際のオペレ
ーションを行う管理ドライバからなるトランザクション
・レイヤと、SBM(Serial Bus Mana
gement)と呼ばれるIEEE1394規格に準拠
したネットワーク管理用のドライバからなるマネージメ
ント・レイヤとから構成される。
【0009】さらに、アプリケーション・レイヤは、ユ
ーザの使用しているソフトウェアとトランザクション・
レイヤやマネージメント・レイヤとをインターフェース
する管理ソフトウェアからなる。
ーザの使用しているソフトウェアとトランザクション・
レイヤやマネージメント・レイヤとをインターフェース
する管理ソフトウェアからなる。
【0010】IEEE1394規格においては、ネット
ワーク内で行われる転送動作をサブアクションと呼び、
次の2種類のサブアクションが規定されている。すなわ
ち、2つのサブアクションとして、「アシンクロナス」
と呼ばれる非同期転送モードが定義され、また、「アイ
ソクロナス」と呼ばれる転送帯域を保証した同期転送モ
ードが定義されている。また、さらに各サブアクション
は、それぞれ3つのパートに分かれており、「アービト
レーション」、「パケット・トランスミッション」、
「アクノリッジメント」と呼ばれる転送状態をとる。な
お、「アイソクロナス」モードには、「アクノリッジメ
ント」は省略されている。
ワーク内で行われる転送動作をサブアクションと呼び、
次の2種類のサブアクションが規定されている。すなわ
ち、2つのサブアクションとして、「アシンクロナス」
と呼ばれる非同期転送モードが定義され、また、「アイ
ソクロナス」と呼ばれる転送帯域を保証した同期転送モ
ードが定義されている。また、さらに各サブアクション
は、それぞれ3つのパートに分かれており、「アービト
レーション」、「パケット・トランスミッション」、
「アクノリッジメント」と呼ばれる転送状態をとる。な
お、「アイソクロナス」モードには、「アクノリッジメ
ント」は省略されている。
【0011】アシンクロナス・サブアクションでは、非
同期転送を行う。この転送モードにおける時間的な遷移
状態を示す図10において、最初のサブアクション・ギ
ャップは、バスのアイドル状態を示している。このサブ
アクション・ギャップの時間をモニタすることにより、
直前の転送が終わり、新たな転送が可能か否かを判断す
る。
同期転送を行う。この転送モードにおける時間的な遷移
状態を示す図10において、最初のサブアクション・ギ
ャップは、バスのアイドル状態を示している。このサブ
アクション・ギャップの時間をモニタすることにより、
直前の転送が終わり、新たな転送が可能か否かを判断す
る。
【0012】そして、一定時間以上のアイドル状態が続
くと、転送を希望するノードは、バスを使用できると判
断して、バスの制御権を獲得するためにアービトレーシ
ョンを実行する。実際にバスの停止の判断は、図11
(a)及び図11(b)に示すように、ルートに位置す
るノードBが下す。このアービトレーションでバスの制
御権を得たノードは、次にデータの転送すなわちパケッ
ト・トランスミッションを実行する。データ転送後、デ
ータを受信したノードは、その転送されたデータに対し
て、その受信結果に応じたACK(受信確認用返送コー
ド)の返送により、応答するアクノリッジメントを実行
する。このアクノリッジメントの実行により、転送が正
常に行われたことを双方ともにACKの内容によって確
認することができる。
くと、転送を希望するノードは、バスを使用できると判
断して、バスの制御権を獲得するためにアービトレーシ
ョンを実行する。実際にバスの停止の判断は、図11
(a)及び図11(b)に示すように、ルートに位置す
るノードBが下す。このアービトレーションでバスの制
御権を得たノードは、次にデータの転送すなわちパケッ
ト・トランスミッションを実行する。データ転送後、デ
ータを受信したノードは、その転送されたデータに対し
て、その受信結果に応じたACK(受信確認用返送コー
ド)の返送により、応答するアクノリッジメントを実行
する。このアクノリッジメントの実行により、転送が正
常に行われたことを双方ともにACKの内容によって確
認することができる。
【0013】その後、再びサブアクション・ギャップ、
すなわちバスのアイドル状態に戻り、上述した転送動作
が繰り返される。
すなわちバスのアイドル状態に戻り、上述した転送動作
が繰り返される。
【0014】また、アイソクロナス・サブアクションで
は、基本的には非同期転送と同様な構造の転送を行うの
であるが、図12に示すように、アシンクロナス・サブ
アクションでの非同期転送よりも優先的に実行される。
このアイソクロナス・サブアクションにおけるアイソク
ロナス転送は、約8kHz毎にルートノードから発行さ
れるサイクルスタートパケットに続いて行われ、アシン
クロナス・サブアクションでの非同期転送よりも優先し
て実行される。これにより、転送帯域を保証した転送モ
ードとなり、リアルタイム・データの転送を実現する。
は、基本的には非同期転送と同様な構造の転送を行うの
であるが、図12に示すように、アシンクロナス・サブ
アクションでの非同期転送よりも優先的に実行される。
このアイソクロナス・サブアクションにおけるアイソク
ロナス転送は、約8kHz毎にルートノードから発行さ
れるサイクルスタートパケットに続いて行われ、アシン
クロナス・サブアクションでの非同期転送よりも優先し
て実行される。これにより、転送帯域を保証した転送モ
ードとなり、リアルタイム・データの転送を実現する。
【0015】同時に、複数ノードでリアルタイム・デー
タのアイソクロナス転送を行う場合には、その転送デー
タには内容を区別するためのチャンネルIDを設定し
て、必要なリアルタイム・データだけを受け取るように
する。
タのアイソクロナス転送を行う場合には、その転送デー
タには内容を区別するためのチャンネルIDを設定し
て、必要なリアルタイム・データだけを受け取るように
する。
【0016】上述の如きIEEE1394規格における
フィジカル・レイヤは、例えば図13に示すように、物
理層論理ブロック(PHY LOGIC)201と、セ
レクタブロック(RXCLOCK/DATA SELE
CTOR)202と、各ポート論理ブロック(PORT
LOGIC1,PORT LOGIC2,PORTL
OGIC3)203,204,205と、各ケーブルポ
ート(CABLEPORT1,CABLE PORT
2,CABLE PORT3)206,207,208
と、クロック発生ブロック(PLL)209とを備えて
いる。
フィジカル・レイヤは、例えば図13に示すように、物
理層論理ブロック(PHY LOGIC)201と、セ
レクタブロック(RXCLOCK/DATA SELE
CTOR)202と、各ポート論理ブロック(PORT
LOGIC1,PORT LOGIC2,PORTL
OGIC3)203,204,205と、各ケーブルポ
ート(CABLEPORT1,CABLE PORT
2,CABLE PORT3)206,207,208
と、クロック発生ブロック(PLL)209とを備えて
いる。
【0017】物理層論理ブロック201は、IEEE1
394規格におけるリンク・レイヤとのI/O制御及び
アービトレーション制御を行うもので、リンク・レイヤ
・コントローラ(LINK CONTROLLER)2
00に接続されているとともに、セレクタブロック20
2及び各ポート論理ブロック203,204,205に
接続されている。
394規格におけるリンク・レイヤとのI/O制御及び
アービトレーション制御を行うもので、リンク・レイヤ
・コントローラ(LINK CONTROLLER)2
00に接続されているとともに、セレクタブロック20
2及び各ポート論理ブロック203,204,205に
接続されている。
【0018】セレクタブロック202は、各ケーブルポ
ート206,207,208に接続された各ポート論理
ブロック203,204,205を介して受信するデー
タDATA1,DATA2,DATA3及びその受信ク
ロックRXCLK1,RXCLK2,RXCLK3の選
択を行うもので、物理層論理ブロック102及び各ポー
ト論理ブロック203,204,205に接続されてい
る。
ート206,207,208に接続された各ポート論理
ブロック203,204,205を介して受信するデー
タDATA1,DATA2,DATA3及びその受信ク
ロックRXCLK1,RXCLK2,RXCLK3の選
択を行うもので、物理層論理ブロック102及び各ポー
ト論理ブロック203,204,205に接続されてい
る。
【0019】このセレクタブロック202は、データの
送信の場合、物理層論理ブロック201から送られてき
たパケットデータDATAを全てのポート論理ブロック
203,204,205に送る。また、受信の場合に
は、各ポート論理ブロック203,204,205を介
して受信するパケットデータDATA1,DATA2,
DATA3及びその受信クロックRXCLK1,RXC
LK2,RXCLK3の1組を選択して、例えばケーブ
ルポート206を介してポート論理ブロック203が受
信したパケットデータDATA1とその受信クロックR
XCLK1とを物理層論理ブロック201に送る。そし
て、セレクタブロック202により選択されたパケット
データ、例えばポート論理ブロック203で受信された
パケットデータDATA1は、その受信クロックRXC
LK1により物理層論理ブロック201内のFIFOメ
モリに書き込まれる。このFIFOメモリに書き込まれ
たパケットデータは、クロック発生ブロック209によ
り与えられるシステムクロックSYSCLKにより読み
出される。
送信の場合、物理層論理ブロック201から送られてき
たパケットデータDATAを全てのポート論理ブロック
203,204,205に送る。また、受信の場合に
は、各ポート論理ブロック203,204,205を介
して受信するパケットデータDATA1,DATA2,
DATA3及びその受信クロックRXCLK1,RXC
LK2,RXCLK3の1組を選択して、例えばケーブ
ルポート206を介してポート論理ブロック203が受
信したパケットデータDATA1とその受信クロックR
XCLK1とを物理層論理ブロック201に送る。そし
て、セレクタブロック202により選択されたパケット
データ、例えばポート論理ブロック203で受信された
パケットデータDATA1は、その受信クロックRXC
LK1により物理層論理ブロック201内のFIFOメ
モリに書き込まれる。このFIFOメモリに書き込まれ
たパケットデータは、クロック発生ブロック209によ
り与えられるシステムクロックSYSCLKにより読み
出される。
【0020】ポート論理ブロック203は、ケーブルポ
ート206を介してアービトレーション信号ARB1と
データDATA1との送受信を行うもので、ケーブルポ
ート206を介して送られてくるデータとそのストロー
ブ信号とから受信クロックRXCLK1を生成する機能
を有している。また、このポート論理ブロック203に
は、アービトレーション時に、アービトレーション信号
ARB1が物理層論理ブロック201から送られてく
る。
ート206を介してアービトレーション信号ARB1と
データDATA1との送受信を行うもので、ケーブルポ
ート206を介して送られてくるデータとそのストロー
ブ信号とから受信クロックRXCLK1を生成する機能
を有している。また、このポート論理ブロック203に
は、アービトレーション時に、アービトレーション信号
ARB1が物理層論理ブロック201から送られてく
る。
【0021】そして、データの送信時には、このポート
論理ブロック203は、物理層論理ブロック201から
セレクタブロック202を介して送られてくるパケット
データDATA1を、クロック発生ブロック209によ
り与えられる送信クロックTXCLKでシリアルデータ
に変換してケーブルポート206から送信する。
論理ブロック203は、物理層論理ブロック201から
セレクタブロック202を介して送られてくるパケット
データDATA1を、クロック発生ブロック209によ
り与えられる送信クロックTXCLKでシリアルデータ
に変換してケーブルポート206から送信する。
【0022】また、データの受信時には、このポート論
理ブロック203は、ケーブルポート206を介して受
信したパケットデータDATA1を、その受信クロック
RXCLK1とともに、セレクタブロック202を介し
て物理層論理ブロック201に送る。そして、このポー
ト論理ブロック203がセレクタブロック202により
選択されている場合に、パケットデータDATA1は、
その受信クロックRXCLK1により物理層論理ブロッ
ク201内のFIFOメモリに書き込まれる。
理ブロック203は、ケーブルポート206を介して受
信したパケットデータDATA1を、その受信クロック
RXCLK1とともに、セレクタブロック202を介し
て物理層論理ブロック201に送る。そして、このポー
ト論理ブロック203がセレクタブロック202により
選択されている場合に、パケットデータDATA1は、
その受信クロックRXCLK1により物理層論理ブロッ
ク201内のFIFOメモリに書き込まれる。
【0023】ポート論理ブロック204は、ケーブルポ
ート207を介してアービトレーション信号ARB2と
データDATA2との送受信を行うもので、ケーブルポ
ート207を介して送られてくるデータとそのストロー
ブ信号とから受信クロックRXCLK2を生成する機能
を有している。また、このポート論理ブロック204に
は、アービトレーション時に、アービトレーション信号
ARB2が物理層論理ブロック201から送られてく
る。
ート207を介してアービトレーション信号ARB2と
データDATA2との送受信を行うもので、ケーブルポ
ート207を介して送られてくるデータとそのストロー
ブ信号とから受信クロックRXCLK2を生成する機能
を有している。また、このポート論理ブロック204に
は、アービトレーション時に、アービトレーション信号
ARB2が物理層論理ブロック201から送られてく
る。
【0024】そして、データの送信時には、このポート
論理ブロック204は、物理層論理ブロック201から
セレクタブロック202を介して送られてくるパケット
データDATA2を、クロック発生ブロック209によ
り与えられる送信クロックTXCLKでシリアルデータ
に変換してケーブルポート207から送信する。
論理ブロック204は、物理層論理ブロック201から
セレクタブロック202を介して送られてくるパケット
データDATA2を、クロック発生ブロック209によ
り与えられる送信クロックTXCLKでシリアルデータ
に変換してケーブルポート207から送信する。
【0025】また、データの受信時には、このポート論
理ブロック204は、ケーブルポート207を介して受
信したパケットデータDATA2を、その受信クロック
RXCLK2とともに、セレクタブロック202を介し
て物理層論理ブロック201に送る。そして、このポー
ト論理ブロック204がセレクタブロック202により
選択されている場合に、パケットデータDATA2は、
その受信クロックRXCLK2により物理層論理ブロッ
ク201内のFIFOメモリに書き込まれる。
理ブロック204は、ケーブルポート207を介して受
信したパケットデータDATA2を、その受信クロック
RXCLK2とともに、セレクタブロック202を介し
て物理層論理ブロック201に送る。そして、このポー
ト論理ブロック204がセレクタブロック202により
選択されている場合に、パケットデータDATA2は、
その受信クロックRXCLK2により物理層論理ブロッ
ク201内のFIFOメモリに書き込まれる。
【0026】ポート論理ブロック205は、ケーブルポ
ート208を介してアービトレーション信号ARB3と
データDATA3との送受信を行うもので、ケーブルポ
ート208を介して送られてくるデータとそのストロー
ブ信号とから受信クロックRXCLK3を生成する機能
を有している。また、このポート論理ブロック205に
は、アービトレーション時に、アービトレーション信号
ARB3が物理層論理ブロック201から送られてく
る。
ート208を介してアービトレーション信号ARB3と
データDATA3との送受信を行うもので、ケーブルポ
ート208を介して送られてくるデータとそのストロー
ブ信号とから受信クロックRXCLK3を生成する機能
を有している。また、このポート論理ブロック205に
は、アービトレーション時に、アービトレーション信号
ARB3が物理層論理ブロック201から送られてく
る。
【0027】そして、データの送信時には、このポート
論理ブロック205は、物理層論理ブロック201から
セレクタブロック202を介して送られてくるパケット
データDATA3を、クロック発生ブロック209によ
り与えられる送信クロックTXCLKでシリアルデータ
に変換してケーブルポート208から送信する。
論理ブロック205は、物理層論理ブロック201から
セレクタブロック202を介して送られてくるパケット
データDATA3を、クロック発生ブロック209によ
り与えられる送信クロックTXCLKでシリアルデータ
に変換してケーブルポート208から送信する。
【0028】また、データの受信時には、このポート論
理ブロック205は、ケーブルポート208を介して受
信したパケットデータDATA3を、その受信クロック
RXCLK3とともに、セレクタブロック202を介し
て物理層論理ブロック201に送る。そして、このポー
ト論理ブロック205がセレクタブロック202により
選択されている場合に、パケットデータDATA3は、
その受信クロックRXCLK3により物理層論理ブロッ
ク201内のFIFOメモリに書き込まれる。
理ブロック205は、ケーブルポート208を介して受
信したパケットデータDATA3を、その受信クロック
RXCLK3とともに、セレクタブロック202を介し
て物理層論理ブロック201に送る。そして、このポー
ト論理ブロック205がセレクタブロック202により
選択されている場合に、パケットデータDATA3は、
その受信クロックRXCLK3により物理層論理ブロッ
ク201内のFIFOメモリに書き込まれる。
【0029】ケーブルポート206は、ポート論理ブロ
ック203から送られてきた信号でツイストペアケーブ
ルを駆動し、また、ツイストペアケーブルを介して送ら
れてきた信号をレベル変換してポート論理ブロック20
3に送る。
ック203から送られてきた信号でツイストペアケーブ
ルを駆動し、また、ツイストペアケーブルを介して送ら
れてきた信号をレベル変換してポート論理ブロック20
3に送る。
【0030】ケーブルポート207は、ポート論理ブロ
ック204から送られてきた信号でツイストペアケーブ
ルを駆動し、また、ツイストペアケーブルを介して送ら
れてきた信号をレベル変換してポート論理ブロック20
4に送る。
ック204から送られてきた信号でツイストペアケーブ
ルを駆動し、また、ツイストペアケーブルを介して送ら
れてきた信号をレベル変換してポート論理ブロック20
4に送る。
【0031】ケーブルポート208は、ポート論理ブロ
ック205から送られてきた信号でツイストペアケーブ
ルを駆動し、また、ツイストペアケーブルを介して送ら
れてきた信号をレベル変換してポート論理ブロック20
5に送る。
ック205から送られてきた信号でツイストペアケーブ
ルを駆動し、また、ツイストペアケーブルを介して送ら
れてきた信号をレベル変換してポート論理ブロック20
5に送る。
【0032】クロック発生ブロック209は、水晶発振
器(X’TAL)210により与えられる24.576
MHzのクロックから49.152MHzのシステムク
ロックSYSCLKと98.304MHzの送信クロッ
クTXCLKとを生成する。
器(X’TAL)210により与えられる24.576
MHzのクロックから49.152MHzのシステムク
ロックSYSCLKと98.304MHzの送信クロッ
クTXCLKとを生成する。
【0033】フィジカル・レイヤにおけるアービトレー
ション信号の論理値は、”1”,”0”,”Z”の3値
であって、次の表1及び表2に示す規則にしたがって生
成され、表3に示す規則によりデコードされる。なお、
ここで、値”Z”は、ドライバの不動作状態を表す。
ション信号の論理値は、”1”,”0”,”Z”の3値
であって、次の表1及び表2に示す規則にしたがって生
成され、表3に示す規則によりデコードされる。なお、
ここで、値”Z”は、ドライバの不動作状態を表す。
【0034】ここで、2組のツイストペア線202のう
ち、1組のツイストペア線TPA/TPA*は、ストロ
ーブ信号(Strb_Tx)を送信するとともに、デー
タ信号(Data_Rx)を受信する。一方、もう1組
のツイストペア線TPB/TPB*は、データ信号(D
ata_Tx)を送信するとともに、ストローブ信号
(Strb_Rx)を受信する。Strb_Tx信号、
Data_Tx信号、Strb_Enable信号及び
Data_Enable信号は、アービトレーション信
号(Arb_A_Rx,Arb_B_Rx)を生成する
ために用いられる。
ち、1組のツイストペア線TPA/TPA*は、ストロ
ーブ信号(Strb_Tx)を送信するとともに、デー
タ信号(Data_Rx)を受信する。一方、もう1組
のツイストペア線TPB/TPB*は、データ信号(D
ata_Tx)を送信するとともに、ストローブ信号
(Strb_Rx)を受信する。Strb_Tx信号、
Data_Tx信号、Strb_Enable信号及び
Data_Enable信号は、アービトレーション信
号(Arb_A_Rx,Arb_B_Rx)を生成する
ために用いられる。
【0035】
【表1】
【0036】
【表2】
【0037】
【表3】
【0038】また、フィジカル・レイヤでは、次の表4
に示す規則を用いて、2つの送信アービトレーション信
号Arb_A_Tx、Arb_B_Txをライン状態に
エンコードする。これらの状態は、表4に示したよう
に、親ノードに送るか又は子ノードに送るかによって異
なる意味を持っている。
に示す規則を用いて、2つの送信アービトレーション信
号Arb_A_Tx、Arb_B_Txをライン状態に
エンコードする。これらの状態は、表4に示したよう
に、親ノードに送るか又は子ノードに送るかによって異
なる意味を持っている。
【0039】ここで、IEEE1394規格における親
子関係について説明する。ネットワークに接続された複
数のノードのうち、端(リーフ)に位置するノードが幾
つか存在する。バスリセット直後、各ノードは、自分が
リーフであるか否かを判定する。各ノードがリーフであ
るか否かの判定は、自分自身に何本のケーブルが接続さ
れているかを認識することによって行われる。すなわ
ち、1つしかポートを持たない若しくは複数のポートを
持っていても1本しかケーブルが接続されていないノー
ドは、リーフとなる。各リーフは、その接続先のノード
(親ノード)に対して問い合わせを行う。問い合わせを
受けたノードは、問い合わせのあったポートに接続され
て問い合わせてきたノードを子とし、さらに親子関係が
決まっていないポートから接続先に対して問い合わせを
行う。このようにして、ネットワーク内の親子関係が決
められる。最後に、どのポートも親となったノードがル
ートとなる。
子関係について説明する。ネットワークに接続された複
数のノードのうち、端(リーフ)に位置するノードが幾
つか存在する。バスリセット直後、各ノードは、自分が
リーフであるか否かを判定する。各ノードがリーフであ
るか否かの判定は、自分自身に何本のケーブルが接続さ
れているかを認識することによって行われる。すなわ
ち、1つしかポートを持たない若しくは複数のポートを
持っていても1本しかケーブルが接続されていないノー
ドは、リーフとなる。各リーフは、その接続先のノード
(親ノード)に対して問い合わせを行う。問い合わせを
受けたノードは、問い合わせのあったポートに接続され
て問い合わせてきたノードを子とし、さらに親子関係が
決まっていないポートから接続先に対して問い合わせを
行う。このようにして、ネットワーク内の親子関係が決
められる。最後に、どのポートも親となったノードがル
ートとなる。
【0040】
【表4】
【0041】また、フィジカル・レイヤでは、次の表5
に示す規則を用いて、補間アービトレーション信号Ar
b_A_Tx、Arb_B_Txをライン状態にデコー
ドする。
に示す規則を用いて、補間アービトレーション信号Ar
b_A_Tx、Arb_B_Txをライン状態にデコー
ドする。
【0042】
【表5】
【0043】
【発明が解決しようとする課題】ところで、上述したI
EEE1394規格のインターフェース装置において
は、IEEE1394規格における各データ転送速度
(以下、スピードと称し、S100:98.304Mb
ps、S200:196.608Mbps、S400:
393.216Mbpsと定義する。)での転送方法に
ついては、特開平10−164107号公報にて定義さ
れている。しかしながら、これらのスピードを実現する
ための動作速度を決定するためのネゴシエーション処理
の方法については明確な定義がなされていなかった。
EEE1394規格のインターフェース装置において
は、IEEE1394規格における各データ転送速度
(以下、スピードと称し、S100:98.304Mb
ps、S200:196.608Mbps、S400:
393.216Mbpsと定義する。)での転送方法に
ついては、特開平10−164107号公報にて定義さ
れている。しかしながら、これらのスピードを実現する
ための動作速度を決定するためのネゴシエーション処理
の方法については明確な定義がなされていなかった。
【0044】また、通常のインターフェース装置におい
ては、スピードネゴシエーション処理を行い失敗した場
合に、そのリトライ動作が無限ループに陥ってしまい、
永久にその動作を繰り返してしまうといった問題があっ
た。
ては、スピードネゴシエーション処理を行い失敗した場
合に、そのリトライ動作が無限ループに陥ってしまい、
永久にその動作を繰り返してしまうといった問題があっ
た。
【0045】一方、そのリトライ動作の回数をある値に
設定してしまうと、動作可能であるスピードでのネゴシ
エーション処理が行われずに、ネゴシエーション処理が
失敗したものとみなされてしまうこともあった。
設定してしまうと、動作可能であるスピードでのネゴシ
エーション処理が行われずに、ネゴシエーション処理が
失敗したものとみなされてしまうこともあった。
【0046】本発明は、このような実情に鑑みてなされ
たものであり、例えばIEEE1394規格のように、
データ転送に先立ってバス使用権のアービトレーション
を行うようにしたデジタルシリアルデータのインターフ
ェース装置において、スピードのネゴシエーション処理
を、誤ったモードに陥ることなく、正確に実現するデジ
タルシリアルデータのインターフェース装置を提供する
とともに、そのデータ転送速度選択方法を提供すること
を目的とするものである。
たものであり、例えばIEEE1394規格のように、
データ転送に先立ってバス使用権のアービトレーション
を行うようにしたデジタルシリアルデータのインターフ
ェース装置において、スピードのネゴシエーション処理
を、誤ったモードに陥ることなく、正確に実現するデジ
タルシリアルデータのインターフェース装置を提供する
とともに、そのデータ転送速度選択方法を提供すること
を目的とするものである。
【0047】また、本発明は、異なるスピード転送能力
を有する光ファイバケーブルを用いて、実動作スピード
能力を意識することなく接続を可能にするデジタルシリ
アルデータのインターフェース装置及びデータ転送速度
選択方法を提供することを目的とするものである。
を有する光ファイバケーブルを用いて、実動作スピード
能力を意識することなく接続を可能にするデジタルシリ
アルデータのインターフェース装置及びデータ転送速度
選択方法を提供することを目的とするものである。
【0048】さらに、本発明は、ネゴシエーション処理
を行った場合に、最大動作スピードよりも低い周波数で
ネゴシエーション処理が行われたことをユーザに知らせ
ることができるデジタルシリアルデータのインターフェ
ース装置及びデータ転送速度選択方法を提供することを
目的とするものである。
を行った場合に、最大動作スピードよりも低い周波数で
ネゴシエーション処理が行われたことをユーザに知らせ
ることができるデジタルシリアルデータのインターフェ
ース装置及びデータ転送速度選択方法を提供することを
目的とするものである。
【0049】
【課題を解決するための手段】上述した目的を達成する
本発明にかかるデジタルシリアルデータのインターフェ
ース装置は、予め設定された複数のデータ転送速度を実
現する複数の動作速度のうち、初期状態にて最も下位の
動作速度を選択し、許容される動作速度である最大動作
速度まで一段階ずつ動作速度を上げていくネゴシエーシ
ョン処理を行うデジタルシリアルデータのインターフェ
ース装置であって、動作速度を選択する速度選択処理手
段と、外部機器から受信したデータがデータ転送速度を
表す速度信号であるか否かを検出する速度信号検出手段
と、速度選択処理手段から受ける情報に基づいて速度信
号を送信する速度信号送信手段とを備え、ネゴシエーシ
ョン処理における最大動作速度が可変であって、接続さ
れる状況に応じて最大動作速度を変化させ、この最大動
作速度以下の動作速度を選択することを特徴としてい
る。
本発明にかかるデジタルシリアルデータのインターフェ
ース装置は、予め設定された複数のデータ転送速度を実
現する複数の動作速度のうち、初期状態にて最も下位の
動作速度を選択し、許容される動作速度である最大動作
速度まで一段階ずつ動作速度を上げていくネゴシエーシ
ョン処理を行うデジタルシリアルデータのインターフェ
ース装置であって、動作速度を選択する速度選択処理手
段と、外部機器から受信したデータがデータ転送速度を
表す速度信号であるか否かを検出する速度信号検出手段
と、速度選択処理手段から受ける情報に基づいて速度信
号を送信する速度信号送信手段とを備え、ネゴシエーシ
ョン処理における最大動作速度が可変であって、接続さ
れる状況に応じて最大動作速度を変化させ、この最大動
作速度以下の動作速度を選択することを特徴としてい
る。
【0050】以上のように構成された本発明にかかるデ
ジタルシリアルデータのインターフェース装置は、最大
動作速度が可変であるため、接続される状況に応じて異
なる動作速度を選択する。
ジタルシリアルデータのインターフェース装置は、最大
動作速度が可変であるため、接続される状況に応じて異
なる動作速度を選択する。
【0051】また、本発明にかかるデータ転送速度選択
方法は、予め設定された複数のデータ転送速度を実現す
る複数の動作速度のうち、初期状態にて最も下位の動作
速度を選択し、許容される動作速度である最大動作速度
まで一段階ずつ動作速度を上げていくネゴシエーション
処理を行うデータ転送速度選択方法であって、ネゴシエ
ーション処理における最大動作速度が可変であって、接
続される状況に応じて最大動作速度を変化させ、この最
大動作速度以下の動作速度を選択することを特徴として
いる。
方法は、予め設定された複数のデータ転送速度を実現す
る複数の動作速度のうち、初期状態にて最も下位の動作
速度を選択し、許容される動作速度である最大動作速度
まで一段階ずつ動作速度を上げていくネゴシエーション
処理を行うデータ転送速度選択方法であって、ネゴシエ
ーション処理における最大動作速度が可変であって、接
続される状況に応じて最大動作速度を変化させ、この最
大動作速度以下の動作速度を選択することを特徴として
いる。
【0052】以上のような本発明にかかるデータ転送速
度方法は、最大動作速度が可変であることにより、接続
される状況に応じて異なる動作速度を選択することがで
きる。
度方法は、最大動作速度が可変であることにより、接続
される状況に応じて異なる動作速度を選択することがで
きる。
【0053】
【発明の実施の形態】以下、本発明を適用した具体的な
実施の形態について図面を参照しながら詳細に説明す
る。
実施の形態について図面を参照しながら詳細に説明す
る。
【0054】IEEE1394においては、データ転送
に先立ってバス使用権のアービトレーションを行うが、
このようなIEEE1394規格においては、ノード間
のケーブル長の延長を行い、長距離転送が可能である。
まず、この長距離転送が可能なIEEE1394規格
(以下、Long Distance IEEE139
4という。)のインターフェース装置について説明す
る。
に先立ってバス使用権のアービトレーションを行うが、
このようなIEEE1394規格においては、ノード間
のケーブル長の延長を行い、長距離転送が可能である。
まず、この長距離転送が可能なIEEE1394規格
(以下、Long Distance IEEE139
4という。)のインターフェース装置について説明す
る。
【0055】このインターフェース装置は、図1に示す
ように、物理層論理ブロック(PHY LOGIC)1
と、セレクタブロック(RXCLOCK/DATA S
ELECTOR)2と、変換処理ブロック(4B/5B
CONVERTER &ARB.SIGNAL CO
NVERTER)3と、各スクランブルブロック(SC
RAMBLE1,SCRAMBLE2)4A,4Bと、
各デスクランブルブロック(DE−SCRAMBLE
1,DE−SCRAMBLE2)5A,5Bと、各送信
ブロック(P/S1,P/S2)6A,6Bと、各受信
ブロック(RX−PLL1 S/P,RX−PLL2
S/P)7A,7Bと、ポート論理ブロック(PORT
LOGIC)8と、アナログドライバ(ANALOG
DRIVER)9と、クロック発生ブロック(PL
L)10とを備えている。
ように、物理層論理ブロック(PHY LOGIC)1
と、セレクタブロック(RXCLOCK/DATA S
ELECTOR)2と、変換処理ブロック(4B/5B
CONVERTER &ARB.SIGNAL CO
NVERTER)3と、各スクランブルブロック(SC
RAMBLE1,SCRAMBLE2)4A,4Bと、
各デスクランブルブロック(DE−SCRAMBLE
1,DE−SCRAMBLE2)5A,5Bと、各送信
ブロック(P/S1,P/S2)6A,6Bと、各受信
ブロック(RX−PLL1 S/P,RX−PLL2
S/P)7A,7Bと、ポート論理ブロック(PORT
LOGIC)8と、アナログドライバ(ANALOG
DRIVER)9と、クロック発生ブロック(PL
L)10とを備えている。
【0056】物理層論理ブロック1は、IEEE139
4規格におけるリンク・レイヤとのI/O制御及びアー
ビトレーション制御を行うもので、IEEE1394規
格に準拠したリンク・レイヤ・コントローラ(LINK
CONTROLLER)20に接続されているととも
に、セレクタブロック2及び変換処理ブロック3、ポー
ト論理ブロック8に接続されている。
4規格におけるリンク・レイヤとのI/O制御及びアー
ビトレーション制御を行うもので、IEEE1394規
格に準拠したリンク・レイヤ・コントローラ(LINK
CONTROLLER)20に接続されているととも
に、セレクタブロック2及び変換処理ブロック3、ポー
ト論理ブロック8に接続されている。
【0057】ここで、この物理層論理ブロック1におけ
るリンク・レイヤとのI/Oは、IEEE1394規格
と同等であり、リンク・レイヤとフィジカル・レイヤと
の通信は、データ信号DATAと制御信号CTRLとに
よって行われ、これに加えてリンク・レイヤからフィジ
カル・レイヤへの送信要求としてリンク要求信号LRE
Qが物理層論理ブロック1に入力される。
るリンク・レイヤとのI/Oは、IEEE1394規格
と同等であり、リンク・レイヤとフィジカル・レイヤと
の通信は、データ信号DATAと制御信号CTRLとに
よって行われ、これに加えてリンク・レイヤからフィジ
カル・レイヤへの送信要求としてリンク要求信号LRE
Qが物理層論理ブロック1に入力される。
【0058】この物理層論理ブロック1は、アービトレ
ーションコントローラを内蔵しており、このアービトレ
ーションコントローラによりアービトレーションプロセ
スとバスとの送受信を制御する。すなわち、パケットの
送信要求があると適切なギャップ時間後にアービトレー
ションを開始する。なお、ギャップ時間は、アービトレ
ーションの種類によって異なる。また、物理層論理ブロ
ック1は、リンク・レイヤからのパケットデータDAT
Aをセレクタブロック2へと送り、リンク・レイヤから
のアービトレーション要求を、変換処理ブロック3及び
ポート論理ブロック8に送る。
ーションコントローラを内蔵しており、このアービトレ
ーションコントローラによりアービトレーションプロセ
スとバスとの送受信を制御する。すなわち、パケットの
送信要求があると適切なギャップ時間後にアービトレー
ションを開始する。なお、ギャップ時間は、アービトレ
ーションの種類によって異なる。また、物理層論理ブロ
ック1は、リンク・レイヤからのパケットデータDAT
Aをセレクタブロック2へと送り、リンク・レイヤから
のアービトレーション要求を、変換処理ブロック3及び
ポート論理ブロック8に送る。
【0059】セレクタブロック2は、変換処理ブロック
3を介して受信するデータDATA1,DATA2及び
その受信クロックRXCLK1,RXCLK2、ポート
論理ブロック8を介して受信するデータDATA3及び
その受信クロックRXCLK3の1組を選択するもの
で、物理層論理ブロック1、変換処理ブロック3、各受
信ブロック7A,7B及びポート論理ブロック8に接続
されている。
3を介して受信するデータDATA1,DATA2及び
その受信クロックRXCLK1,RXCLK2、ポート
論理ブロック8を介して受信するデータDATA3及び
その受信クロックRXCLK3の1組を選択するもの
で、物理層論理ブロック1、変換処理ブロック3、各受
信ブロック7A,7B及びポート論理ブロック8に接続
されている。
【0060】このセレクタブロック2は、データの送信
の場合、物理層論理ブロック1から送られてきたパケッ
トデータDATAを変換処理ブロック3及びポート論理
ブロック8に送る。これにより、全ての送信ポートに対
して送信データが送られる。また、受信の場合には、変
換処理ブロック3又はポート論理ブロック8を介して受
信するパケットデータDATA1,DATA2,DAT
A3及びその受信クロックRXCLK1,RXCLK
2,RXCLK3の1組を選択し、選択したパケットデ
ータ、例えばDATA1とその受信クロックRXCLK
1とを物理層論理ブロック1に送る。そして、セレクタ
ブロック2により選択されたパケットデータ、例えば変
換処理ブロック3で受信されたパケットデータDATA
1は、その受信クロックRXCLK1により物理層論理
ブロック1内のFIFOメモリに書き込まれ、クロック
発生ブロック10により与えられるシステムクロックS
YSCLKにより読み出される。
の場合、物理層論理ブロック1から送られてきたパケッ
トデータDATAを変換処理ブロック3及びポート論理
ブロック8に送る。これにより、全ての送信ポートに対
して送信データが送られる。また、受信の場合には、変
換処理ブロック3又はポート論理ブロック8を介して受
信するパケットデータDATA1,DATA2,DAT
A3及びその受信クロックRXCLK1,RXCLK
2,RXCLK3の1組を選択し、選択したパケットデ
ータ、例えばDATA1とその受信クロックRXCLK
1とを物理層論理ブロック1に送る。そして、セレクタ
ブロック2により選択されたパケットデータ、例えば変
換処理ブロック3で受信されたパケットデータDATA
1は、その受信クロックRXCLK1により物理層論理
ブロック1内のFIFOメモリに書き込まれ、クロック
発生ブロック10により与えられるシステムクロックS
YSCLKにより読み出される。
【0061】変換処理ブロック3は、データの4ビット
/5ビット変換処理手段として機能するとともに、この
4ビット/5ビット変換処理において、データに割り当
てられた5ビットシンボル以外の5ビットシンボルを、
アービトレーション信号に割り当てるアービトレーショ
ン信号変換処理手段として機能する。変換処理ブロック
3は、アービトレーション時には、物理層論理ブロック
1から送られてくるアービトレーション信号ARB.S
IGNAL1,ARB.SIGNAL2を、表6及び表
7に示すように割り当てられた1個又は2個の5ビット
シンボルに変換し、各スクランブルブロック4A,4B
に送る。同時に、各デスクランブルブロック5A,5B
から送られてきた5ビットのアービトレーション信号を
4ビットに変換して、物理層論理ブロック1に送る。
/5ビット変換処理手段として機能するとともに、この
4ビット/5ビット変換処理において、データに割り当
てられた5ビットシンボル以外の5ビットシンボルを、
アービトレーション信号に割り当てるアービトレーショ
ン信号変換処理手段として機能する。変換処理ブロック
3は、アービトレーション時には、物理層論理ブロック
1から送られてくるアービトレーション信号ARB.S
IGNAL1,ARB.SIGNAL2を、表6及び表
7に示すように割り当てられた1個又は2個の5ビット
シンボルに変換し、各スクランブルブロック4A,4B
に送る。同時に、各デスクランブルブロック5A,5B
から送られてきた5ビットのアービトレーション信号を
4ビットに変換して、物理層論理ブロック1に送る。
【0062】
【表6】
【0063】
【表7】
【0064】すなわち、送信時には、表6に示すような
TX_DATA_PREFIXとBUS_RESETと
を除く各アービトレーションに、1シンボルを割り当
て、TX_DATA_PREFIXには2シンボル(1
1000 10001)を割り当て、BUS_RESE
Tには2シンボル(00000 11111)を割り当
てて送信する。
TX_DATA_PREFIXとBUS_RESETと
を除く各アービトレーションに、1シンボルを割り当
て、TX_DATA_PREFIXには2シンボル(1
1000 10001)を割り当て、BUS_RESE
Tには2シンボル(00000 11111)を割り当
てて送信する。
【0065】また、パケットデータの送信時には、変換
処理ブロック3は、セレクタブロック2を介して送られ
てくる4ビット信号からなるパケットデータDATA
1,DATA2を、表8に示すように割り当てた5ビッ
ト信号に変換して、各スクランブルブロック4A,4B
に送る。同時に、各デスクランブルブロック5A,5B
から送られてきた5ビットの受信パケットデータを、5
ビットの信号から4ビットの信号に変換し、セレクタブ
ロック2に送る。
処理ブロック3は、セレクタブロック2を介して送られ
てくる4ビット信号からなるパケットデータDATA
1,DATA2を、表8に示すように割り当てた5ビッ
ト信号に変換して、各スクランブルブロック4A,4B
に送る。同時に、各デスクランブルブロック5A,5B
から送られてきた5ビットの受信パケットデータを、5
ビットの信号から4ビットの信号に変換し、セレクタブ
ロック2に送る。
【0066】
【表8】
【0067】ここで、変換処理ブロック3における4ビ
ット/5ビット変換処理では、表8に示すように、クロ
ック成分を多く含む5ビットシンボルがパケットデータ
DATA1,DATA2に割り当てられている。これに
より、パケットデータDATA1,DATA2の受信側
では、その受信クロックRXCLK1,RXCLK2を
受信信号からPLLにより確実に生成することができ
る。
ット/5ビット変換処理では、表8に示すように、クロ
ック成分を多く含む5ビットシンボルがパケットデータ
DATA1,DATA2に割り当てられている。これに
より、パケットデータDATA1,DATA2の受信側
では、その受信クロックRXCLK1,RXCLK2を
受信信号からPLLにより確実に生成することができ
る。
【0068】また、IEEE1394規格のアービトレ
ーションにおけるアイドル状態にIDLE(1111
1)、すなわちクロック情報を最も多く含む「1111
1」なる5ビットシンボルを割り当てておくことによ
り、アービトレーションにおけるアイドル状態でも、受
信側のPLLのロック状態を維持させておき、アービト
レーションを確実に実行することができる。
ーションにおけるアイドル状態にIDLE(1111
1)、すなわちクロック情報を最も多く含む「1111
1」なる5ビットシンボルを割り当てておくことによ
り、アービトレーションにおけるアイドル状態でも、受
信側のPLLのロック状態を維持させておき、アービト
レーションを確実に実行することができる。
【0069】各スクランブルブロック4A,4Bは、パ
ケットデータの送信時に変換処理ブロック3から送られ
てくる5ビット送信信号にシフトレジスタを用いたスク
ランブル処理を施すことにより、5ビット送信信号の不
要輻射を低減している。送信ブロック6A,6Bには、
各スクランブルブロック4A,4Bによりスクランブル
処理が施された5ビット送信信号が送られる。
ケットデータの送信時に変換処理ブロック3から送られ
てくる5ビット送信信号にシフトレジスタを用いたスク
ランブル処理を施すことにより、5ビット送信信号の不
要輻射を低減している。送信ブロック6A,6Bには、
各スクランブルブロック4A,4Bによりスクランブル
処理が施された5ビット送信信号が送られる。
【0070】さらに、IDLE(11111)、TX_
DATA_PREFIX(11000 10001)及
びBUS_RESET(00000 11111)以外
のアービトレーション信号は、全て2ビットの「0」が
先頭となっているため、シリアル/パラレル変換後にシ
ンボルの同期をとる際、2ビットの「0」を見つけたら
それをシンボルの先頭として仮定し、それを含む5ビッ
トを1シンボルとして各アービトレーション信号を確定
することができる。ただし、BUS_RESET(00
000 11111)については、2ビットの「0」を
考慮しないで、連続する5ビットの「0」を受信したら
確定する。TX_DATA_PREFIX(11000
10001)については、その他のアービトレーショ
ン信号とは独立して検出を行う。すなわち、受信データ
を1ビットずつずらして5通りのデータ列(長さ10ビ
ット)を用意し、TX_DATA_PREFIXのビッ
トパターン(11000 10001)と比較し、一致
したときにTX_DATA_PREFIXの受信を確定
する。パケットデータは、TX_DATA_PREFI
Xの直後に連続して受信されるため、TX_DATA_
PREFIXの受信によってパケットデータのシンボル
同期をとることができる。
DATA_PREFIX(11000 10001)及
びBUS_RESET(00000 11111)以外
のアービトレーション信号は、全て2ビットの「0」が
先頭となっているため、シリアル/パラレル変換後にシ
ンボルの同期をとる際、2ビットの「0」を見つけたら
それをシンボルの先頭として仮定し、それを含む5ビッ
トを1シンボルとして各アービトレーション信号を確定
することができる。ただし、BUS_RESET(00
000 11111)については、2ビットの「0」を
考慮しないで、連続する5ビットの「0」を受信したら
確定する。TX_DATA_PREFIX(11000
10001)については、その他のアービトレーショ
ン信号とは独立して検出を行う。すなわち、受信データ
を1ビットずつずらして5通りのデータ列(長さ10ビ
ット)を用意し、TX_DATA_PREFIXのビッ
トパターン(11000 10001)と比較し、一致
したときにTX_DATA_PREFIXの受信を確定
する。パケットデータは、TX_DATA_PREFI
Xの直後に連続して受信されるため、TX_DATA_
PREFIXの受信によってパケットデータのシンボル
同期をとることができる。
【0071】また、TX_DATA_END(0110
1)は、パケットデータの直後に連続して受信されるた
め、TX_DATA_PREFIX及びパケットデータ
と同じシンボル同期によって検出可能である。なお、T
X_DATA_PREFIXのビットパターン(110
00 10001)は、表8によって変換されるパケッ
トデータのデータ列には現れないパターンであるため、
たとえシンボル同期がとれなかったとしても、パケット
データの途中で検出されることはなく、誤ったデータの
受信は起こらない。さらに、TX_DATA_PREF
IXの検出後、TX_DATA_END及びBUS_R
ESET以外のアービトレーション信号の検出は行われ
ない。
1)は、パケットデータの直後に連続して受信されるた
め、TX_DATA_PREFIX及びパケットデータ
と同じシンボル同期によって検出可能である。なお、T
X_DATA_PREFIXのビットパターン(110
00 10001)は、表8によって変換されるパケッ
トデータのデータ列には現れないパターンであるため、
たとえシンボル同期がとれなかったとしても、パケット
データの途中で検出されることはなく、誤ったデータの
受信は起こらない。さらに、TX_DATA_PREF
IXの検出後、TX_DATA_END及びBUS_R
ESET以外のアービトレーション信号の検出は行われ
ない。
【0072】また、各デスクランブルブロック5A,5
Bは、スクランブルブロック4A,4Bによるスクラン
ブル処理に対応するデスクランブル処理を受信ブロック
7A,7Bから送られてくる5ビット受信信号に施すこ
とにより、5ビット受信信号のスクランブルを解く。変
換処理ブロック3には、各デスクランブルブロック5
A,5Bによりスクランブルの解かれた5ビットの受信
信号が送られる。
Bは、スクランブルブロック4A,4Bによるスクラン
ブル処理に対応するデスクランブル処理を受信ブロック
7A,7Bから送られてくる5ビット受信信号に施すこ
とにより、5ビット受信信号のスクランブルを解く。変
換処理ブロック3には、各デスクランブルブロック5
A,5Bによりスクランブルの解かれた5ビットの受信
信号が送られる。
【0073】ここで、スクランブルブロック4A,4B
及びデスクランブルブロック5A,5Bは、各動作のオ
ンオフが切り替え設定できるようになっている。
及びデスクランブルブロック5A,5Bは、各動作のオ
ンオフが切り替え設定できるようになっている。
【0074】各送信ブロック6A,6Bは、各スクラン
ブルブロック4A,4Bによりスクランブル処理の施さ
れた5ビット送信信号をパラレルデータからシリアルデ
ータに変換し、さらにNRZ(Non Return
to Zero)データからNRZI(Non Ret
urn to Zero and Invert on
ones)データに変換して送信する。
ブルブロック4A,4Bによりスクランブル処理の施さ
れた5ビット送信信号をパラレルデータからシリアルデ
ータに変換し、さらにNRZ(Non Return
to Zero)データからNRZI(Non Ret
urn to Zero and Invert on
ones)データに変換して送信する。
【0075】また、各受信ブロック7A,7Bは、受信
信号をNRZIデータからNRZデータに変換し、さら
に、シリアルデータからパラレルデータに変換して5ビ
ットの受信信号を各デスクランブルブロック5A,5B
に送る。また、各受信ブロック7A,7Bは、受信した
データからPLLにより受信クロックRXCLK1,R
XCLK2を生成して、セレクタブロック2に送る。
信号をNRZIデータからNRZデータに変換し、さら
に、シリアルデータからパラレルデータに変換して5ビ
ットの受信信号を各デスクランブルブロック5A,5B
に送る。また、各受信ブロック7A,7Bは、受信した
データからPLLにより受信クロックRXCLK1,R
XCLK2を生成して、セレクタブロック2に送る。
【0076】ポート論理ブロック8は、IEEE139
4規格のフィジカル・レイヤに準拠したアービトレーシ
ョン信号ARB.SIGNAL3とデータDATA3と
の送受信を行うものであって、アナログドライバ9を介
して送られてくるデータとそのストローブ信号とから受
信クロックRXCLK3を生成する。また、このポート
論理ブロック8には、アービトレーション時に、アービ
トレーション信号ARB.SIGNAL3が物理層論理
ブロック1から送信されてくる。
4規格のフィジカル・レイヤに準拠したアービトレーシ
ョン信号ARB.SIGNAL3とデータDATA3と
の送受信を行うものであって、アナログドライバ9を介
して送られてくるデータとそのストローブ信号とから受
信クロックRXCLK3を生成する。また、このポート
論理ブロック8には、アービトレーション時に、アービ
トレーション信号ARB.SIGNAL3が物理層論理
ブロック1から送信されてくる。
【0077】そして、データの送信時には、このポート
論理ブロック8は、物理層論理ブロック1からセレクタ
ブロック2を介して送られてくるパケットデータDAT
A3を、クロック発生ブロック10により与えられる送
信クロックTXCLKでシリアルデータに変換して、ア
ナログドライバ9を介して送信する。
論理ブロック8は、物理層論理ブロック1からセレクタ
ブロック2を介して送られてくるパケットデータDAT
A3を、クロック発生ブロック10により与えられる送
信クロックTXCLKでシリアルデータに変換して、ア
ナログドライバ9を介して送信する。
【0078】また、データの受信時には、このポート論
理ブロック8は、アナログドライバ9を介して受信した
バックデータDATA3を、その受信クロックRXCL
K3とともにセレクタブロック2を介して物理層論理ブ
ロック1に送る。そして、ポート論理ブロック8がセレ
クタブロック2により選択されている場合に、パケット
データDATA3は、その受信クロックRXCLK3に
より物理層論理ブロック1内のFIFOメモリに書き込
まれる。
理ブロック8は、アナログドライバ9を介して受信した
バックデータDATA3を、その受信クロックRXCL
K3とともにセレクタブロック2を介して物理層論理ブ
ロック1に送る。そして、ポート論理ブロック8がセレ
クタブロック2により選択されている場合に、パケット
データDATA3は、その受信クロックRXCLK3に
より物理層論理ブロック1内のFIFOメモリに書き込
まれる。
【0079】クロック発生ブロック10は、水晶発振器
(X’TAL)11により与えられる24.576MH
zのクロックから、49.152MHzのシステムクロ
ックSYSCLKと98.304MHzの送信クロック
TXCLKとを生成するようになっている。
(X’TAL)11により与えられる24.576MH
zのクロックから、49.152MHzのシステムクロ
ックSYSCLKと98.304MHzの送信クロック
TXCLKとを生成するようになっている。
【0080】このような構成のインターフェース装置で
は、アービトレーション信号ARB.SIGNAL1,
ARB.SIGNAL2及びパケットデータDATA
1,DATA2に対して、4ビット/5ビット変換処理
を行う変換処理ブロック3を備えることにより、5ビッ
トのコードデータとしてアービトレーション信号AR
B.SIGNAL1,ARB.SIGNAL2及びパケ
ットデータDATA1,DATA2を、各送信ブロック
6A,6B及び各受信ブロック7A,7Bを介して送受
信することができ、光ファイバケーブルや安価に入手可
能なUTP(Unshielded Twisted
Pair)ケーブルを伝送ケーブルに用いて長距離転送
を行うことができる。また、このインターフェース装置
では、さらにIEEE1394規格のフィジカル・レイ
ヤに準拠したポート論理ブロック8及びアナログドライ
バ9を備えることにより、IEEE1394規格に準拠
したケーブルによる伝送路と光ファイバケーブルやUT
Pケーブルによる伝送路との乗換えが可能である。
は、アービトレーション信号ARB.SIGNAL1,
ARB.SIGNAL2及びパケットデータDATA
1,DATA2に対して、4ビット/5ビット変換処理
を行う変換処理ブロック3を備えることにより、5ビッ
トのコードデータとしてアービトレーション信号AR
B.SIGNAL1,ARB.SIGNAL2及びパケ
ットデータDATA1,DATA2を、各送信ブロック
6A,6B及び各受信ブロック7A,7Bを介して送受
信することができ、光ファイバケーブルや安価に入手可
能なUTP(Unshielded Twisted
Pair)ケーブルを伝送ケーブルに用いて長距離転送
を行うことができる。また、このインターフェース装置
では、さらにIEEE1394規格のフィジカル・レイ
ヤに準拠したポート論理ブロック8及びアナログドライ
バ9を備えることにより、IEEE1394規格に準拠
したケーブルによる伝送路と光ファイバケーブルやUT
Pケーブルによる伝送路との乗換えが可能である。
【0081】すなわち、例えば図2に示すインターフェ
ース装置のように、上述した図1に示したインターフェ
ース装置における送信ブロック6Aと受信ブロック7A
とからなる送受信ブロック67Aに光接続モジュール
(OPF MODULE1,OPF:Optical
Fiber)30Aを接続することによって、この光接
続モジュール30Aを介して光ファイバケーブルを接続
することができる。同様に、送信ブロック6Bと受信ブ
ロック7Bとからなる送受信ブロック67Bに光接続モ
ジュール(OPF MODULE2)30Bを接続する
ことによって、光接続モジュール30Bを介して光ファ
イバケーブルを接続することもできる。
ース装置のように、上述した図1に示したインターフェ
ース装置における送信ブロック6Aと受信ブロック7A
とからなる送受信ブロック67Aに光接続モジュール
(OPF MODULE1,OPF:Optical
Fiber)30Aを接続することによって、この光接
続モジュール30Aを介して光ファイバケーブルを接続
することができる。同様に、送信ブロック6Bと受信ブ
ロック7Bとからなる送受信ブロック67Bに光接続モ
ジュール(OPF MODULE2)30Bを接続する
ことによって、光接続モジュール30Bを介して光ファ
イバケーブルを接続することもできる。
【0082】光接続モジュール30A,30Bは、デー
タ送信時には、送受信ブロック67A,67BからのN
RZIの電気信号を、光信号に変換して光ファイバケー
ブルに送る。また、データ受信時には、光ファイバケー
ブルを介して送られてくる光信号を、NRZIの電気信
号に変換して送受信ブロック67A,67Bに送る。
タ送信時には、送受信ブロック67A,67BからのN
RZIの電気信号を、光信号に変換して光ファイバケー
ブルに送る。また、データ受信時には、光ファイバケー
ブルを介して送られてくる光信号を、NRZIの電気信
号に変換して送受信ブロック67A,67Bに送る。
【0083】なお、図2に示したインターフェース装置
は、図1に示したインターフェース装置におけるポート
論理ブロック8及びアナログドライバ9を省略して、光
ファイバケーブルによる接続専用の構成となっている。
また、図1に示したインターフェース装置におけるセレ
クタブロック2及び変換処理ブロック3が1つの信号処
理ブロック23となっている。さらに、光ファイバケー
ブルを伝送路とする場合には、不要輻射は発生しないの
で、スクランブルブロック4A,4B及びデスクランブ
ルブロック5A,5Bは、削除されている。なお、光接
続モジュール30A,30Bは、長距離転送のために設
けられたものであり、PMD(Physical Me
dia Dependent)と呼ばれる。すなわち、
このPMDは、外部機器との入出力インターフェースモ
ジュールとして機能するものである。
は、図1に示したインターフェース装置におけるポート
論理ブロック8及びアナログドライバ9を省略して、光
ファイバケーブルによる接続専用の構成となっている。
また、図1に示したインターフェース装置におけるセレ
クタブロック2及び変換処理ブロック3が1つの信号処
理ブロック23となっている。さらに、光ファイバケー
ブルを伝送路とする場合には、不要輻射は発生しないの
で、スクランブルブロック4A,4B及びデスクランブ
ルブロック5A,5Bは、削除されている。なお、光接
続モジュール30A,30Bは、長距離転送のために設
けられたものであり、PMD(Physical Me
dia Dependent)と呼ばれる。すなわち、
このPMDは、外部機器との入出力インターフェースモ
ジュールとして機能するものである。
【0084】また、例えば図3に示すインターフェース
装置のように、上述した図2に示すインターフェース装
置におけるPMDである光接続モジュール30A,30
BをUTP接続モジュール40A,40Bに交換するこ
とにより、UTPケーブルを接続することができる。す
なわち、送受信ブロック67Aにケーブルトランシーバ
(CABLE TRANSCEIVER1)41Aを接
続して、このケーブルトランシーバ41Aにパルストラ
ンス(PULSE TRANS1)42Aを介してRJ
45コネクタ(RJ45 CONNECTOR1)43
Aを接続することによって、RJ45コネクタ43Aを
介してUTPケーブルを接続することができる。同様
に、送受信ブロック67Bにケーブルトランシーバ(C
ABLETRANSCEIVER2)41Bを接続し
て、このケーブルトランシーバ41Bにパルストランス
(PULSE TRANS2)42Bを介してUTPケ
ーブル接続用のRJ45コネクタ(RJ45 CONN
ECTOR2)43Bを接続することによって、RJ4
5コネクタ43Bを介してUTPケーブルを接続するこ
とができる。
装置のように、上述した図2に示すインターフェース装
置におけるPMDである光接続モジュール30A,30
BをUTP接続モジュール40A,40Bに交換するこ
とにより、UTPケーブルを接続することができる。す
なわち、送受信ブロック67Aにケーブルトランシーバ
(CABLE TRANSCEIVER1)41Aを接
続して、このケーブルトランシーバ41Aにパルストラ
ンス(PULSE TRANS1)42Aを介してRJ
45コネクタ(RJ45 CONNECTOR1)43
Aを接続することによって、RJ45コネクタ43Aを
介してUTPケーブルを接続することができる。同様
に、送受信ブロック67Bにケーブルトランシーバ(C
ABLETRANSCEIVER2)41Bを接続し
て、このケーブルトランシーバ41Bにパルストランス
(PULSE TRANS2)42Bを介してUTPケ
ーブル接続用のRJ45コネクタ(RJ45 CONN
ECTOR2)43Bを接続することによって、RJ4
5コネクタ43Bを介してUTPケーブルを接続するこ
とができる。
【0085】そして、ケーブルトランシーバ41A,4
1Bは、データ送信時には、送受信ブロック67A,6
7BからのNRZI信号を、MLT−3(Multil
evel Transmission 3)信号に変換
してパルストランス42A,42Bに送る。また、デー
タ受信時には、パルストランス42A,42Bを介して
送られてきたMLT−3信号を、NRZI信号に変換し
て送受信ブロック67A,67Bに送る。なお、パルス
トランス42A,42Bは、ケーブルトランシーバとケ
ーブルとを直流的に遮断するためのものである。
1Bは、データ送信時には、送受信ブロック67A,6
7BからのNRZI信号を、MLT−3(Multil
evel Transmission 3)信号に変換
してパルストランス42A,42Bに送る。また、デー
タ受信時には、パルストランス42A,42Bを介して
送られてきたMLT−3信号を、NRZI信号に変換し
て送受信ブロック67A,67Bに送る。なお、パルス
トランス42A,42Bは、ケーブルトランシーバとケ
ーブルとを直流的に遮断するためのものである。
【0086】なお、図3に示したインターフェース装置
は、UTPケーブル接続専用となっている。また、図1
に示したインターフェース装置におけるセレクタブロッ
ク2、変換処理ブロック3、各スクランブルブロック4
A,4B、各デスクランブルブロック5A,5Bが1つ
の信号処理ブロック25となっている。
は、UTPケーブル接続専用となっている。また、図1
に示したインターフェース装置におけるセレクタブロッ
ク2、変換処理ブロック3、各スクランブルブロック4
A,4B、各デスクランブルブロック5A,5Bが1つ
の信号処理ブロック25となっている。
【0087】上述したように、図1に示したインターフ
ェース装置では、接続モジュールの交換によって、光フ
ァイバケーブル又はUTPケーブルを接続して、デジタ
ルシリアルデータの長距離転送を行うことができる。そ
して、スクランブルブロック4A,4B及びデスクラン
ブルブロック5A,5Bは、各動作のオンオフを切り替
え設定できるようになっているので、UTPケーブルを
接続する場合には、スクランブルブロック4A,4B及
びデスクランブルブロック5A,5Bをオンにしておく
ことにより、不要輻射を防止することができる。
ェース装置では、接続モジュールの交換によって、光フ
ァイバケーブル又はUTPケーブルを接続して、デジタ
ルシリアルデータの長距離転送を行うことができる。そ
して、スクランブルブロック4A,4B及びデスクラン
ブルブロック5A,5Bは、各動作のオンオフを切り替
え設定できるようになっているので、UTPケーブルを
接続する場合には、スクランブルブロック4A,4B及
びデスクランブルブロック5A,5Bをオンにしておく
ことにより、不要輻射を防止することができる。
【0088】なお、上述した内容は、DAVIC(Di
gital Audio−Visual Counci
l)のBaseline Document 77 R
evision 5.0にて提案されている。
gital Audio−Visual Counci
l)のBaseline Document 77 R
evision 5.0にて提案されている。
【0089】つぎに、本発明を適用した実施の形態につ
いて説明する。この実施の形態は、図1乃至図3に示し
たインターフェース装置と同様な構成を備え、スピード
のネゴシエーション処理を正確に行うための構成を備え
たインターフェース装置である。したがって、図1乃至
図3に示したインターフェース装置と同等の部位につい
ては、同一符号を付し、その詳細な説明を省略する。
いて説明する。この実施の形態は、図1乃至図3に示し
たインターフェース装置と同様な構成を備え、スピード
のネゴシエーション処理を正確に行うための構成を備え
たインターフェース装置である。したがって、図1乃至
図3に示したインターフェース装置と同等の部位につい
ては、同一符号を付し、その詳細な説明を省略する。
【0090】本発明を適用した実施の形態として図4に
示すインターフェース装置は、物理層論理ブロック1
と、セレクタブロック2と、スピード信号検出ブロック
(SPEED DETECT)3A及びスピード信号送
信ブロック(SPEED SEND)3Bを有する変換
処理ブロック3と、各スクランブルブロック4A,4B
と、各デスクランブルブロック5A,5Bと、各送信ブ
ロック6A,6Bと、各受信ブロック7A,7Bと、ポ
ート論理ブロック8と、アナログドライバ9と、クロッ
ク発生ブロック10と、水晶発振器11と、スピードネ
ゴシエーション処理ブロック(SPEED NEGOT
IATION)12とを備えている。
示すインターフェース装置は、物理層論理ブロック1
と、セレクタブロック2と、スピード信号検出ブロック
(SPEED DETECT)3A及びスピード信号送
信ブロック(SPEED SEND)3Bを有する変換
処理ブロック3と、各スクランブルブロック4A,4B
と、各デスクランブルブロック5A,5Bと、各送信ブ
ロック6A,6Bと、各受信ブロック7A,7Bと、ポ
ート論理ブロック8と、アナログドライバ9と、クロッ
ク発生ブロック10と、水晶発振器11と、スピードネ
ゴシエーション処理ブロック(SPEED NEGOT
IATION)12とを備えている。
【0091】すなわち、スピードネゴシエーション処理
を行うために、変換処理ブロック3に、スピード信号検
出ブロック3Aと、スピード信号送信ブロック3Bとを
備え、さらにスピードネゴシエーション処理ブロック1
2を備えている。
を行うために、変換処理ブロック3に、スピード信号検
出ブロック3Aと、スピード信号送信ブロック3Bとを
備え、さらにスピードネゴシエーション処理ブロック1
2を備えている。
【0092】スピード信号検出ブロック3Aは、速度信
号検出手段であり、各デスクランブルブロック5A,5
Bを介して受信されたデータがスピード信号であるか否
かを判別する。スピード信号とは、データの転送速度を
示す信号である。スピード信号検出ブロック3Aは、デ
ータがスピード信号であったときには、その情報を速度
選択処理手段であるスピードネゴシエーション処理ブロ
ック12に伝える。
号検出手段であり、各デスクランブルブロック5A,5
Bを介して受信されたデータがスピード信号であるか否
かを判別する。スピード信号とは、データの転送速度を
示す信号である。スピード信号検出ブロック3Aは、デ
ータがスピード信号であったときには、その情報を速度
選択処理手段であるスピードネゴシエーション処理ブロ
ック12に伝える。
【0093】スピード信号送信ブロック3Bは、速度信
号送信手段であり、スピードネゴシエーション処理ブロ
ック12から受けた情報に基づいて、スピード信号を各
スクランブルブロック4A,4Bに送出する。
号送信手段であり、スピードネゴシエーション処理ブロ
ック12から受けた情報に基づいて、スピード信号を各
スクランブルブロック4A,4Bに送出する。
【0094】つぎに、スピードネゴシエーション処理の
シーケンスに使用される各シンボルについて説明する。
インターフェース装置においては、スピードネゴシエー
ション処理動作の際、表9に示すようなスピードコント
ロールシンボルが使用される。
シーケンスに使用される各シンボルについて説明する。
インターフェース装置においては、スピードネゴシエー
ション処理動作の際、表9に示すようなスピードコント
ロールシンボルが使用される。
【0095】
【表9】
【0096】SS1(11000 10001 110
01 00111)シンボルは、S100からS200
へとスピードを上げることを意味する。SS2(110
0010001 11001 11001)シンボル
は、S200からS400へとスピードを上げることを
意味する。SSR(11000 10001 0011
1 00111)シンボルは、スピードがノードの最大
スピードである場合といったように、スピードネゴシエ
ーション処理動作を停止させたい場合に使用するもので
ある。SSA(11111)シンボルは、IDLE信号
を示し、SSRシンボルとセットで用いられ、互いにシ
ンボルを認識したことを確認するために使用される。な
お、SSAシンボルは、必ずしもIDLE信号を示すも
のである必要はなく、別のユニークなシンボルが割り当
てられてもよい。また、IEEE1394規格において
は、S100がベースレートであり、特にネゴシエーシ
ョン処理動作を必要としないため、SS0シンボルに
は、特にコードが割り当てられていない。
01 00111)シンボルは、S100からS200
へとスピードを上げることを意味する。SS2(110
0010001 11001 11001)シンボル
は、S200からS400へとスピードを上げることを
意味する。SSR(11000 10001 0011
1 00111)シンボルは、スピードがノードの最大
スピードである場合といったように、スピードネゴシエ
ーション処理動作を停止させたい場合に使用するもので
ある。SSA(11111)シンボルは、IDLE信号
を示し、SSRシンボルとセットで用いられ、互いにシ
ンボルを認識したことを確認するために使用される。な
お、SSAシンボルは、必ずしもIDLE信号を示すも
のである必要はなく、別のユニークなシンボルが割り当
てられてもよい。また、IEEE1394規格において
は、S100がベースレートであり、特にネゴシエーシ
ョン処理動作を必要としないため、SS0シンボルに
は、特にコードが割り当てられていない。
【0097】以上のような構成を備えるインターフェー
ス装置は、図5に示す一連の工程により、スピードネゴ
シエーション処理動作を行う。スピードネゴシエーショ
ン処理動作は、S100から開始される。なお、同図中
において使用される各変数については、表10にその意
味を示す。
ス装置は、図5に示す一連の工程により、スピードネゴ
シエーション処理動作を行う。スピードネゴシエーショ
ン処理動作は、S100から開始される。なお、同図中
において使用される各変数については、表10にその意
味を示す。
【0098】
【表10】
【0099】インターフェース装置は、図5に示すよう
に、ケーブルが接続されると、スピードネゴシエーショ
ン処理動作を開始し、ステップS1において、受信用の
PLLをロックさせるために、例えば10msの待ち時
間を設けて待機する。
に、ケーブルが接続されると、スピードネゴシエーショ
ン処理動作を開始し、ステップS1において、受信用の
PLLをロックさせるために、例えば10msの待ち時
間を設けて待機する。
【0100】次に、インターフェース装置は、待機動作
の後、ステップS2において、リトライタイマ(ret
ryTimer)をリセットし、ステップS3におい
て、PLLがロックされているか否かを確認する。ここ
では、リトライタイマのタイムアウト時間が100ms
にセットされているものとする。
の後、ステップS2において、リトライタイマ(ret
ryTimer)をリセットし、ステップS3におい
て、PLLがロックされているか否かを確認する。ここ
では、リトライタイマのタイムアウト時間が100ms
にセットされているものとする。
【0101】PLLがロックされていない場合に、ステ
ップS4において、リトライタイマが100msを経過
してもPLLがロックされない場合には、ネゴシエーシ
ョン処理ができなかったと判断し、一連の動作を終了す
る。また、ステップS4において、リトライタイマが1
00msを経過していないときには、ステップS3から
の処理を繰り返す。
ップS4において、リトライタイマが100msを経過
してもPLLがロックされない場合には、ネゴシエーシ
ョン処理ができなかったと判断し、一連の動作を終了す
る。また、ステップS4において、リトライタイマが1
00msを経過していないときには、ステップS3から
の処理を繰り返す。
【0102】ステップS3において、PLLのロックを
確認した場合には、ステップS5における受信信号の検
出を行う。この処理は、スピード信号検出ブロック3A
によって行われ、S100のスピードでバスリセット信
号を受信しているか否かのチェックが行われる。この処
理は、スピードネゴシエーション処理に未対応のノー
ド、すなわちS100のスピードのみに対応可能なノー
ドと接続した際の検出のために行われる。ここで、S1
00のスピードのみに対応可能なノードと接続したこと
を検出した場合には、スピードネゴシエーション処理動
作は行わず、一連の処理を終了する。なお、S100で
動作している間は、いずれの処理のタイミングでバスリ
セット信号が受信されるかが特定できないため、この受
信信号の検出処理は、S100で動作しているときに
は、常時行われる。
確認した場合には、ステップS5における受信信号の検
出を行う。この処理は、スピード信号検出ブロック3A
によって行われ、S100のスピードでバスリセット信
号を受信しているか否かのチェックが行われる。この処
理は、スピードネゴシエーション処理に未対応のノー
ド、すなわちS100のスピードのみに対応可能なノー
ドと接続した際の検出のために行われる。ここで、S1
00のスピードのみに対応可能なノードと接続したこと
を検出した場合には、スピードネゴシエーション処理動
作は行わず、一連の処理を終了する。なお、S100で
動作している間は、いずれの処理のタイミングでバスリ
セット信号が受信されるかが特定できないため、この受
信信号の検出処理は、S100で動作しているときに
は、常時行われる。
【0103】最初の受信信号検出において、バスリセッ
ト信号を受信していなかった場合には、ステップS6へ
と移行し、現在の動作スピード(PLL_speed)
と最大動作スピード(max_speed)との比較を
行う。ここで、現在の動作スピードが最大動作スピード
であった場合には、ステップS7以降の工程へと移行
し、そのスピードでのネゴシエーション処理を行うため
の一連の処理を行う。一方、現在の動作スピードが最大
動作スピードでない場合には、ステップS15以降の工
程へと移行し、動作スピードを一段階上げるための処理
を行う。
ト信号を受信していなかった場合には、ステップS6へ
と移行し、現在の動作スピード(PLL_speed)
と最大動作スピード(max_speed)との比較を
行う。ここで、現在の動作スピードが最大動作スピード
であった場合には、ステップS7以降の工程へと移行
し、そのスピードでのネゴシエーション処理を行うため
の一連の処理を行う。一方、現在の動作スピードが最大
動作スピードでない場合には、ステップS15以降の工
程へと移行し、動作スピードを一段階上げるための処理
を行う。
【0104】まず、現在の動作スピードが最大動作スピ
ードであった場合には、ステップS7において、スピー
ドネゴシエーション処理ブロック12からスピード信号
送信ブロック3Bに対して、SSR信号の送信を指示
し、スピードネゴシエーション処理動作の停止を試み
る。このSSR信号の送信に対して、相手方のノードが
応答した場合には、ステップS8のように、相手方のノ
ードからSSR信号が送信され、相互に確認を行うこと
ができる。相手方のノードからのSSR信号を受信でき
ない場合には、ステップS9のように、セットしておい
たリトライタイマが100msになるまで待機して、S
SR信号の受信の有無を確認する。この待機動作の間
に、SSR信号を受信できたときには、ステップS11
の処理へと移行する。一方、SSR信号を受信できない
ときには、ネゴシエーション処理は失敗となり、一連の
処理を終了する。なお、ステップS10において、現在
の動作スピードがS100であるか否かを判別するが、
ここでは、最初の処理について説明しているので、一連
の処理が終了することになる。
ードであった場合には、ステップS7において、スピー
ドネゴシエーション処理ブロック12からスピード信号
送信ブロック3Bに対して、SSR信号の送信を指示
し、スピードネゴシエーション処理動作の停止を試み
る。このSSR信号の送信に対して、相手方のノードが
応答した場合には、ステップS8のように、相手方のノ
ードからSSR信号が送信され、相互に確認を行うこと
ができる。相手方のノードからのSSR信号を受信でき
ない場合には、ステップS9のように、セットしておい
たリトライタイマが100msになるまで待機して、S
SR信号の受信の有無を確認する。この待機動作の間
に、SSR信号を受信できたときには、ステップS11
の処理へと移行する。一方、SSR信号を受信できない
ときには、ネゴシエーション処理は失敗となり、一連の
処理を終了する。なお、ステップS10において、現在
の動作スピードがS100であるか否かを判別するが、
ここでは、最初の処理について説明しているので、一連
の処理が終了することになる。
【0105】SSR信号を受信し、スピードネゴシエー
ション処理動作の停止が確認された場合には、そのこと
に対するACKの送信を行う。このACKによる確認動
作は、SSA信号の送受信によって行われ、上述したS
SR信号の送受信処理と同様な工程を経ることにより行
われる。すなわち、ステップS11において、スピード
ネゴシエーション処理ブロック12からスピード信号送
信ブロック3Bに対して、SSA信号の送信を指示し、
スピードネゴシエーション処理動作の停止を試みる。こ
のSSA信号の送信に対して、相手方のノードが応答し
た場合には、ステップS12のように、相手方のノード
からSSA信号が送信され、相互に確認を行うことがで
きる。相手方のノードからのSSA信号を受信できない
場合には、ステップS13のように、セットしておいた
リトライタイマが100msになるまで待機して、SS
A信号の受信の有無を確認する。この待機動作の間に、
SSA信号を受信できたときには、スピードネゴシエー
ション処理動作を終了する。一方、SSA信号を受信で
きないときには、ネゴシエーション処理は失敗となり、
一連の処理を終了する。なお、ステップS14におい
て、現在の動作スピードがS100であるか否かを判別
するが、ここでは、最初の処理について説明しているの
で、一連の処理が終了することになる。以上の工程を経
ることによって、ACKの確認が行われ、一連の処理動
作が終了する。
ション処理動作の停止が確認された場合には、そのこと
に対するACKの送信を行う。このACKによる確認動
作は、SSA信号の送受信によって行われ、上述したS
SR信号の送受信処理と同様な工程を経ることにより行
われる。すなわち、ステップS11において、スピード
ネゴシエーション処理ブロック12からスピード信号送
信ブロック3Bに対して、SSA信号の送信を指示し、
スピードネゴシエーション処理動作の停止を試みる。こ
のSSA信号の送信に対して、相手方のノードが応答し
た場合には、ステップS12のように、相手方のノード
からSSA信号が送信され、相互に確認を行うことがで
きる。相手方のノードからのSSA信号を受信できない
場合には、ステップS13のように、セットしておいた
リトライタイマが100msになるまで待機して、SS
A信号の受信の有無を確認する。この待機動作の間に、
SSA信号を受信できたときには、スピードネゴシエー
ション処理動作を終了する。一方、SSA信号を受信で
きないときには、ネゴシエーション処理は失敗となり、
一連の処理を終了する。なお、ステップS14におい
て、現在の動作スピードがS100であるか否かを判別
するが、ここでは、最初の処理について説明しているの
で、一連の処理が終了することになる。以上の工程を経
ることによって、ACKの確認が行われ、一連の処理動
作が終了する。
【0106】また、インターフェース装置においては、
ステップS6において、現在の動作スピードが最大動作
スピードでないと判別された場合には、ステップS15
において、動作スピードを一段階上げることを試みる。
ステップS6において、現在の動作スピードが最大動作
スピードでないと判別された場合には、ステップS15
において、動作スピードを一段階上げることを試みる。
【0107】すなわち、ステップS15において、スピ
ードネゴシエーション処理ブロック12からスピード信
号送信ブロック3Bに対して、SS1信号の送信を指示
するようにすれば、S100からS200へとスピード
を向上させるための処理を行うことができ、SS2信号
を送信するようにすれば、S200からS400へとス
ピードを向上させるための処理を行うことができる。こ
こでは、上述した工程の延長であるため、SS1信号を
送信する場合について説明する。
ードネゴシエーション処理ブロック12からスピード信
号送信ブロック3Bに対して、SS1信号の送信を指示
するようにすれば、S100からS200へとスピード
を向上させるための処理を行うことができ、SS2信号
を送信するようにすれば、S200からS400へとス
ピードを向上させるための処理を行うことができる。こ
こでは、上述した工程の延長であるため、SS1信号を
送信する場合について説明する。
【0108】ステップS15において、SS1信号を相
手方のノードに対して送信してスピードの向上要求を行
うと、相手方のノードからもシンボルが送信されてく
る。このとき、相手方のノードもスピードを向上させる
ことに合意しているときには、相手方のノードからもS
S1信号が送信されてくる。したがって、ステップS1
6において、受信した信号がSS1であるか否かを判別
し、SS1信号であった場合、すなわち、双方のノード
がSS1信号を送信しているときには、S100からS
200へのネゴシエーション処理が成立したことにな
る。
手方のノードに対して送信してスピードの向上要求を行
うと、相手方のノードからもシンボルが送信されてく
る。このとき、相手方のノードもスピードを向上させる
ことに合意しているときには、相手方のノードからもS
S1信号が送信されてくる。したがって、ステップS1
6において、受信した信号がSS1であるか否かを判別
し、SS1信号であった場合、すなわち、双方のノード
がSS1信号を送信しているときには、S100からS
200へのネゴシエーション処理が成立したことにな
る。
【0109】この場合には、ステップS17において、
動作スピードをS200に上げて、すなわち、互いの送
信シンボルの周波数を所望の周波数に切り替え、ステッ
プS1からの処理を再び実行し、スピードネゴシエーシ
ョン処理動作を繰り返す。
動作スピードをS200に上げて、すなわち、互いの送
信シンボルの周波数を所望の周波数に切り替え、ステッ
プS1からの処理を再び実行し、スピードネゴシエーシ
ョン処理動作を繰り返す。
【0110】ここで、相手方のノードがスピードを向上
させることに合意していない場合、例えば、当方の現在
の動作スピードが最大動作スピードではなく、相手方の
ノードの最大動作スピードであった場合には、ネゴシエ
ーション処理を停止させる必要がある。このような場合
には、相手方のノードからは、SSR信号が送信されて
くる。したがって、ステップS16において、相手方の
ノードから送信されてきた信号が、当方が送信したSS
1信号と異なると判別された場合には、ステップS18
において、その信号がSSR信号であるかどうかが判別
される。ここで、SSR信号であった場合には、上述し
たステップS7からの処理を行い、ネゴシエーション処
理を停止させる処理を行う。一方、SSR信号でなかっ
た場合には、ステップS19において、リトライタイマ
が100msであるか否かを判別し、100msを経過
していないときには、ステップS16からの処理を繰り
返し、100msを経過したときには、ネゴシエーショ
ン処理が失敗したとみなされ、一連の処理を終了する。
なお、ステップS20において、動作スピードがS10
0であるか否かを判別するが、ここでは、動作スピード
がS100のままなので、一連の処理を終了することに
なる。
させることに合意していない場合、例えば、当方の現在
の動作スピードが最大動作スピードではなく、相手方の
ノードの最大動作スピードであった場合には、ネゴシエ
ーション処理を停止させる必要がある。このような場合
には、相手方のノードからは、SSR信号が送信されて
くる。したがって、ステップS16において、相手方の
ノードから送信されてきた信号が、当方が送信したSS
1信号と異なると判別された場合には、ステップS18
において、その信号がSSR信号であるかどうかが判別
される。ここで、SSR信号であった場合には、上述し
たステップS7からの処理を行い、ネゴシエーション処
理を停止させる処理を行う。一方、SSR信号でなかっ
た場合には、ステップS19において、リトライタイマ
が100msであるか否かを判別し、100msを経過
していないときには、ステップS16からの処理を繰り
返し、100msを経過したときには、ネゴシエーショ
ン処理が失敗したとみなされ、一連の処理を終了する。
なお、ステップS20において、動作スピードがS10
0であるか否かを判別するが、ここでは、動作スピード
がS100のままなので、一連の処理を終了することに
なる。
【0111】以上の工程を経ることによって、スピード
ネゴシエーション処理動作が行われるが、この一連の処
理は、ステップS10、ステップS14、ステップS2
0からの処理が異なるのみで、動作スピードがS20
0,S400の場合についても適用される。
ネゴシエーション処理動作が行われるが、この一連の処
理は、ステップS10、ステップS14、ステップS2
0からの処理が異なるのみで、動作スピードがS20
0,S400の場合についても適用される。
【0112】すなわち、動作スピードがS100の場合
に、ネゴシエーション処理が失敗したときには、ベース
レートの失敗であるため、上述したように、ネゴシエー
ション処理を再度行わず、一連の処理を終了する。それ
以外のスピードのときには、ステップS21へと移行
し、動作スピードをS100として、最大動作スピード
を一段階下げ、ステップS1からのリトライ動作を行
う。
に、ネゴシエーション処理が失敗したときには、ベース
レートの失敗であるため、上述したように、ネゴシエー
ション処理を再度行わず、一連の処理を終了する。それ
以外のスピードのときには、ステップS21へと移行
し、動作スピードをS100として、最大動作スピード
を一段階下げ、ステップS1からのリトライ動作を行
う。
【0113】ここで、例えば、最大動作スピードがS4
00でのネゴシエーション処理が失敗し、S200へと
最大動作スピードを下げる場合について説明する。
00でのネゴシエーション処理が失敗し、S200へと
最大動作スピードを下げる場合について説明する。
【0114】この場合には、最大動作スピードがS40
0でのネゴシエーション処理を試みる前に、S200で
の動作が正常に行われていることになる。したがって、
最大動作スピードをS400からS200へと下げるこ
とによって、前回のネゴシエーション処理において送受
信ができているスピードにおいてネゴシエーション処理
を行うことができる。しかしながら、何らかの要因によ
って、リトライ動作におけるS200でのネゴシエーシ
ョン処理を行うことができなかった場合には、最大動作
スピードをS100へとさらに下げ、リトライ動作を行
う。それでもなお、失敗した場合には、ベースレートで
の送受信が確立できないことになるため、ネゴシエーシ
ョン処理は失敗したことになり、一連の動作を終了す
る。
0でのネゴシエーション処理を試みる前に、S200で
の動作が正常に行われていることになる。したがって、
最大動作スピードをS400からS200へと下げるこ
とによって、前回のネゴシエーション処理において送受
信ができているスピードにおいてネゴシエーション処理
を行うことができる。しかしながら、何らかの要因によ
って、リトライ動作におけるS200でのネゴシエーシ
ョン処理を行うことができなかった場合には、最大動作
スピードをS100へとさらに下げ、リトライ動作を行
う。それでもなお、失敗した場合には、ベースレートで
の送受信が確立できないことになるため、ネゴシエーシ
ョン処理は失敗したことになり、一連の動作を終了す
る。
【0115】このように、インターフェース装置におい
ては、最大動作スピードが可変であり、この最大動作ス
ピードを一段階下げて、リトライ動作を行い、前回のネ
ゴシエーション処理において送受信が確立されたスピー
ドでネゴシエーション処理を行うことができ、失敗した
場合でも、最終的にS100での失敗をすることによ
り、ネゴシエーション処理を終了することができる。し
たがって、リトライ動作が無限ループに陥ってしまうこ
とがない。
ては、最大動作スピードが可変であり、この最大動作ス
ピードを一段階下げて、リトライ動作を行い、前回のネ
ゴシエーション処理において送受信が確立されたスピー
ドでネゴシエーション処理を行うことができ、失敗した
場合でも、最終的にS100での失敗をすることによ
り、ネゴシエーション処理を終了することができる。し
たがって、リトライ動作が無限ループに陥ってしまうこ
とがない。
【0116】また、リトライ動作の回数も設定されない
ため、動作可能なスピードでのネゴシエーション処理を
行うことなく、ネゴシエーション処理が失敗したものと
みなされてしまうこともない。
ため、動作可能なスピードでのネゴシエーション処理を
行うことなく、ネゴシエーション処理が失敗したものと
みなされてしまうこともない。
【0117】さらに、最大動作スピードが可変であるこ
とにより、PMDの最大動作スピードに合わせた動作ス
ピードでのネゴシエーション処理を行うことができる。
とにより、PMDの最大動作スピードに合わせた動作ス
ピードでのネゴシエーション処理を行うことができる。
【0118】さらにまた、フィジカル・レイヤの最大動
作スピードでネゴシエーション処理が行われなかった場
合には、例えばLED等を点滅させるといったインディ
ケータを備えることにより、動作スピードがノードの最
大動作スピードでないことをユーザに通知することもで
きる。
作スピードでネゴシエーション処理が行われなかった場
合には、例えばLED等を点滅させるといったインディ
ケータを備えることにより、動作スピードがノードの最
大動作スピードでないことをユーザに通知することもで
きる。
【0119】なお、本発明は、上述した実施の形態に限
定されるものではなく、例えばリトライ動作毎に最大動
作スピードを一段階下げるのではなく、複数回のリトラ
イ動作を行う毎に最大動作スピードを下げるようにして
もよい。
定されるものではなく、例えばリトライ動作毎に最大動
作スピードを一段階下げるのではなく、複数回のリトラ
イ動作を行う毎に最大動作スピードを下げるようにして
もよい。
【0120】また、本発明は、図2及び図3に示したよ
うなPMDを備えたインターフェース装置に適用できる
ものであり、光接続モジュールやUTP接続モジュール
といったように、PMDが異なるものに柔軟に対応でき
るものであることはいうまでもない。
うなPMDを備えたインターフェース装置に適用できる
ものであり、光接続モジュールやUTP接続モジュール
といったように、PMDが異なるものに柔軟に対応でき
るものであることはいうまでもない。
【0121】
【発明の効果】以上詳細に説明したように、本発明にか
かるデジタルシリアルデータのインターフェース装置
は、予め設定された複数のデータ転送速度を実現する複
数の動作速度のうち、初期状態にて最も下位の動作速度
を選択し、許容される動作速度である最大動作速度まで
一段階ずつ動作速度を上げていくネゴシエーション処理
を行うデジタルシリアルデータのインターフェース装置
であって、動作速度を選択する速度選択処理手段と、外
部機器から受信したデータがデータ転送速度を表す速度
信号であるか否かを検出する速度信号検出手段と、速度
選択処理手段から受ける情報に基づいて速度信号を送信
する速度信号送信手段とを備え、ネゴシエーション処理
における最大動作速度が可変であって、接続される状況
に応じて最大動作速度を変化させ、この最大動作速度以
下の動作速度を選択する。したがって、本発明にかかる
デジタルシリアルデータのインターフェース装置は、最
大動作速度が可変であるため、接続される状況に応じて
異なる動作速度を選択することができ、その際に無限ル
ープに陥ってしまうことがない。また、動作可能な動作
速度でのネゴシエーション処理を行うことなく、ネゴシ
エーション処理が失敗したものとみなされてしまうこと
もない。
かるデジタルシリアルデータのインターフェース装置
は、予め設定された複数のデータ転送速度を実現する複
数の動作速度のうち、初期状態にて最も下位の動作速度
を選択し、許容される動作速度である最大動作速度まで
一段階ずつ動作速度を上げていくネゴシエーション処理
を行うデジタルシリアルデータのインターフェース装置
であって、動作速度を選択する速度選択処理手段と、外
部機器から受信したデータがデータ転送速度を表す速度
信号であるか否かを検出する速度信号検出手段と、速度
選択処理手段から受ける情報に基づいて速度信号を送信
する速度信号送信手段とを備え、ネゴシエーション処理
における最大動作速度が可変であって、接続される状況
に応じて最大動作速度を変化させ、この最大動作速度以
下の動作速度を選択する。したがって、本発明にかかる
デジタルシリアルデータのインターフェース装置は、最
大動作速度が可変であるため、接続される状況に応じて
異なる動作速度を選択することができ、その際に無限ル
ープに陥ってしまうことがない。また、動作可能な動作
速度でのネゴシエーション処理を行うことなく、ネゴシ
エーション処理が失敗したものとみなされてしまうこと
もない。
【0122】また、本発明にかかるデータ転送速度選択
方法は、予め設定された複数のデータ転送速度を実現す
る複数の動作速度のうち、初期状態にて最も下位の動作
速度を選択し、許容される動作速度である最大動作速度
まで一段階ずつ動作速度を上げていくネゴシエーション
処理を行うデータ転送速度選択方法であって、ネゴシエ
ーション処理における最大動作速度が可変であって、接
続される状況に応じて最大動作速度を変化させ、この最
大動作速度以下の動作速度を選択する。したがって、本
発明にかかるデータ転送速度方法は、最大動作速度が可
変であることにより、接続される状況に応じて異なる動
作速度を選択することができる。
方法は、予め設定された複数のデータ転送速度を実現す
る複数の動作速度のうち、初期状態にて最も下位の動作
速度を選択し、許容される動作速度である最大動作速度
まで一段階ずつ動作速度を上げていくネゴシエーション
処理を行うデータ転送速度選択方法であって、ネゴシエ
ーション処理における最大動作速度が可変であって、接
続される状況に応じて最大動作速度を変化させ、この最
大動作速度以下の動作速度を選択する。したがって、本
発明にかかるデータ転送速度方法は、最大動作速度が可
変であることにより、接続される状況に応じて異なる動
作速度を選択することができる。
【図1】デジタルシリアルデータの長距離転送が可能な
インターフェース装置の構成を示すブロック図である。
インターフェース装置の構成を示すブロック図である。
【図2】同インターフェース装置の他の形態の構成を示
すブロック図である。
すブロック図である。
【図3】同インターフェース装置のさらに他の形態の構
成を示すブロック図である。
成を示すブロック図である。
【図4】本発明にかかるデジタルシリアルデータのイン
ターフェース装置の構成を示すブロック図である。
ターフェース装置の構成を示すブロック図である。
【図5】同インターフェース装置においてスピードネゴ
シエーション処理動作を行う際の一連の工程を示す図で
ある。
シエーション処理動作を行う際の一連の工程を示す図で
ある。
【図6】IEEE1394規格における転送データの構
成を示すタイミングチャートである。
成を示すタイミングチャートである。
【図7】IEEE1394規格において規定されたケー
ブルの断面構造を示す模式図である。
ブルの断面構造を示す模式図である。
【図8】IEEE1394規格を採用したネットワーク
の構成例を示す図である。
の構成例を示す図である。
【図9】IEEE1394規格に準拠したインターフェ
ースの構成要素とプロトコル・アーキテクチャとを示す
ブロック図である。
ースの構成要素とプロトコル・アーキテクチャとを示す
ブロック図である。
【図10】アシンクロナス転送のパケットを示す図であ
る。
る。
【図11】アービトレーションによるバス使用権の取得
状態を示す図である。
状態を示す図である。
【図12】アイソクロナス転送のパケットを示す図であ
る。
る。
【図13】IEEE1394規格におけるフィジカル・
レイヤの実際の構成例を示すブロック図である。
レイヤの実際の構成例を示すブロック図である。
1 物理層論理ブロック、 2 セレクタブロック、
3 変換処理ブロック、 3A スピード信号検出ブロ
ック、 3B スピード信号送信ブロック、4A,4B
スクランブルブロック、 5A,5B デスクランブ
ルブロック、6A,6B 送信ブロック、 7A,7B
受信ブロック、 8 ポート論理ブロック、 9 ア
ナログドライバ、 10 クロック発生ブロック、 1
2スピードネゴシエーション処理ブロック
3 変換処理ブロック、 3A スピード信号検出ブロ
ック、 3B スピード信号送信ブロック、4A,4B
スクランブルブロック、 5A,5B デスクランブ
ルブロック、6A,6B 送信ブロック、 7A,7B
受信ブロック、 8 ポート論理ブロック、 9 ア
ナログドライバ、 10 クロック発生ブロック、 1
2スピードネゴシエーション処理ブロック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 章 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 瀧塚 博志 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 藤森 隆洋 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5K033 AA02 CB01 DA01 DA11 DB17 EC01 5K034 AA02 EE06 FF01 FF02 HH04 HH06 HH63 LL01 MM08 NN04 RR03
Claims (12)
- 【請求項1】 予め設定された複数のデータ転送速度を
実現する複数の動作速度のうち、初期状態にて最も下位
の動作速度を選択し、許容される動作速度である最大動
作速度まで一段階ずつ動作速度を上げていくネゴシエー
ション処理を行うデジタルシリアルデータのインターフ
ェース装置であって、 上記動作速度を選択する速度選択処理手段と、 外部機器から受信したデータが上記データ転送速度を表
す速度信号であるか否かを検出する速度信号検出手段
と、 上記速度選択処理手段から受ける情報に基づいて上記速
度信号を送信する速度信号送信手段とを備え、 上記ネゴシエーション処理における最大動作速度が可変
であって、接続される状況に応じて上記最大動作速度を
変化させ、この最大動作速度以下の動作速度を選択する
ことを特徴とするデジタルシリアルデータのインターフ
ェース装置。 - 【請求項2】 上記速度選択処理手段は、上記速度信号
検出手段により、上記最大動作速度よりも高い動作速度
を選択したことを検出した場合に、上記ネゴシエーショ
ン処理を1回又は複数回行う毎に、上記最大動作速度を
一段階下げることを特徴とする請求項1記載のデジタル
シリアルデータのインターフェース装置。 - 【請求項3】 上記外部機器とのデータ入出力を行うた
めの入出力インターフェースモジュールを備え、 上記速度選択処理手段は、物理層が許容する最大動作速
度が、上記入出力インターフェースモジュールが許容す
る最大動作速度よりも高い場合には、上記物理層の最大
動作速度を、上記入出力インターフェースモジュールが
許容する最大動作速度に設定することを特徴とする請求
項1記載のデジタルシリアルデータのインターフェース
装置。 - 【請求項4】 上記最大動作速度よりも低い動作速度が
選択されて上記データの転送が行われたことを検知する
検知手段を備えることを特徴とする請求項1記載のデジ
タルシリアルデータのインターフェース装置。 - 【請求項5】 バスリセット前に上記動作速度を選択す
ることを特徴とする請求項1記載のデジタルシリアルデ
ータのインターフェース装置。 - 【請求項6】 IEEE1394ハイ・パフォーマンス
・シリアル・バス規格に準拠したリンク層に対する物理
層を構成することを特徴とする請求項1記載のデジタル
シリアルデータのインターフェース装置。 - 【請求項7】 予め設定された複数のデータ転送速度を
実現する複数の動作速度のうち、初期状態にて最も下位
の動作速度を選択し、許容される動作速度である最大動
作速度まで一段階ずつ動作速度を上げていくネゴシエー
ション処理を行うデータ転送速度選択方法であって、 上記ネゴシエーション処理における最大動作速度が可変
であって、接続される状況に応じて上記最大動作速度を
変化させ、この最大動作速度以下の動作速度を選択する
ことを特徴とするデータ転送速度選択方法。 - 【請求項8】 上記最大動作速度よりも高い動作速度を
選択したことを検出した場合に、上記ネゴシエーション
処理を1回又は複数回行う毎に、上記最大動作速度を一
段階下げることを特徴とする請求項7記載のデータ転送
速度選択方法。 - 【請求項9】 物理層が許容する最大動作速度が、外部
機器とのデータ入出力を行うための入出力インターフェ
ースモジュールが許容する最大動作速度よりも高い場合
には、上記物理層の最大動作速度を、上記入出力インタ
ーフェースモジュールが許容する最大動作速度に設定す
ることを特徴とする請求項7記載のデータ転送速度選択
方法。 - 【請求項10】 上記最大動作速度よりも低い動作速度
が選択されて上記データの転送が行われたことを検知す
ることを特徴とする請求項7記載のデータ転送速度選択
方法。 - 【請求項11】 バスリセット前に上記動作速度を選択
することを特徴とする請求項7記載のデータ転送速度選
択方法。 - 【請求項12】 IEEE1394ハイ・パフォーマン
ス・シリアル・バス規格に準拠したリンク層に対する物
理層にて上記ネゴシエーション処理を行うことを特徴と
する請求項7記載のデータ転送速度選択方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10295780A JP2000124913A (ja) | 1998-10-16 | 1998-10-16 | デジタルシリアルデータのインターフェース装置及びデータ転送速度選択方法 |
SG1999005109A SG77717A1 (en) | 1998-10-16 | 1999-10-14 | Digital serial data interfacing apparatus and data transfer rate selection method |
CA002286255A CA2286255A1 (en) | 1998-10-16 | 1999-10-14 | Digital serial data interfacing apparatus and data transfer rate selection method |
EP99308137A EP0994422A3 (en) | 1998-10-16 | 1999-10-15 | Data interfacing apparatus and data transfer method |
KR1019990044880A KR20000029124A (ko) | 1998-10-16 | 1999-10-16 | 디지탈 직렬 데이타 인터페이싱 장치 및 데이타 전송 속도선택 방법 |
CN99125441A CN1258173A (zh) | 1998-10-16 | 1999-10-16 | 数字串行数据接口设备和数据传输速率选择方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10295780A JP2000124913A (ja) | 1998-10-16 | 1998-10-16 | デジタルシリアルデータのインターフェース装置及びデータ転送速度選択方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000124913A true JP2000124913A (ja) | 2000-04-28 |
Family
ID=17825069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10295780A Withdrawn JP2000124913A (ja) | 1998-10-16 | 1998-10-16 | デジタルシリアルデータのインターフェース装置及びデータ転送速度選択方法 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP0994422A3 (ja) |
JP (1) | JP2000124913A (ja) |
KR (1) | KR20000029124A (ja) |
CN (1) | CN1258173A (ja) |
CA (1) | CA2286255A1 (ja) |
SG (1) | SG77717A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002176466A (ja) * | 2000-12-08 | 2002-06-21 | Fuji Film Microdevices Co Ltd | 信号処理回路及び信号処理方法 |
WO2003009559A1 (fr) * | 2001-07-16 | 2003-01-30 | Fujitsu Limited | Unite peripherique |
KR100434497B1 (ko) * | 2001-03-15 | 2004-06-05 | 삼성전자주식회사 | 속도 절충(negotiation) 장치 및 그 방법 |
US7058300B2 (en) | 2001-04-20 | 2006-06-06 | Matsushita Electric Industrial Co., Ltd. | Data transmission rate arbitration method and optical communication apparatus |
JP2007096676A (ja) * | 2005-09-28 | 2007-04-12 | Fujitsu Ltd | ネットワーク構成装置およびネットワーク構成方法 |
CN102624329A (zh) * | 2012-03-06 | 2012-08-01 | 北京配天大富精密机械有限公司 | 转速动态调节方法、相应的设备和***及物理层接口 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100401129B1 (ko) * | 2001-04-20 | 2003-10-10 | 한국전자통신연구원 | Ieee 1394 트랜시버내 버스 중재의 디지털 구현방법 |
JP3868250B2 (ja) | 2001-10-09 | 2007-01-17 | 松下電器産業株式会社 | データ転送装置、データ転送システム、およびデータ転送方法 |
AU2002353298A1 (en) * | 2001-12-11 | 2003-06-23 | Koninklijke Philips Electronics N.V. | A system with a clocked interface |
US20040028164A1 (en) * | 2002-08-07 | 2004-02-12 | Hongtao Jiang | System and method for data transition control in a multirate communication system |
DE10345905A1 (de) * | 2003-10-02 | 2005-04-21 | Thomson Brandt Gmbh | Verfahren und Vorrichtung zum Bestimmen maximaler tatsächlicher Knotengeschwindigkeiten in einem Netzwerk |
GB2451079A (en) * | 2007-07-17 | 2009-01-21 | Vetco Gray Controls Ltd | Subsea electronic modules with variable rate modems controlled by adjustable clocks |
JP5670775B2 (ja) * | 2011-02-07 | 2015-02-18 | ルネサスエレクトロニクス株式会社 | シリアル通信回路、シリアル通信制御方法および半導体集積回路装置 |
CN109213624B (zh) * | 2017-06-30 | 2022-04-05 | 慧荣科技股份有限公司 | 降低快闪储存介面中传收数据错误方法及装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5509126A (en) * | 1993-03-16 | 1996-04-16 | Apple Computer, Inc. | Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface |
US5559967A (en) * | 1993-03-18 | 1996-09-24 | Apple Computer, Inc. | Method and apparatus for a dynamic, multi-speed bus architecture in which an exchange of speed messages occurs independent of the data signal transfers |
US5485488A (en) * | 1994-03-29 | 1996-01-16 | Apple Computer, Inc. | Circuit and method for twisted pair current source driver |
JP3783363B2 (ja) * | 1996-10-03 | 2006-06-07 | ソニー株式会社 | データ通信方法、電子機器、及び物理層集積回路 |
-
1998
- 1998-10-16 JP JP10295780A patent/JP2000124913A/ja not_active Withdrawn
-
1999
- 1999-10-14 CA CA002286255A patent/CA2286255A1/en not_active Abandoned
- 1999-10-14 SG SG1999005109A patent/SG77717A1/en unknown
- 1999-10-15 EP EP99308137A patent/EP0994422A3/en not_active Withdrawn
- 1999-10-16 KR KR1019990044880A patent/KR20000029124A/ko not_active Application Discontinuation
- 1999-10-16 CN CN99125441A patent/CN1258173A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002176466A (ja) * | 2000-12-08 | 2002-06-21 | Fuji Film Microdevices Co Ltd | 信号処理回路及び信号処理方法 |
KR100434497B1 (ko) * | 2001-03-15 | 2004-06-05 | 삼성전자주식회사 | 속도 절충(negotiation) 장치 및 그 방법 |
US7058300B2 (en) | 2001-04-20 | 2006-06-06 | Matsushita Electric Industrial Co., Ltd. | Data transmission rate arbitration method and optical communication apparatus |
WO2003009559A1 (fr) * | 2001-07-16 | 2003-01-30 | Fujitsu Limited | Unite peripherique |
JP2007096676A (ja) * | 2005-09-28 | 2007-04-12 | Fujitsu Ltd | ネットワーク構成装置およびネットワーク構成方法 |
JP4673712B2 (ja) * | 2005-09-28 | 2011-04-20 | 富士通株式会社 | ネットワーク構成装置およびネットワーク構成方法 |
CN102624329A (zh) * | 2012-03-06 | 2012-08-01 | 北京配天大富精密机械有限公司 | 转速动态调节方法、相应的设备和***及物理层接口 |
Also Published As
Publication number | Publication date |
---|---|
EP0994422A3 (en) | 2002-07-17 |
CN1258173A (zh) | 2000-06-28 |
SG77717A1 (en) | 2001-01-16 |
KR20000029124A (ko) | 2000-05-25 |
CA2286255A1 (en) | 2000-04-16 |
EP0994422A2 (en) | 2000-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6430225B1 (en) | Apparatus and method for digital data transmission | |
US6169746B1 (en) | Signal transmission system for high speed serial bus | |
JP2000124913A (ja) | デジタルシリアルデータのインターフェース装置及びデータ転送速度選択方法 | |
US5509126A (en) | Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface | |
US4225919A (en) | Advanced data link controller | |
US5907553A (en) | Power savings in multiple technology physical layer devices supporting autonegotiation | |
US4368512A (en) | Advanced data link controller having a plurality of multi-bit status registers | |
JP2001292146A (ja) | 電子機器およびディジタルシリアルデータのインタフェース装置のバス初期化フェーズにおける処理方法 | |
JPH05211540A (ja) | モデム制御信号のためのマルチプレクス機構 | |
US20060064513A1 (en) | System and method for providing compatibility between different transceivers in a multi-pair communication system | |
US7177283B2 (en) | Transmitting and receiving circuit and transmitting and receiving method | |
US6909699B2 (en) | Data transfer system, data transfer management apparatus and data transfer method | |
JP2001308883A (ja) | 通信制御回路 | |
JP2001313646A (ja) | 電子機器およびその物理層回路のステート制御方法 | |
US6804263B1 (en) | Controlling the state of a node connected to a bus during the self identification phase of bus arbitration | |
US6385319B1 (en) | Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler | |
US6581118B2 (en) | Apparatus and method for determining bus use right | |
US5191655A (en) | Interface arrangement for facilitating data communication between a computer and peripherals | |
JP2001326670A (ja) | 情報処理装置およびそれを利用したブリッジ | |
US6496583B1 (en) | Digital data transfer apparatus and method | |
US5504749A (en) | Apparatus for reading out address information | |
CN115658584A (zh) | 一种基于令牌环的spi背板总线通信方法 | |
GB2211006A (en) | Interface circuit | |
JPH06236348A (ja) | データ伝送方式 | |
JP2002171267A (ja) | 信号処理回路及び信号処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |