JP2001110942A - 高性能集積回路パッケージの一定インピーダンス配路 - Google Patents
高性能集積回路パッケージの一定インピーダンス配路Info
- Publication number
- JP2001110942A JP2001110942A JP2000259089A JP2000259089A JP2001110942A JP 2001110942 A JP2001110942 A JP 2001110942A JP 2000259089 A JP2000259089 A JP 2000259089A JP 2000259089 A JP2000259089 A JP 2000259089A JP 2001110942 A JP2001110942 A JP 2001110942A
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal
- lines
- width
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】 半導体パッケージ等の誘電体基板上に高性能
な信号線路を設ける。 【解決手段】 誘電体基板上に構成されていて、高周波
で動作可能な電気接続ウエブが、漸次変化する幅及び可
変の間隔を持つ全体的に平行な複数個の信号線路を有す
る。幅及び間隔が、信号線路の特性インピーダンスが前
記複数個の各々の線路に対して大体同じになり、各々の
信号線路の長さに亙って大体一定になるように、合わせ
て選ばれていて、この為、各々の信号線路に対する信号
の完全さが高まり、線路の間のクロス・トークが減る。
な信号線路を設ける。 【解決手段】 誘電体基板上に構成されていて、高周波
で動作可能な電気接続ウエブが、漸次変化する幅及び可
変の間隔を持つ全体的に平行な複数個の信号線路を有す
る。幅及び間隔が、信号線路の特性インピーダンスが前
記複数個の各々の線路に対して大体同じになり、各々の
信号線路の長さに亙って大体一定になるように、合わせ
て選ばれていて、この為、各々の信号線路に対する信号
の完全さが高まり、線路の間のクロス・トークが減る。
Description
【０００１】
【発明の属する技術分野】この発明は全般的に半導体デ
バイス及び製法の分野、更に具体的に言えば、集積回路
集成体用に設計された高性能のプラスチック・ボール・
グリッド・アレイ・パッケージの構造と材料に関する。
バイス及び製法の分野、更に具体的に言えば、集積回路
集成体用に設計された高性能のプラスチック・ボール・
グリッド・アレイ・パッケージの構造と材料に関する。
【０００２】
【従来の技術及び課題】ボール・グリッド・アレイ（Ｂ
ＧＡ）パッケージは、入出力（Ｉ／Ｏ）数が多い集積回
路（ＩＣ）チップに対する優れたパッケージ策として出
現した。ＢＧＡパッケージは、クワッド・フラット・パ
ッケージ（ＱＦＰ）、小輪郭パッケージ（ＳＯＰ）又は
テープ・キャリア・パッケージ（ＴＣＰ）に見られるよ
うな「外界」（典型的にはプラスチック配線板ＰＣＢ）
のどちらかと言えば敏感なパッケージ・リード線に対す
る面取付け接続用の頑丈なはんだボールを使う。ＢＧＡ
の利点としては、組立て易さ、面取付け方法を使うこ
と、ＰＣＢの取付けに於ける故障率が小さいこと、配線
板の面積が経済的に利用されること及び環境応力の下で
の頑丈さ等が挙げられる。これは、セラミックＢＧＡパ
ッケージに対してのみ以前は言えることであったが、最
近数年の間に、プラスチックＢＧＡにも言えるようにな
った。ＰＣＢ取付けに於ける高い品質及び信頼性の観点
から、ＢＧＡパッケージは、はんだ付けするリード線を
持つ従来のデバイスよりも、６シグマ故障率製造方式に
一層適している。
ＧＡ）パッケージは、入出力（Ｉ／Ｏ）数が多い集積回
路（ＩＣ）チップに対する優れたパッケージ策として出
現した。ＢＧＡパッケージは、クワッド・フラット・パ
ッケージ（ＱＦＰ）、小輪郭パッケージ（ＳＯＰ）又は
テープ・キャリア・パッケージ（ＴＣＰ）に見られるよ
うな「外界」（典型的にはプラスチック配線板ＰＣＢ）
のどちらかと言えば敏感なパッケージ・リード線に対す
る面取付け接続用の頑丈なはんだボールを使う。ＢＧＡ
の利点としては、組立て易さ、面取付け方法を使うこ
と、ＰＣＢの取付けに於ける故障率が小さいこと、配線
板の面積が経済的に利用されること及び環境応力の下で
の頑丈さ等が挙げられる。これは、セラミックＢＧＡパ
ッケージに対してのみ以前は言えることであったが、最
近数年の間に、プラスチックＢＧＡにも言えるようにな
った。ＰＣＢ取付けに於ける高い品質及び信頼性の観点
から、ＢＧＡパッケージは、はんだ付けするリード線を
持つ従来のデバイスよりも、６シグマ故障率製造方式に
一層適している。
【０００３】一般的にＢＧＡパッケージはＩＣチップ、
多層基板及び熱分散装置を含む。一般的にチップは、エ
ポキシのような伝熱性接着剤を用いて、熱分散装置の上
に取付けられる。熱分散装置は、熱エネルギを散逸する
為の低抵抗熱通路となり、この為、一貫性を持つ良好な
電気的な性能に必要なデバイスの動作中の改良された熱
的な性能にとって不可欠である。更に、熱分散装置は、
強化材として作用して、ＢＧＡパッケージに頑丈さを持
たせることにより、構造的及び機械的な支持をし、この
為、熱分散装置／強化材と呼ばれることがある。基板の
１つの層が、信号「平面」を含み、これが種々の信号通
路を作り、これは一端ではワイヤ・ボンディングを使っ
て対応するチップ・ボンド・パッドに（又はフリップ・
チップはんだ接続を使って接点パッドに）結合すること
が出来る。信号線路の他端が一般的にＰＣＢを通じて他
の回路に対するはんだ「ボール」に結合される。こうい
うはんだボールがＢＧＡでその名前で呼ばれるアレイを
形成する。更に、基板の１つの層として一般的にアース
平面が含められて、インダクタンスを下げ、制御された
インピーダンスを持たせ、クロス・トークを減らすこと
により、デバイスの全体的な性能を改善する為の能動的
なアース平面として作用する。こういう特徴は、ＢＧＡ
のピン数が多ければ多くなる程、一層重要になる。ＢＧ
Ａパッケージの利点と対照的に、ＢＧＡパッケージの現
在の解決策は、電力消費並びに高速ディジタル信号プロ
セッサ（ＤＳＰ）及びミックスド・シグナル製品（ＭＳ
Ｐ）のようなデバイスに必要な高速動作に於ける信号の
完全さを保つ能力というような性能特性の点で遅れてい
る。電気的な性能の要求から、多層の銅被覆の樹脂基板
（従来はセラミックであった）を使う必要が強まってい
る。半導体デバイスのクロック周波数及び電流レベルが
増加するにつれて、パッケージの設計にも、受入れられ
る信号伝送及び電力及びアースの源を設けるという問題
が起こっている。安定な電力を供給することは、互いに
並びに信号トレースに対して正しく結合された多重平面
をパッケージ内に使うことによって達成されているのが
普通である。多くのデバイスでは、コア動作及び出力バ
ッファ源に独立の電源が必要であるが、アース源は共通
である。一層高速の場合には、ワイヤ・ボンディングで
はなく、フリップ・チップ集成体が導入されている。同
じパッケージの輪郭内でワイヤ・ボンディングに比較す
ると、フリップ・チップ集成体は、シリコン・コア回路
に対するＩＲ降下が大幅に減少し、電力及びアースのイ
ンダクタンスがかなり減少し、信号インダクタンスが中
位に改善され、ピーク雑音に中位の違いが見られ、パル
ス幅の劣化が中位に減少する。
多層基板及び熱分散装置を含む。一般的にチップは、エ
ポキシのような伝熱性接着剤を用いて、熱分散装置の上
に取付けられる。熱分散装置は、熱エネルギを散逸する
為の低抵抗熱通路となり、この為、一貫性を持つ良好な
電気的な性能に必要なデバイスの動作中の改良された熱
的な性能にとって不可欠である。更に、熱分散装置は、
強化材として作用して、ＢＧＡパッケージに頑丈さを持
たせることにより、構造的及び機械的な支持をし、この
為、熱分散装置／強化材と呼ばれることがある。基板の
１つの層が、信号「平面」を含み、これが種々の信号通
路を作り、これは一端ではワイヤ・ボンディングを使っ
て対応するチップ・ボンド・パッドに（又はフリップ・
チップはんだ接続を使って接点パッドに）結合すること
が出来る。信号線路の他端が一般的にＰＣＢを通じて他
の回路に対するはんだ「ボール」に結合される。こうい
うはんだボールがＢＧＡでその名前で呼ばれるアレイを
形成する。更に、基板の１つの層として一般的にアース
平面が含められて、インダクタンスを下げ、制御された
インピーダンスを持たせ、クロス・トークを減らすこと
により、デバイスの全体的な性能を改善する為の能動的
なアース平面として作用する。こういう特徴は、ＢＧＡ
のピン数が多ければ多くなる程、一層重要になる。ＢＧ
Ａパッケージの利点と対照的に、ＢＧＡパッケージの現
在の解決策は、電力消費並びに高速ディジタル信号プロ
セッサ（ＤＳＰ）及びミックスド・シグナル製品（ＭＳ
Ｐ）のようなデバイスに必要な高速動作に於ける信号の
完全さを保つ能力というような性能特性の点で遅れてい
る。電気的な性能の要求から、多層の銅被覆の樹脂基板
（従来はセラミックであった）を使う必要が強まってい
る。半導体デバイスのクロック周波数及び電流レベルが
増加するにつれて、パッケージの設計にも、受入れられ
る信号伝送及び電力及びアースの源を設けるという問題
が起こっている。安定な電力を供給することは、互いに
並びに信号トレースに対して正しく結合された多重平面
をパッケージ内に使うことによって達成されているのが
普通である。多くのデバイスでは、コア動作及び出力バ
ッファ源に独立の電源が必要であるが、アース源は共通
である。一層高速の場合には、ワイヤ・ボンディングで
はなく、フリップ・チップ集成体が導入されている。同
じパッケージの輪郭内でワイヤ・ボンディングに比較す
ると、フリップ・チップ集成体は、シリコン・コア回路
に対するＩＲ降下が大幅に減少し、電力及びアースのイ
ンダクタンスがかなり減少し、信号インダクタンスが中
位に改善され、ピーク雑音に中位の違いが見られ、パル
ス幅の劣化が中位に減少する。
【０００４】このような全ての電気的及び熱的な性能条
件を満たす為に、８つの金属層までも持つパッケージが
導入されている。しかし、多数の層を必要とすること
は、半導体デバイス・パッケージの全体的なコストの切
り下げに対する市場の強い要求に反する。この要求が、
電気的、熱的及び機械的な性能が影響を受けるとして
も、ごく僅かにするという制約を勿論付けながら、構造
及び材料を簡単にすることに対して研究が続けられてい
る理由である。この発明が関係する、１９９９年８月６
日に出願された米国特許出願通し番号＃６０／１４７、
５９６には、高性能のＩ／Ｏ数の多いプラスチックＢＧ
Ａの構造と製造方法が説明されている。金属層は２つし
かなく、その内の１つは専らアース平面に用いられてい
る。この為、パッケージは厚さが薄く、コストが安い。
しかし、残りの金属層は、Ｉ／Ｏ数の多いデバイスの全
部の信号及び電力線路がこの１つの層を共通に使わなけ
ればならないので、配路（route）密度が込み合ってい
る。その為、Ｖｃｃインダクタンスが高くなりすぎて、
高速プロセッサ・デバイスには使えない。インダクタン
スが高いことは、受入れることが出来ない電気雑音及び
クロス・トークの原因であり、デバイスの速度の重大な
制約になる。今日の半導体パッケージ基板にある信号線
路は、混雑した線路の配置内で、線路を隣り合う線路に
対して一様でない間隔で配路しなければならないという
事実故、その特性インピーダンスが一定でない為に、そ
の電気的な性能（例えば、信号の完全さ及びクロス・ト
ーク）に難点がある。そこで、この悪循環を断ち切っ
て、特にＢＧＡパッケージ構造で、誘電体基板上の低コ
ストだが、高性能な電気接続部の着想が緊急に求められ
ている。この構造は、異なる半導体製品系列並びに設計
及び組立ての変動の広いスペクトルに亙って用いること
が出来る位の融通性のある基本的な設計概念に基づくこ
とが好ましい。これは、電気的及び熱的な高い性能条件
を満たすだけでなく、プロセスの歩留まりを高め、装置
の信頼性を高めるという目標に向かって改善を達成すべ
きである。こういう革新が、新しい製造機械の投資を必
要としないように、既に設置されている設備を基本とし
て達成されることが好ましい。
件を満たす為に、８つの金属層までも持つパッケージが
導入されている。しかし、多数の層を必要とすること
は、半導体デバイス・パッケージの全体的なコストの切
り下げに対する市場の強い要求に反する。この要求が、
電気的、熱的及び機械的な性能が影響を受けるとして
も、ごく僅かにするという制約を勿論付けながら、構造
及び材料を簡単にすることに対して研究が続けられてい
る理由である。この発明が関係する、１９９９年８月６
日に出願された米国特許出願通し番号＃６０／１４７、
５９６には、高性能のＩ／Ｏ数の多いプラスチックＢＧ
Ａの構造と製造方法が説明されている。金属層は２つし
かなく、その内の１つは専らアース平面に用いられてい
る。この為、パッケージは厚さが薄く、コストが安い。
しかし、残りの金属層は、Ｉ／Ｏ数の多いデバイスの全
部の信号及び電力線路がこの１つの層を共通に使わなけ
ればならないので、配路（route）密度が込み合ってい
る。その為、Ｖｃｃインダクタンスが高くなりすぎて、
高速プロセッサ・デバイスには使えない。インダクタン
スが高いことは、受入れることが出来ない電気雑音及び
クロス・トークの原因であり、デバイスの速度の重大な
制約になる。今日の半導体パッケージ基板にある信号線
路は、混雑した線路の配置内で、線路を隣り合う線路に
対して一様でない間隔で配路しなければならないという
事実故、その特性インピーダンスが一定でない為に、そ
の電気的な性能（例えば、信号の完全さ及びクロス・ト
ーク）に難点がある。そこで、この悪循環を断ち切っ
て、特にＢＧＡパッケージ構造で、誘電体基板上の低コ
ストだが、高性能な電気接続部の着想が緊急に求められ
ている。この構造は、異なる半導体製品系列並びに設計
及び組立ての変動の広いスペクトルに亙って用いること
が出来る位の融通性のある基本的な設計概念に基づくこ
とが好ましい。これは、電気的及び熱的な高い性能条件
を満たすだけでなく、プロセスの歩留まりを高め、装置
の信頼性を高めるという目標に向かって改善を達成すべ
きである。こういう革新が、新しい製造機械の投資を必
要としないように、既に設置されている設備を基本とし
て達成されることが好ましい。
【０００５】
【発明の要約】この発明では、誘電体基板上に構成され
ていて高周波で動作可能な電気接続ウエブが提供され
る。この電気接続ウエブは、漸次変化する幅及び可変の
間隔を持つ全体的に平行な複数個の信号線を有し、この
幅及び間隔は、前記信号線路の特性インピーダンスが前
記複数個の内の各々の線路に対して大体同じであると共
に、各々の信号線路の長さに亙って大体一定となるよう
に、合わせて選ばれており、この為、各々の信号線路に
対する信号の完全さが高まり、線路の間のクロス・トー
クが減少する。電磁理論により、角周波数ωの交流電流
のインピーダンスＺは次の式で表される。 Ｚ＝（Ｒ2＋Ｘ2）Ｅ1/2 この式で、抵抗Ｒは、高周波表皮効果を考慮に入れたオ
ーミック抵抗であり、リアクタンスＸはインダクタンス
ωＬ及び静電容量１／ωＣに対して次の関係にある。 Ｘ＝ωＬ＝１／ωＣ 周波数ωが高くなると、インダクタンスＬのリアクタン
スＸ及びインピーダンスＺに対する寄与が増加し、静電
容量Ｃの寄与が減少する。電流及び電圧の間の位相差は
普通φで表される。このとき次の関係が成立する。 ｓｉｎφ＝−Ｘ／Ｚ ｃｏｓφ＝Ｒ／Ｚ ｔｇφ＝−Ｘ／Ｒ ２つのインピーダンスＺ１（抵抗Ｒ１、リアクタンスＸ
１及び位相差φ１を持つ）及びＺ２（抵抗Ｒ２、リアク
タンスＸ２及び位相差φ２を持つ）が直列に入っている
とき、合計インピーダンスは次のようになる。Ｚｔｏｔ
ａｌ＝［Ｚ１2＋Ｚ２2＋２Ｚ１Ｚ２ｃｏｓ（φ１−φ
２）］Ｅ1/2２つのインピーダンスＺ１及びＺ２が並列
になっているとき、合計インピーダンスＺｔｏｔａｌは
次のようになる。 １／Ｚｔｏｔａｌ＝［１／Ｚ１2＋１／Ｚ２2＋２／（Ｚ
１Ｚ２）ｃｏｓ（φ１−φ２）］Ｅ1/2 ＩＣパッケージ内に信号線路を設計するとき、個別の線
路を一様な幅及び向きを持つ幾つかのセグメントで構成
されているものと考えるのが役に立つ。このとき個別の
線路のインピーダンスＺｓｅｌｆはセグメントのインピ
ーダンスを直列にした和である。
ていて高周波で動作可能な電気接続ウエブが提供され
る。この電気接続ウエブは、漸次変化する幅及び可変の
間隔を持つ全体的に平行な複数個の信号線を有し、この
幅及び間隔は、前記信号線路の特性インピーダンスが前
記複数個の内の各々の線路に対して大体同じであると共
に、各々の信号線路の長さに亙って大体一定となるよう
に、合わせて選ばれており、この為、各々の信号線路に
対する信号の完全さが高まり、線路の間のクロス・トー
クが減少する。電磁理論により、角周波数ωの交流電流
のインピーダンスＺは次の式で表される。 Ｚ＝（Ｒ2＋Ｘ2）Ｅ1/2 この式で、抵抗Ｒは、高周波表皮効果を考慮に入れたオ
ーミック抵抗であり、リアクタンスＸはインダクタンス
ωＬ及び静電容量１／ωＣに対して次の関係にある。 Ｘ＝ωＬ＝１／ωＣ 周波数ωが高くなると、インダクタンスＬのリアクタン
スＸ及びインピーダンスＺに対する寄与が増加し、静電
容量Ｃの寄与が減少する。電流及び電圧の間の位相差は
普通φで表される。このとき次の関係が成立する。 ｓｉｎφ＝−Ｘ／Ｚ ｃｏｓφ＝Ｒ／Ｚ ｔｇφ＝−Ｘ／Ｒ ２つのインピーダンスＺ１（抵抗Ｒ１、リアクタンスＸ
１及び位相差φ１を持つ）及びＺ２（抵抗Ｒ２、リアク
タンスＸ２及び位相差φ２を持つ）が直列に入っている
とき、合計インピーダンスは次のようになる。Ｚｔｏｔ
ａｌ＝［Ｚ１2＋Ｚ２2＋２Ｚ１Ｚ２ｃｏｓ（φ１−φ
２）］Ｅ1/2２つのインピーダンスＺ１及びＺ２が並列
になっているとき、合計インピーダンスＺｔｏｔａｌは
次のようになる。 １／Ｚｔｏｔａｌ＝［１／Ｚ１2＋１／Ｚ２2＋２／（Ｚ
１Ｚ２）ｃｏｓ（φ１−φ２）］Ｅ1/2 ＩＣパッケージ内に信号線路を設計するとき、個別の線
路を一様な幅及び向きを持つ幾つかのセグメントで構成
されているものと考えるのが役に立つ。このとき個別の
線路のインピーダンスＺｓｅｌｆはセグメントのインピ
ーダンスを直列にした和である。
【０００６】更に、複数個の線路を隣接する隣りに従属
する線路で構成されていると見なすのが役に立つ。この
とき、複数個のインピーダンスＺｍｕｔｕａｌは、並列
になっている線路インピーダンスの和である。このと
き、パッケージ内にある信号線路の特性インピーダンス
Ｚｔｏｔａｌは、Ｚｓｅｌｆ及びＺｍｕｔｕａｌの和で
ある。 Ｚｔｏｔａｌ＝Ｚｓｅｌｆ＋Ｚｍｕｔｕａｌ（ベクトル
加算） パッケージはＺｔｏｔａｌの特定の値に対して設計する
のが普通である。信号線路に沿って進む信号は、Ｚｓｅ
ｌｆ及びＺｍｕｔｕａｌの何れかの変化の為に、特性イ
ンピーダンスＺｔｏｔａｌが一定に留まらないときに
は、歪みを受ける。複数個の導体の配置に対するインピ
ーダンスを計算する基本的な数学が、ＩＢＭ Ｊ．Ｒｅ
ｓ．Ｄｅｖｅｌｏｐ．誌、第１６巻、４７０−４８１ペ
ージ（１９７２年）所載のＡ．Ｅ．リューリの論文「複
雑な集積回路の環境に於けるインダクタンスの計算」に
述べられている。式の解はコンピュータ・プログラムで
求めるのが有利である。アース電位にある平面に対する
導体のインダクタンスを計算するとき、相対的な形状を
考慮しなければならない。この計算では、インダクタン
スは、導体の幅又は面積に反比例して表される。従っ
て、導体の面積を増加することにより、インダクタンス
を減らすことが出来る。
する線路で構成されていると見なすのが役に立つ。この
とき、複数個のインピーダンスＺｍｕｔｕａｌは、並列
になっている線路インピーダンスの和である。このと
き、パッケージ内にある信号線路の特性インピーダンス
Ｚｔｏｔａｌは、Ｚｓｅｌｆ及びＺｍｕｔｕａｌの和で
ある。 Ｚｔｏｔａｌ＝Ｚｓｅｌｆ＋Ｚｍｕｔｕａｌ（ベクトル
加算） パッケージはＺｔｏｔａｌの特定の値に対して設計する
のが普通である。信号線路に沿って進む信号は、Ｚｓｅ
ｌｆ及びＺｍｕｔｕａｌの何れかの変化の為に、特性イ
ンピーダンスＺｔｏｔａｌが一定に留まらないときに
は、歪みを受ける。複数個の導体の配置に対するインピ
ーダンスを計算する基本的な数学が、ＩＢＭ Ｊ．Ｒｅ
ｓ．Ｄｅｖｅｌｏｐ．誌、第１６巻、４７０−４８１ペ
ージ（１９７２年）所載のＡ．Ｅ．リューリの論文「複
雑な集積回路の環境に於けるインダクタンスの計算」に
述べられている。式の解はコンピュータ・プログラムで
求めるのが有利である。アース電位にある平面に対する
導体のインダクタンスを計算するとき、相対的な形状を
考慮しなければならない。この計算では、インダクタン
スは、導体の幅又は面積に反比例して表される。従っ
て、導体の面積を増加することにより、インダクタンス
を減らすことが出来る。
【０００７】この発明の一面は、 ＊Ｚｍｕｔｕａｌの打ち消すような変化を通じたＺｓｅ
ｌｆの変化と ＊Ｚｓｅｌｆの打ち消すような変化を通じたＺｍｕｔｕ
ａｌの変化 を補償することにより、Ｚｔｏｔａｌを一定に保つこと
である。こういう打ち消すような変化が、信号線路の幅
及び間隔を合わせて選ぶことによって得られ、こうし
て、特性インピーダンスを大体一定に保つという目標に
向けて、Ｚｓｅｌｆ及びＺｍｕｔｕａｌに対するオーミ
ック及び容量性の寄与を修正する。この発明の別の一面
は、線路の面積を増加することにより、アース電位に対
する信号線路のインダクタンスを下げる方法を提供する
ことである。この発明の別の一面は、現存の半導体製造
方法を利用し、取付けられている製造設備を使うことに
よって、設備の変更のコスト及び新しい資本投下をせず
に、電気デバイスの目標に到達することである。この発
明の別の一面は、相異なる高性能半導体デバイス系列、
並びに高速で大電力の設計及び組立ての変動の広いスペ
クトルに用いることが出来る位の融通性を持つような設
計及び製造の解決策を提供することである。これらの面
が、高速半導体デバイスに対する誘電体基板上の信号線
路の電気的な設計によって達成された。特に、この発明
による設計は、高性能集積回路に対するＩ／Ｏ数の多い
ボール・グリッド・アレイ・パッケージにある多層基板
の上の高速信号線路の配置に適用された。この発明が表
す技術的な進歩並びにその色々な面は、添付図面並びに
特許請求の範囲に記載される新規な特徴と共に考慮する
とき、この発明の好ましい実施例を以下説明するところ
から明らかになろう。
ｌｆの変化と ＊Ｚｓｅｌｆの打ち消すような変化を通じたＺｍｕｔｕ
ａｌの変化 を補償することにより、Ｚｔｏｔａｌを一定に保つこと
である。こういう打ち消すような変化が、信号線路の幅
及び間隔を合わせて選ぶことによって得られ、こうし
て、特性インピーダンスを大体一定に保つという目標に
向けて、Ｚｓｅｌｆ及びＺｍｕｔｕａｌに対するオーミ
ック及び容量性の寄与を修正する。この発明の別の一面
は、線路の面積を増加することにより、アース電位に対
する信号線路のインダクタンスを下げる方法を提供する
ことである。この発明の別の一面は、現存の半導体製造
方法を利用し、取付けられている製造設備を使うことに
よって、設備の変更のコスト及び新しい資本投下をせず
に、電気デバイスの目標に到達することである。この発
明の別の一面は、相異なる高性能半導体デバイス系列、
並びに高速で大電力の設計及び組立ての変動の広いスペ
クトルに用いることが出来る位の融通性を持つような設
計及び製造の解決策を提供することである。これらの面
が、高速半導体デバイスに対する誘電体基板上の信号線
路の電気的な設計によって達成された。特に、この発明
による設計は、高性能集積回路に対するＩ／Ｏ数の多い
ボール・グリッド・アレイ・パッケージにある多層基板
の上の高速信号線路の配置に適用された。この発明が表
す技術的な進歩並びにその色々な面は、添付図面並びに
特許請求の範囲に記載される新規な特徴と共に考慮する
とき、この発明の好ましい実施例を以下説明するところ
から明らかになろう。
【０００８】
【実施例】図１は、複数個の導電性信号線路１０１、１
０２及び１０３がデポジットされ又は埋込まれた誘電体
基板１００を示す。実際には、図１には信号線路の小さ
な一部分しか示していない。線路は一様な幅１１０で配
路されている。その為、これらの線路の自己インピーダ
ンスは、一様な幅を持つ長さに亙って一定である。検査
マーク１２０が示すように、複数個の信号線路内には、
１本の線路の他の隣りの線路に対する間隔１２１が一様
である領域がある。こういう領域では、信号線路が平行
に伸びている。この為、１本の線路から別の線路への相
互インピーダンスは一定であり、更にこの検査マーク領
域１２０内にある信号線路の特性インピーダンスが一定
である。こういう結果は、特性インピーダンスが、その
何れもオーミック、静電容量及びインダクタンスの寄与
の関数である自己インピーダンス及び相互インピーダン
スの（ベクトル）和であるという前に引用した関係式に
基づいている。検査マーク１３０が示すように、複数個
の信号線路には、１本の線路と他の隣りの線路との間隔
が一様ではない別の領域がある。間隔が場所に対して
「可変」である（しかし、時間に対してはそうではな
い）。従って、１本の線路から別の線路への相互インピ
ーダンスが一定ではなく、局部的に可変であり、更に、
この検査マーク領域１３０内にある信号線路の特性イン
ピーダンスが一定ではない。この結果も、特性インピー
ダンスは、その何れもオーミック、静電容量及びインダ
クタンスの寄与の関数である自己インピーダンス及び相
互インピーダンスの（ベクトル）和であるという前に引
用した関係に基づいている。インピーダンスが局部的に
可変であるという事実は、信号線路に沿って進む高周波
信号の完全さにとって、従って線路のクロス・トーク、
電気雑音並びに最終的にデバイスの速度にとって、有害
な結果を持つ。この発明の解決策が図２に示されてい
る。可変の線路間隔がある領域、従って相互インピーダ
ンスが可変である領域では、相互インピーダンス及び自
己インピーダンスの（ベクトル）和が大体一定に留まる
ように、自己インピーダンスを修正する。
０２及び１０３がデポジットされ又は埋込まれた誘電体
基板１００を示す。実際には、図１には信号線路の小さ
な一部分しか示していない。線路は一様な幅１１０で配
路されている。その為、これらの線路の自己インピーダ
ンスは、一様な幅を持つ長さに亙って一定である。検査
マーク１２０が示すように、複数個の信号線路内には、
１本の線路の他の隣りの線路に対する間隔１２１が一様
である領域がある。こういう領域では、信号線路が平行
に伸びている。この為、１本の線路から別の線路への相
互インピーダンスは一定であり、更にこの検査マーク領
域１２０内にある信号線路の特性インピーダンスが一定
である。こういう結果は、特性インピーダンスが、その
何れもオーミック、静電容量及びインダクタンスの寄与
の関数である自己インピーダンス及び相互インピーダン
スの（ベクトル）和であるという前に引用した関係式に
基づいている。検査マーク１３０が示すように、複数個
の信号線路には、１本の線路と他の隣りの線路との間隔
が一様ではない別の領域がある。間隔が場所に対して
「可変」である（しかし、時間に対してはそうではな
い）。従って、１本の線路から別の線路への相互インピ
ーダンスが一定ではなく、局部的に可変であり、更に、
この検査マーク領域１３０内にある信号線路の特性イン
ピーダンスが一定ではない。この結果も、特性インピー
ダンスは、その何れもオーミック、静電容量及びインダ
クタンスの寄与の関数である自己インピーダンス及び相
互インピーダンスの（ベクトル）和であるという前に引
用した関係に基づいている。インピーダンスが局部的に
可変であるという事実は、信号線路に沿って進む高周波
信号の完全さにとって、従って線路のクロス・トーク、
電気雑音並びに最終的にデバイスの速度にとって、有害
な結果を持つ。この発明の解決策が図２に示されてい
る。可変の線路間隔がある領域、従って相互インピーダ
ンスが可変である領域では、相互インピーダンス及び自
己インピーダンスの（ベクトル）和が大体一定に留まる
ように、自己インピーダンスを修正する。
【０００９】図２は、複数個の導電性信号線路２０１、
２０２及び２０３をデポジットした又は埋込んだ誘電体
基板２００を示している。実際には、図２に示すのは信
号線路の内の小さな一部分だけである。線路は、一様な
幅２１０又は２１１の領域、及び「漸次変化する」幅２
１２、２１３、２１４の別の領域を持つように配路され
ている。この明細書でいう「漸次変化する」という言葉
は、滑らかであっても、突然であっても、局部的に可変
の変化をいう為に用いられており、具体的には、位置の
関数としての電気導体の幾何学的な幅を指す。漸次変化
する線路幅の結果として、各々の線路の自己インピーダ
ンスが一定ではなく、その代りに一様でない線路幅を持
つ長さに亙って局部的に可変である。検査マーク２２０
で示すように、複数個の信号線路の中には、１本の線路
と隣り合う別の線路との間隔２２１が一様である領域が
ある。こういう領域では、信号線路が平行に伸びる。そ
の為、１本の線路から別の線路への相互インピーダンス
が一定であり、更にこの検査マーク領域２２０にある信
号線路の特性インピーダンスが一定である。この結果
は、特性インピーダンスが自己インピーダンス及び相互
インピーダンスの（ベクトル）和であるという前に引用
した結果に基づいている。検査マーク２３０に示すよう
に、複数個の信号線路の中には、１本の線路と隣りの別
の線路との間隔が一様ではない別の領域がある。間隔が
位置に対して可変である。その為、１本の線路から別の
線路への相互インピーダンスが一定ではなく、局部的に
可変であり、更に、この検査マーク領域２３０内にある
信号線路の特性インピーダンスが一定ではない。図２に
示すように、自己インピーダンスの打ち消すような変化
により、相互インピーダンスの局部的な変動を補償する
ことがこの発明の重要な特長である。任意の選ばれた検
査マーク、例えば２３０のところで、各々の信号線路の
幅、従って各々の信号線路の自己インピーダンスを変更
して、それが（少なくとも大体は）相互インピーダンス
の変化を埋合わせ、こうして特性線路インピーダンスを
（少なくとも近似的に）一定に保つようにする。例とし
て、ＩＣの設計で、６０Ωの特性インピーダンスが要求
される場合、この発明は、平行な線路の配置を持つ信号
線路の領域でも、発散形の線路の配置を持つ領域でも、
必要に応じて各々の線路の幅を漸次変化させることによ
って、この値を達成する方法を提供する。減少する相互
インピーダンスを増加する自己インピーダンスに置き換
える。
２０２及び２０３をデポジットした又は埋込んだ誘電体
基板２００を示している。実際には、図２に示すのは信
号線路の内の小さな一部分だけである。線路は、一様な
幅２１０又は２１１の領域、及び「漸次変化する」幅２
１２、２１３、２１４の別の領域を持つように配路され
ている。この明細書でいう「漸次変化する」という言葉
は、滑らかであっても、突然であっても、局部的に可変
の変化をいう為に用いられており、具体的には、位置の
関数としての電気導体の幾何学的な幅を指す。漸次変化
する線路幅の結果として、各々の線路の自己インピーダ
ンスが一定ではなく、その代りに一様でない線路幅を持
つ長さに亙って局部的に可変である。検査マーク２２０
で示すように、複数個の信号線路の中には、１本の線路
と隣り合う別の線路との間隔２２１が一様である領域が
ある。こういう領域では、信号線路が平行に伸びる。そ
の為、１本の線路から別の線路への相互インピーダンス
が一定であり、更にこの検査マーク領域２２０にある信
号線路の特性インピーダンスが一定である。この結果
は、特性インピーダンスが自己インピーダンス及び相互
インピーダンスの（ベクトル）和であるという前に引用
した結果に基づいている。検査マーク２３０に示すよう
に、複数個の信号線路の中には、１本の線路と隣りの別
の線路との間隔が一様ではない別の領域がある。間隔が
位置に対して可変である。その為、１本の線路から別の
線路への相互インピーダンスが一定ではなく、局部的に
可変であり、更に、この検査マーク領域２３０内にある
信号線路の特性インピーダンスが一定ではない。図２に
示すように、自己インピーダンスの打ち消すような変化
により、相互インピーダンスの局部的な変動を補償する
ことがこの発明の重要な特長である。任意の選ばれた検
査マーク、例えば２３０のところで、各々の信号線路の
幅、従って各々の信号線路の自己インピーダンスを変更
して、それが（少なくとも大体は）相互インピーダンス
の変化を埋合わせ、こうして特性線路インピーダンスを
（少なくとも近似的に）一定に保つようにする。例とし
て、ＩＣの設計で、６０Ωの特性インピーダンスが要求
される場合、この発明は、平行な線路の配置を持つ信号
線路の領域でも、発散形の線路の配置を持つ領域でも、
必要に応じて各々の線路の幅を漸次変化させることによ
って、この値を達成する方法を提供する。減少する相互
インピーダンスを増加する自己インピーダンスに置き換
える。
【００１０】この発明の方法は、逆の方式を取ることが
出来る。自己インピーダンスの任意の変化を、相互イン
ピーダンスのそれを打ち消すような変化によって補償す
ることにより、特性インピーダンスを一定に保つことが
出来る。可変の線路間隔は漸次変化する線路幅と合わせ
て設計する。更にこの発明の方法は、信号線路の幅２１
０及び２１１が同一ではないとき（図２参照）、平行な
線路の配置を持つ領域内で、補償方式を取ることが出来
るようにする。この場合、線路間隔２２１を修正して、
予定の特性インピーダンスの値を達成することが出来
る。信号及び電力線路に接近してアース電位の平面を持
つパッケージでは、この発明の方法を用いて、各々の信
号線路のインダクタンスを減らすことが出来る。前に述
べたように、インダクタンスは、導体の面積又は幅に反
比例するので、導体の幅を増加することによって減らす
ことが出来る。図２は、一層広い信号線路の幅及び著し
く漸次変化する線路の幅の例を示している。このような
増大した線路面積に対し、インダクタンスが減少し、従
って特性インピーダンスが減少する。従って、パッケー
ジの高周波性能、特に動作速度を改善することが出来
る。この方法は任意の誘電体基板の信号の配置に用いる
ことが出来る。その例は、全般的に印刷配線板、集成体
のマザーボードであり、半導体デバイスでは、ボール・
グリッド・アレイ・パッケージの基板である。後に述べ
た例では、基板は典型的には２つの面を持つ絶縁層で構
成される。第１のパターンぎめ金属層が、アース電位に
しようとする一方の面に取付けられ、第２のパターンぎ
め金属層が、信号及び電力線路にしようとする他方の面
に取付けられる。この発明では、この第２の金属層は、
各々の線路に対して各々の信号線路の特性インピーダン
スを大体同じにすると共に、各々の信号線路に長さに亙
って大体一定に保つ為に、漸次変化する幅及び可変の間
隔を持つ複数個の信号線路を有する。更に、アース電位
層に対するこれらの信号線路のインダクタンスを最小に
する。その結果、各々の線路に対する信号の完全さが高
められ、線路の間のクロス・トーク及び全体的なパッケ
ージの雑音が減り、パッケージの速度が改善する。集積
回路チップを接着剤によって基板に取付け、ボンディン
グ・ワイヤによって電気的に接続してもよいし、或いは
はんだバンプを用いてフリップ式に取付けることが出来
る。最後に、基板が、基板に取付けられたはんだボール
又は簡単な締付け機構を使って、他のデバイスに電気的
に接続される。
出来る。自己インピーダンスの任意の変化を、相互イン
ピーダンスのそれを打ち消すような変化によって補償す
ることにより、特性インピーダンスを一定に保つことが
出来る。可変の線路間隔は漸次変化する線路幅と合わせ
て設計する。更にこの発明の方法は、信号線路の幅２１
０及び２１１が同一ではないとき（図２参照）、平行な
線路の配置を持つ領域内で、補償方式を取ることが出来
るようにする。この場合、線路間隔２２１を修正して、
予定の特性インピーダンスの値を達成することが出来
る。信号及び電力線路に接近してアース電位の平面を持
つパッケージでは、この発明の方法を用いて、各々の信
号線路のインダクタンスを減らすことが出来る。前に述
べたように、インダクタンスは、導体の面積又は幅に反
比例するので、導体の幅を増加することによって減らす
ことが出来る。図２は、一層広い信号線路の幅及び著し
く漸次変化する線路の幅の例を示している。このような
増大した線路面積に対し、インダクタンスが減少し、従
って特性インピーダンスが減少する。従って、パッケー
ジの高周波性能、特に動作速度を改善することが出来
る。この方法は任意の誘電体基板の信号の配置に用いる
ことが出来る。その例は、全般的に印刷配線板、集成体
のマザーボードであり、半導体デバイスでは、ボール・
グリッド・アレイ・パッケージの基板である。後に述べ
た例では、基板は典型的には２つの面を持つ絶縁層で構
成される。第１のパターンぎめ金属層が、アース電位に
しようとする一方の面に取付けられ、第２のパターンぎ
め金属層が、信号及び電力線路にしようとする他方の面
に取付けられる。この発明では、この第２の金属層は、
各々の線路に対して各々の信号線路の特性インピーダン
スを大体同じにすると共に、各々の信号線路に長さに亙
って大体一定に保つ為に、漸次変化する幅及び可変の間
隔を持つ複数個の信号線路を有する。更に、アース電位
層に対するこれらの信号線路のインダクタンスを最小に
する。その結果、各々の線路に対する信号の完全さが高
められ、線路の間のクロス・トーク及び全体的なパッケ
ージの雑音が減り、パッケージの速度が改善する。集積
回路チップを接着剤によって基板に取付け、ボンディン
グ・ワイヤによって電気的に接続してもよいし、或いは
はんだバンプを用いてフリップ式に取付けることが出来
る。最後に、基板が、基板に取付けられたはんだボール
又は簡単な締付け機構を使って、他のデバイスに電気的
に接続される。
【００１１】図３は略正確な拡大率で描いているが、簡
単にしてある。この図は、基板３０２に取付けられたチ
ップ３０１を持つボール・グリッド・アレイ・パッケー
ジの一象限を示しており、これを全体として３００で表
す。はんだボール３０３のアレイが信号線路の終点とな
る。僅かな信号線路しか示していない。電力線路は図に
示していない。全体を３１０で示した拡大図は、ワイヤ
・ボンディング３１２によってチップ３１３に接続され
た複数個の信号線路３１１を示している。信号線路は定
率で拡大され（はんだボールのピッチ３２０によって決
定される）て示されており、一定のインピーダンスで配
路されるように可変の間隔及び漸次変化する幅を持って
いる。特性（全体）インピーダンスが一定になるよう
に、前に引用した式を使って、各区間の自己インピーダ
ンス及び相互インピーダンスを計算する。例としていう
と、高い相互インピーダンスの領域にある縮小した線路
幅３１４又は低い相互インピーダンスの領域にある増大
した線路幅３１５に注意されたい。この発明を実施例に
ついて説明したが、この説明はこの発明を制約するもの
と解してはならない。以上の説明を読めば、当業者には
実施例の種々の変更や組合せ並びにその他の実施例が容
易に考えられよう。一例として、半導体チップの材料は
シリコン、シリコン・ゲルマニウム、砒化ガリウム又は
製造に使われているその他の任意の半導体材料で構成す
ることが出来る。別の一例として、パッケージはＢＧＡ
パッケージ又はその他の任意の半導体デバイス・パッケ
ージであってよい。更に別に一例として、信号（並びに
電力）線路は基板上にデポジットしてもよいし、或いは
基板上に埋込んでもよい。種々の金属又はその他の導電
材料を使うことが出来る。従って特許請求の範囲は、こ
のような変更又は実施例を含むことを承知されたい。
単にしてある。この図は、基板３０２に取付けられたチ
ップ３０１を持つボール・グリッド・アレイ・パッケー
ジの一象限を示しており、これを全体として３００で表
す。はんだボール３０３のアレイが信号線路の終点とな
る。僅かな信号線路しか示していない。電力線路は図に
示していない。全体を３１０で示した拡大図は、ワイヤ
・ボンディング３１２によってチップ３１３に接続され
た複数個の信号線路３１１を示している。信号線路は定
率で拡大され（はんだボールのピッチ３２０によって決
定される）て示されており、一定のインピーダンスで配
路されるように可変の間隔及び漸次変化する幅を持って
いる。特性（全体）インピーダンスが一定になるよう
に、前に引用した式を使って、各区間の自己インピーダ
ンス及び相互インピーダンスを計算する。例としていう
と、高い相互インピーダンスの領域にある縮小した線路
幅３１４又は低い相互インピーダンスの領域にある増大
した線路幅３１５に注意されたい。この発明を実施例に
ついて説明したが、この説明はこの発明を制約するもの
と解してはならない。以上の説明を読めば、当業者には
実施例の種々の変更や組合せ並びにその他の実施例が容
易に考えられよう。一例として、半導体チップの材料は
シリコン、シリコン・ゲルマニウム、砒化ガリウム又は
製造に使われているその他の任意の半導体材料で構成す
ることが出来る。別の一例として、パッケージはＢＧＡ
パッケージ又はその他の任意の半導体デバイス・パッケ
ージであってよい。更に別に一例として、信号（並びに
電力）線路は基板上にデポジットしてもよいし、或いは
基板上に埋込んでもよい。種々の金属又はその他の導電
材料を使うことが出来る。従って特許請求の範囲は、こ
のような変更又は実施例を含むことを承知されたい。
【００１２】以上の説明に関し、更に以下の項目を開示
する。 （１） 誘電体基板上に構成されていて高周波で動作可
能な電気接続ウエブに於て、漸次変化する幅及び可変の
間隔を持つ全体的に平行な複数個の信号線路を含み、前
記幅及び間隔は、前記信号線路の特性インピーダンスが
前記複数個の各々の線路に対して大体同じになり、且つ
各々の信号線路の長さに亙って大体一定になるように、
合わせて選ばれており、この為、各々の信号線路に対す
る信号の完全さが高まり、前記線路の間のクロス・トー
クが減少する電気接続ウエブ。 （２） 第1項に記載の電気接続ウエブに於て、前記誘
電体基板が印刷配線板である電気接続ウエブ。 （３） 第1項に記載の電気接続ウエブに於て、前記誘
電体基板が集積回路パッケージの一部分である電気接続
ウエブ。
する。 （１） 誘電体基板上に構成されていて高周波で動作可
能な電気接続ウエブに於て、漸次変化する幅及び可変の
間隔を持つ全体的に平行な複数個の信号線路を含み、前
記幅及び間隔は、前記信号線路の特性インピーダンスが
前記複数個の各々の線路に対して大体同じになり、且つ
各々の信号線路の長さに亙って大体一定になるように、
合わせて選ばれており、この為、各々の信号線路に対す
る信号の完全さが高まり、前記線路の間のクロス・トー
クが減少する電気接続ウエブ。 （２） 第1項に記載の電気接続ウエブに於て、前記誘
電体基板が印刷配線板である電気接続ウエブ。 （３） 第1項に記載の電気接続ウエブに於て、前記誘
電体基板が集積回路パッケージの一部分である電気接続
ウエブ。
【００１３】（４） 複数個の信号線路を含み、各々の
信号線路は、一様な幅を持つ少なくとも１つの第１のセ
グメント及び漸次変化する幅を持つ少なくとも１つの第
２のセグメントで構成される幾何学的な形を持ってお
り、各セグメントは前記線路の自己インピーダンスに寄
与し、各々の線路が前記複数個の特性インピーダンスに
寄与し、各々の信号線路はそれに隣接した線路に対し
て、前記第１の線路セグメントが前記隣接する線路の前
記第１のセグメントに対して一様な間隔であって、前記
特性インピーダンスに一定の相互インピーダンスを寄与
するように幾何学的に位置ぎめされており、更に各々の
信号線路はそれに隣接する線路に対して、前記第２のセ
グメントがそれに隣接する線路の前記第２のセグメント
に対して可変の間隔になって、前記特性インピーダンス
に可変の相互インピーダンスを寄与するように幾何学的
に位置ぎめされており、前記漸次変化する線路幅及び前
記可変の幾何学的な位置は各々の信号線路に対して、特
性インピーダンスが各々の信号線路の長さに亙って大体
一定であると共に、前記複数個の内の各々の線路に対し
て大体同じになるように、合わせて選ばれていて、この
為各々の線路に対する信号の完全さが高まると共に前記
線路の間のクロス・トークが減るようにした高性能集積
回路パッケージ基板。 （５） 第４項に記載の高性能集積回路パッケージ基板
に於て、前記集積回路パッケージがボール・グリッド・
アレイ・パッケージである高性能集積回路パッケージ基
板。 （６） アース平面及び信号兼電力平面を含む基板を有
する高性能集積回路パッケージに於て、前記信号兼電力
平面内に複数個の信号線路を含み、各々の線路は一様な
幅を持つ少なくとも１つの第１のセグメント及び漸次変
化する幅を持つ少なくとも１つの第１の第２のセグメン
トで構成される幾何学的な形を持っていて、各セグメン
トが前記アース平面に対する前記線路のインダクタンス
に寄与し、前記第２のセグメントは各々の線路のインダ
クタンスを減らすように構成され、その為、各々の線路
の特性インピーダンスが減少すると共にパッケージの性
能が高まるようにした高性能集積回路パッケージ。
信号線路は、一様な幅を持つ少なくとも１つの第１のセ
グメント及び漸次変化する幅を持つ少なくとも１つの第
２のセグメントで構成される幾何学的な形を持ってお
り、各セグメントは前記線路の自己インピーダンスに寄
与し、各々の線路が前記複数個の特性インピーダンスに
寄与し、各々の信号線路はそれに隣接した線路に対し
て、前記第１の線路セグメントが前記隣接する線路の前
記第１のセグメントに対して一様な間隔であって、前記
特性インピーダンスに一定の相互インピーダンスを寄与
するように幾何学的に位置ぎめされており、更に各々の
信号線路はそれに隣接する線路に対して、前記第２のセ
グメントがそれに隣接する線路の前記第２のセグメント
に対して可変の間隔になって、前記特性インピーダンス
に可変の相互インピーダンスを寄与するように幾何学的
に位置ぎめされており、前記漸次変化する線路幅及び前
記可変の幾何学的な位置は各々の信号線路に対して、特
性インピーダンスが各々の信号線路の長さに亙って大体
一定であると共に、前記複数個の内の各々の線路に対し
て大体同じになるように、合わせて選ばれていて、この
為各々の線路に対する信号の完全さが高まると共に前記
線路の間のクロス・トークが減るようにした高性能集積
回路パッケージ基板。 （５） 第４項に記載の高性能集積回路パッケージ基板
に於て、前記集積回路パッケージがボール・グリッド・
アレイ・パッケージである高性能集積回路パッケージ基
板。 （６） アース平面及び信号兼電力平面を含む基板を有
する高性能集積回路パッケージに於て、前記信号兼電力
平面内に複数個の信号線路を含み、各々の線路は一様な
幅を持つ少なくとも１つの第１のセグメント及び漸次変
化する幅を持つ少なくとも１つの第１の第２のセグメン
トで構成される幾何学的な形を持っていて、各セグメン
トが前記アース平面に対する前記線路のインダクタンス
に寄与し、前記第２のセグメントは各々の線路のインダ
クタンスを減らすように構成され、その為、各々の線路
の特性インピーダンスが減少すると共にパッケージの性
能が高まるようにした高性能集積回路パッケージ。
【００１４】（７） ボール・グリッド・アレイ・パッ
ケージとして組立てられた高性能のＩ／Ｏ数の多い集積
回路に於て、２つの面を持つ絶縁層及び各々の前記面に
取付けられたパターンぎめ層を持つ基板を有し、一方の
前記金属層はアース電位を持ち、他方の金属層は信号及
び電力線路となり、前記信号線路は漸次変化する幅及び
可変の間隔を持っていて、信号線路の特性インピーダン
スが各々の線路に対して大体同じになると共に、前記ア
ース電位層に対する前記線路のインダクタンスが最小に
なるように構成され、この為、信号の完全さが改善さ
れ、パッケージの雑音及びクロス・トークが減少し、更
に、前記基板に取付けられた集積回路チップと、前記基
板に取付けられたはんだボールとを含む高性能のＩ／Ｏ
数の多い集積回路。 （８） 誘電体基板上に構成されていて、高周波で動作
可能な電気接続ウエブが、漸次変化する幅及び可変の間
隔を持つ全体的に平行な複数個の信号線路を有する。幅
及び間隔が、信号線路の特性インピーダンスが前記複数
個の各々の線路に対して大体同じになり、各々の信号線
路の長さに亙って大体一定になるように、合わせて選ば
れていて、この為、各々の信号線路に対する信号の完全
さが高まり、線路の間のクロス・トークが減る。
ケージとして組立てられた高性能のＩ／Ｏ数の多い集積
回路に於て、２つの面を持つ絶縁層及び各々の前記面に
取付けられたパターンぎめ層を持つ基板を有し、一方の
前記金属層はアース電位を持ち、他方の金属層は信号及
び電力線路となり、前記信号線路は漸次変化する幅及び
可変の間隔を持っていて、信号線路の特性インピーダン
スが各々の線路に対して大体同じになると共に、前記ア
ース電位層に対する前記線路のインダクタンスが最小に
なるように構成され、この為、信号の完全さが改善さ
れ、パッケージの雑音及びクロス・トークが減少し、更
に、前記基板に取付けられた集積回路チップと、前記基
板に取付けられたはんだボールとを含む高性能のＩ／Ｏ
数の多い集積回路。 （８） 誘電体基板上に構成されていて、高周波で動作
可能な電気接続ウエブが、漸次変化する幅及び可変の間
隔を持つ全体的に平行な複数個の信号線路を有する。幅
及び間隔が、信号線路の特性インピーダンスが前記複数
個の各々の線路に対して大体同じになり、各々の信号線
路の長さに亙って大体一定になるように、合わせて選ば
れていて、この為、各々の信号線路に対する信号の完全
さが高まり、線路の間のクロス・トークが減る。
【図１】半導体パッケージ用の誘電体基板上の配置とし
て用いられる高速信号線路の一部分の簡略斜視図。
て用いられる高速信号線路の一部分の簡略斜視図。
【図２】この発明の考えを用いて修正された、半導体パ
ッケージ用の誘電体基板上にある高速信号線路の一部分
の簡略斜視図。
ッケージ用の誘電体基板上にある高速信号線路の一部分
の簡略斜視図。
【図３】Ａはボール・グリッド・アレイ・パッケージ基
板上にある複数個の信号線路の内の一部分の簡略断面
図。Ｂは図３Ａの一部分の拡大図であって、ボール・グ
リッド・アレイ・パッケージ基板上にある複数個信号線
路の一部分の平面図であり、略正確な拡大率で描いてあ
る。
板上にある複数個の信号線路の内の一部分の簡略断面
図。Ｂは図３Ａの一部分の拡大図であって、ボール・グ
リッド・アレイ・パッケージ基板上にある複数個信号線
路の一部分の平面図であり、略正確な拡大率で描いてあ
る。
２００ 誘電体基板 ２０１、２０２、２０３ 導電性信号線路 ２１２、２１３、２１４ 「漸次変化する」幅 ２２０、２３０ 検査マーク ２２１ 線路間隔
Claims (2)
- 【請求項１】 誘電体基板上に構成されていて高周波で
動作可能な電気接続ウエブに於て、 漸次変化する幅及び可変の間隔を持つ全体的に平行な複
数個の信号線路を含み、 前記幅及び間隔は、前記信号線路の特性インピーダンス
が前記複数個の各々の線路に対して大体同じになり、且
つ各々の信号線路の長さに亙って大体一定になるよう
に、合わせて選ばれており、この為、各々の信号線路に
対する信号の完全さが高まり、前記線路の間のクロス・
トークが減少する電気接続ウエブ。 - 【請求項２】 アース平面及び信号兼電力平面を含む基
板を有する高性能集積回路パッケージに於て、 前記信号兼電力平面内に複数個の信号線路を含み、各々
の線路は一様な幅を持つ少なくとも１つの第１のセグメ
ント及び漸次変化する幅を持つ少なくとも１つの第１の
第２のセグメントで構成される幾何学的な形を持ってい
て、各セグメントが前記アース平面に対する前記線路の
インダクタンスに寄与し、 前記第２のセグメントは各々の線路のインダクタンスを
減らすように構成され、その為、各々の線路の特性イン
ピーダンスが減少すると共にパッケージの性能が高まる
ようにした高性能集積回路パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15149199P | 1999-08-30 | 1999-08-30 | |
| US151491 | 1999-08-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001110942A true JP2001110942A (ja) | 2001-04-20 |
Family
ID=22539002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000259089A Abandoned JP2001110942A (ja) | 1999-08-30 | 2000-08-29 | 高性能集積回路パッケージの一定インピーダンス配路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6518663B1 (ja) |
| EP (1) | EP1081762A3 (ja) |
| JP (1) | JP2001110942A (ja) |
| KR (1) | KR20010070039A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245291A (ja) * | 2005-03-03 | 2006-09-14 | Nec Corp | 伝送線路及び配線形成方法 |
| CN100561487C (zh) * | 2006-11-17 | 2009-11-18 | 鸿富锦精密工业（深圳）有限公司 | 具有多重负载拓扑布线架构的印刷电路板 |
| JP2010232382A (ja) * | 2009-03-26 | 2010-10-14 | Kyocer Slc Technologies Corp | 配線基板 |
| JP2011035525A (ja) * | 2009-07-30 | 2011-02-17 | Nec Corp | プリント配線基板及びプリント配線方法 |
| JP2013179692A (ja) * | 2013-05-28 | 2013-09-09 | Kyocer Slc Technologies Corp | 配線基板 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100791281B1 (ko) * | 1998-05-19 | 2008-01-04 | 이비덴 가부시키가이샤 | 프린트배선판 및 프린트배선판의 제조방법 |
| JP3924126B2 (ja) * | 2001-01-16 | 2007-06-06 | アルプス電気株式会社 | プリント配線基板、及びその製造方法 |
| US6759921B1 (en) * | 2001-08-17 | 2004-07-06 | Lsi Logic Corporation | Characteristic impedance equalizer and an integrated circuit package employing the same |
| US6803252B2 (en) | 2001-11-21 | 2004-10-12 | Sierra Monolithics, Inc. | Single and multiple layer packaging of high-speed/high-density ICs |
| US6700457B2 (en) * | 2001-12-26 | 2004-03-02 | Intel Corporation | Impedance compensation for circuit board breakout region |
| US7388279B2 (en) * | 2003-11-12 | 2008-06-17 | Interconnect Portfolio, Llc | Tapered dielectric and conductor structures and applications thereof |
| US7466021B2 (en) * | 2003-11-17 | 2008-12-16 | Interconnect Portfolio, Llp | Memory packages having stair step interconnection layers |
| US20050248022A1 (en) * | 2004-05-10 | 2005-11-10 | Northern Microdesign, Inc. | High data rate chip mounting |
| US20110298567A1 (en) * | 2004-09-24 | 2011-12-08 | Oracle America, Inc., formerly known as Sun Microsystems, Inc. | System and method for constant characteristic impedance in a flexible trace interconnect array |
| JP2006235762A (ja) * | 2005-02-22 | 2006-09-07 | Orion Denki Kk | プリント基板用ｃａｄシステム |
| JP2007129018A (ja) * | 2005-11-02 | 2007-05-24 | Nec Electronics Corp | 半導体装置 |
| CN100369258C (zh) * | 2006-02-24 | 2008-02-13 | 友达光电股份有限公司 | 有源元件阵列基板 |
| WO2008050181A1 (en) * | 2006-10-23 | 2008-05-02 | Fci | Interconnection system |
| US9113547B2 (en) * | 2008-10-24 | 2015-08-18 | Intel Corporation | Same layer microelectronic circuit patterning using hybrid laser projection patterning (LPP) and semi-additive patterning(SAP) |
| WO2013029041A2 (en) * | 2011-08-25 | 2013-02-28 | Amphenol Corporation | High performance printed circuit board |
| CN106550531A (zh) * | 2015-09-17 | 2017-03-29 | 鸿富锦精密工业(武汉)有限公司 | 电路板 |
| JP6983688B2 (ja) * | 2018-02-05 | 2021-12-17 | 日本メクトロン株式会社 | カテーテル用フレキシブルプリント配線板およびその製造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61108152A (ja) * | 1984-10-31 | 1986-05-26 | Nec Corp | Ｉｃチツプ用パツケ−ジ |
| US4675625A (en) * | 1985-03-26 | 1987-06-23 | Rogers Corporation | Rolled delay line of the coplanar line type |
| US4785135A (en) * | 1987-07-13 | 1988-11-15 | International Business Machines Corporation | De-coupled printed circuits |
| US4979016A (en) * | 1988-05-16 | 1990-12-18 | Dallas Semiconductor Corporation | Split lead package |
| US5216278A (en) * | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
| JPH06291216A (ja) * | 1993-04-05 | 1994-10-18 | Sony Corp | 基板及びセラミックパッケージ |
| US5686764A (en) * | 1996-03-20 | 1997-11-11 | Lsi Logic Corporation | Flip chip package with reduced number of package layers |
| US5764489A (en) * | 1996-07-18 | 1998-06-09 | Compaq Computer Corporation | Apparatus for controlling the impedance of high speed signals on a printed circuit board |
| EP1397031A3 (en) * | 1996-09-12 | 2005-01-19 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
| US5952726A (en) * | 1996-11-12 | 1999-09-14 | Lsi Logic Corporation | Flip chip bump distribution on die |
| US6107578A (en) * | 1997-01-16 | 2000-08-22 | Lucent Technologies Inc. | Printed circuit board having overlapping conductors for crosstalk compensation |
| US6084777A (en) * | 1997-04-23 | 2000-07-04 | Texas Instruments Incorporated | Ball grid array package |
| US6020637A (en) * | 1997-05-07 | 2000-02-01 | Signetics Kp Co., Ltd. | Ball grid array semiconductor package |
| US6160705A (en) * | 1997-05-09 | 2000-12-12 | Texas Instruments Incorporated | Ball grid array package and method using enhanced power and ground distribution circuitry |
| EP0903780A3 (en) * | 1997-09-19 | 1999-08-25 | Texas Instruments Incorporated | Method and apparatus for a wire bonded package for integrated circuits |
| US6064113A (en) * | 1998-01-13 | 2000-05-16 | Lsi Logic Corporation | Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances |
| US5930119A (en) * | 1998-02-26 | 1999-07-27 | Arizona Digital, Inc. | Backplane having reduced LC product |
| US6218631B1 (en) * | 1998-05-13 | 2001-04-17 | International Business Machines Corporation | Structure for reducing cross-talk in VLSI circuits and method of making same using filled channels to minimize cross-talk |
| JP3058151B2 (ja) * | 1998-09-07 | 2000-07-04 | セイコーエプソン株式会社 | 半導体装置 |
| US6091140A (en) * | 1998-10-23 | 2000-07-18 | Texas Instruments Incorporated | Thin chip-size integrated circuit package |
| US6249047B1 (en) * | 1999-09-02 | 2001-06-19 | Micron Technology, Inc. | Ball array layout |
-
2000
- 2000-08-28 US US09/649,383 patent/US6518663B1/en not_active Expired - Lifetime
- 2000-08-29 JP JP2000259089A patent/JP2001110942A/ja not_active Abandoned
- 2000-08-29 KR KR1020000050244A patent/KR20010070039A/ko not_active Application Discontinuation
- 2000-08-29 EP EP00118140A patent/EP1081762A3/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245291A (ja) * | 2005-03-03 | 2006-09-14 | Nec Corp | 伝送線路及び配線形成方法 |
| CN100561487C (zh) * | 2006-11-17 | 2009-11-18 | 鸿富锦精密工业（深圳）有限公司 | 具有多重负载拓扑布线架构的印刷电路板 |
| JP2010232382A (ja) * | 2009-03-26 | 2010-10-14 | Kyocer Slc Technologies Corp | 配線基板 |
| JP2011035525A (ja) * | 2009-07-30 | 2011-02-17 | Nec Corp | プリント配線基板及びプリント配線方法 |
| JP2013179692A (ja) * | 2013-05-28 | 2013-09-09 | Kyocer Slc Technologies Corp | 配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1081762A3 (en) | 2006-07-26 |
| KR20010070039A (ko) | 2001-07-25 |
| US6518663B1 (en) | 2003-02-11 |
| EP1081762A2 (en) | 2001-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001110942A (ja) | 高性能集積回路パッケージの一定インピーダンス配路 | |
| KR0156334B1 (ko) | 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지 | |
| US5903050A (en) | Semiconductor package having capacitive extension spokes and method for making the same | |
| JP4592122B2 (ja) | パッケージ層の数を削減したフリップチップ・パッケージ | |
| JP2991636B2 (ja) | 半導体パッケージの基板への実装構造 | |
| JP4273098B2 (ja) | 多層プリント回路板 | |
| JP3732927B2 (ja) | 多層配線基板 | |
| US20060237222A1 (en) | Method and system for an improved package substrate for use with a semiconductor package | |
| US7795072B2 (en) | Structure and method of high performance two layer ball grid array substrate | |
| JPH04180401A (ja) | 高周波伝送線路 | |
| JPH05500882A (ja) | 低インピーダンスパッケージング | |
| JPH08222657A (ja) | 半導体集積回路装置 | |
| JP2003273273A (ja) | 半導体装置 | |
| US6047467A (en) | Printed circuit board layout to minimize the clock delay caused by mismatch in length of metal lines and enhance the thermal performance of microelectronics packages via conduction through the package leads | |
| JP2006510202A (ja) | 高密度パッケージ相互接続パワー及びグラウンドストラップならびにその方法 | |
| US20070252286A1 (en) | Mounting substrate | |
| US20030217858A1 (en) | Packaging structure with low switching noises | |
| US8728874B2 (en) | Method and apparatus for low inductive design pattern | |
| US8288859B2 (en) | Semiconductor device packages including a semiconductor device and a redistribution element | |
| JP2003243576A (ja) | 半導体装置 | |
| JPH05335475A (ja) | 回路チップ実装装置 | |
| JP2000223799A (ja) | 配線基板及びその製造方法 | |
| JP3116782B2 (ja) | 誘導相殺コンデンサを備えた回路基板 | |
| JP2004112143A (ja) | 高周波信号用導体の接続構造、および半導体集積回路パッケージ | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070829 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20081205 |