JP2001094109A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001094109A JP2001094109A JP26848799A JP26848799A JP2001094109A JP 2001094109 A JP2001094109 A JP 2001094109A JP 26848799 A JP26848799 A JP 26848799A JP 26848799 A JP26848799 A JP 26848799A JP 2001094109 A JP2001094109 A JP 2001094109A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- semiconductor device
- amorphous silicon
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 141
- 238000004519 manufacturing process Methods 0.000 title claims description 84
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 197
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 174
- 239000013078 crystal Substances 0.000 claims abstract description 117
- 238000000034 method Methods 0.000 claims abstract description 104
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 88
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 83
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 83
- 239000001257 hydrogen Substances 0.000 claims abstract description 83
- 239000010408 film Substances 0.000 claims description 437
- 238000010438 heat treatment Methods 0.000 claims description 108
- 229910052710 silicon Inorganic materials 0.000 claims description 83
- 239000010703 silicon Substances 0.000 claims description 83
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 82
- 230000003197 catalytic effect Effects 0.000 claims description 54
- 238000002425 crystallisation Methods 0.000 claims description 45
- 230000008025 crystallization Effects 0.000 claims description 45
- 239000003054 catalyst Substances 0.000 claims description 38
- 239000010409 thin film Substances 0.000 claims description 33
- 239000012298 atmosphere Substances 0.000 claims description 17
- 238000004544 sputter deposition Methods 0.000 claims description 17
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 14
- 230000001737 promoting effect Effects 0.000 claims description 13
- 230000001590 oxidative effect Effects 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 238000004528 spin coating Methods 0.000 claims description 7
- 229910021426 porous silicon Inorganic materials 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 20
- 125000004429 atom Chemical group 0.000 description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 230000000694 effects Effects 0.000 description 20
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 18
- 229910052698 phosphorus Inorganic materials 0.000 description 18
- 239000011574 phosphorus Substances 0.000 description 18
- 239000012535 impurity Substances 0.000 description 16
- 239000007789 gas Substances 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 239000000243 solution Substances 0.000 description 14
- 239000010410 layer Substances 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 230000002411 adverse Effects 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 230000007547 defect Effects 0.000 description 10
- 238000006356 dehydrogenation reaction Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 230000005669 field effect Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 230000001678 irradiating effect Effects 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000002994 raw material Substances 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- VEQPNABPJHWNSG-UHFFFAOYSA-N Nickel(2+) Chemical compound [Ni+2] VEQPNABPJHWNSG-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 239000002904 solvent Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910005881 NiSi 2 Inorganic materials 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 150000002815 nickel Chemical class 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000000624 total reflection X-ray fluorescence spectroscopy Methods 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 239000011324 bead Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229940078494 nickel acetate Drugs 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 229910002651 NO3 Inorganic materials 0.000 description 1
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 125000001301 ethoxy group Chemical group [H]C([H])([H])C([H])([H])O* 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
半導体素子を実現し、集積度の高い高性能半導体装置を
提供することにある。また、そのような半導体装置を歩
留まり良く、簡便な方法で製造できる半導体装置の製造
方法を提供する。 【解決手段】 ガラス基板101上に作成されたTFT
123は、結晶性ケイ素膜108を活性領域とする。結
晶性ケイ素膜108の形成は、ガラス基板101上に、
水素を含有するa―Si膜103を成膜した後、a―S
i膜103の表面にニッケル104を添加して、ニッケ
ル104が添加されたa―Si膜103に加熱処理を施
す。結晶性ケイ素膜108の個々の結晶粒径は、TFT
123のチャネル領域のサイズよりも小さい。
Description
結晶化した結晶性ケイ素膜を活性領域とする半導体装置
およびその製造方法に関する。より詳しくは、本発明
は、特に、絶縁表面を有する基板上に設けられた薄膜ト
ランジスタ(TFT)を用いた半導体装置に有効であ
り、アクティブマトリクス型の液晶表示装置、密着型イ
メージセンサ、三次元IC等に利用できる。
高速で高解像度の密着型イメージセンサ、三次元IC等
への実現に向けて、ガラス等の絶縁基板上や絶縁膜上に
高性能な半導体素子を形成する試みがなされている。こ
れらの装置に用いられる半導体素子には、薄膜状のケイ
素半導体を用いるのが一般的である。そのケイ素半導体
としては、非晶質ケイ素半導体(a−Si)と結晶性を有
するケイ素半導体との2つに大別される。
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられている。しかしなが
ら、上記非晶質ケイ素半導体は、結晶性を有するケイ素
半導体に比べて導電性等の物性が劣るため、より高速特
性を得るためには、結晶性を有するケイ素半導体からな
る半導体装置の製造方法の確立が強く求められている。
なお、結晶性を有するケイ素半導体としては、多結晶ケ
イ素、微結晶ケイ素、結晶成分を含む非晶質ケイ素、結
晶性と非晶質性の中間の状態を有するセミアモルファス
ケイ素等が知られている。
方法としては、次の(1)〜(3)の方法が知られている。
膜する方法。
レーザ光のエネルギにより結晶化する方法。
熱エネルギを加えることにより結晶化する方法。
工程と同時に結晶化が進行するので、大粒径の結晶を有
するケイ素膜を得るためには、ケイ素膜の厚膜化が不可
欠であり、良好な半導体物性を有するケイ素膜を基板上
に全面に渡って均一に成膜することが技術上困難であ
る。
の結晶化現象を利用するため、小粒径ながら粒界が良好
に処理されて、高品質な結晶性ケイ素膜が得られる。し
かし、現在最も一般的に使用されているエキシマレーザ
を例にとると、レーザの安定性が十分でないために、大
面積基板の全面を均一に処理するのは困難である。
方法と比較すると基板内の均一性、安定性においては有
利であり、石英基板を用いた超小型高精細液晶パネル等
に使用されている。しかし、この場合には600℃で3
0時間程の長時間にわたる加熱処理により結晶成長させ
た後、さらに高温例えば1000℃程度にて数十分から
数時間にわたる加熱処理を行って結晶性の向上を助長す
るため、処理時間が長くなって、スループットが低くな
る。また、この結晶化したケイ素膜を用いてTFTを作
製した場合、電界効果移動度100cm2/Vs程度の素子
特性しか得られない。
(3)の方法を改善した方法が、特開平7−335905
号公報に開示されている。この特開平7−335905
号公報では、非晶質ケイ素膜の結晶化を助長する触媒元
素を利用することで、加熱温度の低温化、処理時間の短
縮および結晶性の向上を図っていることが示されてい
る。
ニッケルやパラジウム等の金属元素を微量に導入して、
しかる後に加熱処理を行うものである。この低温結晶化
のメカニズムは、まず金属元素を核とした結晶核発生が
早期に起こる。その後、その金属元素が触媒となって結
晶成長を助長して、結晶化が急激に進行することで理解
される。そういった意味で、上記金属元素を以後「触媒
元素」と呼ぶ。通常の固相成長法で結晶化した結晶性ケ
イ素膜の―つの粒内が双晶構造であるのに対して、上記
触媒元素により結晶成長した結晶性ケイ素膜は何本もの
柱状結晶が集合してなって、それぞれの柱状結晶の内部
は略理想的な単結晶状態となっている。
の方法では、非晶質ケイ素膜の一部に選択的に触媒元素
を導入して加熱することで、他の部分を非晶質ケイ素膜
の状態として残したまま、選択的に触媒元素が導入され
た領域のみを結晶化して、さらに加熱時間を延長するこ
とで、触媒元素を導入した領域から横方向(基板と平行
な方向)に結晶成長を行っている。
報の方法では、結晶化のための出発膜である非晶質ケイ
素膜を減圧CVD法で形成することによって、横方向の
結晶成長距離を伸ばして、その横方向の結晶成長領域を
用いて薄膜トランジスタの活性領域を形成している。
公報では、触媒元素の別の利用例を示し、触媒元素を非
晶質ケイ素膜中の水素離脱に用いている。
触媒元素を導入して、550℃以下の低温で加熱するこ
とによって、非晶質ケイ素膜中における水素離脱反応を
促進した後、レーザ照射により非晶質ケイ素膜を結晶化
する。このように、非晶質ケイ素膜中の水素離脱を促進
した後、レーザ照射で非晶質ケイ素膜の結晶化を行うの
で、レーザ照射を行っても、ケイ素膜の急激な水素離脱
による膜剥がれが発生しにくく、結晶性の均一な結晶性
ケイ素膜を得ている。
7−335905号公報および特開平7−307286
号公報で示されているように、非晶質ケイ素膜に触媒元
素を導入して、加熱処理により結晶化された結晶性ケイ
素膜は、結晶性の観点からは非常に優れている。特に、
結晶方位は、従来の多結晶よりもむしろ単結晶に近く、
本発明者がTEM(透過型電子顕微鏡)で確認したとこ
ろ、25μmφというかなり広い制限視野においても、
単結晶状態を示す明確な回折パターンを得ている。
つ、一時的な結晶核発生しか起こさないような従来の固
相成長法で製造された結晶性ケイ素膜と、触媒元素を用
いて製造された結晶性ケイ素膜とは、明確に異なる特異
な結晶成長が行われているため、触媒元素を用いて製造
された結晶性ケイ素膜において、各結晶核より成長した
結晶粒は非常に大きく成長して、その粒径は10μmか
ら30μmにもなる。なお、上記結晶粒は通常グレイン
というが、ここでは同一核より結晶成長した結晶粒内に
も、さらに細かなマイクログレインが多数存在している
ため、その結晶粒を以下ドメインということにする。
のTFTを作製した場合には、そのドメインの粒径が非
常に大きく、かつ、ドメインがランダムに存在するた
め、そのTFTがドメイン内に作製される場合と、TF
Tが粒界にわたって作製される場合とがある。したがっ
て、上記TFTがドメイン内に作製された場合には高性
能なものが得られるが、TFTが粒界にわたって作製さ
れた場合には性能が劣る。その結果、上記結晶性ケイ素
膜内でTFTの特性(移動度、しきい値電圧等)がばらつ
くという問題がある。
報で提案されているように、触媒元素を非晶質ケイ素膜
に選択的に導入して、触媒元素を導入した領域から横方
向に結晶成長させるような方法で解決するように一見思
われる。しかし、この方法では、特性ばらつきがより顕
著になる。なぜなら、横方向に結晶成長する前に、触媒
元素を導入した領域ではランダムな核発生が起こってお
り、それぞれの核より成長したドメインがさらに横方向
に進行するだけである。したがって、TFTの活性領域
として用いる領域では、成長方向に長い形状のドメイン
が、成長方向に沿って並んで存在するので、TFTが粒
界にわたって作製される場合がある。その結果、TFT
の特性をばらつかせる結果となっている。
をフッ酸でエッチングするか、または酸化することで段
差として浮かび上がり、光学顕微鏡でもコントラストの
違いとして確認できる。
少ない安定した特性の高性能半導体素子を実現し、集積
度の高い高性能半導体装置を提供することにある。ま
た、そのような半導体装置を歩留まり良く、簡便な方法
で製造できる半導体装置の製造方法を提供することにあ
る。
め、請求項1の発明の半導体装置は、絶縁表面を有する
基板上に、結晶性を有するケイ素膜を活性領域として形
成された複数の薄膜トランジスタを有する半導体装置に
おいて、上記ケイ素膜は、そのケイ素膜自体の結晶化を
促進する触媒元素を含む多結晶シリコンであり、かつ、
上記ケイ素膜を構成する結晶の粒径が、上記薄膜トラン
ジスタのチャネル領域のサイズよりも小さいことを特徴
としている。
は、前述のようにミクロ的には柱状結晶が集合してなる
結晶構造体で構成される。このケイ素膜の構造自体が、
結晶粒内の欠陥を低減させ、そのケイ素膜を薄膜トラン
ジスタの活性領域(ソース/ドレイン領域、チャネル領
域)に使用すると高い電流駆動能力を有させる。この高
い電流駆動能力を保ったまま、素子間の特性ばらつきを
低減するためには、結晶粒界を制御する必要があるが、
原理的には電子顕微鏡レベルでの制御が必要であり、不
可能である。
では、上記結晶化を促進する触媒元素を含む結晶性ケイ
素膜で複数の薄膜トランジスタの活性領域を構成し、そ
の結晶性ケイ素膜における個々の結晶の粒径を各薄膜ト
ランジスタのチャネル領域のサイズよりも小さくするこ
とで、その目的を達成できることが分った。つまり、上
記結晶性ケイ素膜を構成する結晶の粒径が、薄膜トラン
ジスタに形成されたチャネル領域のサイズよりも小さく
することによって、薄膜トランジスタの特性ばらつきを
大幅に改善することができる。
トリクス基板等は、画素電極を駆動する各薄膜トランジ
スタの特性ばらつきが表示むらとなって現れるため、よ
り高い特性均一性が要求される。したがって、上記アク
ティブマトリクス基板等に本発明を用いることで十分な
表示品位のものが得られると共に、周辺部にドライバー
回路を同時形成するドライバーモノリシック化が可能と
なる。
の半導体装置において、上記ケイ素膜を構成する結晶の
粒径は、5μm以下であることを特徴としている。
ば、上記触媒元素を含む多結晶シリコンの個々の結晶粒
径は5μm以下であることが望ましく、この範囲であれ
ば、通常作られる薄膜トランジスタの特性ばらつきをよ
り確実に低減できることが分った。
μm以上であると、薄膜トランジスタが粒界にわたって
作製される場合があって、薄膜トランジスタの特性ばら
つきが大きくなる。
または2の半導体装置において、上記触媒元素はニッケ
ル元素であり、かつ、上記ケイ素膜における上記ニッケ
ル元素の濃度が1×1016〜1×1018atoms/cm3の範
囲内にあることを特徴としている。
ば、上記薄膜トランジスタの活性領域を構成するケイ素
膜中に含まれる触媒元素はニッケル元素が望ましい。つ
まり、触媒元素のなかでニッケル元素が最も良好な結晶
性のケイ素膜を形成できることが分かった。
度を1×1016〜1×1018atoms/cm3の範囲内に設定
することによって、良好な結晶性のケイ素膜を形成でき
ることが分った。
度が1×1016atoms/cm3未満では、固溶限以下とな
り、十分な結晶成長の効果が得られない。
度が1×1018atoms/cm3よりも大きくなると、素子特
性に悪影響を及ぼすことになって、リーク電流の増大等
が発生する。
を有する基板上に、水素を含有する非晶質ケイ素膜を形
成する工程と、上記非晶質ケイ素膜の表面に、その非晶
質ケイ素膜の結晶化を促進する触媒元素を添加する工程
と、上記触媒元素が添加された非晶質ケイ素膜に加熱処
理を施して、上記非晶質ケイ素膜を結晶化する工程とを
備えることを特徴としている。
法によれば、絶縁表面を有する基板上に水素を含有する
非晶質ケイ素膜を形成した後、その水素を含む非晶質ケ
イ素膜表面に、その結晶化を促進する触媒元素を添加す
る。そして、上記触媒元素が添加された非晶質ケイ素膜
を加熱処理を施すと、その非晶質ケイ素の上面側から結
晶成長が起こって、非晶質ケイ素膜が結晶化する。その
結果、上記結晶化したケイ素膜は、柱状結晶ネットワー
ク構造の良好な結晶構造を有して、個々の結晶粒径は微
細になる。つまり、本発明の目的とする結晶性ケイ素膜
が得られる。このような結晶性ケイ素膜を用いること
で、基板内におけるTFTの特性ばらつきは改善され、
特性均一性に優れる半導体装置を実現できる。
は、絶縁表面を有する基板上に、非晶質ケイ素膜の結晶
化を促進する触媒元素を添加する工程と、上記触媒元素
が添加された基板の表面上に、水素を含有する非晶質ケ
イ素膜を形成する工程と、上記非晶質ケイ素膜に加熱処
理を施して、上記非晶質ケイ素膜を結晶化する工程とを
備えることを特徴としている。
法によれば、絶縁表面を有する基板上に、非晶質ケイ素
膜の結晶化を促進する触媒元素を添加した後、その触媒
元素が添加された基板の表面上に、水素を含有する非晶
質ケイ素膜を形成する。そして、上記非晶質ケイ素膜に
加熱処理を施すと、その非晶質ケイ素の下面側から結晶
成長が起こって、非晶質ケイ素膜が結晶化する。その結
果、上記結晶化したケイ素膜は、柱状結晶ネットワーク
構造の良好な結晶構造を有して、個々の結晶粒径は微細
になる。つまり、本発明の目的とする結晶性ケイ素膜が
得られる。このような結晶性ケイ素膜を用いることで、
基板内におけるTFTの特性ばらつきは改善され、特性
均一性に優れる半導体装置を実現できる。
は、請求項4または5の半導体装置の製造方法におい
て、上記非晶質ケイ素膜中の水素濃度は3〜25atomic
%の範囲内であることを特徴としている。
法は、本発明者が発見した次のような現象に基づく。本
発明者が調べたところ、上記非晶質ケイ素膜中の水素
が、結晶形態に大きく影響していることが分った。すな
わち、上記非晶質ケイ素膜に含まれる水素濃度によっ
て、触媒元素を添加した後の加熱処理で得られる結晶性
ケイ素膜の結晶粒径は、ある値を境として大きく劇的に
変化するのである。
度と、触媒元素を用いて結晶化したケイ素膜の結晶粒径
との関係を示すグラフである。このとき、触媒元素とし
てニッケル元素を用い、そのニッケル元素の濃度は、全
て同一(添加後表面濃度で5×1012atoms/cm2)にして
あるにもかかわらず、図9に示すように、水素濃度があ
る値以下に低下すると急激に結晶粒径が大きくなる。こ
のしきい値が約3〜5atomic%である。
以下の非晶質ケイ素膜を結晶化させた結晶性ケイ素膜の
表面状態を撮影した光学顕微鏡写真を示す図である。図
10(A)に示すように、非晶質ケイ素膜中の水素濃度が
3atomic%以下の場合、粒径30μmを超える非常に大
きな結晶粒が見られる。また、図10(B)は、上記水素
濃度が10atomic%程度の非晶質ケイ素膜を結晶化させ
た結晶性ケイ素膜の表面状態を撮影した光学顕微鏡写真
を示す図である。この図10(A)と図10(B)とは同倍
率であり、非晶質ケイ素膜中の水素濃度が10atomic%
程度の場合、結晶粒は非常に小さく、図10(B)に示す
ように、光学顕微鏡でその結晶粒径を確認するのは困難
である。TEMによる観察では1〜2μm程度であっ
た。
成長状態は、図9に示すグラフのカーブからもわかるよ
うに、水素濃度の変化の延長上にあるというよりも、完
全に成長モードが互いに異なっている。そして、この成
長モードが切り換わるしきい値が水素濃度3〜5atomic
%ということになる。上記非晶質ケイ素膜中の水素濃度
が、このしきい値3atomic%未満の場合には、結晶核の
発生密度が極めて低下するが、各結晶核よりの成長は大
きく、巨大な結晶粒が形成される。一方、上記非晶質ケ
イ素膜中の水素濃度が、このしきい値5atomic%を越え
る場合には、結晶核の発生密度が極めて高くなるが、各
結晶核よりの成長は少なく、結晶粒が微細になる訳であ
る。双方とも触媒元素の添加濃度により、結晶核の発生
密度は変化するが、そのモード内での変化であり、どの
ような触媒元素濃度でも、非晶質ケイ素膜中の水素濃度
の変化によって決定的な違いが見られる。
影響を考えた場合、少ない方が良いのは勿論である。し
かし、上記触媒元素の添加が少ない場合は、図10
(A),(B)に見られるように、結晶性ケイ素膜において
未結晶化領域が残って、半導体素子の特性を低下させ
る。その未結晶化領域の残り方は非晶質ケイ素膜中の水
素濃度の違いにより大きく異なる。上記水素濃度の低い
図10(A)では、結晶粒が巨大な分、同レベルに大きな
領域で未結晶化領域が残る。不思議なことに、この未結
晶化領域内での結晶核の発生は全く見られない。一方、
上記水素濃度の高い図10(B)では、結晶粒が微細で結
晶核の発生密度が高いため、図10(A)と面積的には同
じような割合で未結晶化領域が残ったとしても、その未
結晶化の個々は小さく、膜内に均一に分散する。単純に
結晶粒による不均一性だけでなく、このような未結晶化
領域の残り方も、半導体素子の特性ばらつきには大きく
影響する。特に、触媒元素を低く抑えたいような場合に
は、低い水素濃度では均一性の観点から不可能である。
これに対して、本発明が示す水素濃度3〜25atomic%
の範囲内である場合には、少々未結晶化領域が残存して
いても、後続の加熱処理により結晶化されれば、素子特
性均一性の観点からは問題とはならない。
っきりと分っていない。推測の域でしかないが、次のよ
うなメカニズムを考えている。上記触媒元素は、非晶質
ケイ素膜の結晶化前(昇温途中)に、非晶質ケイ素膜中に
すでにメタル状態で拡散している。これらメタル状態の
触媒元素が、非晶質ケイ素膜中で反応して、シリサイド
を形成する。そのシリサイド化した地点で非晶質ケイ素
膜の結晶化が進行する。以下、この結晶化において、非
晶質ケイ素膜中の水素濃度が、低い場合と高い場合とに
ついて説明する。
合は、非晶質ケイ素膜における結晶核の発生形態から考
えても、添加された触媒元素が非晶質ケイ素膜中を移動
し、結晶化を引き起こすために、ある量以上の集まりが
あちらこちらで点々と形成される。そして、これらの集
まりが核となって巨大な結晶粒を形成する。したがっ
て、隣り合う核と核との間には触媒元素はほぼ存在して
おらず、そこでの新たな核発生は生じない。
高い場合は、水素が触媒元素の移動を防止していると思
われる。その結果、上記触媒元素は、添加されたもとの
状態のまま移動することなく、結晶化に寄与する。その
結果、非晶質ケイ素膜内に均一に結晶核が発生し、個々
の結晶核における触媒元素量は少ないため、大きく成長
することなく、微細な結晶粒が均一に形成される。
目的を達するためには、水素を含有する非晶質ケイ素膜
中の水素濃度は、3atomic%以上であることが必要であ
る。これに対して、水素濃度の上限は、非晶質ケイ素膜
の結晶化のための加熱処理において、多量の水素がケイ
素膜中より離脱することによるケイ素膜の膜はがれを最
低限起こさないことが条件となる。この観点から、水素
濃度は25atomic%以下であることが望ましい。したが
って、上記非晶質ケイ素膜中の水素濃度を3〜25atom
ic%の範囲内に設定することによって、微細な結晶粒が
均一に形成されるような結晶核発生を引き起こして、薄
膜トランジスタの特性ばらつきをより確実に低減でき
る。また、もし、上記非晶質ケイ素膜中の水素濃度が3
atomic%未満であると、巨大な結晶粒が形成されて、薄
膜トランジスタが粒界にわたって作製される場合があっ
て、薄膜トランジスタの特性ばらつきが大きくなる。ま
た、もし、上記非晶質ケイ素膜中の水素濃度が25atom
ic%を越えると、多量の水素がケイ素膜中より離脱する
ことによる膜はがれを起こして、薄膜トランジスタの素
子特性に悪影響を及ぼす。
は、請求項4乃至6のうちのいずれか1つの半導体装置
の製造方法において、上記非晶質ケイ素膜は、加熱温度
400℃以下のプラズマCVD法により作成することを
特徴としている。
法によれば、加熱温度400℃以下のプラズCVD法で
非晶質ケイ素膜を作成することによって、非晶質ケイ素
膜中の水素濃度を上記所定の範囲内でかつ略均一に形成
することが可能である共に、大面積基板に対しても再現
性よく適用することが可能である。
は、請求項4乃至7のうちのいずれか1つの半導体装置
の製造方法において、上記触媒元素としてニッケル元素
を用いることを特徴としている。
法によれば、Ni、Co、Pd、Pt、Cu、Ag、A
u、In、Sn、AlおよびSbのうちの一種または複
数種類の元素であれば、微量で結晶化助長の効果がある
が、特にニッケル(Ni)を用いた場合に最も顕著な結晶
化助長の効果を得られることが分った。この理由につい
ては、次のようなモデルが考えられる。上記ニッケル元
素は、単独では作用せず、非晶質ケイ素膜と結合してシ
リサイド化することで結晶成長に作用する。そのときの
結晶構造が、非晶質ケイ素膜の結晶化時に一種の鋳型の
ように作用し、非晶質ケイ素膜の結晶化を促すといった
モデルである。上記ニッケルは、2つのシリコン(Si)
と反応して、NiSi2のシリサイドを形成する。この
NiSi2は螢石型の結晶構造を示し、その結晶構造
は、単結晶ケイ素のダイヤモンド構造と非常に類似した
ものである。しかも、上記NiSi2はその格子定数が
5.406Åであり、結晶シリコンのダイヤモンド構造
での格子定数5.430Åに非常に近い値を有する。し
たがって、上記NiSi2は、非晶質ケイ素膜を結晶化
させるための鋳型としては最高のものであって、非晶質
ケイ素膜の結晶化を最も助長することができる。
は、請求項8の半導体装置の製造方法において、上記ニ
ッケル元素を非晶質ケイ素膜の表面または上記基板の表
面に添加した後、その表面のニッケル濃度は1×1012
〜5×1013atoms/cm2の範囲内であることを特徴とし
ている。
法によれば、非晶質ケイ素膜の表面あるいは基板の表面
に添加した後の表面のニッケル濃度は、1×1012〜5
×1013atoms/cm2となるように添加することによっ
て、良好な結晶性のケイ素膜を形成する上で望ましいこ
とが分った。
12atoms/cm2未満であると、1×1012atoms/cm2以上
が結晶化を引き起こす最低限の濃度であるから、非晶質
ケイ素膜は結晶化しない。
13atoms/cm2を越えると、結晶粒界に残存するニッケル
の影響が大きくなり、半導体素子特性に悪影響を及ぼ
す。具体的には、薄膜トランジスタにおいてオフ動作時
のリーク電流が増大し、薄膜トランジスタの特性がばら
つくようになる。
は、請求項8または9の半導体装置の製造方法におい
て、上記ニッケル元素を上記非晶質ケイ素膜の表面また
は上記基板の表面に添加する工程は、ニッケルの溶液を
上記非晶質ケイ素膜の表面または上記基板の表面にスピ
ンコートすることにより行うことを特徴としている。
方法によれば、上記非晶質ケイ素膜の表面または基板の
表面にニッケル元素を添加する方法としては、ニッケル
の溶液を非晶質ケイ素膜の表面または基板の表面にスピ
ンコートする方法が有効である。この方法では、ニッケ
ルを溶かし込んだ溶液を用いてスピンコートすることに
よって、溶液中のニッケル濃度をコントロールして、非
晶質ケイ素膜の表面または基板の表面へのニッケル導入
量の極微量制御が可能となる。
込んだ溶液における溶質としては、ニッケルの酢酸塩ま
たは硝酸塩を用い、溶媒としてはエタノールやイソプロ
ピルアルコール(IPA)等のアルコール系を用いること
が望ましい。このような溶質と溶媒とからなる溶液を用
いることで、非晶質ケイ素膜全面において安定した結晶
成長を得ることができる。また、特に液晶等の大型基板
において、基板全面にわたる膜質の優れた均一性を得る
ことができる。
は、請求項8または9のうちのいずれか1つの半導体装
置の製造方法において、上記ニッケル元素を非晶質ケイ
素膜の表面または上記基板の表面に添加する工程は、上
記ニッケル元素を低電圧にてDCスパッタリングするこ
とにより行うことを特徴としている。
方法によれば、非晶質ケイ素膜の表面または基板の表面
にニッケルを低電圧にてDCスパッタリングで添加する
ことによって、低濃度微量制御という観点からは上記の
スピンコート法には劣るが、均一性が非常によく、ま
た、パーティクル等が結晶成長の不均一性の原因になり
にくい。
加』と表現するのは、膜として形成されないほどの量の
極微量のスパッタリングだからである。
は、請求項4乃至11のうちのいずれか1つに記載の半
導体装置の製造方法において、上記非晶質ケイ素膜を結
晶化する加熱処理は、上記非晶質ケイ素膜中の過剰水素
を離脱させるための第1ステップと、上記非結晶ケイ素
膜の結晶成長を目的とした第2ステップとを有すること
を特徴としている。
方法によれば、水素を含む非晶質ケイ素膜を結晶化させ
るための加熱処理としては、非晶質ケイ素膜中の過剰水
素を離脱させるための第1ステップの加熱処理と、その
非晶質ケイ素膜中の結晶成長を目的とする第2ステップ
の加熱処理との2ステップで行われることが望ましい。
この理由は、上記第1ステップの加熱処理を行った後、
結晶化を目的とする第2ステップの加熱処理を行うこと
によって、結晶化を目的とする加熱処理をいきなり行っ
た場合に発生する膜はがれをなくすことが可能になる。
いて結晶化させることは、一見本発明の主旨から矛盾す
るようにも思われるが、本発明では触媒元素を添加する
段階での非晶質ケイ素膜の水素濃度が重要であり、触媒
元素添加後に脱水素処理を行うことは問題とはならな
い。この理由ははっきりとは分かっていないが、実験結
果からも、触媒元素添加後に脱水素処理を行うことは問
題とはならないという事実が得られている。
は、請求項12の半導体装置の製造方法において、上記
第1ステップの加熱処理は450℃〜530℃の範囲内
で行うと共に、上記第2ステップの加熱処理は530℃
〜650℃の範囲内で行うことを特徴としている。
方法によれば、上記第1ステップの加熱処理は、450
℃〜530℃の範囲内で行われることが、非晶質ケイ素
膜の膜中水素濃度を低減させる上で望ましい。この理由
は、水素とシリコンの結合エネルギから考えても、実験
事実からも、400〜450℃がその境界であり、45
0℃以上の温度でないと実際には有効な脱水素効果は得
られない。つまり、もし、上記第1ステップの加熱処理
が450℃未満であると、水素を含む非晶質ケイ素膜に
対して有効な脱水素効果は得られない。また、もし、上
記第1ステップの加熱処理が530℃より高くなると、
脱水素速度が速まって、ケイ素膜の膜はがれが起こり易
くなる。その上、もし、上記第1ステップの加熱処理が
530℃より高い温度になると、触媒元素の効果により
非晶質ケイ素膜の結晶化が始まり出すため、第1ステッ
プの温度は530℃以下である必要がある。したがっ
て、上記第1ステップの加熱処理は、ゆっくりと十分
に、非晶質ケイ素膜の水素を離脱させる必要がある。
0℃〜650℃の範囲内で行われることが、非晶質ケイ
素膜を結晶化させる上で望ましい。この非晶質ケイ素膜
の結晶化を引き起こす温度として、530℃以上である
必要がある。つまり、もし、上記第2ステップの温度が
530℃未満であると、非晶質ケイ素膜を結晶化できな
い。しかし、あまりにも温度が高いと、結晶化のスピー
ドが速すぎるため、転位等の結晶欠陥が多発する。この
ため、上記第2ステップの上限は650℃程度になる。
つまり、もし、上記第2ステップの加熱処理が650℃
を越えると、転位等の結晶欠陥が多発してしまう。
は、請求項4乃至13のうちのいずれか1つの半導体装
置の製造方法において、上記非晶質ケイ素膜を加熱処理
により結晶化した後、その結晶化したケイ素膜中に残存
する上記触媒元素の大部分を、半導体素子を形成する領
域以外の領域に移動させる工程を有することを特徴とし
ている。
素により非晶質ケイ素膜の結晶化を行うことを大きな特
徴としているが、極微量の添加とはいえ、このような金
属類の元素が半導体膜中に存在すること自体あまり好ま
しいものではない。
体装置の製造方法は、触媒元素を非晶質ケイ素膜の結晶
化処理に利用した後、上記ケイ素膜中に残存する触媒元
素の大部分を、半導体素子形成領域以外の領域に移動さ
せる工程を有することによって、触媒元素による半導体
素子への悪影響を防止できる。
は、請求項4乃至14のうちのいずれか1つの半導体装
置の製造方法において、上記非晶質ケイ素膜を加熱処理
により結晶化した後、その結晶化したケイ素膜にレーザ
光を照射して、上記ケイ素膜の結晶性をさらに助長する
工程を有することを特徴としている。
方法によれば、触媒元素により結晶化されたケイ素膜の
結晶性をより向上させ、半導体装置の性能、特に電流駆
動能力をより向上させる方法としては、水素を含む非晶
質ケイ素膜を加熱処理で結晶化させた後、その結晶化し
たケイ素膜にレーザ光を照射して、そのケイ素膜の結晶
性をさらに助長する方法が有効である。その理由を以下
で説明する。
を照射した場合、結晶性ケイ素膜と非晶質ケイ素膜との
融点の相違から結晶粒界部が集中的に処理される訳であ
るが、通常の固相成長法で形成した結晶性ケイ素膜で
は、結晶構造が双晶状態であるため、強光照射後も結晶
粒内部は双晶欠陥として残る。それに対して、上記触媒
元素によって結晶化された結晶性ケイ素膜は、柱状結晶
で形成されていて、その結晶性ケイ素膜の内部は単結晶
状態であるため、強光の照射により結晶粒界部が処理さ
れると全面にわたって単結晶状態に近い良質の結晶性ケ
イ素膜が得られる。つまり、結晶性の観点から、水素を
含む非晶質ケイ素膜を加熱処理で結晶化させた後、その
結晶化したケイ素膜にレーザ光を照射し、そのケイ素膜
の結晶性をさらに助長する方法の有効性は非常に高い。
また、元々結晶性を有するケイ素膜に対してレーザ照射
を行うのであるから、非晶質ケイ素膜に直接レーザ照射
し結晶化する方法とは異なり、レーザ照射のばらつきは
大きく緩和され、均一性上の問題も生じない。
は波長400nm以下であれば、ケイ素膜に対する吸収係
数が極めて高く、ガラス等の基板に熱的ダメージを与え
ることなく、ケイ素膜のみを瞬時に加熱することができ
る。特に波長308nmのXeClエキシマレーザ光は出
力が大きいため、基板照射時のビームサイズを大きくで
き、大面積基板に対応しやすく、また出力も比較的安定
しており、量産装置に適用する上で最も望ましい。ま
た、上記レーザ光を用いて、ケイ素膜の表面に対して、
上記レーザ光の照射エネルギ密度が200〜450mJ
/cm2となるようにして、照射工程を行うことで、触媒
元素により結晶化されたケイ素膜の結晶性が助長され、
非常に高品質な結晶性ケイ素膜が得られる。また、ここ
でレーザ光の照射エネルギ密度が200mJ/cm2より
小さければ、ケイ素膜はほとんど溶融されず、十分な結
晶性助長が図れない。また、450mJ/cm2よりも大
きければ、触媒元素により得られた結晶性が完全に失わ
れ、すなわち、リセットされてしまい、従来のレーザ結
晶化における不均一性の問題点が発生する。
は、請求項4乃至14のうちのいずれか1つの半導体装
置の製造方法において、上記非晶質ケイ素膜を加熱処理
により結晶化した後、その結晶化したケイ素膜に対して
酸化雰囲気中にて上記加熱処理の温度よりも高温で加熱
処理を行って、上記ケイ素膜の結晶性をさらに助長する
工程を有することを特徴としている。
方法によれば、触媒元素により結晶化されたケイ素膜の
結晶性をより向上し、半導体装置の性能、特に電流駆動
能力をより向上させるその他の方法としては水素を含む
非晶質ケイ素膜を加熱処理により結晶化させた後、その
加熱処理の温度よりも高温かつ酸化雰囲気中にて加熱処
理を行い、その結晶性をさらに助長する方法も有効であ
る。上記触媒元素により結晶化されたケイ素膜に対し
て、高温(例えば800℃〜1100℃)で酸化雰囲気に
て加熱処理を行うと、酸化作用により生じる過飽和Si
原子がケイ素膜中へ供給される。その結果、その過飽和
Si原子が、ケイ素膜中の結晶欠陥(特に不対結合手;
ダングリングボンド)に入り込み、欠陥を消滅させるこ
とができる。したがって、上記触媒元素により結晶化さ
れたケイ素膜中の欠陥密度を大きく低減すると共に、移
動度が大幅に向上して、半導体装置の性能は飛躍的に向
上させることができる。
その製造方法を図示の実施の形態により詳細に説明す
る。
導体装置およびその製造方法について説明する。この第
1実施形態では、ガラス基板上にN型TFTを作製する
際の工程において、本発明を利用した場合についての説
明を行う。本実施形態のN型TFTは、アクティブマト
リクス型の液晶表示装置のドライバー回路や画素部分は
勿論、薄膜集積回路を構成する素子としても利用するこ
とができる。そこで、本実施形態では、それらの代表と
して、基板上に数十万から数百万のN型TFTを特に均
一に作製する必要がある液晶表示装置用アクティブマト
リクス基板の画素駆動用のTFTを例にとって説明を行
う。
クス基板の画素駆動用のTFTの作製工程を示す図であ
り、(A)から(E)の順に作製工程が順次進行する。ま
た、図2乃至6は、上記TFTの作製工程の概要を示す
平面図である。実際には前述のように数十万個以上のT
FTにより構成されるが、図2では3行×4列の12個
のTFTに簡略して説明を行う。
ス基板101上に例えばスパッタリング法によって厚さ
300〜500nm程度の酸化ケイ素からなる下地膜10
2を形成する。この下地膜102は、ガラス基板101
からの不純物の拡散を防ぐために設けている。
好ましくは基板加熱温度を400℃以下例えば300℃
に設定して、厚さ20〜80nm例えば30nmの真性(I
型)の非晶質ケイ素(a−Si)膜103を成膜する。
ズマCVD装置を用い、材料ガスとしてはSiH4ガス
とH2ガスを用いている。そして、RFパワー(高周波電
力)の電力密度を10〜100mW/cm2例えば80mW
/cm2と低めに設定して、デポレートは50nm/min程度
でa−Si膜103を成膜している。このa−Si膜1
03中の水素濃度は10〜15atomic%になっている。
このa−Si膜103中の水素濃度が10〜15atomic
%の範囲内であるので、微細な結晶粒が均一に形成され
るような結晶核発生を引き起こして、良好な結晶性のケ
イ素膜を作製することができる。また、もし、上記a−
Si膜103中の水素濃度が3atomic%未満であると、
後の加熱処理で巨大な結晶粒が形成されて、このa−S
i膜103を結晶化させたケイ素膜を活性領域として形
成するTFTの特性ばらつきが大きくなる。また、も
し、上記a−Si膜103中の水素濃度が25atomic%
を越えると、そのa−Si膜103に加熱処理を施す
と、多量の水素がケイ素膜中より離脱することによって
発生する膜はがれを起こして、TFTの素子特性に悪影
響を及ぼす。
ズCVD法でa−Si膜103を作成することによっ
て、a−Si膜103中の水素濃度を10〜15atomic
%でかつ略均一に形成することが可能である共に、大面
積基板に対しても再現性よく適用することも可能にな
る。
上に、スピナーにより微量のニッケル104を添加す
る。このニッケル104の微量添加は、ニッケルを溶か
した溶液をa−Si膜103上に保持して、スピナーに
より溶液をガラス基板101上に均一に延ばして乾燥さ
せることにより行う。また、上記溶液の溶質としては酢
酸ニッケルを用い、溶媒としてはエタノールを用いて、
その溶質と溶媒とからなる溶液中のニッケル濃度を2pp
mになるようにした。このように、ニッケルを溶かし込
んだ溶液を用いて、その溶液をa−Si膜103上にス
ピンコートする場合、溶液中のニッケル濃度を制御し
て、a−Si膜103の表面へのニッケル104の導入
量を極微量に制御することが可能になる。
膜103表面上のニッケル濃度を全反射蛍光X線分析
(TRXRF)法により測定すると、8×1012atoms/c
m2程度であった。このニッケル濃度は、良好な結晶性の
ケイ素膜を形成する上で望ましい。また、もし、上記ニ
ッケル濃度が1×1012atoms/cm2未満であると、1×
1012atoms/cm2以上が結晶化を引き起こす最低限の濃
度であるから、a−Si膜103は結晶化しない。ま
た、もし、上記ニッケル濃度が5×1013atoms/cm2を
越えると、結晶粒界に残存するニッケルの影響が大きく
なり、半導体素子特性に悪影響がある。具体的には、薄
膜トランジスタにおいてオフ動作時のリーク電流が増大
し、TFTの特性がばらつくようになる。
囲気等において、450〜530℃で第1ステップの加
熱処理を1〜2時間行ってa−Si膜103の過剰水素
を離脱させた後、530〜650℃で第2ステップの加
熱処理を2〜8時間行ってa−Si膜103を結晶化さ
せる。本実施形態では、一例として500℃,1時間で
第1ステップの加熱処理を行った後、570℃,4時間
で第2ステップの加熱処理を行っている。この第1ステ
ップおよび第2ステップの加熱処理において、a−Si
膜103の表面に添加されたニッケル104のシリサイ
ド化が起こり、そのシリサイド化したニッケル104を
核としてa−Si膜103の結晶化が進行して、図1
(B)に示す結晶性ケイ素膜103aが形成される。ここ
で形成された結晶性ケイ素膜103aの結晶平均粒径
は、1〜1.5μm程度であった。この結晶粒径の結晶
性ケイ素膜103aを活性領域とするTFTの特性ばら
つきは低くなる。
を行った後、結晶化を目的とする第2ステップを行うこ
とによって、結晶化を目的とする加熱処理をいきなり行
った場合に発生する膜はがれをなくすことが可能であ
る。
0℃〜530℃の範囲内で行われているので、a−Si
膜103中の水素濃度が低減して、有効な脱水素効果を
得ることができる。このとき、もし、上記第1ステップ
の加熱処理が450℃未満だと有効な脱水素効果を得る
ことができず、第1ステップの加熱処理が530℃より
高いと膜はがれが起こり易くなる。
0℃〜650℃の範囲内で行われているので、a−Si
膜103を結晶化させる上で望ましい。また、もし、上
記第2ステップの温度が530℃未満であるとa−Si
膜103を結晶化できず、第2ステップの加熱処理が6
50℃を越えると転位等の結晶欠陥が多発することにな
る。
記結晶性ケイ素膜103aの結晶性を助長するために、
結晶性ケイ素膜103aに対してレーザ光105の照射
を行っている。このレーザ光105は、XeClエキシ
マレーザ(波長308nm、パルス幅40nsec)から発射さ
れたものである。このときのレーザ光105の照射条件
は、照射時にガラス基板101を200〜450℃例え
ば400℃に加熱して、照射エネルギ密度250〜45
0mJ/cm2例えば350mJ/cm2のレーザ光を照射する
ように設定している。また、上記レーザ光105は、ガ
ラス基板101の表面におけるビームサイズが150mm
×1mmの長尺矩形状となるように成型されており、その
短辺方向に0.05mmのステップ幅で順次走査を行っ
た。すなわち、結晶性ケイ素膜103aの任意の一点に
おいて、計20回のレーザ照射が行われる。
ステップの加熱処理で結晶化した結晶性ケイ素膜103
aにレーザ光を照射することによって、結晶性をさらに
助長することができる。つまり、結晶性の観点におい
て、この方法の有効性は非常に高い。また、元々結晶性
を有する結晶性ケイ素膜103aに対してレーザ照射を
行うので、レーザ照射のばらつきは大きく緩和され、均
一性がよい。
結晶性ケイ素膜103a上に酸化ケイ素膜または窒化ケ
イ素膜等の絶縁性膜を堆積して、その絶縁性膜をパター
ニングしてマスク106を形成する。そして、上記ガラ
ス基板101の上方よりリン107を全面にイオンドー
ピングする。
6は、酸化ケイ素膜をパターンニングして形成する。そ
の酸化ケイ素膜の形成は、TEOS(Tetra Ethoxy Orth
o Silicate)を原料に用いて、酸素と共にRF(高周波)
プラズマCVD法で分解・堆積する。このように形成さ
れたマスク106の厚さは100〜400nmであること
が望ましく、本実施形態ではマスク106の厚さを15
0nmに設定している。このときの状態をガラス基板10
1の上方より見ると、図2に示すように、結晶性ケイ素
膜103aの一部がマスク106により島状にマスクさ
れた状態となって、マスク106で覆われていない領域
103bと、マスク106で覆われた領域103cとが
存在している。この状態で、図1(C)に示すように、ガ
ラス基板101の上方よりリン107をガラス基板10
1全面に、加速電圧を5〜10kV、ビーズ量を5×1
015〜1×1016cm-2のドーピング条件でイオンドーピ
ングを行う。その結果、露呈している結晶性ケイ素膜1
03aの領域103bにはリン107が注入される一
方、マスク106で覆われている結晶性ケイ素膜103
aの領域103cはリン107がドーピングされない。
0と、マスク106に覆われた結晶性ケイ素膜103a
の領域103cと、リンが注入された結晶性ケイ素膜1
03aの領域103bとの関係を明確にするために、後
のTFT活性領域を形成する結晶性ケイ素膜108を示
してある。上記TFT素子領域120は、図3に示すよ
うに、この段階ではマスク106に完全に覆われた状態
となっている。
膜103aに対して、不活性雰囲気、例えば窒素雰囲気
にて580〜700℃の温度で数時間から数十時間の加
熱処理を施す。本実施形態では、一例として600℃で
12時間の加熱処理を行っている。この加熱処理によっ
て、領域103b中のリンが、領域103cに拡散して
いるニッケルを引き寄せる。その結果、領域103cに
おけるニッケル濃度は大幅に低減して、ニッケルによる
半導体素子への悪影響を防止できる。このときの実際の
領域103c中のニッケル濃度を二次イオン質量分析法
(SIMS)により測定したところ5×1016atoms/cm3
程度にまで低減されていた。ちなみに、上記加熱処理を
施す前の領域103c中のニッケル濃度は5×1017〜
1×10 18atoms/cm3程度であった。
媒元素の濃度が1×1016〜1×1018atoms/cm3の範
囲内であるので良好な結晶性のケイ素膜を形成できる。
また、もし、上気結晶性ケイ素膜103aにおいて、領
域103cにおける触媒元素の濃度が1×1016atoms
/cm3未満であると十分な結晶成長の効果が得られず、
領域103cにおける触媒元素の濃度が1×1018atom
s/cm3より大きいとリーク電流の増大等が発生する。
ク106をエッチングで除去する。上記マスク106の
除去は、十分に下層の結晶性ケイ素膜103aと選択性
のある1:10バッファードフッ酸(BHF)をエッチャ
ントとして用い、ウェットエッチングで行っている。そ
の後、上記結晶性ケイ素膜103aの不要な部分を除去
して、図1(D)に示すような結晶性ケイ素膜108(図
3に示すTFT素子領域120に相当する)を形成す
る。この結晶性ケイ素膜108は、図1(C)に示す領域
103cの一部からなり、後に、その結晶性ケイ素膜1
08がTFTの活性領域(ソース/ドレイン領域、チャ
ネル領域)を構成することになる。このときの状態を上
方から見ると、図4に示すように、上記結晶性ケイ素膜
108が下地膜102上に島状に形成されている。
領域となる結晶性ケイ素膜108を覆うように厚さ20
〜150nm、ここでは100nmの酸化ケイ素膜をゲート
絶縁膜109として成膜する。上記酸化ケイ素膜である
ゲート絶縁膜109の形成は、ここではTEOSを原料
とし、基板温度150〜600℃、好ましくは300〜
450℃で、酸素と共にRFプラズマCVD法で分解・
堆積する。または、TEOSを原料として、オゾンガス
と共に減圧CVD法または常圧CVD法によって、基板
温度を350〜600℃、好ましくは400〜550℃
で形成してもよい。
後、ゲート絶縁膜109自体のバルク特性、および、結
晶性ケイ素膜108とゲート絶縁膜109との間の界面
特性を向上するために不活性ガス雰囲気で400〜60
0℃で1〜4時間のアニールを行っている。
よって、厚さ400〜800nm例えば600nmのアルミ
ニウム膜を成膜する。そして、アルミニウム膜をパター
ニングして、ゲート電極111を形成する。このゲート
電極111は、図5に示すように、平面的にはゲートバ
スライン122を同時構成している。
グされたアルミニウム膜の表面を陽極酸化して酸化物層
112を形成している。この陽極酸化は、酒石酸が1〜
5%含まれたエチレングリコール溶液中で行い、最初一
定電流で220Vまで電圧を上げ、その状態で1時間保
持して終了する。このようにして得られた酸化物層11
2の厚さは200nmである。なお、この酸化物層112
は、後のイオンドーピング工程において、オフセットゲ
ート領域を形成する厚さとなるので、オフセットゲート
領域の長さを上記陽極酸化工程で決めることができる。
の周囲の酸化物層112をマスクとして利用して、イオ
ンドーピング法で不純物(リン)を活性領域に注入する。
このとき、ドーピングガスとしてフォスフィン(PH3)
を用いると共に、加速電圧を60〜90kV例えば80
kV、ドーズ量を1×1015〜8×1015cm-2例えば2
×1015cm-2でイオンドーピングを行っている。このイ
オンドーピング工程により、不純物が注入された結晶性
ケイ素膜108の領域114,115は、後にTFTの
ソース/ドレイン領域となり、ゲート電極111および
その周囲の酸化層112にマスクされ不純物が注入され
ない領域113は、後にTFTのチャネル領域となる。
また、上記領域113のサイズは、この領域113を構
成する結晶の粒径よりも大きい。
よってアニールを行って、イオン注入した不純物の活性
化を行うと同時に、上記の不純物導入工程で結晶性が劣
化した部分の結晶性を改善する。このとき使用するレー
ザとしてはXeClエキシマレーザ(波長308nm、パ
ルス幅40nsec)を用い、照射エネルギ密度を150〜
400mJ/cm2(好ましくは200〜250mJ/cm2)
に設定してレーザ光116の照射を行っている。こうし
て形成されたN型不純物(リン)が注入された領域11
4,115のシート抵抗は、200〜800Ω/□であ
った。
厚さ600nm程度の酸化ケイ素膜または窒化ケイ素膜を
層間絶縁膜117として成膜する。この層間絶縁膜11
7として酸化ケイ素膜を用いる場合は、TEOSと酸素
とを原料に用いたプラズマCVD法、または、TEOS
とオゾンとを原料に用いた減圧CVD法または常圧CV
D法によって形成すると、段差被覆性に優れた良好な層
間絶縁膜117を得ることができる。また、上記層間絶
縁膜117として、SiH4とNH3を原料ガスとしてプ
ラズマCVD法で成膜された窒化ケイ素膜を用いれば、
活性領域/ゲート絶縁膜109の界面へ水素原子を供給
し、TFT特性を劣化させる不対結合手を低減する効果
を得ることができる。
ンタクトホールを形成して、ソース電極118と画素電
極119を形成する。上記ソース電極118は、金属材
料、例えば窒化チタンとアルミニウムの二層膜によって
形成する。この窒化チタン膜は、アルミニウムが半導体
層に拡散するのを防止する目的のバリア膜として設けて
いる。また、図6に示すように、上記ソース電極118
と同層でソースバスライン121を形成し、ゲート電極
111と同層でゲートバスライン122を形成してい
る。そのソースバスライン121を介してソース電極1
18にビデオ信号が供給され、ゲートバスライン122
のゲート信号に基づいて画素電極119に必要な電荷が
書き込まれる訳である。この画素電極119は、ITO
等の透明導電膜により形成される。
気で350℃で1時間のァニールを行い、図1(F),図
6に示すTFT123を完成させる。さらに必要に応じ
て、TFT123を保護する目的で、TFT123上に
窒化ケイ素膜等からなる保護膜を設けてもよい。
T123は、電界効果移動度で130cm2/Vs程度、し
きい値電圧で2V程度と非常に高性能であるにもかかわ
らず、TFT123の特性ばらつきは電界効果移動度で
±10%程度、しきい値電圧で±0.2V程度と非常に
良好であった。なお、この測定結果は、ガラス基板10
1として400×320mmのサイズのガラス基板を用い
て、そのガラス基板内30点を測定した結果である。こ
れに対して、従来の方法で作製されたTFTでは、活性
領域の結晶粒径が大きいため、平均の電界効果移動度で
150cm2/Vs程度と本発明に比べて大きいが、その
TFTの特性ばらつきは電界効果移動度で±30%程度
と非常に大きくばらつき、しきい値電圧においても2±
0.5Vの範囲で大きくばらつく。
つきを従来例に比べて大きく向上できることがわかっ
た。また、繰り返し測定、バイアスおよび温度ストレス
による耐久性試験を行っても、ほとんど特性の劣化は見
られず、従来のものと比べて非常に信頼性が高い。ま
た、触媒元素が特に問題となるTFTオフ領域でのリー
ク電流の増大および特性ばらつきは、異常点が無く、触
媒元素を用いない場合と同等の数pA程度にまで低減で
き、製造歩留まりを大きく向上することができた。
れた液晶表示用アクティブマトリクス基板を用いて、液
晶表示パネルを作成し、実際に点灯評価したところ、従
来の方法により作製したものに比べて表示むらが小さ
く、TFTリークによる画素欠陥も極めて少なく、コン
トラスト比の高い高表示品位の液晶パネルが得ることが
できた。
用アクティブマトリクス基板の画素駆動用のTFT12
3を例にとって説明を行ったが、このTFT123は薄
膜集積回路等にも簡単に応用でき、その場合にはゲート
電極111上にもコンタクトホールを形成して、必要と
する配線を施せばよい。このように、本発明は上述の実
施例に限定されるものではなく、本発明の技術的思想に
基づく各種の変形が可能である。
を導入する方法として、a−Si膜103の表面にニッ
ケル元素を添加したが、ガラス基板101の表面に添加
してもよい。この場合、結晶成長は、非晶質ケイ素膜の
下面側から起こる。つまり、上記非晶質ケイ素膜の結晶
成長は、非晶質ケイ素膜の上面側から起こるようにして
もよいし、下面側から起こるようにしてもよい。
ート法で行ったが、低電圧DCスパッタリングにより行
ってもよい。また、その他、様々な手法を用いることが
でき、例えば、蒸着法やメッキ法により薄膜形成する方
法や、イオンドーピング法により直接導入する方法等も
利用できる。
したが、結晶化を助長する不純物金属元素としては、ニ
ッケル以外にコバルト,パラジウム,白金,銅,銀,金,イン
ジウム,スズ,アルミニウム,アンチモンを用いてもよ
い。
手段として、パルスレーザであるXeClエキシマレー
ザの照射による加熱法を用いたが、それ以外のレーザ、
例えば連続発振Arレーザ等による加熱法を用いていも
よい。また、レーザ光の代わりに、レーザ光と同等の強
光の赤外光やフラッシュランプの光を用いてもよい。つ
まり、短時間に1000〜1200℃(シリコンモニタ
ーの温度)まで上昇させ試料を加熱する、いわゆるRT
A(ラピッド・サーマル・アニール、RTP:ラピッド
・サーマル・プロセスともいう)等を用いて結晶性を助
長してもよい。
型基板以外に、例えば、密着型イメージセンサ、ドライ
バ内蔵型のサーマルヘッド、有機系EL等を発光素子と
したドライバ内蔵型の光書き込み素子や表示素子、三次
元IC等に本発明の薄膜半導体装置を適用してもよい。
この場合、これらの素子の高速化、高解像度化等の高性
能化を実現することができる。
半導体装置およびその製造方法について説明する。この
第2実施形態では、アクティブマトリクス型の液晶表示
装置の周辺駆動回路や一般の薄膜集積回路を形成するN
型TFTとP型TFTを相補型に構成したCMOS構造
回路を石英ガラス基板上に作製する工程について説明を
行う。
のN型TFTとP型TFTの作製工程の概要示す平面図
である。図8は、図7のVIII−VIII線から見た断面図で
あり、(A)から(F)の順に作製工程が順次進行する。な
お、図7では1行×2列のTFT(N型TFT224,P
型TFT225)に簡略して説明を行う。
225は次のようにして作製する。
板201の表面を低濃度のフッ化水素酸で洗浄した後、
プラズマCVD法によって、厚さ40〜100nm例えば
55nmの真性(1型)のa−Si膜203を成膜する。こ
のときの基板加熱温度は400℃以下であることが望ま
しく、本実施形態では300℃である。また、装置とし
ては平行平板式のプラズマCVD装置を用い、SiH4
ガスとH2ガスを材料ガスに用いた。そして、RFパワ
ーのパワー密度を10〜100mW/cm2例えば80m
W/cm2と低めに設定する。また、このときのデポレー
トは50nm/min程度であった。このようにして得られ
たa−Si膜203の膜中の水素濃度は10〜15atom
ic%であった。
上にニッケル204の微量添加を行う。このニッケル2
04の微量添加は、低電圧DCスパッタリングで行う。
う極低パワーにて、基板搬送速度を2000mm/minに
まで高めてスパッタリング処理を行った。また、スパッ
タリングガスとしてはアルゴンを用いて、純ニッケルタ
ーゲットに対してスパッタリング時のガス圧力を10P
a以上に上げることで、ニッケルの極低濃度スパッタリ
ングが可能となる。このような条件でスパッタリングさ
れたニッケル204は、図8(A)に示すように、薄膜の
ように表示してはいるが、実際には単原子層以下の状態
で、とても膜と呼べる状態ではない。このようにして添
加されたニッケル204に対して、a−Si膜203表
面上のニッケル濃度を全反射蛍光X線分析(TRXRF)
法により測定すると、1×1013atoms/cm2程度であっ
た。
にニッケル204を低電圧にてDCスパッタリングで添
加するので、a−Si膜203上に対してニッケル20
4を均一に添加できる。
雰囲気にて加熱処理を行う。この加熱処理においては、
昇温中にa−Si膜203中の水素離脱を行う第1ステ
ップの加熱処理を行い、その後さらに高温の第2ステッ
プの加熱処理を行って、a−Si膜203の結晶化を行
う。
て450〜530℃で1〜2時間のアニール処理を行
い、第2ステップの加熱処理として530〜650℃で
2〜8時間の加熱処理を行う。本実施形態では、一例と
して500℃で1時間の第1ステップの加熱処理を行っ
た後、600℃で4時間の第2ステップの加熱処理を行
う。この第1ステップ,第2ステップの加熱処理におい
て、a−Si膜203表面に添加されたニッケル204
のシリサイド化が起こり、そのシリサイド化したニッケ
ルを核としてa−Si膜203の結晶化が進行して、図
8(B)に示す結晶性ケイ素膜203aが形成される。こ
こで形成された結晶性ケイ素膜203aの結晶平均粒径
は1μm程度であった。
酸化ケイ素膜または窒化ケイ素膜等の絶縁性薄膜を堆積
し、パターニングしてマスク206を形成する。本実施
形態では、酸化ケイ素膜を用いてマスク206を形成す
る。また、この酸化ケイ素膜の形成には、TEOSを原
料とし、酸素と共にRFプラズマCVD法で分解・堆積
している。また、上記マスク206の厚さは、100nm
〜400nmであることが望ましく、本実施形態では15
0nmの厚さである。
上方よりリン207を全面にイオンドーピングする。こ
のときのリン207のドーピング条件としては、加速電
圧を5〜10kVとし、ビーズ量を5×1015〜1×1
016cm-2としている。その結果、露呈している結晶性ケ
イ素膜203aの領域203bのにリンが注入される。
一方、上記マスク206によって覆われている結晶性ケ
イ素膜203aの領域203cでは、リンはドーピング
されない。なお、この段階ではマスク206によって、
後に形成されるTFT活性領域は完全に覆われた状態と
なっている。
素膜203aに対して、不活性雰囲気下、例えば窒素雰
囲気にて580〜700℃の温度で数時間から数十時間
の加熱処理を施す。本実施形態では、一例として600
℃で12時間の加熱処理を行った。この加熱処理によっ
て、結晶性ケイ素膜203aにおける領域203b中の
リンが、領域203c中に拡散したニッケル204を引
き寄せる。その結果、上記領域203cにおけるニッケ
ル濃度は大幅に低減する。このときの実際の領域203
c中のニッケル濃度をSIMSにより測定すると、ニッ
ケル濃度が8×1016atoms/cm3程度にまで低減されて
いた。ちなみに、加熱処理を施す前において、結晶性ケ
イ素膜203aの領域203c中におけるニッケル濃度
は1×1018atoms/cm3程度であった。
ク206をエッチング除去する。このマスク206の除
去は、十分に下層の結晶性ケイ素膜203aと選択性の
ある1:10バッファードフッ酸(BHF)をエッチャン
トとして用い、ウェットエッチングにより行う。その
後、上記結晶性ケイ素膜203aの不要な部分を除去し
て素子間分離を行うと、図8(C)に示すように、後にT
FTの活性領域となる島状の結晶性ケイ素膜208n,2
08pが形成される。また、このときの状態を石英ガラ
ス基板201の上方より見ると、図7に示すような状態
となっている。
8p,208nと、領域203bおよび領域203cと
の位置関係を明確にするために、領域203b,領域2
03cおよびマスク206を図示している。この図7に
示すように、後にTFTの活性領域となる島状の結晶性
ケイ素膜208n,208pは、少なくとも領域203c
に形成する。
の活性領域となる結晶性ケイ素膜208n,208pを覆
うように厚さ60nmのゲート絶縁膜209としての酸化
ケイ素膜を成膜する。本実施形態では、ゲート絶縁膜2
09の成膜方法として、SiH4ガスとN2Oガスを原料
として850℃の温度で減圧CVD法により成膜を行っ
た。所謂、HTO膜である。
208pに対して酸化雰囲気中での加熱処理を行う。こ
の酸化雰囲気としては、酸素、水蒸気、HCl等の酸化
雰囲気であり、本実施形態では1気圧の酸素雰囲気であ
る。また、上記加熱処理の温度は850〜1100℃が
好ましく、本実施形態では950℃で加熱処理を行って
いる。このような条件下において、2時間30分の加熱
処理を行うことで、ゲート絶縁膜209中を酸素が拡散
移動して、下層の結晶性ケイ素膜208n,208pの表
面が酸化されて、結晶性ケイ素膜208n,208p表面
に約50nmの酸化膜210が形成される。その結果、図
8(C)に示す結晶性ケイ素膜208n,208pの膜厚は
初期の55nmから30nmに減少して、結晶性ケイ素膜2
08n,208pが、図8(D)に示す結晶性ケイ素膜30
8n,308pになる。また、TFTのゲート絶縁膜
は、CVDにより形成された酸化膜209とケイ素膜2
08の熱酸化により形成された酸化膜210の二層で構
成され、トータル膜厚は110nmになる。また、チャネ
ル界面は、活性領域の結晶性ケイ素膜308n,308
pと酸化膜210とで構成され、良好な界面特性が得ら
れる。さらに、上記酸化工程により、結晶性ケイ素膜3
08n,308p中の不対結合(ダングリングボンド)は大
幅に低減され、その結晶性は大きく改善される。その結
果、30nmに薄膜化された高品質結晶性ケイ素膜による
活性領域と変化する。
に、スパッタリング法によって厚さ400〜800nm例
えば500nmのアルミニウム(0.1〜2%のシリコンを
含む)を成膜する。そのアルミニウム膜をパターニング
して、ゲート電極211n,211pを形成する。
て、活性領域308n,308pにゲート電極211n,2
11pをマスクとして不純物のリン,ホウ素を注入す
る。このときのドーピングガスとして、フォスフィン
(PH3)およびジボラン(B2H6)を用いている。上記リ
ンを注入する場合は、加速電圧を60〜90kV例えば
80kV、ホウ素を注入する場合は、40kV〜80kV
例えば65kVとし、ドーズ量は1×1015〜8×10
15cm-2、例えばリンのドーズ量を2×1015cm-2、ホウ
素のドーズ量を5×1015cm-2とする。
果、上記ゲート電極211n,211pにマスクされ不純
物が注入されない領域は後にTFTのチャネル領域21
3n,213pとなる。また、ドーピングが不要な領域を
フォトレジストで覆うことによって、リン,ホウ素それ
ぞれの元素を選択的にイオンドーピングを行って、N型
の不純物領域214n,215n、P型の不純物領域21
4p,215pが形成される。
よってアニールを行い、イオン注入した不純物の活性化
を行う。このレーザ光216としては、XeClエキシ
マレーザ(波長308nm、パルス幅40nsec)を用い、レ
ーザ光の照射条件としては、照射エネルギ密度250m
J/cm2である一か所につき20ショット照射する。
厚さ900nmの酸化ケイ素膜を層間絶縁膜217として
プラズマCVD法によって形成し、これにコンタクトホ
ールを形成して、金属材料、例えば窒化チタンとアルミ
ニウムの二層膜によってTFTの電極・配線220,2
21,222を形成する。
おいて350℃で1時間の加熱処理を行い、N型TFT
224,P型TFT225とを完成させる。さらに必要
に応じて、N型TFT224,P型TFT225上に例
えば窒化ケイ素膜等からなる保護膜を設けてもよい。
TFT224,P型TFT225を有するCMOS構造
回路において、電界効果移動度はN型TFT224で2
10〜250cm2/Vs、P型TFT225で120〜1
50cm2/Vsと高く、しきい値電圧はN型TFTで1V
程度、P型TFTで−1.5V程度と非常に良好な特性
を示す。また、従来の触媒元素を用いた場合に問題とな
っていたTFTの特性ばらつきが、電界効果移動度で±
10%程度、しきい値電圧で±0.2V程度に抑えるこ
とができ、安定した回路特性を示した。なお、この測定
結果は、上記石英ガラス基板201として400×32
0mmのサイズの石英ガラス基板を用い、その石英ガラス
基板内を30点測定の結果である。
に説明したが、本発明は上述の実施例に限定されるもの
ではなく、本発明の技術的思想に基づく各種の変形が可
能である。
を導入する方法として、非晶質ケイ素膜203の表面に
ニッケル元素を添加したが、石英ガラス基板201の表
面に添加してもよい。この場合、結晶成長は、非晶質ケ
イ素膜の下面側から起こる。つまり、上記非晶質ケイ素
膜の結晶成長は、非晶質ケイ素膜の上面側から起こるよ
うにしてもよいし、下面側から起こるようにしてもよ
い。
Cスパッタリングにより行ったが、ニッケル塩を溶かせ
た水溶液を塗布する方法、例えばスピンコート法等で行
ってもよい。また、その他、様々な手法を用いることが
でき、例えば、ニッケル塩を溶かせる溶媒としてSOG
(スピンオングラス)材料を用いてSiO2膜より拡散さ
せる方法もあるし、蒸着法やメッキ法により薄膜形成す
る方法や、イオンドーピング法により直接導入する方法
等も利用できる。
したが、結晶化を助長する不純物金属元素としては、ニ
ッケル以外にコバルト,パラジウム,白金,銅,銀,金,イン
ジウム,スズ,アルミニウム,アンチモンを用いてもよ
い。
手段として、パルスレーザであるXeClエキシマレー
ザの照射による加熱法を用いたが、それ以外のレーザ、
例えば連続発振Arレーザ等による加熱法を用いていも
よい。また、レーザ光の代わりに、レーザ光と同等の強
光の赤外光やフラッシュランプの光を用いてもよい。つ
まり、短時間に1000〜1200℃(シリコンモニタ
ーの温度)まで上昇させ試料を加熱する、いわゆるRT
A(ラピッド・サーマル・アニール、RTP:ラピッド
・サーマル・プロセスともいう)等を用いて結晶性を助
長してもよい。
型基板以外に、例えば、密着型イメージセンサ、ドライ
バ内蔵型のサーマルヘッド、有機系EL等を発光素子と
したドライバ内蔵型の光書き込み素子や表示素子、三次
元IC等に本発明の薄膜半導体装置を適用してもよい。
この場合、これらの素子の高速化、高解像度化等の高性
能化を実現することができる。
形態で説明したMOS型トランジスタに限らず、結晶性
半導体を素子材料としたバイポーラトランジスタや静電
誘導トランジスタをはじめとして幅広く半導体プロセス
全般に応用することができる。
体装置は、結晶化を促進する触媒元素を含む多結晶シリ
コンで複数のTFTの活性領域を構成し、その多結晶シ
リコンにおける個々の結晶の粒径を各TFTのチャネル
領域のサイズよりも小さくするので、TFTの特性ばら
つきを大幅に改善することができる。
素を含む多結晶シリコンの個々の結晶粒径は5μm以下
であるので、TFTの特性ばらつきをより確実に低減で
きることが分った。また、もし、上記ケイ素膜の結晶粒
径が5μm以上であると、TFTが粒界にわたって作製
される場合があって、TFTの特性ばらつきが大きくな
ることが分った。
活性領域を構成するケイ素膜中に含まれる触媒元素がニ
ッケル元素であるので、最も良好な結晶性のケイ素膜を
形成できることが分かった。また、上記ケイ素膜におけ
る触媒元素の濃度を1×10 16〜1×1018atoms/cm3
の範囲内に設定することによって、より良好な結晶性の
ケイ素膜を形成できることが分った。また、上記ケイ素
膜における触媒元素の濃度が1×1016atoms/cm3未満
では、十分な結晶成長の効果が得られない。また、上記
ケイ素膜における触媒元素の濃度が1×1018atoms/c
m3を越えると、素子特性に悪影響を及ぼす。
媒元素が添加された非晶質ケイ素膜を加熱処理を施すの
で、柱状結晶ネットワーク構造の良好な結晶構造を有し
て、個々の結晶粒径は微細になって、TFTの特性ばら
つきを低減でき、特性均一性に優れる半導体装置を実現
できる。
縁表面を有する基板上に、非晶質ケイ素膜の結晶化を促
進する触媒元素を添加した後、その基板の表面上に、水
素を含有する非晶質ケイ素膜を形成して、その非晶質ケ
イ素膜に加熱処理を施すので、柱状結晶ネットワーク構
造の良好な結晶構造を形成して、個々の結晶粒径を微細
できる。したがって、TFTの特性ばらつきは低減で
き、特性均一性に優れる半導体装置を実現できる。
晶質ケイ素膜中の水素濃度を3〜25atomic%に設定す
ることによって、非晶質ケイ素膜内に均一に結晶核が発
生し、微細な結晶粒が均一に形成されるので、TFTの
特性ばらつきをより確実に低減できる。また、もし、上
記非晶質ケイ素膜中の水素濃度が3atomic%未満である
と、TFTの特性ばらつきが大きくなる。また、もし、
上記非晶質ケイ素膜中の水素濃度が25atomic%を越え
ると、TFTの素子特性に悪影響を及ぼす。
熱温度400℃以下のプラズCVD法で非晶質ケイ素膜
を作成するので、非晶質ケイ素膜中の水素濃度を所定の
範囲内で略均一に形成することが可能である共に、大面
積基板に対しても再現性よく適用することが可能であ
る。
は、触媒元素としてニッケルを用いるので、非晶質ケイ
素膜の結晶化をもっとも助長することができる。
晶質ケイ素膜の表面あるいは基板の表面に添加した後の
表面のニッケル濃度が1×1012〜5×1013atoms/c
m2となるように添加することによって、良好な結晶性の
ケイ素膜を形成できることが分った。また、もし、上記
ニッケル濃度が1×1012atoms/cm2未満であると、非
晶質ケイ素膜は結晶化しない。また、もし、上記ニッケ
ル濃度が5×1013atoms/cm2を越えると、半導体素子
特性に悪影響がある。
晶質ケイ素膜の表面または基板の表面にニッケル元素
を、ニッケルの溶液を非晶質ケイ素の表面または基板の
表面にスピンコートするので、非晶質ケイ素膜の表面ま
たは基板の表面へのニッケル導入量の極微量制御が可能
となる。
晶質ケイ素の表面または基板の表面にニッケルを低電圧
にてDCスパッタリングによって、非晶質ケイ素の表面
または基板の表面にニッケルを均一に添加することがで
きる。
1ステップを行った後、結晶化を目的とする第2ステッ
プを行うので、結晶化を目的とする加熱処理をいきなり
行った場合に発生する非晶質ケイ素膜の膜はがれをなく
すことが可能である。
1ステップの加熱処理を450℃〜530℃で行うの
で、有効な脱水素効果は得ることができる。もし、上記
第1ステップの加熱処理が450℃未満であると、水素
を含む非晶質ケイ素膜に対して有効な脱水素効果は得ら
れない。また、もし、上記第1ステップの加熱処理が5
30℃より高くなると、膜はがれが起こり易くなる。
は、第2ステップの加熱処理を530℃〜650℃で行
うので、非晶質ケイ素膜を結晶化させることができる。
もし、上記第2ステップの温度が530℃未満である
と、非晶質ケイ素膜を結晶化できない。もし、上記第2
ステップの加熱処理が650℃を越えると、転位等の結
晶欠陥が多発してしまう。
媒元素を非晶質ケイ素膜の結晶化処理に利用した後、上
記ケイ素膜中に残存する触媒元素の大部分を、半導体素
子形成領域以外の領域に移動させる工程を有するので、
触媒元素による半導体素子への悪影響を防止できる。
晶質ケイ素膜を加熱処理により結晶化した後、その結晶
化したケイ素膜にレーザ光を照射するので、そのケイ素
膜の結晶性をさらに助長することができる。
晶質ケイ素膜を加熱処理により結晶化した後、その結晶
化したケイ素膜に対して酸化雰囲気中にて上記加熱処理
の温度よりも高温で加熱処理を行うので、結晶性ケイ素
膜中の不対結合を大幅に低減して、その結晶性を大きく
改善することができる。
製造方法を示す工程図である。
す平面図である。
す平面図である。
す平面図である。
す平面図である。
す平面図である。
作製工程の概要を示す平面図である。
図である。
イ素膜の結晶粒径との関係を示すグラフである。
非晶質ケイ素膜を結晶化させた結晶性ケイ素膜の表面状
態を撮影した光学顕微鏡写真を示す図であり、図10
(B)は水素濃度が10atomic%程度の非晶質ケイ素膜を
結晶化させた結晶性ケイ素膜の表面状態を撮影した光学
顕微鏡写真を示す図である。
ス基板 102 下地膜 103,203
非晶質ケイ素膜 103a,203a,108,208n,208p
結晶性ケイ素膜 104,204 ニッケル 105,116,2
16 レーザ光 106,206 マスク 107,207
リン 120 TFT素子領域 109,209
ゲート絶縁膜 210 酸化膜 111,211
ゲート電極 122 ゲートバスライン 112 酸化物層 113,213 チャネル領域となる領域 114 ソース領域となる領域 214n,214p ソース領域となる不純物領域 115 ドレイン領域となる領域 215n,215p ドレイン領域となる不純物領域 117,217 層間絶縁膜 118 ソース電極 121 ソースバスライン 119 画素電極 220,221,222 電極・配線 123 TFT 224 N型TFT 225 P型TFT
Claims (16)
- 【請求項1】 絶縁表面を有する基板上に、結晶性を有
するケイ素膜を活性領域として形成された複数の薄膜ト
ランジスタを有する半導体装置において、 上記ケイ素膜は、そのケイ素膜自体の結晶化を促進する
触媒元素を含む多結晶シリコンであり、かつ、上記ケイ
素膜を構成する結晶の粒径が、上記薄膜トランジスタの
チャネル領域のサイズよりも小さいことを特徴とする半
導体装置。 - 【請求項2】 請求項1に記載の半導体装置において、 上記ケイ素膜を構成する結晶の粒径は、5μm以下であ
ることを特徴とする半導体装置。 - 【請求項3】 請求項1または2に記載の半導体装置に
おいて、 上記触媒元素はニッケル元素であり、かつ、上記ケイ素
膜における上記ニッケル元素の濃度が1×1016〜1×
1018atoms/cm3の範囲内にあることを特徴とする半導
体装置。 - 【請求項4】 絶縁表面を有する基板上に、水素を含有
する非晶質ケイ素膜を形成する工程と、 上記非晶質ケイ素膜の表面に、その非晶質ケイ素膜の結
晶化を促進する触媒元素を添加する工程と、 上記触媒元素が添加された非晶質ケイ素膜に加熱処理を
施して、上記非晶質ケイ素膜を結晶化する工程とを備え
ることを特徴とする半導体装置の製造方法。 - 【請求項5】 絶縁表面を有する基板上に、非晶質ケイ
素膜の結晶化を促進する触媒元素を添加する工程と、 上記触媒元素が添加された基板の表面上に、水素を含有
する非晶質ケイ素膜を形成する工程と、 上記非晶質ケイ素膜に加熱処理を施して、上記非晶質ケ
イ素膜を結晶化する工程とを備えることを特徴とする半
導体装置の製造方法。 - 【請求項6】 請求項4または5に記載の半導体装置の
製造方法において、 上記非晶質ケイ素膜中の水素濃度は3〜25atomic%の
範囲内であることを特徴とする半導体装置の製造方法。 - 【請求項7】 請求項4乃至6のうちのいずれか1つに
記載の半導体装置の製造方法において、 上記非晶質ケイ素膜は、加熱温度400℃以下のプラズ
マCVD法により作成することを特徴とする半導体装置
の製造方法。 - 【請求項8】 請求項4乃至7のうちのいずれか1つに
記載の半導体装置の製造方法において、 上記触媒元素としてニッケル元素を用いることを特徴と
する半導体装置の製造方法。 - 【請求項9】 請求項8に記載の半導体装置の製造方法
において、 上記ニッケル元素を非晶質ケイ素膜の表面または上記基
板の表面に添加した後、その表面のニッケル濃度は1×
1012〜5×1013atoms/cm2の範囲内であることを特
徴とする半導体装置の製造方法。 - 【請求項10】 請求項8または9に記載の半導体装置
の製造方法において、 上記ニッケル元素を上記非晶質ケイ素膜の表面または上
記基板の表面に添加する工程は、ニッケルの溶液を上記
非晶質ケイ素膜の表面または上記基板の表面にスピンコ
ートすることにより行うことを特徴とする半導体装置の
製造方法。 - 【請求項11】 請求項8または9のうちのいずれか1
つに記載の半導体装置の製造方法において、 上記ニッケル元素を非晶質ケイ素膜の表面または上記基
板の表面に添加する工程は、上記ニッケル元素を低電圧
にてDCスパッタリングすることにより行うことを特徴
とする半導体装置の製造方法。 - 【請求項12】 請求項4乃至11のうちのいずれか1
つに記載の半導体装置の製造方法において、 上記非晶質ケイ素膜を結晶化する加熱処理は、上記非晶
質ケイ素膜中の過剰水素を離脱させるための第1ステッ
プと、上記非結晶ケイ素膜の結晶成長を目的とした第2
ステップとを有することを特徴とする半導体装置の製造
方法。 - 【請求項13】 請求項12に記載の半導体装置の製造
方法において、 上記第1ステップの加熱処理は450℃〜530℃の範
囲内で行うと共に、上記第2ステップの加熱処理は53
0℃〜650℃の範囲内で行うことを特徴とする半導体
装置の製造方法。 - 【請求項14】 請求項4乃至13のうちのいずれか1
つに記載の半導体装置の製造方法において、 上記非晶質ケイ素膜を加熱処理により結晶化した後、そ
の結晶化したケイ素膜中に残存する上記触媒元素の大部
分を、半導体素子を形成する領域以外の領域に移動させ
る工程を有することを特徴とする半導体装置の製造方
法。 - 【請求項15】 請求項4乃至14のうちのいずれか1
つに記載の半導体装置の製造方法において、 上記非晶質ケイ素膜を加熱処理により結晶化した後、そ
の結晶化したケイ素膜にレーザ光を照射して、上記ケイ
素膜の結晶性をさらに助長する工程を有することを特徴
とする半導体装置の製造方法。 - 【請求項16】 請求項4乃至14のうちのいずれか1
つに記載の半導体装置の製造方法において、 上記非晶質ケイ素膜を加熱処理により結晶化した後、そ
の結晶化したケイ素膜に対して酸化雰囲気中にて上記加
熱処理の温度よりも高温で加熱処理を行って、上記ケイ
素膜の結晶性をさらに助長する工程を有することを特徴
とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26848799A JP3432187B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体装置の製造方法 |
US09/660,516 US6770515B1 (en) | 1999-09-22 | 2000-09-12 | Semiconductor device and method for fabricating the device |
TW089119146A TW474014B (en) | 1999-09-22 | 2000-09-18 | Semiconductor device and method for fabricating the device |
KR10-2000-0055461A KR100509617B1 (ko) | 1999-09-22 | 2000-09-21 | 반도체 장치 및 그의 제조 방법 |
KR10-2003-0033742A KR100440602B1 (ko) | 1999-09-22 | 2003-05-27 | 반도체 장치 및 그의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26848799A JP3432187B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001094109A true JP2001094109A (ja) | 2001-04-06 |
JP3432187B2 JP3432187B2 (ja) | 2003-08-04 |
Family
ID=17459189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26848799A Expired - Lifetime JP3432187B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6770515B1 (ja) |
JP (1) | JP3432187B2 (ja) |
KR (2) | KR100509617B1 (ja) |
TW (1) | TW474014B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003077833A (ja) * | 2001-08-31 | 2003-03-14 | Sharp Corp | 多結晶半導体薄膜の製造方法 |
KR100470021B1 (ko) * | 2001-12-28 | 2005-02-04 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 방법과 박막트랜지스터 제조방법 |
KR100504538B1 (ko) * | 2002-08-28 | 2005-08-04 | 엘지.필립스 엘시디 주식회사 | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 |
US7218315B2 (en) | 2002-02-14 | 2007-05-15 | Sharp Kabushiki Kaisha | Display device, electronic appliance and camera |
JP2010519727A (ja) * | 2007-02-19 | 2010-06-03 | アイメック | 多結晶半導体材料層の低温形成 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100439345B1 (ko) * | 2000-10-31 | 2004-07-07 | 피티플러스(주) | 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법 |
KR100378259B1 (ko) * | 2001-01-20 | 2003-03-29 | 주승기 | 결정질 활성층을 포함하는 박막트랜지스터 제작 방법 및장치 |
KR100459219B1 (ko) * | 2001-12-28 | 2004-12-03 | 엘지.필립스 엘시디 주식회사 | 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법 |
JP2005228819A (ja) * | 2004-02-10 | 2005-08-25 | Mitsubishi Electric Corp | 半導体装置 |
US7220936B2 (en) * | 2004-07-30 | 2007-05-22 | Ut-Battelle, Llc | Pulse thermal processing of functional materials using directed plasma arc |
EP1993130A3 (en) * | 2007-05-17 | 2011-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US8004013B2 (en) * | 2007-06-15 | 2011-08-23 | Sandisk 3D Llc | Polycrystalline thin film bipolar transistors |
US7855119B2 (en) * | 2007-06-15 | 2010-12-21 | Sandisk 3D Llc | Method for forming polycrystalline thin film bipolar transistors |
TW200908296A (en) * | 2007-06-15 | 2009-02-16 | Sandisk 3D Llc | Polycrystalline thin film bipolar transistors and methods of making the same |
JP5460984B2 (ja) * | 2007-08-17 | 2014-04-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5268305B2 (ja) | 2007-08-24 | 2013-08-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5394043B2 (ja) * | 2007-11-19 | 2014-01-22 | 株式会社半導体エネルギー研究所 | 半導体基板及びそれを用いた半導体装置、並びにそれらの作製方法 |
US7999298B2 (en) * | 2008-12-30 | 2011-08-16 | Intel Corporation | Embedded memory cell and method of manufacturing same |
US9455350B2 (en) * | 2014-03-25 | 2016-09-27 | National Applied Research Laboratories | Transistor device structure that includes polycrystalline semiconductor thin film that has large grain size |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4855201A (en) * | 1988-05-02 | 1989-08-08 | Xerox Corporation | Photoconductive imaging members with electron transporting polysilylenes |
EP1119053B1 (en) * | 1993-02-15 | 2011-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating TFT semiconductor device |
JPH0766424A (ja) | 1993-08-20 | 1995-03-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP3221473B2 (ja) | 1994-02-03 | 2001-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3269730B2 (ja) | 1994-03-28 | 2002-04-02 | シャープ株式会社 | 半導体基板の製造方法及び半導体装置の製造方法 |
JP3190517B2 (ja) | 1994-05-13 | 2001-07-23 | 株式会社半導体エネルギー研究所 | 半導体の作製方法 |
US6337232B1 (en) * | 1995-06-07 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region |
JP3504336B2 (ja) | 1994-06-15 | 2004-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3422435B2 (ja) | 1994-07-06 | 2003-06-30 | シャープ株式会社 | 結晶性ケイ素膜の製造方法、結晶性ケイ素膜、半導体装置およびアクティブマトリクス基板 |
JP4130237B2 (ja) | 1995-01-28 | 2008-08-06 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法及び半導体装置の作製方法 |
JP4068219B2 (ja) | 1997-10-21 | 2008-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6199533B1 (en) | 1999-02-01 | 2001-03-13 | Cummins Engine Company, Inc. | Pilot valve controlled three-way fuel injection control valve assembly |
-
1999
- 1999-09-22 JP JP26848799A patent/JP3432187B2/ja not_active Expired - Lifetime
-
2000
- 2000-09-12 US US09/660,516 patent/US6770515B1/en not_active Expired - Lifetime
- 2000-09-18 TW TW089119146A patent/TW474014B/zh not_active IP Right Cessation
- 2000-09-21 KR KR10-2000-0055461A patent/KR100509617B1/ko active IP Right Grant
-
2003
- 2003-05-27 KR KR10-2003-0033742A patent/KR100440602B1/ko active IP Right Grant
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003077833A (ja) * | 2001-08-31 | 2003-03-14 | Sharp Corp | 多結晶半導体薄膜の製造方法 |
KR100470021B1 (ko) * | 2001-12-28 | 2005-02-04 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 방법과 박막트랜지스터 제조방법 |
US7218315B2 (en) | 2002-02-14 | 2007-05-15 | Sharp Kabushiki Kaisha | Display device, electronic appliance and camera |
KR100504538B1 (ko) * | 2002-08-28 | 2005-08-04 | 엘지.필립스 엘시디 주식회사 | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 |
JP2010519727A (ja) * | 2007-02-19 | 2010-06-03 | アイメック | 多結晶半導体材料層の低温形成 |
Also Published As
Publication number | Publication date |
---|---|
KR100440602B1 (ko) | 2004-07-15 |
TW474014B (en) | 2002-01-21 |
KR100509617B1 (ko) | 2005-08-22 |
US6770515B1 (en) | 2004-08-03 |
KR20010039906A (ko) | 2001-05-15 |
KR20030051501A (ko) | 2003-06-25 |
JP3432187B2 (ja) | 2003-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3221473B2 (ja) | 半導体装置の作製方法 | |
JP3138169B2 (ja) | 半導体装置の製造方法 | |
KR100473996B1 (ko) | 비정질 실리콘의 결정화 방법 | |
JP3432187B2 (ja) | 半導体装置の製造方法 | |
JP4291539B2 (ja) | 半導体装置およびその製造方法 | |
JP3389022B2 (ja) | 半導体装置 | |
JP3715848B2 (ja) | 半導体装置の製造方法 | |
JP2873669B2 (ja) | 半導体装置およびその作製方法 | |
JP3981532B2 (ja) | 半導体装置の製造方法 | |
JP3582766B2 (ja) | 半導体装置の製造方法 | |
JP2001326176A (ja) | 半導体装置およびその製造方法 | |
JP3582768B2 (ja) | 半導体装置の製造方法 | |
JP2002280560A (ja) | 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置 | |
JP2001196307A (ja) | 半導体装置の製造方法 | |
JP4684246B2 (ja) | 半導体装置の作製方法 | |
JPH0817741A (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
JP2003007716A (ja) | 半導体装置およびその製造方法 | |
JP3573969B2 (ja) | 半導体装置作製方法 | |
JP3981517B2 (ja) | 半導体装置の製造方法 | |
JP3626102B2 (ja) | 集積回路の作製方法 | |
JP2001135574A (ja) | 半導体装置の製造方法 | |
JP2001308334A (ja) | 半導体装置およびその製造方法 | |
JP2006108136A (ja) | 結晶質半導体膜の製造方法および結晶質半導体膜 | |
JP2003197529A (ja) | 半導体装置 | |
JP2002208565A (ja) | 半導体装置、その製造方法および液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3432187 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 11 |
|
SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |