JP2001084701A - アシンメトリ補正回路及びその補正方法 - Google Patents
アシンメトリ補正回路及びその補正方法Info
- Publication number
- JP2001084701A JP2001084701A JP26207499A JP26207499A JP2001084701A JP 2001084701 A JP2001084701 A JP 2001084701A JP 26207499 A JP26207499 A JP 26207499A JP 26207499 A JP26207499 A JP 26207499A JP 2001084701 A JP2001084701 A JP 2001084701A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- reproduction
- asymmetry
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 記録媒体の回転数が理想よりも誤差を持って
いても、再生データのアシンメトリを補正する回路及び
その方法を提供することにある。 【解決手段】 記録媒体から読み出されたディジタル再
生信号に基づいた入力信号1のエッジを検出してパルス
を発生する手段2と、そのパルス間隔を測定する手段
3、4、7と、そのパルス間隔の差の平均値を算出する
手段10と、前記パルス間隔が長い状態のときのものか
短い状態のものかを判断する手段11とを有し、さら
に、該算出結果及び前記判断結果に応じて前記パルスを
シフトさせるための手段27を備えることによって、ア
シンメトリが補正された信号32を得ることができる。
いても、再生データのアシンメトリを補正する回路及び
その方法を提供することにある。 【解決手段】 記録媒体から読み出されたディジタル再
生信号に基づいた入力信号1のエッジを検出してパルス
を発生する手段2と、そのパルス間隔を測定する手段
3、4、7と、そのパルス間隔の差の平均値を算出する
手段10と、前記パルス間隔が長い状態のときのものか
短い状態のものかを判断する手段11とを有し、さら
に、該算出結果及び前記判断結果に応じて前記パルスを
シフトさせるための手段27を備えることによって、ア
シンメトリが補正された信号32を得ることができる。
Description
【0001】
【発明の属する技術分野】本発明は、記録媒体からの読
み取り信号再生装置に関し、特に再生信号がアシンメト
リを持った信号の補正に関するものである。
み取り信号再生装置に関し、特に再生信号がアシンメト
リを持った信号の補正に関するものである。
【0002】
【従来の技術】フロッピーディスクなどの記録媒体から
のデータ読み取り信号は、本来ディジタル再生信号に基
づき等間隔の幅でパルスが発生しなければならない場合
であっても、記録ヘッドの直流帯磁、コンパレータのオ
フセットなどにより、アシンメトリと呼ばれるパルス間
隔が均等ではない状態が生じる。例えば、図10のよう
に、フロッピーディスクから正弦波Aが再生されると
き、Bのレベルでコンパレータが動作すると、再生信号
Cが得られ、再生パルスDは等間隔となる。しかし、コ
ンパレータにオフセットがあり、B’のレベルで動作し
た場合は、再生信号C’が得られ、再生パルスD’にア
シンメトリが生じパルス間隔が均等ではなくなる。
のデータ読み取り信号は、本来ディジタル再生信号に基
づき等間隔の幅でパルスが発生しなければならない場合
であっても、記録ヘッドの直流帯磁、コンパレータのオ
フセットなどにより、アシンメトリと呼ばれるパルス間
隔が均等ではない状態が生じる。例えば、図10のよう
に、フロッピーディスクから正弦波Aが再生されると
き、Bのレベルでコンパレータが動作すると、再生信号
Cが得られ、再生パルスDは等間隔となる。しかし、コ
ンパレータにオフセットがあり、B’のレベルで動作し
た場合は、再生信号C’が得られ、再生パルスD’にア
シンメトリが生じパルス間隔が均等ではなくなる。
【0003】記録媒体からのデータは、該再生パルスの
周期に基づいて読み出されるため、このようにアシンメ
トリが生じると、読み取りエラーが生じやすくなる。し
たがって、アシンメトリが生じても安定して再生できる
再生装置が要求されている。従来、この要求に基づき、
特開平3−116581号公報に開示されているよう
に、デジタルカウンタを用いて標準となるパルス幅との
ずれを測定しアシンメトリを補正する手法が提案されて
いる。この手法は、図6に示すような原理構成をしてお
り、図7は、この装置の信号処理を示す。図6の101
は後縁遅延量測定部であり、再生信号のうちデータ領域
に先行する領域の信号について、一定ビット長のパルス
の標準幅(アシンメトリが無いときのパルス幅)をT0
としたときの、基準となる一定幅(T0+d)(図7
(B))と該パルスの実際の幅T(図7(A))との差
(T0+d−T)を測定する。図6の102はパルス幅
補正部であり、該再生信号のうち、該データ領域の各パ
ルス(図7(C))を該パルスの前縁が時間dだけ遅延
し、該パルスの後縁が該差(T0+d−T)だけ遅延し
たパルスを(図7(D))に変換する。
周期に基づいて読み出されるため、このようにアシンメ
トリが生じると、読み取りエラーが生じやすくなる。し
たがって、アシンメトリが生じても安定して再生できる
再生装置が要求されている。従来、この要求に基づき、
特開平3−116581号公報に開示されているよう
に、デジタルカウンタを用いて標準となるパルス幅との
ずれを測定しアシンメトリを補正する手法が提案されて
いる。この手法は、図6に示すような原理構成をしてお
り、図7は、この装置の信号処理を示す。図6の101
は後縁遅延量測定部であり、再生信号のうちデータ領域
に先行する領域の信号について、一定ビット長のパルス
の標準幅(アシンメトリが無いときのパルス幅)をT0
としたときの、基準となる一定幅(T0+d)(図7
(B))と該パルスの実際の幅T(図7(A))との差
(T0+d−T)を測定する。図6の102はパルス幅
補正部であり、該再生信号のうち、該データ領域の各パ
ルス(図7(C))を該パルスの前縁が時間dだけ遅延
し、該パルスの後縁が該差(T0+d−T)だけ遅延し
たパルスを(図7(D))に変換する。
【0004】図8は、この装置のより詳細な回路構成で
ある。また、図9は図8の回路の動作のタイミング図で
ある。図8において、(A)〜(J)は各構成要素の出
力波形を示し、(1)列は記録ビットの長さが標準の場
合、(2)列は記録ビットの長さが標準より短い場合
を、(3)列は記録ビットの長さが標準より長い場合を
示す。再生信号は、基準信号分離110にて特定フォー
マットの信号が分離され、波形整形した後、モノマルチ
バイブレータ114で生成される標準幅(T0+d)と
の差をCG120が出力するクロックにて、カウンタ1
22のカウンタ値としてダウンカウンタに引き渡す。デ
ータ領域では、再生信号は、データ分離124より入力
され、波形整形した後、前縁をdの時間を遅らせて、後
縁はダウンカウンタ138の値が0になるまで補正して
出力することで、アシンメトリが発生したときの信号を
補正する。
ある。また、図9は図8の回路の動作のタイミング図で
ある。図8において、(A)〜(J)は各構成要素の出
力波形を示し、(1)列は記録ビットの長さが標準の場
合、(2)列は記録ビットの長さが標準より短い場合
を、(3)列は記録ビットの長さが標準より長い場合を
示す。再生信号は、基準信号分離110にて特定フォー
マットの信号が分離され、波形整形した後、モノマルチ
バイブレータ114で生成される標準幅(T0+d)と
の差をCG120が出力するクロックにて、カウンタ1
22のカウンタ値としてダウンカウンタに引き渡す。デ
ータ領域では、再生信号は、データ分離124より入力
され、波形整形した後、前縁をdの時間を遅らせて、後
縁はダウンカウンタ138の値が0になるまで補正して
出力することで、アシンメトリが発生したときの信号を
補正する。
【0005】
【発明が解決しようとする課題】しかし、デジタルカウ
ンタを用いて標準となるパルス幅とのずれを測定しアシ
ンメトリを補正する手法は、装置内で生成する標準幅と
記録媒体から送られてくる再生信号の幅を比較するた
め、アシンメトリがなくてもフロッピーディスクなどの
回転数が理想より遅くなった場合、送られてくる再生信
号の幅が大きくなってしまい、装置内の標準幅よりも長
くなり、その結果、アシンメトリが発生したと判断して
余計な補正を行なってしまうという問題がある。
ンタを用いて標準となるパルス幅とのずれを測定しアシ
ンメトリを補正する手法は、装置内で生成する標準幅と
記録媒体から送られてくる再生信号の幅を比較するた
め、アシンメトリがなくてもフロッピーディスクなどの
回転数が理想より遅くなった場合、送られてくる再生信
号の幅が大きくなってしまい、装置内の標準幅よりも長
くなり、その結果、アシンメトリが発生したと判断して
余計な補正を行なってしまうという問題がある。
【0006】また、補正用のカウンタは補正動作中は常
に動作させる必要があるため、消費電力が大きくなると
いう問題もある。
に動作させる必要があるため、消費電力が大きくなると
いう問題もある。
【0007】したがって、本発明の目的は、フロッピー
ディスクなどの回転数が理想より変化していた場合でも
アシンメトリを正しく補正しつつ、低消費電力化したア
シンメトリ補正回路を提供することにある。
ディスクなどの回転数が理想より変化していた場合でも
アシンメトリを正しく補正しつつ、低消費電力化したア
シンメトリ補正回路を提供することにある。
【0008】
【課題を解決するための手段】本発明によるアシンメト
リ補正回路は、記録媒体から読み出されるディジタル再
生信号に基づき複数の再生パルス信号を生成し、該パル
ス信号のうち第1及び第2の再生パルス信号間の第1の
パルス間隔と、第2及び第3の再生パルス信号間の第2
のパルス間隔とを測定し、測定結果に基づき時間差を検
出しつつ、第1と第2のパルス間隔とを比較し、該時間
差と比較結果に基づいて第3の再生パルス信号に所定の
遅延を付加した出力信号を出力することを特徴とする。
リ補正回路は、記録媒体から読み出されるディジタル再
生信号に基づき複数の再生パルス信号を生成し、該パル
ス信号のうち第1及び第2の再生パルス信号間の第1の
パルス間隔と、第2及び第3の再生パルス信号間の第2
のパルス間隔とを測定し、測定結果に基づき時間差を検
出しつつ、第1と第2のパルス間隔とを比較し、該時間
差と比較結果に基づいて第3の再生パルス信号に所定の
遅延を付加した出力信号を出力することを特徴とする。
【0009】また、本発明によるアシンメトリ補正回路
は、第1のパルス間隔と第2のパルス間隔の時間差の平
均を算出し、該算出結果に基づいて所定の遅延を設定す
ることを特徴とし、さらに、前記算出結果による遅延時
間は、第1及び第2のパルス間隔を比較した結果に応じ
て第3の再生パルス信号に付加することを特徴とする。
は、第1のパルス間隔と第2のパルス間隔の時間差の平
均を算出し、該算出結果に基づいて所定の遅延を設定す
ることを特徴とし、さらに、前記算出結果による遅延時
間は、第1及び第2のパルス間隔を比較した結果に応じ
て第3の再生パルス信号に付加することを特徴とする。
【0010】さらに、本発明によるアシンメトリ補正回
路は、ディジタル再生パルス信号が一定の周波数である
ことを示す信号に応じて、パルス間隔の測定を停止する
機能を有することを特徴とする。
路は、ディジタル再生パルス信号が一定の周波数である
ことを示す信号に応じて、パルス間隔の測定を停止する
機能を有することを特徴とする。
【0011】
【発明の実施の形態】図1は、本発明の一実施の形態に
よるアシンメトリ補正回路を示す回路構成図が示されて
いる。
よるアシンメトリ補正回路を示す回路構成図が示されて
いる。
【0012】図1に示すように、アシンメトリ補正回路
は、フロッピーディスクなどからのディジタル再生信号
から再生パルスを生成し、該再生パルスを入力信号1と
して供給されている。エッジ検出回路2は、入力信号1
の立ち上がりエッジを検出して、図示されていないクロ
ック信号CKの1周期分のパルス33を発生し、フリッ
プフロップ34、カウンタ3、セレクタ5、セレクタ8
及びアンドゲート22に供給する。なお、図示されてい
ないクロック信号CKは、エッジ検出回路2、カウンタ
3、フリップフロップ4,7,12,18,28,2
9,30,31及び34に共通に供給されている。
は、フロッピーディスクなどからのディジタル再生信号
から再生パルスを生成し、該再生パルスを入力信号1と
して供給されている。エッジ検出回路2は、入力信号1
の立ち上がりエッジを検出して、図示されていないクロ
ック信号CKの1周期分のパルス33を発生し、フリッ
プフロップ34、カウンタ3、セレクタ5、セレクタ8
及びアンドゲート22に供給する。なお、図示されてい
ないクロック信号CKは、エッジ検出回路2、カウンタ
3、フリップフロップ4,7,12,18,28,2
9,30,31及び34に共通に供給されている。
【0013】カウンタ3は、パルス33が発生する間隔
を測定する役割をもち、クロック信号の立ち上がりエッ
ジでカウントするアップカウンタで、パルス33が発生
するとクロック信号に同期してカウント値をリセットす
る機能を有する。また、SYNC検出信号21が1にな
ると、クロック信号の供給を遮断して動作を停止する機
能を有する。カウンタ3の出力は、セレクタ5に接続さ
れている。
を測定する役割をもち、クロック信号の立ち上がりエッ
ジでカウントするアップカウンタで、パルス33が発生
するとクロック信号に同期してカウント値をリセットす
る機能を有する。また、SYNC検出信号21が1にな
ると、クロック信号の供給を遮断して動作を停止する機
能を有する。カウンタ3の出力は、セレクタ5に接続さ
れている。
【0014】セレクタ5及びフリップフロップ4は、パ
ルス33が発生したときに、前回パルスが発生したとき
との間隔を保持する役割をもち、セレクタ5は、パルス
33が1のときは、出力にカウンタ3のカウント値を選
択し、パルス33が0のときは、フリップフロップ4の
出力を選択するセレクタである。
ルス33が発生したときに、前回パルスが発生したとき
との間隔を保持する役割をもち、セレクタ5は、パルス
33が1のときは、出力にカウンタ3のカウント値を選
択し、パルス33が0のときは、フリップフロップ4の
出力を選択するセレクタである。
【0015】フリップフロップ4は、クロック信号の立
ち上がりエッジでセレクタ5の出力を取り込む機能をも
ち、SYNC検出信号21が1のときは、クロック信号
の供給を遮断し、動作を停止する機能を持つ。その出力
は、今回の間隔6として、セレクタ5、セレクタ8、平
均値算出回路10及び長短検出回路11に接続される。
ち上がりエッジでセレクタ5の出力を取り込む機能をも
ち、SYNC検出信号21が1のときは、クロック信号
の供給を遮断し、動作を停止する機能を持つ。その出力
は、今回の間隔6として、セレクタ5、セレクタ8、平
均値算出回路10及び長短検出回路11に接続される。
【0016】セレクタ8及びフリップフロップ7は、パ
ルス33が発生したときに、今回の間隔6を前回の間隔
9として保持する役割をもち、セレクタ8は、パルス3
3が1のときは、出力にフリップフロップ4の出力を選
択し、パルス33が0のときは、フリップフロップ7の
出力を選択するセレクタである。
ルス33が発生したときに、今回の間隔6を前回の間隔
9として保持する役割をもち、セレクタ8は、パルス3
3が1のときは、出力にフリップフロップ4の出力を選
択し、パルス33が0のときは、フリップフロップ7の
出力を選択するセレクタである。
【0017】フリップフロップ7は、クロック信号の立
ち上がりエッジでセレクタ8の出力を取り込む機能をも
ち、SYNC検出信号21が1のときは、クロック信号
の供給を遮断し、動作を停止する機能を持つ。その出力
は、前回の間隔9として、セレクタ8、平均値算出回路
10及び長短検出回路11に接続される。
ち上がりエッジでセレクタ8の出力を取り込む機能をも
ち、SYNC検出信号21が1のときは、クロック信号
の供給を遮断し、動作を停止する機能を持つ。その出力
は、前回の間隔9として、セレクタ8、平均値算出回路
10及び長短検出回路11に接続される。
【0018】平均値算出回路10は、パルス33が発生
する間隔の差(アシンメトリ量)を算出する役割をも
ち、前回の間隔9と今回の間隔6の差から平均値を算出
する機能を有する。その出力はセレクタ13と接続さ
れ、長短検出回路11は、前回の間隔9と今回の間隔6
を比較し0以上であれば1を出力、それ以外では0を出
力する機能を有するその出力は、セレクタ13及びセレ
クタ16に接続される。
する間隔の差(アシンメトリ量)を算出する役割をも
ち、前回の間隔9と今回の間隔6の差から平均値を算出
する機能を有する。その出力はセレクタ13と接続さ
れ、長短検出回路11は、前回の間隔9と今回の間隔6
を比較し0以上であれば1を出力、それ以外では0を出
力する機能を有するその出力は、セレクタ13及びセレ
クタ16に接続される。
【0019】SYNC検出信号21は、図示されていな
いVFO(Variable Frequency O
scillator)回路から出力される信号である。
VFO回路は、再生パルスに同期して発振し、該回路か
らの出力に基づきデータが読み出される。VFO回路
は、一定の周波数を作成するためのSYNC領域と呼ば
れるデータ列の再生パルスによって一定の周波数作成が
できた場合に、SYNC検出信号21として1を出力す
る。
いVFO(Variable Frequency O
scillator)回路から出力される信号である。
VFO回路は、再生パルスに同期して発振し、該回路か
らの出力に基づきデータが読み出される。VFO回路
は、一定の周波数を作成するためのSYNC領域と呼ば
れるデータ列の再生パルスによって一定の周波数作成が
できた場合に、SYNC検出信号21として1を出力す
る。
【0020】平均値算出回路10の出力は、長短検出回
路11の出力が1で且つSYNC検出信号21が0であ
るとき、セレクタ13およびセレクタ14を介して、フ
リップフロップ12に平均値15として保持される。長
短検出回路11の出力が0のとき、またはSYNC検出
信号21が1であるときは、セレクタ13及びセレクタ
14を介して、フリップフロップ12は現在の値を保持
する。
路11の出力が1で且つSYNC検出信号21が0であ
るとき、セレクタ13およびセレクタ14を介して、フ
リップフロップ12に平均値15として保持される。長
短検出回路11の出力が0のとき、またはSYNC検出
信号21が1であるときは、セレクタ13及びセレクタ
14を介して、フリップフロップ12は現在の値を保持
する。
【0021】長短検出回路11の出力は、SYNC検出
信号21が0であるとき、セレクタ16及びセレクタ1
7を介して、フリップフロップ18に補正イネーブル信
号19として保持される。SYNC検出信号21が1で
ありパルス33が0のときは、アンドゲート22は0を
出力し、セレクタ16及びセレクタ17を介して補正イ
ネーブル信号19は保持され続ける。SYNC検出信号
21が1で、パルス33が1になると、アンドゲート2
2は1を出力し、インバータ20とセレクタ17を介し
て、補正イネーブル信号19は反転した値となる。
信号21が0であるとき、セレクタ16及びセレクタ1
7を介して、フリップフロップ18に補正イネーブル信
号19として保持される。SYNC検出信号21が1で
ありパルス33が0のときは、アンドゲート22は0を
出力し、セレクタ16及びセレクタ17を介して補正イ
ネーブル信号19は保持され続ける。SYNC検出信号
21が1で、パルス33が1になると、アンドゲート2
2は1を出力し、インバータ20とセレクタ17を介し
て、補正イネーブル信号19は反転した値となる。
【0022】フリップフロップ28、29、30及び3
1はパルス33をクロック信号の立ち上がりエッジでシ
フトさせるためのシフトレジスタであり、それぞれの出
力は、セレクタ27に接続されている。フリップフロッ
プ34はパルス33が入力されてから、セレクタ27の
入力信号が確定するまでの時間、パルス33を遅らせる
ためのもので、その出力はセレクタ27には接続されな
い。セレクタ27は、平均値15と補正イネーブル信号
19により、出力信号32としてシフトレジスタの出力
23、24、25及び26のいずれか一つの信号を選択
するセレクタである。この平均値15と補正イネーブル
信号19の組み合わせによる出力信号32の真理値表
は、図2で示されるようになっており、アシンメトリの
補正を行わないときは、シフトレジスタ23の出力を選
択し、アシンメトリの補正をするときは、シフトレジス
タ24,25、及び26のいずれか一つの信号を選択し
て出力する。
1はパルス33をクロック信号の立ち上がりエッジでシ
フトさせるためのシフトレジスタであり、それぞれの出
力は、セレクタ27に接続されている。フリップフロッ
プ34はパルス33が入力されてから、セレクタ27の
入力信号が確定するまでの時間、パルス33を遅らせる
ためのもので、その出力はセレクタ27には接続されな
い。セレクタ27は、平均値15と補正イネーブル信号
19により、出力信号32としてシフトレジスタの出力
23、24、25及び26のいずれか一つの信号を選択
するセレクタである。この平均値15と補正イネーブル
信号19の組み合わせによる出力信号32の真理値表
は、図2で示されるようになっており、アシンメトリの
補正を行わないときは、シフトレジスタ23の出力を選
択し、アシンメトリの補正をするときは、シフトレジス
タ24,25、及び26のいずれか一つの信号を選択し
て出力する。
【0023】次に、本発明の実施の形態によるアシンメ
トリ補正回路の動作を図面を用いて詳細に説明する。
トリ補正回路の動作を図面を用いて詳細に説明する。
【0024】まず、SYNC検出信号が0、すなわち、
入力信号にアシンメトリが生じており、VFO回路が一
定周波数を作成できていない場合のアシンメトリ補正動
作について図3を用いて説明する。
入力信号にアシンメトリが生じており、VFO回路が一
定周波数を作成できていない場合のアシンメトリ補正動
作について図3を用いて説明する。
【0025】T1において、入力信号1が立ち上がると
エッジ検出回路2の出力からパルス33がクロック信号
1周期分のパルスを発生する。このパルス33が発生す
ると、セレクタ5からはカウンタ3の出力が選択される
ので、フリップフロップ4には、パルス33が発生した
ときのカウンタ3の値、例えば「6」が今回の間隔6と
して入力される。パルス33が発生した次のクロック信
号の立ち上がりでカウンタ3はリセットされ、その後ク
ロック信号の立ち上がりでカウントを続ける。
エッジ検出回路2の出力からパルス33がクロック信号
1周期分のパルスを発生する。このパルス33が発生す
ると、セレクタ5からはカウンタ3の出力が選択される
ので、フリップフロップ4には、パルス33が発生した
ときのカウンタ3の値、例えば「6」が今回の間隔6と
して入力される。パルス33が発生した次のクロック信
号の立ち上がりでカウンタ3はリセットされ、その後ク
ロック信号の立ち上がりでカウントを続ける。
【0026】T2において、同様にパルス33が発生す
ると、今回の間隔6には、値、例えば「8」が保持さ
れ、前回の間隔9には、値「6」が保持される。平均値
算出回路10は、(前回の間隔9の値−今回の間隔6の
値)/2=(6−8)/2=−1を出力する。また、長
短検出回路11は、前回の間隔9の値−今回の間隔6の
値が「0」以上ではないので、0を出力する。長短検出
回路11の出力が0で、SYNC検出信号21が0であ
るので、平均算出回路10の出力はフリップフロップ1
2に入力されず、平均値15は不定となる。また、SY
NC検出信号21が0であるので、長短検出回路11の
出力の値がフリップフロップ18に入力され、補正イネ
ーブル信号19は0となる。このとき、セレクタ27は
図2の真理値表より、シフトレジスタの出力23が選択
されるので、パルス33は2クロック遅れて、セレクタ
27より出力信号32として出力される。
ると、今回の間隔6には、値、例えば「8」が保持さ
れ、前回の間隔9には、値「6」が保持される。平均値
算出回路10は、(前回の間隔9の値−今回の間隔6の
値)/2=(6−8)/2=−1を出力する。また、長
短検出回路11は、前回の間隔9の値−今回の間隔6の
値が「0」以上ではないので、0を出力する。長短検出
回路11の出力が0で、SYNC検出信号21が0であ
るので、平均算出回路10の出力はフリップフロップ1
2に入力されず、平均値15は不定となる。また、SY
NC検出信号21が0であるので、長短検出回路11の
出力の値がフリップフロップ18に入力され、補正イネ
ーブル信号19は0となる。このとき、セレクタ27は
図2の真理値表より、シフトレジスタの出力23が選択
されるので、パルス33は2クロック遅れて、セレクタ
27より出力信号32として出力される。
【0027】T3においては、今回の間隔6には、値
「6」が保持され、前回の間隔9には、値「8」が保持
され、平均値算出回路10は、1を出力する。長短検出
回路11は、前回の間隔9の値−今回の間隔6の値が
「0」以上なので、1を出力する。長短検出回路11の
出力が1なので、平均算出回路10の出力はフリップフ
ロップ12に入力され、平均値15の値は、1になる。
また、補正イネーブル信号19は1となる。このとき、
セレクタ27は図2の真理値表より、シフトレジスタの
出力24が選択されるので、パルス33は3クロック遅
れて、セレクタ27より出力信号32として出力され
る。
「6」が保持され、前回の間隔9には、値「8」が保持
され、平均値算出回路10は、1を出力する。長短検出
回路11は、前回の間隔9の値−今回の間隔6の値が
「0」以上なので、1を出力する。長短検出回路11の
出力が1なので、平均算出回路10の出力はフリップフ
ロップ12に入力され、平均値15の値は、1になる。
また、補正イネーブル信号19は1となる。このとき、
セレクタ27は図2の真理値表より、シフトレジスタの
出力24が選択されるので、パルス33は3クロック遅
れて、セレクタ27より出力信号32として出力され
る。
【0028】T4のときはT2の動作と同様に補正イネ
ーブル信号19は0となる。このとき、セレクタ27は
図2の真理値表より、シフトレジスタの出力23が選択
されるので、パルス33は2クロック遅れて、セレクタ
27より出力信号32として出力される。
ーブル信号19は0となる。このとき、セレクタ27は
図2の真理値表より、シフトレジスタの出力23が選択
されるので、パルス33は2クロック遅れて、セレクタ
27より出力信号32として出力される。
【0029】以上のようにT2〜T3のパルス33の間
隔が6クロックで、T3からT4のパルス33の間隔が
8クロックであり、つまりパルス33はアシンメトリが
発生している状態であるが、出力信号32は、パルス3
3を、T2のときは2クロック遅れ、T3のときは3ク
ロック遅れ、T4のときは2クロック遅れとして出力す
ることで、間隔は7クロックづつの等間隔に補正されて
いる。一方、入力信号1にアシンメトリが無いときは、
今回の間隔6と前回の間隔9は等しくなるため、平均値
15は0となり、セレクタ27からの出力は、常にシフ
トレジスタ23の出力が選択され、パルス33は2クロ
ック遅れで出力信号32に現れる。
隔が6クロックで、T3からT4のパルス33の間隔が
8クロックであり、つまりパルス33はアシンメトリが
発生している状態であるが、出力信号32は、パルス3
3を、T2のときは2クロック遅れ、T3のときは3ク
ロック遅れ、T4のときは2クロック遅れとして出力す
ることで、間隔は7クロックづつの等間隔に補正されて
いる。一方、入力信号1にアシンメトリが無いときは、
今回の間隔6と前回の間隔9は等しくなるため、平均値
15は0となり、セレクタ27からの出力は、常にシフ
トレジスタ23の出力が選択され、パルス33は2クロ
ック遅れで出力信号32に現れる。
【0030】次に、図4を用いて、SYNC検出信号1
21が1になったとき、すなわち、VFO回路が一定周
波数を作成できた場合のアシンメトリ補正回路の動作に
ついて説明する。
21が1になったとき、すなわち、VFO回路が一定周
波数を作成できた場合のアシンメトリ補正回路の動作に
ついて説明する。
【0031】T5において、SYNC検出信号21が
1、すなわちVFO回路が一定周波数を作成できたと検
出されると、カウンタ3、フリップフロップ4及び7は
それぞれの回路へ供給されるクロック信号CKを停止さ
せ、カウンタ3の出力、今回の間隔6、前回の間隔9の
値を一定とする。これに伴い平均値算出回路10、長短
検出回路11の動作も停止する。また、セレクタ14
は、平均値15を選択して出力するため、平均値15は
その値を保持する。セレクタ16は、補正イネーブル信
号19を選択して出力するように切り替わり、セレクタ
17は、パルス33が入ると、インバータ20の出力を
選択するため、補正イネーブル信号19は反転して0と
なる。したがって、セレクタ27は平均値15に関わら
ずセレクタ23の出力を選択、つまり、アシンメトリ補
正が行われずに、パルス33が2クロック分遅れた信号
が出力信号32として現れる。
1、すなわちVFO回路が一定周波数を作成できたと検
出されると、カウンタ3、フリップフロップ4及び7は
それぞれの回路へ供給されるクロック信号CKを停止さ
せ、カウンタ3の出力、今回の間隔6、前回の間隔9の
値を一定とする。これに伴い平均値算出回路10、長短
検出回路11の動作も停止する。また、セレクタ14
は、平均値15を選択して出力するため、平均値15は
その値を保持する。セレクタ16は、補正イネーブル信
号19を選択して出力するように切り替わり、セレクタ
17は、パルス33が入ると、インバータ20の出力を
選択するため、補正イネーブル信号19は反転して0と
なる。したがって、セレクタ27は平均値15に関わら
ずセレクタ23の出力を選択、つまり、アシンメトリ補
正が行われずに、パルス33が2クロック分遅れた信号
が出力信号32として現れる。
【0032】T6においては、パルス33が入力される
ことにより補正イネーブル信号19が反転して1とな
り、セレクタ27は平均値15に基づいてアシンメトリ
補正を行う状態となり、3クロック遅れでパルス33
は、出力信号32に現れる。以後SYNC検出信号21
が0になるまで、補正イネーブル信号19はパルス33
が入力される度に反転し、T5及びT6の動作を繰り返
し、すなわち、2回に一度アシンメトリの補正を行う。
ことにより補正イネーブル信号19が反転して1とな
り、セレクタ27は平均値15に基づいてアシンメトリ
補正を行う状態となり、3クロック遅れでパルス33
は、出力信号32に現れる。以後SYNC検出信号21
が0になるまで、補正イネーブル信号19はパルス33
が入力される度に反転し、T5及びT6の動作を繰り返
し、すなわち、2回に一度アシンメトリの補正を行う。
【0033】本実施例では、シフトレジスタは4個のフ
リップフロップで構成されているが、当然このシフトレ
ジスタは、さらに多くの個数のフリップフロップで構成
して、より大きいアシンメトリ(今回の間隔6と前回の
間隔9の差が大きい)に対しても補正することができ
る。このとき、セレクタ27の真理値表も合わせて変更
することは言うまでもない。
リップフロップで構成されているが、当然このシフトレ
ジスタは、さらに多くの個数のフリップフロップで構成
して、より大きいアシンメトリ(今回の間隔6と前回の
間隔9の差が大きい)に対しても補正することができ
る。このとき、セレクタ27の真理値表も合わせて変更
することは言うまでもない。
【0034】次に、本発明の方法を示すフローチャート
を図5に示す。図5では、まず最初にステップ(A)に
て、再生データが入力されたかどうかを判断し、データ
があればステップ(B)へ進み、無ければ終了する。ス
テップ(B)では、SYNC検出信号が無ければ、ステ
ップ(C)へ進む。ステップ(C)では、前回データが
入力されたときから、今回データが入力されたときまで
の間隔を今回のパルス間隔として値を保持し、ステップ
(D)へ進む。ステップ(D)では、ステップ(C)の
今回のパルス間隔を前回のパルス間隔として保持してス
テップ(E)に進み、ステップ(E)では前回のパルス
間隔と今回のパルス間隔の差の平均を算出してステップ
(F)へ進む。ステップ(F)では、前回のパルス間隔
と今回のパルス間隔の差が0以上でなければ、ステップ
(J)へ進み、補正イネーブル信号をディスエーブルに
して、補正はせずに終了する。一方前回のパルス間隔と
今回のパルス間隔の差が0以上であれば、ステップ
(G)へ進み、補正イネーブル信号をイネーブルにす
る。その後、ステップ(I)へ進み補正イネーブル信号
がイネーブルなのでステップ(K)に進み、再生データ
を前回のパルス間隔と今回のパルス間隔の差の平均分遅
らせて出力して終了する。
を図5に示す。図5では、まず最初にステップ(A)に
て、再生データが入力されたかどうかを判断し、データ
があればステップ(B)へ進み、無ければ終了する。ス
テップ(B)では、SYNC検出信号が無ければ、ステ
ップ(C)へ進む。ステップ(C)では、前回データが
入力されたときから、今回データが入力されたときまで
の間隔を今回のパルス間隔として値を保持し、ステップ
(D)へ進む。ステップ(D)では、ステップ(C)の
今回のパルス間隔を前回のパルス間隔として保持してス
テップ(E)に進み、ステップ(E)では前回のパルス
間隔と今回のパルス間隔の差の平均を算出してステップ
(F)へ進む。ステップ(F)では、前回のパルス間隔
と今回のパルス間隔の差が0以上でなければ、ステップ
(J)へ進み、補正イネーブル信号をディスエーブルに
して、補正はせずに終了する。一方前回のパルス間隔と
今回のパルス間隔の差が0以上であれば、ステップ
(G)へ進み、補正イネーブル信号をイネーブルにす
る。その後、ステップ(I)へ進み補正イネーブル信号
がイネーブルなのでステップ(K)に進み、再生データ
を前回のパルス間隔と今回のパルス間隔の差の平均分遅
らせて出力して終了する。
【0035】一方、ステップ(B)で、SYNC検出信
号があれば、ステップ(H)に進み、補正イネーブル信
号を反転して、ステップ(I)に進み、補正イネーブル
信号がイネーブルであればステップ(K)に進み、再生
データを前回のパルス間隔と今回のパルス間隔の差の平
均分遅らせて出力して終了する。一方、補正イネーブル
信号がディスエーブルであれば、そのまま終了する。
号があれば、ステップ(H)に進み、補正イネーブル信
号を反転して、ステップ(I)に進み、補正イネーブル
信号がイネーブルであればステップ(K)に進み、再生
データを前回のパルス間隔と今回のパルス間隔の差の平
均分遅らせて出力して終了する。一方、補正イネーブル
信号がディスエーブルであれば、そのまま終了する。
【0036】
【発明の効果】以上説明したように、本発明によれば、
再生データの発生間隔を測定して、その間隔が異なるこ
とに基づいて補正を行なっているため、フロッピーディ
スクなどの回転数が理想よりも誤差をもった状態であっ
ても正しくアシンメトリを補正することができる。ま
た、アシンメトリの補正は、SYCN検出信号などの外
部信号に応じてカウンタなどの動作を停止させるため、
消費電力が小さくすることができる。
再生データの発生間隔を測定して、その間隔が異なるこ
とに基づいて補正を行なっているため、フロッピーディ
スクなどの回転数が理想よりも誤差をもった状態であっ
ても正しくアシンメトリを補正することができる。ま
た、アシンメトリの補正は、SYCN検出信号などの外
部信号に応じてカウンタなどの動作を停止させるため、
消費電力が小さくすることができる。
【図1】本発明の実施の形態によるアシンメトリ補正回
路を示す回路構成図
路を示す回路構成図
【図2】本発明の実施の形態のセレクタ27の真理値表
【図3】SYNC検出信号が0のときの本発明の実施の
形態の動作を示すタイミング図
形態の動作を示すタイミング図
【図4】SYNC検出信号が1のときの本発明の実施の
形態の動作を示すタイミング図
形態の動作を示すタイミング図
【図5】本発明によるアシンメトリ補正方法を示すフロ
ーチャート
ーチャート
【図6】従来技術の原理図
【図7】従来技術の信号処理を示す図
【図8】従来技術の回路構成図
【図9】従来技術の回路構成によるタイミング図
【図10】アシンメトリの発生を示す図
1 入力信号 2 エッジ検出回路 3 カウンタ 4、7、12、18、28、29、30、31、34
F/F 5、8、13、14、16、17、27 セレクタ 10 平均値算出回路 11 長短検出回路 20 インバータ 21 SYNC検出信号 22 アンドゲート 32 出力信号
F/F 5、8、13、14、16、17、27 セレクタ 10 平均値算出回路 11 長短検出回路 20 インバータ 21 SYNC検出信号 22 アンドゲート 32 出力信号
Claims (8)
- 【請求項1】 記録媒体から読み出されるディジタル再
生信号のアシンメトリを補正する回路であって、複数の
前記ディジタル再生信号に基づき複数の再生パルス信号
をそれぞれ生成する第1の手段と、前記複数の再生パル
ス信号のうち第1及び第2の再生パルス信号間の第1の
パルス間隔と第2及び第3の再生パルス信号間の第2の
パルス間隔を測定する第2の手段と、前記第2の手段に
より測定した第1及び第2のパルス間隔の時間差を検出
する第3の手段と、前記第1のパルス間隔が前記第2の
パルス間隔よりも長いか否かを判定する第4の手段と、
前記第3による検出結果及び前記第4の手段による判定
結果に基づいて前記第3の再生パルス信号を所定の時間
遅延させた出力信号を出力する第5の手段とを備えたこ
とを特徴とするアシンメトリ補正回路。 - 【請求項2】 前記第5の手段は、前記第4の手段によ
る判定結果が第1のパルス間隔が第2のパルス間隔より
も長いときに、前記第3の再生パルス信号に対して前記
時間差分に基づいた遅延を加えた出力信号を出力するこ
とを特徴とする請求項1記載のアシンメトリ補正回路。 - 【請求項3】 前記遅延は、前記第1及び第2のパルス
間隔の時間差の平均であることを特徴とする請求項1又
は2記載のアシンメトリ補正回路。 - 【請求項4】 前記再生パルス信号が一定の周波数であ
ることを示す信号に応じて、前記第2の手段はパルス間
隔の測定を停止する機能を有することを特徴とする請求
項1記載のアシンメトリ補正回路。 - 【請求項5】 記録媒体からディジタル再生信号が読み
出されたか否かを判定するステップと、前記ディジタル
再生信号の第1及び第2の信号間隔を測定するステップ
と、前記測定結果に基づいて前記第1及び第2の信号間
隔の時間差を算出するステップと、前記第1の信号間隔
と第2の信号間隔とを比較するステップと、前記算出ス
テップ及び前記比較ステップに続いて前記ディジタル再
生信号に遅延を付加するステップとを備えることを特徴
とするアシンメトリ補正方法。 - 【請求項6】 前記遅延付加ステップは、前記比較結果
において前記第1の信号間隔が前記第2の信号間隔より
も長い場合に前記遅延を付加する、請求項5記載のアシ
ンメトリ補正方法。 - 【請求項7】 前記算出ステップは、前記第1及び第2
の信号間隔の時間差の平均を算出する、請求項5又は6
記載のアシンメトリ補正方法。 - 【請求項8】 前記判定ステップを受けて前記ディジタ
ル再生信号が一定の周期で読み出されているか否かを判
定する第1の判断ステップを有し、前記一定の周期で読
み出されていない場合には前記測定ステップに続き、前
記一定の周期で読み出されている場合には前記遅延を付
加するか否かが決定されるステップとを有することを特
徴とする請求項5記載のアシンメトリ補正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26207499A JP2001084701A (ja) | 1999-09-16 | 1999-09-16 | アシンメトリ補正回路及びその補正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26207499A JP2001084701A (ja) | 1999-09-16 | 1999-09-16 | アシンメトリ補正回路及びその補正方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001084701A true JP2001084701A (ja) | 2001-03-30 |
Family
ID=17370677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26207499A Pending JP2001084701A (ja) | 1999-09-16 | 1999-09-16 | アシンメトリ補正回路及びその補正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001084701A (ja) |
-
1999
- 1999-09-16 JP JP26207499A patent/JP2001084701A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2026469B1 (en) | Circuit device and method of measuring clock jitter | |
JPH11161907A (ja) | 磁気ディスク装置及びこの装置に使用するリードチャネルic | |
JP2891216B2 (ja) | サーボマーク検出回路 | |
KR100532370B1 (ko) | 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법 | |
JP2001084701A (ja) | アシンメトリ補正回路及びその補正方法 | |
JP2002141786A (ja) | 装置及びその動作方法 | |
US6573763B2 (en) | Waveform generation apparatus and waveform generation method | |
JP2001291296A (ja) | デューティ判定回路 | |
JP3662985B2 (ja) | 同期及びビット情報検出装置 | |
JP2007518976A (ja) | 遅延故障テスト回路および関連方法 | |
JP2001230824A (ja) | データ受信方式 | |
JP2001108725A (ja) | 半導体デバイス試験装置のタイミング位相校正方法・装置 | |
JP3693930B2 (ja) | Pll回路のシミュレーション方法およびシミュレーション・プログラム | |
JP3223884B2 (ja) | デューティ比判定回路及びデューティ比判定方法 | |
JP3060970B2 (ja) | パルス幅変調回路 | |
JP2001033529A (ja) | 遅延クロック生成装置及び半導体試験装置 | |
JPH07229979A (ja) | 多相クロック時間計測回路 | |
JP2000138588A (ja) | パルス幅信号変換回路 | |
JPH11340789A (ja) | サンプルレートコンバータ | |
JPH09196983A (ja) | 時間計数回路、パルス変換回路及びfm復調回路 | |
JP2636349B2 (ja) | 位相制御回路 | |
JP2819955B2 (ja) | 装置内誤り監視回路 | |
JP2003169043A (ja) | 受信クロック生成方法及び受信クロック生成装置 | |
JPH03255743A (ja) | ビット同期回路 | |
JPH11212663A (ja) | クロック信号断検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040601 |