JP2001067106A - 制御装置における電子基板識別装置および方法、ならびに制御構成データ作成装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】シーケンスコントロール用制御装置の構成デー
タの構築を手入力に代えて自動生成できるようにするこ
と、これにより人間系の設定ミス等を排除し、作業効率
およびメンテナンスの向上を図ることにある。 【解決手段】ＣＰＵを搭載した制御用基板６と、この制
御用基板に接続され制御に必要な各種機能をもつ電子基
板７とを、共通なマザーボード５上に装着して構成され
る制御装置１であって、制御用基板は自己の保有情報と
各電子基板の固有情報とを格納したデータベース１２を
有するとともに、各電子基板は自己の保有情報を格納し
た記憶素子１４ａ，１４ｂを有し、かつマザーボードは
制御用基板と各電子基板とを個別に通信できる複数の通
信線１９を有し、さらに制御用基板は、マザーボード上
への装着状態においてデータベースに格納された情報と
各電子基板の記憶素子に格納された情報とに基づいて各
電子基板７ａ，７ｂ，７ｃの実装位置および固有情報を
識別し得る識別手段を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば火力，水力
発電プラント等の各種機器を制御するための制御装置の
制御構成データを作成する場合等に適用される電子基板
識別装置および識別方法ならびに制御構成データ作成装
置および方法に関するものである。

【０００２】

【従来の技術】一般に、発電プラント等では制御装置に
よるシーケンスコントロールが行われている。このよう
な場合に適用される制御装置は、制御すべき多数の機器
に対応して、複数の制御ユニットを組み合せた複雑な構
成となっている。

【０００３】すなわち制御装置の各ユニットは、制御用
基板、入出力基板、外部通信基板、補助電源基板等の電
子基板によって構成され、これらの各基板を例えば１８
スロットのマザーボードに並列に装着してユニットケー
スに格納した構成となっている。

【０００４】そして、このような構成を基に、操作員が
基板構成データを保守ツール上で手入力した上で、さら
に制御用基板、外部通信基板の設定データを手入力で作
成している。そのデータを入力後、保守ツールのジェネ
レーション機能により、制御用基板の制御データの仕様
に合わせたバイナリーコードに変換して制御構成データ
を生成している。

【０００５】

【発明が解決しようとする課題】制御用基板にはＣＰＵ
とともにＲＯＭ，ＲＡＭ等が設けてあり、ＲＯＭにＯＳ
が格納されている。しかし、このＯＳだけでは制御を実
行することができない。即ち、付属する各基板構成に適
合した制御構成データを保守ツールで作成して制御用基
板のＲＡＭに書き込まない限り、その制御用基板を用い
た制御を実行することができないものである。

【０００６】しかも、手入力した基板構成データが、実
装された各基板構成と一致した上で、なお、設定データ
が一致していないと、実行エラーおよび制御データエラ
ーが発生し、制御を実行することができない。

【０００７】人間系によるデータ入力作業は、多分にミ
スを誘発し、非常に作業効率の悪いものになっている。
また、プラントの増設等により基板追加が発生した場
合、基板構成データの変更および設定データの変更をも
伴う場合があり、入力ミスは決して許されない作業とな
るため、従来では実装される基板の識別や、制御構成デ
ータの作成、変更等について、膨大な資料との突合せ等
の多くの労力、時間が費されているのが実情である。

【０００８】本発明はこのような事情に鑑みてなされた
もので、その目的は、シーケンスコントロール用制御装
置の構成データの構築を手入力に代えて自動生成できる
ようにすること、これにより人間系の設定ミス等を排除
し、作業効率およびメンテナンスの向上を図ることにあ
る。

【０００９】即ち、本願発明の第一の目的は、各制御ユ
ニットに組込む制御用基板と他の各種基板との間で自動
的に個別情報の通信が行われ、それにより電子基板の種
類や位置等を適正か否か識別できる制御装置における電
子基板識別装置および同識別方法を提供することにあ
る。

【００１０】また、本願発明の第二の目的は、基板識別
の自動化に加え、制御構成データを自動認識することが
でき、従来行われていた手入力に係る労力を省き、能率
を大幅に向上させることができる制御構成データの作成
装置および同作成方法を提供することにある。

【００１１】

【課題を解決するための手段】前記の目的を達成するた
めに、請求項１の発明では、ＣＰＵを搭載した制御用基
板と、この制御用基板に接続され制御に必要な各種機能
をもつ電子基板とを、共通なマザーボード上に装着して
構成される制御装置であって、前記制御用基板は自己の
保有情報と前記各電子基板の固有情報とを格納したデー
タベースを有するとともに、前記各電子基板は自己の保
有情報を格納した記憶素子を有し、かつ前記マザーボー
ドは前記制御用基板と前記各電子基板とを個別に通信で
きる複数の通信線を有し、さらに前記制御用基板は、前
記マザーボード上への装着状態において前記データベー
スに格納された情報と前記各電子基板の記憶素子に格納
された情報とに基づいて前記各電子基板の実装位置およ
び固有情報を識別し得る識別手段を備えたことを特徴と
する制御装置における電子基板識別装置を提供する。

【００１２】請求項２の発明では、ＣＰＵを搭載した制
御用基板と、この制御用基板に接続され制御に必要な各
種機能をもつ電子基板とを、共通なマザーボード上に装
着して構成される制御装置の制御構成データの作成また
は修正等を行うための制御構成データ作成装置であっ
て、前記制御用基板は自己の保有情報と前記各電子基板
の固有情報とを格納したデータベースを有するととも
に、前記各電子基板は自己の保有情報を格納した記憶素
子を有し、かつ前記マザーボードは前記制御用基板と前
記各電子基板とを個別に通信できる複数の通信線を有
し、さらに前記制御用基板は、前記マザーボード上への
装着状態において前記データベースに格納された情報と
前記各電子基板の記憶素子に格納された情報とに基づい
て前記各電子基板の実装位置および固有情報を識別し得
る識別手段を備え、かつ前記制御用基板を認識してそれ
との通信を行う通信手段と、この通信手段を介して前記
制御基板から前記各電子基板固有の情報を得るととも
に、その情報をそれ自身が有する情報格納用データベー
スにおける前記各電子基板固有の情報と照合する処理を
行う処理手段と、この処理手段で得られた結果を表示す
る表示手段と、同結果に基づいて制御構成データの作
成、修正を行うデータ作成手段とを備えたことを特徴と
する制御構成データ作成装置を提供する。

【００１３】請求項３の発明では、ＣＰＵを搭載した制
御用基板と、この制御用基板に接続され制御に必要な各
種機能をもつ電子基板とを、共通なマザーボード上に装
着して構成される制御装置について、前記制御用基板の
データベースに自己の保有情報と前記各電子基板の固有
情報とを格納するとともに、前記各電子基板の記憶素子
に自己の保有情報を格納しておき、前記マザーボードに
設けた通信線により前記制御用基板と前記各電子基板と
を個別に通信させ、さらに前記制御用基板の前記マザー
ボード上への装着状態において前記データベースに格納
された情報と前記各電子基板の記憶素子に格納された情
報とに基づいて前記各電子基板の実装位置および固有情
報を識別することを特徴とする制御装置における電子基
板識別方法を提供する。

【００１４】請求項４の発明では、ＣＰＵを搭載した制
御用基板と、この制御用基板に接続され制御に必要な各
種機能をもつ電子基板とを、共通なマザーボード上に装
着して構成される制御装置の制御構成データの作成また
は修正等を行うための制御構成データ作成方法であっ
て、前記制御用基板は自己の保有情報と前記各電子基板
の固有情報とを格納したデータベースを有するととも
に、前記各電子基板は自己の保有情報を格納した記憶素
子を有し、かつ前記マザーボードは前記制御用基板と前
記各電子基板とを個別に通信できる複数の通信線を有
し、さらに前記制御用基板は、前記マザーボード上への
装着状態において前記データベースに格納された情報と
前記各電子基板の記憶素子に格納された情報とに基づい
て前記各電子基板の実装位置および固有情報を識別し、
かつ通信手段によって前記制御用基板を認識してそれと
の通信を行い、この通信によって前記制御基板から前記
各電子基板固有の情報を処理手段に出力して、その情報
をそれ自身が有する情報格納用データベースにおける前
記各電子基板固有の情報と照合する処理を行い、この処
理によって得られた結果を表示手段に表示するととも
に、同結果に基づいてデータ作成手段により制御構成デ
ータの作成、修正を行うことを特徴とする制御構成デー
タ作成方法を提供する。

【００１５】

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照して説明する。

【００１６】図１は、本実施形態で適用する発電プラン
ト用制御装置と、その制御装置の制御構成データ作成装
置とを概略的に示したものである。

【００１７】この図１に示すように、制御装置１は発電
プラントに設置される各種モータ、バルブ等の電気的駆
動装置２ａ…を制御するためのもので、１つの筺体３内
に複数の制御ユニット４ａ…を組込むことによって構成
されている。各制御ユニット４ａ…は、それぞれマザー
ボード５上に制御用基板６および制御に必要な各種電子
基板７を実装して構成されている。

【００１８】制御装置１には、制御構成データの作成、
修正等を行うための制御構成データ作成装置８が接続さ
れ、これは後述する処理，通信等を行うための本体部
９、処理結果を表示するモニタ用の表示手段１０および
入力操作等を行う操作手段１１により構成されている。

【００１９】図２は、制御装置１の一つの制御ユニット
４ａの構成を拡大して示している。

【００２０】この制御ユニット４ａは基本的に、ＣＰＵ
を搭載した制御用基板６と、この制御用基板６に接続さ
れ制御に必要な各種機能をもつ電子基板７とを、共通な
マザーボード５上に装着して構成される。電子基板７と
しては、例えば入出力基板（Ｉ／Ｏ基板）７ａ，外部通
信基板（コミュニケーション基板）７ｂ、および出力基
板あるいはバックアップ用電源基板７ｃ等の各種基板が
含まれる。

【００２１】制御用基板６は機器制御のためのＣＰＵの
ほか、自己の保有情報と前記各電子基板の固有情報とを
格納したデータベース（ＲＯＭ）１２を有している。さ
らに、基板データの書込みが可能な記憶素子、すなわち
基板データ格納用ＲＡＭを有する。また、この制御用基
板６には、それが所属する制御ユニットを、他のユニッ
トから識別するための自己ユニット番号や基板グルー
プ、あるいは基板種別等を識別するためのデジタルスイ
ッチ（ＤＳＷ）１３が実装されている。

【００２２】入出力基板７ａは、基板種別コード、基板
グループ、基板タイプ、使用レジスタ点数、レジスタの
属性、極性タイプ等の基板固有の情報を格納した記憶素
子（ＲＯＭ）１４ａを備えている。なお、この入出力基
板７ａは制御用基板６との通信を行うものであるため、
他のユニット等との識別が不要であることから、制御用
基板６に設けられるディジタルスイッチ１３のようなユ
ニット識別情報は設けられていない。

【００２３】外部通信基板７ｂは、基板種別コード、基
板グループ、使用レジスタ点数、レジスタの属性、通信
レート等のデフォルトの設定値等を格納した記憶素子
（ＲＯＭ）１４ｂを備えている。この外部通信基板７ｂ
の基板種別コードは、入出力基板の基板種別コードと共
通となっている。また、外部通信基板７ｂは、ネットワ
ーク上に接続して直接外部との通信を行うことから、こ
の外部通信基板７ｂが属する制御ユニット番号（自局）
を識別するために、制御用基板６と同様に、ディジタル
スイッチ（ＤＳＷ）１５を１つ実装してある。

【００２４】バックアップ用電源基板等の他の基板７ｃ
には、前記同様の記憶素子（ＲＯＭ）１４ｃが設けられ
ている。

【００２５】また、これらの各基板６，７ａ，…のコネ
クタ１６には、制御信号送受信用のコネクタのほか、マ
ザーボード５のスロット１７および下記の通信線を介し
て制御用基板６に接続される位置確認用のコネクタが含
まれている。

【００２６】図３は、マザーボード５に設けられたシス
テムバスの構成を示している。

【００２７】この図３に示すように、マザーボード５に
は各基板６，７ａ，…のコネクタ１７に対応する制御用
信号線１８が設けられるとともに、１スロット毎に独立
して複数、例えば１５本の位置確認用の通信線１９が設
けられ、これによりシステムバスが形成されている。そ
して、マザーボード５のスロット１７に各基板６，７
ａ，…のコネクタ１４ａ…を装着することにより、位置
確認用の通信線１９を介して制御用基板６と他の各基板
７ａ…とが接続され、これにより制御用基板６と各基板
７ａ…との間で基板識別のための通信が行われるように
なっている。

【００２８】図４は、制御装置１および制御構成データ
作成装置８のシステム構成を示したものである。なお、
この図４には主に、電子基板識別機能および制御構成デ
ータ作成機能に関する部分を示している。

【００２９】制御装置１は前述したように、制御用基板
６と他の基板７ａ，７ｂ，７ｃ…とがマザーボード５の
通信線１９を介して接続される構成としてある。

【００３０】制御用基板６のＣＰＵ６ａには、電源投入
後に初期化処理を行い、他の基板７ａ…の実装を認識す
るための信号（以下、「ＩＤセット信号」という）を出
力し、さらに自己の機能診断等を自動的に行う信号発生
・自己診断手段２０とを備えている。また、この制御基
板６には、ＩＤセット信号を他の各基板７ａ…に分配出
力するためのＩＤセット信号分配手段２１が組込まれて
いる。なお、ＩＤセット信号分配手段２１については、
図５を参照して後述する。また、この制御用基板６には
前述した基板データ格納用ＲＡＭ２２が組込まれてい
る。このＲＡＭ２２は、書き込まれる制御構成データに
従って、基板固有のコードを照合して実装チェックを行
う機能を有している。

【００３１】他の各基板７ａ…のＲＯＭ１４ａには、プ
ログラムの起動により制御用基板６からＩＤセット信号
を受けた後、それぞれ自己の基板固有データを制御用基
板６の基板データ格納用ＲＡＭ２２に転送する手段が設
けられている。この信号の転送は、マザーボード５の通
信線１９によって形成されるデータバスを介して行われ
る。

【００３２】制御構成データ作成装置８は、制御用基板
６を認識してその基板データ格納用ＲＡＭ２２との間で
通信を行う通信手段２２ａと、この通信手段２２ａを介
して入力される各基板６，７ａ…の制御構成データの自
動読み取り、照合等の処理を行う処理手段２３とを備え
ている。この処理手段２３は、読取った制御構成データ
を保存すべきデータベースの検索機能、前述した表示手
段１０への表示用信号処理機能、保存ならびに装置適合
のためのジェネレーション機能等を有している。また、
制御構成データ作成装置８は、処理手段２３によって処
理されたデータをもとに、制御装置１の制御データを自
動的に生成する制御データ自動生成手段２４等を備えて
いる。

【００３３】図５は、図４に示した制御用基板６のＩＤ
セット信号分配手段２１の構成を詳細に示したものであ
る。

【００３４】この図５に示すように、ＩＤセット信号分
配手段２１は、ＩＤセット信号を一時的に蓄えるＩＤセ
ットバッファ２５と、１入力をシステムバスに対応する
複数、例えば１５に分けて出力する１入力１５出力回路
２６と、これにより出力されるＩＤセット信号の各シス
テムバスへの出力順に所定の時間差を与える複数（１
５）の遅延回路２７ａ…とを有する構成となっている。

【００３５】次に図６〜図８によって電子基板識別方法
および制御構成データ作成方法の各手順について説明す
る。

【００３６】図６は、制御用基板６と他の１つの基板７
ａ…との通信による基板識別方法についての概略的な手
順を示すフローチャートである。この手順（以下、「プ
ログラムＡ」という）は、各基板７ａ…のＲＯＭ１４ａ
…に組込まれる。

【００３７】この図６に示すように、マザーボード５上
に、必要な全ての基板６，７が装着された状態で各基板
７ａ…のＲＯＭ１４ａ…に駆動電源が供給されると（Ｓ
１）、制御用基板６の信号発生・自己診断手段２０から
出力されるＩＤセット信号、すなわち基板が実装されて
いるか否かを確認するための信号が、各基板７ａ…にデ
ータバスを介して送信される。各基板７ａ…のＲＯＭ１
４ａ…からは、これに対応して基板固有のデータが、デ
ータバスを介して制御用基板６の基板データ格納用ＲＡ
Ｍ２２に転送される。

【００３８】この場合、まず各基板７ａ…ではＩＤセッ
ト信号が入力されたか否かの判断が繰返し行われる（Ｓ
２）。ＩＤセット信号が受領されたと判断されると
（Ｙ）、各基板７ａ…のＲＯＭ１４ａ…から受領確認信
号が出力されるとともに（Ｓ３）、基板固有データが制
御用基板６の基板データ格納用ＲＡＭ２２に転送される
（Ｓ４）。そして、各基板７ａ…毎に、自己のＲＯＭ１
４ａ…内の全データが転送されると、全データ転送を知
らせる信号の出力、即ち転送終了ステータス出力が行わ
れ（Ｓ５）、制御用基板６の基板データ格納用ＲＡＭ２
２へのデータ書込みが終了する。また、データベース
（ＲＯＭ）１２に格納されている各基板固有のコードに
基づいて、ＲＡＭ２２に書き込まれた基板データと照合
することにより実装チェックを行い、基板が適正に実装
されているか否か識別される。

【００３９】図７は、図６に示した個別的なデータ転送
作用（プログラムＡ）を、全ての基板７ａ…について順
次行う場合の手順を示すフローチャートである。この手
順（以下、「処理ルーチンＢ」という）は、制御用基板
６のＯＳの余剰エリアに組込まれている。

【００４０】電源が投入されると（Ｓ１０１）、まず制
御用基板６におけるカウンタを零（ｎ＝０）とする初期
化処理（Ｓ１０２）および基板固有データ格納用ＲＭ２
２の初期化処理が行われ（Ｓ１０３）、この後、上述し
たＩＤセット信号が各基板７ａ…に出力される（Ｓ１０
４）。

【００４１】このＩＤセット信号（例えば１５本）に
は、前述した遅延回路２７ａ…によってそれぞれ遅延時
間が設定されているので、その場合の各ストップ信号が
順次にカウント（ｎ＋１）され（Ｓ１０５）、基板固有
データ格納用ＲＡＭの記憶用エリアの確認が行われる
（Ｓ１０６）。その後、各基板７ａ…からの基板固有デ
ータの転送が開始されているか否か（転送開始ステータ
ス信号のＯＮ，ＯＦＦ）が判断される（Ｓ１０６）。

【００４２】この転送開始ステータス信号が出力（Ｏ
Ｎ）されている場合には、入力されるスロット番号毎の
基板固有データが制御用基板６のＲＡＭ２２に格納され
（Ｓ１０８）、転送受領確認信号の出力（転送終了ステ
ータス出力）が行われる（Ｓ１０９）。転送開始ステー
タス信号の出力がない（ＯＦＦ）場合には、次のステッ
プ（Ｓ１１０）となる。ステップＳ１１０では、以上の
ステップＳ１０５〜Ｓ１０９の処理がＮ≧１５となるま
で続けられ、その後終了となる。これにより、全ての電
子基板７ａ…の認識および実装チェック（識別）が制御
用基板６において自動的に行われる。

【００４３】図８は、以上の自動的な基板識別作用の後
に行われる制御構成データの自動生成処理手順（以下、
この手順「処理ルーチンＣ」という）を示している。こ
の処理ルーチンＣは、制御構成データ作成装置８に組込
まれている。

【００４４】まず、制御構成データ作成装置８が起動す
ると、作成装置８のシステムソフト内の装置データ格納
エリアの初期化（ｎ＝０）が行われ（Ｓ２０１）、制御
構成データ作成装置８から制御用基板６の基板格納用Ｒ
ＡＭ２２に読み込みコマンドが発行される（Ｓ２０
２）。

【００４５】このコマンドに対応して、制御用基板６か
ら制御構成データ作成装置８への基板固有データの転
送、即ち基板固有データ転送ステータスビット受信が行
われる（Ｓ２０３）。この後、制御構成データ作成装置
８の処理手段２３のＨＤＤ上に、制御用基板６に格納さ
れているスロット番号毎の情報が読込まれ（Ｓ２０
４）、この読み込みデータの格納カウント（ｎ＋１）が
順次に行われる（Ｓ２０５）。この格納カウントは、ｎ
≧１５となるまで行われる（Ｓ２０６）。

【００４６】全ての基板７ａ…の固有データが読込まれ
ると、基板固有データ転送ストップビット送信が行われ
る（Ｓ２０７）。

【００４７】次いで、処理手段２２において、ステップ
Ｓ２０４で読込まれた情報と、基板名および基板固有の
情報が格納されているデータベースとの照合により、情
報検索が行われる（Ｓ２０８）。

【００４８】この後、検索結果をＴＥＸＴ処理すること
により（Ｓ２０９）、制御構成データ作成装置８に属す
る一つの制御ユニットのマザーボード５にどのような基
板が実装されているかをデータとしてファイルする。

【００４９】このファイルデータについては、例えば図
表等により表示装置１０にモニタ表示できるように、画
像処理等の基板表示処理がなされ（Ｓ２１０）、また各
基板７ａ…のレジスタに特定の名前を付ける等、機能等
の詳細を設定するようジェネレーション起動が行われ
（Ｓ２１１）、そのジェネレーション完了結果が表示さ
れて（Ｓ２１２）、終了となる。

【００５０】以上のように、本実施形態においては、プ
ログラムＡに基づく処理ルーチンＢによって、制御装置
１の制御用基板６において、実装されている各基板７ａ
…を認識し、待機モードになる。即ち、制御用基板６
は、電源投入後、初期化処理、自己診断処理を行い、Ｉ
Ｄセット信号（実装基板を認識するための信号）を制御
バス上に１回出力する。そして、各基板７ａ…が、ＩＤ
セット信号を受信して、ハードロジックで組まれた基板
固有のコードをステータス情報として、システムバス上
に出力する。制御用基板６では、データベース（ＲＯ
Ｍ）１２とＲＡＭ２２上に書込まれた基板データに従っ
て、基板固有のコードが照合され、実装チェックが行わ
れる。この後、外部通信基板７ｂの設定情報を確認し、
待機モードに移行することができる。

【００５１】また、本実施形態においては、処理ルーチ
ンＣによって、制御構成データ作成装置８を起動した時
に、制御用基板６に格納されているスロット番号毎の基
板固有の情報を読込む処理、続いて各基板名と基板固有
の情報を格納したデータベースの検索処理が行われる。
したがって、この検索結果を表示する処理により、基板
構成データを表示し、この基板構成データに基づいて、
制御用基板６および外部通信基板７ｂの設定データを自
動生成する処理を行うことができる。そして、その後、
ジェネレーションを起動する処理を組込むことができ
る。

【００５２】その後、保守ツール等からのコマンドによ
り、実行モードに移行し、実行状態とすることができ
る。制御用基板６のＲＡＭ２２上に制御構成データが書
込まれていない場合には、電源投入後、初期化処理、自
動診断処理を行い、ＩＤセット信号をシステムバス上
に、１回出力して、初期モードに移行するだけである。

【００５３】なお、本発明では上記実施形態以外に、応
用例として、複数の制御用基板６の各ユニット番号に基
づいて、各情報を上位にある監視管理システムに導入す
ることで、制御構成データを全体的に管理するものとす
ることができる。即ち、制御用基板を入出力基板と見立
て、ＲＡＭデータを基本入出力コードシステムのデータ
として考える。上位ツール上のシステム構成の一部を制
御用基板と見立てれば、前記同様の処理により、上位の
監視管理システム構成制御データを自動生成することが
可能となる。これにより、個々の端末が不要となり、コ
スト削減が図れる。

【００５４】

【発明の効果】以上で詳述したように、本発明によれ
ば、制御装置を構成する制御基板と他の制御基板との間
の通信により自動的に実装基板を識別することができる
とともに、その結果に基づき、保守ツール等からのコマ
ンド要求に応答することで、制御構成データを完全に自
動生成することができる。その結果、人間系のミスが排
除され効率の良い作業が実現される。また、従来行われ
ていた各基板と膨大な図面との照合作業が省略でき、そ
の照合時に発生する人間系のミスも解消することができ
る。

【００５５】さらに、制御構成データに関し、従来では
補助電源基板を用いてバックアップする必要があったと
ころ、そのようなバックアップの必要もなくなり、不慮
の電源ダウンによる障害にも左右されることがなくな
り、制御構成データの維持管理が容易に行える用になる
等の効果も奏される。

【図面の簡単な説明】

【図１】本発明の一実施形態による装置構成を概略的に
示す図。

【図２】前記実施形態における制御装置の一制御ユニッ
トの構成を拡大して示す図。

【図３】前記実施形態におけるマザーボードのシステム
構成を示す図。

【図４】前記実施形態における制御装置および制御構成
データ作成装置のシステム構成を示す図。

【図５】図４に示した制御用基板のＩＤセット信号分配
手段の構成を示す図。

【図６】前記実施形態における電子基板識別の手順を示
すフローチャート。

【図７】前記実施形態における全ての電子基板識別の手
順を示すフローチャート。

【図８】前記実施形態における制御構成データの自動生
成処理手順を示すフローチャート。

【符号の説明】

１ 制御装置 ２ａ 電気的駆動装置 ３ 筺体 ４ａ 制御ユニット ５ マザーボード ６ 制御用基板 ６ａ ＣＰＵ ７ 他の電子基板 ７ａ 入出力基板（Ｉ／Ｏ基板） ７ｂ 外部通信基板（コミュニケーション基板） ７ｃ 基板 ８ 制御構成データ作成装置 ９ 本体部 １０ 表示手段 １１ 操作手段 １２ データベース（ＲＯＭ） １３ デジタルスイッチ（ＤＳＷ） １４ａ，１４ｂ 記憶素子（ＲＯＭ） １５ ディジタルスイッチ（ＤＳＷ） １６ コネクタ １７ スロット １８ 制御用信号線 １９ 通信線 ２０ 信号発生・自己診断手段 ２１ ＩＤセット信号分配手段 ２２ 基板データ格納用ＲＡＭ ２２ａ 通信手段 ２３ 処理手段 ２４ 制御データ自動生成手段 ２５ ＩＤセットバッファ ２６ １入力１５出力回路 ２７ａ 複数（１５）の遅延回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵを搭載した制御用基板と、この制
   御用基板に接続され制御に必要な各種機能をもつ電子基
   板とを、共通なマザーボード上に装着して構成される制
   御装置であって、前記制御用基板は自己の保有情報と前
   記各電子基板の固有情報とを格納したデータベースを有
   するとともに、前記各電子基板は自己の保有情報を格納
   した記憶素子を有し、かつ前記マザーボードは前記制御
   用基板と前記各電子基板とを個別に通信できる複数の通
   信線を有し、さらに前記制御用基板は、前記マザーボー
   ド上への装着状態において前記データベースに格納され
   た情報と前記各電子基板の記憶素子に格納された情報と
   に基づいて前記各電子基板の実装位置および固有情報を
   識別し得る識別手段を備えたことを特徴とする制御装置
   における電子基板識別装置。
2. 【請求項２】 ＣＰＵを搭載した制御用基板と、この制
   御用基板に接続され制御に必要な各種機能をもつ電子基
   板とを、共通なマザーボード上に装着して構成される制
   御装置の制御構成データの作成または修正等を行うため
   の制御構成データ作成装置であって、前記制御用基板は
   自己の保有情報と前記各電子基板の固有情報とを格納し
   たデータベースを有するとともに、前記各電子基板は自
   己の保有情報を格納した記憶素子を有し、かつ前記マザ
   ーボードは前記制御用基板と前記各電子基板とを個別に
   通信できる複数の通信線を有し、さらに前記制御用基板
   は、前記マザーボード上への装着状態において前記デー
   タベースに格納された情報と前記各電子基板の記憶素子
   に格納された情報とに基づいて前記各電子基板の実装位
   置および固有情報を識別し得る識別手段を備え、かつ前
   記制御用基板を認識してそれとの通信を行う通信手段
   と、この通信手段を介して前記制御基板から前記各電子
   基板固有の情報を得るとともに、その情報をそれ自身が
   有する情報格納用データベースにおける前記各電子基板
   固有の情報と照合する処理を行う処理手段と、この処理
   手段で得られた結果を表示する表示手段と、同結果に基
   づいて制御構成データの作成、修正を行うデータ作成手
   段とを備えたことを特徴とする制御構成データ作成装
   置。
3. 【請求項３】 ＣＰＵを搭載した制御用基板と、この制
   御用基板に接続され制御に必要な各種機能をもつ電子基
   板とを、共通なマザーボード上に装着して構成される制
   御装置について、前記制御用基板のデータベースに自己
   の保有情報と前記各電子基板の固有情報とを格納すると
   ともに、前記各電子基板の記憶素子に自己の保有情報を
   格納しておき、前記マザーボードに設けた通信線により
   前記制御用基板と前記各電子基板とを個別に通信させ、
   さらに前記制御用基板の前記マザーボード上への装着状
   態において前記データベースに格納された情報と前記各
   電子基板の記憶素子に格納された情報とに基づいて前記
   各電子基板の実装位置および固有情報を識別することを
   特徴とする制御装置における電子基板識別方法。
4. 【請求項４】 ＣＰＵを搭載した制御用基板と、この制
   御用基板に接続され制御に必要な各種機能をもつ電子基
   板とを、共通なマザーボード上に装着して構成される制
   御装置の制御構成データの作成または修正等を行うため
   の制御構成データ作成方法であって、前記制御用基板は
   自己の保有情報と前記各電子基板の固有情報とを格納し
   たデータベースを有するとともに、前記各電子基板は自
   己の保有情報を格納した記憶素子を有し、かつ前記マザ
   ーボードは前記制御用基板と前記各電子基板とを個別に
   通信できる複数の通信線を有し、さらに前記制御用基板
   は、前記マザーボード上への装着状態において前記デー
   タベースに格納された情報と前記各電子基板の記憶素子
   に格納された情報とに基づいて前記各電子基板の実装位
   置および固有情報を識別し、かつ通信手段によって前記
   制御用基板を認識してそれとの通信を行い、この通信に
   よって前記制御基板から前記各電子基板固有の情報を処
   理手段に出力して、その情報をそれ自身が有する情報格
   納用データベースにおける前記各電子基板固有の情報と
   照合する処理を行い、この処理によって得られた結果を
   表示手段に表示するとともに、同結果に基づいてデータ
   作成手段により制御構成データの作成、修正を行うこと
   を特徴とする制御構成データ作成方法。