JP2001007462A - 光・電気配線基板及び製造方法並びに実装基板 - Google Patents

光・電気配線基板及び製造方法並びに実装基板

Info

Publication number
JP2001007462A
JP2001007462A JP17870399A JP17870399A JP2001007462A JP 2001007462 A JP2001007462 A JP 2001007462A JP 17870399 A JP17870399 A JP 17870399A JP 17870399 A JP17870399 A JP 17870399A JP 2001007462 A JP2001007462 A JP 2001007462A
Authority
JP
Japan
Prior art keywords
optical
wiring
electrical wiring
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17870399A
Other languages
English (en)
Other versions
JP4240659B2 (ja
Inventor
Taketo Tsukamoto
健人 塚本
Takao Minato
孝夫 湊
Masayuki Oide
雅之 大出
Daisuke Inokuchi
大輔 井ノ口
Kenta Yotsui
健太 四井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP17870399A priority Critical patent/JP4240659B2/ja
Publication of JP2001007462A publication Critical patent/JP2001007462A/ja
Application granted granted Critical
Publication of JP4240659B2 publication Critical patent/JP4240659B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】高密度実装又は小型化が可能で、しかも光部品
の実装が電気部品の実装とが同じ方法で行える光・電気
配線基板を提供する。 【解決手段】電気配線を有する基板8の上に、光配線と
して光信号を伝搬させる光ファイバ1を有する光配線層
9を備えた光・電気配線基板であって、該光ファイバが
樹脂層3に埋設された光配線層9と、該光ファイバの一
部に設けられたミラー16と、光配線層を貫通し、一方
の端面が該電気配線を有する基板に設置された、光ファ
イバを固定するための導電性突起部2と、光配線層を貫
通し、一方の端面が該電気配線と接続し、他方の端面が
光部品と電気接続を取るための導電性突起部7とを具備
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光配線と電気配線
とが混在する光・電気配線基板及びその製造方法並びに
その基板に光部品と電気部品とを実装した実装基板に関
する。
【0002】
【従来の技術】より速く演算処理が行えるコンピュータ
を作るために、CPUのクロック周波数は益々増大する
傾向にあり、現在では1GHz程度のものが出現するに
至っている。この結果、コンピュータの中のプリント基
板上の銅による電気配線には高周波信号が流れる部分が
存在することになるので、ノイズの発生により誤動作が
生じたり、また、電磁波が発生して周囲に影響を与える
ことにもなる。
【0003】このような問題を解決するために、プリン
ト基板上の銅による電気配線の一部を光ファイバ又は光
導波路による光配線に置き換え、電気信号の代わりに光
信号を利用することが行われている。なぜなら、光信号
の場合は、ノイズ及び電磁波の発生を抑えられるからで
ある。
【0004】高密度実装又は小型化の観点からは、電気
配線と光配線とが同一の基板上で積層されている光・電
気配線基板を作製することが望ましいが、従来の光・電
気配線基板は、レーザ発光素子や受光素子などの光部品
を実装するとき、光部品の光軸と光配線の光軸とを光学
的に一致させることが難しく、一般に熟練労働者に頼ら
なければ一致させられなかった。従って、リフロー炉な
どで自動的にハンダ付けできる電気部品と比較して、光
部品を光・電気配線基板に実装することは、非常に高価
なものになるという欠点があった。
【0005】
【発明が解決しようとする課題】本発明は係る従来技術
の欠点に鑑みてなされたもので、高密度実装又は小型化
が可能で、しかも光部品の実装が電気部品の実装と同じ
方法で行える光・電気配線基板を提供することを課題と
する。
【0006】
【課題を解決するための手段】本発明において上記の課
題を達成するために、まず請求項1の発明では、電気配
線を有する基板の上に、光配線として光信号を伝搬させ
る光ファイバを有する光配線層を備えた光・電気配線基
板であって、該光ファイバが樹脂層に埋設された光配線
層と、該光ファイバの一部に設けられたミラーと、光配
線層を貫通し、一方の端面が該電気配線を有する基板に
設置された、光ファイバを固定するための導電性突起部
と、光配線層を貫通し、一方の端面が該電気配線と接続
し、他方の端面が光部品と電気接続を取るための導電性
突起部と、を具備することを特徴とする光・電気配線基
板としたものである。
【0007】また請求項2の発明では、請求項1記載の
発明を前提とし、光配線層を貫通し、一方の端面が該電
気配線と接続し、他方の端面が電気部品と電気接続を取
るための導電性突起部と、を具備することを特徴とする
光・電気配線基板としたものである。
【0008】また請求項3の発明では、請求項1、2記
載の発明を前提とし、光配線層上に設けられた電気配線
と、を具備することを特徴とする光・電気配線基板とし
たものである。
【0009】また請求項4の発明では、光配線層を構成
する該樹脂の屈折率が該光ファイバのクラッド層の屈折
率と等しいことを特徴とする光・電気配線基板としたも
のである。
【0010】また請求項5の発明では、電気配線を有す
る基板の上に、光配線として光信号を伝搬させる光ファ
イバを有する光配線層を備えた光・電気配線基板の製造
方法であって、電気配線を有する基板の所定の電気配線
上に導電性突起部を形成する工程と、光ファイバ固定用
導電性突起部に光ファイバを固定する工程と、樹脂層を
形成して該光ファイバを埋設させる工程と、該導電性突
起部の上面を露出させる工程と、該光配線層上に電気配
線を形成する工程と、該光配線層の所定の位置に、穿孔
によるミラーを形成する工程と、を具備する光・電気配
線基板の製造方法としたものである。
【0011】また請求項6の発明では、請求項1〜3の
何れか1項記載の光・電気配線基板に光部品又は/及び
電気部品を実装したことを特徴とする実装基板としたも
のである。
【0012】
【発明の実施の形態】1.光・電気配線基板 本発明の光・電気配線基板において、光部品を実装する
部分の平面図を図1に、光配線である光ファイバ1に沿
って切断する断面図を図2に示す。
【0013】本発明の光・電気配線板は電気配線10、
11、12、13を備えた基板8上に、光配線層9が積
層されている構造をとる。この基板8は単層の絶縁基板
でも、電気配線と絶縁層が交互に積層された多層配線基
板でも良い。また、構成材料として、ガラス布に樹脂を
含浸させた絶縁基板でも、ポリイミドフィルムでも、セ
ラミック基板でも良い。
【0014】光配線層9には、光信号を伝搬させる光配
線として光ファイバ1が、樹脂層3に埋設されている。
光ファイバ1は光信号が伝搬するコア層1bと光信号を
コア層に閉じこめるクラッド層1aからなる。この光フ
ァイバ1は導電性突起部2間によって固定される。本導
電性突起部2はフォトリソグラフィ技術とめっき技術に
て形成されるため、光ファイバのコア層の位置は基板8
上に形成したアライメントマーク(図示せず)によって
決めることができる。
【0015】また、本導電性突起部2はあらかじめ基板
8に形成された導体層14、15上に設置される。この
導体層は基板8上の電気配線と独立しているほうが好ま
しい。
【0016】樹脂層3を形成する樹脂の特性としては、
ガラス転移温度Tgが高く、絶縁抵抗が高く、熱膨張率
の小さいものが良く、加えて、光ファイバのクラッド層
の屈折率と等しいものが必要である。その成膜方法とし
ては、熱硬化、光硬化等があげられる。たとえば、ポリ
イミド系樹脂やエポキシ系樹脂などがあげられる。
【0017】光ファイバには光信号であるレーザ光を反
射させ90°に伝搬方向を変えるミラー16が形成され
る。このミラーは、本発明の光・電気配線板上に搭載し
たレーザ発光素子から基板に向かって垂直方向に発した
光信号を、基板面と並行に配置した光ファイバへ挿入し
たり、逆に、光ファイバを伝搬してきた光信号を、本発
明の光・電気配線基板上に設置した受光素子へ向かっ
て、垂直に光信号の伝搬方向を変える役割を果たし、光
ファイバのコア層に、基板に対し45°をなす面を形成
する。このミラーは光配線層上にフォトリソグラフィ技
術により形成したメタルマスクをもとにエッチング法を
用いた穿孔による加工、またはレーザによる穿孔による
加工により形成できるので、その位置は基板8上に形成
したアライメントマーク(図示せず)によって決めるこ
とができる。
【0018】ミラー16の周辺部には、レーザ発光素子
や受光素子などの光部品と電気接続を取るための導電性
突起部4、5、6、7が光配線層に埋設されており、基
板9に形成された電気配線10、11、12、13と接
続している。また、その上面部4a、5a、6a、7a
に直に光部品がハンダ付けされる。必要に応じて上面部
4a、5a、6a、7a表面にNi/Auめっき等の表
面処理を施しても良い。一方、IC等の電気部品も同様
に基板8上の電気配線と導電性突起部と介して電気接続
される。本導電性突起部もフォトリソグラフィ技術とめ
っき技術にて形成されるため、その位置は基板8上に形
成したアライメントマーク(図示せず)によって決める
ことができ、先に述べた光ファイバ固定用導電性突起部
と同時形成が可能である。
【0019】図3は、導電性突起部上面部4a、5a、
6a、7aの上に、半導体レーザなどのレーザ発光素子
22のリード24をハンダ付けしたときの断面図であ
る。レーザ発光素子22のレーザ発光面23から放出さ
れたレーザ光21は、ミラー16で反射され、光ファイ
バ1を伝搬する。
【0020】図4は、導電性突起部上面部4a、5a、
6a、7a上に、フォトダイオードなどの受光素子32
のリード34を、ハンダ付けしたときの断面図である。
光ファイバ1を伝搬するレーザ光31は、ミラー16で
反射され、受光素子32の受光面33に入射する。
【0021】すでに述べたように、光ファイバ1におけ
るコア層1bと、光部品を搭載するための導電性突起部
上面部4a、5a、6a、7aと、さらにミラー16と
の間の相互の位置関係は、意図されたものに極めて高精
度で一致するので、光部品のリードを導電性突起部上面
部4a、5a、6a、7aに置くと、光ファイバ1にお
けるコア層1bの光軸とが光学的に一致するようにな
る。それゆえ、光部品をリフロー炉などで自動的にハン
ダ付けすることができる。
【0022】光・電気配線基板の光配線層の上に、電気
部品をハンダ付けするための導電性突起部を設けても良
いし、また、電気配線を設けても良い。電気部品用の導
電性突起部は、光部品用の導電性突起部と同様に、基板
上の配線と電気接続される。
【0023】また、必要に応じて光配線層上の導電性突
起部上面部間に電気配線を形成して電気接続を取ること
もできる。
【0024】2.光・電気配線基板の製造方法 本発明の光・電気配線基板の製造方法は、基本的には次
の通りである。まず、電気配線を有する基板上にフォト
リソグラフィ技術とめっき技術にて導電性突起部を形成
する。光ファイバ固定用の導電性突起部に光ファイバを
固定する。その上から樹脂3を塗布し、光配線層を形成
する。その後、導電性突起部上面部上にある樹脂層3を
除去し、光配線層表面から露出させる。さらに、フォト
リソグラフィ技術とめっき、エッチング技術にて電気配
線とミラー加工のための金属マスク開口部を形成し、ド
ライエッチングによりミラーを形成する。
【0025】以下、一つの実施の形態を、基板上の電気
配線と電気接続する光部品搭載用の導電性突起部に焦点
を当てて、図5の(a)〜(l)の流れに従って説明す
る。
【0026】図5の(a)のように、銅電気配線層4
2、光ファイバ固定用導電性突起部と接続する導体層4
3を有する銅ポリイミド多層基板41上にスパッタによ
りCrおよび銅からなる金属薄膜44を形成する。
【0027】図5の(b)のように、フォトレジスト4
5としてPMER(東京応化(株)製)をロールコート
により100μm形成する。露光、現像処理を行い、1
00μm径の光部品接続用導電性突起部のための開口部
46ならびに300μm 角の光ファイバ固定用導電性突
起部のための開口部47を形成する。
【0028】金属薄膜層44を陰極にして、硫酸銅浴
中、常温にてフォトレジストの膜厚程度まで銅めっきを
行い、さらに、無電解めっきにてNi2μm、Au0.
05μm形成し、図5の(c)のように、導電性突起部
48および49を作製する。
【0029】図5の(d)のように、フォトレジスト4
5を専用の剥離液にて除去する。
【0030】図5の(e)のように、金属薄膜44をエ
ッチング液にて除去する。
【0031】図5の(f)のように、100μm 径の光
ファイバ50を所定位置に設置する。
【0032】図5の(g)のように、光ファイバのクラ
ッド層の屈折率に調整したフッ素化エポキシ樹脂をその
上から塗布し、180℃、2時間、加熱して硬化させ、
樹脂層51を形成する。
【0033】図5の(h)のように、本基板最表面を一
様にドライエッチングし、導電性突起部上面部48、4
9を露出させる。
【0034】図5の(i)のように、ドライエッチング
した最表面にスパッタにてCrおよび、銅の金属薄膜5
2を形成する。
【0035】図5の(j)のように、フォトレジスト5
3をスピンコートにて2μm塗布し、下地の金属薄膜5
2にエッチング加工を施すための開口部54を形成す
る。
【0036】図5の(k)のように、エッチング液にて
金属薄膜のミラー形成のための開口部55を形成し、専
用の剥離液にてフォトレジストを除去する。その後、基
板を45°に傾斜させ、酸素ガスならびにフッ化ケイ素
系ガスを用いて反応性イオンエッチングにて穿孔加工を
行い、ミラー56を形成する。
【0037】図5の(l)のように、金属薄膜52をエ
ッチング除去して、本発明の光・電気配線基板が得られ
る。
【0038】3.実装基板の製造方法 光・電気配線基板に、光部品(レーザ、フォトダイオー
ド)及び電気部品(CPU、メモリ)をハンダを用い、
実装を行った。
【0039】
【発明の効果】本発明は、次のような効果がある。第1
に、電気配線を有する基板の上に光配線層を設けるの
で、高密度実装又は小型化が可能であるという効果があ
る。
【0040】第2に、光ファイバのコア層と光部品搭載
用の導電性突起部上面部とミラーの間の相互の位置関係
が意図されたものに極めて高精度で一致するので、光部
品の光軸と光配線の光軸とを光学的に一致させることが
容易であり、それゆえ光部品と電気部品とを同時に自動
的実装できるという効果がある。
【0041】第3に、光部品、あるいは、電気部品をハ
ンダ付けする際、めっきで形成された導電性突起部に直
に接続するため、ハンダ溶融熱の影響を受けず、接続の
信頼性が向上する。同時に、基板上の電気配線との接続
の信頼性も向上するという効果がある。
【0042】第4に、光配線層の上にも電気配線を設け
られるので、電気配線間の干渉が抑えられるという効果
がある。
【0043】
【図面の簡単な説明】
【図1】本発明の光・電気配線基板における光部品を実
装する部分の平面図。
【図2】本発明の光・電気配線基板における光部品を実
装する部分において、光ファイバに沿って切断する断面
図。
【図3】本発明の光・電気配線基板にレーザ発光素子を
実装した場合のレーザ光の伝搬の説明図。
【図4】本発明の光・電気配線基板に受光素子を実装し
た場合のレーザ光の伝搬を説明図。
【図5】本発明の光・電気配線基板の製造方法の説明
図。
【符号の説明】
1 光ファイバ 1aクラッド層 1bコア層 2 光ファイバ固定用導電性突起部 3 樹脂層 4 導電性突起部 4a導電性突起部の上面部 5 導電性突起部 5a導電性突起部の上面部 6 導電性突起部 6a導電性突起部の上面部 7 導電性突起部 7a導電性突起部の上面部 8 基板 9 光配線層 10 電気配線 11 電気配線 12 電気配線 13 電気配線 14 導体層 15 導体層 16 ミラー 21 レーザ光 22 レーザ発光素子 23 レーザ発光面 24 リード 25 ハンダ 31 レーザ光 32 受光素子 33 受光面 34 リード 35 ハンダ 41 基板 42 電気配線 43 導体層 44 金属薄膜 45 フォトレジスト 46 導電性突起部開口部 47 光ファイバ固定用導電性突起部開口部 48 導電性突起部 49 光ファイバ固定用導電性突起部 50 光ファイバ 51 樹脂層 52 金属薄膜 53 フォトレジスト 54 フォトレジスト開口部 55 金属薄膜開口部 56 ミラー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井ノ口 大輔 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内 (72)発明者 四井 健太 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内 Fターム(参考) 2H047 KA04 LA09 MA05 MA07 TA00 TA01 TA43 5E338 AA00 BB75 CC01 CC10 CD03 CD32 EE22

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】電気配線を有する基板の上に、光配線とし
    て光信号を伝搬させる光ファイバを有する光配線層を備
    えた光・電気配線基板であって、 該光ファイバが樹脂層に埋設された光配線層と、該光フ
    ァイバの一部に設けられたミラーと、 光配線層を貫通し、一方の端面が該電気配線を有する基
    板に設置された、光ファイバを固定するための導電性突
    起部と、 光配線層を貫通し、一方の端面が該電気配線と接続し、
    他方の端面が光部品と電気接続を取るための導電性突起
    部と、 を具備することを特徴とする光・電気配線基板。
  2. 【請求項2】更に、光配線層を貫通し、一方の端面が該
    電気配線と接続し、他方の端面が電気部品と電気接続を
    取るための導電性突起部と、 を具備することを特徴とする請求項1記載の光・電気配
    線基板。
  3. 【請求項3】更に、光配線層上に設けられた電気配線
    と、 を具備することを特徴とする請求項1から2に記載の光
    ・電気配線基板。
  4. 【請求項4】光配線層を構成する該樹脂の屈折率が該光
    ファイバのクラッド層の屈折率と等しいことを特徴とす
    る請求項1から3に記載の光・電気配線基板。
  5. 【請求項5】電気配線を有する基板の上に、光配線とし
    て光信号を伝搬させる光ファイバを有する光配線層を備
    えた光・電気配線基板の製造方法であって、 電気配線を有する基板の所定の電気配線上に導電性突起
    部を形成する工程と、 光ファイバ固定用導電性突起部に光ファイバを固定する
    工程と、樹脂層を形成して該光ファイバを埋設させる工
    程と、 該導電性突起部の上面を露出させる工程と、 該光配線層上に電気配線を形成する工程と、 該光配線層の所定の位置に、穿孔によるミラーを形成す
    る工程と、 を具備することを特徴とする光・電気配線基板の製造方
    法。
  6. 【請求項6】請求項1〜4の何れか1項記載の光・電気
    配線基板に光部品又は/及び電気部品を実装したことを
    特徴とする実装基板。
JP17870399A 1999-06-24 1999-06-24 光・電気配線基板及び製造方法並びに実装基板 Expired - Fee Related JP4240659B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17870399A JP4240659B2 (ja) 1999-06-24 1999-06-24 光・電気配線基板及び製造方法並びに実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17870399A JP4240659B2 (ja) 1999-06-24 1999-06-24 光・電気配線基板及び製造方法並びに実装基板

Publications (2)

Publication Number Publication Date
JP2001007462A true JP2001007462A (ja) 2001-01-12
JP4240659B2 JP4240659B2 (ja) 2009-03-18

Family

ID=16053092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17870399A Expired - Fee Related JP4240659B2 (ja) 1999-06-24 1999-06-24 光・電気配線基板及び製造方法並びに実装基板

Country Status (1)

Country Link
JP (1) JP4240659B2 (ja)

Also Published As

Publication number Publication date
JP4240659B2 (ja) 2009-03-18

Similar Documents

Publication Publication Date Title
KR100751274B1 (ko) 광·전기배선기판, 실장기판 및 광·전기배선기판의제조방법
US6804423B2 (en) Optical-electrical wiring board, mounted board and method of manufacturing optical-electrical wiring board
US6438281B1 (en) Optical wiring layer, optoelectric wiring substrate, mounted substrate, and methods for manufacturing the same
JP2001196643A (ja) 光・電気素子搭載用チップキャリア及びその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板
JP4677651B2 (ja) 光配線層の製造方法、及び光・電気配線基板とその製造法、並びに実装基板
JP2000347051A (ja) 光・電気配線基板及びその製造方法並びに実装基板
TWI622820B (zh) 光學電路板及其製造方法
JP2000298217A (ja) 光・電気配線基板及び製造方法並びに実装基板
JP2003050329A (ja) 光・電気配線基板及びその製造方法並びに実装基板
JP2001015889A (ja) 光・電気配線基板の製造方法
JP4538949B2 (ja) 光部品搭載用基板製造方法
JP2000340906A (ja) 光・電気配線基板及びその製造方法並びに実装基板
JP4304764B2 (ja) 光・電気配線基板及び製造方法並びに実装基板
JP2001004854A (ja) 光・電気配線基板及び実装基板
JP4320850B2 (ja) 光・電気配線基板及び実装基板並びにこれらの製造方法
JP4590722B2 (ja) 光部品搭載用基板製造方法
JP4240659B2 (ja) 光・電気配線基板及び製造方法並びに実装基板
JP3343837B2 (ja) 電気光混載モジュールの製造方法
JP2001196494A (ja) 光・電気素子搭載用チップキャリア及びその製造方法並びにその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板
JP4441980B2 (ja) 光・電気配線基板及びその製造方法並びに光配線フィルムの製造方法並びに実装基板
JP4639421B2 (ja) 光配線層の製造方法
JP4253933B2 (ja) 光・電気配線基板及び実装基板
JP2000340905A (ja) 光・電気配線基板及び製造方法並びに実装基板
JP2001083346A (ja) 電気光混載配線板及び電気光混載モジュール並びにその製造方法
JP4419216B2 (ja) 光・電気配線基板、実装基板の製造方法及び実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees