JP4538949B2 - 光部品搭載用基板製造方法 - Google Patents
光部品搭載用基板製造方法 Download PDFInfo
- Publication number
- JP4538949B2 JP4538949B2 JP2000371098A JP2000371098A JP4538949B2 JP 4538949 B2 JP4538949 B2 JP 4538949B2 JP 2000371098 A JP2000371098 A JP 2000371098A JP 2000371098 A JP2000371098 A JP 2000371098A JP 4538949 B2 JP4538949 B2 JP 4538949B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- wiring layer
- optical wiring
- glass substrate
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は光部品を搭載する光部品搭載用基板、及び光部品搭載用基板に光部品等を搭載した実装基板、更に実装基板が導電性バンプを介して接合しているプリント基板に関する。
【０００２】
【従来の技術】
より速く演算処理が行えるコンピュータを作るために、ＣＰＵのクロック周波数は益々増大する傾向にあり、現在では１ＧＨｚオーダーのものが出現するに至っている。この結果、コンピュータの中のプリント基板上の銅による電気配線には高周波電流の流れる部分が存在する事になるので、ノイズの発生により誤動作を生じたり、また電磁波が発生して周囲に悪影響を与えることにもなる。
【０００３】
このような問題を解決するために、プリント基板上の銅による電気配線の一部を光ファイバー又は光導波路（以下、光配線という）に置き換え、電気信号の代わりに光信号を利用することが行われている。なぜなら、光信号の場合は、ノイズ及び電磁波の発生を抑えられるからである。
【０００４】
一般的にはＩＣ等と同じようにレーザーダイオード（ＬＤ）やフォトダイオード（ＰＤ）等の光電素子は基板表面に実装され、導波路によって基板表面で信号電送を行っている。このような光回路においては、ＩＣ等電気部品の数が増加してくると光導波路を交差させる必要が生じ、光導波路と光電素子との光軸合わせが次第に困難になるという問題を抱えている。
【０００５】
更に詳述すると、現在低損失光ファイバの開発による光通信システムの実用化に伴い、種々の光通信用部品の開発が望まれている。そして、これら光部品を高密度に実装する光配線技術、特に光導波路技術の確立が望まれている。一般に、光導波路には、▲１▼光損失が小さい、▲２▼製造が容易、▲３▼コア、クラッドの屈折率差を制御できる等の条件が要求される。これまでに低損失な光導波路としては石英系が主に検討されている。光ファイバーで実証済みのように石英は光透過性が極めて良好であるため導波路とした場合も波長が１. ３μｍ帯においても０. １ｄＢ/ ｃｍ以下の低損失化が達成されている。しかし、石英は柔軟性に乏しくシリコン基板上等に作製する必要があり、そのままプリント基板に搭載するなら、電気部品の接続に多大な制約を受けてしまう問題を抱えていた。
【０００６】
一方、近年上記光導波路の中でポリマを用いた光導波路は簡易なプロセスで低コストに製造できる可能性があることから注目されている。一例としての、ポリメチルメタクリレート（ＰＭＭＡ）、ポリスチレン（ＰＳ）、ポリカーボネート（ＰＣ）等のプラスチック系光導波路は石英系光導波路と比較して可視波長より長波長領域での十分な低光損失が達成されていない等の欠点はあるが、低い温度での形成が可能であり、加工が容易である。製造方法はシリコン基板等の基材上に低屈折率のポリマ材料からなるクラッドと高屈折率のポリマ材料からなるコア層を順次形成し、フォトレジストパターンをマスクとしてドライエッチングプロセスを行う。こうして断面概略矩形状のポリマコア層を加工した後、再び低屈折率のポリマ材料によって上部にクラッド層を形成しトータル膜厚で３０〜６０μｍの光導波路が形成される。
【０００７】
上記工程の後、光導波路をシリコン等の基材からフッ酸等を用いて剥離し、電気配線板へ接着剤を用いて貼り合わせ、光部品搭載用基板が作られる。
【０００８】
しかしながら、ポリマー光導波路をシリコン基板などから剥離し一度フィルムにすると、熱膨張係数差起因で収縮が生じてしまい、電気配線板への十分な張り合わせ精度を得られず問題となっていた。場合によっては収縮要因によってクラック等の問題を伴い屈折率が変動し光導波路の光損失も生じ、まだ実用化に至っていない。また、電気配線板に張り合わせる際の上下方向の精度も厳しく、光学部品搭載と同じ±１μｍ以下が要求され、張り合わせには多大な困難を伴っていた。
【０００９】
また、半導体チップの小型化、高性能化の技術の進歩が著しく、機器の更なる軽薄短小化を求められる中で光学部品、電気部品等の表面実装部品の効率良い混載の為には、貼り合わせた光導波路の上部へこれまで以上に微細な配線を実現させる事も要求されている。
【００１０】
【発明が解決しようとする課題】
本発明は、係る従来技術の状況に鑑みてなされたもので、電気部品や光部品の光導波路上への高密度実装が可能で、しかも光導波路と光電素子との光軸合わせを容易に実現できる光部品搭載用基板及び実装基板、並びにプリント板の提供を課題とする。
【００１１】
本発明の一実施形態は、感光性ガラス基板のビアホール形成部位を紫外線照射によって露光し、熱処理、並びに、酸処理による現像処理を行うことにより、該感光性ガラス基板を貫通するビアホールを形成する工程と、前記ビアホールを樹脂で穴埋めすることにより、前記感光性ガラス基板の第１の面及びこれに対向する第２の面を平滑な状態とする工程と、前記ビアホールが前記樹脂で穴埋めされた前記感光性ガラス基板の前記第１の面に第１光配線材料を塗布する工程と、前記第１光配線材料をパターニングし、コア及びクラッドを有する第１光配線層を形成する工程と、第１光部品と第１光配線層のコアとを光学的に結合するための第１光路変換ミラーを前記第１光配線層中に形成する工程と、前記ビアホールが前記樹脂で穴埋めされた前記感光性ガラス基板の第１光配線材料を塗布した前記第１の面と対向する前記第２の面に第２光配線材料を塗布する工程と、前記第２光配線材料をパターニングし、コア及びクラッドを有する第２光配線層を形成する工程と、第２光部品と第２光配線層のコアとを光学的に結合するための第２光路変換ミラーを前記第２光配線層中に形成する工程と、前記第１光配線層及び前記第２光配線層が形成された前記感光性ガラス基板を加熱し、前記ビアホールに充填された前記樹脂を熱分解する工程と、前記第１光配線層および前記第２光配線層に、前記ビアホールと対応する位置に貫通孔を形成する工程と、めっきにより前記ビアホール内及び前記貫通孔内に導体を析出させると共に、前記感光性ガラス基板の前記第１の面に形成された前記第１光配線層の表面、並びに、前記感光性ガラス基板の前記第２の面に形成された前記第２光配線層の表面、のいずれからも突出するように、めっきを十分成長させることにより、前記第１光配線層の表面上に前記第１光部品と接続するパッドを形成するかもしくは前記第２光配線層の表面上に前記第２光部品と接続するパッドを形成するとともに、他方の光配線層の表面上にバンプを形成する工程と、を備えたことを特徴とする光部品搭載用基板製造方法である。
また、前記感光性ガラス基板は、Ａｕ、ＣｅＯ２、からなる群から選ばれた少なくとも１つ以上の材料を含むことが好ましい。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。図１は本発明の光部品搭載用基板及び実装基板並びにプリント基板を示す説明図である。本発明の光部品搭載用基板１０は、ガラス基板１の一面又は両面に光部品搭載部及びコアとクラッドから構成された光配線層９を少なくとも有するとともに、前記光部品搭載部と導通し、ガラス基板を貫通するビアホールを具備する。これに更に光部品１４、電気部品１５を搭載し、実装基板となる。そして、実装基板（光部品搭載用基板１０）は図中下側に示したプリント基板２０と接続される。
【００１３】
更に詳述すると、光部品搭載用基板１０は基材としてガラス基板１を用いる。このガラス基板の少なくとも一面に光部品搭載部（パッド、電気配線等）及びコアとクラッドから構成された光配線層を少なくとも形成する。また、ガラス基板１には貫通する孔２があけられている。各孔２の内部はメッキで設けた導体によって埋められており、下部にはプリント配線２０の電極２１の位置に対応するバンプが設けられている。これにより光部品と電気部品と、プリント配線基板２０側の電極を電気的に接続する事ができる。
【００１４】
この構成を採用することにより、光導波路を剥離しフィルムにするといった工程が不要であるとともに、電気配線板との位置精度も良好となる。
【００１５】
次に、図１に示した光部品搭載用基板１０の製造方法について説明する。図２〜９は光部品搭載用基板１０の製造工程を示す工程図である。尚、説明中の光部品搭載部形成面（電気配線層）及び光配線層形成面をｂ面、バンプをａ面とする。
【００１６】
ガラス基板１はＬｉ2 Ｏ−Ａｌ2 Ｏ3 −ＳｉＯ2 （Ａｕ, ＣｅＯ2 ）系の化学的加工性を有する感光性ガラス板であることが好ましい。また、このガラス基板１のａ及びｂ面は優れた平滑性を有している。このガラス基板に孔状を有したフォトマスクを介してＨｇ−Ｘｅランプを１００ｍＪ/ ｃｍ2 照射し（図２参照）、現像を行った。この感光性ガラス中の成分であるＡｕ、ＣｅＯ2 は、紫外線照射によって露光されると、露光部分に感光性金属Ａｕ、ＣｅＯ2 の粒子からなる核が生成し潜像（図示せず）を形成できる。
【００１７】
その後、露光によって潜像を形成したガラスを５５０℃乃至６２０℃で熱処理し、酸に溶出し易い結晶を析出させる。この熱処理により、上記露光部分（潜像）内に存在する感光性金属の粒子を核として、リチウムメタシリケート結晶が析出する。このようにして得た結晶は酸に容易に溶解する性質を有するので、希弗化水素酸で酸処理して、現像処理を行った（図３参照）。
【００１８】
上記の工程による処理の結果、感光性のガラス基板１にビアホール２が形成される。このビアホールは感光性のガラス基板１を貫通する孔であり、接続すべきプリント基板２０側の電極の位置と合致するように形成されている。
【００１９】
ビアホール２が形成された感光性のガラス基板１のｂ面に、光又は熱硬化性の樹脂３でビアホール２を充填しガラス基板１のｂ面を平滑な状態にした後、光配線層材料（例えばポリイミド）で下部クラッド４、コア５と順次塗布する（図４参照）。
【００２０】
次いで、光導波路材の上部にフォトレジスト６を塗布し（図５参照）、導波路パターン用マスクで露光、フォトレジスト６を現像し、露光された部分を除去する。そして、反応性イオンエッチングによって断面が矩形状になるようにコアをパターニングし、次いでフォトレジスト５を除去する。
【００２１】
なお、前記コアは、直線、曲線、Ｓ字曲線、平行線などの少なくとも１つを有して形成されている。
【００２２】
更にコア配線パターンの所定の個所にミラー７を形成し、再び上部クラッド８を塗布し光配線層９を形成する（図６、図７参照）。ミラー７はレーザー等によりコアを斜め４５°に加工し、Ａｌ膜を選択的に蒸着する。尚この時、光部品搭載のためのアライメントマーク２３をＡｌ膜で下部クラッド上の任意の位置に形成しておく。
【００２３】
この後、約３５０℃で光配線層の加熱処理工程を行う。ビアホール２に充填した樹脂はここで熱分解し除去される。樹脂の分解成分がホール内に残る場合は、重クロム酸、過マンガン酸等で有機残さを除去できる。
【００２４】
そして、メッキによりビアホール２内に導体を析出させると共に、感光性のガラス基板１ａ面よりも突出するように、めっきを十分成長させバンプ１１を形成する（図８参照）。
【００２５】
メッキを行う際には、ビアホール２の内壁表面にのみ低粘度の接着剤層を選択的に塗布し、接着剤層上へメッキ処理を施すことにより、感光性ガラス界面とメッキ金属膜の接着性をさらに向上させることが出来る。こうして、金属導体でビアホール２が埋まるとともに、a 面側にバンプ１１が形成される。
【００２６】
感光性のガラス基板１のビアホール２の位置に合致するように、光配線層へレーザー照射等によりブラインドビア状に追加加工を施し、光配線層側にもビアホール２を形成する（図９参照）。また、同様にして内部をメッキで金属導体を充填し、光配線層９表面に金属導体によりパッドを形成する。
【００２７】
以上のようにして製造された光部品搭載用基板１０上部へ、光学素子（ＬＤ、ＰＤ）及びＬＳＩチップ等を、ミラー工程と同時に下部クラッドに形成したアライメントマークを頼りに光軸がずれないように搭載する。感光性ガラス基板１は表面平滑である為、アライメントマークとの高さ方向の距離を正確に把握できるので、光部品搭載用基板１０の端面に光軸がずれないように光学部品を設置することも可能である。更に、この後、光部品搭載用基板１０自体をプリント基板に接続し図１の第１の例を完成させる。
【００２８】
ＰＤ・ＬＤといった光学部品やＬＳＩといった電気部品はリード線或いはバンプを介して光部品搭載用基板上部の配線パターンに接続されている。一方、プリント基板２０の上面には、光部品搭載用基板１０のバンプ１１と電気的に接続するための電極２１が設けられ、相互に接続されている。これにより、ＰＤ、ＬＤといった光学部品やＬＳＩといった電気部品とプリント基板２０とが電気的に接続される。
【００２９】
また、プリント基板２０からの電気信号の一部がＬＤにより光信号に変換され、その光信号は導波路へと入射されていく。そして、光信号がミラーで反射され光導波路内を伝送し、再びミラー反射されＰＤで電気信号に変換され、ＬＳＩ等で信号処理が行われる。こうして電気的な接続と光接続が高信頼性で実現できる。このような光部品搭載用基板を複数個プリント基板に搭載し光通信装置、光情報装置の高度化を図っても良い。
【００３０】
図１０は本発明の光部品搭載用基板を搭載したプリント基板の第２の例を示す図である。これは、光電気配線板の光配線層の上部に電気配線層２２を形成し多層構造となっている場合の例である。
【００３１】
この例に示す光部品搭載用基板１０において感光性のガラス基板１のビアホール２は、導電性物質で埋められており光配線層の配線電極及びその上層の電気配線層の配線電極が光部品や電気部品の電極に電気配線密度を対応させてビアホール２と接続されている。
【００３２】
一方、感光性のガラス基板ａ面側に形成されたビアホール２からのバンプ１１の位置はプリント基板２０の電極２１に合致すべき位置となっている。
【００３３】
このようにして、製造された光電気配線１０を用いて光学素子（ＬＤ、ＰＤ）及びＬＳＩ（ベア）チップ等を上部に搭載し、光部品搭載用基板をプリント基板に接続される。このようにして、プリント基板２０からの電気信号の一部がＬＤによって光信号によって変換され、ミラーで反射された光信号が光導波路内を伝送する。光伝送した信号は再びミラーで９０°光路変換されＰＤで電気信号に変換され、ＬＳＩ等で信号処理される。こうして電気的な接続と光接続が高信頼性で実現できる。
【００３４】
次に、図１１に示した光部品搭載用基板１０の製造方法について説明する。図１２〜１４は光部品搭載用基板１０の製造工程を示す工程図である。尚、説明中下部のバンプ形成面をａ面、対面（上面）をｂ面とする。
【００３５】
感光性のガラス基板の１面に光配線層を形成する工程は、図２〜７に示した光部品搭載用基板１０の製造方法と同様である。続いて、ガラス基板１のａ面側に全く同様の手順で光配線材料（例えばポリイミド）で下部クラッド４、コア５、上部クラッド８を順次塗布し光配線層を９を形成する。コア５は断面矩形状となるようパターニングを行い、またコア配線パターンの所定の個所にミラー７を設けておく（図１２参照）。
【００３６】
少なくともａ面或いはｂ面のどちらか一方の光配線層９は感光性のガラス基板１のビアホール２の位置に合致するように、レーザー等によりブラインドビアを追加加工し、光配線層にもビアホール２を形成する（図１３参照）。また、内部をメッキで金属導体を充填すると共に、光配線層９表面よりも突出するようにめっきを十分成長させバンプ１１を形成する。また、光配線層９上下両側の表面にも金属導体を配線する。
【００３７】
以上のようにして製造された光部品搭載用基板１０両面へ、光学素子（ＬＤ、ＰＤ）及びＬＳＩチップ等を、ミラー工程と同時に下部クラッドに形成したアライメントマーク等を頼りに光軸がずれないように搭載して実装基板を製造する。尚、感光性ガラス基板１は表面平滑である為、上面に塗布したクラッド層及びアライメントマークも平滑のままである。従って、光部品１４搭載時のアライメント精度を高く維持でき光軸のズレを抑えられる事になる。また、高さ方向の距離（膜厚）を正確に把握できるので、光部品１４を光・電気配線基板１０の端面に光軸がずれないように光学部品を設置することも可能である。この後、実装基板自体をプリント基板に接続し図１４の例を完成させる。
【００３８】
以上作製した光部品搭載用基板及びプリント基板において、ＰＤ・ＬＤといった光学部品やＬＳＩといった電気部品はリード線或いはバンプを介して光部品搭載用基板上部の配線パターン及びビアホールに接続されている。一方、プリント基板２０の上面には、光部品搭載用基板１０のビアホールから突出したバンプ１１と電気的に接続するための電極２１が設けられ、相互に接続されている。これにより、ＰＤ、ＬＤといった光学部品やＬＳＩといった電気部品とプリント基板２０とが電気的に接続される。
【００３９】
また、プリント基板２０からの電気信号の一部がＬＤにより光信号に変換され、その光信号は導波路へと入射されていく。そして、光信号がミラーで反射され光導波路内を伝送し、再びミラー反射されＰＤで電気信号となり、ＬＳＩ等で信号処理が行われる。こうして電気的な接続と光接続が高信頼性で実現できる。このような光・電気配線基板をサイズ数ｃｍ〜数十ｃｍの範囲で複数個プリント基板に搭載し光通信装置、光情報装置の高度化を図っても良い。
【００４０】
図１５は本発明の光部品搭載用基板を搭載したプリント基板の第２の例を示す図である。これは、光部品搭載用基板の光配線層両面の上部に電気配線層２２を形成し多層構造となっている場合の例である。ここで電気配線層２２は、公知のアディティブ法やサブトラクト法を用いて形成することができる。
【００４１】
この例に示す光部品搭載用基板１０において感光性ガラス基板１のビアホール２は、導電性物質で埋められており、且つ光配線層の配線電極１６及びその上層の電気配線層の配線電極１６が光部品や電気部品の電極に対応した配線密度を有し、ビアホール２と接続されている。
【００４２】
一方、感光性ガラスａ面側のビアホール２の位置はプリント基板２０の電極２１に合致すべき位置となっており、ビアホール２と電極２１とが接続されている。こうして、光配線層と電気配線層とがガラス基板に主要な構成として多層形成できるので上部に搭載される光部品、電気部品の電極に電気配線密度を対応させる事が可能となり、プリント基板への効率よいデバイス実装が可能になる。
【００４３】
このようにして、製造された光部品搭載用基板１０を用いて光学素子（ＬＤ、ＰＤ）及びＬＳＩ（ベア）チップ等を上部に搭載し、光・電気配線基板をプリント基板に接続される。このようにして、プリント基板２０からの電気信号の一部がＬＤによって光信号によって変換され、ミラーで反射された光信号が光導波路内を伝送する。光伝送した信号は再びミラーで９０°光路変換されＰＤで電気信号に変換され、ＬＳＩ等で信号処理される。こうして電気的な接続と光接続が高信頼性で実現できる。
【００４４】
尚、光導波路には、石英、ポリカーボネート、ポリメタクリル酸メチル、ポリスチレンからなるポリマー材料であるか、或いはＳｉＯ2 - Ｇｅ2 、ＺｒＦ4 - ＢａＦ2 - ＧｄＦ3 - ＡｌＦ3 、Ａｓ- Ｓ、Ａｓ- Ｇｅ- Ｓｅなどからなるガラス系或いはＣｓＢｒ、ＫＲＳ- ５などからなる結晶系の何れかを用いて構成しても同図１１の様になる。
【００４５】
【発明の効果】
本発明の光部品搭載用基板は、直接ガラス基板上に配線した光配線層を形成する。従って、光学部品と光配線層の光軸合わせは高精度となる。また、光配線層（導波路フィルム）を剥離させないため、収縮に伴う屈折率といった諸物性の変動もない。更に、光部品搭載部が電気配線層であれば、光部品搭載部に搭載される光部品、電気部品の電極に電気配線密度を対応させた実装基板の提供が可能となり、ビアホールと導電性バンプを介して低配線密度のプリント基板に接続できる。
【００４６】
以上のようにして、伝送路としての光導波路の接続特性や信頼性に格段に優れまた、配線設計の自由度の高い、安価で実用的な光部品搭載用基板及び実装基板、並びにプリント基板を提供できる。
【００４７】
【図面の簡単な説明】
【図１】本発明の光部品搭載用基板及び実装基板、並びにプリント基板を示す説明図である。
【図２】光部品搭載用基板の製造工程を示す説明図である。
【図３】光部品搭載用基板の製造工程を示す説明図である。
【図４】光部品搭載用基板の製造工程を示す説明図である。
【図５】光部品搭載用基板の製造工程を示す説明図である。
【図６】光部品搭載用基板の製造工程を示す説明図である。
【図７】光部品搭載用基板の製造工程を示す傾斜図である。
【図８】光部品搭載用基板の製造工程を示す説明図である。
【図９】光部品搭載用基板の製造工程を示す説明図である。
【図１０】本発明の光部品搭載用基板及び実装基板、並びにプリント基板を示す説明図である。
【図１１】本発明の光部品搭載用基板及び実装基板、並びにプリント基板を示す説明図である。
【図１２】光部品搭載用基板の製造工程を示す説明図である。
【図１３】光部品搭載用基板の製造工程を示す説明図である。
【図１４】光部品搭載用基板の製造工程を示す説明図である。
【図１５】本発明の光部品搭載用基板及び実装基板、並びにプリント基板を示す説明図である。
【符号の説明】
１・・・ガラス基板
２・・・孔（ビアホール）
３・・・光又は熱硬化性樹脂
４・・・下部クラッド
５・・・コア
６・・・フォトレジスト
７・・・ミラー
８・・・上部クラッド
９・・・光配線層
１０・・・光部品搭載用基板
１１・・・バンプ
１２・・・パッド
１４・・・光部品
１５・・・電気部品
１６・・・配線電極
２０・・・プリント基板
２１・・・電極
２２・・・電気配線層
２３・・・アライメントマーク
【発明の属する技術分野】
本発明は光部品を搭載する光部品搭載用基板、及び光部品搭載用基板に光部品等を搭載した実装基板、更に実装基板が導電性バンプを介して接合しているプリント基板に関する。
【０００２】
【従来の技術】
より速く演算処理が行えるコンピュータを作るために、ＣＰＵのクロック周波数は益々増大する傾向にあり、現在では１ＧＨｚオーダーのものが出現するに至っている。この結果、コンピュータの中のプリント基板上の銅による電気配線には高周波電流の流れる部分が存在する事になるので、ノイズの発生により誤動作を生じたり、また電磁波が発生して周囲に悪影響を与えることにもなる。
【０００３】
このような問題を解決するために、プリント基板上の銅による電気配線の一部を光ファイバー又は光導波路（以下、光配線という）に置き換え、電気信号の代わりに光信号を利用することが行われている。なぜなら、光信号の場合は、ノイズ及び電磁波の発生を抑えられるからである。
【０００４】
一般的にはＩＣ等と同じようにレーザーダイオード（ＬＤ）やフォトダイオード（ＰＤ）等の光電素子は基板表面に実装され、導波路によって基板表面で信号電送を行っている。このような光回路においては、ＩＣ等電気部品の数が増加してくると光導波路を交差させる必要が生じ、光導波路と光電素子との光軸合わせが次第に困難になるという問題を抱えている。
【０００５】
更に詳述すると、現在低損失光ファイバの開発による光通信システムの実用化に伴い、種々の光通信用部品の開発が望まれている。そして、これら光部品を高密度に実装する光配線技術、特に光導波路技術の確立が望まれている。一般に、光導波路には、▲１▼光損失が小さい、▲２▼製造が容易、▲３▼コア、クラッドの屈折率差を制御できる等の条件が要求される。これまでに低損失な光導波路としては石英系が主に検討されている。光ファイバーで実証済みのように石英は光透過性が極めて良好であるため導波路とした場合も波長が１. ３μｍ帯においても０. １ｄＢ/ ｃｍ以下の低損失化が達成されている。しかし、石英は柔軟性に乏しくシリコン基板上等に作製する必要があり、そのままプリント基板に搭載するなら、電気部品の接続に多大な制約を受けてしまう問題を抱えていた。
【０００６】
一方、近年上記光導波路の中でポリマを用いた光導波路は簡易なプロセスで低コストに製造できる可能性があることから注目されている。一例としての、ポリメチルメタクリレート（ＰＭＭＡ）、ポリスチレン（ＰＳ）、ポリカーボネート（ＰＣ）等のプラスチック系光導波路は石英系光導波路と比較して可視波長より長波長領域での十分な低光損失が達成されていない等の欠点はあるが、低い温度での形成が可能であり、加工が容易である。製造方法はシリコン基板等の基材上に低屈折率のポリマ材料からなるクラッドと高屈折率のポリマ材料からなるコア層を順次形成し、フォトレジストパターンをマスクとしてドライエッチングプロセスを行う。こうして断面概略矩形状のポリマコア層を加工した後、再び低屈折率のポリマ材料によって上部にクラッド層を形成しトータル膜厚で３０〜６０μｍの光導波路が形成される。
【０００７】
上記工程の後、光導波路をシリコン等の基材からフッ酸等を用いて剥離し、電気配線板へ接着剤を用いて貼り合わせ、光部品搭載用基板が作られる。
【０００８】
しかしながら、ポリマー光導波路をシリコン基板などから剥離し一度フィルムにすると、熱膨張係数差起因で収縮が生じてしまい、電気配線板への十分な張り合わせ精度を得られず問題となっていた。場合によっては収縮要因によってクラック等の問題を伴い屈折率が変動し光導波路の光損失も生じ、まだ実用化に至っていない。また、電気配線板に張り合わせる際の上下方向の精度も厳しく、光学部品搭載と同じ±１μｍ以下が要求され、張り合わせには多大な困難を伴っていた。
【０００９】
また、半導体チップの小型化、高性能化の技術の進歩が著しく、機器の更なる軽薄短小化を求められる中で光学部品、電気部品等の表面実装部品の効率良い混載の為には、貼り合わせた光導波路の上部へこれまで以上に微細な配線を実現させる事も要求されている。
【００１０】
【発明が解決しようとする課題】
本発明は、係る従来技術の状況に鑑みてなされたもので、電気部品や光部品の光導波路上への高密度実装が可能で、しかも光導波路と光電素子との光軸合わせを容易に実現できる光部品搭載用基板及び実装基板、並びにプリント板の提供を課題とする。
【００１１】
本発明の一実施形態は、感光性ガラス基板のビアホール形成部位を紫外線照射によって露光し、熱処理、並びに、酸処理による現像処理を行うことにより、該感光性ガラス基板を貫通するビアホールを形成する工程と、前記ビアホールを樹脂で穴埋めすることにより、前記感光性ガラス基板の第１の面及びこれに対向する第２の面を平滑な状態とする工程と、前記ビアホールが前記樹脂で穴埋めされた前記感光性ガラス基板の前記第１の面に第１光配線材料を塗布する工程と、前記第１光配線材料をパターニングし、コア及びクラッドを有する第１光配線層を形成する工程と、第１光部品と第１光配線層のコアとを光学的に結合するための第１光路変換ミラーを前記第１光配線層中に形成する工程と、前記ビアホールが前記樹脂で穴埋めされた前記感光性ガラス基板の第１光配線材料を塗布した前記第１の面と対向する前記第２の面に第２光配線材料を塗布する工程と、前記第２光配線材料をパターニングし、コア及びクラッドを有する第２光配線層を形成する工程と、第２光部品と第２光配線層のコアとを光学的に結合するための第２光路変換ミラーを前記第２光配線層中に形成する工程と、前記第１光配線層及び前記第２光配線層が形成された前記感光性ガラス基板を加熱し、前記ビアホールに充填された前記樹脂を熱分解する工程と、前記第１光配線層および前記第２光配線層に、前記ビアホールと対応する位置に貫通孔を形成する工程と、めっきにより前記ビアホール内及び前記貫通孔内に導体を析出させると共に、前記感光性ガラス基板の前記第１の面に形成された前記第１光配線層の表面、並びに、前記感光性ガラス基板の前記第２の面に形成された前記第２光配線層の表面、のいずれからも突出するように、めっきを十分成長させることにより、前記第１光配線層の表面上に前記第１光部品と接続するパッドを形成するかもしくは前記第２光配線層の表面上に前記第２光部品と接続するパッドを形成するとともに、他方の光配線層の表面上にバンプを形成する工程と、を備えたことを特徴とする光部品搭載用基板製造方法である。
また、前記感光性ガラス基板は、Ａｕ、ＣｅＯ２、からなる群から選ばれた少なくとも１つ以上の材料を含むことが好ましい。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。図１は本発明の光部品搭載用基板及び実装基板並びにプリント基板を示す説明図である。本発明の光部品搭載用基板１０は、ガラス基板１の一面又は両面に光部品搭載部及びコアとクラッドから構成された光配線層９を少なくとも有するとともに、前記光部品搭載部と導通し、ガラス基板を貫通するビアホールを具備する。これに更に光部品１４、電気部品１５を搭載し、実装基板となる。そして、実装基板（光部品搭載用基板１０）は図中下側に示したプリント基板２０と接続される。
【００１３】
更に詳述すると、光部品搭載用基板１０は基材としてガラス基板１を用いる。このガラス基板の少なくとも一面に光部品搭載部（パッド、電気配線等）及びコアとクラッドから構成された光配線層を少なくとも形成する。また、ガラス基板１には貫通する孔２があけられている。各孔２の内部はメッキで設けた導体によって埋められており、下部にはプリント配線２０の電極２１の位置に対応するバンプが設けられている。これにより光部品と電気部品と、プリント配線基板２０側の電極を電気的に接続する事ができる。
【００１４】
この構成を採用することにより、光導波路を剥離しフィルムにするといった工程が不要であるとともに、電気配線板との位置精度も良好となる。
【００１５】
次に、図１に示した光部品搭載用基板１０の製造方法について説明する。図２〜９は光部品搭載用基板１０の製造工程を示す工程図である。尚、説明中の光部品搭載部形成面（電気配線層）及び光配線層形成面をｂ面、バンプをａ面とする。
【００１６】
ガラス基板１はＬｉ2 Ｏ−Ａｌ2 Ｏ3 −ＳｉＯ2 （Ａｕ, ＣｅＯ2 ）系の化学的加工性を有する感光性ガラス板であることが好ましい。また、このガラス基板１のａ及びｂ面は優れた平滑性を有している。このガラス基板に孔状を有したフォトマスクを介してＨｇ−Ｘｅランプを１００ｍＪ/ ｃｍ2 照射し（図２参照）、現像を行った。この感光性ガラス中の成分であるＡｕ、ＣｅＯ2 は、紫外線照射によって露光されると、露光部分に感光性金属Ａｕ、ＣｅＯ2 の粒子からなる核が生成し潜像（図示せず）を形成できる。
【００１７】
その後、露光によって潜像を形成したガラスを５５０℃乃至６２０℃で熱処理し、酸に溶出し易い結晶を析出させる。この熱処理により、上記露光部分（潜像）内に存在する感光性金属の粒子を核として、リチウムメタシリケート結晶が析出する。このようにして得た結晶は酸に容易に溶解する性質を有するので、希弗化水素酸で酸処理して、現像処理を行った（図３参照）。
【００１８】
上記の工程による処理の結果、感光性のガラス基板１にビアホール２が形成される。このビアホールは感光性のガラス基板１を貫通する孔であり、接続すべきプリント基板２０側の電極の位置と合致するように形成されている。
【００１９】
ビアホール２が形成された感光性のガラス基板１のｂ面に、光又は熱硬化性の樹脂３でビアホール２を充填しガラス基板１のｂ面を平滑な状態にした後、光配線層材料（例えばポリイミド）で下部クラッド４、コア５と順次塗布する（図４参照）。
【００２０】
次いで、光導波路材の上部にフォトレジスト６を塗布し（図５参照）、導波路パターン用マスクで露光、フォトレジスト６を現像し、露光された部分を除去する。そして、反応性イオンエッチングによって断面が矩形状になるようにコアをパターニングし、次いでフォトレジスト５を除去する。
【００２１】
なお、前記コアは、直線、曲線、Ｓ字曲線、平行線などの少なくとも１つを有して形成されている。
【００２２】
更にコア配線パターンの所定の個所にミラー７を形成し、再び上部クラッド８を塗布し光配線層９を形成する（図６、図７参照）。ミラー７はレーザー等によりコアを斜め４５°に加工し、Ａｌ膜を選択的に蒸着する。尚この時、光部品搭載のためのアライメントマーク２３をＡｌ膜で下部クラッド上の任意の位置に形成しておく。
【００２３】
この後、約３５０℃で光配線層の加熱処理工程を行う。ビアホール２に充填した樹脂はここで熱分解し除去される。樹脂の分解成分がホール内に残る場合は、重クロム酸、過マンガン酸等で有機残さを除去できる。
【００２４】
そして、メッキによりビアホール２内に導体を析出させると共に、感光性のガラス基板１ａ面よりも突出するように、めっきを十分成長させバンプ１１を形成する（図８参照）。
【００２５】
メッキを行う際には、ビアホール２の内壁表面にのみ低粘度の接着剤層を選択的に塗布し、接着剤層上へメッキ処理を施すことにより、感光性ガラス界面とメッキ金属膜の接着性をさらに向上させることが出来る。こうして、金属導体でビアホール２が埋まるとともに、a 面側にバンプ１１が形成される。
【００２６】
感光性のガラス基板１のビアホール２の位置に合致するように、光配線層へレーザー照射等によりブラインドビア状に追加加工を施し、光配線層側にもビアホール２を形成する（図９参照）。また、同様にして内部をメッキで金属導体を充填し、光配線層９表面に金属導体によりパッドを形成する。
【００２７】
以上のようにして製造された光部品搭載用基板１０上部へ、光学素子（ＬＤ、ＰＤ）及びＬＳＩチップ等を、ミラー工程と同時に下部クラッドに形成したアライメントマークを頼りに光軸がずれないように搭載する。感光性ガラス基板１は表面平滑である為、アライメントマークとの高さ方向の距離を正確に把握できるので、光部品搭載用基板１０の端面に光軸がずれないように光学部品を設置することも可能である。更に、この後、光部品搭載用基板１０自体をプリント基板に接続し図１の第１の例を完成させる。
【００２８】
ＰＤ・ＬＤといった光学部品やＬＳＩといった電気部品はリード線或いはバンプを介して光部品搭載用基板上部の配線パターンに接続されている。一方、プリント基板２０の上面には、光部品搭載用基板１０のバンプ１１と電気的に接続するための電極２１が設けられ、相互に接続されている。これにより、ＰＤ、ＬＤといった光学部品やＬＳＩといった電気部品とプリント基板２０とが電気的に接続される。
【００２９】
また、プリント基板２０からの電気信号の一部がＬＤにより光信号に変換され、その光信号は導波路へと入射されていく。そして、光信号がミラーで反射され光導波路内を伝送し、再びミラー反射されＰＤで電気信号に変換され、ＬＳＩ等で信号処理が行われる。こうして電気的な接続と光接続が高信頼性で実現できる。このような光部品搭載用基板を複数個プリント基板に搭載し光通信装置、光情報装置の高度化を図っても良い。
【００３０】
図１０は本発明の光部品搭載用基板を搭載したプリント基板の第２の例を示す図である。これは、光電気配線板の光配線層の上部に電気配線層２２を形成し多層構造となっている場合の例である。
【００３１】
この例に示す光部品搭載用基板１０において感光性のガラス基板１のビアホール２は、導電性物質で埋められており光配線層の配線電極及びその上層の電気配線層の配線電極が光部品や電気部品の電極に電気配線密度を対応させてビアホール２と接続されている。
【００３２】
一方、感光性のガラス基板ａ面側に形成されたビアホール２からのバンプ１１の位置はプリント基板２０の電極２１に合致すべき位置となっている。
【００３３】
このようにして、製造された光電気配線１０を用いて光学素子（ＬＤ、ＰＤ）及びＬＳＩ（ベア）チップ等を上部に搭載し、光部品搭載用基板をプリント基板に接続される。このようにして、プリント基板２０からの電気信号の一部がＬＤによって光信号によって変換され、ミラーで反射された光信号が光導波路内を伝送する。光伝送した信号は再びミラーで９０°光路変換されＰＤで電気信号に変換され、ＬＳＩ等で信号処理される。こうして電気的な接続と光接続が高信頼性で実現できる。
【００３４】
次に、図１１に示した光部品搭載用基板１０の製造方法について説明する。図１２〜１４は光部品搭載用基板１０の製造工程を示す工程図である。尚、説明中下部のバンプ形成面をａ面、対面（上面）をｂ面とする。
【００３５】
感光性のガラス基板の１面に光配線層を形成する工程は、図２〜７に示した光部品搭載用基板１０の製造方法と同様である。続いて、ガラス基板１のａ面側に全く同様の手順で光配線材料（例えばポリイミド）で下部クラッド４、コア５、上部クラッド８を順次塗布し光配線層を９を形成する。コア５は断面矩形状となるようパターニングを行い、またコア配線パターンの所定の個所にミラー７を設けておく（図１２参照）。
【００３６】
少なくともａ面或いはｂ面のどちらか一方の光配線層９は感光性のガラス基板１のビアホール２の位置に合致するように、レーザー等によりブラインドビアを追加加工し、光配線層にもビアホール２を形成する（図１３参照）。また、内部をメッキで金属導体を充填すると共に、光配線層９表面よりも突出するようにめっきを十分成長させバンプ１１を形成する。また、光配線層９上下両側の表面にも金属導体を配線する。
【００３７】
以上のようにして製造された光部品搭載用基板１０両面へ、光学素子（ＬＤ、ＰＤ）及びＬＳＩチップ等を、ミラー工程と同時に下部クラッドに形成したアライメントマーク等を頼りに光軸がずれないように搭載して実装基板を製造する。尚、感光性ガラス基板１は表面平滑である為、上面に塗布したクラッド層及びアライメントマークも平滑のままである。従って、光部品１４搭載時のアライメント精度を高く維持でき光軸のズレを抑えられる事になる。また、高さ方向の距離（膜厚）を正確に把握できるので、光部品１４を光・電気配線基板１０の端面に光軸がずれないように光学部品を設置することも可能である。この後、実装基板自体をプリント基板に接続し図１４の例を完成させる。
【００３８】
以上作製した光部品搭載用基板及びプリント基板において、ＰＤ・ＬＤといった光学部品やＬＳＩといった電気部品はリード線或いはバンプを介して光部品搭載用基板上部の配線パターン及びビアホールに接続されている。一方、プリント基板２０の上面には、光部品搭載用基板１０のビアホールから突出したバンプ１１と電気的に接続するための電極２１が設けられ、相互に接続されている。これにより、ＰＤ、ＬＤといった光学部品やＬＳＩといった電気部品とプリント基板２０とが電気的に接続される。
【００３９】
また、プリント基板２０からの電気信号の一部がＬＤにより光信号に変換され、その光信号は導波路へと入射されていく。そして、光信号がミラーで反射され光導波路内を伝送し、再びミラー反射されＰＤで電気信号となり、ＬＳＩ等で信号処理が行われる。こうして電気的な接続と光接続が高信頼性で実現できる。このような光・電気配線基板をサイズ数ｃｍ〜数十ｃｍの範囲で複数個プリント基板に搭載し光通信装置、光情報装置の高度化を図っても良い。
【００４０】
図１５は本発明の光部品搭載用基板を搭載したプリント基板の第２の例を示す図である。これは、光部品搭載用基板の光配線層両面の上部に電気配線層２２を形成し多層構造となっている場合の例である。ここで電気配線層２２は、公知のアディティブ法やサブトラクト法を用いて形成することができる。
【００４１】
この例に示す光部品搭載用基板１０において感光性ガラス基板１のビアホール２は、導電性物質で埋められており、且つ光配線層の配線電極１６及びその上層の電気配線層の配線電極１６が光部品や電気部品の電極に対応した配線密度を有し、ビアホール２と接続されている。
【００４２】
一方、感光性ガラスａ面側のビアホール２の位置はプリント基板２０の電極２１に合致すべき位置となっており、ビアホール２と電極２１とが接続されている。こうして、光配線層と電気配線層とがガラス基板に主要な構成として多層形成できるので上部に搭載される光部品、電気部品の電極に電気配線密度を対応させる事が可能となり、プリント基板への効率よいデバイス実装が可能になる。
【００４３】
このようにして、製造された光部品搭載用基板１０を用いて光学素子（ＬＤ、ＰＤ）及びＬＳＩ（ベア）チップ等を上部に搭載し、光・電気配線基板をプリント基板に接続される。このようにして、プリント基板２０からの電気信号の一部がＬＤによって光信号によって変換され、ミラーで反射された光信号が光導波路内を伝送する。光伝送した信号は再びミラーで９０°光路変換されＰＤで電気信号に変換され、ＬＳＩ等で信号処理される。こうして電気的な接続と光接続が高信頼性で実現できる。
【００４４】
尚、光導波路には、石英、ポリカーボネート、ポリメタクリル酸メチル、ポリスチレンからなるポリマー材料であるか、或いはＳｉＯ2 - Ｇｅ2 、ＺｒＦ4 - ＢａＦ2 - ＧｄＦ3 - ＡｌＦ3 、Ａｓ- Ｓ、Ａｓ- Ｇｅ- Ｓｅなどからなるガラス系或いはＣｓＢｒ、ＫＲＳ- ５などからなる結晶系の何れかを用いて構成しても同図１１の様になる。
【００４５】
【発明の効果】
本発明の光部品搭載用基板は、直接ガラス基板上に配線した光配線層を形成する。従って、光学部品と光配線層の光軸合わせは高精度となる。また、光配線層（導波路フィルム）を剥離させないため、収縮に伴う屈折率といった諸物性の変動もない。更に、光部品搭載部が電気配線層であれば、光部品搭載部に搭載される光部品、電気部品の電極に電気配線密度を対応させた実装基板の提供が可能となり、ビアホールと導電性バンプを介して低配線密度のプリント基板に接続できる。
【００４６】
以上のようにして、伝送路としての光導波路の接続特性や信頼性に格段に優れまた、配線設計の自由度の高い、安価で実用的な光部品搭載用基板及び実装基板、並びにプリント基板を提供できる。
【００４７】
【図面の簡単な説明】
【図１】本発明の光部品搭載用基板及び実装基板、並びにプリント基板を示す説明図である。
【図２】光部品搭載用基板の製造工程を示す説明図である。
【図３】光部品搭載用基板の製造工程を示す説明図である。
【図４】光部品搭載用基板の製造工程を示す説明図である。
【図５】光部品搭載用基板の製造工程を示す説明図である。
【図６】光部品搭載用基板の製造工程を示す説明図である。
【図７】光部品搭載用基板の製造工程を示す傾斜図である。
【図８】光部品搭載用基板の製造工程を示す説明図である。
【図９】光部品搭載用基板の製造工程を示す説明図である。
【図１０】本発明の光部品搭載用基板及び実装基板、並びにプリント基板を示す説明図である。
【図１１】本発明の光部品搭載用基板及び実装基板、並びにプリント基板を示す説明図である。
【図１２】光部品搭載用基板の製造工程を示す説明図である。
【図１３】光部品搭載用基板の製造工程を示す説明図である。
【図１４】光部品搭載用基板の製造工程を示す説明図である。
【図１５】本発明の光部品搭載用基板及び実装基板、並びにプリント基板を示す説明図である。
【符号の説明】
１・・・ガラス基板
２・・・孔（ビアホール）
３・・・光又は熱硬化性樹脂
４・・・下部クラッド
５・・・コア
６・・・フォトレジスト
７・・・ミラー
８・・・上部クラッド
９・・・光配線層
１０・・・光部品搭載用基板
１１・・・バンプ
１２・・・パッド
１４・・・光部品
１５・・・電気部品
１６・・・配線電極
２０・・・プリント基板
２１・・・電極
２２・・・電気配線層
２３・・・アライメントマーク
Claims (2)
- 感光性ガラス基板のビアホール形成部位を紫外線照射によって露光し、熱処理、並びに、酸処理による現像処理を行うことにより、該感光性ガラス基板を貫通するビアホールを形成する工程と、前記ビアホールを樹脂で穴埋めすることにより、前記感光性ガラス基板の第１の面及びこれに対向する第２の面を平滑な状態とする工程と、前記ビアホールが前記樹脂で穴埋めされた前記感光性ガラス基板の前記第１の面に第１光配線材料を塗布する工程と、前記第１光配線材料をパターニングし、コア及びクラッドを有する第１光配線層を形成する工程と、第１光部品と第１光配線層のコアとを光学的に結合するための第１光路変換ミラーを前記第１光配線層中に形成する工程と、前記ビアホールが前記樹脂で穴埋めされた前記感光性ガラス基板の第１光配線材料を塗布した前記第１の面と対向する前記第２の面に第２光配線材料を塗布する工程と、前記第２光配線材料をパターニングし、コア及びクラッドを有する第２光配線層を形成する工程と、第２光部品と第２光配線層のコアとを光学的に結合するための第２光路変換ミラーを前記第２光配線層中に形成する工程と、前記第１光配線層及び前記第２光配線層が形成された前記感光性ガラス基板を加熱し、前記ビアホールに充填された前記樹脂を熱分解する工程と、前記第１光配線層および前記第２光配線層に、前記ビアホールと対応する位置に貫通孔を形成する工程と、めっきにより前記ビアホール内及び前記貫通孔内に導体を析出させると共に、前記感光性ガラス基板の前記第１の面に形成された前記第１光配線層の表面、並びに、前記感光性ガラス基板の前記第２の面に形成された前記第２光配線層の表面、のいずれからも突出するように、めっきを十分成長させることにより、前記第１光配線層の表面上に前記第１光部品と接続するパッドを形成するかもしくは前記第２光配線層の表面上に前記第２光部品と接続するパッドを形成するとともに、他方の光配線層の表面上にバンプを形成する工程と、を備えたことを特徴とする光部品搭載用基板製造方法。
- 前記感光性ガラス基板は、Ａｕ、ＣｅＯ２、からなる群から選ばれた少なくとも１つ以上の材料を含むことを特徴とする請求項１に記載の光部品搭載用基板製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000371098A JP4538949B2 (ja) | 2000-12-06 | 2000-12-06 | 光部品搭載用基板製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000371098A JP4538949B2 (ja) | 2000-12-06 | 2000-12-06 | 光部品搭載用基板製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002174744A JP2002174744A (ja) | 2002-06-21 |
| JP4538949B2 true JP4538949B2 (ja) | 2010-09-08 |
Family
ID=18840875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000371098A Expired - Fee Related JP4538949B2 (ja) | 2000-12-06 | 2000-12-06 | 光部品搭載用基板製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4538949B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3807385B2 (ja) | 2003-05-14 | 2006-08-09 | セイコーエプソン株式会社 | 光モジュール及びその製造方法、光通信装置、電子機器 |
| WO2006067778A1 (en) * | 2004-02-18 | 2006-06-29 | Color Chip (Israel) Ltd. | System and method for the fabrication of an electro-optical module |
| JP2007271998A (ja) | 2006-03-31 | 2007-10-18 | Nec Corp | 光コネクタ及び光モジュール |
| TW200807047A (en) * | 2006-05-30 | 2008-02-01 | Sumitomo Bakelite Co | Substrate for mounting photonic device, optical circuit substrate, and photonic device mounting substrate |
| KR100894152B1 (ko) | 2007-03-16 | 2009-04-27 | (주)페타컴 | 평판광회로 기반 광소자 및 그 제조 방법 |
| JP5302177B2 (ja) | 2009-12-18 | 2013-10-02 | 新光電気工業株式会社 | 光導波路基板および光電気混載装置 |
| JP2012145743A (ja) * | 2011-01-12 | 2012-08-02 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュール |
| US9354408B2 (en) | 2012-11-22 | 2016-05-31 | International Business Machines Corporation | Via for electrical contact passing through layers of optical waveguide in multilayer structure including electrical substrate and laminated layers of optical waveguide |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137458U (ja) * | 1984-02-23 | 1985-09-11 | 松下電工株式会社 | 光結合ソケツト |
| JPS6179290A (ja) * | 1984-09-26 | 1986-04-22 | 株式会社島津製作所 | 光・電子プリント基板 |
| JPS62181467A (ja) * | 1986-02-05 | 1987-08-08 | Hitachi Ltd | 半導体装置 |
| JPH02136805A (ja) * | 1988-11-18 | 1990-05-25 | Nippon Sheet Glass Co Ltd | 導波型光電子マトリックススイッチ |
| JPH02209799A (ja) * | 1989-02-09 | 1990-08-21 | Fujitsu Ltd | 多層回路基板の製造方法 |
| JPH05246728A (ja) * | 1992-03-03 | 1993-09-24 | Sankyo Seiki Mfg Co Ltd | 感光性ガラス基板の安定化方法 |
| JPH06132516A (ja) * | 1992-08-11 | 1994-05-13 | Hitachi Ltd | 半導体装置およびクロック信号供給装置 |
| JPH07128531A (ja) * | 1993-09-10 | 1995-05-19 | Nippon Telegr & Teleph Corp <Ntt> | 光集積回路およびその作製方法 |
| JPH0996746A (ja) * | 1995-09-29 | 1997-04-08 | Fujitsu Ltd | アクティブ光回路シートまたはアクティブ光回路基板 |
| JPH10300961A (ja) * | 1996-07-31 | 1998-11-13 | Nippon Telegr & Teleph Corp <Ntt> | 光路変換素子と、その作製方法、および光路変換素子作製用のブレード |
| JPH11177200A (ja) * | 1997-12-05 | 1999-07-02 | Toshiba Corp | 回路基板、回路基板の製造方法、回路基板の検査方法および回路基板の製造装置 |
| JP2000098153A (ja) * | 1998-09-21 | 2000-04-07 | Nippon Telegr & Teleph Corp <Ntt> | 光デバイス実装構造 |
| JP2000114581A (ja) * | 1998-10-09 | 2000-04-21 | Fujitsu Ltd | 電気的相互連結及び光学的相互連結を具備した多層光電子基板並びにその製造方法 |
| JP2000227524A (ja) * | 1999-02-05 | 2000-08-15 | Sony Corp | 光導波装置および光送受信装置、ならびにそれらの製造方法 |
| JP2000298217A (ja) * | 1999-04-13 | 2000-10-24 | Toppan Printing Co Ltd | 光・電気配線基板及び製造方法並びに実装基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425580A (en) * | 1987-07-22 | 1989-01-27 | Matsushita Electric Ind Co Ltd | Printed circuit board |
| TW460717B (en) * | 1999-03-30 | 2001-10-21 | Toppan Printing Co Ltd | Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same |
-
2000
- 2000-12-06 JP JP2000371098A patent/JP4538949B2/ja not_active Expired - Fee Related
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137458U (ja) * | 1984-02-23 | 1985-09-11 | 松下電工株式会社 | 光結合ソケツト |
| JPS6179290A (ja) * | 1984-09-26 | 1986-04-22 | 株式会社島津製作所 | 光・電子プリント基板 |
| JPS62181467A (ja) * | 1986-02-05 | 1987-08-08 | Hitachi Ltd | 半導体装置 |
| JPH02136805A (ja) * | 1988-11-18 | 1990-05-25 | Nippon Sheet Glass Co Ltd | 導波型光電子マトリックススイッチ |
| JPH02209799A (ja) * | 1989-02-09 | 1990-08-21 | Fujitsu Ltd | 多層回路基板の製造方法 |
| JPH05246728A (ja) * | 1992-03-03 | 1993-09-24 | Sankyo Seiki Mfg Co Ltd | 感光性ガラス基板の安定化方法 |
| JPH06132516A (ja) * | 1992-08-11 | 1994-05-13 | Hitachi Ltd | 半導体装置およびクロック信号供給装置 |
| JPH07128531A (ja) * | 1993-09-10 | 1995-05-19 | Nippon Telegr & Teleph Corp <Ntt> | 光集積回路およびその作製方法 |
| JPH0996746A (ja) * | 1995-09-29 | 1997-04-08 | Fujitsu Ltd | アクティブ光回路シートまたはアクティブ光回路基板 |
| JPH10300961A (ja) * | 1996-07-31 | 1998-11-13 | Nippon Telegr & Teleph Corp <Ntt> | 光路変換素子と、その作製方法、および光路変換素子作製用のブレード |
| JPH11177200A (ja) * | 1997-12-05 | 1999-07-02 | Toshiba Corp | 回路基板、回路基板の製造方法、回路基板の検査方法および回路基板の製造装置 |
| JP2000098153A (ja) * | 1998-09-21 | 2000-04-07 | Nippon Telegr & Teleph Corp <Ntt> | 光デバイス実装構造 |
| JP2000114581A (ja) * | 1998-10-09 | 2000-04-21 | Fujitsu Ltd | 電気的相互連結及び光学的相互連結を具備した多層光電子基板並びにその製造方法 |
| JP2000227524A (ja) * | 1999-02-05 | 2000-08-15 | Sony Corp | 光導波装置および光送受信装置、ならびにそれらの製造方法 |
| JP2000298217A (ja) * | 1999-04-13 | 2000-10-24 | Toppan Printing Co Ltd | 光・電気配線基板及び製造方法並びに実装基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002174744A (ja) | 2002-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100751274B1 (ko) | 광·전기배선기판, 실장기판 및 광·전기배선기판의제조방법 | |
| JP4260650B2 (ja) | 光電気複合基板及びその製造方法 | |
| KR100720854B1 (ko) | 광·전기배선기판, 실장기판 및 광전기배선기판의 제조방법 | |
| US7713767B2 (en) | Method of making circuitized substrate with internal optical pathway using photolithography | |
| JP4690870B2 (ja) | 光電気集積配線基板及び光電気集積配線システム | |
| JP2004146602A (ja) | 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法 | |
| US6579398B1 (en) | Method of manufacturing optical waveguide | |
| JP2002006161A (ja) | 光配線基板および光配線モジュール並びにそれらの製造方法 | |
| JP4538949B2 (ja) | 光部品搭載用基板製造方法 | |
| JP2006156439A (ja) | 光電気混載基板の製造方法 | |
| JP2002107560A (ja) | 実装用基板 | |
| JP5495896B2 (ja) | 光電気配線基板の製造方法 | |
| JP2001196643A (ja) | 光・電気素子搭載用チップキャリア及びその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板 | |
| JP2001007463A (ja) | 光電気混載基板およびその製造方法 | |
| US20210247568A1 (en) | High-density optical waveguide structure and printed circuit board and preparation method thereof | |
| JP2000047044A (ja) | 光信号伝送システムおよびその製造方法 | |
| JP4590722B2 (ja) | 光部品搭載用基板製造方法 | |
| US20050164131A1 (en) | Substrate optical waveguides having fiber-like shape and methods of making the same | |
| JPH1195062A (ja) | 光接続構造 | |
| Holden | The developing technologies of integrated optical waveguides in printed circuits | |
| JP2000340906A (ja) | 光・電気配線基板及びその製造方法並びに実装基板 | |
| JP4304764B2 (ja) | 光・電気配線基板及び製造方法並びに実装基板 | |
| JP4320850B2 (ja) | 光・電気配線基板及び実装基板並びにこれらの製造方法 | |
| JP2001004854A (ja) | 光・電気配線基板及び実装基板 | |
| JP4639421B2 (ja) | 光配線層の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |