JPH06112157A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06112157A JPH06112157A JP25614492A JP25614492A JPH06112157A JP H06112157 A JPH06112157 A JP H06112157A JP 25614492 A JP25614492 A JP 25614492A JP 25614492 A JP25614492 A JP 25614492A JP H06112157 A JPH06112157 A JP H06112157A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- contact hole
- thin film
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】拡散層上に金属シリサイド膜５を形成し、絶縁
膜２にホールを開孔した後、金属薄膜３を堆積してホー
ル底部に更に金属シリサイド膜５を形成し、絶縁膜２上
の金属薄膜３を金属窒化膜４とする。次いでホール内部
のみにＣＶＤ法による金属プラグ６を形成する半導体装
置の製造方法。 【効果】比較的簡便な方法でコンタクト抵抗を低減する
ことができる。
膜２にホールを開孔した後、金属薄膜３を堆積してホー
ル底部に更に金属シリサイド膜５を形成し、絶縁膜２上
の金属薄膜３を金属窒化膜４とする。次いでホール内部
のみにＣＶＤ法による金属プラグ６を形成する半導体装
置の製造方法。 【効果】比較的簡便な方法でコンタクト抵抗を低減する
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の製造に用い
る金属シリサイド膜の形成方法とコンタクトホールへの
金属プラグの形成方法を用いた半導体装置の製造方法に
関する。
る金属シリサイド膜の形成方法とコンタクトホールへの
金属プラグの形成方法を用いた半導体装置の製造方法に
関する。
【０００２】
【従来の技術】従来、半導体装置の製造等に際し、コン
タクト抵抗の低減を目的とした金属膜のシリサイド化が
検討されてきた。
タクト抵抗の低減を目的とした金属膜のシリサイド化が
検討されてきた。
【０００３】例えば、特開昭63−143841号公報に記載の
方法は、スパッタ法でタングステン・シリサイド膜を形
成し、電極や配線として用いている。この方法は、スパ
ッタ法で金属シリサイド膜を形成するため、コンタクト
ホール底部に形成される金属シリサイド膜厚が、コンタ
クトホールのアスペクト比に依存するといった問題があ
った。このコンタクトホールの底部の金属シリサイド膜
厚は、コンタクト抵抗に大きな影響を及ぼす。例えば、
「西山 他２，シリサイド構造におけるＴiＳi2／Ｓｉコ
ンタクト抵抗のシリサイド膜厚依存性，第３９回応用物
理学関係連合講演会予稿集，３０ａ−ＺＭ−９（１９９
２）ｐ７２１」によれば、金属シリサイドの膜厚が厚く
なると、コンタクト抵抗が上昇することを述べている。
方法は、スパッタ法でタングステン・シリサイド膜を形
成し、電極や配線として用いている。この方法は、スパ
ッタ法で金属シリサイド膜を形成するため、コンタクト
ホール底部に形成される金属シリサイド膜厚が、コンタ
クトホールのアスペクト比に依存するといった問題があ
った。このコンタクトホールの底部の金属シリサイド膜
厚は、コンタクト抵抗に大きな影響を及ぼす。例えば、
「西山 他２，シリサイド構造におけるＴiＳi2／Ｓｉコ
ンタクト抵抗のシリサイド膜厚依存性，第３９回応用物
理学関係連合講演会予稿集，３０ａ−ＺＭ−９（１９９
２）ｐ７２１」によれば、金属シリサイドの膜厚が厚く
なると、コンタクト抵抗が上昇することを述べている。
【０００４】また、選択ＣＶＤ法を用いてコンタクトホ
ール内に金属プラグ６を形成する場合、絶縁膜２の表面
状態によって、その選択性が著しく左右される。例え
ば、絶縁膜２の表面が荒れている場合に選択ＣＶＤ法で
金属プラグ６を形成しようとすると、図３（ａ）に示す
ように、絶縁膜２上に金属粒９が発生してしまう。
ール内に金属プラグ６を形成する場合、絶縁膜２の表面
状態によって、その選択性が著しく左右される。例え
ば、絶縁膜２の表面が荒れている場合に選択ＣＶＤ法で
金属プラグ６を形成しようとすると、図３（ａ）に示す
ように、絶縁膜２上に金属粒９が発生してしまう。
【０００５】この金属粒９は配線層間のショートの原因
となるばかりでなく、図３（ｂ）に示すような金属配線
１１，１２間のショートの原因となる。特に、金属粒９
の径が大きい場合、あるいは金属配線１１，１２の間隔
が狭い場合には配線間ショートが多発する可能性が高
い。
となるばかりでなく、図３（ｂ）に示すような金属配線
１１，１２間のショートの原因となる。特に、金属粒９
の径が大きい場合、あるいは金属配線１１，１２の間隔
が狭い場合には配線間ショートが多発する可能性が高
い。
【０００６】例えば、特開昭63−128712号公報に記載の
方法は、シリコン基板上に二酸化シリコン膜を形成し、
次いで二酸化シリコン膜の表面に不純物を導入して表面
状態を変化させ、二酸化シリコン膜にコンタクトホール
を開孔した後、選択ＣＶＤ法を用いてコンタクトホール
内部のみにＷ膜を形成する。この方法は、二酸化シリコ
ン膜の表面に不純物を導入する際、二酸化シリコン膜表
面にダメージ層が形成され、選択ＣＶＤ法によるＷ膜形
成時に、ダメージ層による選択性の劣化が懸念されると
いった問題があった。
方法は、シリコン基板上に二酸化シリコン膜を形成し、
次いで二酸化シリコン膜の表面に不純物を導入して表面
状態を変化させ、二酸化シリコン膜にコンタクトホール
を開孔した後、選択ＣＶＤ法を用いてコンタクトホール
内部のみにＷ膜を形成する。この方法は、二酸化シリコ
ン膜の表面に不純物を導入する際、二酸化シリコン膜表
面にダメージ層が形成され、選択ＣＶＤ法によるＷ膜形
成時に、ダメージ層による選択性の劣化が懸念されると
いった問題があった。
【０００７】また、特開昭62−199034号，特開昭62−19
9035号、及び特開昭63−44730 号公報に記載の方法は、
絶縁膜上に絶縁膜とは被エッチング特性の異なる皮膜を
形成し、コンタクトホール開孔後、選択ＣＶＤ法によっ
てコンタクトホール内部のみにタングステン（Ｗ）膜を
形成するものである。このとき、選択性の劣化によって
皮膜上に堆積したＷ粒は皮膜のエッチングによって同時
に除去するものである。これらの方法は、工程が複雑に
なるといった問題があった。
9035号、及び特開昭63−44730 号公報に記載の方法は、
絶縁膜上に絶縁膜とは被エッチング特性の異なる皮膜を
形成し、コンタクトホール開孔後、選択ＣＶＤ法によっ
てコンタクトホール内部のみにタングステン（Ｗ）膜を
形成するものである。このとき、選択性の劣化によって
皮膜上に堆積したＷ粒は皮膜のエッチングによって同時
に除去するものである。これらの方法は、工程が複雑に
なるといった問題があった。
【０００８】
【発明が解決しようとする課題】特開昭63−143841号公
報に記載の従来技術は、直径の異なるコンタクトホール
が複数存在する試料では、コンタクトホールの寸法が大
きいほどコンタクト底部に形成される金属シリサイド膜
厚が厚くなり、コンタクト抵抗が増大するという問題が
発生する。
報に記載の従来技術は、直径の異なるコンタクトホール
が複数存在する試料では、コンタクトホールの寸法が大
きいほどコンタクト底部に形成される金属シリサイド膜
厚が厚くなり、コンタクト抵抗が増大するという問題が
発生する。
【０００９】また、特開昭62−199034号，特開昭62−19
9035号、及び特開昭63−44730 号公報に記載の従来技術
は、工程数が増加するだけでなく、選択性が著しく劣化
した場合には、絶縁膜上にＷ粒ではなく、Ｗが薄膜とし
て堆積する可能性が高くなる。この場合、皮膜のエッチ
ングが困難となり、Ｗを除去することが非常に困難とな
る。また、皮膜をエッチングできたとしても、除去する
Ｗがエッチング溶液中に多量に存在するため、試料表面
にＷが再付着し、配線間あるいは配線層間のショートの
原因となることが考えられる。
9035号、及び特開昭63−44730 号公報に記載の従来技術
は、工程数が増加するだけでなく、選択性が著しく劣化
した場合には、絶縁膜上にＷ粒ではなく、Ｗが薄膜とし
て堆積する可能性が高くなる。この場合、皮膜のエッチ
ングが困難となり、Ｗを除去することが非常に困難とな
る。また、皮膜をエッチングできたとしても、除去する
Ｗがエッチング溶液中に多量に存在するため、試料表面
にＷが再付着し、配線間あるいは配線層間のショートの
原因となることが考えられる。
【００１０】本発明の目的は、コンタクトホールの寸法
に依存しない金属シリサイド膜を形成することにある。
また、本発明の他の目的は、ＣＶＤ法を用いた金属プラ
グの形成方法において、その形成条件に依存せず、選択
性に優れた金属プラグを形成することにある。
に依存しない金属シリサイド膜を形成することにある。
また、本発明の他の目的は、ＣＶＤ法を用いた金属プラ
グの形成方法において、その形成条件に依存せず、選択
性に優れた金属プラグを形成することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明の方法または装置の特徴は、以下の点にあ
る。
め、本発明の方法または装置の特徴は、以下の点にあ
る。
【００１２】（１）絶縁膜にコンタクトホールを開孔
後、金属薄膜を形成し、Ｎ2 ガスあるいはＮＨ3 等の窒
素を含むガス雰囲気で熱処理を行ない、絶縁膜上では前
記金属薄膜の少なくとも表面を窒化し、且つ、コンタク
トホール底部では前記金属薄膜を主成分とした金属シリ
サイド膜とすることを特徴とする。
後、金属薄膜を形成し、Ｎ2 ガスあるいはＮＨ3 等の窒
素を含むガス雰囲気で熱処理を行ない、絶縁膜上では前
記金属薄膜の少なくとも表面を窒化し、且つ、コンタク
トホール底部では前記金属薄膜を主成分とした金属シリ
サイド膜とすることを特徴とする。
【００１３】（２）（１）に記載の金属シリサイド膜と
絶縁膜上の金属窒化膜を形成した後、ＣＶＤ（化学気相
成長）法を用いて金属膜を形成し、金属シリサイド膜上
にのみ前記金属膜を形成する。
絶縁膜上の金属窒化膜を形成した後、ＣＶＤ（化学気相
成長）法を用いて金属膜を形成し、金属シリサイド膜上
にのみ前記金属膜を形成する。
【００１４】（３）（１）に記載の熱処理は、炉体ある
いはＲＴＡ（Ｒapid Ｔhermal Ａnneal）のいずれかを
用い、６００〜９００℃の温度範囲内で行なう。
いはＲＴＡ（Ｒapid Ｔhermal Ａnneal）のいずれかを
用い、６００〜９００℃の温度範囲内で行なう。
【００１５】（４）（１）に記載の金属薄膜は、チタ
ン，タングステン，モリブデン，タンタル，コバルト，
ニッケルのうちいずれかで形成する。
ン，タングステン，モリブデン，タンタル，コバルト，
ニッケルのうちいずれかで形成する。
【００１６】（５）（２）に記載のＣＶＤ法を用いた金
属膜は、アルミニウム，タングステン，チタン，タンタ
ル，銅、あるいはこれらを主成分とする合金膜、または
これらの金属の窒化膜で形成する。
属膜は、アルミニウム，タングステン，チタン，タンタ
ル，銅、あるいはこれらを主成分とする合金膜、または
これらの金属の窒化膜で形成する。
【００１７】（６）コンタクトホールを開孔後、金属薄
膜を形成し、Ｎ2 ガスあるいはＮＨ3等の窒素を含むガ
ス雰囲気で熱処理を行ない、絶縁膜上では前記金属薄膜
の少なくとも表面を金属窒化膜とし、且つ、コンタクト
ホール底部では前記金属薄膜を主成分とした金属シリサ
イド膜とし、さらにＣＶＤ法を用いて金属シリサイド膜
上にのみに金属膜を形成する工程を有する。
膜を形成し、Ｎ2 ガスあるいはＮＨ3等の窒素を含むガ
ス雰囲気で熱処理を行ない、絶縁膜上では前記金属薄膜
の少なくとも表面を金属窒化膜とし、且つ、コンタクト
ホール底部では前記金属薄膜を主成分とした金属シリサ
イド膜とし、さらにＣＶＤ法を用いて金属シリサイド膜
上にのみに金属膜を形成する工程を有する。
【００１８】（７）不純物を注入して拡散層を形成する
Ｓｉ基板の表面に金属シリサイド膜を形成し、その後、
絶縁膜の形成、コンタクトホールの開孔、さらにスパッ
タリング法を用いて金属膜を形成し、コンタクトホール
底部の前記金属膜のみをシリサイド反応させる。
Ｓｉ基板の表面に金属シリサイド膜を形成し、その後、
絶縁膜の形成、コンタクトホールの開孔、さらにスパッ
タリング法を用いて金属膜を形成し、コンタクトホール
底部の前記金属膜のみをシリサイド反応させる。
【００１９】
【作用】本発明の作用を図１及び図２を用いて説明す
る。Ｓｉ基板１上に絶縁膜２を形成し、フォトレジスト
をマスクとして絶縁膜２をドライエッチングし、コンタ
クトホールを開孔する。次いでフォトレジストを除去し
た後、金属薄膜３を形成する（図１（ａ））。次いで、
Ｎ2 ガスあるいはＮＨ3 等の窒素を含むガス雰囲気で６
００〜９００℃の温度範囲で熱処理を行なうと、絶縁膜
２上では金属薄膜３の少なくとも表面が窒化され、金属
窒化膜４が形成される。一方、Ｓｉ基板１と接触してい
る金属薄膜３は、温度範囲の特に高温側では窒化反応よ
りもＳｉ基板１とのシリサイド反応が優先され、金属シ
リサイド膜５となる（図１(ｂ)）。
る。Ｓｉ基板１上に絶縁膜２を形成し、フォトレジスト
をマスクとして絶縁膜２をドライエッチングし、コンタ
クトホールを開孔する。次いでフォトレジストを除去し
た後、金属薄膜３を形成する（図１（ａ））。次いで、
Ｎ2 ガスあるいはＮＨ3 等の窒素を含むガス雰囲気で６
００〜９００℃の温度範囲で熱処理を行なうと、絶縁膜
２上では金属薄膜３の少なくとも表面が窒化され、金属
窒化膜４が形成される。一方、Ｓｉ基板１と接触してい
る金属薄膜３は、温度範囲の特に高温側では窒化反応よ
りもＳｉ基板１とのシリサイド反応が優先され、金属シ
リサイド膜５となる（図１(ｂ)）。
【００２０】例えば、金属薄膜３がＴｉの場合、ＲＴＡ
(Ｒapid Ｔhermal Ａnneal）を用いてＮ2 ガス雰囲気で
６５０℃の熱処理１分と８００℃の熱処理１分を連続処
理すると、絶縁膜２上のＴｉ膜の少なくとも表面は窒化
されてＴｉＮ膜となる。また、Ｓｉ基板１と接触してい
るＴｉ膜は、６５０℃の熱処理時にＴｉＳｉｘ（ｘ＜
２）膜状態となり、８００℃の熱処理によって低抵抗の
ＴｉＳｉ2 膜となる。このＴｉＳｉ2 膜の表面は、部分
的にＴｉＮとなっている可能性もあるが、その大部分は
ＴｉＳｉ2 の状態である。
(Ｒapid Ｔhermal Ａnneal）を用いてＮ2 ガス雰囲気で
６５０℃の熱処理１分と８００℃の熱処理１分を連続処
理すると、絶縁膜２上のＴｉ膜の少なくとも表面は窒化
されてＴｉＮ膜となる。また、Ｓｉ基板１と接触してい
るＴｉ膜は、６５０℃の熱処理時にＴｉＳｉｘ（ｘ＜
２）膜状態となり、８００℃の熱処理によって低抵抗の
ＴｉＳｉ2 膜となる。このＴｉＳｉ2 膜の表面は、部分
的にＴｉＮとなっている可能性もあるが、その大部分は
ＴｉＳｉ2 の状態である。
【００２１】さらに、この金属シリサイド膜５上にＣＶ
Ｄ法を用いて金属プラグ６を形成する。通常、この金属
プラグ６の形成は、選択ＣＶＤ法を用いて選択的にコン
タクトホール内部のみに金属を埋め込むか、あるいは全
面ＣＶＤ法で金属膜を試料全面に形成した後、エッチバ
ックを行なってコンタクトホール内部のみに金属を残す
かのどちらかである。例えば、ＳｉＨ4 還元による選択
ＣＶＤ法でＷプラグを形成するような場合、試料の下地
材質、及び下地膜の表面状態によってその選択性が大き
く左右される。また、形成温度は２８０℃程度と比較的
低温で形成できるものの、選択性は形成温度にも影響さ
れるため、その温度制御が重要となる。
Ｄ法を用いて金属プラグ６を形成する。通常、この金属
プラグ６の形成は、選択ＣＶＤ法を用いて選択的にコン
タクトホール内部のみに金属を埋め込むか、あるいは全
面ＣＶＤ法で金属膜を試料全面に形成した後、エッチバ
ックを行なってコンタクトホール内部のみに金属を残す
かのどちらかである。例えば、ＳｉＨ4 還元による選択
ＣＶＤ法でＷプラグを形成するような場合、試料の下地
材質、及び下地膜の表面状態によってその選択性が大き
く左右される。また、形成温度は２８０℃程度と比較的
低温で形成できるものの、選択性は形成温度にも影響さ
れるため、その温度制御が重要となる。
【００２２】本発明は、金属シリサイド膜５上にのみ選
択性に優れた金属プラグ６を形成するものである。例え
ば、金属シリサイド膜５の材料としてＴｉＳｉ2 膜、金
属プラグ６の材料としてＷを用いる場合、ＳｉＨ4 還元
による選択ＣＶＤ法でＷプラグを形成することもできる
し、またＨ2 還元によるＣＶＤ法でＷプラグを形成する
こともできる。Ｈ2 還元によるＣＶＤ法は、その形成温
度が通常４５０〜550℃程度と、ＳｉＨ4 還元に比べて
高温であり、一般的には試料全面にＷを形成するために
用いられている。本発明では絶縁膜２上に金属窒化膜４
が存在しているため、Ｈ2 還元によるＣＶＤ法を用いて
も金属窒化膜４上にはＷが形成されず、コンタクトホー
ル底部のＴｉＳｉ2 膜上にのみＷが形成される。このよ
うに、本発明はＣＶＤ法による金属膜の形成条件に依存
せず、選択性に優れた金属プラグ６が形成できる。
択性に優れた金属プラグ６を形成するものである。例え
ば、金属シリサイド膜５の材料としてＴｉＳｉ2 膜、金
属プラグ６の材料としてＷを用いる場合、ＳｉＨ4 還元
による選択ＣＶＤ法でＷプラグを形成することもできる
し、またＨ2 還元によるＣＶＤ法でＷプラグを形成する
こともできる。Ｈ2 還元によるＣＶＤ法は、その形成温
度が通常４５０〜550℃程度と、ＳｉＨ4 還元に比べて
高温であり、一般的には試料全面にＷを形成するために
用いられている。本発明では絶縁膜２上に金属窒化膜４
が存在しているため、Ｈ2 還元によるＣＶＤ法を用いて
も金属窒化膜４上にはＷが形成されず、コンタクトホー
ル底部のＴｉＳｉ2 膜上にのみＷが形成される。このよ
うに、本発明はＣＶＤ法による金属膜の形成条件に依存
せず、選択性に優れた金属プラグ６が形成できる。
【００２３】さらに、試料全面に配線金属膜７を形成
し、フォトレジストをマスクとして配線金属膜７をエッ
チングすると第１配線層が形成できる（図２（ａ））。
し、フォトレジストをマスクとして配線金属膜７をエッ
チングすると第１配線層が形成できる（図２（ａ））。
【００２４】また、金属プラグ６を形成後、金属窒化膜
４のドライエッチングを行い、コンタクトホールの側壁
にのみ金属窒化膜の側壁膜８を残した状態で配線金属膜
７を形成する（図２（ｂ））。この方法は、図２（ａ）
で示した方法に比べ、金属窒化膜４の膜厚分だけ試料の
平坦化に有効である。
４のドライエッチングを行い、コンタクトホールの側壁
にのみ金属窒化膜の側壁膜８を残した状態で配線金属膜
７を形成する（図２（ｂ））。この方法は、図２（ａ）
で示した方法に比べ、金属窒化膜４の膜厚分だけ試料の
平坦化に有効である。
【００２５】
【実施例】本発明の一実施例を図４乃至図６を用いて説
明する。Ｓｉ基板２１にフィールド酸化膜２２を形成し
た後、不純物のドーピングおよび拡散を行なって拡散層
２３を形成し、さらに金属薄膜２４を形成する（図４
（ａ））。
明する。Ｓｉ基板２１にフィールド酸化膜２２を形成し
た後、不純物のドーピングおよび拡散を行なって拡散層
２３を形成し、さらに金属薄膜２４を形成する（図４
（ａ））。
【００２６】つぎにＮ2 雰囲気において８００℃の熱処
理を行ない、金属薄膜２４が拡散層２３と接触している
部分のみ、シリサイド反応させて金属シリサイド膜２５
を形成する。尚、本実施例では金属薄膜２４の材料とし
てＴｉ、金属シリサイド膜２５としてＴｉＳｉ2 膜を用
いた。また、フィールド酸化膜２２上の未反応の金属薄
膜２４はＨ2Ｏ2とアンモニアの混合溶液を用いてエッチ
ングした。ついで絶縁膜２６を形成する（図４
（ｂ））。さらに、フォトレジスト２７を形成し、所望
のマスクパターンとする（図４（ｃ））。
理を行ない、金属薄膜２４が拡散層２３と接触している
部分のみ、シリサイド反応させて金属シリサイド膜２５
を形成する。尚、本実施例では金属薄膜２４の材料とし
てＴｉ、金属シリサイド膜２５としてＴｉＳｉ2 膜を用
いた。また、フィールド酸化膜２２上の未反応の金属薄
膜２４はＨ2Ｏ2とアンモニアの混合溶液を用いてエッチ
ングした。ついで絶縁膜２６を形成する（図４
（ｂ））。さらに、フォトレジスト２７を形成し、所望
のマスクパターンとする（図４（ｃ））。
【００２７】ついでフォトレジスト２７をマスクとして
絶縁膜２６をエッチングし、所望のコンタクトホールを
２８，２９を開孔する（図５（ａ））。このとき、コン
タクトホールのアスペクト比（孔の深さ／孔の径）が小
さい程、絶縁膜２６のエッチング速度が大きくなるとい
う特徴がある。そのためアスペクト比の大きなコンタク
トホール２９のエッチングが終了した時点では、アスペ
クト比の小さなコンタクトホール２８底部では過剰なエ
ッチングが行なわれ、金属シリサイド膜２５もエッチン
グされてしまう。よって、コンタクトホール２８底部の
金属シリサイド膜２５の膜厚は、コンタクトホール２９
底部の金属シリサイド膜２５の膜厚に比べて薄くなる。
コンタクトホール部における配線の信頼性を確保するた
めには、金属シリサイド膜２５の膜厚をコンタクトホー
ルのアスペクト比に依存せず一定にすることが必要であ
る。
絶縁膜２６をエッチングし、所望のコンタクトホールを
２８，２９を開孔する（図５（ａ））。このとき、コン
タクトホールのアスペクト比（孔の深さ／孔の径）が小
さい程、絶縁膜２６のエッチング速度が大きくなるとい
う特徴がある。そのためアスペクト比の大きなコンタク
トホール２９のエッチングが終了した時点では、アスペ
クト比の小さなコンタクトホール２８底部では過剰なエ
ッチングが行なわれ、金属シリサイド膜２５もエッチン
グされてしまう。よって、コンタクトホール２８底部の
金属シリサイド膜２５の膜厚は、コンタクトホール２９
底部の金属シリサイド膜２５の膜厚に比べて薄くなる。
コンタクトホール部における配線の信頼性を確保するた
めには、金属シリサイド膜２５の膜厚をコンタクトホー
ルのアスペクト比に依存せず一定にすることが必要であ
る。
【００２８】つぎにフォトレジスト２７を除去し（図５
（ｂ））、スパッタリングによって金属薄膜３０を形成
する（図５（ｃ））。スパッタリングによって金属薄膜
３０を形成する場合、シャドーイング効果によりアスペ
クト比の小さなコンタクトホール２８底部の膜厚は、コ
ンタクトホール２９底部の膜厚に比べて厚くなる。さら
に上記と同様の方法でＮ2 雰囲気で８００℃の熱処理を
行ない、コンタクトホール２８，２９底部の金属薄膜３
０を金属シリサイド膜３１，３２とする（図６
（ａ））。これにより、コンタクトホール２８底部の金
属シリサイド膜２５，３１の膜厚とコンタクトホール２
９底部の金属シリサイド膜２５，３２の膜厚はほぼ一定
となる。
（ｂ））、スパッタリングによって金属薄膜３０を形成
する（図５（ｃ））。スパッタリングによって金属薄膜
３０を形成する場合、シャドーイング効果によりアスペ
クト比の小さなコンタクトホール２８底部の膜厚は、コ
ンタクトホール２９底部の膜厚に比べて厚くなる。さら
に上記と同様の方法でＮ2 雰囲気で８００℃の熱処理を
行ない、コンタクトホール２８，２９底部の金属薄膜３
０を金属シリサイド膜３１，３２とする（図６
（ａ））。これにより、コンタクトホール２８底部の金
属シリサイド膜２５，３１の膜厚とコンタクトホール２
９底部の金属シリサイド膜２５，３２の膜厚はほぼ一定
となる。
【００２９】さらに金属配線膜３３を形成し、金属配線
膜３３と金属薄膜３０の２層構造で第１配線層を形成す
る（図６（ｂ））。また、絶縁膜２６上の金属薄膜３０
をエッチングした後、金属配線膜３４を形成して第１配
線層とすることもできる（図６（ｃ））。
膜３３と金属薄膜３０の２層構造で第１配線層を形成す
る（図６（ｂ））。また、絶縁膜２６上の金属薄膜３０
をエッチングした後、金属配線膜３４を形成して第１配
線層とすることもできる（図６（ｃ））。
【００３０】つぎに本発明を用いて、多層配線構造の半
導体装置を製造した実施例を示す。図７は多層配線構造
の断面図である。Ｓｉ基板５０上に絶縁膜５１を形成
し、フォトレジストのマスクを用いて絶縁膜５１をエッ
チングし、所望のコンタクトホールを開孔する。ついで
第１配線層５２を形成し、フォトレジストのマスクを用
いて第１配線層５２を所望のパターンにエッチングす
る。本実施例では第１配線層５２としてＷ膜を用いた。
導体装置を製造した実施例を示す。図７は多層配線構造
の断面図である。Ｓｉ基板５０上に絶縁膜５１を形成
し、フォトレジストのマスクを用いて絶縁膜５１をエッ
チングし、所望のコンタクトホールを開孔する。ついで
第１配線層５２を形成し、フォトレジストのマスクを用
いて第１配線層５２を所望のパターンにエッチングす
る。本実施例では第１配線層５２としてＷ膜を用いた。
【００３１】ついで層間絶縁膜５３と金属窒化膜５４を
形成し、フォトレジストをマスクとして２層膜をエッチ
ングし、所望のホールを開孔する。つぎにＣＶＤ法を用
いて金属膜を形成する。このとき、ＣＶＤ法による金属
膜は金属窒化膜５４上には形成されず、ホール内部のみ
に堆積し、選択性に優れた金属プラグ５５が形成でき
た。尚、本実施例では金属窒化膜５４としてＴｉＮ膜を
用い、ＣＶＤ法による金属膜の材質をＷ膜とした。つぎ
に第２配線層５６を形成し、フォトレジストをマスクと
して第２配線層５６と金属窒化膜５４をエッチングす
る。これにより、ホール部における配線の信頼性を確保
することができ、しかも試料の平坦化を向上することが
できた。
形成し、フォトレジストをマスクとして２層膜をエッチ
ングし、所望のホールを開孔する。つぎにＣＶＤ法を用
いて金属膜を形成する。このとき、ＣＶＤ法による金属
膜は金属窒化膜５４上には形成されず、ホール内部のみ
に堆積し、選択性に優れた金属プラグ５５が形成でき
た。尚、本実施例では金属窒化膜５４としてＴｉＮ膜を
用い、ＣＶＤ法による金属膜の材質をＷ膜とした。つぎ
に第２配線層５６を形成し、フォトレジストをマスクと
して第２配線層５６と金属窒化膜５４をエッチングす
る。これにより、ホール部における配線の信頼性を確保
することができ、しかも試料の平坦化を向上することが
できた。
【００３２】つぎに本発明により、半導体装置を製造し
た他の実施例を図８乃至図１３に示す。Ｎ-Ｓｉ基板１
５１表面を酸化してＳｉＯ2 層１５２を形成し、このＳ
iＯ2層１５２をフォトレジストのマスクを用いてエッチ
ングして所望のパターンとし、このパターンをマスクに
不純物ドーピング，不純物拡散を行ないＰウェル層１５
３を形成する（図８（ａ））。
た他の実施例を図８乃至図１３に示す。Ｎ-Ｓｉ基板１
５１表面を酸化してＳｉＯ2 層１５２を形成し、このＳ
iＯ2層１５２をフォトレジストのマスクを用いてエッチ
ングして所望のパターンとし、このパターンをマスクに
不純物ドーピング，不純物拡散を行ないＰウェル層１５
３を形成する（図８（ａ））。
【００３３】ＳｉＯ2 層１５２を削除し、安定化のため
基板表面に酸化膜１５４を形成し、ついでＳｉ3Ｎ4膜１
５５を形成後フォトレジストパターン１５６によりエッ
チングを行ない、所望のパターンとし、さらにこの上に
フォトレジストパターン157を形成する（図８
（ｂ））。これらのパターンをマスクとして不純物ドー
ピングによりＰ層１５８を形成し、フォトレジストパタ
ーン１５６，１５７を除去後、フィールド酸化を行な
い、Ｓｉ3Ｎ4膜１５５を除去し、ゲート酸化を行なう
（図８（ｃ））。
基板表面に酸化膜１５４を形成し、ついでＳｉ3Ｎ4膜１
５５を形成後フォトレジストパターン１５６によりエッ
チングを行ない、所望のパターンとし、さらにこの上に
フォトレジストパターン157を形成する（図８
（ｂ））。これらのパターンをマスクとして不純物ドー
ピングによりＰ層１５８を形成し、フォトレジストパタ
ーン１５６，１５７を除去後、フィールド酸化を行な
い、Ｓｉ3Ｎ4膜１５５を除去し、ゲート酸化を行なう
（図８（ｃ））。
【００３４】厚さ０.３μｍ の多結晶Ｓｉ膜１５９を形
成し、フォトレジストのマスクを用いて所望のパターン
にエッチングする（図９（ａ））。つぎに絶縁膜１６１
を形成し、フォトレジストのマスクにより所望のパター
ンとし、この絶縁膜１６１や多結晶Ｓｉ膜１５９をマス
クに不純物ドーピングと拡散を行ないＰ高濃度層160を
形成する（図９（ｂ））。絶縁膜１６１を除き、上記と
同様の方法でＰ高濃度層１６０を覆うように絶縁膜１６
２を形成し、Ｎ高濃度層１６３を形成する（図９
（ｃ））。
成し、フォトレジストのマスクを用いて所望のパターン
にエッチングする（図９（ａ））。つぎに絶縁膜１６１
を形成し、フォトレジストのマスクにより所望のパター
ンとし、この絶縁膜１６１や多結晶Ｓｉ膜１５９をマス
クに不純物ドーピングと拡散を行ないＰ高濃度層160を
形成する（図９（ｂ））。絶縁膜１６１を除き、上記と
同様の方法でＰ高濃度層１６０を覆うように絶縁膜１６
２を形成し、Ｎ高濃度層１６３を形成する（図９
（ｃ））。
【００３５】絶縁膜１６２を除去し、全面にリンガラス
（ＰＳＧ）の絶縁膜１６４を厚さ約０.６μｍ に形成す
る（図１０（ａ））。さらにフォトレジスト１６５をマ
スクとして（図１０（ｂ））、絶縁膜１６４をエッチン
グし、コンタクトホール166を開孔した後フォトレジス
ト１６５を除去する（図１０（ｃ））。尚、ここ迄の工
程は従来の方法と同様である。
（ＰＳＧ）の絶縁膜１６４を厚さ約０.６μｍ に形成す
る（図１０（ａ））。さらにフォトレジスト１６５をマ
スクとして（図１０（ｂ））、絶縁膜１６４をエッチン
グし、コンタクトホール166を開孔した後フォトレジス
ト１６５を除去する（図１０（ｃ））。尚、ここ迄の工
程は従来の方法と同様である。
【００３６】つぎに金属薄膜１６７を形成する（図１１
（ａ））。本実施例では金属薄膜１６７としてＴｉ膜を
用い、その膜厚を３０ｎｍとした。つぎにＮ2 雰囲気に
おいて８００℃の熱処理を行い、絶縁膜１６４上の金属
薄膜１６７を金属窒化膜１６８とし、Ｓｉ基板と接して
いる金属薄膜１６７を金属シリサイド膜１６９とする
（図１１（ｂ））。さらにＣＶＤ法を用いて金属プラグ
１７０を形成する（図１１（ｃ））。尚、本実施例では
金属プラグとしてＷ膜を０.６μｍ 形成した。このＣＶ
Ｄ法によるＷ膜は金属窒化膜１６８上には形成されず、
金属シリサイド膜１６９上のみに形成されるため、選択
性に優れた金属プラグ１７０が形成できる。
（ａ））。本実施例では金属薄膜１６７としてＴｉ膜を
用い、その膜厚を３０ｎｍとした。つぎにＮ2 雰囲気に
おいて８００℃の熱処理を行い、絶縁膜１６４上の金属
薄膜１６７を金属窒化膜１６８とし、Ｓｉ基板と接して
いる金属薄膜１６７を金属シリサイド膜１６９とする
（図１１（ｂ））。さらにＣＶＤ法を用いて金属プラグ
１７０を形成する（図１１（ｃ））。尚、本実施例では
金属プラグとしてＷ膜を０.６μｍ 形成した。このＣＶ
Ｄ法によるＷ膜は金属窒化膜１６８上には形成されず、
金属シリサイド膜１６９上のみに形成されるため、選択
性に優れた金属プラグ１７０が形成できる。
【００３７】ついで反応性イオンエッチングにより金属
窒化膜１６８を絶縁間１６４表面が露出するまでエッチ
ングし、コンタクトホール１６６の側壁にのみ側壁膜１
７１として残す（図１２（ａ））。さらにスパッタリン
グ法で金属膜を形成し、フォトレジストをマスクとして
所望のパターンにエッチングして第１配線層１７２を形
成する（図１２（ｂ））。尚、本実施例では第１配線層
１７２としてＷ膜を用い、その膜厚を０.３μｍ とし
た。
窒化膜１６８を絶縁間１６４表面が露出するまでエッチ
ングし、コンタクトホール１６６の側壁にのみ側壁膜１
７１として残す（図１２（ａ））。さらにスパッタリン
グ法で金属膜を形成し、フォトレジストをマスクとして
所望のパターンにエッチングして第１配線層１７２を形
成する（図１２（ｂ））。尚、本実施例では第１配線層
１７２としてＷ膜を用い、その膜厚を０.３μｍ とし
た。
【００３８】つぎに層間絶縁膜１７３と金属薄膜１７４
を形成し、フォトレジストをマスクとして金属薄膜１７
４と層間絶縁膜１７３を連続でエッチングし、所望のス
ルーホールを開孔する。尚、層間絶縁膜１７３の膜厚は
０.６μｍ であり、金属窒化膜１７４としてＴｉＮ膜を
用い、その膜厚を３０ｎｍとした。さらに上記と同様の
方法で金属プラグ１７５を形成する（図１２（ｃ））。
尚、金属プラグ１７５はＷ膜であり、その膜厚を０.５
μｍ とした。
を形成し、フォトレジストをマスクとして金属薄膜１７
４と層間絶縁膜１７３を連続でエッチングし、所望のス
ルーホールを開孔する。尚、層間絶縁膜１７３の膜厚は
０.６μｍ であり、金属窒化膜１７４としてＴｉＮ膜を
用い、その膜厚を３０ｎｍとした。さらに上記と同様の
方法で金属プラグ１７５を形成する（図１２（ｃ））。
尚、金属プラグ１７５はＷ膜であり、その膜厚を０.５
μｍ とした。
【００３９】さらに配線用金属薄膜を形成し、フォトレ
ジストをマスクとして配線用金属薄膜と金属窒化膜１７
４をエッチングして第２配線層１７６を形成する(図１
３)。第２配線層１７６の材質はＡｌを用い、その膜厚
は０.５μｍ である。
ジストをマスクとして配線用金属薄膜と金属窒化膜１７
４をエッチングして第２配線層１７６を形成する(図１
３)。第２配線層１７６の材質はＡｌを用い、その膜厚
は０.５μｍ である。
【００４０】これにより、直径０.２５μｍ，深さ０.６
μｍのコンタクトホール底部にＴｉシリサイド膜を形成
し、その上にＷ膜を埋め込み、平坦化することができ、
膜被覆形状の優れた配線膜を形成することができた。し
かも、Ｗ膜とＳｉ基板との間にＴｉシリサイド膜が存在
しているため、極めて低いコンタクト抵抗が得られた。
また、選択性に優れたコンタクトホールへの金属埋め込
みが可能となった。
μｍのコンタクトホール底部にＴｉシリサイド膜を形成
し、その上にＷ膜を埋め込み、平坦化することができ、
膜被覆形状の優れた配線膜を形成することができた。し
かも、Ｗ膜とＳｉ基板との間にＴｉシリサイド膜が存在
しているため、極めて低いコンタクト抵抗が得られた。
また、選択性に優れたコンタクトホールへの金属埋め込
みが可能となった。
【００４１】
【発明の効果】本発明によれば、コンタクトホールの寸
法に依存せず、均一な膜厚の金属シリサイド膜をコンタ
クトホール底部に形成することができるため、金属シリ
サイド膜の膜厚に依存したコンタクト抵抗の増大を防ぐ
ことができる。しかも、配線とＳｉ基板間の接触抵抗を
低減することができるため、実質的なコンタクト抵抗の
低減が図れる。
法に依存せず、均一な膜厚の金属シリサイド膜をコンタ
クトホール底部に形成することができるため、金属シリ
サイド膜の膜厚に依存したコンタクト抵抗の増大を防ぐ
ことができる。しかも、配線とＳｉ基板間の接触抵抗を
低減することができるため、実質的なコンタクト抵抗の
低減が図れる。
【００４２】また、絶縁膜にコンタクトホールを開孔
し、金属薄膜を形成した後、熱処理によってコンタクト
ホール底部の金属薄膜を全て金属シリサイド膜とし、絶
縁膜上の金属薄膜を金属窒化膜とすることにより、ＣＶ
Ｄ法を用いてコンタクトホールに金属プラグを形成する
際、選択性に優れた金属プラグが形成できた。尚、この
ときの金属プラグの形成条件は、選択ＣＶＤ法の形成条
件に限らず、全面ＣＶＤ法による形成条件でも選択性に
優れた金属プラグを形成することができる。
し、金属薄膜を形成した後、熱処理によってコンタクト
ホール底部の金属薄膜を全て金属シリサイド膜とし、絶
縁膜上の金属薄膜を金属窒化膜とすることにより、ＣＶ
Ｄ法を用いてコンタクトホールに金属プラグを形成する
際、選択性に優れた金属プラグが形成できた。尚、この
ときの金属プラグの形成条件は、選択ＣＶＤ法の形成条
件に限らず、全面ＣＶＤ法による形成条件でも選択性に
優れた金属プラグを形成することができる。
【図１】本発明のコンタクトホール部における第一工程
の断面図。
の断面図。
【図２】本発明のコンタクトホール部における第二工程
の断面図。
の断面図。
【図３】従来の選択ＣＶＤ法による金属プラグ形成の問
題点を示す断面図。
題点を示す断面図。
【図４】本発明の一実施例のコンタクトホール部におけ
る第一工程の断面図。
る第一工程の断面図。
【図５】本発明の一実施例のコンタクトホール部におけ
る第二工程の断面図。
る第二工程の断面図。
【図６】本発明の一実施例のコンタクトホール部におけ
る第三工程の断面図。
る第三工程の断面図。
【図７】本発明の一実施例の多層配線構造の断面図。
【図８】本発明の一実施例の第一の製造工程を示す素子
断面図。
断面図。
【図９】本発明の一実施例の第二の製造工程を示す素子
断面図。
断面図。
【図１０】本発明の一実施例の第三の製造工程を示す素
子断面図。
子断面図。
【図１１】本発明の一実施例の第四の製造工程を示す素
子断面図。
子断面図。
【図１２】本発明の一実施例の第五の製造工程を示す素
子断面図。
子断面図。
【図１３】本発明の一実施例の第六の製造工程を示す素
子断面図。
子断面図。
１…Ｓｉ基板、２…絶縁膜、３…金属薄膜、４…金属窒
化膜、５…金属シリサイド膜、６…金属プラグ。
化膜、５…金属シリサイド膜、６…金属プラグ。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｂ 7514−4Ｍ (72)発明者 川本 佳史 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 大湯 静憲 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 横山 夏樹 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 河野 正和 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内
Claims (7)
- 【請求項１】半導体装置の製造方法において、絶縁膜に
コンタクトホールを開孔後、金属薄膜を形成し、Ｎ2ガ
スあるいはＮＨ3等の窒素を含むガス雰囲気で熱処理を
行ない、前記絶縁膜上では前記金属薄膜の少なくとも表
面を窒化し、前記コンタクトホール底部では前記金属薄
膜を主成分とした金属シリサイド膜とすることを特徴と
する半導体装置の製造方法。 - 【請求項２】請求項１において、金属シリサイド膜と絶
縁膜上の金属窒化膜を形成した後、化学気相成長（ＣＶ
Ｄ）法を用いて前記金属シリサイド膜上にのみ金属膜を
形成する半導体装置の製造方法。 - 【請求項３】請求項１において、前記熱処理は、６００
〜９００℃の温度範囲内で行なう半導体装置の製造方
法。 - 【請求項４】請求項１に記載の方法で製造され、前記金
属薄膜は、チタン，タングステン，モリブデン，タンタ
ル，コバルト，ニッケルのうちのいずれかからなる半導
体装置。 - 【請求項５】請求項２記載の方法で製造され、前記ＣＶ
Ｄ法を用いた金属膜は、アルミニウム，タングステン，
チタン，タンタル，銅、あるいはこれらを主成分とする
合金膜、またはこれらの金属の窒化膜からなる半導体装
置。 - 【請求項６】コンタクトホールを開孔後、金属薄膜を形
成し、Ｎ2ガスあるいはＮＨ3等の窒素を含むガス雰囲気
で熱処理を行ない、絶縁膜上では前記金属薄膜の少なく
とも表面を金属窒化膜とし、前記コンタクトホールの底
部では前記金属薄膜を主成分とした金属シリサイド膜と
し、さらにＣＶＤ法を用いて金属シリサイド膜上にのみ
に金属膜を形成する工程を有することを特徴とする半導
体装置の製造方法。 - 【請求項７】不純物を注入して拡散層を形成するＳｉ基
板の表面に金属シリサイド膜を形成し、その後、絶縁膜
の形成、コンタクトホールの開孔、さらにスパッタリン
グ法を用いて金属膜を形成し、コンタクトホール底部の
前記金属膜をシリサイド反応させることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25614492A JPH06112157A (ja) | 1992-09-25 | 1992-09-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25614492A JPH06112157A (ja) | 1992-09-25 | 1992-09-25 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112157A true JPH06112157A (ja) | 1994-04-22 |
Family
ID=17288516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25614492A Pending JPH06112157A (ja) | 1992-09-25 | 1992-09-25 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112157A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6461957B1 (en) | 2001-03-05 | 2002-10-08 | Hitachi, Ltd. | Method of manufacturing semiconductor device |
| US7566651B2 (en) | 2007-03-28 | 2009-07-28 | International Business Machines Corporation | Low contact resistance metal contact |
| JP2017157670A (ja) * | 2016-03-01 | 2017-09-07 | 三菱電機株式会社 | 半導体装置 |
-
1992
- 1992-09-25 JP JP25614492A patent/JPH06112157A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6461957B1 (en) | 2001-03-05 | 2002-10-08 | Hitachi, Ltd. | Method of manufacturing semiconductor device |
| US6677230B2 (en) | 2001-03-05 | 2004-01-13 | Renesas Technology Corporation | Method of manufacturing semiconductor device |
| US7566651B2 (en) | 2007-03-28 | 2009-07-28 | International Business Machines Corporation | Low contact resistance metal contact |
| US7749890B2 (en) | 2007-03-28 | 2010-07-06 | International Business Machines Corporation | Low contact resistance metal contact |
| JP2017157670A (ja) * | 2016-03-01 | 2017-09-07 | 三菱電機株式会社 | 半導体装置 |
| CN107146813A (zh) * | 2016-03-01 | 2017-09-08 | 三菱电机株式会社 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057232A (en) | Wiring structure for semiconductor device and fabrication method therefor | |
| US5760475A (en) | Refractory metal-titanium nitride conductive structures | |
| US5736455A (en) | Method for passivating the sidewalls of a tungsten word line | |
| US5707901A (en) | Method utilizing an etch stop layer | |
| JPH0736403B2 (ja) | 耐火金属の付着方法 | |
| JPH05243178A (ja) | 半導体集積回路用相互接続体形成方法 | |
| JP3248570B2 (ja) | 半導体装置の製造方法 | |
| US6204170B1 (en) | Method for manufacturing semiconductor device having metal silicide film and metal film in which metal film can be selectively removed | |
| US6156644A (en) | Method for forming interconnects for semiconductor devices using reaction control layers, and interconnects formed thereby | |
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| US20020004313A1 (en) | Method for manufacturing gate structure for use in semiconductor device | |
| KR100363013B1 (ko) | 반도체 장치의 금속 패턴 형성 방법 | |
| JP3221480B2 (ja) | 半導体装置の製造方法 | |
| JP3231645B2 (ja) | 半導体装置およびその製造方法 | |
| JP3486118B2 (ja) | 半導体装置の製造方法 | |
| KR20040103571A (ko) | 낮은 저항을 갖는 반도체장치 및 그 제조방법 | |
| JPH06112157A (ja) | 半導体装置及びその製造方法 | |
| KR0161880B1 (ko) | 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법 | |
| US6319806B1 (en) | Integrated circuit wiring and fabricating method thereof | |
| KR100414229B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
| KR100447989B1 (ko) | 반도체소자의게이트전극형성방법 | |
| US6127270A (en) | Methods of forming refractory metal silicide components and methods of restricting silicon surface migration of a silicon structure | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| JPH0786583A (ja) | 半導体装置とその製造方法 | |
| KR100693878B1 (ko) | 낮은 저항을 갖는 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010605 |