JP2000501239A - チップ組立ての方法とデバイス - Google Patents

チップ組立ての方法とデバイス

Info

Publication number
JP2000501239A
JP2000501239A JP9520415A JP52041597A JP2000501239A JP 2000501239 A JP2000501239 A JP 2000501239A JP 9520415 A JP9520415 A JP 9520415A JP 52041597 A JP52041597 A JP 52041597A JP 2000501239 A JP2000501239 A JP 2000501239A
Authority
JP
Japan
Prior art keywords
chip
foil substrate
foil
unit device
capsule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9520415A
Other languages
English (en)
Other versions
JP3856475B2 (ja
Inventor
ニイホルム,レイフ,イングマル
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Publication of JP2000501239A publication Critical patent/JP2000501239A/ja
Application granted granted Critical
Publication of JP3856475B2 publication Critical patent/JP3856475B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236Fixing or mounting methods of the aligned elements
    • G02B6/4245Mounting of the opto-electronic elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4249Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/422Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
    • G02B6/4221Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera
    • G02B6/4224Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera using visual alignment markings, e.g. index methods
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4256Details of housings
    • G02B6/426Details of housings mounting, engaging or coupling of the package to a board, a frame or a panel
    • G02B6/4261Packages with mounting structures to be pluggable or detachable, e.g. having latches or rails
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • G02B6/428Electrical aspects containing printed circuit boards [PCB]
    • G02B6/4281Electrical aspects containing printed circuit boards [PCB] the printed circuit boards being flexible
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Led Device Packages (AREA)

Abstract

(57)【要約】 少なくとも1個の光活性表面を有するチップの構造体を簡単にしおよび光ファイバと光学的に活性な表面との間に最良の光透過を得るために前記チップを光小型カプセルに対して正しい位置に配置する本発明により、少なくとも1個の導電体(4)を有しおよび前記チップをフォイル基板の上の正しい位置に配置するためおよび前記フォイル基板/チップ組立体をカプセルの上の正しい位置に配置するための整合マークおよび/または案内装置(8)を備えた前記フォイル基板(9)の上に、前記チップ(1)が固定される。前記チップが前記フォイル基板の上に固定された後、前記チップを備えた前記フォイルを前記カプセルに容易に固定することができ、そして前記装置により前記チップが前記カプセルに固定されるであろう。前記カプセルの上の例えば接触素子案内ピンのような案内装置を用いることにより、前記接触素子の中の光ファイバの端部が前記チップの前記光学的に活性な表面に対向しおよび接触しそれによりそれらの間で最良の光透過が得られるように、前記カプセルに対して正しい位置に前記フォイル基板/チップ組立体を配置しすることができる。

Description

【発明の詳細な説明】 チップ組立ての方法とデバイス 発明の分野 本発明は、光小型カプセルの上にチップを取り付けるといったような、少なく とも1個の光活性表面を有するチップをユニット装置の上に取り付ける方法と、 少なくとも1個の光表面を有するチップをユニット装置の上に取り付ける構造体 とに関する。他の電子素子と共に集積化することができる光検出器(PD、 photo-detectors)、発光ダイオード(LED、light-emitting diodes)または レーザ・ダイオード(LD、laser diodes)のような表面に取り付けられたおよ び/または表面に封止された光電気素子を、容易に取り扱うことができるように 、小型カプセルの上に取り付けることが多い。 先行技術の説明 高速通信に対して光ファイバを用いる時、光送信機または光受信機のような光 部品の活性表面と光ファイバとの間を永久的に接続することがよく行われる。こ の接続には、光ファイバの端部と光部品の上の明確に定められた領域とを極めて 正確に整合させることが必要である。したがって通常は、永久的に取り付けられ たいわゆるピッグテイルと呼ばれる一定の長さの光ファイバと部品とが一緒に封 止され、永久的に取り付けられた小さなファイバがカプセルからいつでも引き出 される。金属材料またはプラスチック材料を用いて、この封止を気密に行うこと ができる。部品を封止するこの方法は時間がかかり、そして費用が高く、また大 きな容積を要し、そして封止された部品を光ファイバに接続することおよび接続 を解除することができない。 米国特許第5,168,537号、第5,199,093号、第5,230,030号、第5,249,245号、第 5,309,537号、第5,337,391号および第5,420,954号は、光ファイバを光送信機ま たは光受信機に一定の形式の相互接続装置を用いて接続する、従来から知られて いる方法と構造体とを開示している。ここでは、異なる形式の案内装置を用いて 、別々の光ファイバの端部が光電気素子の活性表面に直接に接続される。 発明の概要 光学的に活性な表面と光ファイバとの間で光透過が最良であるように、少なく とも1個の光活性表面を有するチップの構成を簡単にしそしてチップを光小型カ プセルに対して正しい位置に配置することを目指して、少なくとも1個の導電体 を有するフォイルの上にチップが取り付けられる。このフォイルは整合マークお よび/または案内装置を備えており、それによりフォイルの上にチップが正しく 配置されるための位置決めと、カプセルの上にフォイルおよび取り付けられたチ ップが正しく配置されるための位置決めとが得られる。フォイルの上にチップが 取り付けられた後、フォイルおよびチップの組立体をカプセルに取り付けるのは 容易にできる。例えばカプセルの上の接触素子案内ピンのような案内装置を用い ることにより、接触素子の中の光ファイバの端部がチップの光学的に活性な表面 に対向しそして接触して配置され、それにより最良の光透過が得られるように、 フォイルおよびチップの組立体がカプセルに対して正しく配置されるように位置 決めすることができる。 図面の簡単な説明 図1は、従来の技術による光小型カプセル構造体の図。 図2は、1個のチップのための小室と複数個の案内ピンとを有する、本発明に よる光小型カプセル構造体の図。 図3aは、本発明による光学的に活性な表面を有する下側に配置されたチップ と導電体とを備えたフォイル基板の図。 図3bは、図3aに示されたチップと上側に配置された導電体とを有するフォ イル基板を示した図。 図3cは、下側に配置された導電体を有する図3aに示されたチップとフォイ ル・ストリップとを示した図。 図4aは、上側に配置された導電体を有し本発明に従ってフォイルに取り付け られたチップを備えた光小型カプセルの図。 図4bは、下側に配置された導電体を有し本発明に従ってフォイルに取り付け られたチップを備えた光小型カプセルの図。 図5aおよび図5bは、本発明に従ってフォイルに取り付けられたチップと案 内装置とを備えた光小型カプセルの図であって、図5aおよび図5bはそれぞれ 上から見た小型カプセルの図および側面から見た小型カプセルの図。 好ましい実施例の説明 図1は、一定の光電気部品15を備えた従来のモジュールすなわちいわゆる光 小型カプセル構造体の図である。図1はまた、回路ボードまたはそれと同等のデ バイスのような、基板の上のモジュールとして考えられる構造体を示している。 案内ピンを有するカプセル・コネクタと一緒に、複数個の相互に隣接した光ファ イバを有する光多重ファイバ・ケーブルすなわち光リボン・ファイバが備えられ る。コネクタがカプセルに接続される時、カプセルの正面側に備えられた整合用 案内ホール11にコネクタの案内ピンが正確に挿入されることにより、これらの 案内ピンはコネクタをカプセルに対して正確に配置するための位置決めの機能を 果たす。参照番号17は、光電気部品15からカプセルの下側にまで真っ直ぐに 延長されている導電体路を示す。カプセルの正面側に浅い凹部19が配置される 。カプセルまたはモジュールの正面側の残りの部分に対して窪んだ位置に、部品 15を取り付けることができる。光コネクタの案内ピンをカプセルの案内ホール の中に挿入する時、この構造体により光部品の外側表面と光コネクタの対応する 表面、通常は光ケーブルの中の光ファイバの端部表面、との間に制御された距離 を得ることができる。このことにより、光コネクタを取り付ける時に圧力が作用 し、そしてそのことにより接続表面に損傷が生ずることを避けることができる。 カプセルの正面側には、整合用十字線またはそれと同等の形式のマーキング21 を備えることができる。このマーキングの役割は、カプセルの正面側において、 案内ピンが挿入されるホール11の位置に対して光部品を正確に配置することを 可能にすることである。 図2は、本発明により構成されたモジュール/光小型カプセル10の図である 。このモジュール/光小型カプセル10は、チップを取り付ける凹部14と光フ ァイバ・コネクタに対する案内ピン17とを有する。 図3a〜図3cは、モジュール/小型カプセルの電気接続図である。このモジ ュール/小型カプセルは、例えばポリイミドのようなポリマ材料で構成された柔 軟なフォイル基板9を有する。このいわゆるフレックス・フォイルの1つの側面 または両側面に金属フォイル4が備えられる。この金属フォイル4は、銅のフォ イルであることが好ましい。この銅フォイルは、チップ1と回路ボード11との 間の電気接続のためのプリント回路である。チップの活性表面7がフォイル基板 9に向って対面するようにこのチップを、いわゆるフリップ・チップ技術により 、フォイル基板9の上に取り付けることができる。このフォイル基板は、チップ の活性表面と反対側に配置された開口部5を有する。フリップ・チップのフォイ ル基板に対する接合は、接着剤3によりさらに増強される。例示された実施例で は、接着剤3は透明な接着剤であることができる。接着剤は、フォイル開口部を 部分的にまたは完全に充填するように用いることができる。けれども、フォイル 基板にわたって十分に良好な実質的透過が得られる場合には、開口部は必要では ない。薄くて透明でかつ弾力のある膜6を、活性表面の位置と対応するフォイル 基板の裏側の位置に用いることができる。フォイル基板に備えられたホール8に カプセル10の案内ピン17が挿入される。このフォイル基板は、モジュール/ カプセルの凹部14の中に収納されるチップと共に、これらのピンの上に配置さ れる。チップとフォイル基板とを接着剤でカプセルに接合することができる。図 4を見よ。コネクタを接続する時、薄くて透明でかつ弾力のある膜6は、コネク タと部品との間に空隙ができるのを防止するであろう。例えば、フリップ・チッ プ・バンプ2が50〜75μmの高さを有し、銅フォイル基板4が10μmの厚 さを有し、ポリマ・フォイル9が25μmの厚さを有し、および膜6が20μm の厚さを有する時、コネクタ・ファイバとチップ表面との間の距離の合計は10 0〜130μmであるであろう。この距離は十分に短い距離であると考えられる 。 フレックス・フォイルの上の回路ボードとチップとの間の電気接続を達成する には、概略的に言って2つの方法がある。これらの2つの方法の間の違いは、フ レックス・フォイルのどちら側に導電体4が配置されるかにより支配される。図 3bに示されているように、もし導電体がチップと同じ側に配置されるならば、 フォイル基板は図4aに示されているように「前方に」曲げられ、そして回路ボ ード11の上に取り付けられる時にはカプセルの下に配置されなく、そしてハン ダまたは導電性接着剤13のいずれかで回路ボード18の上の導電体と接続され る。もしその代わりに図3cに示されているように、チップが取り付けられてい る側とは反対側に導電体が配置されるならば、導電体は図4bに示されているよ うにモジュールの下に曲げられ、そしてハンダまたは導電性接着剤13により回 路ボードに取り付けられた導電体と接続される。この後者の場合、フォイル基板 の1つの側面の上のチップは、ホール16の媒体を通して、フォイル基板の他の 側の導電体に接続される。 チップがフォイル基板の上に配置される時またはフォイル基板がモジュールの 上に取り付けられる時のいずれの場合にも、モジュールの案内ピンに対してチッ プの活性表面を配置することがまたできる。前者の場合、取付け機械を用いて約 5μmの程度の十分な精度で、ホール8に対してチップを配置することができる 。 チップの外側端部またはチップに備えられた整合マークを基準とすることがで きそしてこれらの端部またはマークをフォイル基板のホールに対して正しく配置 することができる、「可視」システムを用いることができる。これらのホールが 案内ピン17と同じ直径を有する時、フォイル基板/チップ組立体がピンの上に 適合する場合には、チップが案内ピンに対して正しく配置されるように位置が定 められるであろう。図5に示された後者の場合、凹部14の2つの端部19、2 0が、案内ピン17に対して十分な精度で与えられる。その後、フォイル基板/ チップ組立体を接着する前に、フォイル基板/チップ組立体が案内ピンの上に適 合され、そしてチップの外側端部が明確に定められた端部19、20に対して押 し付けられる。この後者の場合には、フォイル基板の中のホール8が案内ピンの 直径よりもわずかに大きいことが必要である。モジュールの凹部の端部を用いる 代わりに、フォイルをチップと適合させる前に、明確に定められた横断面を有す る金属フォイルまたはプラスチック・フォイルを適合させることができる。この フォイルはまた、モジュールの凹部の前記の端部と同じように、前記ホールに対 して明確に定められている端部を有することができ、そしてそれによりフォイル 基板/チップ組立体の明確に定められた位置決めを得ることができる。
【手続補正書】特許法第184条の8第1項 【提出日】1998年3月18日(1998.3.18) 【補正内容】 請求の範囲 1.チップと電気的に接触するための少なくとも1個の導電体を有するフォイ ル基板の上に前記チップを例えば接着により固定することにより光小型カプセル の上に前記チップを取り付け、前記チップの活性表面がフォイル基板に向いてい るまたはフォイル基板の反対側に向いているというように、少なくとも1個の光 学的に活性な表面を有するチップをユニット装置の上でユニット装置に対して正 しい位置に取り付ける方法であって、前記フォイル基板の上に前記チップを正し い位置に配置するために前記フォイル基板に整合マークおよび/または案内装置 を供給する段階と、前記ユニット装置の上に前記フォイル基板を正しく配置する ために前記ユニット装置の上の案内ピンまたはユニット装置に取り付けられた接 触デバイスに整合しているホールを前記フォイル基板に供給する段階と、前記フ ォイル基板/チップ組立体を前記ユニット装置に固定する段階と、を特徴とする 前記方法。 2.チップと電気的に接触するための少なくとも1個の導電体を有するフォイ ル基板に前記チップが固定され、前記チップの活性表面が前記フォイル基板に向 いているまたは前記フォイル基板の反対側に向いているというように、光小型カ プセルに前記チップを取り付ける時のように、少なくとも1の光学的に活性な表 面を有するチップをユニット装置の上でユニット装置に対して正しい位置に配置 するための構造体であって、前記フォイル基板の上に前記チップ(1)を正しく 配置するために前記フォイル基板(9)が整合マークおよび/または案内装置を 備えることと、前記ユニット装置の上に前記フォイル基板を正しく配置するため に前記ユニット装置の上の案内ピン(17)またはユニット装置に取り付けられ た接触デバイスに整合しているホール(8)を備えることと、前記チップを前記 ユニット装置に取り付ける時前記チップ(1)の位置を定めるために明確に定め られた凹部(14)を前記ユニット装置が備えることとを特徴とする、前記構造 体。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(KE,LS,MW,SD,S Z,UG),UA(AM,AZ,BY,KG,KZ,MD ,RU,TJ,TM),AL,AM,AT,AU,AZ ,BA,BB,BG,BR,BY,CA,CH,CN, CU,CZ,DE,DK,EE,ES,FI,GB,G E,HU,IL,IS,JP,KE,KG,KP,KR ,KZ,LC,LK,LR,LS,LT,LU,LV, MD,MG,MK,MN,MW,MX,NO,NZ,P L,PT,RO,RU,SD,SE,SG,SI,SK ,TJ,TM,TR,TT,UA,UG,US,UZ, VN 【要約の続き】 ることができる。

Claims (1)

  1. 【特許請求の範囲】 1.光小型カプセルの上にチップを取り付けるといったような少なくとも1個 の光学的に活性な表面を有するチップをユニット装置に取り付ける方法であって 、前記チップと電気的に接触するための少なくとも1個の導電体を有しそして前 記チップの前記活性表面がフォイル基板に向って対面しているまたはフォイル基 板の反対側に向って対面している前記フォイル基板の上に前記チップを例えば接 着により固定する段階と、前記フォイル基板の上に前記チップを正しく位置決め するためにおよび前記装置の上に前記フォイル基板を正しく位置決めするために 前記フォイル基板が整合マークおよび/または案内装置を備える段階と、前記フ ォイル基板/チップ組立体を前記ユニット装置に固定する段階と、を特徴とする 前記方法。 2.請求項1記載の方法において、前記ユニット装置の上に前記フォイル基板 を正しく位置決めするために前記ユニット装置の上の案内ピンまたはユニット装 置に取り付けられた接触デバイスに整合するホールを前記フォイル基板が備える ことを特徴とする、前記方法。 3.請求項1記載の方法において、前記チップが前記フォイル基板に固定され た時、前記チップの前記活性表面の反対側に配置される開口部を前記フォイル基 板が備えることを特徴とする、前記方法。 4.光小型カプセルにチップを取り付ける時のように少なくとも1個の光学的 に活性な表面をユニット装置に対して正しい位置に配置するための構造体であっ て、少なくとも1個の導電体4を有するフォイル基板9に前記チップが固定され ることと、前記フォイル基板の上に前記チップを正しく配置するためにおよび前 記ユニット装置の上に前記フォイル基板を正しく配置するために前記フォイル基 板が整合マークおよび/または案内装置8を備えることと、を特徴とする前記構 造体。 5.請求項4記載の構造体において、前記ユニット装置の上の案内ピン17ま たはユニット装置に取り付けられた接触デバイスに整合するホール8を前記フォ イル基板が有することを特徴とする、前記構造体。 6.請求項4記載の構造体において、前記チップを前記フォイル基板の上に固 定した後前記チップの活性表面7の反対側に配置されるように指定された開口部 5を前記フォイル基板が有することを特徴とする、前記構造体。 7.請求項4記載の構造体において、前記チップを前記ユニット装置に取り付 ける時前記チップ1の位置を定めるために明確に定められた凹部14を前記ユニ ット装置が備えることを特徴とする、前記構造体。 8.少なくとも1個の光学的に活性な表面を備えたチップを有する光小型カプ セルであって、少なくとも1個の導電体4を有するフォイル基板9の上に前記チ ップ1が取り付けられることと、前記フォイル基板/チップ組立体が前記カプセ ル10の上に取り付けられることと、前記フォイル基板の上の前記導電体が前記 チップに接続されるまたは回路ボード11の上の導電体に接続することができる ことと、を特徴とする前記光小型カプセル。
JP52041597A 1995-11-29 1996-11-27 チップ組立ての方法とデバイス Expired - Fee Related JP3856475B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9504271A SE508763C2 (sv) 1995-11-29 1995-11-29 Förfarande och anordning för chipmontering
SE9504271-9 1995-11-29
PCT/SE1996/001556 WO1997020344A1 (en) 1995-11-29 1996-11-27 A method and device for chip assembly

Publications (2)

Publication Number Publication Date
JP2000501239A true JP2000501239A (ja) 2000-02-02
JP3856475B2 JP3856475B2 (ja) 2006-12-13

Family

ID=20400409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52041597A Expired - Fee Related JP3856475B2 (ja) 1995-11-29 1996-11-27 チップ組立ての方法とデバイス

Country Status (10)

Country Link
US (1) US6242274B1 (ja)
EP (1) EP0864173A1 (ja)
JP (1) JP3856475B2 (ja)
KR (1) KR100426039B1 (ja)
CN (1) CN1100345C (ja)
AU (1) AU7716496A (ja)
CA (1) CA2238754C (ja)
SE (1) SE508763C2 (ja)
TW (1) TW313687B (ja)
WO (1) WO1997020344A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341102A (ja) * 2003-05-14 2004-12-02 Seiko Epson Corp 光モジュール及びその製造方法、光通信装置、電子機器

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6805493B2 (en) 1996-03-12 2004-10-19 3M Innovative Properties Company Optical connector assembly using partial large diameter alignment features
US5940562A (en) * 1996-03-12 1999-08-17 Minnesota Mining And Manufacturing Company Stubless optoelectronic device receptacle
US5953032A (en) * 1997-06-10 1999-09-14 Lexmark International, Inc. Method for forming and inspecting a barrier layer of an ink jet print cartridge
DE19903652B4 (de) * 1999-01-29 2005-04-14 Ab Elektronik Gmbh Verfahren zur Herstellung von gehäusten Schaltkreiseinheiten
US6318909B1 (en) 1999-02-11 2001-11-20 Agilent Technologies, Inc. Integrated packaging system for optical communications devices that provides automatic alignment with optical fibers
DE29907270U1 (de) * 1999-04-23 1999-07-29 Sick AG, 79183 Waldkirch Verbindungsvorrichtung
US6600853B2 (en) * 2000-09-21 2003-07-29 Corona Optical Systems, Inc. Electro-optic interconnect circuit board
DE10132794A1 (de) * 2001-07-06 2003-01-30 Siemens Ag Kopplung an in Leiterplatten eingebettete Lichtleiter
FR2827467B1 (fr) * 2001-07-13 2003-12-12 Kingpak Tech Inc Structure de boitier empilee de detecteur d'image
FR2827425B1 (fr) * 2001-07-13 2004-07-02 Kingpak Tech Inc Structure empilee d'un detecteur d'image et procede pour fabriquer celle-ci
US7532782B2 (en) * 2002-04-18 2009-05-12 Pivotal Decisions Llc Flexible optical circuit apparatus and method
WO2004023564A2 (en) * 2002-09-09 2004-03-18 Koninklijke Philips Electronics N.V. Optoelectronic semiconductor device and method of manufacturing such a device
US6902329B2 (en) * 2003-02-12 2005-06-07 Lockheed Martin Corporation Method and apparatus for the integration of parallel optical transceiver package
US6896421B2 (en) * 2003-02-26 2005-05-24 Lockheed Martin Corporation Method and apparatus for assembly of an optoelectronic device with an optical connector
US20070001796A1 (en) * 2003-08-26 2007-01-04 Eberhardt Waffenschmidt Printed circuit board with integrated inductor
RU2009123434A (ru) * 2006-11-21 2010-12-27 Конинклейке Филипс Электроникс Н.В. (Nl) Желудочная электронная капсула и система диагностики или доставки лекарственного средства внутрь живого организма
GB2453765A (en) * 2007-10-18 2009-04-22 Novalia Ltd Product packaging with printed circuit and means for preventing a short circuit
US8535956B2 (en) 2012-02-14 2013-09-17 International Business Machines Corporation Chip attach frame

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104728A (en) 1973-06-06 1978-08-01 Sharp Kabushiki Kaisha Electronic apparatus equipped on a flexible substratum
US4415983A (en) 1980-03-04 1983-11-15 Texas Instruments Incorporated System and method for aligning a display device
JPH0360080A (ja) * 1989-07-27 1991-03-15 Sharp Corp 受光装置
US5199093A (en) * 1990-05-22 1993-03-30 Bicc Plc. Multi-part optical fibre connectors
US5168537A (en) 1991-06-28 1992-12-01 Digital Equipment Corporation Method and apparatus for coupling light between an optoelectronic device and a waveguide
JPH05102262A (ja) * 1991-10-03 1993-04-23 Hitachi Ltd 半導体装置及びそれを実装した実装装置
US5230030A (en) 1992-04-24 1993-07-20 Motorola, Inc. Interface coupling electronic circuitry
JPH0653454A (ja) * 1992-07-29 1994-02-25 Nec Kyushu Ltd イメージセンサのガラスキャップ封止構造
US5302778A (en) 1992-08-28 1994-04-12 Eastman Kodak Company Semiconductor insulation for optical devices
US5249245A (en) 1992-08-31 1993-09-28 Motorola, Inc. Optoelectroinc mount including flexible substrate and method for making same
GB9223306D0 (en) * 1992-11-06 1992-12-23 Bt & D Technologies Ltd Optoelectronic devices
US5309537A (en) 1993-04-05 1994-05-03 Motorola, Inc. Optoelectronic coupling device and method of making
US5337391A (en) 1993-05-03 1994-08-09 Motorola, Inc. Optoelectronic sub-module and method of making same
US5420954A (en) * 1993-05-24 1995-05-30 Photonics Research Incorporated Parallel optical interconnect
US5367593A (en) * 1993-09-03 1994-11-22 Motorola, Inc. Optical/electrical connector and method of fabrication
US5434940A (en) * 1994-03-24 1995-07-18 The Whitaker Corporation Active fiber needle
EP0753893B1 (en) * 1995-07-13 2004-04-21 Eastman Kodak Company An image sensor assembly and packaging method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341102A (ja) * 2003-05-14 2004-12-02 Seiko Epson Corp 光モジュール及びその製造方法、光通信装置、電子機器
US7103249B2 (en) 2003-05-14 2006-09-05 Seiko Epson Corporation Optical module and manufacturing method of the same, optical-communication apparatus, and electronic apparatus

Also Published As

Publication number Publication date
CN1203698A (zh) 1998-12-30
KR100426039B1 (ko) 2004-06-18
EP0864173A1 (en) 1998-09-16
SE9504271D0 (sv) 1995-11-29
SE9504271L (sv) 1997-05-30
CA2238754A1 (en) 1997-06-05
KR19990067640A (ko) 1999-08-25
WO1997020344A1 (en) 1997-06-05
TW313687B (ja) 1997-08-21
AU7716496A (en) 1997-06-19
SE508763C2 (sv) 1998-11-02
US6242274B1 (en) 2001-06-05
JP3856475B2 (ja) 2006-12-13
CA2238754C (en) 2008-01-15
CN1100345C (zh) 2003-01-29

Similar Documents

Publication Publication Date Title
JP2000501239A (ja) チップ組立ての方法とデバイス
US6095697A (en) Chip-to-interface alignment
US7004644B1 (en) Hermetic chip-scale package for photonic devices
JP4634562B2 (ja) 光ファイバと自動的に位置合わせをする光通信デバイス用統合型パッケージングシステム
JP4479875B2 (ja) 光学的サブアセンブリ
US5361317A (en) Assembly with fixture aligning and affixing an optical fiber to an optical device
JP2001515608A (ja) 光電素子の直接結合用レセプタクル
US6685363B2 (en) Passive self-alignment technique for array laser transmitters and receivers for fiber optic applications
US5539200A (en) Integrated optoelectronic substrate
US6491446B1 (en) Passive self-alignment technique for array laser transmitters and receivers for fiber optic applications
JP2970543B2 (ja) 光素子のアライメント方法及び光素子モジュール
US6860650B2 (en) Assembly for aligning an optical array with optical fibers
US20030031427A1 (en) Optical-electronic array module and method therefore
US6724961B2 (en) Method to assemble optical components to a substrate
JP3281518B2 (ja) 光通信用モジュール
JP3764573B2 (ja) 光モジュール
JP2004309570A (ja) 光通信モジュール、光通信装置、及びその製造方法
US6787812B2 (en) Active optical device
US20030161367A1 (en) Opto-electrical module packaging
JP2004336025A (ja) 光モジュール、光モジュール実装基板、光伝送モジュール、双方向光伝送モジュール、光モジュールの製造方法
JPH03158805A (ja) 受光モジュール
JPH11337773A (ja) 光モジュール
JP2000338365A (ja) 光通信装置、光モジュール及び光システム
JP2001343562A (ja) 光モジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060404

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060912

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees