JP2000331478A - メモリデバイス - Google Patents
メモリデバイスInfo
- Publication number
- JP2000331478A JP2000331478A JP11137612A JP13761299A JP2000331478A JP 2000331478 A JP2000331478 A JP 2000331478A JP 11137612 A JP11137612 A JP 11137612A JP 13761299 A JP13761299 A JP 13761299A JP 2000331478 A JP2000331478 A JP 2000331478A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- down voltage
- circuit
- supplied
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
圧関係を維持し、内部回路の誤動作を防止する。 【解決手段】ワード線とビット線の交差位置に配置され
た複数のメモリセルを有するメモリコアと、電源電圧を
降圧して第1の降圧電圧と第1の降圧電圧より低い第2
の降圧電圧を発生する降圧電圧発生回路とを有するメモ
リデバイスにおいて、第2の降圧電圧を駆動電圧として
供給され、ビット線の電位を検出して第2の降圧電圧ま
で駆動するセンスアンプと、ビット線を第2の降圧電圧
のほぼ中間のプリチャージ電位にリセットするリセット
回路とを有し、降圧電圧発生回路は、電源電圧を供給さ
れ当該電源電圧より低い第1の降圧電圧を生成する第1
の降圧回路と、第1の降圧電圧を供給され当該第1の降
圧電圧より低い第2の降圧電圧を生成する第2の降圧回
路とを有する。
Description
関し、特に、外部から供給される電源電圧から複数の降
圧電圧を生成するメモリデバイスに関する。
は、内部回路を構成するトランジスタの高信頼化や低消
費電力化のため、又は外部から供給される電源電圧が変
動した場合でも、内部回路を安定に動作させる等のた
め、外部電源電圧を降圧し平滑化した電圧により内部回
路を動作させている。
降圧電圧が必要な場合は、メモリデバイス内に複数の降
圧回路を設け、各々の降圧回路が外部電源電圧を直接降
圧して複数の降圧電圧を生成していた。なお、必要な降
圧電圧が、駆動能力を必要としないリファレンスレベル
等の場合は、外部電源電圧を抵抗分割して生成する場合
もある。
れる降圧電圧発生回路の構成図である。従来の降圧電圧
発生回路19は、外部電源電圧Vccから第1の降圧電
圧Viiを生成するNMOSトランジスタ90と、外部
電源電圧Vccから第2の降圧電圧Viicを生成する
NMOSトランジスタ91とを有する。
部電源電圧Vccに接続され、ゲートはレファレンスレ
ベルVgに接続される。レファレンスレベルVgは、N
MOSトランジスタ90の閾値電圧をVthとすると、 Vg=Vii+Vth に設定される。そして、第1の降圧電圧Viiが、NM
OSトランジスタ90のソースから第1の内部回路92
に供給される。なお、Iiiは第1の内部回路92の消
費電流であり、NMOSトランジスタ90のソース・ド
レイン間電流である。
ンは外部電源電圧Vccに接続され、ゲートはレファレ
ンスレベルVgcに接続される。レファレンスレベルV
gcは、NMOSトランジスタ91の閾値電圧をVth
とすると、 Vgc=Viic+Vth に設定される。そして、第2の降圧電圧Viicが、N
MOSトランジスタ91のソースから第2の内部回路9
3に供給される。なお、Iiicは第2の内部回路93
の消費電流であり、NMOSトランジスタ91のソース
・ドレイン間電流である。
電圧発生回路の出力電圧の特性図で、横軸は内部回路の
消費電流であり、縦軸は降圧電圧発生回路の出力電圧で
ある。図12において、内部回路の消費電流が通常の場
合と極端に少ない場合における第1の降圧電圧Viiと
第2の降圧電圧Viicの関係を説明する。なお、横軸
の消費電流はログスケールである。
内部回路が通常の電流Iii1、Iiic1を消費する
場合に、例えば第2の降圧電圧Viicが第1の降圧電
圧Viiより小さくなるように設定され(Vii1>V
iic1)、内部回路は、その電圧関係で正常な動作を
するように設計される。しかしながら、内部回路が動作
速度を低下した場合で、第1の降圧電圧Viiが供給さ
れる第1の内部回路92の消費電流Iii1はリーク電
流等の理由で通常と同等で、第2の降圧電圧Viicが
供給される第2の内部回路93のリーク電流Iiic2
が通常より少ない場合は、第2の降圧電圧Viicが第
1の降圧電圧Viiより大きくなり(Vii1<Vii
c2)、第2の降圧電圧Viicが供給される第2の内
部回路93に誤動作が生じる場合がある。
は、次の通りである。消費電流Iiicが低下すると、
トランジスタ91のソース電圧が上昇し、トランジスタ
91はゲート・ソース間電圧が閾値電圧より低くなるサ
ブスレッショールド動作領域になる。その結果ソース電
圧Viicは、ドレイン電圧Vccに近いレベルまで上
昇してしまう。
圧電圧Viiが周辺回路に供給され、第2の降圧電圧V
iicがセンスアンプに供給されている場合に、メモリ
デバイスの通常動作時は、 Vii>Viic の電圧関係を有するように設計されている。メモリデバ
イスの消費電流の大きな部分を占めるセルアレイのセン
スアンプでの消費電流を抑えるために、センスアンプの
電源には他より低いViicが利用される。ここで、メ
モリデバイスの長期にわたるスタンバイ期間や、デバイ
ス全体の動作が実質的に停止するパワーダウン期間のよ
うに、メモリセルへのアクセス動作がない場合には、セ
ルアレイでのセンスアンプの消費電流が低下して上記の
電圧関係が維持できず、次のような誤動作が生じる場合
がある。
期間の後やパワーダウン期間の後に、最初にメモリセル
がアクティブになる場合の動作波形図である。メモリデ
バイスのスタンバイ期間等には消費電流Iiicが極め
て小さくなるため、図12に示した様に第2の降圧電圧
ViicはViic2まで上昇する。
方のビット線の電圧が上昇した第2の降圧電圧Viic
2になり、1回目のアクセスによるワード線駆動期間に
おいて、ビット線のデータ増幅による電荷の消費では所
定のViic1まで下がらない。このため、その後のプ
リチャージ期間においてビット線ショート信号brsが
アクティブになってビット線BL、/BLが短絡される
と、ビット線BL、/BLの電圧は、その時点でのビッ
ト線BLの電圧(Viicとグランド電位)の1/2に
なり、本来のプリチャージ電圧Vpr1(Viic1の
1/2)より大きくなってしまう。尚、図13中の動作
波形図には、センスアンプが活性化を開始する時に、一
次的に駆動電源を第1の降圧電圧Viiにするオーバー
ドライブ形式の波形が示される。
高くなると、セルに書き込まれたHレベルのデータに対
するセンスアンプのマージンが小さくなり、次の2回目
のアクセスにおける読み出し時に誤動作を招く場合があ
る。
とすると、セルのHレベルは昇圧電圧Vppからセルト
ランジスタの閾値電圧を引いた電圧、Vpp−Vthに
なる。通常、Vpp−Vth=Viic1になる様に昇
圧電圧Vppは設定される。ビット線容量をCb、セル
容量をCs、ビット線のプリチャージ電圧をVprとす
ると、セルデータがHレベル(Viic1)のセルを読
み出すときのビット線の電圧変化ΔVは、 Cb×Vpr+Cs×Viic1=(Cb+Cs)×
(Vpr+ΔV) より、 ΔV=Cs×(Viic1−Vpr)/(Cb+Cs) となる。
スアンプによって検出され増幅される。従って、上式か
ら、ビット線のプリチャージ電圧Vprが高くなると、
センスアンプのマージンがなくなることが分かる。この
ため、スタンバイ期間又はパワーダウン期間中にセルア
レイのセンスアンプの消費電流が低下しても、その間第
2の降圧電圧Viicが高くならない様にする必要があ
る。
の降圧電圧を生成するメモリデバイスにおいて、複数の
降圧電圧の電圧関係を維持し、内部回路の誤動作を防止
するメモリデバイスを提供することを目的とする。
とビット線の交差位置に配置された複数のメモリセルを
有するメモリコアと、電源電圧を降圧して第1の降圧電
圧と前記第1の降圧電圧より低い第2の降圧電圧を発生
する降圧電圧発生回路とを有するメモリデバイスにおい
て、前記第2の降圧電圧を駆動電圧として供給され、前
記ビット線の電位を検出して前記第2の降圧電圧まで駆
動するセンスアンプと、前記ビット線を前記第2の降圧
電圧のほぼ中間のプリチャージ電位にリセットするリセ
ット回路とを有し、前記降圧電圧発生回路は、前記電源
電圧を供給され当該電源電圧より低い前記第1の降圧電
圧を生成する第1の降圧回路と、前記第1の降圧電圧を
供給され当該第1の降圧電圧より低い前記第2の降圧電
圧を生成する第2の降圧回路とを有することを特徴とす
るメモリデバイスを提供することにより達成される。
源電圧を供給され当該電源電圧より低い第1の降圧電圧
を生成する第1の降圧回路と、第1の降圧電圧を供給さ
れ当該第1の降圧電圧より低い第2の降圧電圧を生成す
る第2の降圧回路とを有するので、第2の降圧電圧が供
給される内部回路の消費電流が極めて少ないスタンバイ
期間やパワーダウン期間においても、第2の降圧電圧は
第1の降圧電圧を越えて大きくなることはなく、内部回
路の誤動作を防止することができる。
イスは、前記第2の降圧電圧に対応する消費電流が、第
1の電流値であるアクティブ期間と、前記第1の電流値
より低い第2の電流値であるスタンバイ期間とを有する
ことを特徴とする。又は、本発明の実施の形態例のメモ
リデバイスは、前記第2の降圧電圧に対応する消費電流
が、第1の電流値である通常動作期間と、前記第1の電
流値より低い第2の電流値であるパワーダウン期間とを
有することを特徴とする。又は、本発明の実施の形態例
のメモリデバイスは、前記第2の降圧電圧に対応する消
費電流が、第1の電流値である第1の動作期間と、前記
第1の電流値より低い第2の電流値である第2の動作期
間とを有することを特徴とする。
流値はスタンバイ期間、パワーダウン期間又は第2の動
作期間等に低下するが、第2の降圧電圧は第1の降圧電
圧を降圧して生成しているため、第2の降圧電圧が第1
の降圧電圧を越えて上昇することはなく、メモリデバイ
スの内部回路の誤動作を防止することができる。
の降圧電圧と前記第1の降圧電圧より低い第2の降圧電
圧を発生する降圧電圧発生回路と、前記第1の降圧電圧
が供給される第1の内部回路と、前記第2の降圧電圧が
供給される第2の内部回路とを有するLSIデバイスに
おいて、前記降圧電圧発生回路は、前記電源電圧を供給
され当該電源電圧より低い前記第1の降圧電圧を生成す
る第1の降圧回路と、前記第1の降圧電圧を供給され当
該第1の降圧電圧より低い前記第2の降圧電圧を生成す
る第2の降圧回路とを有し、前記第2の降圧電圧に対応
する消費電流が第1の電流値である第1の動作期間と、
前記第1の電流値より低い第2の電流値である第2の動
作期間とを有することを特徴とする。
源電圧を供給され当該電源電圧より低い第1の降圧電圧
を生成する第1の降圧回路と、第1の降圧電圧を供給さ
れ当該第1の降圧電圧より低い第2の降圧電圧を生成す
る第2の降圧回路とを有するので、第2の内部回路で消
費する電流値が低い第2の動作期間においても、第2の
降圧電圧は第1の降圧電圧を越えて大きくなることはな
く、第2の内部回路の誤動作を防止することができる。
ついて図面に従って説明する。しかしながら、かかる実
施の形態例が本発明の技術的範囲を限定するものではな
い。
イスの構成図である。本実施の形態のメモリデバイス
は、複数のメモリセル14から構成されるメモリセルア
レー15と、アドレス信号ADDをデコードするワード
デコーダ12と、ワード線WLを駆動するワード線ドラ
イバ13と、ビット線BL、/BLの電位差を増幅する
センスアンプ11とを含むメモリコア10と、周辺回路
24とから構成される。
トイネーブル信号/WE、コラムアドレスストローブ信
号/CAS、ローアドレスストローブ信号/RAS、チ
ップイネーブル信号/CEが入力されるコマンドデコー
ダ16と、アドレス信号ADDが入力されるプリデコー
ダ17と、外部とのデータの入出力を行う入出力回路1
8と、第1の降圧回路20と第2の降圧回路21とを有
する降圧電圧発生回路19と、第1の降圧回路20で生
成される第1の降圧電圧Viiと第2の降圧回路21で
生成される第2の降圧電圧Viicとを切り換えてセン
スアンプ用駆動電圧Viidとしてセンスアンプ11に
供給する切換回路22と、ビット線BL、/BLにプリ
チャージ電圧Vpr1を供給するプリチャージ電圧発生
回路23とを有する。
は、入出力回路18や電圧発生回路19、23等を除い
た大部分の回路で、第1の降圧電圧Viiが電源として
利用される。また、メモリコア10内のセンスアンプ1
1には、オーバードライブ時を除いて第2の降圧電圧V
iicが電源として利用される。
れるセンスアンプの消費電流Iiicの特性図である。
第2の降圧電圧Viicは、図1に示した第2の降圧回
路で生成され、センスアンプ11を介してビット線に供
給される。
プ11の動作頻度により変動し、センスアンプ11の動
作が長く停止するスタンバイ期間や、スタンバイ期間よ
りメモリデバイス全体の電力消費を低減するパワーダウ
ン期間には小さくなる。なお、アクティブ期間は、ワー
ド線が駆動され、センスアンプがビット線の電位差を増
幅し、その後ビット線をプリチャージする期間、スタン
バイ期間は、ワード線の駆動を停止してアクセス動作が
行われない期間、パワーダウン期間は、メモリデバイス
全体の動作が低下し、スタンバイ期間より更にデバイス
全体の電力消費が低減する期間であり、アクセス動作が
行われない期間である。
はアクティブ期間より低くなり、パワーダウン期間の消
費電流Iiicは通常動作期間より低くなる。また、通
常動作期間においても、センスアンプ11の動作頻度が
低い第2の動作期間(低速時)の消費電流Iiicはセ
ンスアンプ11の動作頻度が高い第1の動作期間より低
くなる。
期間にはセンスアンプの動作がなく若しくは低下し、そ
の消費電流Iiicが小さくなり、第2の降圧電圧Vi
icを上昇させる。しかし、本実施の形態の降圧電圧発
生回路では、第1の降圧電圧Viiを降圧して第2の降
圧電圧Viicを生成しているため、消費電流Iiic
が小さくなっても第2の降圧電圧Viicが第1の降圧
電圧Viiを越えて上昇することはなく、内部回路の誤
動作を防止することができる。
電圧発生回路の構成図である。第1の実施の形態の降圧
電圧発生回路19は、外部電源電圧Vccから第1の降
圧電圧Viiを生成するNMOSトランジスタ50を有
する第1の降圧回路20と、第1の降圧電圧Viiから
第2の降圧電圧Viicを生成するNMOSトランジス
タ51を有する第2の降圧回路21とから構成される。
部電源電圧Vcc(例えば2.5V)に接続され、ゲー
トはレファレンスレベルVg(例えば2.9V〜3.0
V)に接続される。レファレンスレベルVgは、NMO
Sトランジスタ50の閾値電圧をVth(例えば0.9
V〜1.0V)とすると、 Vg=Vii+Vth に設定される。従って、NMOSトランジスタ50のソ
ースから、第1の降圧電圧Vii(例えば2.0V)が
得られる。
ンは第1の降圧電圧Viiに接続され、ゲートはレファ
レンスレベルVgc(例えば2.3V)に接続される。
レファレンスレベルVgcは、NMOSトランジスタ5
1の閾値電圧をVth(例えば0.8V)とすると、 Vgc=Viic+Vth に設定される。従って、NMOSトランジスタ51のソ
ースから、第2の降圧電圧Viic(例えば1.5V)
が得られる。
路19は、第1の降圧電圧Viiを降圧して第2の降圧
電圧Viicを生成しているので、第2の降圧電圧Vi
icの消費電流Iiicが極めて少ないスタンバイ期間
やパワーダウン期間においても、第2の降圧電圧Vii
cは第1の降圧電圧Viiを越えて大きくなることはな
く、メモリデバイスの内部回路の誤動作を防止すること
ができる。
電圧発生回路の構成図である。第2の実施の形態の降圧
電圧発生回路19は、PMOSトランジスタ52と差動
アンプ53とを有する第1の降圧回路20と、PMOS
トランジスタ54と差動アンプ55とを有する第2の降
圧回路21とから構成される。
部電源電圧Vccに接続され、ゲートは差動アンプ53
の出力に接続され、ドレインは第1の降圧電圧Viiの
出力端子に接続される。また、差動アンプ53の反転入
力には、第1の降圧電圧Viiと等しいレファレンスレ
ベルVref1が入力され、非反転入力には第1の降圧
電圧Viiが入力される。
1の降圧電圧Viiに接続され、ゲートは差動アンプ5
5の出力に接続され、ドレインは第2の降圧電圧Vii
cの出力端子に接続される。また、差動アンプ55の反
転入力には、第2の降圧電圧Viicと等しいレファレ
ンスレベルVref2が入力され、非反転入力には第2
の降圧電圧Viicが入力される。
では、レファレンスレベルVref1が第1の降圧電圧
Viiと等しく、レファレンスレベルVref2が第2
の降圧電圧Viicと等しく設定される。そして、例え
ば第1の降圧電圧Viiが供給される内部回路の消費電
流Iiiが増えて第1の降圧電圧Viiが低下した場合
は、差動アンプ53の出力電圧が低下してPMOSトラ
ンジスタ52のゲート電位を下げ、PMOSトランジス
タ52の電流駆動能力を増加させて第1の降圧電圧Vi
iの低下を補償する。一方、第1の降圧電圧Viiが上
昇した場合は、差動アンプ53の出力電圧が上昇してP
MOSトランジスタ52のゲート電位を上げ、PMOS
トランジスタ52の電流駆動能力を低下させて第1の降
圧電圧Viiの上昇を制限する。即ち、PMOSトラン
ジスタ52の電流駆動能力はダイナミックに制御され
る。
生回路19では、差動アンプ53、55により降圧電圧
Vii、Viicの変動をフィードバックし、PMOS
トランジスタ52、54のゲートをダイナミックに制御
しているので、PMOSトランジスタ52、54は充分
な電流供給能力を有する。従って、PMOSトランジス
タ52、54のサイズは、第1の実施の形態のNMOS
トランジスタ50、51のサイズより小さくすることが
でき、降圧電圧発生回路19全体のサイズを小さくする
ことができる。
路19では、第1の降圧電圧Viiを降圧して第2の降
圧電圧Viicを生成しているので、第2の降圧電圧V
iicの消費電流Iiicが極めて少ないスタンバイ期
間やパワーダウン期間においても、第2の降圧電圧Vi
icは第1の降圧電圧Viiを越えて大きくなることは
なく、メモリデバイスの内部回路の誤動作を防止するこ
とができる。
の形態の降圧電圧発生回路19の詳細図である。第1の
降圧回路20の差動アンプ53は、PMOSトランジス
タ60、61とNMOSトランジスタ62、63、64
により構成され、第1の降圧電圧Viiの変動を検出し
て、PMOSトランジスタ52のゲートを制御し、第1
の降圧電圧Viiを安定化する。
る内部回路の消費電流が増加して第1の降圧電圧Vii
が低下した場合は、NMOSトランジスタ63のゲート
の電位が低下する。NMOSトランジスタ63のゲート
電位の低下は、差動アンプ53により増幅され、PMO
Sトランジスタ52のゲート電位を低下させる。これに
よりPMOSトランジスタ52の駆動能力が大きくな
り、第1の降圧電圧Viiの低下を補償する。
5は、PMOSトランジスタ65、66とNMOSトラ
ンジスタ67、68、69により構成され、第2の降圧
電圧Viicの変動を検出して、PMOSトランジスタ
のゲートを制御し、第2の降圧電圧Viicを安定化す
る。このように、第2の実施の形態の降圧電圧発生回路
19は、多数のMOSトランジスタを使用するが、前述
のようにPMOSトランジスタ52、54のサイズを小
さくすることができるので、降圧電圧発生回路19全体
のサイズを小さくすることができる。
電圧発生回路の構成図である。第3の実施の形態の降圧
電圧発生回路19は、第1の降圧回路20をNMOSト
ランジスタ75で構成し、第2の降圧回路21をPMO
Sトランジスタ76と差動アンプ77で構成する。第1
及び第2の降圧回路20、21の動作は、図3又は図4
の場合と同様である。
電圧発生回路の構成図である。第4の実施の形態の降圧
電圧発生回路19は、第1の降圧回路20をPMOSト
ランジスタ78と差動アンプ79で構成し、第2の降圧
回路21をNMOSトランジスタ80で構成する。第1
及び第2の降圧回路20、21の動作は、図3又は図4
の場合と同様である。
生回路が2種類の降圧電圧を生成する場合を示したが、
更に多くの降圧電圧を生成することもできる。ただし、
各降圧電圧は、その降圧電圧より大きく且つ最も近い降
圧電圧から順次生成する。このようにすれば、各降圧電
圧が供給される内部回路の消費電流が少ない場合でも、
各降圧電圧の電圧関係を維持することができ、メモリデ
バイスの誤動作を未然に防止することができる。
生回路の特性図で、図12と同様の条件における第1の
降圧電圧Viiと第2の降圧電圧Viicの関係を示
す。本実施の形態の降圧電圧発生回路は、図3乃至図7
に示すように、第1の降圧電圧Viiを降圧して第2の
降圧電圧Viicを生成するため、スタンバイ期間やパ
ワーダウン期間等、第2の降圧電圧Viicが供給され
る内部回路の消費電流が極めて少ない場合(Iiic
2)でも、第2の降圧電圧Viicが第1の降圧電圧V
iiの通常電圧Vii1を越えて上昇することはなく、
第2の内部回路の誤動作を防止することができる。
イスにおけるメモリセル14、センスアンプ11等の構
成図である。メモリセル14は、NMOSトランジスタ
42とコンデンサ43により構成され、ワード線WLと
ビット線BLの交点に配置される。コンデンサ43の一
端にはセル対向電極用電圧Vpcが印加される。
ランジスタ38、39、40からなるリセット回路41
が接続され、NMOSトランジスタ39、40の接続点
に、プリチャージ電圧発生回路23で生成されるプリチ
ャージ電圧Vpr1が印加される。
レベルのHレベルになると、リセット回路41のNMO
Sトランジスタ38が導通してビット線BL、/BLを
短絡し、且つ、NMOSトランジスタ39、40が導通
してビット線BL、/BLにプリチャージ電圧Vpr1
を印加する。但し、プリチャージ電圧発生回路23から
ビット線にプリチャージ電圧Vpr1を供給する配線4
4は細くて長いので、ビット線ショートによりビット線
BL、/BLがプリチャージ電圧Vpr1になるには、
有限の時間が必要である。従って、ビット線ショート直
後のビット線BL、/BLの電位は、Vpr1になるの
ではなく、その時点のビット線BL、/BLの電位の1
/2になる。
タ32、33、34とNMOSトランジスタ35、3
6、37とから構成され、PMOSトランジスタ32を
介してセンスアンプ用電源電圧Viidに接続され、N
MOSトランジスタ37を介してグランド電位に接続さ
れる。
0、31により構成され、PMOSトランジスタ30の
ソースに第1の降圧電圧Viiが供給され、PMOSト
ランジスタ31のソースに第2の降圧電圧Viicが供
給される。そして、切換信号sa又はsbをLレベルに
することにより、第1の降圧電圧Vii又は第2の降圧
電圧Viicがセンスアンプ用電源電圧Viidとして
センスアンプ11に供給される。
/BLの開きを速くするためのオーバードライブ期間に
センスアンプ11に印加されるが、メモリデバイスの周
辺回路にも供給され、メモリデバイスのスタンバイ期間
やパワーダウン期間にも周辺回路内のリーク電流が流れ
る。一方、第2の降圧電圧Viicは、センスアンプ1
1を介してビット線BL、/BLやメモリセル14に供
給される。センスアンプ11は、スタンバイ期間等にお
いて、周辺回路に比較してリーク電流は極めて少ない。
従って、周辺回路での消費電流は、通常動作時、低速動
作時のスタンバイ期間及びパワーダウン期間において、
ほとんど変わらない。一方、メモリコア内のセンスアン
プでは前述の通り消費電流に大きな変化が生じる。
ン期間の後にアクティブ状態になると、ビット線ショー
ト信号brsがLレベルとなってビット線BL、/BL
の短絡が解除され、ワード線WLの電位が立ち上がっ
て、コンデンサ43に保持されているデータに応じた電
圧がビット線BLに印加される。その結果、ビット線B
L、/BLに電位差ΔVが生じる。
じるタイミングで、ラッチイネーブル信号le、/le
が、PMOSトランジスタ32、NMOSトランジスタ
37のゲートに入力され、センスアンプ11が活性化さ
れる。これにより、センスアンプ11はビット線BL、
/BL間の電位差を読み出して増幅する。そして、その
後、ワード線の電圧が立ち下がると、ビット線リセット
回路41が活性化され、ビット線対は両電圧の中間電圧
にリセットされる。
において、長期のスタンバイ期間の終了後、最初にメモ
リセルがアクティブになる場合の動作波形図である。メ
モリデバイスのスタンバイ期間には、センスアンプ用電
源電圧Viidとして第2の降圧電圧Viicが選択さ
れるが、前述のように、本実施の形態では第2の降圧電
圧Viicは第1の降圧電圧Viiを越えることはな
い。
圧電圧Viiを降圧して生成するため、スタンバイ期間
が比較的長期間であっても第2の降圧電圧Viicは第
1の降圧電圧Viiより大きくなることはなく、スタン
バイ期間のViidはせいぜいVii1までしか上昇し
ない。
スでは、ワード線WLの電圧が所定の昇圧電圧Vppま
で上昇し、ビット線BL、/BLに電位差が生じるタイ
ミングでラッチイネーブル信号leが立ち下がり、セン
スアンプ11が活性化される。また、センスアンプ用電
源電圧Viidは、ビット線の開きを速めるオーバード
ライブ期間に、第1の降圧電圧Viiに切り換えられ
る。ただし、本実施の形態においては、スタンバイ期間
のViidはVii1まで上昇しているので、図10中
では、その電圧値はVii1のままである。
バードライブ期間後に第2の降圧電圧Viicに切り換
えられる。この場合、本実施の形態では従来と異なり、
第2の降圧電圧Viicは、スタンバイ期間にせいぜい
第1の降圧電圧Vii1までしか上昇していないため、
センスアンプ用電源電圧Viidは、1回目のアクセス
によるセンスアンプ動作の電流の消費により、所望の電
圧Viic1まで低下する。従って、ビット線の電圧
は、通常と同じ電圧Viic1、0にドライブされる。
た後、ビット線ショート信号brsがアクティブにな
り、ビット線BL、/BLが短絡される。これにより、
ビット線BL、/BLの電圧は、その時点のビット線B
L、/BLの電圧の1/2、即ちVpr=(Viic
1)/2になる。
は、ビット線ショートによるプリチャージ電圧Vpr
は、プリチャージ電圧発生回路で生成されるプリチャー
ジ電圧Vpr1と同レベルであり、従来のようにプリチ
ャージ電圧VprがVpr1より大きくなることはな
い。従って、セルに書き込まれたHレベルのデータに対
してセンスアンプのマージンが小さくなることがなく、
続く2回目のアクセスで誤動作が発生することはない。
後に最初にメモリセルがアクセスされる場合を示した
が、パワーダウン期間の後に最初にメモリセルがアクセ
スされてアクティブ期間に移行する場合も同様である。
また、以上の実施の形態において、本発明をメモリデバ
イスに適用する場合を説明したが、メモリデバイスに限
らず、汎用のLSIデバイスに適用することもできる。
源電圧を降圧して第1の降圧電圧を生成する第1の降圧
回路と、第1の降圧電圧を降圧して第2の降圧電圧を生
成する第2の降圧回路とを有するので、第2の降圧回路
の消費電流が極めて少ないスタンバイ期間やパワーダウ
ン期間においても、第2の降圧電圧は第1の降圧電圧を
越えて大きくなることはなく、メモリデバイスの内部回
路の誤動作を未然に防止することができる。
る。
流の特性図である。
の構成図である。
の構成図である。
の詳細図である。
の構成図である。
の構成図である。
図である。
プ等の構成図である。
図である。
Claims (6)
- 【請求項1】ワード線とビット線の交差位置に配置され
た複数のメモリセルを有するメモリコアと、電源電圧を
降圧して第1の降圧電圧と前記第1の降圧電圧より低い
第2の降圧電圧を発生する降圧電圧発生回路とを有する
メモリデバイスにおいて、 前記第2の降圧電圧を駆動電圧として供給され、前記ビ
ット線の電位を検出して前記第2の降圧電圧まで駆動す
るセンスアンプと、 前記ビット線を前記第2の降圧電圧のほぼ中間のプリチ
ャージ電位にリセットするリセット回路とを有し、 前記降圧電圧発生回路は、前記電源電圧を供給され当該
電源電圧より低い前記第1の降圧電圧を生成する第1の
降圧回路と、前記第1の降圧電圧を供給され当該第1の
降圧電圧より低い前記第2の降圧電圧を生成する第2の
降圧回路とを有することを特徴とするメモリデバイス。 - 【請求項2】請求項1において、 前記メモリデバイスは、前記第2の降圧電圧に対応する
消費電流が、第1の電流値である第1の動作期間と、前
記第1の電流値より低い第2の電流値である第2の動作
期間とを有することを特徴とするメモリデバイス。 - 【請求項3】請求項1又は2において、 更に、プリデコーダ又はコマンドデコーダを含む周辺回
路を有し、 前記第1の降圧電圧は、前記センスアンプ及び前記周辺
回路に供給され、 前記第2の降圧電圧は、前記センスアンプに供給される
ことを特徴とするメモリデバイス。 - 【請求項4】請求項1又は2において、 前記第1の降圧電圧は、前記ビット線の電位の開きを速
めるオーバードライブ期間に、前記センスアンプに供給
されることを特徴とするメモリデバイス。 - 【請求項5】電源電圧を降圧して第1の降圧電圧と前記
第1の降圧電圧より低い第2の降圧電圧を発生する降圧
電圧発生回路と、前記第1の降圧電圧が供給される周辺
回路と、前記第2の降圧電圧が供給されるメモリコアと
を有するメモリデバイスにおいて、 前記降圧電圧発生回路は、前記電源電圧を供給され当該
電源電圧より低い前記第1の降圧電圧を生成する第1の
降圧回路と、前記第1の降圧電圧を供給され当該第1の
降圧電圧より低い前記第2の降圧電圧を生成する第2の
降圧回路とを有し、 前記第2の降圧電圧に対応する消費電流が第1の電流値
である第1の動作期間と、前記第1の電流値より低い第
2の電流値である第2の動作期間とを有することを特徴
とするメモリデバイス。 - 【請求項6】電源電圧を降圧して第1の降圧電圧と前記
第1の降圧電圧より低い第2の降圧電圧を発生する降圧
電圧発生回路と、前記第1の降圧電圧が供給される第1
の内部回路と、前記第2の降圧電圧が供給される第2の
内部回路とを有するLSIデバイスにおいて、 前記降圧電圧発生回路は、前記電源電圧を供給され当該
電源電圧より低い前記第1の降圧電圧を生成する第1の
降圧回路と、前記第1の降圧電圧を供給され当該第1の
降圧電圧より低い前記第2の降圧電圧を生成する第2の
降圧回路とを有し、 前記第2の降圧電圧に対応する消費電流が第1の電流値
である第1の動作期間と、前記第1の電流値より低い第
2の電流値である第2の動作期間とを有することを特徴
とするLSIデバイス。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13761299A JP4043142B2 (ja) | 1999-05-18 | 1999-05-18 | メモリデバイス |
US09/563,846 US6198683B1 (en) | 1999-05-18 | 2000-05-04 | Memory device |
KR1020000025724A KR100643620B1 (ko) | 1999-05-18 | 2000-05-15 | 메모리 장치 |
TW089109460A TW470957B (en) | 1999-05-18 | 2000-05-17 | Memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13761299A JP4043142B2 (ja) | 1999-05-18 | 1999-05-18 | メモリデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000331478A true JP2000331478A (ja) | 2000-11-30 |
JP4043142B2 JP4043142B2 (ja) | 2008-02-06 |
Family
ID=15202760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13761299A Expired - Fee Related JP4043142B2 (ja) | 1999-05-18 | 1999-05-18 | メモリデバイス |
Country Status (4)
Country | Link |
---|---|
US (1) | US6198683B1 (ja) |
JP (1) | JP4043142B2 (ja) |
KR (1) | KR100643620B1 (ja) |
TW (1) | TW470957B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100370168B1 (ko) * | 2000-12-29 | 2003-02-05 | 주식회사 하이닉스반도체 | 비트라인 프리차지 회로 |
JP2003162895A (ja) * | 2001-11-28 | 2003-06-06 | Fujitsu Ltd | 半導体集積回路 |
JP2009043045A (ja) * | 2007-08-09 | 2009-02-26 | Fujitsu Microelectronics Ltd | 内部電源回路 |
JP2011134059A (ja) * | 2009-12-24 | 2011-07-07 | Samsung Electronics Co Ltd | 電圧安定化装置及びそれを用いた半導体装置並びに電圧安定化方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002074960A (ja) * | 2000-08-24 | 2002-03-15 | Toshiba Microelectronics Corp | 半導体記憶装置 |
US6977850B2 (en) * | 2001-12-27 | 2005-12-20 | Kabushiki Kaisha Toshiba | Semiconductor device having switch circuit to supply voltage |
JP3866594B2 (ja) * | 2002-03-15 | 2007-01-10 | Necエレクトロニクス株式会社 | 遅延回路と半導体記憶装置及び半導体記憶装置の制御方法 |
KR100878497B1 (ko) * | 2002-12-30 | 2009-01-13 | 주식회사 하이닉스반도체 | 복수의 코아전원을 가지는 반도체메모리장치 |
US7212067B2 (en) * | 2003-08-01 | 2007-05-01 | Sandisk Corporation | Voltage regulator with bypass for multi-voltage storage system |
US7164561B2 (en) * | 2004-02-13 | 2007-01-16 | Sandisk Corporation | Voltage regulator using protected low voltage devices |
US7391193B2 (en) * | 2005-01-25 | 2008-06-24 | Sandisk Corporation | Voltage regulator with bypass mode |
US20070015847A1 (en) * | 2005-07-15 | 2007-01-18 | Applied Materials, Inc. | Red printing ink for color filter applications |
KR100816725B1 (ko) * | 2006-09-28 | 2008-03-27 | 주식회사 하이닉스반도체 | 내부전압 발생기 및 그 구동 방법 |
US7876637B2 (en) * | 2006-11-07 | 2011-01-25 | Renesas Electronics Corporation | Semiconductor device and memory |
JP2008140531A (ja) * | 2006-11-07 | 2008-06-19 | Nec Electronics Corp | 半導体装置及びメモリ |
KR100855275B1 (ko) * | 2007-05-11 | 2008-09-01 | 주식회사 하이닉스반도체 | 센스앰프 제어장치를 포함하는 반도체 메모리 장치 |
US8174923B2 (en) * | 2007-11-08 | 2012-05-08 | Rambus Inc. | Voltage-stepped low-power memory device |
KR20100089547A (ko) * | 2009-02-04 | 2010-08-12 | 삼성전자주식회사 | 내부 전압을 발생하는 반도체 장치 및 그 장치를 포함하는 메모리 시스템 장치 |
WO2013172066A1 (ja) | 2012-05-18 | 2013-11-21 | 独立行政法人科学技術振興機構 | 双安定回路と不揮発性素子とを備える記憶回路 |
CN106796814B (zh) | 2014-08-12 | 2019-04-16 | 国立研究开发法人科学技术振兴机构 | 存储电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05217370A (ja) * | 1992-01-30 | 1993-08-27 | Nec Corp | 内部降圧電源回路 |
JP2768172B2 (ja) * | 1992-09-30 | 1998-06-25 | 日本電気株式会社 | 半導体メモリ装置 |
JP2814862B2 (ja) * | 1992-12-07 | 1998-10-27 | 日本電気株式会社 | 半導体記憶装置 |
JPH06236686A (ja) * | 1993-01-22 | 1994-08-23 | Nec Corp | 半導体装置 |
US5831910A (en) * | 1995-08-18 | 1998-11-03 | Hitachi, Ltd. | Semiconductor integrated circuit utilizing overdriven differential amplifiers |
-
1999
- 1999-05-18 JP JP13761299A patent/JP4043142B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-04 US US09/563,846 patent/US6198683B1/en not_active Expired - Lifetime
- 2000-05-15 KR KR1020000025724A patent/KR100643620B1/ko not_active IP Right Cessation
- 2000-05-17 TW TW089109460A patent/TW470957B/zh not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100370168B1 (ko) * | 2000-12-29 | 2003-02-05 | 주식회사 하이닉스반도체 | 비트라인 프리차지 회로 |
JP2003162895A (ja) * | 2001-11-28 | 2003-06-06 | Fujitsu Ltd | 半導体集積回路 |
JP2009043045A (ja) * | 2007-08-09 | 2009-02-26 | Fujitsu Microelectronics Ltd | 内部電源回路 |
JP2011134059A (ja) * | 2009-12-24 | 2011-07-07 | Samsung Electronics Co Ltd | 電圧安定化装置及びそれを用いた半導体装置並びに電圧安定化方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4043142B2 (ja) | 2008-02-06 |
US6198683B1 (en) | 2001-03-06 |
TW470957B (en) | 2002-01-01 |
KR20000077268A (ko) | 2000-12-26 |
KR100643620B1 (ko) | 2006-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4043142B2 (ja) | メモリデバイス | |
US7626877B2 (en) | Low voltage sense amplifier and sensing method | |
JP4993912B2 (ja) | 半導体メモリ素子及び半導体メモリ素子のビットライン感知増幅器の駆動方法 | |
US6115316A (en) | Semiconductor memory device with overdriven sense amplifier and stabilized power-supply circuit of source follower type | |
US8964478B2 (en) | Semiconductor device | |
JP2000149547A (ja) | 半導体記憶装置 | |
US20030133328A1 (en) | Current sense amplifier with dynamic pre-charge | |
US7336522B2 (en) | Apparatus and method to reduce undesirable effects caused by a fault in a memory device | |
US6947342B2 (en) | Semiconductor storage device and information apparatus using the same | |
JP3869690B2 (ja) | 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法 | |
US5978299A (en) | Semiconductor memory device having a voltage lowering circuit of which supplying capability increases when column system is in operation | |
JP2000285676A (ja) | オーバードライブ方式のセンスアンプを有するメモリデバイス | |
JP4804609B2 (ja) | セルアレイ電源の上昇を防止したメモリ回路 | |
US7606094B2 (en) | Semiconductor memory device and control method thereof | |
JP2007134037A (ja) | 半導体メモリ装置 | |
US5768200A (en) | Charging a sense amplifier | |
JPH0442493A (ja) | 半導体記憶装置 | |
JP4368994B2 (ja) | 半導体装置 | |
JP3192709B2 (ja) | 半導体記憶装置 | |
KR100655280B1 (ko) | 저전압에서 동작 가능한 플래시 메모리 장치 | |
KR0167681B1 (ko) | 클램프 회로를 구비한 반도체 메모리 장치의 센스앰프 구동회로 | |
JPH10241357A (ja) | 半導体装置 | |
JPH04162289A (ja) | ダイナミックメモリ | |
JP2000021167A (ja) | 半導体記憶装置 | |
JP2000003592A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071113 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |