JP2000306795A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000306795A JP2000306795A JP11113143A JP11314399A JP2000306795A JP 2000306795 A JP2000306795 A JP 2000306795A JP 11113143 A JP11113143 A JP 11113143A JP 11314399 A JP11314399 A JP 11314399A JP 2000306795 A JP2000306795 A JP 2000306795A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- semiconductor substrate
- region
- pattern
- peripheral region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000011161 development Methods 0.000 claims abstract description 9
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 230000002093 peripheral effect Effects 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000006185 dispersion Substances 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 15
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 125000006239 protecting group Chemical group 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010511 deprotection reaction Methods 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
- G03F7/2028—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/30—Imagewise removal using liquid means
- G03F7/3021—Imagewise removal using liquid means from a wafer supported on a rotating chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/30—Imagewise removal using liquid means
- G03F7/32—Liquid compositions therefor, e.g. developers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】半導体基板上に形成するフォトレジストパター
ンの面内寸法均一性を向上させ、フォトレジストパター
ン形成後に行うウェットエッチング等の処理の面内均一
性を向上させることができる半導体装置の製造方法の提
供。 【解決手段】半導体基板全面にフォトレジストを塗布、
ベーキングした後、半導体基板中央部の回路パターン領
域（図１の２）には通常の露光を行い、半導体基板周辺
のフォトレジストを残す領域（図１の３）には、後の現
像工程でフォトレジストが完全にはなくならない程度の
光を照射し、この領域のフォトレジスト表面を親水化し
て現像液に対する濡れ性を改善することによって、現像
液を半導体基板面内で均一に液盛りし、現像の不均一に
起因する回路パターン寸法のばらつきを低減する。
ンの面内寸法均一性を向上させ、フォトレジストパター
ン形成後に行うウェットエッチング等の処理の面内均一
性を向上させることができる半導体装置の製造方法の提
供。 【解決手段】半導体基板全面にフォトレジストを塗布、
ベーキングした後、半導体基板中央部の回路パターン領
域（図１の２）には通常の露光を行い、半導体基板周辺
のフォトレジストを残す領域（図１の３）には、後の現
像工程でフォトレジストが完全にはなくならない程度の
光を照射し、この領域のフォトレジスト表面を親水化し
て現像液に対する濡れ性を改善することによって、現像
液を半導体基板面内で均一に液盛りし、現像の不均一に
起因する回路パターン寸法のばらつきを低減する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、レジストパターン形成に用いて好適
な半導体装置の製造方法に関する。
方法に関し、特に、レジストパターン形成に用いて好適
な半導体装置の製造方法に関する。
【０００２】
【従来の技術】一般的に、半導体基板上に半導体集積回
路等の回路パターンを形成する場合、図３に示すフォト
リソグラフィー工程によりフォトレジストパターンを形
成し、その後種々の処理を施すことにより行っている。
このフォトリソグラフィー工程は、前工程（Ｓ１００）
により処理した半導体基板上にフォトレジストを塗布す
る工程（Ｓ１０１）と、フォトレジストが塗布された半
導体基板上に露光装置により半導体集積回路等の回路パ
ターンを露光する工程（Ｓ１０２）と、回路パターンが
露光された半導体基板を現像する工程（Ｓ１０３）と、
からなる。
路等の回路パターンを形成する場合、図３に示すフォト
リソグラフィー工程によりフォトレジストパターンを形
成し、その後種々の処理を施すことにより行っている。
このフォトリソグラフィー工程は、前工程（Ｓ１００）
により処理した半導体基板上にフォトレジストを塗布す
る工程（Ｓ１０１）と、フォトレジストが塗布された半
導体基板上に露光装置により半導体集積回路等の回路パ
ターンを露光する工程（Ｓ１０２）と、回路パターンが
露光された半導体基板を現像する工程（Ｓ１０３）と、
からなる。
【０００３】従来、このフォトリソグラフィー工程にお
いて、図４に示すように、半導体基板１周辺にフォトレ
ジスト膜を残す領域３がある場合、半導体基板１上のフ
ォトレジストを残す領域３には光を照射せずに、回路パ
ターン領域２にのみ露光を行い、その後半導体基板１全
体を現像することによって回路パターンを形成してい
た。
いて、図４に示すように、半導体基板１周辺にフォトレ
ジスト膜を残す領域３がある場合、半導体基板１上のフ
ォトレジストを残す領域３には光を照射せずに、回路パ
ターン領域２にのみ露光を行い、その後半導体基板１全
体を現像することによって回路パターンを形成してい
た。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たフォトリソグラフィー工程において、化学増幅系フォ
トレジストを用いた場合、回路パターン領域２では、露
光により発生した酸がフォトレジスト４の保護基を脱保
護し、フォトレジスト４表面は親水性になるが、露光さ
れていない領域、すなわち、フォトレジスト膜を残す領
域３のフォトレジスト４表面は疎水性のままであるた
め、Ｓ１０３の現像工程においては、図４に示すよう
に、水又は現像液５はフォトレジスト膜を残す領域３上
ではじかれ、回路パターン領域２に溜まってしまう。
たフォトリソグラフィー工程において、化学増幅系フォ
トレジストを用いた場合、回路パターン領域２では、露
光により発生した酸がフォトレジスト４の保護基を脱保
護し、フォトレジスト４表面は親水性になるが、露光さ
れていない領域、すなわち、フォトレジスト膜を残す領
域３のフォトレジスト４表面は疎水性のままであるた
め、Ｓ１０３の現像工程においては、図４に示すよう
に、水又は現像液５はフォトレジスト膜を残す領域３上
ではじかれ、回路パターン領域２に溜まってしまう。
【０００５】その結果、水又は現像液５は回路パターン
領域２上で均一に液盛りされないために、現像状態にむ
らが生じ、図２のパターン寸法測定個所６における回路
パターン領域２のパターン寸法は、図４下図に示すよう
に、フォトレジスト膜を残す領域３に近づくにつれて変
動し、半導体基板１面内のパターン寸法の均一性が悪化
するという問題が生じる。また、このような問題は、フ
ォトレジストパターンを形成した半導体基板１をエッチ
ング液を用いてウェットエッチング処理する場合にも同
様に生じることになる。
領域２上で均一に液盛りされないために、現像状態にむ
らが生じ、図２のパターン寸法測定個所６における回路
パターン領域２のパターン寸法は、図４下図に示すよう
に、フォトレジスト膜を残す領域３に近づくにつれて変
動し、半導体基板１面内のパターン寸法の均一性が悪化
するという問題が生じる。また、このような問題は、フ
ォトレジストパターンを形成した半導体基板１をエッチ
ング液を用いてウェットエッチング処理する場合にも同
様に生じることになる。
【０００６】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、半導体基板上に形成す
るフォトレジストパターンの面内寸法均一性を向上さ
せ、フォトレジストパターン形成後に行うウェットエッ
チング等の処理の面内均一性を向上させることができる
半導体装置の製造方法を提供することにある。
のであって、その主たる目的は、半導体基板上に形成す
るフォトレジストパターンの面内寸法均一性を向上さ
せ、フォトレジストパターン形成後に行うウェットエッ
チング等の処理の面内均一性を向上させることができる
半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、第１の視点において、半導体基板全面に
塗布したフォトレジストのうち、前記半導体基板の周辺
領域にはフォトレジストを残し、前記半導体基板の周辺
を除く領域のみにパターン形成を行う半導体装置の製造
方法において、前記フォトレジストに露光を行うに際
し、前記半導体基板上の周辺領域に、現像によって前記
周辺領域のフォトレジストが完全には除去されない所定
の光量の光を照射するものである。
に、本発明は、第１の視点において、半導体基板全面に
塗布したフォトレジストのうち、前記半導体基板の周辺
領域にはフォトレジストを残し、前記半導体基板の周辺
を除く領域のみにパターン形成を行う半導体装置の製造
方法において、前記フォトレジストに露光を行うに際
し、前記半導体基板上の周辺領域に、現像によって前記
周辺領域のフォトレジストが完全には除去されない所定
の光量の光を照射するものである。
【０００８】また、本発明は、第２の視点において、半
導体基板全面に塗布したフォトレジストのうち、前記半
導体基板の周辺領域にはフォトレジストを残し、前記半
導体基板の周辺を除く領域のみにパターン形成後、エッ
チング液を用いたウェットエッチング処理を行う半導体
装置の製造方法において、前記フォトレジストに露光を
行うに際し、前記半導体基板上の周辺領域に、現像によ
って前記周辺領域のフォトレジストが完全には除去され
ない所定の光量の光を照射し、前記周辺領域のフォトレ
ジスト表面を親水化することにより、前記エッチング液
の濡れ性を改善するものである。
導体基板全面に塗布したフォトレジストのうち、前記半
導体基板の周辺領域にはフォトレジストを残し、前記半
導体基板の周辺を除く領域のみにパターン形成後、エッ
チング液を用いたウェットエッチング処理を行う半導体
装置の製造方法において、前記フォトレジストに露光を
行うに際し、前記半導体基板上の周辺領域に、現像によ
って前記周辺領域のフォトレジストが完全には除去され
ない所定の光量の光を照射し、前記周辺領域のフォトレ
ジスト表面を親水化することにより、前記エッチング液
の濡れ性を改善するものである。
【０００９】
【発明の実施の形態】本発明に係る半導体装置の製造方
法は、その好ましい一実施の形態において、半導体基板
全面にフォトレジストを塗布、ベーキングした後、半導
体基板中央部の回路パターン領域（図１の２）には通常
の露光を行い、半導体基板周辺のフォトレジストを残す
領域（図１の３）には、後の現像工程でフォトレジスト
が完全にはなくならない程度の光を照射し、この領域の
フォトレジスト表面を親水化して現像液に対する濡れ性
を改善することによって、現像液を半導体基板面内で均
一に液盛りし、現像の不均一に起因する回路パターン寸
法のばらつきを低減する。
法は、その好ましい一実施の形態において、半導体基板
全面にフォトレジストを塗布、ベーキングした後、半導
体基板中央部の回路パターン領域（図１の２）には通常
の露光を行い、半導体基板周辺のフォトレジストを残す
領域（図１の３）には、後の現像工程でフォトレジスト
が完全にはなくならない程度の光を照射し、この領域の
フォトレジスト表面を親水化して現像液に対する濡れ性
を改善することによって、現像液を半導体基板面内で均
一に液盛りし、現像の不均一に起因する回路パターン寸
法のばらつきを低減する。
【００１０】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図１乃至図
３を参照して説明する。図１は、フォトレジストパター
ンを形成する半導体基板に現像液等を液盛りした状態を
示す上面図、断面図及び半導体基板面内における回路パ
ターン寸法を示す図である。また、図２は、回路パター
ン寸法を測定する個所を示す図であり、図３は、一般的
なレジストパターン形成手順を示すフローチャートであ
る。
詳細に説明すべく、本発明の実施例について図１乃至図
３を参照して説明する。図１は、フォトレジストパター
ンを形成する半導体基板に現像液等を液盛りした状態を
示す上面図、断面図及び半導体基板面内における回路パ
ターン寸法を示す図である。また、図２は、回路パター
ン寸法を測定する個所を示す図であり、図３は、一般的
なレジストパターン形成手順を示すフローチャートであ
る。
【００１１】まず、図３を参照して、レジストパターン
の形成手順の概要について説明すると、レジストパター
ン形成工程は、前工程（Ｓ１００）により処理された半
導体基板上に所定の膜厚のフォトレジストを塗布、ベー
キングする工程（Ｓ１０１）と、フォトレジストが塗布
された半導体基板の所定の領域に露光装置を用いて半導
体集積回路等の回路パターンを露光する工程（Ｓ１０
２）と、回路パターンが露光された半導体基板を現像液
を用いて現像する工程（Ｓ１０３）と、上記工程により
形成されたフォトレジストパターンを用いてエッチン
グ、イオン注入等の処理を行う次工程（Ｓ１０４）とか
らなる。
の形成手順の概要について説明すると、レジストパター
ン形成工程は、前工程（Ｓ１００）により処理された半
導体基板上に所定の膜厚のフォトレジストを塗布、ベー
キングする工程（Ｓ１０１）と、フォトレジストが塗布
された半導体基板の所定の領域に露光装置を用いて半導
体集積回路等の回路パターンを露光する工程（Ｓ１０
２）と、回路パターンが露光された半導体基板を現像液
を用いて現像する工程（Ｓ１０３）と、上記工程により
形成されたフォトレジストパターンを用いてエッチン
グ、イオン注入等の処理を行う次工程（Ｓ１０４）とか
らなる。
【００１２】本実施例では、Ｓ１０２の回路パターンを
半導体基板１上に露光する工程において、半導体基板１
周辺の回路パターンを形成しない領域にフォトレジスト
膜を残して次工程（Ｓ１０４）へ進めたい場合、フォト
レジスト膜を残す領域３にＳ１０３の現像工程において
フォトレジストが全て溶けて無くならない程度の弱い露
光エネルギーの光を照射することを特徴とし、また、次
工程がドライエッチング工程の場合には、ドライエッチ
ング後にフォトレジストがなくならない程度の膜厚のフ
ォトレジスト膜が残るように弱い露光エネルギーの光を
照射することを特徴としている。
半導体基板１上に露光する工程において、半導体基板１
周辺の回路パターンを形成しない領域にフォトレジスト
膜を残して次工程（Ｓ１０４）へ進めたい場合、フォト
レジスト膜を残す領域３にＳ１０３の現像工程において
フォトレジストが全て溶けて無くならない程度の弱い露
光エネルギーの光を照射することを特徴とし、また、次
工程がドライエッチング工程の場合には、ドライエッチ
ング後にフォトレジストがなくならない程度の膜厚のフ
ォトレジスト膜が残るように弱い露光エネルギーの光を
照射することを特徴としている。
【００１３】すなわち、フォトレジスト膜を残す領域３
にわずかな光を照射することによって、化学増幅系フォ
トレジスト内部に酸を発生させ、この発生した酸によっ
て化学増幅系フォトレジストの保護基を脱保護し、フォ
トレジスト表面を親水性化する。これにより、その後の
現像工程（Ｓ１０３）において、水又は現像液５を半導
体基板１上に滴下した際、半導体基板１周辺のフォトレ
ジストを残す領域３においては、保護基の脱保護反応に
よりフォトレジスト表面が親水性になっているため、水
又は現像液５は半導体基板１上に均一に液盛りされるこ
とになる。
にわずかな光を照射することによって、化学増幅系フォ
トレジスト内部に酸を発生させ、この発生した酸によっ
て化学増幅系フォトレジストの保護基を脱保護し、フォ
トレジスト表面を親水性化する。これにより、その後の
現像工程（Ｓ１０３）において、水又は現像液５を半導
体基板１上に滴下した際、半導体基板１周辺のフォトレ
ジストを残す領域３においては、保護基の脱保護反応に
よりフォトレジスト表面が親水性になっているため、水
又は現像液５は半導体基板１上に均一に液盛りされるこ
とになる。
【００１４】従って、水又は現像液５が半導体基板１上
ではじかれて回路パターン領域３に局部的に溜まること
なく、均一に液盛りされるために、現像処理を半導体基
板１上で均一に行うことができ、回路パターン領域２に
おける回路パターンの寸法の均一性を向上させることが
できる。この効果は、水又は現像液５に限られず、例え
ば、Ｓ１０４の次工程が水溶性のエッチング液を用いた
ウェットエッチング工程の場合には、エッチング液を同
様の理由により半導体基板１均一に液盛りすることがで
きるため、エッチング反応を半導体基板１上で均一に制
御し、エッチング処理の均一性を高めることができる。
ではじかれて回路パターン領域３に局部的に溜まること
なく、均一に液盛りされるために、現像処理を半導体基
板１上で均一に行うことができ、回路パターン領域２に
おける回路パターンの寸法の均一性を向上させることが
できる。この効果は、水又は現像液５に限られず、例え
ば、Ｓ１０４の次工程が水溶性のエッチング液を用いた
ウェットエッチング工程の場合には、エッチング液を同
様の理由により半導体基板１均一に液盛りすることがで
きるため、エッチング反応を半導体基板１上で均一に制
御し、エッチング処理の均一性を高めることができる。
【００１５】
【発明の効果】以上説明したように、本発明の方法によ
れば、露光工程において半導体基板周辺のフォトレジス
トを残す領域に微弱な光を照射することによって、レジ
スト表面を化学反応によって親水化し、現像液、エッチ
ング液等の水溶液を半導体基板面上で均一に液盛りする
ことができるために、半導体基板上に形成される回路パ
ターンの寸法を均一にすることができるという効果を奏
する。
れば、露光工程において半導体基板周辺のフォトレジス
トを残す領域に微弱な光を照射することによって、レジ
スト表面を化学反応によって親水化し、現像液、エッチ
ング液等の水溶液を半導体基板面上で均一に液盛りする
ことができるために、半導体基板上に形成される回路パ
ターンの寸法を均一にすることができるという効果を奏
する。
【図１】本実施例に係る半導体装置の製造方法の一工程
を模式的に示す図であり、レジストを塗布した半導体基
板上に現像液を液盛りした場合の状態を示す上面図、断
面図及び半導体基板面内における回路パターン寸法を示
す図である。
を模式的に示す図であり、レジストを塗布した半導体基
板上に現像液を液盛りした場合の状態を示す上面図、断
面図及び半導体基板面内における回路パターン寸法を示
す図である。
【図２】回路パターンの寸法測定個所を示す平面図であ
る。
る。
【図３】レジストパターン形成工程を示すフローチャー
トである。
トである。
【図４】従来の半導体装置の製造方法の一工程を示す図
であり、レジストを塗布した半導体基板上に現像液を液
盛りした状態を示す上面図、断面図及び半導体基板面内
における回路パターン寸法を示す図である。
であり、レジストを塗布した半導体基板上に現像液を液
盛りした状態を示す上面図、断面図及び半導体基板面内
における回路パターン寸法を示す図である。
１ 半導体基板 ２ 回路パターン領域 ３ フォトレジスト膜を残す領域 ４ フォトレジスト ５ 水又は現像液 ６ パターン寸法測定箇所
Claims (6)
- 【請求項１】半導体基板全面に塗布したフォトレジスト
のうち、前記半導体基板の周辺領域にはフォトレジスト
を残し、前記半導体基板の周辺を除く領域のみにパター
ン形成を行う半導体装置の製造方法において、 前記半導体基板の周辺領域の前記フォトレジストに、そ
の表面を親水化する処理を施すことを特徴とする半導体
装置の製造方法。 - 【請求項２】半導体基板全面に塗布したフォトレジスト
のうち、前記半導体基板の周辺領域にはフォトレジスト
を残し、前記半導体基板の周辺を除く領域のみにパター
ン形成を行う半導体装置の製造方法において、 前記フォトレジストに露光を行うに際し、前記半導体基
板上の周辺領域に、現像によって前記周辺領域のフォト
レジストが完全には除去されない所定の光量の光を照射
することを特徴とする半導体装置の製造方法。 - 【請求項３】現像により除去されずに残る前記半導体基
板上の周辺領域の前記フォトレジストが、フォトレジス
トパターン形成後の処理に際して保護膜として機能する
膜厚を有することを特徴とする請求項２記載の半導体装
置の製造方法。 - 【請求項４】半導体基板全面に塗布したフォトレジスト
のうち、前記半導体基板の周辺領域にはフォトレジスト
を残し、前記半導体基板の周辺を除く領域のみにパター
ン形成後、エッチング液を用いたウェットエッチング処
理を行う半導体装置の製造方法において、 前記フォトレジストに露光を行うに際し、前記半導体基
板上の周辺領域に、現像によって前記周辺領域のフォト
レジストが完全には除去されない所定の光量の光を照射
し、前記周辺領域のフォトレジスト表面を親水化するこ
とにより、前記エッチング液の濡れ性を改善することを
特徴とする半導体装置の製造方法。 - 【請求項５】（ａ）半導体基板全面にフォトレジストを
塗布する工程と、 （ｂ）前記半導体基板の周辺を除く領域のみに、フォト
マスクを用いて露光を行う工程と、 （ｃ）前記半導体基板の周辺領域に、現像によって前記
フォトレジストが完全には除去されない所定の光量の光
を照射する工程と、 （ｄ）前記フォトレジストを現像する工程と、を含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項６】（ａ）半導体基板全面にフォトレジストを
塗布する工程と、 （ｂ）前記半導体基板の周辺を除く領域のみに、フォト
マスクを用いて露光を行う工程と、 （ｃ）前記半導体基板の周辺領域に、現像によって前記
フォトレジストが完全には除去されない所定の光量の光
を照射する工程と、 （ｄ）前記フォトレジストを現像する工程と、 （ｅ）前記フォトレジストをマスクとして、エッチング
液を用いたウェットエッチング処理を施す工程と、を含
むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11314399A JP3353740B2 (ja) | 1999-04-21 | 1999-04-21 | 半導体装置の製造方法 |
| US09/551,780 US6331489B2 (en) | 1999-04-21 | 2000-04-18 | Semiconductor device production method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11314399A JP3353740B2 (ja) | 1999-04-21 | 1999-04-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000306795A true JP2000306795A (ja) | 2000-11-02 |
| JP3353740B2 JP3353740B2 (ja) | 2002-12-03 |
Family
ID=14604671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11314399A Expired - Fee Related JP3353740B2 (ja) | 1999-04-21 | 1999-04-21 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6331489B2 (ja) |
| JP (1) | JP3353740B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050002359A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
| JP2005311024A (ja) * | 2004-04-21 | 2005-11-04 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| JP2008042019A (ja) * | 2006-08-08 | 2008-02-21 | Tokyo Electron Ltd | パターン形成方法およびパターン形成装置 |
| US7598180B2 (en) | 2003-03-24 | 2009-10-06 | Samsung Electronics Co., Ltd. | Semiconductor process for removing defects due to edge chips of a semiconductor wafer and semiconductor device fabricated thereby |
| JP2010240874A (ja) * | 2009-04-01 | 2010-10-28 | Canon Inc | インクジェットヘッドの製造方法およびインクジェットヘッド |
| JP2011071198A (ja) * | 2009-09-24 | 2011-04-07 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
| JP2019021847A (ja) * | 2017-07-20 | 2019-02-07 | 株式会社ディスコ | ウエーハの研削方法 |
| CN110391135A (zh) * | 2019-08-08 | 2019-10-29 | 武汉新芯集成电路制造有限公司 | 去除光刻胶残留的方法及半导体器件的制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7374866B2 (en) * | 2004-10-08 | 2008-05-20 | Texas Instruments Incorporated | System and method for exposure of partial edge die |
| CN111799179B (zh) * | 2020-07-31 | 2022-03-18 | 武汉新芯集成电路制造有限公司 | 半导体器件的形成方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3935117A (en) * | 1970-08-25 | 1976-01-27 | Fuji Photo Film Co., Ltd. | Photosensitive etching composition |
| US3930857A (en) * | 1973-05-03 | 1976-01-06 | International Business Machines Corporation | Resist process |
| US4078945A (en) * | 1976-05-03 | 1978-03-14 | Mobil Tyco Solar Energy Corporation | Anti-reflective coating for silicon solar cells |
| US5204224A (en) * | 1988-09-26 | 1993-04-20 | Ushio Denki | Method of exposing a peripheral part of a wafer |
| JPH069195B2 (ja) * | 1989-05-06 | 1994-02-02 | 大日本スクリーン製造株式会社 | 基板の表面処理方法 |
| KR0156316B1 (ko) * | 1995-09-13 | 1998-12-01 | 김광호 | 반도체장치의 패턴 형성방법 |
| US5854140A (en) * | 1996-12-13 | 1998-12-29 | Siemens Aktiengesellschaft | Method of making an aluminum contact |
| US5960305A (en) * | 1996-12-23 | 1999-09-28 | Lsi Logic Corporation | Method to improve uniformity/planarity on the edge die and also remove the tungsten stringers from wafer chemi-mechanical polishing |
| TW410390B (en) * | 1999-03-15 | 2000-11-01 | United Microelectronics Corp | Improvement of photolithography error after chemical mechanical polishing |
-
1999
- 1999-04-21 JP JP11314399A patent/JP3353740B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-18 US US09/551,780 patent/US6331489B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598180B2 (en) | 2003-03-24 | 2009-10-06 | Samsung Electronics Co., Ltd. | Semiconductor process for removing defects due to edge chips of a semiconductor wafer and semiconductor device fabricated thereby |
| KR20050002359A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
| JP2005311024A (ja) * | 2004-04-21 | 2005-11-04 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| JP2008042019A (ja) * | 2006-08-08 | 2008-02-21 | Tokyo Electron Ltd | パターン形成方法およびパターン形成装置 |
| US8133663B2 (en) | 2006-08-08 | 2012-03-13 | Tokyo Electron Limited | Pattern forming method and apparatus |
| JP2010240874A (ja) * | 2009-04-01 | 2010-10-28 | Canon Inc | インクジェットヘッドの製造方法およびインクジェットヘッド |
| JP2011071198A (ja) * | 2009-09-24 | 2011-04-07 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
| JP2019021847A (ja) * | 2017-07-20 | 2019-02-07 | 株式会社ディスコ | ウエーハの研削方法 |
| CN110391135A (zh) * | 2019-08-08 | 2019-10-29 | 武汉新芯集成电路制造有限公司 | 去除光刻胶残留的方法及半导体器件的制造方法 |
| CN110391135B (zh) * | 2019-08-08 | 2022-02-08 | 武汉新芯集成电路制造有限公司 | 去除光刻胶残留的方法及半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010041456A1 (en) | 2001-11-15 |
| US6331489B2 (en) | 2001-12-18 |
| JP3353740B2 (ja) | 2002-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050130068A1 (en) | Pattern forming method and method for manufacturing a semiconductor device | |
| JP3353740B2 (ja) | 半導体装置の製造方法 | |
| KR101853253B1 (ko) | 듀얼 현상 공정을 포함한 포토리소그래피 방법 | |
| KR20110097681A (ko) | 기판 처리 방법, ｅｕｖ 마스크의 제조 방법 및 ｅｕｖ 마스크 | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| JPH04363014A (ja) | レジストパターンの形成方法 | |
| JP3509761B2 (ja) | レジストパターン形成方法及び微細パターン形成方法 | |
| JP3861851B2 (ja) | レジストパターン形成方法および半導体装置の製造方法 | |
| US20040166448A1 (en) | Method for shrinking the image of photoresist | |
| TWI259523B (en) | Method for forming photoresist pattern and method for trimming photoresist pattern | |
| KR100380274B1 (ko) | 디유브이 공정을 이용한 실리콘 산화막 식각방법 | |
| KR101096208B1 (ko) | 반도체 소자의 소자 분리용 패턴 형성 방법 | |
| JPH0477746A (ja) | 化学増幅型レジストのパターン形成方法 | |
| JPH02271625A (ja) | ウエットエッチング方法 | |
| KR100818395B1 (ko) | 이중노광을 이용한 포토레지스트 패턴의 형성 방법 | |
| KR970008268B1 (ko) | 감광막의 미세패턴 형성방법 | |
| CN116430690A (zh) | 光刻显影方法及半导体结构 | |
| CN108899271A (zh) | 一种光罩层数削减的工艺方法 | |
| JPH03147315A (ja) | パターン形成方法 | |
| JPH10115907A (ja) | 位相反転マスクの製造方法 | |
| JPS6335010B2 (ja) | ||
| JPH03101218A (ja) | レジストパターン形成方法 | |
| JP2000182940A (ja) | レジストパターン形成方法 | |
| JPH0281048A (ja) | パターン形成方法及びその材料 | |
| JPH05129195A (ja) | 半導体パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020827 |
|
| LAPS | Cancellation because of no payment of annual fees |