JP2000300811A5 - - Google Patents

Description

【書類名】 明細書
【発明の名称】 遊技用演算処理装置
【特許請求の範囲】
【請求項１】 遊技機の遊技制御を司る遊技用演算処理装置において、
遊技用演算処理装置は、
遊技制御を行う遊技ブロックと情報管理を行う管理ブロックとに区分けされて集積回路として形成し、
前記遊技ブロックは、
遊技プログラムを格納したプログラムＲＯＭと、
前記遊技プログラムを実行して遊技機の遊技制御を行うＣＰＵと、
前記遊技プログラムの実行に必要な作業領域を提供するユーザーワークＲＡＭと、
前記プログラムＲＯＭ及び前記ユーザーＲＡＭ並びに前記ＣＰＵを接続するＣＰＵバスと、
を含んで構成し、
前記管理ブロックは、
当該遊技用演算処理装置の電源オン時に、所定の簡易チェックを行うと共に、該簡易チェックが正常であれば前記遊技プログラムの所定のアドレスに処理を渡すブートプログラムを格納したブートＲＯＭと、
前記ＣＰＵバスの状態監視を行い、前記ＣＰＵバスが前記ＣＰＵによって使用されていないときに、前記ＣＰＵバスを介して前記プログラムＲＯＭや前記ユーザーワークＲＡＭをアクセスし、所要のデータを管理ブロック側に取り込むバスモニタ回路と、
固有ＩＤや製造メーカーコードが書き込まれているセキュリティメモリと、
前記バスモニタ回路を介して読み込まれた前記プログラムＲＯＭの内容や前記ユーザーワークＲＡＭの内容を保持するための管理用ワークＲＡＭと、
外部からの指令に基づいて、前記管理用ワークＲＡＭに格納されている遊技ブロック側の情報を外部へ転送する外部通信制御回路と、
管理ブロック側の動作を制御すると共に、前記バスモニタ回路を介して前記ＣＰＵバスの解放期間を検出し、前記プログラムＲＯＭの内容や前記ユーザーワークＲＡＭの内容を読み出して前記管理用ワークＲＡＭへの書き込み、並びに、外部からの指令に応答して管理用ワークＲＡＭの内容を外部に転送を行う制御回路と、
前記バスモニタ回路、セキュリティメモリ、管理用ワークＲＡＭ、外部通信制御回路及び制御回路を接続する管理バスと、
を有し、
更に、前記遊技ブロック側の前記ＣＰＵバスの一部を含むと共に、該ＣＰＵバスに前記ブートＲＯＭ及びバスモニタ回路を接続して構成し、
前記ＣＰＵバスの解放期間に、前記プログラムＲＯＭやユーザーワークＲＡＭの内容を読み出して前記管理用ワークＲＡＭに書き込み、該書き込まれた内容を外部からの指令に応答して外部へ転送することを特徴とする遊技用演算処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、遊技用演算処理装置に関し、特に、実行中の遊技制御情報を取得して遊技管理等に寄与するようにした遊技用演算処理装置の改良に関する。
【０００２】
【従来の技術】
弾球遊技機や回胴式遊技機など（以下、遊技機という）では遊技制御部分をマイクロコンピュータで構成してワンチップ化したいわゆるアミューズメントチップを遊技基板に搭載しているが、かかる遊技機においては、遊技制御以外にも様々な周辺回路を遊技基板上に必要とするため、実装コストや信頼性の点で充分でなく、近年、幾つかの周辺回路を同チップに組み込むことによってコストの削減や信頼性の向上を図っている。
【０００３】
チップに組み込まれる周辺回路の一つに遊技制御の状態監視を行うための回路がある。この回路を便宜的に“管理ブロック”と呼ぶことにすると、管理ブロックの主な役目は遊技プログラムの正当性の評価や遊技プログラム実行中の様々なデータ監視などである。
【０００４】
例えば、遊技プログラムはアミューズメントチップ内のプログラムＲＯＭに格納されているため、同チップ内のＣＰＵでプログラムを読み出して管理ブロックに渡せばよく、又は、遊技プログラム実行中のデータはアミューズメントチップ内のユーザワークＲＡＭに格納されているため、同様にＣＰＵでそのデータを読み出して管理ブロックに渡せばよい。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の方法にあっては、アミューズメントチップ内のＣＰＵを仲立ちとして遊技プログラムや実行中のデータを管理ブロックに渡すため、例えば、遊技中にリアルタイムにデータを取得しようとすると、ＣＰＵの動作プログラム（すなわち遊技プログラム）にデータ仲介のための処理ステップを加えなければならず、このようなプログラム加工は、データ取得のためのプログラムの実行時間が余分に必要となるため、遊技機の検出を数ミリ秒といった短時間で行う必要がある遊技機のプログラムとしては適さない。つまり、遊技機の稼働中においては処理の時間的要素が遊技店の利益に直接影響するが故に、必要最低限の機能以外をプログラムに盛り込んだ際には、その実行時間が遊技店の利益にどれくらい影響するのかを、遊技機を開発する度に検証する必要があるので、開発の効率がよくないと言える。したがって、遊技機が稼動していない状態（例えば、システムリセット直後のブートプログラムが起動しているときなど）を利用してデータを取得する以外に術はなく、リアルタイムなデータ取得を行えないという問題点がある。
【０００６】
そこで、本発明は、ＣＰＵを仲立ちとせずに遊技プログラムや実行中のデータを管理ブロックに渡すことができ、以って遊技中のリアルタイムなデータ取得を可能にすることを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載の発明は、遊技機の遊技制御を司る遊技用演算処理装置において、
遊技用演算処理装置は、
遊技制御を行う遊技ブロックと情報管理を行う管理ブロックとに区分けされて集積回路として形成し、
前記遊技ブロックは、
遊技プログラムを格納したプログラムＲＯＭと、
前記遊技プログラムを実行して遊技機の遊技制御を行うＣＰＵと、
前記遊技プログラムの実行に必要な作業領域を提供するユーザーワークＲＡＭと、
前記プログラムＲＯＭ及び前記ユーザーＲＡＭ並びに前記ＣＰＵを接続するＣＰＵバスと、
を含んで構成し、
前記管理ブロックは、
当該遊技用演算処理装置の電源オン時に、所定の簡易チェックを行うと共に、該簡易チェックが正常であれば前記遊技プログラムの所定のアドレスに処理を渡すブートプログラムを格納したブートＲＯＭと、
前記ＣＰＵバスの状態監視を行い、前記ＣＰＵバスが前記ＣＰＵによって使用されていないときに、前記ＣＰＵバスを介して前記プログラムＲＯＭや前記ユーザーワークＲＡＭをアクセスし、所要のデータを管理ブロック側に取り込むバスモニタ回路と、
固有ＩＤや製造メーカーコードが書き込まれているセキュリティメモリと、
前記バスモニタ回路を介して読み込まれた前記プログラムＲＯＭの内容や前記ユーザーワークＲＡＭの内容を保持するための管理用ワークＲＡＭと、
外部からの指令に基づいて、前記管理用ワークＲＡＭに格納されている遊技ブロック側の情報を外部へ転送する外部通信制御回路と、
管理ブロック側の動作を制御すると共に、前記バスモニタ回路を介して前記ＣＰＵバスの解放期間を検出し、前記プログラムＲＯＭの内容や前記ユーザーワークＲＡＭの内容を読み出して前記管理用ワークＲＡＭへの書き込み、並びに、外部からの指令に応答して管理用ワークＲＡＭの内容を外部に転送を行う制御回路と、
前記バスモニタ回路、セキュリティメモリ、管理用ワークＲＡＭ、外部通信制御回路及び制御回路を接続する管理バスと、
を有し、
更に、前記遊技ブロック側の前記ＣＰＵバスの一部を含むと共に、該ＣＰＵバスに前記ブートＲＯＭ及びバスモニタ回路を接続して構成し、
前記ＣＰＵバスの解放期間に、前記プログラムＲＯＭやユーザーワークＲＡＭの内容を読み出して前記管理用ワークＲＡＭに書き込み、該書き込まれた内容を外部からの指令に応答して外部へ転送することを特徴とする。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態を、多数のパチンコ遊技機を設置した遊技店（以下「ホール」という）を例にして図面を参照しながら説明する。
【０００９】
・ホールの全体構成
図１はホールの全体構成を示すブロック図である。図１において、１はホールであり、ホール１にはＣＲ（カードリーダ）式の遊技機１０ｊ（ｊはａ、ｂ…；以下同様）が多数設置されたパチンコ島１１、状態変化情報記録装置ＪＲ、補助状態変化情報記録装置ＪＲｓ、履歴処理装置１２、カウンタ用コンピュータＣＣ、ＦＡＸ装置１３、事務所用コンピュータＨＣ、プリンタ１４、通信制御装置１５〜１８、玉計数機１９、島金庫２０、監視カメラシステム２１、アナウンスシステム２２及び設定・検査装置２３が配置されている。なお、設定・検査装置２３は常設されない。必要の都度、店内ネットワーク３７に接続される。
【００１０】
パチンコ島１１は、情報収集ＢＯＸとも呼ばれる情報収集端末装置３１ａ、３１ｂ（以下適宜に「情報収集端末装置３１」で代表する）、遊技機１０ａ、１０ｂ（同「遊技機１０」）、カード式球貸装置３２ａ、３２ｂ（同「カード式球貸装置３２」）、球切装置３３ａ、３３ｂ（同「球切装置３３」）、パルスタンク３４ａ、３４ｂ（同「パルスタンク３４」）及びネットワーク中継装置３５（例えば、ルータ）を備えている。なお、パチンコ島１１はホール１に複数配置されるが、それぞれの“島”は類似（但し、島ごとに遊技機の機種が異なることが多い）の構成のため、ここでは１つのパチンコ島１１について説明することにする。
【００１１】
ネットワーク中継装置３５は１つのパチンコ島１１について、それぞれ１台ずつ配置されるが、その他の各装置（例えば、情報収集端末装置３１、球切装置３３、パルスタンク３４）は遊技機１０ａ、１０ｂと同数だけ（すなわち、遊技機１０と対をなして）配置される。
【００１２】
遊技機１０は、遊技状態を制御する遊技制御装置４１ａ、４１ｂ（以下適宜に「遊技制御装置４１」で代表する）をそれぞれ有しており、遊技制御装置４１は役物の制御を行う遊技用演算処理装置（図面では単に「演算処理装置」と表記している）２００（これは、いわゆるアミューズチップ用のＩＣであり、その詳細な構成は後述する）を内蔵している。遊技制御装置４１は遊技制御基板やその基板を収納するケース等を含む。
【００１３】
遊技機１０の側方にはカード式球貸装置３２が配置されており、プリペイドカード（ＰＣ）を使用した球の貸出し操作等を遊技機１０で行うことが可能である。
【００１４】
球切装置３３は遊技機１０の補給タンクへパチンコ島１１から球を補給するもので、例えば、球が１０個補給される毎に１パルスとなる信号（後述の図２に示す補給球数信号）が球切装置３３から出力される。パルスタンク３４は遊技機１０から外部に回収された遊技終了後の球を計数するもので、パルスタンク３４からは、例えば、球の１０個流出（回収）ごとに１パルスとなる信号（後述の図２に示す回収球数信号）が出力される。
【００１５】
情報収集端末装置３１は、それぞれ、ＰＪ１及びＰＪ２並びに分配回路４２ａ、４２ｂ（以下適宜に「分配回路４２」で代表する）を備えている。分配回路４２は遊技機１０、カード式球貸装置３２、球切装置３３及びパルスタンク３４に接続され、これらの各装置から入出力される信号をＰＪ１やＰＪ２に分配して転送する。例えば、分配回路４２は、ＰＪ１に対して売上信号、補給球数信号、回収球数信号、大当り信号、特図回転信号、確変信号及びアミューズ通信信号を分配して転送し、ＰＪ２に対して打止信号、金枠開閉信号、木枠開閉信号、空皿信号（遊技機１０の貯留タンクにパチンコ島１１から補給される球量が少なくなったことを検出する信号）、異常信号（不正な電磁波を出す等の不正な磁気力及び電磁波を検出する信号）及び電源断信号を分配して転送する。
【００１６】
ＰＪ１は売上信号、補給球数信号、回収球数信号、大当り信号、特図回転信号及び確変信号並びに遊技制御装置４１から入出力されるアミューズ通信信号に基づいて、自分が受け持つ遊技機１０及び遊技設備装置より出力された遊技情報と、ＰＪ２から転送された遊技情報（状態変化情報）とを併せて演算加工し、収集した遊技情報より遊技情報の変化を検出する処理等を行うとともに、遊技用演算処理装置２００の正当性判定（真偽判定）も行うもので、その詳細なブロック構成は後述する。
【００１７】
ＰＪ２は遊技機１０及び遊技設備装置より収集した主に遊技機１０を監視するための状態変化情報（例えば、金枠開放信号、空皿信号等）をＰＪ１へ転送する処理やＰＪ１から発射停止要求があった場合に遊技機１０を不能動化する処理等を行う。
【００１８】
ネットワーク中継装置３５は、例えば、ルータ（Ｒｏｕｔｅｒ）の機能を有し、島内ネットワーク３６と店内ネットワーク３７の各ＬＯＮ間を中継接続する装置である。島内ネットワーク３６にはＬＯＮ（米国エシャロン社によって開発されたＬＯＮ（Ｌｏｃａｌ Ｏｐｅｒａｔｉｎｇ Ｎｅｔｗｏｒｋ：同社の登録商標）が採用されている。
【００１９】
パチンコ島１１は、島内ネットワーク３６、ネットワーク中継装置３５及び店内ネットワーク３７を介してＪＲ、ＪＲｓ、履歴処理装置１２、ＣＣ、ＨＣ、通信制御装置１５〜１８並びに設定・検査装置２３に接続されている。店内ネットワーク３７には同様にＬＯＮが採用される。
【００２０】
島内ネットワーク３６、ネットワーク中継装置３５及び店内ネットワーク３７は、全体としてＰＪ１、ＰＪ２、ＪＲ、ＣＣ及びＨＣの間を接続する通信網６１（「ＬＯＮ通信網」ということもある）を構成する。
【００２１】
ＪＲはホール１に１台ずつ設けられている。例えば、遊技機５００台に対して１台設置されている。又は、複数階がある場合には各階毎に１台設置でもよい。ＪＲは各パチンコ島１１のＰＪ１から通報される遊技情報（状態変化情報）を遊技機毎に整理して記録し、ＪＲｓはＪＲをバックアップする。
【００２２】
履歴処理装置１２は店内ネットワーク３７に接続されているＰＪ１、ＰＪ２、ＪＲ、ＪＲｓ等からのエラー情報を記録する装置であり、エラー履歴を事後に分析して故障の発生したノード（ＰＪ１、ＰＪ２、ＪＲ、ＪＲｓ等が接続されたノード）を特定するためのものである。
【００２３】
ＣＣとしては、汎用のパーソナルコンピュータを使用することができる。ＣＣは当日の遊技機１０の状態変化情報をＪＲ若しくはＪＲｓをポーリングして収集し、状態変化を検出して表示する処理を行う。一般に状態変化情報の中で大当りや確率変動は、ＣＣで当該事象が発生した遊技機１０の詳細な遊技情報も確認したい場合が普通なので、この特定の状態変化の場合は直接に該当する遊技機１０のＰＪ１から遊技情報を収集し、先の状態変化情報と併せて詳細な遊技情報を表示する。また、ＪＲがトラブルを起こして情報を収集できない場合は、直ちにバックアップ用のＪＲｓに切り替えて同様の情報収集と表示を行う。
【００２４】
さらに、ＣＣで所望の遊技機１０の遊技情報を確認したい場合は、直接該当するＰＪ１から遊技情報を収集して表示する機能もある。ＣＣとＨＣとの間は専用のネットワークケーブル６２（例えば、イーサネット）で接続されており、ＣＣで売上や機種情報及び時系列情報等の経営情報を確認したい場合は、ＨＣから当該情報を入手して表示できるようになっている。
【００２５】
なお、ＣＣにはＦＡＸ装置１３が接続されており、ＣＣで収集分析した情報を所定の印刷フォーマットに加工して外部に送信可能である。
【００２６】
ＨＣにも汎用のパーソナルコンピュータを使用することができる。ＨＣは当日や過去分の遊技情報を元にして経営判断に資する各種情報を生成するものであり、ＰＪ１若しくはＰＪ２を所定間隔毎にポーリングして遊技情報を収集し、ハードディスクなどに記録するとともに、所定のフォーマットで表示したり印刷したりできるものである。また、ＨＣで特定の遊技機１０の遊技情報を確認したい場合は、直接該当するＰＪ１から遊技情報を収集して表示する機能もある。さらに、ＨＣで遊技機１０の状態変化情報（リアル系の情報）を確認したい場合は、ネットワークケーブル６２を介してＣＣから当該情報を入手して表示することもできる。なお、ＨＣにはプリンタ１４が接続されており、収集した情報を所定のフォーマットで印刷可能である。ＣＣ及びＨＣは遊技店１の全体的な遊技情報を管理する管理装置を構成する。
【００２７】
通信制御装置１５〜１８は玉計数機１９、島金庫２０、監視カメラシステム２１及びアナウンスシステム２２と店内ネットワーク３７との間の通信インターフェースを行う装置である。
【００２８】
玉計数機１９は遊技者が獲得した球（例えば、景品交換のため）の計数を行い、計数値をＣＣ及びＨＣに転送するとともに、当該遊技者に対して景品交換用の計数結果紙片をプリントアウトして出力する。島金庫２０はホール１に設けられた両替機や現金式球貸装置等から回収した硬貨及び紙幣を収納する装置であり、現在の収納金額をＨＣ及びＣＣに逐一転送する。
【００２９】
監視カメラシステム２１はホール１内に配置された監視カメラを管理して、撮像された画像を記録するシステムであり、アナウンスシステム２２はホール１内のアナウンスを手動及び自動的に行うシステムである。
【００３０】
設定・検査装置２３には、例えばノート型のパーソナルコンピュータを使用することができる。設定・検査装置２３は必要に応じて店内ネットワーク３７に接続することができ、接続時にＬＯＮ通信網のアカウントを自動取得し、任意のＰＪ１に接続された遊技機１０（の遊技制御装置４１に内蔵されている遊技用演算処理装置２００）をアクセスして正当性判定のための固有ＩＤを設定することができるものである。
【００３１】
既述のとおり、設定・検査装置２３は“必要の都度”、店内ネットワーク３７に接続される。必要の都度とは、例えば、新台に入れ替える場合であり、入れ替え後に設定・検査装置２３を店内ネットワーク３７に接続し、新台のＰＪ１を介してその台（入れ換えられた遊技機１０）の遊技制御装置４１に内蔵されている遊技用演算処理装置２００をアクセスして正当性判定のための固有ＩＤを設定する。
【００３２】
なお、ＰＪ１で遊技用演算処理装置２００の正当性を判定する場合に、上記のような固有ＩＤの判定に加えて、遊技プログラムを判定情報として使用してもよく、その場合には遊技用演算処理装置２００に内蔵されている遊技プログラムと同一の基準遊技プログラムを設定・検査装置２３からＰＪ１に設定する。ＰＪ１は遊技用演算処理装置２００から遊技プログラムを読み出し、設定された基準遊技プログラムと比較して正当性の判定を行う。
【００３３】
・ＰＪ１の構成
次に、ＰＪ１のブロック構成について説明する。図２はＰＪ１のブロック図である。図２において、ＰＪ１はＣＰＵ５１、ＲＯＭ５２、ＲＡＭ５３、ＥＥＰＲＯＭ５４、バックアップ電源５５、発振回路５６、通信制御装置５７、出力インターフェース（Ｉ／Ｆ）５８、入力インターフェース（Ｉ／Ｆ）５９及びバス６０を備えている。
【００３４】
ＣＰＵ５１はＲＯＭ５２に格納されている処理プログラムに基づいて自分が受け持つ遊技機１０及び遊技設備装置より出力された遊技情報と、ＰＪ２より転送された遊技情報（状態変化情報）を併せて演算加工し、収集した遊技情報より遊技情報の変化を検出する処理等を行うとともに、遊技用演算処理装置２００の正当性判定も行う。ＲＯＭ５２は遊技用演算処理装置２００の正当性判定を行う処理プログラムや遊技情報の収集・加工等のための処理プログラムを格納しており、ＲＡＭ５３はワークエリアとして用いられる。
【００３５】
ＥＥＰＲＯＭ５４は当該ＰＪ１に接続された遊技用演算処理装置２００の固有ＩＤを記憶する。ＥＥＰＲＯＭ５４への固有ＩＤの格納手続きは、設定・検査装置２３によって行われる。また、ＥＥＰＲＯＭ５４は状態変化情報の監視用の設定値も記憶する。この設定値はＣＣ若しくはＨＣによって設定される。
【００３６】
バックアップ電源５５はＲＡＭ５３の記憶情報を停電時も保持するための電源である。発振回路５６はＣＰＵ５１に制御クロック信号を供給し、通信制御装置５７は島内ネットワーク３６を介して当該ＰＪ１と他のネットワーク端末との間の通信制御を行う。また、通信制御装置５７には装置毎に異なる監視装置ＩＤが格納されており、監視装置ＩＤは情報の送受信を行う際に当該ＰＪ１を識別するために使用される。
【００３７】
出力インターフェース５８は遊技機１０とＣＰＵ５１との間の出力インターフェース処理を行うもので、出力インターフェース５８から遊技機１０の遊技制御装置４１に対してアミューズ通信信号（例えば、プログラム要求コマンド）が出力される。
【００３８】
入力インターフェース５９は遊技機１０及び遊技設備装置（球貸装置３２等）とＣＰＵ５１との間の入力インターフェース処理を行うもので、アミューズ通信信号、カード式の球貸装置３２Ｃからのカードによる売上信号、現金式の球貸装置３２Ｇからの現金による売上信号、球切装置３３からの補給球数信号、パルスタンク３４からの回収球数信号、遊技制御装置４１からの特図回転信号（特図の回転を知らせる信号）、大当り信号、確変信号（確率変動中及び大当り遊技中に、それを知らせる信号）がそれぞれ入力されるようになっている。
【００３９】
ここで、ＰＪ１及びＰＪ２は、全体として、遊技機１０の遊技制御装置４１に含まれる遊技用演算処理装置２００の固有ＩＤを監視して当該遊技用演算処理装置２００の正当性を評価する監視装置を構成する。
【００４０】
・遊技機の構成
図３は遊技機１０を示す図であり、遊技機１０は額縁状の前面枠７１と、ガラスを支持する金枠（ガラス枠）７２と、遊技領域が形成された遊技盤７３と、前面表示パネル７４と、前面表示パネル７４の下方に設けられた操作パネル７５とを有している。前面枠７１は遊技機１０を設置している木製の機枠（図示略）に対して上部蝶番７７及び下部蝶番７８によって開閉可能に支持され、金枠７２は前面枠７１に開閉可能に支持されている。
【００４１】
表示パネル７４は一端側が前面枠７１に開閉可能に支持され、賞球を受ける上皿８１が形成されるとともに、上皿８１の球を球貯留皿（受皿ともいう）８２に移すために両者を接続する通路を開閉するための開閉レバー８３が設けられている。操作パネル７５には、灰皿８４及び前述の球貯留皿８２が形成されるとともに、球貯留皿８２に貯留された球を外部下方に抜くための球抜きレバー８５が設けられている。また、操作パネル７５の右端部側には玉発射用の操作ノブ８６が設けられており、遊技機１０の前面枠７１の上部には大当り時に点灯又は点滅する大当り表示器８７が設けられている。
【００４２】
遊技盤７３には前面の略円形領域をガイドレール８８で取り囲んだ遊技領域が形成されており、この遊技領域には、複数の識別情報（いわゆる特別図柄；以下「特図」という）を複数列で変動表示する特図表示装置８９、大入賞口を有する特別変動入賞装置９０、特図始動口として機能する普通変動入賞装置９１（いわゆる普電）、普通変動入賞装置９１に設けられた普通図柄（いわゆる普図；以下「普図」という）を表示する普図表示装置９２、スルーチャッカー形式の複数の普図始動ゲート９３、複数の一般入賞口９４、風車と呼ばれる複数の打球方向変換部材９６、左右のサイドランプ９７、９８、アウト穴９９などが備えられている。
【００４３】
普通変動入賞装置９１内の入賞流路には特図始動スイッチ１００が設けられており、普図始動ゲート９３内の通過流路には普図始動ゲートスイッチ１０１が設けられている。また、特別変動入賞装置９０の大入賞口内における継続入賞流路には継続スイッチ１０２が設けられており、一般入賞流路にはカウントスイッチ１０３が設けられている（上記各スイッチは図４参照）。
【００４４】
特図表示装置８９の上部には前述した一般入賞口９４が配置され、また、４個の特図始動記憶表示器１０５が設けられており、普通変動入賞装置９１には、４個の普図始動記憶表示器１０６が設けられている。普図表示装置９２は、例えば、一桁の数字を表示する７セグメントの表示部を有する液晶又はＬＥＤ等よりなる表示器であり、この場合、普通図柄（普図）は一桁の数字である。始動記憶表示器１０５、１０６は、特図あるいは普図の始動記憶数をそれぞれ表示するものである。
【００４５】
特図始動スイッチ１００は普通変動入賞装置９１に玉が入賞したことを検出し、普図始動ゲートスイッチ１０１は普図始動ゲート９３を玉が通過したことを検出し、カウントスイッチ１０３は特別変動入賞装置９０の大入賞口に入った全ての玉を検出し、継続スイッチ１０２は大入賞口に入った玉のうち継続入賞（いわゆるＶ入賞）した玉を検出する。
【００４６】
なお、遊技盤７３の遊技領域には、天釘やヨロイ釘などと呼ばれる多数の障害釘が設けられているが、ここでは図面の輻輳を避けるために省略している。また、遊技盤７３には、その他の各種装飾ランプやＬＥＤ等が設けられていてもよい。
【００４７】
遊技盤における遊技領域の種類は、いわゆる「第１種」に属するものや図柄表示装置を備えた「第３種」に属するものを含め種々のものがあるが、本発明は何れの種類にも適用できる。要は、遊技制御を司る遊技用演算処理装置２００を備えるものであればよい。ちなみに、本実施の形態のものは「第１種」に属するタイプである。
【００４８】
・遊技制御装置の構成
図４は遊技制御装置４１のブロック図であり、遊技制御装置４１は、パチンコ遊技等に必要な役物制御を行うマイクロコンピュータからなる遊技用演算処理装置２００と、水晶の固有振動数を分周して所定のクロック信号を発生する発振器１１１と、そのクロック信号を更に分周して、例えば、２ｍｓ周期のパルス信号（リセット割込み信号ＲＳＴ）を発生する割込み信号発生回路（図ではＲＳＴ発生器と表記）１１２と、各種センサ信号を入力する入力インターフェース１１３と、各種駆動信号を出力する出力インターフェース１１４と、遊技に必要な効果音（機械音又は音声若しくはその双方）を生成するサウンドジェネレータ１１５と、サウンドジェネレータ１１５からの効果音信号を増幅して遊技機１０の所定箇所に設置されたスピーカー１１６に出力するアンプ１１７と、遊技制御装置４１と情報収集端末装置３１ｊ（図１の情報収集端末装置３１ａ、３１ｂ参照）との間で信号の受け渡しを行う外部通信用端子１１８と、を含んで構成される。
【００４９】
入力インターフェース１１３には、特図始動スイッチ１００、普図始動ゲートスイッチ１０１、継続スイッチ１０２、カウントスイッチ１０３及びセーフセンサ１０４からの信号が入力される。セーフセンサ１０４は入賞した遊技球を検出する。出力インターフェース１１４からは、情報収集端末装置３１に遊技情報を出力するための外部情報端子１１９、特図表示装置８９の表示制御を行う表示制御装置１２０、特別変動入賞装置９０である大入賞口を開閉駆動する大入賞口ソレノイド１２１、特図始動記憶表示器１０５、普図表示装置９２、普通変動入賞装置９１を駆動する普通電動役物ソレノイド１２２、普図始動記憶表示器１０６、入賞球に対応して賞球の排出を制御する賞球排出回路１２３、各種装飾ランプ、ＬＥＤ（例えばサイドランプ９７、９８等を含む装飾具）１２４に制御信号が出力される。
【００５０】
・遊技用演算処理装置２００の構成
図５は遊技用演算処理装置２００のブロック図である。図５において、遊技用演算処理装置２００はいわゆるアミューズチップ用のＩＣとして製造され、遊技制御を行う遊技ブロック２００Ａと情報管理を行う管理ブロック２００Ｂに区分される。
【００５１】
遊技ブロック２００ＡはＣＰＵコア２０１（発明の要旨に記載の演算処理手段に相当）、プログラムＲＯＭ２０２（発明の要旨に記載の第１記憶手段に相当）、ユーザワークＲＡＭ２０３（発明の要旨に記載の第２記憶手段に相当）、外部バスインターフェース２０４、乱数生成回路２０５、クロックジェネレータ２０６、リセット／割込制御回路２０７、アドレスデコーダ２０８、出力制御回路２０９及びＣＰＵバス２１０（発明の要旨に記載のバスに相当）により構成される。
【００５２】
ＣＰＵコア２０１は、例えば、Ｚ８０コアであり、遊技制御のための演算処理を行い、プログラムＲＯＭ２０２はその制御プログラム（遊技プログラム）を格納するとともに、所定領域に正当性確認情報を記憶している。正当性確認情報とは、遊技用演算処理装置２００の正当性の簡易チェックを行う場合の情報であり、例えば、後述の書込終了コード、初期設定情報、メーカコード（遊技機の製造メーカ毎に割り振られた固有のコード）、認定コード及び固有ＩＤを使用して所定の演算（例えば、各情報を加算演算したチェックサム、ＣＲＣ等の演算）を行った結果値である。正当性確認情報は第三者機関あるいは遊技機の製造メーカがプログラムＲＯＭ２０２に遊技プログラムを書き込む際に、所定の領域に書き込まれる。なお、遊技機の製造メーカが書き込む際には、その結果値だけが第三者機関から知らされる。
【００５３】
遊技用演算処理装置２００の簡易チェックを行う場合、遊技用演算処理装置２００の電源立ち上がり時に、遊技用演算処理装置２００自身が演算した演算値と、遊技プログラムが格納されているプログラムＲＯＭ２０２の所定領域に予め書き込まれている正当性確認情報（すなわち、第三者機関等によって予め設定された結果値）とを比較判定することで、簡易的な遊技用演算処理装置２００のチェックを可能にする構成になっている。
【００５４】
ユーザワークＲＡＭ２０３は、遊技ブロック２００Ａにおける遊技プログラムに基づく処理を実行する際にワークエリア（作業領域）として用いられるものである。
【００５５】
外部バスインターフェース２０４は、１６ビットのアドレス信号Ａ０〜Ａ１５、８ビットのデータ信号Ｄ０〜Ｄ７、メモリリクエスト信号ＭＲＥＱ、入出力リクエスト信号ＩＯＲＱ、メモリ書込み信号ＷＲ、メモリ読み出し信号ＲＤ及びモード信号ＭＯＤＥなどの外部信号とのインターフェース処理を行うものである。例えば、ＭＯＤＥ信号を［Ｈ］レベルにした状態で、アドレス信号Ａ０〜Ａ１５を順次にインクリメントしながら、データ信号Ｄ０〜Ｄ７を加えると、プログラムＲＯＭ２０２への書き込みモードとなって遊技機の製造メーカあるいは第三者機関による遊技プログラムの書き込みが可能になる。プログラムＲＯＭ２０２への遊技プログラムの書き込みが終了すると、後述のパラメータメモリ２１３の所定領域に書込終了コードが記録（例えば、所定のコード若しくは所定ビットを物理的に切断することで記録）されるようになっており、パラメータメモリ２１３に書込終了コードが記録されている場合には、プログラムＲＯＭ２０２への遊技プログラムの書き込みができないようになっている。
【００５６】
乱数生成回路２０５は遊技の実行過程において遊技価値（例えば、大当り）を付加するか否か等に係わる乱数（乱数は、大当たりの決定や停止時の図柄の決定等に使用）を生成するもので、一様性乱数を生成する数学的手法（例えば、合同法あるいはＭ系列法等）を利用している。本実施の形態では、機種に関連した情報を乱数生成の際における種値として利用する。
【００５７】
クロックジェネレータ２０６は、発振器１１１からのクロック信号ＣＬＫを基に、ＣＰＵコア２０１を含む遊技用演算処理装置２００の各ブロックに動作クロック信号を供給する。
【００５８】
リセット／割込制御回路２０７は割り込み信号発生回路１１２からのリセット割り込み信号ＲＳＴなどの割り込み要求や、遊技制御装置４１への電源投入を検出する回路（図示略）からの信号を検出してＣＰＵコア２０１に知らせる。
【００５９】
アドレスデコーダ２０８は内蔵デバイス及び内蔵コントロール／ステータスレジスタ群のロケーションをメモリマップドＩ／Ｏ方式又はＩ／ＯマップドＩ／Ｏ方式によりデコードする。
【００６０】
出力制御回路２０９はアドレスデコーダ２０８からの信号制御を行って外部端子より８ビットのチップセレクト信号（ＣＳ０〜ＣＳ７）を外部に出力する。
【００６１】
ＣＰＵバス２１０はデータバス、アドレスバス及びコントロールバスを含むものであり、管理ブロック２００Ｂまで延びている。
【００６２】
次に、遊技用演算処理装置２００における情報管理を行う管理ブロック２００Ｂは、ブートＲＯＭ２１２、パラメータメモリ２１３、バスモニタ回路２１４（発明の要旨に記載の検出手段及び取得手段に相当）、セキュリティメモリ２１６、管理用ワークＲＡＭ２１７、制御回路２１８（発明の要旨に記載のアドレス発生手段に相当）、外部通信制御回路２１９、管理バス２２０及び遊技ブロック２００Ａ側のＣＰＵバス２１０の一部を含んで構成される。
【００６３】
ブートＲＯＭ２１２はブートプログラムを格納しており、遊技用演算処理装置２００の電源オン時には、まず、ブートプログラムが立ち上がって、所定の簡易チェックを行い、正常であれば遊技プログラムの所定のアドレス（便宜的に「スタートアドレス」という）に処理を渡すようになっている。パラメータメモリ２１３は書込終了コード及び初期設定情報を格納している。書込終了コードとは、先にも述べたとおり、プログラムＲＯＭ２０２に遊技プログラムを書き込んだことを示す情報である。また、初期設定情報とは、遊技機の製造メーカが遊技プログラムを書き込む際に、チップセレクト信号ＣＳ０〜ＣＳ７の用途（入力用／出力用）を設定するための情報であり、例えばＣＳ０、ＣＳ１及びＣＳ２を入力用にし、ＣＳ３、ＣＳ４、ＣＳ５、ＣＳ６及びＣＳ７を出力用にするという情報である。
【００６４】
バスモニタ回路２１４は、ＣＰＵバス２１０の状態監視を行い、ＣＰＵバス２１０がＣＰＵコア２０１によって使用されていないときに、必要に応じて、ＣＰＵバス２１０を介して遊技ブロック２００ＡのプログラムＲＯＭ２０２やユーザワークＲＡＭ２０３をアクセスし、所要のデータ（遊技プログラムやユーザワークＲＡＭ２０３の内容など）を管理ブロック２００Ｂに取り込む。
【００６５】
図６は、バスモニタ回路２１４を含む詳細構成図である。この図において、２１４ａはタイミング信号Ｓｄに応答してＣＰＵバス２１０のデータバス２１０ａのデータをラッチし、管理バス２２０のデータバス２２０ａに出力するデータレジスタ（発明の要旨に記載のデータ保持手段に相当）、２１４ｂはタイミング信号Ｓａに応答して管理バス２２０のアドレスバス２２０ｂのアドレスをラッチし、ＣＰＵバス２１０のアドレスバス２１０ｂに出力するアドレスレジスタ（発明の要旨に記載のアドレス保持手段に相当）、２１４ｃは管理ブロック２００Ｂの制御回路２１８から出力されるデータリクエスト信号ＤＡＴＡ＿ＲＥＱと、遊技ブロック２００ＡのＣＰＵコア２０１から出力されるＣＰＵリフレッシュ信号ＣＰＵ＿ＲＥＦとに基づいて上記のタイミング信号Ｓａ、Ｓｂを発生するリードタイミング発生部である。
【００６６】
ここで、ＤＡＴＡ＿ＲＥＱは、制御回路２１８で実行される管理シーケンスに従って適宜に又は定期的に出力される信号、若しくは、外部装置であるＰＪ１からの管理情報要求指令に応答して出力される信号である。また、ＣＰＵ＿ＲＥＦはＣＰＵコア２０１から出力される各種信号のうちＣＰＵバス２１０の未使用状態を示す適当な信号である。例えば、Ｚ８０ＣＰＵの場合であれば、「Ｍ１」（Ｍａｃｈｉｎｅ Ｃｙｃｌｅ Ｏｎｅ）信号を利用できる。Ｍ１信号は、周辺回路のＤＲＡＭのリフレッシュ動作のタイミング信号に用いられることが多く、ＤＲＡＭのリフレッシュ期間中は、ＣＰＵバスが解放状態（ＣＰＵコア２０１によって使用されない状態）にあるからである。なお、ＣＰＵ＿ＲＥＦに利用する信号はＭ１信号に限定されないことは言うまでもない。Ｚ８０以外のタイプのＣＰＵコアの場合であっても、要するに、そのＣＰＵコアから出力される各種信号のうちＣＰＵバスの未使用状態を示す適当な信号を利用すればよい。
【００６７】
セキュリティメモリ２１６（例えば、ＥＥＰＲＯＭで構成）には遊技用演算処理装置２００の識別や正当性の判定のために使用する固有ＩＤ、メーカコード（遊技機の製造メーカコード）及び認定コード（第三者機関により検査が合格した遊技機に付与される番号で認可された遊技機の認可コードである）が書き込まれている。
【００６８】
管理用ワークＲＡＭ２１７は、バスモニタ回路２１４を介して読み込まれた遊技ブロック２００Ａの情報（プログラムＲＡＭ２０２の内容やユーザワークＲＡＭ２０３の内容など）を保持するための記憶領域である。
【００６９】
制御回路２１８は所定のシーケンスを実行して、管理ブロック２００Ｂの動作を制御するもので、例えば、バスモニタ回路２１４を介してＣＰＵコア２０１のバス解放期間を検出し、同期間中に遊技ブロック２００ＡのプログラムＲＯＭ２０２の内容やユーザワークＲＡＭ２０３の内容を読み出して管理用ワークＲＡＭ２１７へ書き込んだり、また、外部装置であるＰＪ１からの管理情報要求指令に応答して管理用ワークＲＡＭ２１７の内容を外部へ転送したりする。
【００７０】
外部通信制御回路２１９は前述のＰＪ１（図２参照）との通信を行うもので、例えば、外部からの指令に基づいて演算処理装置２００内に格納されている情報（例えば、状態変化情報、遊技プログラム、書込終了コード及び固有ＩＤ等）を外部へ転送する等の処理を行う。なお、外部通信制御回路２１９から外部に転送される情報に対して暗号化処理を施してもよい。
【００７１】
図７は、バスモニタ回路２１４の動作概要を示すフローチャートである。この図において、まず、制御回路２１８からのＤＡＴＡ＿ＲＥＱを受け付けると、遊技ブロック２００Ａの情報取得要求（リード要求）であると判断し（Ｓ１）、ＣＰＵコア２０１からのＣＰＵ＿ＲＥＦを待つ（Ｓ２）。そして、ＣＰＵ＿ＲＥＦが入力すると、ＣＰＵリフレッシュ期間であると判断し、アドレスレジスタ２１４ｂに対してタイミング信号Ｓａを発生した後、データレジスタ２１４ａに対してタイミング信号Ｓｄを発生する。
【００７２】
制御回路２１８はＤＡＴＡ＿ＲＥＱの送出に先立ち、リード要求対象データのアドレスを発生してアドレスレジスタ２１４ｂにセットする。リード要求対象データのアドレスは、例えば、リード要求対象データが遊技プログラム内の任意アドレス（便宜的にα）のデータであればその任意アドレスαであり、また、リード要求対象データがユーザワークＲＡＭ２０３の任意アドレス（便宜的にβ）のデータであればその任意アドレスβである。
【００７３】
したがって、ＣＰＵ＿ＲＥＦに応答したタイミングで、リード要求対象データのアドレス（例えばα又はβ）がバスモニタ回路２１４のアドレスレジスタ２１４ｂからＣＰＵバス２１０のアドレスバス２１０ｂに送出され、この送出データ、例えば、遊技プログラム内の任意アドレスαのデータ又はユーザワークＲＡＭ２０３の任意アドレスβのデータが、ＣＰＵバス２１０のデータバス２１０ａを介してバスモニタ回路２１４のデータレジスタ２１４ａにラッチされると共に、管理バス２２０のデータバス２２０ａに現れるから、制御回路２１８で取り込んで管理用ワークメモリ２１７に書き込めばよい。
【００７４】
以上のとおり、本実施の形態によれば、バスモニタ回路２１４でＣＰＵバス２１０の解放状態を検出し、リード要求がある場合に、解放状態にあるＣＰＵバス２１０を利用してプログラムＲＯＭ２０２やユーザワークＲＡＭ２０３の内容を管理ブロック２００Ｂに読み込むようにしたので、ＣＰＵコア２０１の動作、すなわち、遊技プログラムの動作に一切の影響を与えることなく、管理上必要な情報を遊技制御と並行して取得できるという格別の効果が得られる。
【００７５】
なお、上記実施の形態では、リード要求の対象データをプログラムＲＯＭ２０２の内容やユーザワークＲＡＭ２０３の内容としているが、これに限定されない。アドレスで指定可能なすべてのデータ、すなわち、ＣＰＵコア２０１のアドレスマップ上に存在するすべてのデータが対象データとなり得ることは言うまでもない。
【００７６】
【発明の効果】
本発明によれば、遊技プログラムを実行して遊技機の遊技制御を行うＣＰＵのバス使用状況をモニタし、バスの未使用期間中に該バスを利用して前記遊技プログラム又は遊技プログラム実行中のデータを取得するようにしたので、ＣＰＵを仲立ちとせずに遊技プログラムや実行中のデータを管理ブロックに渡すことができ、以って遊技中のリアルタイムなデータ取得を外部から可能にすることができる。
【図面の簡単な説明】
【図１】
ホールの全体構成を示すブロック図である。
【図２】
ＰＪ１のブロック図である。
【図３】
遊技機の正面図である。
【図４】
遊技制御装置のブロック図である。
【図５】
遊技用演算処理装置のブロック図である。
【図６】
バスモニタ回路を含む要部詳細構成図である。
【図７】
バスモニタ回路の動作フローチャートである。
【符号の説明】
２０１ ＣＰＵコア（演算処理手段）
２０２ プログラムＲＯＭ（第１記憶手段）
２０３ ユーザワークＲＡＭ（第２記憶手段）
２１０ ＣＰＵバス（バス）
２１４ バスモニタ回路（検出手段、取得手段）
２１８ 制御回路（アドレス発生手段）
２１４ａ データレジスタ（データ保持手段）
２１４ｂ アドレスレジスタ（アドレス保持手段） [Document name] Statement
[Title of Invention] Computational processing unit for games
[Claims]
[Claim 1] In the game arithmetic processing unit that controls the game control of the game machine,
The game arithmetic processing unit is
It is divided into a game block that controls games and a management block that manages information, and is formed as an integrated circuit.
The game block is
A program ROM that stores the game program and
A CPU that executes the game program and controls the game of the game machine,
A user work RAM that provides a work area required to execute the game program, and
A CPU bus that connects the program ROM, the user RAM, and the CPU,
Consists of,
The management block
When the power of the game arithmetic processing unit is turned on, a predetermined simple check is performed, and if the simple check is normal, a boot ROM containing a boot program that passes processing to a predetermined address of the game program, and a boot ROM.
The state of the CPU bus is monitored, and when the CPU bus is not used by the CPU, the program ROM and the user work RAM are accessed via the CPU bus, and necessary data is taken into the management block side. Bus monitor circuit and
A security memory in which a unique ID and manufacturer code are written, and
A management work RAM for holding the contents of the program ROM and the contents of the user work RAM read via the bus monitor circuit, and
An external communication control circuit that transfers information on the game block side stored in the management work RAM to the outside based on an external command, and
While controlling the operation on the management block side, the release period of the CPU bus is detected via the bus monitor circuit, the contents of the program ROM and the contents of the user work RAM are read, and the contents are written to the management work RAM. , And a control circuit that transfers the contents of the management work RAM to the outside in response to an external command.
A management bus that connects the bus monitor circuit, security memory, management work RAM, external communication control circuit, and control circuit,
Have,
Further, it includes a part of the CPU bus on the game block side, and is configured by connecting the boot ROM and the bus monitor circuit to the CPU bus.,
During the release period of the CPU bus, the contents of the program ROM and the user work RAM are read and written to the management work RAM, and the written contents are transferred to the outside in response to an external command.A game arithmetic processing unit characterized by this.
Description: TECHNICAL FIELD [Detailed description of the invention]
[0001]
[Technical field to which the invention belongs]
The present inventionComputational processing unit for gamesIn particular, the game control information during execution is acquired to contribute to game management, etc.Computational processing unit for gamesRegarding improvement of.
0002.
[Conventional technology]
In ball game machines, rotating body type game machines, etc. (hereinafter referred to as game machines), a so-called amusement chip, in which the game control part is composed of a microcomputer and integrated into one chip, is mounted on the game board. In addition to game control, various peripheral circuits are required on the game board, which is not sufficient in terms of mounting cost and reliability. In recent years, cost reduction has been achieved by incorporating several peripheral circuits into the same chip. And to improve reliability.
0003
One of the peripheral circuits built into the chip is a circuit for monitoring the state of game control. If this circuit is called a "management block" for convenience, the main role of the management block is to evaluate the validity of the game program and to monitor various data during the execution of the game program.
0004
For example, since the game program is stored in the program ROM in the amusement chip, the CPU in the chip may read the program and pass it to the management block, or the data during the game program execution is the user work in the amusement chip. Since it is stored in the RAM, the CPU may similarly read the data and pass it to the management block.
0005
[Problems to be Solved by the Invention]
However, in the above method, since the game program and the data being executed are passed to the management block with the CPU in the amusement chip as an intermediary, for example, when trying to acquire the data in real time during the game, the operation program of the CPU (That is, the game program) must be added with a processing step for data mediation, and such program processing requires extra program execution time for data acquisition, so the number of detections of the game machine is counted. It is not suitable for a game machine program that needs to be performed in a short time such as millisecond. In other words, since the time element of processing directly affects the profit of the game store while the game machine is in operation, when a program other than the minimum necessary functions is included in the program, the execution time is in the profit of the game store. It can be said that the efficiency of development is not good because it is necessary to verify how much it affects each time a game machine is developed. Therefore, there is no other way but to acquire data by using the state where the game machine is not operating (for example, when the boot program immediately after the system reset is running), and there is a problem that real-time data acquisition cannot be performed. There is a point.
0006
Therefore, it is an object of the present invention to be able to pass a game program and data being executed to a management block without using a CPU as an intermediary, thereby enabling real-time data acquisition during a game.
0007
[Means for solving problems]
The invention according to claim 1In the game arithmetic processing unit that controls the game control of the game machine,
The game arithmetic processing unit is
It is divided into a game block that controls games and a management block that manages information, and is formed as an integrated circuit.
The game block is
A program ROM that stores the game program and
A CPU that executes the game program and controls the game of the game machine,
A user work RAM that provides a work area required to execute the game program, and
A CPU bus that connects the program ROM, the user RAM, and the CPU,
Consists of,
The management block
When the power of the game arithmetic processing unit is turned on, a predetermined simple check is performed, and if the simple check is normal, a boot ROM containing a boot program that passes processing to a predetermined address of the game program, and a boot ROM.
The state of the CPU bus is monitored, and when the CPU bus is not used by the CPU, the program ROM and the user work RAM are accessed via the CPU bus, and necessary data is taken into the management block side. Bus monitor circuit and
A security memory in which a unique ID and manufacturer code are written, and
A management work RAM for holding the contents of the program ROM and the contents of the user work RAM read via the bus monitor circuit, and
An external communication control circuit that transfers information on the game block side stored in the management work RAM to the outside based on an external command, and
While controlling the operation on the management block side, the release period of the CPU bus is detected via the bus monitor circuit, the contents of the program ROM and the contents of the user work RAM are read, and the contents are written to the management work RAM. , And a control circuit that transfers the contents of the management work RAM to the outside in response to an external command.
A management bus that connects the bus monitor circuit, security memory, management work RAM, external communication control circuit, and control circuit,
Have,
Further, it includes a part of the CPU bus on the game block side, and is configured by connecting the boot ROM and the bus monitor circuit to the CPU bus.,
During the release period of the CPU bus, the contents of the program ROM and the user work RAM are read and written to the management work RAM, and the written contents are transferred to the outside in response to an external command. To do.
0008
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings, taking as an example a game store (hereinafter referred to as a “hall”) in which a large number of pachinko machines are installed.
0009
・ Overall composition of the hall
FIG. 1 is a block diagram showing the overall configuration of the hall. In FIG. 1, 1 is a hall, and in the hall 1, a large number of CR (card reader) type game machines 10j (j are a, b ...; the same applies hereinafter) are installed on the pachinko island 11, and the state change information recording device JR. , Auxiliary state change information recording device JRs, history processing device 12, counter computer CC, FAX device 13, office computer HC, printer 14, communication control device 15-18, ball counter 19, island safe 20, surveillance camera The system 21, the announcement system 22, and the setting / inspection device 23 are arranged. The setting / inspection device 23PermanentNot done. It is connected to the in-store network 37 each time it is needed.
0010
The pachinko island 11 includes information collection terminal devices 31a and 31b (hereinafter appropriately represented by "information collection terminal device 31"), game machines 10a and 10b (the same "game machine 10"), and card-type balls, which are also called information collection boxes. Lending devices 32a and 32b (the same "card type ball lending device 32"), ball cutting devices 33a and 33b (the same "ball cutting device 33"), pulse tanks 34a and 34b (the same "pulse tank 34") and network relay devices. It is equipped with 35 (for example, a router). A plurality of pachinko islands 11 are arranged in the hall 1, but since each "island" has a similar structure (however, the model of the gaming machine is often different for each island), one pachinko island 11 is used here. Will be explained.
0011
One network relay device 35 is arranged for each pachinko island 11, but the other devices (for example, information collection terminal device 31, ball cutting device 33, pulse tank 34) are the game machines 10a and 10b. The same number (that is, paired with the gaming machine 10) is arranged.
0012
The game machine 10 has game control devices 41a and 41b (hereinafter appropriately represented by "game control device 41") for controlling the game state, and the game control device 41 is for a game of controlling a character. It has a built-in arithmetic processing unit (simply referred to as "arithmetic processing unit" in the drawings) 200 (this is an IC for a so-called amuse chip, and its detailed configuration will be described later). The game control device 41 includes a game control board and a case for accommodating the board.
0013
A card-type ball lending device 32 is arranged on the side of the gaming machine 10, and the gaming machine 10 can perform ball lending operations and the like using a prepaid card (PC).
0014.
The ball cutting device 33 replenishes the replenishment tank of the game machine 10 with balls from the pachinko island 11. For example, a signal that becomes one pulse for every ten replenishment of balls (replenishment ball number signal shown in FIG. 2 to be described later). ) Is output from the ball cutting device 33. The pulse tank 34 counts the balls collected from the game machine 10 to the outside after the game is completed. From the pulse tank 34, for example, a signal that becomes one pulse for every 10 outflows (collections) of balls (described later). The recovered ball count signal shown in FIG. 2) is output.
0015.
The information collecting terminal device 31 includes PJ1 and PJ2 and distribution circuits 42a and 42b (hereinafter, appropriately represented by "distribution circuit 42"), respectively. The distribution circuit 42 is connected to the game machine 10, the card-type ball lending device 32, the ball cutting device 33, and the pulse tank 34, and distributes and transfers signals input / output from each of these devices to PJ1 and PJ2. For example, the distribution circuit 42 distributes and transfers the sales signal, the supply ball number signal, the recovery ball number signal, the jackpot signal, the special figure rotation signal, the probability variation signal, and the amusement communication signal to the PJ1 and strikes the PJ2. Stop signal, gold frame open / close signal, wooden frame open / close signal, empty plate signal (signal to detect that the amount of balls supplied from the pachinko island 11 to the storage tank of the game machine 10 has decreased), abnormal signal (illegal electromagnetic wave) (Signals for detecting illegal magnetic force and electromagnetic waves) and power off signals are distributed and transferred.
0016.
The PJ1 is in charge of the game machine 10 and the game based on the sales signal, the supply ball number signal, the collected ball number signal, the jackpot signal, the special figure rotation signal and the probability variation signal, and the amuse communication signal input / output from the game control device 41. The game information output from the equipment and the game information (state change information) transferred from the PJ2 are combined and processed to detect changes in the game information from the collected game information, and for games. The validity determination (authenticity determination) of the arithmetic processing device 200 is also performed, and the detailed block configuration thereof will be described later.
[0017]
The PJ2 is a process of transferring state change information (for example, a gold frame opening signal, an empty plate signal, etc.) mainly for monitoring the game machine 10 collected from the game machine 10 and the game equipment device to the PJ1 and a request to stop firing from the PJ1. If there is a problem, a process of disabling the game machine 10 or the like is performed.
0018
The network relay device 35 is, for example, a device that has a function of a router and relays and connects between each LON of the island network 36 and the store network 37. LON (LON (Local Operating Network: a registered trademark of the company) developed by the US company Esharon) is adopted as the island network 36.
0019
The pachinko island 11 is connected to JR, JRs, history processing devices 12, CC, HC, communication control devices 15 to 18, and setting / inspection devices 23 via an island network 36, a network relay device 35, and an in-store network 37. .. Similarly, LON is adopted for the in-store network 37.
0020
The island network 36, the network relay device 35, and the in-store network 37 together constitute a communication network 61 (sometimes referred to as a "LON communication network") connecting PJ1, PJ2, JR, CC, and HC.
0021.
One JR train is provided in each hall 1. For example, one is installed for every 500 gaming machines. Alternatively, if there are multiple floors, one unit may be installed on each floor. JR organizes and records game information (state change information) reported from PJ1 of each pachinko island 11 for each game machine, and JRs backs up JR.
0022.
The history processing device 12 is a device that records error information from PJ1, PJ2, JR, JRs, etc. connected to the in-store network 37, analyzes the error history after the fact, and causes a failure node (PJ1, PJ2, This is for identifying a node to which JR, JRs, etc. are connected).
[0023]
As the CC, a general-purpose personal computer can be used. The CC polls and collects the state change information of the game machine 10 on the day by polling JR or JRs, and performs a process of detecting and displaying the state change. In general, for jackpots and probability fluctuations in the state change information, it is normal to want to check the detailed game information of the gaming machine 10 in which the event occurred in CC, so in the case of this specific state change, the corresponding gaming machine directly corresponds. Game information is collected from 10 PJ1s, and detailed game information is displayed together with the previous state change information. If JR has a problem and cannot collect information, it immediately switches to backup JRs to collect and display the same information.
0024
Further, when it is desired to confirm the game information of the desired game machine 10 by CC, there is also a function of collecting and displaying the game information directly from the corresponding PJ1. The CC and HC are connected by a dedicated network cable 62 (for example, Ethernet), and if you want to check management information such as sales, model information, and time series information on the CC, obtain the information from the HC. Can be displayed.
0025
A FAX device 13 is connected to the CC, and the information collected and analyzed by the CC can be processed into a predetermined print format and transmitted to the outside.
0026
A general-purpose personal computer can also be used for HC. HC generates various information that contributes to management decisions based on the game information of the day and the past, polls PJ1 or PJ2 at predetermined intervals, collects game information, records it on a hard disk, etc. It can be displayed and printed in a predetermined format. Further, when it is desired to confirm the game information of the specific game machine 10 on the HC, there is also a function of collecting and displaying the game information directly from the corresponding PJ1. Further, when it is desired to confirm the state change information (real system information) of the game machine 10 on the HC, the information can be obtained from the CC via the network cable 62 and displayed. A printer 14 is connected to the HC, and the collected information can be printed in a predetermined format. CC and HC constitute a management device that manages the overall game information of the game store 1.
[0027]
The communication control devices 15 to 18 are devices that perform a communication interface between the ball counter 19, the island safe 20, the surveillance camera system 21, the announcement system 22, and the in-store network 37.
[0028]
The ball counting machine 19 counts the balls acquired by the player (for example, for exchanging prizes), transfers the counted values to CC and HC, and prints a piece of counting result paper for exchanging prizes to the player. Out and output. The island safe 20 is a device for storing coins and banknotes collected from a money changer, a cash-type ball lending device, etc. provided in Hall 1, and transfers the current stored amount to HC and CC one by one.
[0029]
The surveillance camera system 21 is a system that manages surveillance cameras arranged in the hall 1 and records captured images, and the announcement system 22 is a system that manually and automatically makes announcements in the hall 1.
[0030]
For the setting / inspection device 23, for example, a notebook-type personal computer can be used. The setting / inspection device 23 can be connected to the in-store network 37 as needed, automatically acquires an account of the LON communication network at the time of connection, and is built into the game machine 10 (built into the game control device 41) connected to any PJ1. It is possible to access the game arithmetic processing unit 200) and set a unique ID for determining the validity.
0031
As described above, the setting / inspection device 23 is connected to the in-store network 37 "as needed". Whenever it is necessary, for example, it is replaced with a new machine. After the replacement, the setting / inspection device 23 is connected to the in-store network 37, and the game control device of the machine (replaced gaming machine 10) is connected via the new machine PJ1. The game arithmetic processing unit 200 built in the 41 is accessed to set a unique ID for determining the validity.
[0032]
When the PJ1 determines the validity of the game calculation processing unit 200, the game program may be used as the judgment information in addition to the determination of the unique ID as described above. In that case, the game calculation The same reference game program as the game program built in the processing device 200 is set in the PJ1 from the setting / inspection device 23. The PJ1 reads the game program from the game arithmetic processing unit 200 and compares it with the set reference game program to determine the validity.
0033
・ PJ1 configuration
Next, the block configuration of PJ1 will be described. FIG. 2 is a block diagram of PJ1. In FIG. 2, the PJ1 includes a CPU 51, a ROM 52, a RAM 53, an EEPROM 54, a backup power supply 55, an oscillation circuit 56, a communication control device 57, an output interface (I / F) 58, an input interface (I / F) 59, and a bus 60. There is.
0034
Based on the processing program stored in the ROM 52, the CPU 51 calculates and processes the game information output from the game machine 10 and the game equipment device that it is in charge of and the game information (state change information) transferred from the PJ2. In addition to performing processing such as detecting changes in game information from the collected game information, the validity of the game calculation processing device 200 is also determined. The ROM 52 stores a processing program for determining the validity of the game arithmetic processing unit 200, a processing program for collecting and processing game information, and the RAM 53 is used as a work area.
0035.
The EEPROM 54 stores the unique ID of the gaming arithmetic processing unit 200 connected to the PJ1. The procedure for storing the unique ID in the EEPROM 54 is performed by the setting / inspection device 23. The EEPROM 54 also stores a set value for monitoring the state change information. This set value is set by CC or HC.
0036
The backup power supply 55 is a power supply for holding the stored information of the RAM 53 even in the event of a power failure. The oscillation circuit 56 supplies a control clock signal to the CPU 51, and the communication control device 57 controls communication between the PJ1 and another network terminal via the island network 36. Further, the communication control device 57 stores a different monitoring device ID for each device, and the monitoring device ID is used to identify the PJ1 when transmitting / receiving information.
0037
The output interface 58 performs output interface processing between the game machine 10 and the CPU 51, and an amusement communication signal (for example, a program request command) is output from the output interface 58 to the game control device 41 of the game machine 10. ..
[0038]
The input interface 59 performs input interface processing between the game machine 10 and the game equipment device (ball lending device 32, etc.) and the CPU 51, and includes amuse communication signals, card-type ball lending devices 32C, and card sales signals. Cash sales signal from cash-type ball lending device 32G, supply ball number signal from ball cutting device 33, collected ball number signal from pulse tank 34, special figure rotation signal from game control device 41 (special figure rotation) Signal), jackpot signal, and probability variation signal (signal notifying it during probability fluctuation and jackpot game) are input respectively.
[0039]
Here, PJ1 and PJ2 as a whole are monitoring devices that monitor the unique ID of the game arithmetic processing unit 200 included in the game control device 41 of the game machine 10 and evaluate the validity of the game arithmetic processing unit 200. To configure.
0040
・ Configuration of game machine
FIG. 3 is a diagram showing a game machine 10. The game machine 10 has a frame-shaped front frame 71, a gold frame (glass frame) 72 for supporting glass, a game board 73 on which a game area is formed, and a front display. It has a panel 74 and an operation panel 75 provided below the front display panel 74. The front frame 71 is openably and closably supported by the upper hinge 77 and the lower hinge 78 with respect to the wooden machine frame (not shown) on which the game machine 10 is installed, and the gold frame 72 is openly and closably supported by the front frame 71. ing.
[0041]
One end of the display panel 74 is openably and closably supported by the front frame 71 to form an upper plate 81 for receiving a prize ball, and both are moved to move the ball of the upper plate 81 to a ball storage plate (also referred to as a saucer) 82. An opening / closing lever 83 for opening / closing the connecting passage is provided. The operation panel 75 is provided with an ashtray 84 and the above-mentioned ball storage plate 82, and a ball removal lever 85 for pulling out the balls stored in the ball storage plate 82 downward to the outside. Further, an operation knob 86 for firing balls is provided on the right end side of the operation panel 75, and a jackpot indicator 87 that lights up or blinks at the time of a jackpot is provided above the front frame 71 of the gaming machine 10. ..
[0042]
The game board 73 is formed with a game area in which a substantially circular area on the front surface is surrounded by a guide rail 88, and a plurality of identification information (so-called special symbols; hereinafter referred to as “special symbols”) are arranged in a plurality of rows in this game area. Special figure display device 89 for variable display, special variable winning device 90 having a large winning opening, ordinary variable winning device 91 (so-called Fuden) that functions as a special drawing starting port, and ordinary symbols provided in the ordinary variable winning device 91. A general map display device 92 that displays (so-called general map; hereinafter referred to as "general map"), a plurality of through-chucker type general map starting gates 93, a plurality of general winning openings 94, and a plurality of ball striking direction changing members 96 called wind turbines. , Left and right side lamps 97, 98, out holes 99, etc. are provided.
[0043]
A special figure start switch 100 is provided in the winning flow path in the ordinary variable winning device 91, and a normal drawing start gate switch 101 is provided in the passing flow path in the normal drawing starting gate 93. Further, a continuation switch 102 is provided in the continuous winning flow path in the large winning opening of the special variable winning device 90, and a count switch 103 is provided in the general winning flow path (see FIG. 4 for each of the above switches). ..
[0044]
The above-mentioned general winning opening 94 is arranged on the upper part of the special drawing display device 89, and four special drawing start storage display 105s are provided. A start memory indicator 106 is provided. The ordinary figure display device 92 is, for example, a display composed of a liquid crystal or an LED having a 7-segment display unit for displaying a single digit number. In this case, the ordinary symbol (normal figure) is a single digit number. .. The start memory indicators 105 and 106 display the number of start memories of the special figure or the normal figure, respectively.
0045
The special figure start switch 100 detects that a ball has won a prize in the normal variable prize device 91, the normal figure start gate switch 101 detects that a ball has passed through the normal figure start gate 93, and the count switch 103 detects a special variable prize. The continuation switch 102 detects all the balls that have entered the large winning opening of the device 90, and detects the continuous winning (so-called V winning) balls among the balls that have entered the large winning opening.
[0046]
In the game area of the game board 73, a large number of obstacle nails called heaven nails and twisted nails are provided, but they are omitted here in order to avoid congestion in the drawings. Further, the game board 73 may be provided with various other decorative lamps, LEDs, and the like.
[0047]
There are various types of game areas in the game board, including those belonging to the so-called "type 1" and those belonging to the "type 3" equipped with a symbol display device, but the present invention includes any type. Applicable. In short, it suffices if it is provided with a game arithmetic processing unit 200 that controls game control. By the way, the one of this embodiment is a type belonging to "Type 1".
0048
・ Configuration of game control device
FIG. 4 is a block diagram of the game control device 41, in which the game control device 41 divides the natural frequency of the crystal and the game arithmetic processing device 200 including a microcomputer that controls the accessory necessary for pachinko games and the like. An oscillator 111 that generates a predetermined clock signal, and an interrupt signal generator circuit that further divides the clock signal and generates a pulse signal (reset interrupt signal RST) having a period of 2 ms, for example (in the figure, the RST generator). Notation) 112, an input interface 113 for inputting various sensor signals, an output interface 114 for outputting various drive signals, and a sound generator 115 for generating sound effects (mechanical sound and / or voice) necessary for a game. An amplifier 117 that amplifies the sound effect signal from the sound generator 115 and outputs it to a speaker 116 installed at a predetermined position of the game machine 10, a game control device 41, and an information collection terminal device 31j (information collection terminal device 31a in FIG. 1). , 31b) and the external communication terminal 118, which transfers signals to and from the terminal 118.
[0049]
Signals from the special figure start switch 100, the normal figure start gate switch 101, the continuation switch 102, the count switch 103, and the safe sensor 104 are input to the input interface 113. The safe sensor 104 detects the winning game ball. From the output interface 114, an external information terminal 119 for outputting game information to the information collection terminal device 31, a display control device 120 for controlling the display of the special figure display device 89, and a large winning opening which is a special variable winning device 90 are used. Corresponds to the large winning opening solenoid 121 that opens and closes, the special figure start memory display 105, the normal figure display device 92, the normal electric accessory solenoid 122 that drives the normal variable winning device 91, the normal figure start memory display 106, and the winning ball. A control signal is output to the prize ball discharge circuit 123 that controls the discharge of the prize balls, various decorative lamps, and LEDs (for example, decorative tools including side lamps 97, 98, etc.) 124.
0050
-Structure of arithmetic processing unit 200 for games
FIG. 5 is a block diagram of the game arithmetic processing unit 200. In FIG. 5, the game arithmetic processing unit 200 is manufactured as an IC for a so-called amuse chip, and is divided into a game block 200A for performing game control and a management block 200B for performing information management.
0051
The game block 200A includes a CPU core 201 (corresponding to the arithmetic processing means described in the gist of the invention), a program ROM 202 (corresponding to the first storage means described in the gist of the invention), and a user work RAM 203 (corresponding to the second storage means described in the gist of the invention). External bus interface 204, random number generation circuit 205, clock generator 206, reset / interrupt control circuit 207, address decoder 208, output control circuit 209 and CPU bus 210 (corresponding to the bus described in the gist of the invention). ).
[0052]
The CPU core 201 is, for example, a Z80 core, which performs arithmetic processing for game control, and the program ROM 202 stores the control program (game program) and stores legitimacy confirmation information in a predetermined area. The validity confirmation information is information for performing a simple check of the validity of the game arithmetic processing device 200, and is, for example, a writing end code, initial setting information, and a maker code (for each manufacturer of the game machine) described later. It is a result value obtained by performing a predetermined operation (for example, a checksum in which each information is added and an operation such as CRC) using the assigned unique code), the certification code, and the unique ID. The validity confirmation information is written in a predetermined area when a third-party organization or a manufacturer of the game machine writes the game program in the program ROM 202. In addition, the manufacturer of the game machineWriteIn that case, only the result value will be notified by the third party.
[0053]
When performing a simple check of the game arithmetic processing unit 200, when the power of the game arithmetic processing unit 200 is turned on, the arithmetic value calculated by the game arithmetic processing unit 200 itself and a predetermined area of the program ROM 202 in which the game program is stored are stored. By comparing and judging the validity confirmation information (that is, the result value preset by a third party or the like) written in advance in the game, it is possible to easily check the game arithmetic processing unit 200. It has become.
0054
The user work RAM 203 is used as a work area (work area) when executing a process based on the game program in the game block 200A.
0055
The external bus interface 204 includes 16-bit address signals A0 to A15, 8-bit data signals D0 to D7, memory request signal MRQ, input / output request signal IORQ, memory write signal WR, memory read signal RD, and mode signal MODE. It performs interface processing with an external signal. For example, when the data signals D0 to D7 are added while sequentially incrementing the address signals A0 to A15 while the MODE signal is set to the [H] level, the write mode to the program ROM 202 is set and the game machine manufacturer or The game program can be written by a third-party organization. When the writing of the game program to the program ROM 202 is completed, the writing end code is recorded (for example, recorded by physically cutting the predetermined code or the predetermined bit) in the predetermined area of the parameter memory 213 described later. When the write end code is recorded in the parameter memory 213, the game program cannot be written to the program ROM 202.
0056
The random number generation circuit 205 generates random numbers related to whether or not to add a game value (for example, a big hit) in the game execution process (random numbers are used for determining a big hit, determining a symbol at the time of stopping, etc.). , A mathematical method for generating uniform random numbers (for example, a congruence method or an M-sequence method) is used. In this embodiment, information related to the model is used as a seed value when generating random numbers.
[0057]
The clock generator 206 supplies an operating clock signal to each block of the gaming arithmetic processing device 200 including the CPU core 201 based on the clock signal CLK from the oscillator 111.
0058.
The reset / interrupt control circuit 207 detects an interrupt request such as a reset interrupt signal RST from the interrupt signal generation circuit 112 and a signal from a circuit (not shown) that detects power on to the game control device 41, and detects the CPU core. Notify 201.
[0059]
The address decoder 208 decodes the locations of the built-in device and the built-in control / status register group by the memory-mapped I / O method or the I / O-mapped I / O method.
[0060]
The output control circuit 209 controls the signal from the address decoder 208 and outputs an 8-bit chip select signal (CS0 to CS7) to the outside from the external terminal.
[0061]
The CPU bus 210 includes a data bus, an address bus, and a control bus, and extends to the management block 200B.
[0062]
Next, the management block 200B for managing information in the game arithmetic processing unit 200 includes a boot ROM 212, a parameter memory 213, a bus monitor circuit 214 (corresponding to the detection means and acquisition means described in the gist of the invention), a security memory 216, and the like. It includes a management work RAM 217, a control circuit 218 (corresponding to the address generating means described in the gist of the invention), an external communication control circuit 219, a management bus 220, and a part of the CPU bus 210 on the game block 200A side.
[0063]
The boot ROM 212 stores the boot program, and when the power of the game arithmetic processing unit 200 is turned on, the boot program first starts up, performs a predetermined simple check, and if it is normal, the predetermined address of the game program (for convenience). The process is passed to the "start address"). The parameter memory 213 stores the write end code and the initial setting information. The write end code is information indicating that the game program has been written to the program ROM 202, as described above. Further, the initial setting information is information for setting the use (for input / output) of the chip select signals CS0 to CS7 when the manufacturer of the game machine writes the game program, for example, CS0, CS1 and This is information that CS2 is used for input and CS3, CS4, CS5, CS6 and CS7 are used for output.
[0064]
The bus monitor circuit 214 monitors the state of the CPU bus 210, and when the CPU bus 210 is not used by the CPU core 201, the program ROM 202 of the game block 200A and the user work via the CPU bus 210, if necessary. The RAM 203 is accessed, and necessary data (game program, contents of the user work RAM 203, etc.) is taken into the management block 200B.
[0065]
FIG. 6 is a detailed configuration diagram including the bus monitor circuit 214. In this figure, 214a latches the data of the data bus 210a of the CPU bus 210 in response to the timing signal Sd and outputs the data register to the data bus 220a of the management bus 220 (corresponding to the data holding means described in the gist of the invention). ), 214b latches the address of the address bus 220b of the management bus 220 in response to the timing signal Sa, and outputs an address register to the address bus 210b of the CPU bus 210 (corresponding to the address holding means described in the gist of the invention). The 214c is a read timing for generating the above timing signals Sa and Sb based on the data request signal DATA_REF output from the control circuit 218 of the management block 200B and the CPU refresh signal CPU_REF output from the CPU core 201 of the game block 200A. It is the generating part.
[0066]
Here, DATA_RET is a signal that is appropriately or periodically output according to a management sequence executed by the control circuit 218, or a signal that is output in response to a management information request command from the external device PJ1. .. Further, CPU_REF is an appropriate signal indicating an unused state of the CPU bus 210 among various signals output from the CPU core 201. For example, in the case of the Z80 CPU, the "M1" (Machine Cycle One) signal can be used. This is because the M1 signal is often used as a timing signal for a DRAM refresh operation of a peripheral circuit, and the CPU bus is in an open state (a state not used by the CPU core 201) during the DRAM refresh period. Needless to say, the signal used for CPU_REF is not limited to the M1 signal. Even in the case of a CPU core of a type other than Z80, in short, among various signals output from the CPU core, an appropriate signal indicating an unused state of the CPU bus may be used.
[0067]
The security memory 216 (composed of, for example, EEPROM) has a unique ID, a maker code (manufacturer code of the game machine), and a certification code (third party) used for identifying and determining the validity of the game arithmetic processing device 200. The authorization code of the gaming machine approved by the number given to the gaming machine that has passed the inspection by the institution) is written.
[0068]
The management work RAM 217 is a storage area for holding information (contents of the program RAM 202, contents of the user work RAM 203, etc.) of the game block 200A read via the bus monitor circuit 214.
[0069]
The control circuit 218 executes a predetermined sequence to control the operation of the management block 200B. For example, the bus release period of the CPU core 201 is detected via the bus monitor circuit 214, and the game block 200A is synchronized. The contents of the program ROM 202 and the contents of the user work RAM 203 are read and written to the management work RAM 217, and the contents of the management work RAM 217 are transferred to the outside in response to a management information request command from the external device PJ1. Or something.
[0070]
The external communication control circuit 219 communicates with the above-mentioned PJ1 (see FIG. 2). For example, information stored in the arithmetic processing unit 200 based on an external command (for example, state change information, game). Performs processing such as transferring the program, write end code, unique ID, etc.) to the outside. The information transferred from the external communication control circuit 219 to the outside may be encrypted.
[0071]
FIG. 7 is a flowchart showing an outline of the operation of the bus monitor circuit 214. In this figure, first, when the DATA_REF from the control circuit 218 is received, it is determined that it is an information acquisition request (read request) of the game block 200A (S1), and the CPU_REF from the CPU core 201 is waited for (S2). Then, when the CPU_REF is input, it is determined that the CPU refresh period is reached, the timing signal Sa is generated in the address register 214b, and then the timing signal Sd is generated in the data register 214a.
[0072]
The control circuit 218 generates the address of the read request target data and sets it in the address register 214b prior to the transmission of DATA_RET. The address of the read request target data is, for example, the arbitrary address α if the read request target data is data of an arbitrary address (α for convenience) in the game program, and the read request target data is the user work RAM 203. If the data has an arbitrary address (β for convenience), it is the arbitrary address β.
[0073]
Therefore, at the timing of responding to CPU_REF, the address (for example, α or β) of the read request target data is sent from the address register 214b of the bus monitor circuit 214 to the address bus 210b of the CPU bus 210, and this transmission data, for example, the game program The data of the arbitrary address α or the data of the arbitrary address β of the user work RAM 203 is latched in the data register 214a of the bus monitor circuit 214 via the data bus 210a of the CPU bus 210, and the data bus 220a of the management bus 220. Since it appears in, it may be taken in by the control circuit 218 and written in the management work memory 217.
[0074]
As described above, according to the present embodiment, the bus monitor circuit 214 detects the released state of the CPU bus 210, and when there is a read request, the program ROM 202 or the user work is performed by using the CPU bus 210 in the released state. Since the contents of the RAM 203 are read into the management block 200B, it is possible to acquire information necessary for management in parallel with the game control without affecting the operation of the CPU core 201, that is, the operation of the game program. A special effect can be obtained.
[0075]
In the above embodiment, the target data of the read request is the content of the program ROM 202 or the content of the user work RAM 203, but the present invention is not limited to this. It goes without saying that all the data that can be specified by the address, that is, all the data existing on the address map of the CPU core 201 can be the target data.
[0076]
【Effect of the invention】
According to the present invention, the bus usage status of the CPU that executes the game program and controls the game of the game machine is monitored, and the game program or the game program is being executed using the bus during the unused period of the bus. Since the data is acquired, the game program and the data being executed can be passed to the management block without using the CPU as an intermediary, so that real-time data acquisition during the game can be performed.From the outsideCan be made possible.
[Simple explanation of drawings]
FIG. 1
It is a block diagram which shows the whole structure of a hall.
FIG. 2
It is a block diagram of PJ1.
FIG. 3
It is a front view of a game machine.
FIG. 4
It is a block diagram of a game control device.
FIG. 5
It is a block diagram of the arithmetic processing unit for a game.
FIG. 6
It is a detailed block diagram of a main part including a bus monitor circuit.
FIG. 7
It is an operation flowchart of a bus monitor circuit.
[Explanation of symbols]
201 CPU core (arithmetic processing means)
202 Program ROM (1st storage means)
203 Userwork RAM (second storage means)
210 CPU bus (bus)
214 Bus monitor circuit (detection means, acquisition means)
218 Control circuit (address generation means)
214a Data register (data holding means)
214b Address register (address holding means)