JPH08160451A - アクティブマトリクス液晶表示素子 - Google Patents
アクティブマトリクス液晶表示素子Info
- Publication number
- JPH08160451A JPH08160451A JP30122094A JP30122094A JPH08160451A JP H08160451 A JPH08160451 A JP H08160451A JP 30122094 A JP30122094 A JP 30122094A JP 30122094 A JP30122094 A JP 30122094A JP H08160451 A JPH08160451 A JP H08160451A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- light
- substrate
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】 開口率の低下を伴うことなく光漏れを防止し
たアクティブマトリクス液晶表示素子。 【構成】 任意の画素電極１５に接続した薄膜トランジ
スタ３６のゲート電極の周部に、そのゲート電極の接続
していない走査電極線Ｇ(i-1)から延出した遮光導電体
４０の端部が位置し、薄膜トランジスタと画素電極の間
の間隙と、遮光導電体の一部とが重なっていることを特
徴とする。 【効果】 バックライトからの光は遮光性の遮光導電体
により遮られ、液晶表示素子を透過することがなく、ブ
ラックマスクを形成せずとも、薄膜トランジスタの周部
の間隙における光漏れが防止され、コントラストが改善
される。
たアクティブマトリクス液晶表示素子。 【構成】 任意の画素電極１５に接続した薄膜トランジ
スタ３６のゲート電極の周部に、そのゲート電極の接続
していない走査電極線Ｇ(i-1)から延出した遮光導電体
４０の端部が位置し、薄膜トランジスタと画素電極の間
の間隙と、遮光導電体の一部とが重なっていることを特
徴とする。 【効果】 バックライトからの光は遮光性の遮光導電体
により遮られ、液晶表示素子を透過することがなく、ブ
ラックマスクを形成せずとも、薄膜トランジスタの周部
の間隙における光漏れが防止され、コントラストが改善
される。
Description
【０００１】
【産業上の利用分野】本発明は各種の表示を行う液晶表
示装置に用いられるアクティブマトリクス液晶表示素子
に関するもので、特に所謂光漏れを防止し、コントラス
トの向上を図ったものである。
示装置に用いられるアクティブマトリクス液晶表示素子
に関するもので、特に所謂光漏れを防止し、コントラス
トの向上を図ったものである。
【０００２】
【従来の技術】等価回路の一構成例を図１９に示したア
クティブマトリクス液晶表示素子では、多数の走査電極
線Ｇ1、Ｇ2、・・・Ｇnと、多数の信号電極線Ｓ1、Ｓ2、・・
・Ｓmとが格子状に配線され、各走査電極線Ｇは、それぞ
れ走査回路（図示略）に、各信号電極線Ｓはそれぞれ信
号供給回路（図示略）に接続されている。また、各走査
電極線Ｇと各信号電極線Ｓの交差部分の近傍には、スイ
ッチング素子として薄膜トランジスタ１０が形成され、
薄膜トランジスタ１０のゲート電極１２は走査電極線Ｇ
に、ソース電極１４は信号電極線Ｓに接続されている。
また、ドレイン電極は、液晶素子１８の画素電極と、容
量部３４とに接続されている。
クティブマトリクス液晶表示素子では、多数の走査電極
線Ｇ1、Ｇ2、・・・Ｇnと、多数の信号電極線Ｓ1、Ｓ2、・・
・Ｓmとが格子状に配線され、各走査電極線Ｇは、それぞ
れ走査回路（図示略）に、各信号電極線Ｓはそれぞれ信
号供給回路（図示略）に接続されている。また、各走査
電極線Ｇと各信号電極線Ｓの交差部分の近傍には、スイ
ッチング素子として薄膜トランジスタ１０が形成され、
薄膜トランジスタ１０のゲート電極１２は走査電極線Ｇ
に、ソース電極１４は信号電極線Ｓに接続されている。
また、ドレイン電極は、液晶素子１８の画素電極と、容
量部３４とに接続されている。
【０００３】図１９に示す回路においては、走査電極線
Ｇ1、Ｇ2、・・・Ｇnを順次走査して１つの走査電極線Ｇ上
の全ての薄膜トランジスタ１０を一斉にオン状態とし、
この走査に同期させて信号供給回路から信号電極線Ｓ
1、Ｓ2、・・・Ｓmを介し、このオン状態の薄膜トランジス
タ１０に接続されている容量部３４のうち、表示するべ
き液晶素子１８に対応した容量部３４に信号電荷を蓄積
する。この蓄積された信号電荷は、薄膜トランジスタ１
０がオフ状態になっても次の走査に至るまで、対応する
液晶素子１８を励起し続けるので、液晶素子１８が制御
信号に制御され、表示されたことになる。即ち、このよ
うな駆動を行うことで、外部の駆動用の走査回路または
信号供給回路からは時分割駆動していても各液晶素子１
８はスタティック駆動されていることになる。図１５，
１６に、図１９で示した従来例のアクティブマトリクス
液晶表示素子であって、走査電極線Ｇと信号電極線Ｓ等
の部分を基板上に配置したものの一構造例を示す。
Ｇ1、Ｇ2、・・・Ｇnを順次走査して１つの走査電極線Ｇ上
の全ての薄膜トランジスタ１０を一斉にオン状態とし、
この走査に同期させて信号供給回路から信号電極線Ｓ
1、Ｓ2、・・・Ｓmを介し、このオン状態の薄膜トランジス
タ１０に接続されている容量部３４のうち、表示するべ
き液晶素子１８に対応した容量部３４に信号電荷を蓄積
する。この蓄積された信号電荷は、薄膜トランジスタ１
０がオフ状態になっても次の走査に至るまで、対応する
液晶素子１８を励起し続けるので、液晶素子１８が制御
信号に制御され、表示されたことになる。即ち、このよ
うな駆動を行うことで、外部の駆動用の走査回路または
信号供給回路からは時分割駆動していても各液晶素子１
８はスタティック駆動されていることになる。図１５，
１６に、図１９で示した従来例のアクティブマトリクス
液晶表示素子であって、走査電極線Ｇと信号電極線Ｓ等
の部分を基板上に配置したものの一構造例を示す。
【０００４】図１５，１６に示すアクティブマトリクス
液晶表示素子では、ガラス等の透明な基板６上に、走査
電極線Ｇと信号電極線Ｓとが互いの交差部分にゲート絶
縁層９を介して格子状に配線されている。また、走査電
極線Ｇと信号電極線Ｓとの交差部分の近傍に薄膜トラン
ジスタ１０が形成されている。この薄膜トランジスタ１
０は、走査電極線Ｇから引き出して形成されたゲート電
極１２上に、図１６に示すように、ゲート絶縁層９が形
成され、このゲート絶縁層９上にアモルファスシリコン
（ａ−Ｓｉ）からなる半導体層２４が設けられ、さらに
その半導体層２４上にアルミニウム等の導体からなるソ
ース電極１４とドレイン電極１６とが形成されて概略構
成されている。尚、半導体層２４の最上層はリン又は不
純物イオンをドープしたアモルファスシリコン層２６と
されている。また、ドレイン電極１６は、ゲート絶縁層
９に開けられたコンタクトホール１３を介して基板６上
に形成された画素電極１５に接続されると共に、ソース
電極１４は信号電極線Ｓに接続されている。
液晶表示素子では、ガラス等の透明な基板６上に、走査
電極線Ｇと信号電極線Ｓとが互いの交差部分にゲート絶
縁層９を介して格子状に配線されている。また、走査電
極線Ｇと信号電極線Ｓとの交差部分の近傍に薄膜トラン
ジスタ１０が形成されている。この薄膜トランジスタ１
０は、走査電極線Ｇから引き出して形成されたゲート電
極１２上に、図１６に示すように、ゲート絶縁層９が形
成され、このゲート絶縁層９上にアモルファスシリコン
（ａ−Ｓｉ）からなる半導体層２４が設けられ、さらに
その半導体層２４上にアルミニウム等の導体からなるソ
ース電極１４とドレイン電極１６とが形成されて概略構
成されている。尚、半導体層２４の最上層はリン又は不
純物イオンをドープしたアモルファスシリコン層２６と
されている。また、ドレイン電極１６は、ゲート絶縁層
９に開けられたコンタクトホール１３を介して基板６上
に形成された画素電極１５に接続されると共に、ソース
電極１４は信号電極線Ｓに接続されている。
【０００５】さらに、ゲート絶縁層９とソース電極１４
とドレイン電極１６などを覆って、これらの上にパシベ
ーション層２８が設けられている。さらにまた、液晶表
示素子として、このパシベーション層２８には配向膜１
７が形成され、この配向膜１７の上方には、配向膜３０
を備えた透明基板１９が配置される。また、配向膜１
７，３０の間に液晶２０が封入され、画素電極１５が液
晶２０の分子に電界を印加すると、液晶分子の配向制御
ができるようになっている。
とドレイン電極１６などを覆って、これらの上にパシベ
ーション層２８が設けられている。さらにまた、液晶表
示素子として、このパシベーション層２８には配向膜１
７が形成され、この配向膜１７の上方には、配向膜３０
を備えた透明基板１９が配置される。また、配向膜１
７，３０の間に液晶２０が封入され、画素電極１５が液
晶２０の分子に電界を印加すると、液晶分子の配向制御
ができるようになっている。
【０００６】また、図１５のＢ−Ｂ’断面図を図１７に
示す。図１７に示すように、この部分においては、基板
６上に２つの画素に対するそれぞれの画素電極１５，１
５''が形成され、それらの上にゲート絶縁層９が積層さ
れている。さらに、ゲート絶縁層９上であって、両画素
電極１５，１５''の間に位置に信号電極線Ｓが形成さ
れ、それらの上にさらに、パシベーション層２８が積層
される。尚、配向膜１７は省略した。また、基板６に対
向して、配向膜３０が下面に形成された他方の基板１９
が配置される。この基板１９には、信号電極線Ｓの上
方、およびその側部であって、画素電極１５，１５の縁
部上方にかかるように、ブラックマスク２２が形成され
ている。
示す。図１７に示すように、この部分においては、基板
６上に２つの画素に対するそれぞれの画素電極１５，１
５''が形成され、それらの上にゲート絶縁層９が積層さ
れている。さらに、ゲート絶縁層９上であって、両画素
電極１５，１５''の間に位置に信号電極線Ｓが形成さ
れ、それらの上にさらに、パシベーション層２８が積層
される。尚、配向膜１７は省略した。また、基板６に対
向して、配向膜３０が下面に形成された他方の基板１９
が配置される。この基板１９には、信号電極線Ｓの上
方、およびその側部であって、画素電極１５，１５の縁
部上方にかかるように、ブラックマスク２２が形成され
ている。
【０００７】また、図１５のＣ−Ｃ’断面図を図１８に
示す。この部分では、基板６上に、走査電極線Ｇと、走
査電極線Ｇの両側方に形成される画素電極１５，１
５'''が形成され、これらの上にゲート絶縁層９が形成
されている。また、ゲート絶縁層９上であって、走査電
極線Ｇの上方と、一方の画素電極１５'''の端部上方に
は、容量部３４が配置され、ゲート絶縁層９に形成され
たコンタクトホール３２を介して容量部３４は画素電極
１５'''に接続している。これらの上にはパシベーショ
ン層２８が積層されと共に、基板６に離間し、対向し
て、配向膜３０の形成された基板１９が配置されてい
る。走査電極線Ｇ、その側部上方および、画素電極１
５，１５'''の縁部上方の位置の基板１９には、ブラッ
クマスク２２が形成される。
示す。この部分では、基板６上に、走査電極線Ｇと、走
査電極線Ｇの両側方に形成される画素電極１５，１
５'''が形成され、これらの上にゲート絶縁層９が形成
されている。また、ゲート絶縁層９上であって、走査電
極線Ｇの上方と、一方の画素電極１５'''の端部上方に
は、容量部３４が配置され、ゲート絶縁層９に形成され
たコンタクトホール３２を介して容量部３４は画素電極
１５'''に接続している。これらの上にはパシベーショ
ン層２８が積層されと共に、基板６に離間し、対向し
て、配向膜３０の形成された基板１９が配置されてい
る。走査電極線Ｇ、その側部上方および、画素電極１
５，１５'''の縁部上方の位置の基板１９には、ブラッ
クマスク２２が形成される。
【０００８】
【発明が解決しようとする課題】上記したようなアクテ
ィブマトリクス液晶表示素子においては、画素電極１５
に電荷をかけて、画素電極１５が発生させる電界により
液晶分子の配向性を制御し、表示を行う。この際、画素
電極１５によって制御される液晶は、画素電極１５上に
位置しているものだけである。すなわち、画素電極１５
の設けられていない領域、例えば、薄膜トランジスタ、
走査電極線Ｇ、信号電極線Ｓ上に位置する液晶、さらに
は画素電極１５と薄膜トランジスタの間、画素電極１５
と走査電極線Ｇ及び信号電極線Ｓとの間の間隙上に位置
する液晶は、画素電極１５による電界の制御を受けず、
正規な電界を受けて配向しない。
ィブマトリクス液晶表示素子においては、画素電極１５
に電荷をかけて、画素電極１５が発生させる電界により
液晶分子の配向性を制御し、表示を行う。この際、画素
電極１５によって制御される液晶は、画素電極１５上に
位置しているものだけである。すなわち、画素電極１５
の設けられていない領域、例えば、薄膜トランジスタ、
走査電極線Ｇ、信号電極線Ｓ上に位置する液晶、さらに
は画素電極１５と薄膜トランジスタの間、画素電極１５
と走査電極線Ｇ及び信号電極線Ｓとの間の間隙上に位置
する液晶は、画素電極１５による電界の制御を受けず、
正規な電界を受けて配向しない。
【０００９】つまり、これら画素電極１５の上方領域か
ら外れた位置にある液晶分子は、画素電極１５が発生さ
せる電界の影響外にあるので、配向性が制御されず、い
わば、乱れた配向状態にある。従って、それら画素電極
１５の形成されていないところでは、所定の透過率にな
らず、液晶表示素子の基板の下方に付設されるバックラ
イトからの光などが、制御されることなく液晶表示素子
を通過する所謂光漏れが起き、コントラストが低下した
り、表示に支障が生じたりする問題がある。
ら外れた位置にある液晶分子は、画素電極１５が発生さ
せる電界の影響外にあるので、配向性が制御されず、い
わば、乱れた配向状態にある。従って、それら画素電極
１５の形成されていないところでは、所定の透過率にな
らず、液晶表示素子の基板の下方に付設されるバックラ
イトからの光などが、制御されることなく液晶表示素子
を通過する所謂光漏れが起き、コントラストが低下した
り、表示に支障が生じたりする問題がある。
【００１０】この問題を解決すべく、単に画素電極を大
きくし、画素電極の周部に隙間が生じないようにするこ
とにより光漏れを防止する手段があるが、この手段であ
ると、寄生容量が増大し、フリッカ・クロストークを発
生させてしまう問題が生じてしまうものであった。
きくし、画素電極の周部に隙間が生じないようにするこ
とにより光漏れを防止する手段があるが、この手段であ
ると、寄生容量が増大し、フリッカ・クロストークを発
生させてしまう問題が生じてしまうものであった。
【００１１】そこで、従来から、この配向性が乱れる部
分の光が表示に表われないようにするために、図１５〜
１８に示すように、対向基板１９に、光を透過しないク
ロムなどからなるブラックマスク２２を設けていた。ブ
ラックマスク２２は基本的には、画素電極１５の形成さ
れていない位置に設けられる。例えば、図１６に示すよ
うに、薄膜トランジスタの上方および、薄膜トランジス
タと画素電極１５の間の間隙の上方、図１７に示すよう
に、信号電極線Ｓの上方および、信号電極線Ｓと画素電
極１５の間の間隙の上方、図１８に示すように、走査電
極線Ｇの上方および、走査電極線Ｇと画素電極１５の間
の間隙の上方に形成される。
分の光が表示に表われないようにするために、図１５〜
１８に示すように、対向基板１９に、光を透過しないク
ロムなどからなるブラックマスク２２を設けていた。ブ
ラックマスク２２は基本的には、画素電極１５の形成さ
れていない位置に設けられる。例えば、図１６に示すよ
うに、薄膜トランジスタの上方および、薄膜トランジス
タと画素電極１５の間の間隙の上方、図１７に示すよう
に、信号電極線Ｓの上方および、信号電極線Ｓと画素電
極１５の間の間隙の上方、図１８に示すように、走査電
極線Ｇの上方および、走査電極線Ｇと画素電極１５の間
の間隙の上方に形成される。
【００１２】液晶表示素子を製造するには、上記したよ
うに、基板６に対向基板１９を組合せることになるが、
この組合せには極めて高い精度が要求され、正確な位置
合わせは困難とされている。そこで、光漏れの発生の防
止をより完全なものとするために、ブラックマスク２２
は、多少、画素電極１５上にも被さるように、大きめに
形成しておく処置が採られる。しかしながら、このよう
にブラックマスク２２を形成した構造であると、ブラッ
クマスク２２の開口部分（即ち、ブラックマスクの形成
されていない部分）の面積は、画素電極１５の面積より
も小さいことから、開口率が低下する欠点があり、液晶
画面の高精細化が困難になる問題がある。
うに、基板６に対向基板１９を組合せることになるが、
この組合せには極めて高い精度が要求され、正確な位置
合わせは困難とされている。そこで、光漏れの発生の防
止をより完全なものとするために、ブラックマスク２２
は、多少、画素電極１５上にも被さるように、大きめに
形成しておく処置が採られる。しかしながら、このよう
にブラックマスク２２を形成した構造であると、ブラッ
クマスク２２の開口部分（即ち、ブラックマスクの形成
されていない部分）の面積は、画素電極１５の面積より
も小さいことから、開口率が低下する欠点があり、液晶
画面の高精細化が困難になる問題がある。
【００１３】本発明は前記課題を解決するためになされ
たもので、ブラックマスクを用いることなく光の漏れを
防止するとともに、開口率の低下を防止した液晶表示素
子を提供することにある。
たもので、ブラックマスクを用いることなく光の漏れを
防止するとともに、開口率の低下を防止した液晶表示素
子を提供することにある。
【００１４】
【００１５】請求項１記載のアクティブマトリクス液晶
表示素子は、格子状に配線された複数の走査電極線およ
び信号電極線と、それら走査電極線と信号電極線とで区
画された部分に形成された透光性の画素電極と、走査電
極線および信号電極線と画素電極とを接続した薄膜トラ
ンジスタとが形成された第１の基板と、前記画素電極に
対向した対向電極が形成され、前記第１の基板と離間し
て配置される第２の基板と、前記第１の基板と第２の基
板の間に介在する液晶とを有し、任意の画素電極に接続
した薄膜トランジスタのゲート電極の周部に、そのゲー
ト電極の接続していない走査電極線から延出した遮光導
電体の端部が位置し、薄膜トランジスタと画素電極の間
の間隙と、前記遮光導電体の一部とが重なっていること
を特徴とするものである。
表示素子は、格子状に配線された複数の走査電極線およ
び信号電極線と、それら走査電極線と信号電極線とで区
画された部分に形成された透光性の画素電極と、走査電
極線および信号電極線と画素電極とを接続した薄膜トラ
ンジスタとが形成された第１の基板と、前記画素電極に
対向した対向電極が形成され、前記第１の基板と離間し
て配置される第２の基板と、前記第１の基板と第２の基
板の間に介在する液晶とを有し、任意の画素電極に接続
した薄膜トランジスタのゲート電極の周部に、そのゲー
ト電極の接続していない走査電極線から延出した遮光導
電体の端部が位置し、薄膜トランジスタと画素電極の間
の間隙と、前記遮光導電体の一部とが重なっていること
を特徴とするものである。
【００１６】請求項２記載のアクティブマトリクス液晶
表示素子は、格子状に配線された複数の走査電極線およ
び信号電極線と、それら走査電極線と信号電極線とで区
画された部分に形成された透光性の画素電極と、走査電
極線および信号電極線と画素電極とを接続した薄膜トラ
ンジスタとが形成された第１の基板と、前記画素電極に
対向した対向電極が形成され、前記第１の基板と離間し
て配置される第２の基板と、前記第１の基板と第２の基
板の間に介在する液晶とを有し、薄膜トランジスタの上
部に、その薄膜トランジスタのゲート電極が接続してい
る走査電極線と接続した遮光電極層が画素電極に接触す
ることなく積層されていることを特徴とするものであ
る。
表示素子は、格子状に配線された複数の走査電極線およ
び信号電極線と、それら走査電極線と信号電極線とで区
画された部分に形成された透光性の画素電極と、走査電
極線および信号電極線と画素電極とを接続した薄膜トラ
ンジスタとが形成された第１の基板と、前記画素電極に
対向した対向電極が形成され、前記第１の基板と離間し
て配置される第２の基板と、前記第１の基板と第２の基
板の間に介在する液晶とを有し、薄膜トランジスタの上
部に、その薄膜トランジスタのゲート電極が接続してい
る走査電極線と接続した遮光電極層が画素電極に接触す
ることなく積層されていることを特徴とするものであ
る。
【００１７】請求項３記載のアクティブマトリクス液晶
表示素子は、格子状に配線された複数の走査電極線およ
び信号電極線と、それら走査電極線と信号電極線とで区
画された部分に形成された透光性の画素電極と、走査電
極線および信号電極線と画素電極とを接続した薄膜トラ
ンジスタとが形成された第１の基板と、前記画素電極に
対向した対向電極が形成され、前記第１の基板と離間し
て配置される第２の基板と、前記第１の基板と第２の基
板の間に介在する液晶とを有し、任意の薄膜トランジス
タの上部に、その薄膜トランジスタに隣接した他の薄膜
トランジスタのゲート電極が接続している走査電極線と
接続した遮光電極層が画素電極に接触することなく積層
されていることを特徴とするものである。
表示素子は、格子状に配線された複数の走査電極線およ
び信号電極線と、それら走査電極線と信号電極線とで区
画された部分に形成された透光性の画素電極と、走査電
極線および信号電極線と画素電極とを接続した薄膜トラ
ンジスタとが形成された第１の基板と、前記画素電極に
対向した対向電極が形成され、前記第１の基板と離間し
て配置される第２の基板と、前記第１の基板と第２の基
板の間に介在する液晶とを有し、任意の薄膜トランジス
タの上部に、その薄膜トランジスタに隣接した他の薄膜
トランジスタのゲート電極が接続している走査電極線と
接続した遮光電極層が画素電極に接触することなく積層
されていることを特徴とするものである。
【００１８】請求項４に記載の発明は、遮光電極層が透
明導電性材料で構成されていることを特徴とする請求項
２または３記載のアクティブマトリクス液晶表示素子で
ある。
明導電性材料で構成されていることを特徴とする請求項
２または３記載のアクティブマトリクス液晶表示素子で
ある。
【００１９】請求項５記載の発明は、ノーマリホワイト
型であることを特徴とする請求項４記載のアクティブマ
トリクス液晶表示素子である。
型であることを特徴とする請求項４記載のアクティブマ
トリクス液晶表示素子である。
【００２０】請求項６記載の発明は、第１の基板に形成
された薄膜トランジスタに対応する部分にのみに、第２
の基板にブラックマスクが形成されていることを特徴と
する請求項４記載のアクティブマトリクス液晶表示素子
である。
された薄膜トランジスタに対応する部分にのみに、第２
の基板にブラックマスクが形成されていることを特徴と
する請求項４記載のアクティブマトリクス液晶表示素子
である。
【００２１】請求項７記載の発明は、第１の基板の遮光
電極層の上部に偏光機能を有した層が形成されているこ
とを特徴とする請求項４記載のアクティブマトリクス液
晶表示素子である。
電極層の上部に偏光機能を有した層が形成されているこ
とを特徴とする請求項４記載のアクティブマトリクス液
晶表示素子である。
【００２２】請求項８記載の発明は、遮光電極層が遮光
性の導電性材料で構成されていることを特徴とする請求
項２または３記載のアクティブマトリクス液晶表示素子
である。
性の導電性材料で構成されていることを特徴とする請求
項２または３記載のアクティブマトリクス液晶表示素子
である。
【００２３】請求項９記載の発明は、任意の画素電極に
接続した薄膜トランジスタのゲート電極の周部に、その
ゲート電極の接続していない走査電極線から延出した遮
光導電体の端部が位置し、薄膜トランジスタと画素電極
の間の間隙と、前記遮光導電体の一部とが重なっている
ことを特徴とする請求項２〜８のいずれかに記載のアク
ティブマトリクス液晶表示素子である。
接続した薄膜トランジスタのゲート電極の周部に、その
ゲート電極の接続していない走査電極線から延出した遮
光導電体の端部が位置し、薄膜トランジスタと画素電極
の間の間隙と、前記遮光導電体の一部とが重なっている
ことを特徴とする請求項２〜８のいずれかに記載のアク
ティブマトリクス液晶表示素子である。
【００２４】請求項１０記載のアクティブマトリクス液
晶表示素子は、格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、前記画素電極
に対向した対向電極が形成され、前記第１の基板と離間
して配置される第２の基板と、前記第１の基板と第２の
基板の間に介在する液晶とを有し、信号電極線と該信号
電極線の側部に形成されている画素電極の間隙と、走査
電極線から信号電極線に沿って延出した遮光導電体と
が、その間に絶縁層を介して重なっていることを特徴と
するものである。
晶表示素子は、格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、前記画素電極
に対向した対向電極が形成され、前記第１の基板と離間
して配置される第２の基板と、前記第１の基板と第２の
基板の間に介在する液晶とを有し、信号電極線と該信号
電極線の側部に形成されている画素電極の間隙と、走査
電極線から信号電極線に沿って延出した遮光導電体と
が、その間に絶縁層を介して重なっていることを特徴と
するものである。
【００２５】請求項１１記載の発明は、信号電極線が透
明導電性材料であることを特徴とする請求項１０記載の
アクティブマトリクス液晶表示素子である。
明導電性材料であることを特徴とする請求項１０記載の
アクティブマトリクス液晶表示素子である。
【００２６】請求項１２記載のアクティブマトリクス液
晶表示素子は、格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、前記画素電極
に対向した対向電極が形成され、前記第１の基板と離間
して配置される第２の基板と、前記第１の基板と第２の
基板の間に介在する液晶とを有し、任意の画素電極に接
続した薄膜トランジスタのゲート電極の周部に向かっ
て、その薄膜トランジスタの接続していない走査電極線
から、信号電極線に沿って遮光導電体が延出し、該遮光
導電体は、信号電極線と該信号電極線の側部に形成され
ている画素電極の間の間隙と、その間に絶縁層を介して
重なると共に、該遮光導電体と、薄膜トランジスタと画
素電極の間の間隙とが重なっていることを特徴とするも
のである。
晶表示素子は、格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、前記画素電極
に対向した対向電極が形成され、前記第１の基板と離間
して配置される第２の基板と、前記第１の基板と第２の
基板の間に介在する液晶とを有し、任意の画素電極に接
続した薄膜トランジスタのゲート電極の周部に向かっ
て、その薄膜トランジスタの接続していない走査電極線
から、信号電極線に沿って遮光導電体が延出し、該遮光
導電体は、信号電極線と該信号電極線の側部に形成され
ている画素電極の間の間隙と、その間に絶縁層を介して
重なると共に、該遮光導電体と、薄膜トランジスタと画
素電極の間の間隙とが重なっていることを特徴とするも
のである。
【００２７】請求項１３記載の発明は、信号電極線と該
信号電極線の側部に形成されている画素電極の間隙と、
走査電極線から信号電極線に沿って延出した遮光導電体
とが、その間に絶縁層を介して重なっていることを特徴
とする請求項９記載のアクティブマトリクス液晶表示素
子である。
信号電極線の側部に形成されている画素電極の間隙と、
走査電極線から信号電極線に沿って延出した遮光導電体
とが、その間に絶縁層を介して重なっていることを特徴
とする請求項９記載のアクティブマトリクス液晶表示素
子である。
【００２８】請求項１４記載のアクティブマトリクス液
晶表示素子は、格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、前記画素電極
に対向した対向電極が形成され、前記第１の基板と離間
して配置される第２の基板と、前記第１の基板と第２の
基板の間に介在する液晶とを有し、走査電極線上に、該
走査電極線の幅よりも広い幅の蓄積容量用電極が絶縁層
を介して形成され、走査電極線と該走査電極線の側部に
形成されている画素電極との間の間隙と、前記蓄積容量
用電極とが絶縁層を介して重なり、その走査電極線と接
続していない薄膜トランジスタに接続している隣接した
画素電極と、前記蓄積容量用電極とが接続していること
を特徴とするものである。
晶表示素子は、格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、前記画素電極
に対向した対向電極が形成され、前記第１の基板と離間
して配置される第２の基板と、前記第１の基板と第２の
基板の間に介在する液晶とを有し、走査電極線上に、該
走査電極線の幅よりも広い幅の蓄積容量用電極が絶縁層
を介して形成され、走査電極線と該走査電極線の側部に
形成されている画素電極との間の間隙と、前記蓄積容量
用電極とが絶縁層を介して重なり、その走査電極線と接
続していない薄膜トランジスタに接続している隣接した
画素電極と、前記蓄積容量用電極とが接続していること
を特徴とするものである。
【００２９】請求項１５記載のアクティブマトリクス液
晶表示素子は、格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、画素電極に対
向した対向電極が形成され、前記第１の基板と離間して
配置される第２の基板と、第１の基板と第２の基板の間
に介在する液晶とを有し、走査電極線上に、隣接した画
素電極を延出した透明電極が絶縁層を介して形成され、
走査電極線と該走査電極線の側部に形成されている画素
電極との間の間隙と、導電性遮光体とが絶縁層を介して
重なり、前記走査電極線と薄膜トランジスタを介して接
続している画素電極と、前記導電性遮光体とが接続して
いることを特徴とするものである。
晶表示素子は、格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、画素電極に対
向した対向電極が形成され、前記第１の基板と離間して
配置される第２の基板と、第１の基板と第２の基板の間
に介在する液晶とを有し、走査電極線上に、隣接した画
素電極を延出した透明電極が絶縁層を介して形成され、
走査電極線と該走査電極線の側部に形成されている画素
電極との間の間隙と、導電性遮光体とが絶縁層を介して
重なり、前記走査電極線と薄膜トランジスタを介して接
続している画素電極と、前記導電性遮光体とが接続して
いることを特徴とするものである。
【００３０】請求項１６記載のアクティブマトリクス液
晶表示素子は、格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、前記画素電極
に対向した対向電極が形成され、前記第１の基板と離間
して配置される第２の基板と、前記第１の基板と第２の
基板の間に介在する液晶とを有し、任意の画素電極に接
続した薄膜トランジスタのゲート電極の周部に向かっ
て、その薄膜トランジスタの接続していない走査電極線
から、信号電極線に沿って遮光導電体が延出し、該遮光
導電体は、信号電極線と信号電極線の側部に形成されて
いる画素電極の間の間隙と、その間に絶縁層を介して重
なると共に、該遮光導電体と、薄膜トランジスタと画素
電極の間の間隙とが重なっており、前記薄膜トランジス
タの上部に、該薄膜トランジスタのゲート電極が接続し
ている走査電極線と接続した遮光電極層が画素電極に接
触することなく積層され、走査電極線上に、該走査電極
線の幅よりも広い幅の蓄積容量用電極が絶縁層を介して
形成され、走査電極線と該走査電極線の側部に形成され
ている画素電極との間の間隙と、前記蓄積容量用電極と
が絶縁層を介して重なり、その走査電極線と接続してい
ない薄膜トランジスタに接続している隣接した画素電極
と、前記蓄積容量用電極とが接続していることを特徴と
するものである。
晶表示素子は、格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、前記画素電極
に対向した対向電極が形成され、前記第１の基板と離間
して配置される第２の基板と、前記第１の基板と第２の
基板の間に介在する液晶とを有し、任意の画素電極に接
続した薄膜トランジスタのゲート電極の周部に向かっ
て、その薄膜トランジスタの接続していない走査電極線
から、信号電極線に沿って遮光導電体が延出し、該遮光
導電体は、信号電極線と信号電極線の側部に形成されて
いる画素電極の間の間隙と、その間に絶縁層を介して重
なると共に、該遮光導電体と、薄膜トランジスタと画素
電極の間の間隙とが重なっており、前記薄膜トランジス
タの上部に、該薄膜トランジスタのゲート電極が接続し
ている走査電極線と接続した遮光電極層が画素電極に接
触することなく積層され、走査電極線上に、該走査電極
線の幅よりも広い幅の蓄積容量用電極が絶縁層を介して
形成され、走査電極線と該走査電極線の側部に形成され
ている画素電極との間の間隙と、前記蓄積容量用電極と
が絶縁層を介して重なり、その走査電極線と接続してい
ない薄膜トランジスタに接続している隣接した画素電極
と、前記蓄積容量用電極とが接続していることを特徴と
するものである。
【００３１】請求項１７記載のアクティブマトリクス液
晶表示素子は、格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、前記画素電極
に対向した対向電極が形成され、前記第１の基板と離間
して配置される第２の基板と、前記第１の基板と第２の
基板の間に介在する液晶とを有し、任意の画素電極に接
続した薄膜トランジスタのゲート電極の周部に向かっ
て、その薄膜トランジスタの接続していない走査電極線
から、信号電極線に沿って遮光導電体が延出し、該遮光
導電体は、信号電極線と信号電極線の側部に形成されて
いる画素電極の間の間隙と、その間に絶縁層を介して重
なると共に、該遮光導電体と、薄膜トランジスタと画素
電極の間の間隙とが重なっており、前記薄膜トランジス
タの上部に、前記遮光導電体と接続した遮光電極層が画
素電極に接触することなく積層され、走査電極線上に、
該走査電極線の幅よりも広い幅の蓄積容量用電極が絶縁
層を介して形成され、走査電極線と該走査電極線の側部
に形成されている画素電極との間の間隙と、前記蓄積容
量用電極とが絶縁層を介して重なり、その走査電極線と
接続していない薄膜トランジスタに接続している隣接し
た画素電極と、前記蓄積容量用電極とが接続しているこ
とを特徴とするものである。
晶表示素子は、格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、前記画素電極
に対向した対向電極が形成され、前記第１の基板と離間
して配置される第２の基板と、前記第１の基板と第２の
基板の間に介在する液晶とを有し、任意の画素電極に接
続した薄膜トランジスタのゲート電極の周部に向かっ
て、その薄膜トランジスタの接続していない走査電極線
から、信号電極線に沿って遮光導電体が延出し、該遮光
導電体は、信号電極線と信号電極線の側部に形成されて
いる画素電極の間の間隙と、その間に絶縁層を介して重
なると共に、該遮光導電体と、薄膜トランジスタと画素
電極の間の間隙とが重なっており、前記薄膜トランジス
タの上部に、前記遮光導電体と接続した遮光電極層が画
素電極に接触することなく積層され、走査電極線上に、
該走査電極線の幅よりも広い幅の蓄積容量用電極が絶縁
層を介して形成され、走査電極線と該走査電極線の側部
に形成されている画素電極との間の間隙と、前記蓄積容
量用電極とが絶縁層を介して重なり、その走査電極線と
接続していない薄膜トランジスタに接続している隣接し
た画素電極と、前記蓄積容量用電極とが接続しているこ
とを特徴とするものである。
【００３２】請求項１８記載のアクティブマトリクス液
晶表示素子は、格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、前記画素電極
に対向した対向電極が形成され、前記第１の基板と離間
して配置される第２の基板と、前記第１の基板と第２の
基板の間に介在する液晶とを有し、任意の画素電極に接
続した薄膜トランジスタのゲート電極の周部に向かっ
て、その薄膜トランジスタの接続していない走査電極線
から、透明導電性材料からなる信号電極線に沿って遮光
導電体が延出し、該遮光導電体は、信号電極線と、その
信号電極線と信号電極線の側部に形成されている画素電
極の間の間隙と、その間に絶縁層を介して重なると共
に、該遮光導電体と、薄膜トランジスタと画素電極の間
の間隙とが重なっており、前記薄膜トランジスタの上部
に、前記遮光導電体と接続した遮光性の導電性材料から
なる遮光電極層が画素電極に接触することなく積層さ
れ、走査電極線上に、隣接した画素電極を延出した透明
電極が絶縁層を介して形成され、走査電極線と該走査電
極線の側部に形成されている画素電極との間の間隙と、
導電性遮光体とが絶縁層を介して重なり、前記走査電極
線と薄膜トランジスタを介して接続している画素電極
と、前記導電性遮光体とが接続していることを特徴とす
るものである。
晶表示素子は、格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、前記画素電極
に対向した対向電極が形成され、前記第１の基板と離間
して配置される第２の基板と、前記第１の基板と第２の
基板の間に介在する液晶とを有し、任意の画素電極に接
続した薄膜トランジスタのゲート電極の周部に向かっ
て、その薄膜トランジスタの接続していない走査電極線
から、透明導電性材料からなる信号電極線に沿って遮光
導電体が延出し、該遮光導電体は、信号電極線と、その
信号電極線と信号電極線の側部に形成されている画素電
極の間の間隙と、その間に絶縁層を介して重なると共
に、該遮光導電体と、薄膜トランジスタと画素電極の間
の間隙とが重なっており、前記薄膜トランジスタの上部
に、前記遮光導電体と接続した遮光性の導電性材料から
なる遮光電極層が画素電極に接触することなく積層さ
れ、走査電極線上に、隣接した画素電極を延出した透明
電極が絶縁層を介して形成され、走査電極線と該走査電
極線の側部に形成されている画素電極との間の間隙と、
導電性遮光体とが絶縁層を介して重なり、前記走査電極
線と薄膜トランジスタを介して接続している画素電極
と、前記導電性遮光体とが接続していることを特徴とす
るものである。
【００３３】
【作用】請求項１記載の発明であると、任意の画素電極
に接続した薄膜トランジスタのゲート電極の周部に、そ
のゲート電極の接続していない走査電極線から延出した
遮光導電体の端部が位置し、薄膜トランジスタと画素電
極の間の間隙と、前記遮光導電体とが重なっているの
で、各薄膜トランジスタと、その薄膜トランジスタに対
応する画素電極の間に形成される間隙上の領域に位置す
る液晶は、画素電極の制御を受けて配向しないけれど
も、その領域を透過しようとするバックライトからの光
は遮光性の遮光導電体により遮られ、液晶表示素子を透
過することがなく、ブラックマスクを第２の基板に形成
せずとも、この薄膜トランジスタの周部の間隙の箇所に
おける光漏れが防止され、コントラストが改善される。
に接続した薄膜トランジスタのゲート電極の周部に、そ
のゲート電極の接続していない走査電極線から延出した
遮光導電体の端部が位置し、薄膜トランジスタと画素電
極の間の間隙と、前記遮光導電体とが重なっているの
で、各薄膜トランジスタと、その薄膜トランジスタに対
応する画素電極の間に形成される間隙上の領域に位置す
る液晶は、画素電極の制御を受けて配向しないけれど
も、その領域を透過しようとするバックライトからの光
は遮光性の遮光導電体により遮られ、液晶表示素子を透
過することがなく、ブラックマスクを第２の基板に形成
せずとも、この薄膜トランジスタの周部の間隙の箇所に
おける光漏れが防止され、コントラストが改善される。
【００３４】請求項２記載の発明であると、薄膜トラン
ジスタの上部に、その薄膜トランジスタのゲート電極が
接続している走査電極線と接続した遮光電極層が画素電
極に接触することなく積層されていることにより、その
遮光電極層と、第２の基板に形成されている対向電極の
間には電圧が印加されている状態となる。したがって、
遮光電極層上の液晶は配向し、ノーマリホワイト型液晶
表示素子であれば、液晶表示素子のこの領域を光が透過
することはなくなる。すなわち、画素電極上以外の領域
ではあるが、薄膜トランジスタ部分を透過しようとする
バックライトからの光は、遮光電極層により電圧の印加
された液晶により液晶表示素子を透過することはなく、
ブラックマスクを第２の基板に形成せずとも、この薄膜
トランジスタの箇所での光漏れが防止され、コントラス
トが改善される。
ジスタの上部に、その薄膜トランジスタのゲート電極が
接続している走査電極線と接続した遮光電極層が画素電
極に接触することなく積層されていることにより、その
遮光電極層と、第２の基板に形成されている対向電極の
間には電圧が印加されている状態となる。したがって、
遮光電極層上の液晶は配向し、ノーマリホワイト型液晶
表示素子であれば、液晶表示素子のこの領域を光が透過
することはなくなる。すなわち、画素電極上以外の領域
ではあるが、薄膜トランジスタ部分を透過しようとする
バックライトからの光は、遮光電極層により電圧の印加
された液晶により液晶表示素子を透過することはなく、
ブラックマスクを第２の基板に形成せずとも、この薄膜
トランジスタの箇所での光漏れが防止され、コントラス
トが改善される。
【００３５】請求項３記載の発明は、任意の薄膜トラン
ジスタの上部に、その薄膜トランジスタに隣接した他の
薄膜トランジスタのゲート電極が接続している走査電極
線と接続した遮光電極層が画素電極に接触することなく
積層されていることにより、請求項２記載の発明が奏す
る作用効果に加えて、遮光電極層は、下部に形成されて
いる薄膜トランジスタに対し、ゲート電極としても機能
することから、請求項３記載の発明の遮光電極層は他の
薄膜トランジスタの接続した走査電極線に接続されてい
ることにより、隣接する画素の同時駆動がなされ、フロ
ーティングが生じないことになる。よって、寄生容量Ｃ
gpが低減される。
ジスタの上部に、その薄膜トランジスタに隣接した他の
薄膜トランジスタのゲート電極が接続している走査電極
線と接続した遮光電極層が画素電極に接触することなく
積層されていることにより、請求項２記載の発明が奏す
る作用効果に加えて、遮光電極層は、下部に形成されて
いる薄膜トランジスタに対し、ゲート電極としても機能
することから、請求項３記載の発明の遮光電極層は他の
薄膜トランジスタの接続した走査電極線に接続されてい
ることにより、隣接する画素の同時駆動がなされ、フロ
ーティングが生じないことになる。よって、寄生容量Ｃ
gpが低減される。
【００３６】請求項４記載の発明は、遮光電極層を透明
導電性材料で構成したものであるので、遮光電極層と画
素電極とを同じ材料を用い、さらに同じ製造工程におい
て形成することが可能となる。したがって、特別な新規
工程を付加することなく遮光電極層を形成することがで
き、製造工程が複雑化せず、大幅なコスト増加を伴うこ
とがない。この際、液晶表示素子はノーマリホワイト型
であることが望まれる。
導電性材料で構成したものであるので、遮光電極層と画
素電極とを同じ材料を用い、さらに同じ製造工程におい
て形成することが可能となる。したがって、特別な新規
工程を付加することなく遮光電極層を形成することがで
き、製造工程が複雑化せず、大幅なコスト増加を伴うこ
とがない。この際、液晶表示素子はノーマリホワイト型
であることが望まれる。
【００３７】請求項６記載の発明によれば、第１の基板
に形成された薄膜トランジスタに対応する部分にのみ
に、第２の基板にブラックマスクが形成されているの
で、第２の基板側からの光も薄膜トランジスタに到達す
ることがなく、光電効果による不具合の発生等が生じる
ことがない。しかも、ブラックマスクは、薄膜トランジ
スタ上にのみに形成するものであるので、従来のブラッ
クマスクよりも格段に小さいブラックマスクを利用する
ので、開口率の低下を伴うことがない。
に形成された薄膜トランジスタに対応する部分にのみ
に、第２の基板にブラックマスクが形成されているの
で、第２の基板側からの光も薄膜トランジスタに到達す
ることがなく、光電効果による不具合の発生等が生じる
ことがない。しかも、ブラックマスクは、薄膜トランジ
スタ上にのみに形成するものであるので、従来のブラッ
クマスクよりも格段に小さいブラックマスクを利用する
ので、開口率の低下を伴うことがない。
【００３８】請求項７記載の発明では、第１の基板の遮
光電極層の上部に偏光機能を有した層が形成されている
ことにより、第２の基板に形成されている偏光板を透過
した第２の基板側からの偏光光線は、遮光電極層によっ
て配向した液晶を通った後に、第１の基板の遮光電極層
の上部に形成された偏光機能を有した層に到達するの
で、この層の偏光方向と偏光光線の偏光方向とが異なる
ように偏光機能を有した層を形成しておくことにより、
第２の基板側からの光線が薄膜トランジスタに到達する
ことがない。したがって、薄膜トランジスタの形成され
ている箇所において、上述したように、バックライトか
らの光が液晶表示素子を透過することがない上に、第２
の基板側からの光が薄膜トランジスタに到達することも
なく、光電効果等による不具合の発生の防止も図ること
ができる。
光電極層の上部に偏光機能を有した層が形成されている
ことにより、第２の基板に形成されている偏光板を透過
した第２の基板側からの偏光光線は、遮光電極層によっ
て配向した液晶を通った後に、第１の基板の遮光電極層
の上部に形成された偏光機能を有した層に到達するの
で、この層の偏光方向と偏光光線の偏光方向とが異なる
ように偏光機能を有した層を形成しておくことにより、
第２の基板側からの光線が薄膜トランジスタに到達する
ことがない。したがって、薄膜トランジスタの形成され
ている箇所において、上述したように、バックライトか
らの光が液晶表示素子を透過することがない上に、第２
の基板側からの光が薄膜トランジスタに到達することも
なく、光電効果等による不具合の発生の防止も図ること
ができる。
【００３９】請求項８記載の発明は、遮光電極層が遮光
性導電性材料で構成されているものなので、請求項２ま
たは３記載の発明の奏する作用効果に加えて、第２の基
板に形成するブラックマスクを撤廃しても、第２の基板
側からの光が薄膜トランジスタに到達することがなく、
光電効果による不具合の発生等が生じることがない。
性導電性材料で構成されているものなので、請求項２ま
たは３記載の発明の奏する作用効果に加えて、第２の基
板に形成するブラックマスクを撤廃しても、第２の基板
側からの光が薄膜トランジスタに到達することがなく、
光電効果による不具合の発生等が生じることがない。
【００４０】請求項９記載の発明は、請求項２〜８のい
ずれかに記載の液晶表示素子において、さらに、任意の
画素電極に接続した薄膜トランジスタのゲート電極の周
部に、そのゲート電極の接続していない走査電極線から
延出した遮光導電体の端部が位置し、薄膜トランジスタ
と画素電極の間の間隙と、前記遮光導電体とが重なって
いるものであるので、薄膜トランジスタの周部の画素電
極との間の間隙においては、バックライトからの光は遮
光性の遮光導電体により遮られ、また、薄膜トランジス
タの部分においては、遮光電極層による液晶の制御によ
り、光が液晶表示素子を透過することがない。よって、
これらの領域における光漏れが防止され、コントラスト
が改善される。
ずれかに記載の液晶表示素子において、さらに、任意の
画素電極に接続した薄膜トランジスタのゲート電極の周
部に、そのゲート電極の接続していない走査電極線から
延出した遮光導電体の端部が位置し、薄膜トランジスタ
と画素電極の間の間隙と、前記遮光導電体とが重なって
いるものであるので、薄膜トランジスタの周部の画素電
極との間の間隙においては、バックライトからの光は遮
光性の遮光導電体により遮られ、また、薄膜トランジス
タの部分においては、遮光電極層による液晶の制御によ
り、光が液晶表示素子を透過することがない。よって、
これらの領域における光漏れが防止され、コントラスト
が改善される。
【００４１】請求項１０記載の発明は、信号電極線とそ
の信号電極線の側部に形成されている画素電極の間隙
と、走査電極線から信号電極線に沿って延出した遮光導
電体とが、その間に絶縁層を介して重なっていることか
ら、信号電極線と画素電極の間に形成される間隙上の、
画素電極により制御されない液晶を透過しようとする光
は、遮光導電体により遮られ、透過することがない。し
たがって、この領域における光漏れが防止され、コント
ラストが改善される。
の信号電極線の側部に形成されている画素電極の間隙
と、走査電極線から信号電極線に沿って延出した遮光導
電体とが、その間に絶縁層を介して重なっていることか
ら、信号電極線と画素電極の間に形成される間隙上の、
画素電極により制御されない液晶を透過しようとする光
は、遮光導電体により遮られ、透過することがない。し
たがって、この領域における光漏れが防止され、コント
ラストが改善される。
【００４２】請求項１１記載の発明は、信号電極線が透
明導電性材料で構成されていることから、信号電極線と
画素電極とを同一の材料で、また同じ製造工程で形成す
ることが可能となる。
明導電性材料で構成されていることから、信号電極線と
画素電極とを同一の材料で、また同じ製造工程で形成す
ることが可能となる。
【００４３】請求項１２記載の発明は、信号電極線に沿
って延出した遮光導電体が、信号電極線とその信号電極
線の側部に形成されている画素電極の間の間隙、および
薄膜トランジスタと画素電極の間の間隙と重なっている
ものであるので、これら信号電極線および薄膜トランジ
スタと画素電極の間の間隙を透過しようとする光は遮光
導電体により遮られ、透過することがなく、これらの領
域における光漏れが防止され、コントラストが改善され
る。
って延出した遮光導電体が、信号電極線とその信号電極
線の側部に形成されている画素電極の間の間隙、および
薄膜トランジスタと画素電極の間の間隙と重なっている
ものであるので、これら信号電極線および薄膜トランジ
スタと画素電極の間の間隙を透過しようとする光は遮光
導電体により遮られ、透過することがなく、これらの領
域における光漏れが防止され、コントラストが改善され
る。
【００４４】請求項１３記載の発明は、信号電極線に沿
って延出した遮光導電体が、信号電極線とその信号電極
線の側部に形成されている画素電極の間の間隙、および
薄膜トランジスタと画素電極の間の間隙と重なり、さら
に、薄膜トランジスタの上部に、その薄膜トランジスタ
のゲート電極が接続している走査電極線と接続した遮光
電極層が画素電極に接触することなく積層されているこ
とにより、これら信号電極線および薄膜トランジスタと
画素電極の間の間隙を、または薄膜トランジスタを透過
しようとする光は遮光導電体により遮られ、または遮光
電極層による液晶の配向により透過することがなく、こ
れらの領域における光漏れが防止され、コントラストが
改善される。
って延出した遮光導電体が、信号電極線とその信号電極
線の側部に形成されている画素電極の間の間隙、および
薄膜トランジスタと画素電極の間の間隙と重なり、さら
に、薄膜トランジスタの上部に、その薄膜トランジスタ
のゲート電極が接続している走査電極線と接続した遮光
電極層が画素電極に接触することなく積層されているこ
とにより、これら信号電極線および薄膜トランジスタと
画素電極の間の間隙を、または薄膜トランジスタを透過
しようとする光は遮光導電体により遮られ、または遮光
電極層による液晶の配向により透過することがなく、こ
れらの領域における光漏れが防止され、コントラストが
改善される。
【００４５】請求項１４記載の発明は、走査電極線上
に、その走査電極線の幅よりも広い幅の蓄積容量用電極
が絶縁層を介して形成され、走査電極線とその走査電極
線の側部に形成されている画素電極との間の間隙と、前
記蓄積容量用電極とが絶縁層を介して重なり、走査電極
線と接続していない薄膜トランジスタに接続している画
素電極と、蓄積容量用電極とが接続していることから、
走査電極線と画素電極の間の間隙上に位置する、画素電
極による制御を受けない液晶を透過しようとする光は、
蓄積容量用電極により遮られ、この領域を光が透過する
ことがない。したがって、この走査電極線と画素電極の
間での光漏れが防止され、コントラストが改善される。
に、その走査電極線の幅よりも広い幅の蓄積容量用電極
が絶縁層を介して形成され、走査電極線とその走査電極
線の側部に形成されている画素電極との間の間隙と、前
記蓄積容量用電極とが絶縁層を介して重なり、走査電極
線と接続していない薄膜トランジスタに接続している画
素電極と、蓄積容量用電極とが接続していることから、
走査電極線と画素電極の間の間隙上に位置する、画素電
極による制御を受けない液晶を透過しようとする光は、
蓄積容量用電極により遮られ、この領域を光が透過する
ことがない。したがって、この走査電極線と画素電極の
間での光漏れが防止され、コントラストが改善される。
【００４６】請求項１５記載の発明は、走査電極線上
に、隣接した画素電極を延出した透明電極が絶縁層を介
して形成され、走査電極線と該走査電極線の側部に形成
されている画素電極との間の間隙と、導電性遮光体とが
絶縁層を介して重なり、走査電極線と薄膜トランジスタ
を介して接続している画素電極と、前記導電性遮光体と
が接続していることから、走査電極線と画素電極の間隙
上の液晶を透過しようとする光は、導電性遮光体により
遮られ、この領域を光が透過することがない。したがっ
て、この走査電極線と画素電極の間での光漏れが防止さ
れ、コントラストが改善される。
に、隣接した画素電極を延出した透明電極が絶縁層を介
して形成され、走査電極線と該走査電極線の側部に形成
されている画素電極との間の間隙と、導電性遮光体とが
絶縁層を介して重なり、走査電極線と薄膜トランジスタ
を介して接続している画素電極と、前記導電性遮光体と
が接続していることから、走査電極線と画素電極の間隙
上の液晶を透過しようとする光は、導電性遮光体により
遮られ、この領域を光が透過することがない。したがっ
て、この走査電極線と画素電極の間での光漏れが防止さ
れ、コントラストが改善される。
【００４７】請求項１６記載の発明は、任意の画素電極
に接続した薄膜トランジスタのゲート電極の周部に向か
って、その薄膜トランジスタの接続していない走査電極
線から、信号電極線に沿って延出した遮光導電体の一部
が、信号電極線と信号電極線の側部に形成されている画
素電極の間の間隙と、その間に絶縁層を介して重なると
共に、さらに他の一部が薄膜トランジスタと画素電極の
間の間隙とも重なっており、また、薄膜トランジスタの
上部に、その薄膜トランジスタのゲート電極が接続して
いる走査電極線と接続した遮光電極層が画素電極に接触
することなく積層され、走査電極線上に、その走査電極
線の幅よりも広い幅の蓄積容量用電極が絶縁層を介して
形成され、走査電極線とその走査電極線の側部に形成さ
れている画素電極との間の間隙と、前記蓄積容量用電極
とが絶縁層を介して重なり、走査電極線と接続していな
い薄膜トランジスタに接続している画素電極と、蓄積容
量用電極とが接続しているもので、画素電極と薄膜トラ
ンジスタとの間隙ならびに画素電極と信号電極線との間
隙においては、それらの箇所の間隙を透過しようとする
光を遮光導電体が遮る。
に接続した薄膜トランジスタのゲート電極の周部に向か
って、その薄膜トランジスタの接続していない走査電極
線から、信号電極線に沿って延出した遮光導電体の一部
が、信号電極線と信号電極線の側部に形成されている画
素電極の間の間隙と、その間に絶縁層を介して重なると
共に、さらに他の一部が薄膜トランジスタと画素電極の
間の間隙とも重なっており、また、薄膜トランジスタの
上部に、その薄膜トランジスタのゲート電極が接続して
いる走査電極線と接続した遮光電極層が画素電極に接触
することなく積層され、走査電極線上に、その走査電極
線の幅よりも広い幅の蓄積容量用電極が絶縁層を介して
形成され、走査電極線とその走査電極線の側部に形成さ
れている画素電極との間の間隙と、前記蓄積容量用電極
とが絶縁層を介して重なり、走査電極線と接続していな
い薄膜トランジスタに接続している画素電極と、蓄積容
量用電極とが接続しているもので、画素電極と薄膜トラ
ンジスタとの間隙ならびに画素電極と信号電極線との間
隙においては、それらの箇所の間隙を透過しようとする
光を遮光導電体が遮る。
【００４８】また、薄膜トランジスタの上に形成されて
いる遮光電極層は、走査電極線と同電位になっているの
で、この遮光電極層と、第２の基板に形成されている対
向電極との間には電圧が印加されている状態となってお
り、電圧が印加されている部分の液晶表示が暗部となる
ノーマリホワイト型液晶表示素子においては、この遮光
電極層上の液晶は、光が透過しない方向に配向している
ことになり、遮光電極層の形成されている位置において
は遮光がなされ、薄膜トランジスタを光が透過すること
はない。
いる遮光電極層は、走査電極線と同電位になっているの
で、この遮光電極層と、第２の基板に形成されている対
向電極との間には電圧が印加されている状態となってお
り、電圧が印加されている部分の液晶表示が暗部となる
ノーマリホワイト型液晶表示素子においては、この遮光
電極層上の液晶は、光が透過しない方向に配向している
ことになり、遮光電極層の形成されている位置において
は遮光がなされ、薄膜トランジスタを光が透過すること
はない。
【００４９】また、走査電極線と画素電極の間の間隙に
おいては遮光性の蓄積容量用電極が重なりあって形成さ
れているので、走査電極線と画素電極線の間の間隙を光
が透過することはない。よって、この構成によれば、寄
生容量が増加することなく、遮光がなされる。したがっ
て、この発明の液晶表示素子においては、画素電極の形
成されていない領域においては、いずれの領域にも遮光
性の部材が形成されていることにより、もしくは遮光電
極層によって制御された液晶による遮光機能により、画
素電極による制御を受けない無秩序な液晶部分を光が透
過することがない。
おいては遮光性の蓄積容量用電極が重なりあって形成さ
れているので、走査電極線と画素電極線の間の間隙を光
が透過することはない。よって、この構成によれば、寄
生容量が増加することなく、遮光がなされる。したがっ
て、この発明の液晶表示素子においては、画素電極の形
成されていない領域においては、いずれの領域にも遮光
性の部材が形成されていることにより、もしくは遮光電
極層によって制御された液晶による遮光機能により、画
素電極による制御を受けない無秩序な液晶部分を光が透
過することがない。
【００５０】したがって、この液晶表示素子であると、
第２の基板にブラックマスクを設けることなく、所謂、
光漏れを防止することができる。よって、開口率の低下
を伴うことなく、コントラストの低下と表示の不具合の
発生を抑えることができる。しかも、この構成によれ
ば、画素電極を大きくすることなく、光漏れを防いでい
るものなので、寄生容量が増大化せず、フリッカ・クロ
ストークの発生の問題が生じにくい。
第２の基板にブラックマスクを設けることなく、所謂、
光漏れを防止することができる。よって、開口率の低下
を伴うことなく、コントラストの低下と表示の不具合の
発生を抑えることができる。しかも、この構成によれ
ば、画素電極を大きくすることなく、光漏れを防いでい
るものなので、寄生容量が増大化せず、フリッカ・クロ
ストークの発生の問題が生じにくい。
【００５１】尚、遮光電極層の周部においては、電界の
屈曲が存在し、ディスクリネーションが発生するおそれ
があるが、その領域には、遮光導電体、信号電極線また
は走査電極線のいずれかが形成されて、バックライトか
らの光が透過することがないので、液晶表示に不具合が
生じることはない。
屈曲が存在し、ディスクリネーションが発生するおそれ
があるが、その領域には、遮光導電体、信号電極線また
は走査電極線のいずれかが形成されて、バックライトか
らの光が透過することがないので、液晶表示に不具合が
生じることはない。
【００５２】同様に、画素電極の周部においてディスク
リネーション発生のおそれがあるが、その領域は、下方
に遮光導電体もしくは蓄積容量用電極が形成されている
ので、バックライトからの光が透過することがないの
で、液晶表示に不具合は生じない。
リネーション発生のおそれがあるが、その領域は、下方
に遮光導電体もしくは蓄積容量用電極が形成されている
ので、バックライトからの光が透過することがないの
で、液晶表示に不具合は生じない。
【００５３】また、この構成であると、Ｃppによる突抜
け電圧は、次式で示され（ここで、Ｖsigは液晶印加
電圧である）、Ｖg>>Ｖsigであることから、走査電極線
と画素電極とが直接オーバーラップしているときの式
のものよりもはるかに小さくなる。
け電圧は、次式で示され（ここで、Ｖsigは液晶印加
電圧である）、Ｖg>>Ｖsigであることから、走査電極線
と画素電極とが直接オーバーラップしているときの式
のものよりもはるかに小さくなる。
【００５４】
【数１】
【００５５】
【数２】
【００５６】請求項１７記載の発明では、画素電極と薄
膜トランジスタとの間隙ならびに画素電極と信号電極線
との間隙においては遮光導電体が形成されているので、
それらの箇所の間隙を透過しようとする光は遮光導電体
により遮られる。
膜トランジスタとの間隙ならびに画素電極と信号電極線
との間隙においては遮光導電体が形成されているので、
それらの箇所の間隙を透過しようとする光は遮光導電体
により遮られる。
【００５７】また、薄膜トランジスタの上に形成されて
いる遮光電極層は、隣接した他の走査電極線と同電位に
なっているので、この遮光電極層と、第２の基板に形成
されている対向電極との間には電圧が印加されている状
態となっており、電圧が印加されている部分の液晶表示
が暗部となるノーマリホワイト型液晶表示素子において
は、この遮光電極層上の液晶は、光が透過しない方向に
配向していることになり、遮光電極層の形成されている
位置においては遮光がなされ、薄膜トランジスタを光が
透過することはない。
いる遮光電極層は、隣接した他の走査電極線と同電位に
なっているので、この遮光電極層と、第２の基板に形成
されている対向電極との間には電圧が印加されている状
態となっており、電圧が印加されている部分の液晶表示
が暗部となるノーマリホワイト型液晶表示素子において
は、この遮光電極層上の液晶は、光が透過しない方向に
配向していることになり、遮光電極層の形成されている
位置においては遮光がなされ、薄膜トランジスタを光が
透過することはない。
【００５８】しかも、薄膜トランジスタの上部に形成さ
れる遮光電極層は、下部に形成されている薄膜トランジ
スタに対し、ゲート電極としても機能することから、遮
光電極層が他の隣接する画素の走査電極線に接続してい
るので、隣接する画素の同時駆動がなされ、隣接する画
素の電圧変動ΔＶsigが小さくなり、突抜け電圧はさら
に小さくなる。尚、隣接する画素には、他の画素の信号
が一時的に書き込まれることになるが、次のタイミング
で隣接した画素の信号が書き込まれるため、不具合は生
じないことになる。
れる遮光電極層は、下部に形成されている薄膜トランジ
スタに対し、ゲート電極としても機能することから、遮
光電極層が他の隣接する画素の走査電極線に接続してい
るので、隣接する画素の同時駆動がなされ、隣接する画
素の電圧変動ΔＶsigが小さくなり、突抜け電圧はさら
に小さくなる。尚、隣接する画素には、他の画素の信号
が一時的に書き込まれることになるが、次のタイミング
で隣接した画素の信号が書き込まれるため、不具合は生
じないことになる。
【００５９】また、走査電極線と画素電極の間の間隙に
おいては遮光性の蓄積容量用電極が重なりあって形成さ
れているので、走査電極線と画素電極線の間の間隙を光
が透過することはない。よって、この構成によれば、寄
生容量が増加することなく、遮光がなされる。したがっ
て、この発明の液晶表示素子においては、画素電極の形
成されていない領域においては、いずれの箇所にも遮光
性の部材が形成されていることにより、もしくは遮光電
極層によって制御された液晶による遮光機能により、画
素電極による制御を受けない無秩序な液晶部分を光が透
過することがない。
おいては遮光性の蓄積容量用電極が重なりあって形成さ
れているので、走査電極線と画素電極線の間の間隙を光
が透過することはない。よって、この構成によれば、寄
生容量が増加することなく、遮光がなされる。したがっ
て、この発明の液晶表示素子においては、画素電極の形
成されていない領域においては、いずれの箇所にも遮光
性の部材が形成されていることにより、もしくは遮光電
極層によって制御された液晶による遮光機能により、画
素電極による制御を受けない無秩序な液晶部分を光が透
過することがない。
【００６０】したがって、この液晶表示素子であると、
第２の基板にブラックマスクを設けることなく、所謂、
光漏れを防止することができる。よって、開口率の低下
を伴うことなく、コントラストの低下と表示の不具合の
発生を抑えることができる。しかも、この構成によれ
ば、画素電極を大きくすることなく、光漏れを防いでい
るものなので、寄生容量が増大化せず、フリッカ・クロ
ストークの発生の問題が生じにくい。
第２の基板にブラックマスクを設けることなく、所謂、
光漏れを防止することができる。よって、開口率の低下
を伴うことなく、コントラストの低下と表示の不具合の
発生を抑えることができる。しかも、この構成によれ
ば、画素電極を大きくすることなく、光漏れを防いでい
るものなので、寄生容量が増大化せず、フリッカ・クロ
ストークの発生の問題が生じにくい。
【００６１】また、遮光電極層の周部においては、電界
の屈曲が存在し、ディスクリネーションが発生するおそ
れがあるが、その領域には、走査電極線、遮光導電体ま
たは信号電極線のいずれかが形成されて、バックライト
からの光が透過することがないので、液晶表示に不具合
が生じることはない。
の屈曲が存在し、ディスクリネーションが発生するおそ
れがあるが、その領域には、走査電極線、遮光導電体ま
たは信号電極線のいずれかが形成されて、バックライト
からの光が透過することがないので、液晶表示に不具合
が生じることはない。
【００６２】同様に、画素電極の周部においてディスク
リネーション発生のおそれがあるが、その領域は、下方
に遮光導電体もしくは蓄積容量用電極が形成されている
ので、バックライトからの光が透過することがないの
で、液晶表示に不具合は生じない。
リネーション発生のおそれがあるが、その領域は、下方
に遮光導電体もしくは蓄積容量用電極が形成されている
ので、バックライトからの光が透過することがないの
で、液晶表示に不具合は生じない。
【００６３】請求項１８記載の発明においては、画素電
極と薄膜トランジスタとの間隙ならびに画素電極と信号
電極線との間隙においては遮光導電体が形成されている
ので、それらの箇所の間隙を透過しようとする光は遮光
導電体により遮られる。
極と薄膜トランジスタとの間隙ならびに画素電極と信号
電極線との間隙においては遮光導電体が形成されている
ので、それらの箇所の間隙を透過しようとする光は遮光
導電体により遮られる。
【００６４】また、薄膜トランジスタの上に形成されて
いる遮光電極層は、隣接した他の走査電極線と同電位に
なっているので、この遮光電極層と、第２の基板に形成
されている対向電極との間には電圧が印加されている状
態となっており、電圧が印加されている部分の液晶表示
が暗部となるノーマリホワイト型液晶表示素子において
は、この遮光電極層上の液晶は、光が透過しない方向に
配向していることになり、遮光電極層の形成されている
位置においては遮光がなされ、薄膜トランジスタを光が
透過することはない。しかも、薄膜トランジスタの上部
に形成される遮光電極層は、下部に形成されている薄膜
トランジスタに対し、ゲート電極としても機能すること
から、遮光電極層が他の隣接する画素の走査電極線に接
続しているので、隣接する画素の同時駆動がなされ、隣
接する画素の電圧変動ΔＶsigが小さくなり、突抜け電
圧が小さくなる。尚、隣接する画素には、他の画素の信
号が一時的に書き込まれることになるが、次のタイミン
グで隣接した画素の信号が書き込まれるため、不具合は
生じないことになる。
いる遮光電極層は、隣接した他の走査電極線と同電位に
なっているので、この遮光電極層と、第２の基板に形成
されている対向電極との間には電圧が印加されている状
態となっており、電圧が印加されている部分の液晶表示
が暗部となるノーマリホワイト型液晶表示素子において
は、この遮光電極層上の液晶は、光が透過しない方向に
配向していることになり、遮光電極層の形成されている
位置においては遮光がなされ、薄膜トランジスタを光が
透過することはない。しかも、薄膜トランジスタの上部
に形成される遮光電極層は、下部に形成されている薄膜
トランジスタに対し、ゲート電極としても機能すること
から、遮光電極層が他の隣接する画素の走査電極線に接
続しているので、隣接する画素の同時駆動がなされ、隣
接する画素の電圧変動ΔＶsigが小さくなり、突抜け電
圧が小さくなる。尚、隣接する画素には、他の画素の信
号が一時的に書き込まれることになるが、次のタイミン
グで隣接した画素の信号が書き込まれるため、不具合は
生じないことになる。
【００６５】さらに、遮光電極層が遮光性導電性材料で
構成されているものなので、第２の基板側からの光が薄
膜トランジスタに到達することがなく、光電効果による
不具合の発生等が生じることがない。
構成されているものなので、第２の基板側からの光が薄
膜トランジスタに到達することがなく、光電効果による
不具合の発生等が生じることがない。
【００６６】また、走査電極線と画素電極の間の間隙に
おいては導電性遮光体が重なりあって形成されているの
で、走査電極線と画素電極線の間の間隙を光が透過する
ことはない。よって、この構成によれば、寄生容量が増
加することなく、遮光がなされる。したがって、この発
明の液晶表示素子においては、画素電極の形成されてい
ない領域においては、いずれの箇所にも遮光性の部材が
形成されていることにより、もしくは遮光電極層によっ
て制御された液晶による遮光機能により、画素電極によ
る制御を受けない無秩序な液晶部分を光が透過すること
がない。
おいては導電性遮光体が重なりあって形成されているの
で、走査電極線と画素電極線の間の間隙を光が透過する
ことはない。よって、この構成によれば、寄生容量が増
加することなく、遮光がなされる。したがって、この発
明の液晶表示素子においては、画素電極の形成されてい
ない領域においては、いずれの箇所にも遮光性の部材が
形成されていることにより、もしくは遮光電極層によっ
て制御された液晶による遮光機能により、画素電極によ
る制御を受けない無秩序な液晶部分を光が透過すること
がない。
【００６７】したがって、この液晶表示素子であると、
第２の基板にブラックマスクを設けることなく、所謂、
光漏れを防止することができる。よって、開口率の低下
を伴うことなく、コントラストの低下と表示の不具合の
発生を抑えることができる。しかも、この構成によれ
ば、画素電極を大きくすることなく、光漏れを防いでい
るものなので、寄生容量が増大化せず、フリッカ・クロ
ストークの発生の問題が生じにくい。
第２の基板にブラックマスクを設けることなく、所謂、
光漏れを防止することができる。よって、開口率の低下
を伴うことなく、コントラストの低下と表示の不具合の
発生を抑えることができる。しかも、この構成によれ
ば、画素電極を大きくすることなく、光漏れを防いでい
るものなので、寄生容量が増大化せず、フリッカ・クロ
ストークの発生の問題が生じにくい。
【００６８】また、遮光電極層の周部においては、電界
の屈曲が存在し、ディスクリネーションが発生するおそ
れがあるが、その領域には、走査電極線、遮光導電体ま
たは信号電極線のいずれかが形成されており、液晶表示
に不具合が生じることはない。同様に、画素電極の周部
においてディスクリネーション発生のおそれがあるが、
その領域は、下方に遮光導電体もしくは導電性遮光体が
形成されているので、液晶表示に不具合は生じない。
の屈曲が存在し、ディスクリネーションが発生するおそ
れがあるが、その領域には、走査電極線、遮光導電体ま
たは信号電極線のいずれかが形成されており、液晶表示
に不具合が生じることはない。同様に、画素電極の周部
においてディスクリネーション発生のおそれがあるが、
その領域は、下方に遮光導電体もしくは導電性遮光体が
形成されているので、液晶表示に不具合は生じない。
【００６９】
【実施例】以下に本発明の実施例を図面を参照して説明
するが、本発明がこれらの実施例に限定されないことは
勿論のことである。尚、下記に示す各実施例の特徴部分
以外については、上記従来例で示したアクティブマトリ
クス液晶表示素子と同様の構成を有するものとする。
するが、本発明がこれらの実施例に限定されないことは
勿論のことである。尚、下記に示す各実施例の特徴部分
以外については、上記従来例で示したアクティブマトリ
クス液晶表示素子と同様の構成を有するものとする。
【００７０】〔実施例１〕図１〜６を用いて実施例１の
アクティブマトリクス液晶表示素子を説明する。液晶表
示素子は、第１の基板と、これに対向して離間して配置
される第２の基板と、これら第１の基板と第２の基板の
間に介在する液晶とから概略構成される。第２の基板な
らびに液晶等の構成は、通常一般に用いられる構成が使
用され、本発明は以下に説明するように、第１の基板に
特徴がある。第１の基板には、ガラスなどの透明な基板
上に、図６に示すように複数の走査電極線Ｇと信号電極
線Ｓとが格子状に配線される。これら走査電極線Ｇや信
号電極線Ｓは、例えば、Ｔａ、Ｍｏ、Ａｌ、Ｃｒなどの
遮光性の導電性金属材料からなる。
アクティブマトリクス液晶表示素子を説明する。液晶表
示素子は、第１の基板と、これに対向して離間して配置
される第２の基板と、これら第１の基板と第２の基板の
間に介在する液晶とから概略構成される。第２の基板な
らびに液晶等の構成は、通常一般に用いられる構成が使
用され、本発明は以下に説明するように、第１の基板に
特徴がある。第１の基板には、ガラスなどの透明な基板
上に、図６に示すように複数の走査電極線Ｇと信号電極
線Ｓとが格子状に配線される。これら走査電極線Ｇや信
号電極線Ｓは、例えば、Ｔａ、Ｍｏ、Ａｌ、Ｃｒなどの
遮光性の導電性金属材料からなる。
【００７１】そして、図１に示すように、走査電極線Ｇ
と信号電極線Ｓとで区画される各部分には画素電極１５
が形成される。画素電極１５は透光性のもので、例え
ば、ＩＴＯなどが使用される。図１には示していない
が、画素電極上には配向膜が形成され、また、この第１
の基板に対向して配置される第２の基板には、画素電極
１５に対向した対向電極が形成される。走査電極線Ｇ及
び信号電極線Ｓと、画素電極１５とは薄膜トランジスタ
３６で接続される。
と信号電極線Ｓとで区画される各部分には画素電極１５
が形成される。画素電極１５は透光性のもので、例え
ば、ＩＴＯなどが使用される。図１には示していない
が、画素電極上には配向膜が形成され、また、この第１
の基板に対向して配置される第２の基板には、画素電極
１５に対向した対向電極が形成される。走査電極線Ｇ及
び信号電極線Ｓと、画素電極１５とは薄膜トランジスタ
３６で接続される。
【００７２】図２及び図３を用いて本実施例の薄膜トラ
ンジスタ３６及びその周辺部を説明する。この薄膜トラ
ンジスタ３６では、走査電極線Ｇと接続しているゲート
電極１２が基板６上に形成され、そのゲート電極１２を
覆ってＳｉＯ2やＳｉ窒化膜などからなるゲート絶縁層
９が積層される。このゲート絶縁層９上であってゲート
電極１２上には、アモルファスシリコン（ａ−Ｓｉ）か
らなる半導体層２４が設けられ、さらにその半導体層２
４上にアルミニウム等の導体からなるソース電極１４と
ドレイン電極１６とが形成されている。さらに、これら
を被覆するように、ＳｉＯ2やＳｉ窒化膜などからなる
絶縁層であるパシベーション層２８が積層されている。
本実施例においては、画素電極１５はこのパシベーショ
ン層２８上に形成されている。パシベーション層２８に
はコンタクトホール３８が形成されており、ドレイン電
極１６と画素電極１５とはこのコンタクトホール３８を
通じて接続されている。
ンジスタ３６及びその周辺部を説明する。この薄膜トラ
ンジスタ３６では、走査電極線Ｇと接続しているゲート
電極１２が基板６上に形成され、そのゲート電極１２を
覆ってＳｉＯ2やＳｉ窒化膜などからなるゲート絶縁層
９が積層される。このゲート絶縁層９上であってゲート
電極１２上には、アモルファスシリコン（ａ−Ｓｉ）か
らなる半導体層２４が設けられ、さらにその半導体層２
４上にアルミニウム等の導体からなるソース電極１４と
ドレイン電極１６とが形成されている。さらに、これら
を被覆するように、ＳｉＯ2やＳｉ窒化膜などからなる
絶縁層であるパシベーション層２８が積層されている。
本実施例においては、画素電極１５はこのパシベーショ
ン層２８上に形成されている。パシベーション層２８に
はコンタクトホール３８が形成されており、ドレイン電
極１６と画素電極１５とはこのコンタクトホール３８を
通じて接続されている。
【００７３】さらに本実施例の液晶表示素子において
は、図１に示すように、他の区画部分に形成された画素
電極１５’に接続している薄膜トランジスタが接続して
いる走査電極線Ｇ(i-1)から、遮光導電体４０が薄膜ト
ランジスタ３６のゲート電極１２の周部に向かって延出
している。この遮光導電体４０は、走査電極線Ｇと同材
料でなり、また走査電極線Ｇと同時に基板６上に形成さ
れる。隣接した区画部分の薄膜トランジスタ近傍の走査
電極線Ｇ(i-1)から延出した遮光導電体４０は、信号電
極線Ｓに沿って薄膜トランジスタ３６に向かい、その端
部において、二股に分れ、一方はそのまま直進した第１
端部４２、他方は薄膜トランジスタ３６を回り込んでド
レイン電極１６の下方に通る第２端部４４となる。
は、図１に示すように、他の区画部分に形成された画素
電極１５’に接続している薄膜トランジスタが接続して
いる走査電極線Ｇ(i-1)から、遮光導電体４０が薄膜ト
ランジスタ３６のゲート電極１２の周部に向かって延出
している。この遮光導電体４０は、走査電極線Ｇと同材
料でなり、また走査電極線Ｇと同時に基板６上に形成さ
れる。隣接した区画部分の薄膜トランジスタ近傍の走査
電極線Ｇ(i-1)から延出した遮光導電体４０は、信号電
極線Ｓに沿って薄膜トランジスタ３６に向かい、その端
部において、二股に分れ、一方はそのまま直進した第１
端部４２、他方は薄膜トランジスタ３６を回り込んでド
レイン電極１６の下方に通る第２端部４４となる。
【００７４】さらに、本実施例の液晶表示素子において
は、薄膜トランジスタ３６の上部に遮光電極層４６が形
成されている。この遮光電極層４６は、画素電極１５と
同様に、透明導電性材料で構成され、例えばＩＴＯなど
が使用され得る。走査電極線Ｇ上であって、ゲート絶縁
層９とパシベーション層２８にはこれらを貫通するコン
タクトホール４８が形成されており、このコンタクトホ
ール４８を通じて走査電極線Ｇと遮光電極層４６は接続
し、走査電極線Ｇと遮光電極層４６は同電位とされてい
る。
は、薄膜トランジスタ３６の上部に遮光電極層４６が形
成されている。この遮光電極層４６は、画素電極１５と
同様に、透明導電性材料で構成され、例えばＩＴＯなど
が使用され得る。走査電極線Ｇ上であって、ゲート絶縁
層９とパシベーション層２８にはこれらを貫通するコン
タクトホール４８が形成されており、このコンタクトホ
ール４８を通じて走査電極線Ｇと遮光電極層４６は接続
し、走査電極線Ｇと遮光電極層４６は同電位とされてい
る。
【００７５】この遮光電極層４６と画素電極１５とは共
にパシベーション層２８上に形成されるが、これら遮光
電極層４６と画素電極１５とは接触しないように形成す
る。したがって、遮光電極層４６と画素電極１５の間に
は少なからず間隙５０が生じるが、この間隙５０と、こ
の間隙５０の近傍の画素電極１５の端部と、その間隙５
０の近傍の遮光電極層４６の端部とに、ゲート絶縁層９
やパシベーション層２８等を介して重なるように、第２
端部４４が形成される。換言すれば、図２に明示されて
いるように、遮光電極層４６は、薄膜トランジスタ３６
の周辺部において、ゲート電極１２と、ゲート電極の周
部の一部を取り囲む遮光導電体４０の第２端部４４と信
号電極線Ｓと、絶縁層等を介して重なるように形成され
る。
にパシベーション層２８上に形成されるが、これら遮光
電極層４６と画素電極１５とは接触しないように形成す
る。したがって、遮光電極層４６と画素電極１５の間に
は少なからず間隙５０が生じるが、この間隙５０と、こ
の間隙５０の近傍の画素電極１５の端部と、その間隙５
０の近傍の遮光電極層４６の端部とに、ゲート絶縁層９
やパシベーション層２８等を介して重なるように、第２
端部４４が形成される。換言すれば、図２に明示されて
いるように、遮光電極層４６は、薄膜トランジスタ３６
の周辺部において、ゲート電極１２と、ゲート電極の周
部の一部を取り囲む遮光導電体４０の第２端部４４と信
号電極線Ｓと、絶縁層等を介して重なるように形成され
る。
【００７６】上記構成によれば、図３からわかるよう
に、隣接する画素電極１５''と画素電極１５の間には、
第１端部４２、遮光電極層４６、第２端部４４のいずれ
かが介在するようになっている。
に、隣接する画素電極１５''と画素電極１５の間には、
第１端部４２、遮光電極層４６、第２端部４４のいずれ
かが介在するようになっている。
【００７７】図１，４を参照して信号電極線Ｓの周辺に
ついて説明する。図４に示すように、基板上の最下部に
走査電極線Ｇ(i-1)から延出した遮光導電体４０が形成
され、これを被覆してゲート絶縁層９が積層されてい
る。そして、その上に信号電極線Ｓが形成され、これを
被覆するようにパシベーション層２８が積層されてい
る。このパシベーション層２８上には、信号電極線Ｓで
区分けされた画素電極１５と隣接した画素電極１５''と
が形成される。ここで、遮光導電体４０の幅は信号電極
線Ｓの幅よりも広く、信号電極線Ｓと画素電極１５，１
５''の間の間隙ｂと遮光導電体４０は、ゲート絶縁層９
やパシベーション層２８を介して重なり、さらに、遮光
導電体４０は画素電極１５，１５''の端部とも重なって
いる。従って、上記構成によれば、信号電極線Ｓの周辺
での画素電極１５とこれに隣接する画素電極１５''の間
の下方には、遮光導電体４０が形成されていることにな
る。
ついて説明する。図４に示すように、基板上の最下部に
走査電極線Ｇ(i-1)から延出した遮光導電体４０が形成
され、これを被覆してゲート絶縁層９が積層されてい
る。そして、その上に信号電極線Ｓが形成され、これを
被覆するようにパシベーション層２８が積層されてい
る。このパシベーション層２８上には、信号電極線Ｓで
区分けされた画素電極１５と隣接した画素電極１５''と
が形成される。ここで、遮光導電体４０の幅は信号電極
線Ｓの幅よりも広く、信号電極線Ｓと画素電極１５，１
５''の間の間隙ｂと遮光導電体４０は、ゲート絶縁層９
やパシベーション層２８を介して重なり、さらに、遮光
導電体４０は画素電極１５，１５''の端部とも重なって
いる。従って、上記構成によれば、信号電極線Ｓの周辺
での画素電極１５とこれに隣接する画素電極１５''の間
の下方には、遮光導電体４０が形成されていることにな
る。
【００７８】さらに、信号電極線Ｓと画素電極１５，１
５''の間の間隙ｂが遮光導電体４０と絶縁層を介して重
なるのであれば、図２０に示すように、２本に分割され
た遮光導電体４０’であってもかまわない。すなわち、
図２０に示すものであると、遮光導電体４０’は分割さ
れており、信号電極線Ｓの央部下方には遮光導電体４０
が形成されていない箇所があるが、この構成のもであっ
ても、画素電極１５と隣接する画素電極１５''の間に
は、一方の遮光導電体４０’、遮光性の信号電極線Ｓ、
他方の遮光導電体４０’のいずれかが介在するようにな
っている。
５''の間の間隙ｂが遮光導電体４０と絶縁層を介して重
なるのであれば、図２０に示すように、２本に分割され
た遮光導電体４０’であってもかまわない。すなわち、
図２０に示すものであると、遮光導電体４０’は分割さ
れており、信号電極線Ｓの央部下方には遮光導電体４０
が形成されていない箇所があるが、この構成のもであっ
ても、画素電極１５と隣接する画素電極１５''の間に
は、一方の遮光導電体４０’、遮光性の信号電極線Ｓ、
他方の遮光導電体４０’のいずれかが介在するようにな
っている。
【００７９】走査電極線Ｇの周辺部について図１，５を
参照して説明する。本実施例のアクティブマトリクス液
晶表示素子においては、走査電極線Ｇの上方に、アルミ
ニウムなどの遮光性の金属からなる蓄積容量用電極５２
が形成されている。この蓄積容量用電極５２は走査電極
線Ｇに沿って、かつ図５に示すように、走査電極線Ｇを
被覆したゲート絶縁層９上に形成される。この蓄積容量
用電極５２はパシベーション層２８で被覆され、そのパ
シベーション層２８上には、画素電極１５および隣接す
る画素電極１５'''が形成される。蓄積容量用電極５２
の幅は走査電極線Ｇの幅よりも広く、蓄積容量用電極５
２の少なくとも一部分は画素電極１５，１５'''の周部
とパシベーション層２８を介して重なっている。さら
に、パシベーション層２８に形成されたコンタクトホー
ル５４を通じて、隣接した画素電極１５'''と蓄積容量
用電極５２は接続され、同電位とされている。この構成
によれば、走査電極線Ｇの周辺においては、画素電極１
５と、隣接した画素電極１５'''との間には、蓄積容量
用電極５２が介在するようになっている。
参照して説明する。本実施例のアクティブマトリクス液
晶表示素子においては、走査電極線Ｇの上方に、アルミ
ニウムなどの遮光性の金属からなる蓄積容量用電極５２
が形成されている。この蓄積容量用電極５２は走査電極
線Ｇに沿って、かつ図５に示すように、走査電極線Ｇを
被覆したゲート絶縁層９上に形成される。この蓄積容量
用電極５２はパシベーション層２８で被覆され、そのパ
シベーション層２８上には、画素電極１５および隣接す
る画素電極１５'''が形成される。蓄積容量用電極５２
の幅は走査電極線Ｇの幅よりも広く、蓄積容量用電極５
２の少なくとも一部分は画素電極１５，１５'''の周部
とパシベーション層２８を介して重なっている。さら
に、パシベーション層２８に形成されたコンタクトホー
ル５４を通じて、隣接した画素電極１５'''と蓄積容量
用電極５２は接続され、同電位とされている。この構成
によれば、走査電極線Ｇの周辺においては、画素電極１
５と、隣接した画素電極１５'''との間には、蓄積容量
用電極５２が介在するようになっている。
【００８０】上記構成のアクティブマトリクス液晶表示
素子の等価回路図は図６に示すようなものとなる。薄膜
トランジスタ３６のゲート電極１２は走査電極線Ｇに、
ソース電極１４は信号電極線Ｓに接続し、ドレイン電極
１６と接続した画素電極は、液晶との間に容量ＣLCが形
成される。さらに、ドレイン電極１６と隣接する他の区
画に係る走査電極線Ｇ(i-1)との間に容量Ｃsが形成され
るとともに、隣接するさらに他の薄膜トランジスタとの
間に寄生容量Ｃppが形成される。複数の走査電極線Ｇと
信号電極線Ｓとで区画された部分に形成された各薄膜ト
ランジスタにおいて、同様の等価回路が構成される。
素子の等価回路図は図６に示すようなものとなる。薄膜
トランジスタ３６のゲート電極１２は走査電極線Ｇに、
ソース電極１４は信号電極線Ｓに接続し、ドレイン電極
１６と接続した画素電極は、液晶との間に容量ＣLCが形
成される。さらに、ドレイン電極１６と隣接する他の区
画に係る走査電極線Ｇ(i-1)との間に容量Ｃsが形成され
るとともに、隣接するさらに他の薄膜トランジスタとの
間に寄生容量Ｃppが形成される。複数の走査電極線Ｇと
信号電極線Ｓとで区画された部分に形成された各薄膜ト
ランジスタにおいて、同様の等価回路が構成される。
【００８１】上記構成のアクティブマトリクス液晶表示
素子を使用するときには、従来のアクティブマトリクス
液晶表示素子と同様に、走査電極線Ｇに走査回路から走
査信号を印加すると共に信号供給回路から信号電極線Ｓ
に駆動回路を印加し、画素電極１５を駆動することによ
り、その画素電極１５上に位置する液晶の分子の配向性
を制御し、もって光の透過率を制御する。液晶表示素子
の第１の基板の下方には、バックライトが付設され、そ
のバックライトから発せられた光が制御された液晶を通
過することにより、各種の表示が行なわれる。
素子を使用するときには、従来のアクティブマトリクス
液晶表示素子と同様に、走査電極線Ｇに走査回路から走
査信号を印加すると共に信号供給回路から信号電極線Ｓ
に駆動回路を印加し、画素電極１５を駆動することによ
り、その画素電極１５上に位置する液晶の分子の配向性
を制御し、もって光の透過率を制御する。液晶表示素子
の第１の基板の下方には、バックライトが付設され、そ
のバックライトから発せられた光が制御された液晶を通
過することにより、各種の表示が行なわれる。
【００８２】従来の液晶表示素子においては、画素電極
と薄膜トランジスタの間、画素電極と信号電極線の間、
または画素電極と走査電極線Ｇの間には間隙が存在し、
この間隙上の液晶は画素電極の制御を受けることなく無
秩序に配向するので、バックライトからの透過すべきで
ない光が液晶表示素子を透過することがあった。しかし
ながら、本実施例の液晶表示素子であると、これら各部
での間隙を透過する光は遮られ、無秩序な液晶を光が透
過することがない。
と薄膜トランジスタの間、画素電極と信号電極線の間、
または画素電極と走査電極線Ｇの間には間隙が存在し、
この間隙上の液晶は画素電極の制御を受けることなく無
秩序に配向するので、バックライトからの透過すべきで
ない光が液晶表示素子を透過することがあった。しかし
ながら、本実施例の液晶表示素子であると、これら各部
での間隙を透過する光は遮られ、無秩序な液晶を光が透
過することがない。
【００８３】即ち、画素電極１５と薄膜トランジスタ３
６の間隙においては、遮光導電体４０及びその第２端部
４４が配置されており、この遮光導電体４０及びその第
２端部４４により光は遮られ、無秩序な液晶部分を光が
透過することがない。
６の間隙においては、遮光導電体４０及びその第２端部
４４が配置されており、この遮光導電体４０及びその第
２端部４４により光は遮られ、無秩序な液晶部分を光が
透過することがない。
【００８４】また、薄膜トランジスタ３６の上には、上
記したように、走査電極線Ｇと接続した遮光電極層４６
が形成されている。したがって、遮光電極層４６は走査
電極線Ｇと同電位になっており、この遮光電極層４６
と、第２の基板に形成されている遮光電極層４６と対向
する電極との間には電圧が印加されている状態となって
いる。よって、電圧が印加されている部分の液晶表示が
暗部となるノーマリホワイト型液晶表示素子において
は、この遮光電極層４６上の液晶は、光が透過しない方
向に配向していることになり、遮光電極層４６の形成さ
れている位置においては遮光がなされる。即ち、遮光電
極層４６そのものは、本実施例においてはＩＴＯで構成
されていることから透明であり、光を透過するものであ
るが、遮光電極層４６は走査電極線Ｇと同電位であるこ
とから、液晶が制御されて、液晶表示素子として遮光性
が機能するようになっている。
記したように、走査電極線Ｇと接続した遮光電極層４６
が形成されている。したがって、遮光電極層４６は走査
電極線Ｇと同電位になっており、この遮光電極層４６
と、第２の基板に形成されている遮光電極層４６と対向
する電極との間には電圧が印加されている状態となって
いる。よって、電圧が印加されている部分の液晶表示が
暗部となるノーマリホワイト型液晶表示素子において
は、この遮光電極層４６上の液晶は、光が透過しない方
向に配向していることになり、遮光電極層４６の形成さ
れている位置においては遮光がなされる。即ち、遮光電
極層４６そのものは、本実施例においてはＩＴＯで構成
されていることから透明であり、光を透過するものであ
るが、遮光電極層４６は走査電極線Ｇと同電位であるこ
とから、液晶が制御されて、液晶表示素子として遮光性
が機能するようになっている。
【００８５】また、この遮光電極層４６は、画素電極１
５と同じ材料、例えばＩＴＯ（インジウム錫酸化膜）を
使用できるので、画素電極１５と同時に形成することが
できるので、特別な新規工程を付加することなく遮光電
極層４６を形成することができ、製造工程が複雑化する
ことなく、製造工程にかかるコスト増加はほとんどな
い。
５と同じ材料、例えばＩＴＯ（インジウム錫酸化膜）を
使用できるので、画素電極１５と同時に形成することが
できるので、特別な新規工程を付加することなく遮光電
極層４６を形成することができ、製造工程が複雑化する
ことなく、製造工程にかかるコスト増加はほとんどな
い。
【００８６】また、遮光電極層４６の周部においては、
電界の屈曲が存在し、ディスクリネーションが発生する
おそれがあるが、その領域には、走査電極線Ｇ、遮光導
電体４０または信号電極線Ｓのいずれかが形成されてお
り、液晶表示に不具合が生じることはない。
電界の屈曲が存在し、ディスクリネーションが発生する
おそれがあるが、その領域には、走査電極線Ｇ、遮光導
電体４０または信号電極線Ｓのいずれかが形成されてお
り、液晶表示に不具合が生じることはない。
【００８７】また、信号電極線Ｓと画素電極１５の間に
は間隙が生じるが、本実施例の液晶表示素子であると、
その間隙と遮光導電体４０が重なりあっているので、信
号電極線Ｓと画素電極線１５の間の間隙を光が透過する
ことはない。したがって、この構成によれば、寄生容量
が増加することなく、遮光がなされる。
は間隙が生じるが、本実施例の液晶表示素子であると、
その間隙と遮光導電体４０が重なりあっているので、信
号電極線Ｓと画素電極線１５の間の間隙を光が透過する
ことはない。したがって、この構成によれば、寄生容量
が増加することなく、遮光がなされる。
【００８８】この際、画素電極１５の端部においてディ
スクリネーション発生のおそれがあるが、その領域は、
下方に遮光導電体４０が形成されているので、液晶表示
に不具合は生じない。
スクリネーション発生のおそれがあるが、その領域は、
下方に遮光導電体４０が形成されているので、液晶表示
に不具合は生じない。
【００８９】また、走査電極線Ｇと画素電極１５，１
５'''の間にも間隙が生じるが、本実施例の液晶表示素
子であると、その間隙と、遮光性の蓄積容量用電極５２
が重なっているので、走査電極線Ｇと画素電極１５の間
を光が透過することはない。
５'''の間にも間隙が生じるが、本実施例の液晶表示素
子であると、その間隙と、遮光性の蓄積容量用電極５２
が重なっているので、走査電極線Ｇと画素電極１５の間
を光が透過することはない。
【００９０】また、本実施例の構成であると、走査電極
線Ｇと画素電極１５の寄生容量Ｃgpは、蓄積容量用電極
５２と画素電極１５の寄生容量ＣppとＣspの直列容量と
なり、走査電極線Ｇと画素電極１５とを直接オーバーラ
ップさせた際の寄生容量Ｃppよりも小さくなる。
線Ｇと画素電極１５の寄生容量Ｃgpは、蓄積容量用電極
５２と画素電極１５の寄生容量ＣppとＣspの直列容量と
なり、走査電極線Ｇと画素電極１５とを直接オーバーラ
ップさせた際の寄生容量Ｃppよりも小さくなる。
【００９１】さらにまた、画素電極１５の周囲には、デ
ィスクリネーション発生のおそれがあるが、その領域
は、下方に蓄積容量用電極５２が形成されているので、
液晶表示に不具合は生じない。
ィスクリネーション発生のおそれがあるが、その領域
は、下方に蓄積容量用電極５２が形成されているので、
液晶表示に不具合は生じない。
【００９２】よって、本実施例の液晶表示素子である
と、画素電極１５の形成されていない領域においては、
いずれも遮光性の、走査電極線Ｇ、信号電極線Ｓ、ゲー
ト電極１２、ソース電極１４、ドレイン電極１６、遮光
導電体４０、蓄積容量用電極５２のいずれかが介在する
か、または遮光電極層４６上の液晶による遮光性が付与
されていることになるので、制御されていない液晶の領
域を光が透過することがない。したがって、本実施例の
液晶表示素子であると、第２の基板にブラックマスクを
設けることなく、所謂、光漏れを防止することができ
る。したがって、開口率の低下を伴うことなく、コント
ラストの低下と表示の不具合の発生を抑えることができ
る。
と、画素電極１５の形成されていない領域においては、
いずれも遮光性の、走査電極線Ｇ、信号電極線Ｓ、ゲー
ト電極１２、ソース電極１４、ドレイン電極１６、遮光
導電体４０、蓄積容量用電極５２のいずれかが介在する
か、または遮光電極層４６上の液晶による遮光性が付与
されていることになるので、制御されていない液晶の領
域を光が透過することがない。したがって、本実施例の
液晶表示素子であると、第２の基板にブラックマスクを
設けることなく、所謂、光漏れを防止することができ
る。したがって、開口率の低下を伴うことなく、コント
ラストの低下と表示の不具合の発生を抑えることができ
る。
【００９３】一般に、第１の基板と第２の基板を組合せ
る際の製造精度は、５μm程度とされており、その為、
第２の基板に形成するブラックマスクをその製造誤差に
対応できるように大きく形成していたが、本実施例のよ
うに第１の基板のみで、光漏れの対策を施し、第２の基
板にブラックマスクを形成しないものであると、一方の
基板内の製造精度は２μm程度であるので、開口率は従
来の約５０％から約６０％に増加し得る。
る際の製造精度は、５μm程度とされており、その為、
第２の基板に形成するブラックマスクをその製造誤差に
対応できるように大きく形成していたが、本実施例のよ
うに第１の基板のみで、光漏れの対策を施し、第２の基
板にブラックマスクを形成しないものであると、一方の
基板内の製造精度は２μm程度であるので、開口率は従
来の約５０％から約６０％に増加し得る。
【００９４】しかも、本実施例の構成によれば、画素電
極を大きくすることなく、光漏れを防いでいるものなの
で、寄生容量が増大化せず、フリッカ・クロストークの
発生の問題が生じにくい。
極を大きくすることなく、光漏れを防いでいるものなの
で、寄生容量が増大化せず、フリッカ・クロストークの
発生の問題が生じにくい。
【００９５】なお、上記構成の第１の基板を有する液晶
表示素子においても、さらに、第２の基板に、Ｃｒなど
の遮光性の金属からなるブラックマスクを形成すること
が好ましい。但し、この場合、ブラックマスクは、第１
の基板に形成された薄膜トランジスタの上部のみで良
く、従来の液晶表示素子のように、対応する薄膜トラン
ジスタの周部上方に形成する必要はなく、また開口率が
低下するおそれが生じるので好ましくなくなる。上記実
施例１の液晶表示素子であると上述したように、薄膜ト
ランジスタの形成されている位置であると、バックライ
トからの光は、遮光電極層４６によって、液晶が配向
し、液晶表示素子を光が透過することはないが、第２の
基板側から入射された光は、薄膜トランジスタに到達す
るおそれがある。薄膜トランジスタに不要な光が照射さ
れると、光電効果により、薄膜トランジスタがオン状態
となり、画素電極に不要な電流が流れてしまう問題があ
る。したがって、薄膜トランジスタの上方にだけはブラ
ックマスクを設け、第２の基板側からの光が薄膜トラン
ジスタに照射されないようにしておくことがより好まし
い。
表示素子においても、さらに、第２の基板に、Ｃｒなど
の遮光性の金属からなるブラックマスクを形成すること
が好ましい。但し、この場合、ブラックマスクは、第１
の基板に形成された薄膜トランジスタの上部のみで良
く、従来の液晶表示素子のように、対応する薄膜トラン
ジスタの周部上方に形成する必要はなく、また開口率が
低下するおそれが生じるので好ましくなくなる。上記実
施例１の液晶表示素子であると上述したように、薄膜ト
ランジスタの形成されている位置であると、バックライ
トからの光は、遮光電極層４６によって、液晶が配向
し、液晶表示素子を光が透過することはないが、第２の
基板側から入射された光は、薄膜トランジスタに到達す
るおそれがある。薄膜トランジスタに不要な光が照射さ
れると、光電効果により、薄膜トランジスタがオン状態
となり、画素電極に不要な電流が流れてしまう問題があ
る。したがって、薄膜トランジスタの上方にだけはブラ
ックマスクを設け、第２の基板側からの光が薄膜トラン
ジスタに照射されないようにしておくことがより好まし
い。
【００９６】この場合、薄膜トランジスタを光電効果か
ら防ぐことが目的であるので、ブラックマスクの形成
は、薄膜トランジスタの上方だけでよく、薄膜トランジ
スタの周部の上方に設ける必要はなく、小面積のブラッ
クマスクで十分とされる。したがって、第１の基板と第
２の基板の組合せにかかる精度が多少悪化しても、ブラ
ックマスクの形成による開口率の低下を伴うことはな
い。
ら防ぐことが目的であるので、ブラックマスクの形成
は、薄膜トランジスタの上方だけでよく、薄膜トランジ
スタの周部の上方に設ける必要はなく、小面積のブラッ
クマスクで十分とされる。したがって、第１の基板と第
２の基板の組合せにかかる精度が多少悪化しても、ブラ
ックマスクの形成による開口率の低下を伴うことはな
い。
【００９７】また、遮光電極層４６の上部にさらに、偏
光機能を有する薄膜を形成すると、上記ブラックマスク
を不要とすることができる。即ち、液晶表示素子の第２
の基板の上方から入射された光は、第２の基板を透過す
ることにより、第２の基板に形成されている偏光板によ
り偏光光線となる。この際、遮光電極層４６の上部に偏
光機能を有する薄膜が、その偏光光線の偏光方向と異な
る方向に形成されていれば、偏光光線は薄膜トランジス
タに到達しなくなる。よって、光電効果等による薄膜ト
ランジスタに及ぼされる不具合の発生が回避される。し
たがって、この偏光機能を有する薄膜を薄膜トランジス
タの上部に形成したものであると、ブラックマスクを完
全に不要とすることが可能となる。
光機能を有する薄膜を形成すると、上記ブラックマスク
を不要とすることができる。即ち、液晶表示素子の第２
の基板の上方から入射された光は、第２の基板を透過す
ることにより、第２の基板に形成されている偏光板によ
り偏光光線となる。この際、遮光電極層４６の上部に偏
光機能を有する薄膜が、その偏光光線の偏光方向と異な
る方向に形成されていれば、偏光光線は薄膜トランジス
タに到達しなくなる。よって、光電効果等による薄膜ト
ランジスタに及ぼされる不具合の発生が回避される。し
たがって、この偏光機能を有する薄膜を薄膜トランジス
タの上部に形成したものであると、ブラックマスクを完
全に不要とすることが可能となる。
【００９８】〔実施例２〕実施例２のアクティブマトリ
クス液晶表示素子を図７〜９を参照して説明する。この
実施例２のアクティブマトリクス液晶表示素子は、その
概略構成は実施例１のアクティブマトリクス液晶表示素
子と同様であるが、実施例１においては、その各薄膜ト
ランジスタに関し、遮光電極層４６は、コンタクトホー
ル４８を通じてその薄膜トランジスタの接続している走
査電極線Ｇに接続していた。しかし、この実施例２にお
いては、遮光電極層４６は、その薄膜トランジスタが直
接には接続していない、他の薄膜トランジスタが接続し
ている走査電極線Ｇ(i-1)に接続した構成とされてい
る。
クス液晶表示素子を図７〜９を参照して説明する。この
実施例２のアクティブマトリクス液晶表示素子は、その
概略構成は実施例１のアクティブマトリクス液晶表示素
子と同様であるが、実施例１においては、その各薄膜ト
ランジスタに関し、遮光電極層４６は、コンタクトホー
ル４８を通じてその薄膜トランジスタの接続している走
査電極線Ｇに接続していた。しかし、この実施例２にお
いては、遮光電極層４６は、その薄膜トランジスタが直
接には接続していない、他の薄膜トランジスタが接続し
ている走査電極線Ｇ(i-1)に接続した構成とされてい
る。
【００９９】以下に詳説する。実施例１のアクティブマ
トリクス液晶表示素子においては、図１，２に示されて
いるように、任意の薄膜トランジスタ３６における遮光
電極層４６は、その薄膜トランジスタ３６のゲート電極
１２の接続されている走査電極線Ｇと、その走査電極線
Ｇ上に形成されたコンタクトホール４８を通じて接続さ
れている。これに対し、実施例２のアクティブマトリク
ス液晶表示素子では、図７，８に示されているように、
他の薄膜トランジスタに接続している走査電極線Ｇ(i-
1)から延出した遮光導電体４０と、遮光電極層４６と
が、遮光導電体４０の第２端部５６の上方に形成された
コンタクトホール５８を通じて接続されている。
トリクス液晶表示素子においては、図１，２に示されて
いるように、任意の薄膜トランジスタ３６における遮光
電極層４６は、その薄膜トランジスタ３６のゲート電極
１２の接続されている走査電極線Ｇと、その走査電極線
Ｇ上に形成されたコンタクトホール４８を通じて接続さ
れている。これに対し、実施例２のアクティブマトリク
ス液晶表示素子では、図７，８に示されているように、
他の薄膜トランジスタに接続している走査電極線Ｇ(i-
1)から延出した遮光導電体４０と、遮光電極層４６と
が、遮光導電体４０の第２端部５６の上方に形成された
コンタクトホール５８を通じて接続されている。
【０１００】上記実施例１のアクティブマトリクス液晶
表示素子においては、寄生容量Ｃppと隣接する画素の電
圧変化（極性が反転するために液晶駆動電圧をＶLCとし
た時、約２ＶLC）とにより、式で表わされる突抜け電
圧が生じる。
表示素子においては、寄生容量Ｃppと隣接する画素の電
圧変化（極性が反転するために液晶駆動電圧をＶLCとし
た時、約２ＶLC）とにより、式で表わされる突抜け電
圧が生じる。
【０１０１】
【数３】
【０１０２】この不具合は、（ｉ＋１）番目の画素を同
時に駆動すれば、ΔＶsigをほぼ０とできるため、Ｃpp
による突抜け電圧を低減することができる。この実施例
２のアクティブマトリクス液晶表示素子においては、図
９に示されるように、薄膜トランジスタの上部に形成さ
れる遮光電極層４６は、下部に形成されている薄膜トラ
ンジスタに対し、ゲート電極としても機能する。したが
って、遮光電極層４６を他の隣接する画素の走査電極線
Ｇ(i-1)に接続することにより、隣接する画素の同時駆
動がなされ、フローティングが生じないことになる。よ
って、寄生容量Ｃgpが低減される。尚、（ｉ＋１）番目
の画素には、ｉ番目の信号が一時的に書き込まれること
になるが、次のタイミングで（ｉ＋１）番目の信号が書
き込まれるため、不具合は生じないことになる。
時に駆動すれば、ΔＶsigをほぼ０とできるため、Ｃpp
による突抜け電圧を低減することができる。この実施例
２のアクティブマトリクス液晶表示素子においては、図
９に示されるように、薄膜トランジスタの上部に形成さ
れる遮光電極層４６は、下部に形成されている薄膜トラ
ンジスタに対し、ゲート電極としても機能する。したが
って、遮光電極層４６を他の隣接する画素の走査電極線
Ｇ(i-1)に接続することにより、隣接する画素の同時駆
動がなされ、フローティングが生じないことになる。よ
って、寄生容量Ｃgpが低減される。尚、（ｉ＋１）番目
の画素には、ｉ番目の信号が一時的に書き込まれること
になるが、次のタイミングで（ｉ＋１）番目の信号が書
き込まれるため、不具合は生じないことになる。
【０１０３】尚、この実施例２のアクティブマトリクス
液晶表示素子においても、実施例１のアクティブマトリ
クス液晶表示素子と同様に、画素電極の周部において、
光漏れが生じず、開口率の低下を伴うことなく、コント
ランストが高められている効果が奏される。
液晶表示素子においても、実施例１のアクティブマトリ
クス液晶表示素子と同様に、画素電極の周部において、
光漏れが生じず、開口率の低下を伴うことなく、コント
ランストが高められている効果が奏される。
【０１０４】〔実施例３〕図１０〜１４を用いて実施例
３のアクティブマトリクス液晶表示素子を説明する。第
１の基板は、ガラスなどの透明な基板上に、複数の走査
電極線Ｇと信号電極線Ｓとが格子状に配線され、走査電
極線Ｇと信号電極線Ｓとで区画される各部分には透光性
の画素電極６０が形成される。走査電極線Ｇ及び信号電
極線Ｓと、画素電極６０とは薄膜トランジスタ７２で接
続される。
３のアクティブマトリクス液晶表示素子を説明する。第
１の基板は、ガラスなどの透明な基板上に、複数の走査
電極線Ｇと信号電極線Ｓとが格子状に配線され、走査電
極線Ｇと信号電極線Ｓとで区画される各部分には透光性
の画素電極６０が形成される。走査電極線Ｇ及び信号電
極線Ｓと、画素電極６０とは薄膜トランジスタ７２で接
続される。
【０１０５】図１０〜１２を用いて本実施例の薄膜トラ
ンジスタ７２及びその周辺部を説明する。この薄膜トラ
ンジスタ７２では、走査電極線Ｇと接続しているゲート
電極１２が基板６上に形成され、そのゲート電極１２を
覆ってゲート絶縁層９が積層される。このゲート絶縁層
９上であってゲート電極１２上には、アモルファスシリ
コン（ａ−Ｓｉ）からなる半導体層２４が設けられてい
る。さらにその半導体層２４上に導体からなるソース電
極６２とドレイン電極とが形成されるが、この実施例３
においては、ソース電極として導体であるＩＴＯ膜が使
用され、ドレイン電極としては、画素電極と接続された
金属製電極を用いず、画素電極６０を直接薄膜トランジ
スタ内に導入し、形成している。さらに、これらを被覆
するように、絶縁層であるパシベーション層２８が積層
されている。
ンジスタ７２及びその周辺部を説明する。この薄膜トラ
ンジスタ７２では、走査電極線Ｇと接続しているゲート
電極１２が基板６上に形成され、そのゲート電極１２を
覆ってゲート絶縁層９が積層される。このゲート絶縁層
９上であってゲート電極１２上には、アモルファスシリ
コン（ａ−Ｓｉ）からなる半導体層２４が設けられてい
る。さらにその半導体層２４上に導体からなるソース電
極６２とドレイン電極とが形成されるが、この実施例３
においては、ソース電極として導体であるＩＴＯ膜が使
用され、ドレイン電極としては、画素電極と接続された
金属製電極を用いず、画素電極６０を直接薄膜トランジ
スタ内に導入し、形成している。さらに、これらを被覆
するように、絶縁層であるパシベーション層２８が積層
されている。
【０１０６】さらに本実施例の液晶表示素子において
は、図１０に示すように、他の区画部分に形成された画
素電極６０’に接続している薄膜トランジスタが接続し
ている走査電極線Ｇ(i-1)から、遮光導電体４０が薄膜
トランジスタ７２のゲート電極１２の周部に向かって延
出している。この遮光導電体４０は、走査電極線Ｇと同
材料でなり、また走査電極線Ｇと同時に基板６上に形成
される。隣接した区画部分の薄膜トランジスタ近傍の走
査電極線Ｇ(i-1)から延出した遮光導電体４０は、信号
電極線Ｓに沿って薄膜トランジスタ７２に向かい、その
端部において、二股に分れ、一方はそのまま直進した第
１端部４２、他方は薄膜トランジスタ７２を回り込んで
画素電極６０のドレイン電極部分の下方を通る第２端部
５６となる。
は、図１０に示すように、他の区画部分に形成された画
素電極６０’に接続している薄膜トランジスタが接続し
ている走査電極線Ｇ(i-1)から、遮光導電体４０が薄膜
トランジスタ７２のゲート電極１２の周部に向かって延
出している。この遮光導電体４０は、走査電極線Ｇと同
材料でなり、また走査電極線Ｇと同時に基板６上に形成
される。隣接した区画部分の薄膜トランジスタ近傍の走
査電極線Ｇ(i-1)から延出した遮光導電体４０は、信号
電極線Ｓに沿って薄膜トランジスタ７２に向かい、その
端部において、二股に分れ、一方はそのまま直進した第
１端部４２、他方は薄膜トランジスタ７２を回り込んで
画素電極６０のドレイン電極部分の下方を通る第２端部
５６となる。
【０１０７】さらに、本実施例の液晶表示素子において
は、薄膜トランジスタ７２の上部に遮光電極層６４が形
成されている。この実施例３のアクティブマトリクス液
晶表示素子においては、遮光電極層６４は導電性でかつ
遮光性のアルミニウムなどの金属製電極とした。第２端
部５６上のゲート絶縁層９とパシベーション層２８には
これらを貫通するコンタクトホール５８が形成されてお
り、このコンタクトホール５８を通じて遮光導電体４０
と遮光電極層６４は接続している。
は、薄膜トランジスタ７２の上部に遮光電極層６４が形
成されている。この実施例３のアクティブマトリクス液
晶表示素子においては、遮光電極層６４は導電性でかつ
遮光性のアルミニウムなどの金属製電極とした。第２端
部５６上のゲート絶縁層９とパシベーション層２８には
これらを貫通するコンタクトホール５８が形成されてお
り、このコンタクトホール５８を通じて遮光導電体４０
と遮光電極層６４は接続している。
【０１０８】上記構成によれば、図１２からわかるよう
に、隣接する画素電極６０''と画素電極６０の間には、
第１端部４２、遮光電極層６４、第２端部５６のいずれ
かが介在するようになっている。
に、隣接する画素電極６０''と画素電極６０の間には、
第１端部４２、遮光電極層６４、第２端部５６のいずれ
かが介在するようになっている。
【０１０９】図１０，１３を参照して信号電極線Ｓの周
辺について説明する。図１３に示すように、基板上の最
下部に走査電極線Ｇ(i-1)から延出した遮光導電体４０
が形成され、これを被覆してゲート絶縁層９が積層され
ている。このゲート絶縁層９上には、画素電極６０と、
これに隣接した画素電極６０''とが形成され、それら画
素電極６０と隣接した画素電極６０''の間には、Ｓ／Ｄ
導電帯６６が形成されている。さらに、これら画素電極
６０、隣接した画素電極６０''と、Ｓ／Ｄ導電帯６６の
上には、パシベーション層２８が積層され、Ｓ／Ｄ導電
帯６６上には、シグナルメタル６８が形成されている。
シグナルメタル６８とＳ／Ｄ導電帯６６とは、パシベー
ション層２８に形成されたコンタクトホール７４を通じ
て接続されている。この実施例３においては、Ｓ／Ｄ導
電帯６６とシグナルメタル６８とで信号電極線Ｓが構成
される。
辺について説明する。図１３に示すように、基板上の最
下部に走査電極線Ｇ(i-1)から延出した遮光導電体４０
が形成され、これを被覆してゲート絶縁層９が積層され
ている。このゲート絶縁層９上には、画素電極６０と、
これに隣接した画素電極６０''とが形成され、それら画
素電極６０と隣接した画素電極６０''の間には、Ｓ／Ｄ
導電帯６６が形成されている。さらに、これら画素電極
６０、隣接した画素電極６０''と、Ｓ／Ｄ導電帯６６の
上には、パシベーション層２８が積層され、Ｓ／Ｄ導電
帯６６上には、シグナルメタル６８が形成されている。
シグナルメタル６８とＳ／Ｄ導電帯６６とは、パシベー
ション層２８に形成されたコンタクトホール７４を通じ
て接続されている。この実施例３においては、Ｓ／Ｄ導
電帯６６とシグナルメタル６８とで信号電極線Ｓが構成
される。
【０１１０】Ｓ／Ｄ導電帯６６には、画素電極６０と同
様の透明導電性材料、例えばＩＴＯを使用することがで
きる。ＩＴＯを使用することにより、画素電極６０と同
時にＳ／Ｄ導電帯６６を形成することが可能となり、製
造工程が複雑化せず、容易になる。また、シグナルメタ
ル６８には、薄膜トランジスタ７２での遮光電極層６４
と同様の導電性金属を使用することができる。シグナル
メタル６８と遮光電極層６４とに同材料を使用すること
により、これらを同時に製造することが可能となり、製
造工程が複雑化せず、容易となる。
様の透明導電性材料、例えばＩＴＯを使用することがで
きる。ＩＴＯを使用することにより、画素電極６０と同
時にＳ／Ｄ導電帯６６を形成することが可能となり、製
造工程が複雑化せず、容易になる。また、シグナルメタ
ル６８には、薄膜トランジスタ７２での遮光電極層６４
と同様の導電性金属を使用することができる。シグナル
メタル６８と遮光電極層６４とに同材料を使用すること
により、これらを同時に製造することが可能となり、製
造工程が複雑化せず、容易となる。
【０１１１】また、遮光導電体４０の幅は信号電極線Ｓ
（即ち、Ｓ／Ｄ導電帯６６及びシグナルメタル６８）の
幅よりも広く、信号電極線Ｓと画素電極６０，６０''の
間の間隙ｂと遮光導電体４０は、ゲート絶縁層９を介し
て重なり、さらに、遮光導電体４０は画素電極６０，６
０''の端部とも重なっている。したがって、上記構成に
よれば、信号電極線Ｓの周辺での画素電極６０とこれに
隣接する画素電極６０''の間には、遮光導電体４０が形
成されていることになる。
（即ち、Ｓ／Ｄ導電帯６６及びシグナルメタル６８）の
幅よりも広く、信号電極線Ｓと画素電極６０，６０''の
間の間隙ｂと遮光導電体４０は、ゲート絶縁層９を介し
て重なり、さらに、遮光導電体４０は画素電極６０，６
０''の端部とも重なっている。したがって、上記構成に
よれば、信号電極線Ｓの周辺での画素電極６０とこれに
隣接する画素電極６０''の間には、遮光導電体４０が形
成されていることになる。
【０１１２】尚、この実施例３の信号電極線Ｓは、上記
したように、Ｓ／Ｄ導電帯６６とシグナルメタル６８と
で構成されているが、必ずしもこの必要はなく、Ｓ／Ｄ
導電帯６６だけで信号電極線Ｓを構成しても良い。しか
しながら、この実施例３においては、Ｓ／Ｄ導電帯６６
をＩＴＯで構成しているため、ＩＴＯは導電性であるも
のの、金属製導電材料よりは電気抵抗が大きく導電性が
劣るため、ＩＴＯからなるＳ／Ｄ導電帯６６に加えて、
これに接続した導電性の高いシグナルメタル６８を形成
しておく方がより好ましい。
したように、Ｓ／Ｄ導電帯６６とシグナルメタル６８と
で構成されているが、必ずしもこの必要はなく、Ｓ／Ｄ
導電帯６６だけで信号電極線Ｓを構成しても良い。しか
しながら、この実施例３においては、Ｓ／Ｄ導電帯６６
をＩＴＯで構成しているため、ＩＴＯは導電性であるも
のの、金属製導電材料よりは電気抵抗が大きく導電性が
劣るため、ＩＴＯからなるＳ／Ｄ導電帯６６に加えて、
これに接続した導電性の高いシグナルメタル６８を形成
しておく方がより好ましい。
【０１１３】実施例３のアクティブマトリクス液晶表示
素子における走査電極線Ｇの周辺部を図１０，１４を参
照して説明する。この実施例３のアクティブマトリクス
液晶表示素子においては、図１４に示すように、走査電
極線Ｇ上にはこれを被覆したゲート絶縁層９が形成さ
れ、このゲート絶縁層９上に、画素電極６０および隣接
する画素電極６０'''を延出した透明電極６１'''が形成
され、さらにこれらを被覆するようにパシベーション層
２８が積層される。そして、画素電極６０と隣接する画
素電極６０'''（透明電極６１'''）の間に形成される間
隙と少なくとも重なるように、パシベーション層２８を
介して導電性遮光体７０が形成される。パシベーション
層２８にはコンタクトホール７６が形成されており、こ
のコンタクトホール７６を通じて画素電極６０と導電性
遮光体７０は接続している。
素子における走査電極線Ｇの周辺部を図１０，１４を参
照して説明する。この実施例３のアクティブマトリクス
液晶表示素子においては、図１４に示すように、走査電
極線Ｇ上にはこれを被覆したゲート絶縁層９が形成さ
れ、このゲート絶縁層９上に、画素電極６０および隣接
する画素電極６０'''を延出した透明電極６１'''が形成
され、さらにこれらを被覆するようにパシベーション層
２８が積層される。そして、画素電極６０と隣接する画
素電極６０'''（透明電極６１'''）の間に形成される間
隙と少なくとも重なるように、パシベーション層２８を
介して導電性遮光体７０が形成される。パシベーション
層２８にはコンタクトホール７６が形成されており、こ
のコンタクトホール７６を通じて画素電極６０と導電性
遮光体７０は接続している。
【０１１４】この構成によれば、走査電極線Ｇの周辺に
おいては、画素電極６０と隣接した画素電極６０'''と
の間には、導電性遮光体７０が介在するようになってい
る。
おいては、画素電極６０と隣接した画素電極６０'''と
の間には、導電性遮光体７０が介在するようになってい
る。
【０１１５】上記構成のアクティブマトリクス液晶表示
素子の等価回路図は実施例２と同様に図９に示すような
ものとなる。したがって、この実施例３のアクティブマ
トリクス液晶表示素子においては、薄膜トランジスタの
上部に形成される遮光電極層６４は、下部に形成されて
いる薄膜トランジスタに対し、ゲート電極としても機能
する。したがって、遮光電極層６４を他の隣接する画素
の走査電極線Ｇ(i-1)に接続したことにより、隣接する
画素の同時駆動がなされ、隣接する画素の電圧変化が小
さくなり、突抜け電圧が低減する。尚、（ｉ＋１）番目
の画素には、ｉ番目の信号が一時的に書き込まれること
になるが、次のタイミングで（ｉ＋１）番目の信号が書
き込まれるため、不具合は生じないことになる。
素子の等価回路図は実施例２と同様に図９に示すような
ものとなる。したがって、この実施例３のアクティブマ
トリクス液晶表示素子においては、薄膜トランジスタの
上部に形成される遮光電極層６４は、下部に形成されて
いる薄膜トランジスタに対し、ゲート電極としても機能
する。したがって、遮光電極層６４を他の隣接する画素
の走査電極線Ｇ(i-1)に接続したことにより、隣接する
画素の同時駆動がなされ、隣接する画素の電圧変化が小
さくなり、突抜け電圧が低減する。尚、（ｉ＋１）番目
の画素には、ｉ番目の信号が一時的に書き込まれること
になるが、次のタイミングで（ｉ＋１）番目の信号が書
き込まれるため、不具合は生じないことになる。
【０１１６】上記構成のアクティブマトリクス液晶表示
素子を使用するときには、従来のアクティブマトリクス
液晶表示素子と同様に、走査電極線Ｇに走査回路から走
査信号を印加すると共に信号供給回路から信号電極線Ｓ
に駆動回路を印加し、画素電極６０を駆動することによ
り、その画素電極６０上に位置する液晶の分子の配向性
を制御し、もって光の透過率を制御する。液晶表示素子
の第１の基板の下方には、バックライトが付設され、そ
のバックライトから発せられた光が制御された液晶を通
過することにより、各種の表示が行なわれる。
素子を使用するときには、従来のアクティブマトリクス
液晶表示素子と同様に、走査電極線Ｇに走査回路から走
査信号を印加すると共に信号供給回路から信号電極線Ｓ
に駆動回路を印加し、画素電極６０を駆動することによ
り、その画素電極６０上に位置する液晶の分子の配向性
を制御し、もって光の透過率を制御する。液晶表示素子
の第１の基板の下方には、バックライトが付設され、そ
のバックライトから発せられた光が制御された液晶を通
過することにより、各種の表示が行なわれる。
【０１１７】従来の液晶表示素子においては、薄膜トラ
ンジスタと画素電極の間に間隙が存在し、この間隙上の
液晶は画素電極の制御を受けることなく無秩序に配向す
るので、バックライトからの透過すべきでない光が液晶
表示素子を透過することがあった。しかしながら、本実
施例の液晶表示素子であると、各薄膜トランジスタ７２
と画素電極６０の間には、遮光導電体４０及びその第２
端部４４が配置されているので、この遮光導電体４０に
より光が遮られ、無秩序な液晶を光が透過することがな
い。
ンジスタと画素電極の間に間隙が存在し、この間隙上の
液晶は画素電極の制御を受けることなく無秩序に配向す
るので、バックライトからの透過すべきでない光が液晶
表示素子を透過することがあった。しかしながら、本実
施例の液晶表示素子であると、各薄膜トランジスタ７２
と画素電極６０の間には、遮光導電体４０及びその第２
端部４４が配置されているので、この遮光導電体４０に
より光が遮られ、無秩序な液晶を光が透過することがな
い。
【０１１８】また、薄膜トランジスタの上には、上記し
たように、遮光導電体４０と接続した遮光性金属からな
る遮光電極層６４が形成されている。この遮光電極層６
４は遮光導電体４０と同電位になっており、この遮光電
極層６４と、第２の基板に形成されている、遮光電極層
６４と対向する電極との間には電圧が印加されている状
態となっている。よって、ノーマリホワイト液晶におい
ては、この遮光電極層６４上の液晶は、光が透過しない
方向に配向していることになり、遮光電極層６４のある
位置においては遮光がなされる。また、この実施例３に
おいては、遮光電極層６４は遮光性のもので構成してい
るため、第２の基板側から入射される光に対しても、薄
膜トランジスタ７２の上部に形成されている遮光電極層
６４によって、薄膜トランジスタ７２への照射が妨げら
れるので、光電効果等による薄膜トランジスタ７２の不
具合が発生が防止される。
たように、遮光導電体４０と接続した遮光性金属からな
る遮光電極層６４が形成されている。この遮光電極層６
４は遮光導電体４０と同電位になっており、この遮光電
極層６４と、第２の基板に形成されている、遮光電極層
６４と対向する電極との間には電圧が印加されている状
態となっている。よって、ノーマリホワイト液晶におい
ては、この遮光電極層６４上の液晶は、光が透過しない
方向に配向していることになり、遮光電極層６４のある
位置においては遮光がなされる。また、この実施例３に
おいては、遮光電極層６４は遮光性のもので構成してい
るため、第２の基板側から入射される光に対しても、薄
膜トランジスタ７２の上部に形成されている遮光電極層
６４によって、薄膜トランジスタ７２への照射が妨げら
れるので、光電効果等による薄膜トランジスタ７２の不
具合が発生が防止される。
【０１１９】また、信号電極線Ｓと画素電極６０の間に
は間隙が生じるが、本実施例の液晶表示素子であると、
その間隙と遮光導電体４０が重なりあっているので、信
号電極線Ｓと画素電極線６０の間の間隙を光が透過する
ことはない。
は間隙が生じるが、本実施例の液晶表示素子であると、
その間隙と遮光導電体４０が重なりあっているので、信
号電極線Ｓと画素電極線６０の間の間隙を光が透過する
ことはない。
【０１２０】また、走査電極線Ｇと画素電極６０の間に
も間隙が生じるが、本実施例の液晶表示素子であると、
その間隙と導電性遮光体７０が重なっているので、走査
電極線Ｇと画素電極６０の間を光が透過することはな
い。
も間隙が生じるが、本実施例の液晶表示素子であると、
その間隙と導電性遮光体７０が重なっているので、走査
電極線Ｇと画素電極６０の間を光が透過することはな
い。
【０１２１】よって、本実施例の液晶表示素子である
と、画素電極６０の形成されていない箇所においては、
いずれも遮光性の、走査電極線Ｇ、ゲート電極１２、遮
光導電体４０、導電性遮光体７０のいずれかが介在する
か、または遮光電極層６４に制御された液晶による遮光
性が付与されていることになるので、制御されていない
液晶を光が透過することがない。したがって、本実施例
の液晶表示素子であると、第２の基板にブラックマスク
を全く設けることなく、所謂、光漏れを防止することが
できる。したがって、開口率の低下を伴うことなく、コ
ントラストの低下と表示の不具合の発生を抑えることが
できる。
と、画素電極６０の形成されていない箇所においては、
いずれも遮光性の、走査電極線Ｇ、ゲート電極１２、遮
光導電体４０、導電性遮光体７０のいずれかが介在する
か、または遮光電極層６４に制御された液晶による遮光
性が付与されていることになるので、制御されていない
液晶を光が透過することがない。したがって、本実施例
の液晶表示素子であると、第２の基板にブラックマスク
を全く設けることなく、所謂、光漏れを防止することが
できる。したがって、開口率の低下を伴うことなく、コ
ントラストの低下と表示の不具合の発生を抑えることが
できる。
【０１２２】尚、遮光電極層６４の周部や画素電極６０
の周部においては、電界の屈曲が存在し、ディスクリネ
ーションが発生するおそれがあるが、その領域では光が
透過しないので、液晶表示に不具合が生じることはな
い。
の周部においては、電界の屈曲が存在し、ディスクリネ
ーションが発生するおそれがあるが、その領域では光が
透過しないので、液晶表示に不具合が生じることはな
い。
【０１２３】
【発明の効果】本願発明において、任意の画素電極に接
続した薄膜トランジスタのゲート電極の周部に、そのゲ
ート電極の接続していない走査電極線から延出した遮光
導電体の端部が位置し、薄膜トランジスタと画素電極の
間の間隙と、前記遮光導電体とが重なるようにしたもの
であると、各薄膜トランジスタと、その薄膜トランジス
タに対応する画素電極の間に形成される間隙上の領域に
位置する液晶は、画素電極の制御を受けて配向しないけ
れども、その領域を透過しようとするバックライトから
の光は遮光性の遮光導電体により遮られ、液晶表示素子
を透過することがなく、ブラックマスクを第２の基板に
形成せずとも、この薄膜トランジスタの周部の間隙の箇
所における光漏れが防止され、コントラストが改善され
る。
続した薄膜トランジスタのゲート電極の周部に、そのゲ
ート電極の接続していない走査電極線から延出した遮光
導電体の端部が位置し、薄膜トランジスタと画素電極の
間の間隙と、前記遮光導電体とが重なるようにしたもの
であると、各薄膜トランジスタと、その薄膜トランジス
タに対応する画素電極の間に形成される間隙上の領域に
位置する液晶は、画素電極の制御を受けて配向しないけ
れども、その領域を透過しようとするバックライトから
の光は遮光性の遮光導電体により遮られ、液晶表示素子
を透過することがなく、ブラックマスクを第２の基板に
形成せずとも、この薄膜トランジスタの周部の間隙の箇
所における光漏れが防止され、コントラストが改善され
る。
【０１２４】また、薄膜トランジスタの上部に、その薄
膜トランジスタのゲート電極が接続している走査電極線
と接続した遮光電極層が画素電極に接触することなく積
層されているものであると、その遮光電極層と、第２の
基板に形成されている対向電極の間には電圧が印加され
ている状態となる。したがって、遮光電極層上の液晶は
配向し、ノーマリホワイト型液晶表示素子であれば、液
晶表示素子のこの領域を光が透過することはなくなる。
すなわち、画素電極上以外の領域ではあるが、薄膜トラ
ンジスタ部分を透過しようとするバックライトからの光
は、遮光電極層により電圧の印加された液晶により液晶
表示素子を透過することはなく、ブラックマスクを第２
の基板に形成せずとも、この薄膜トランジスタの箇所で
の光漏れが防止され、コントラストが改善される。
膜トランジスタのゲート電極が接続している走査電極線
と接続した遮光電極層が画素電極に接触することなく積
層されているものであると、その遮光電極層と、第２の
基板に形成されている対向電極の間には電圧が印加され
ている状態となる。したがって、遮光電極層上の液晶は
配向し、ノーマリホワイト型液晶表示素子であれば、液
晶表示素子のこの領域を光が透過することはなくなる。
すなわち、画素電極上以外の領域ではあるが、薄膜トラ
ンジスタ部分を透過しようとするバックライトからの光
は、遮光電極層により電圧の印加された液晶により液晶
表示素子を透過することはなく、ブラックマスクを第２
の基板に形成せずとも、この薄膜トランジスタの箇所で
の光漏れが防止され、コントラストが改善される。
【０１２５】その際、遮光電極層が隣接した他の薄膜ト
ランジスタのゲート電極が接続している走査電極線と接
続したものであると、遮光電極層は、下部に形成されて
いる薄膜トランジスタに対し、ゲート電極としても機能
することから、隣接する画素の同時駆動がなされ、フロ
ーティングが生じないことになる。よって、寄生容量Ｃ
gpが低減される。
ランジスタのゲート電極が接続している走査電極線と接
続したものであると、遮光電極層は、下部に形成されて
いる薄膜トランジスタに対し、ゲート電極としても機能
することから、隣接する画素の同時駆動がなされ、フロ
ーティングが生じないことになる。よって、寄生容量Ｃ
gpが低減される。
【０１２６】また、遮光電極層を透明導電性材料で構成
したものであると、遮光電極層と画素電極とを同じ材料
を用い、さらに同じ製造工程において形成することが可
能となる。したがって、特別な新規工程を付加すること
なく遮光電極層を形成することができ、製造工程が複雑
化せず、大幅なコスト増加を伴うことがない。この際、
液晶表示素子はノーマリホワイト型であることが望まれ
る。
したものであると、遮光電極層と画素電極とを同じ材料
を用い、さらに同じ製造工程において形成することが可
能となる。したがって、特別な新規工程を付加すること
なく遮光電極層を形成することができ、製造工程が複雑
化せず、大幅なコスト増加を伴うことがない。この際、
液晶表示素子はノーマリホワイト型であることが望まれ
る。
【０１２７】また、第１の基板に形成された薄膜トラン
ジスタに対応する部分にのみに、第２の基板にブラック
マスクを形成したものであると、開口率の低下を伴うこ
となく、薄膜トランジスタへの光の照射を防ぐことがで
き、光電効果等による不具合の発生を防止することがで
きる。
ジスタに対応する部分にのみに、第２の基板にブラック
マスクを形成したものであると、開口率の低下を伴うこ
となく、薄膜トランジスタへの光の照射を防ぐことがで
き、光電効果等による不具合の発生を防止することがで
きる。
【０１２８】遮光電極層の上部に偏光機能を有した層を
形成したものであると、第２の基板に形成されている偏
光板を透過した第２の基板側からの偏光光線は、遮光電
極層によって配向した液晶を通った後に、第１の基板の
遮光電極層の上部に形成された偏光機能を有した層に到
達するので、この層の偏光方向と偏光光線の偏光方向と
が異なるように偏光機能を有した層を形成しておくこと
により、第２の基板側からの光線が薄膜トランジスタに
到達することがない。したがって、薄膜トランジスタの
形成されている箇所において、上述したように、バック
ライトからの光が液晶表示素子を透過することがない上
に、第２の基板側からの光が薄膜トランジスタに到達す
ることもなく、光電効果等による不具合の発生の防止も
図ることができる。
形成したものであると、第２の基板に形成されている偏
光板を透過した第２の基板側からの偏光光線は、遮光電
極層によって配向した液晶を通った後に、第１の基板の
遮光電極層の上部に形成された偏光機能を有した層に到
達するので、この層の偏光方向と偏光光線の偏光方向と
が異なるように偏光機能を有した層を形成しておくこと
により、第２の基板側からの光線が薄膜トランジスタに
到達することがない。したがって、薄膜トランジスタの
形成されている箇所において、上述したように、バック
ライトからの光が液晶表示素子を透過することがない上
に、第２の基板側からの光が薄膜トランジスタに到達す
ることもなく、光電効果等による不具合の発生の防止も
図ることができる。
【０１２９】遮光電極層が遮光性の導電性材料で構成さ
れているものであると、第２の基板側からの光が薄膜ト
ランジスタに到達することがなく、光電効果による不具
合の発生等が生じることがない。
れているものであると、第２の基板側からの光が薄膜ト
ランジスタに到達することがなく、光電効果による不具
合の発生等が生じることがない。
【０１３０】薄膜トランジスタと画素電極の間の間隙
と、遮光導電体とが重なっていると共に、遮光電極層を
形成したものであると、薄膜トランジスタの周部の画素
電極との間の間隙においては、バックライトからの光は
遮光性の遮光導電体により遮られ、また、薄膜トランジ
スタの部分においては、遮光電極層による液晶の制御に
より、光が液晶表示素子を透過することがない。よっ
て、これらの領域における光漏れが防止され、コントラ
ストが改善される。
と、遮光導電体とが重なっていると共に、遮光電極層を
形成したものであると、薄膜トランジスタの周部の画素
電極との間の間隙においては、バックライトからの光は
遮光性の遮光導電体により遮られ、また、薄膜トランジ
スタの部分においては、遮光電極層による液晶の制御に
より、光が液晶表示素子を透過することがない。よっ
て、これらの領域における光漏れが防止され、コントラ
ストが改善される。
【０１３１】信号電極線とその信号電極線の側部に形成
されている画素電極の間隙と、走査電極線から信号電極
線に沿って延出した遮光導電体とが、その間に絶縁層を
介して重なっているものであると、信号電極線と画素電
極の間に形成される間隙上の、画素電極により制御され
ない液晶を透過しようとする光は、遮光導電体により遮
られ、透過することがない。したがって、この領域にお
ける光漏れが防止され、コントラストが改善される。
されている画素電極の間隙と、走査電極線から信号電極
線に沿って延出した遮光導電体とが、その間に絶縁層を
介して重なっているものであると、信号電極線と画素電
極の間に形成される間隙上の、画素電極により制御され
ない液晶を透過しようとする光は、遮光導電体により遮
られ、透過することがない。したがって、この領域にお
ける光漏れが防止され、コントラストが改善される。
【０１３２】信号電極線が透明導電性材料で構成されて
いるものであると、信号電極線と画素電極とを同一の材
料で、また同じ製造工程で形成することが可能となる。
いるものであると、信号電極線と画素電極とを同一の材
料で、また同じ製造工程で形成することが可能となる。
【０１３３】信号電極線に沿って延出した遮光導電体
が、その一部が信号電極線とその信号電極線の側部に形
成されている画素電極の間の間隙と重なり、他の一部が
薄膜トランジスタと画素電極の間の間隙と重なっている
ものであると、これら信号電極線および薄膜トランジス
タと画素電極の間の間隙を透過しようとする光は遮光導
電体により遮られ、透過することがなく、これらの領域
における光漏れが防止され、コントラストが改善され
る。
が、その一部が信号電極線とその信号電極線の側部に形
成されている画素電極の間の間隙と重なり、他の一部が
薄膜トランジスタと画素電極の間の間隙と重なっている
ものであると、これら信号電極線および薄膜トランジス
タと画素電極の間の間隙を透過しようとする光は遮光導
電体により遮られ、透過することがなく、これらの領域
における光漏れが防止され、コントラストが改善され
る。
【０１３４】信号電極線に沿って延出した遮光導電体
が、信号電極線とその信号電極線の側部に形成されてい
る画素電極の間の間隙、および薄膜トランジスタと画素
電極の間の間隙と重なり、さらに、薄膜トランジスタの
上部に、その薄膜トランジスタのゲート電極が接続して
いる走査電極線と接続した遮光電極層が画素電極に接触
することなく積層されているものであると、これら信号
電極線および薄膜トランジスタと画素電極の間の間隙
を、または薄膜トランジスタを透過しようとする光は遮
光導電体により遮られ、または遮光電極層による液晶の
配向により透過することがなく、これらの領域における
光漏れが防止され、コントラストが改善される。
が、信号電極線とその信号電極線の側部に形成されてい
る画素電極の間の間隙、および薄膜トランジスタと画素
電極の間の間隙と重なり、さらに、薄膜トランジスタの
上部に、その薄膜トランジスタのゲート電極が接続して
いる走査電極線と接続した遮光電極層が画素電極に接触
することなく積層されているものであると、これら信号
電極線および薄膜トランジスタと画素電極の間の間隙
を、または薄膜トランジスタを透過しようとする光は遮
光導電体により遮られ、または遮光電極層による液晶の
配向により透過することがなく、これらの領域における
光漏れが防止され、コントラストが改善される。
【０１３５】走査電極線の周部において、走査電極線と
その走査電極線の側部に形成されている画素電極との間
の間隙と、導電性遮光体とが絶縁層を介して重なり、走
査電極線と接続している薄膜トランジスタに接続してい
る画素電極と、導電性遮光体とが接続しているものであ
ると、走査電極線と画素電極の間の間隙上に位置する液
晶を透過しようとする光は、導電性遮光体により遮ら
れ、かつ、液晶は画素電極による制御を受けるため、デ
ィスクリネーションが発生せず、この領域を光が透過す
ることがない。したがって、この走査電極線と画素電極
の間での光漏れが防止され、コントラストが改善され
る。
その走査電極線の側部に形成されている画素電極との間
の間隙と、導電性遮光体とが絶縁層を介して重なり、走
査電極線と接続している薄膜トランジスタに接続してい
る画素電極と、導電性遮光体とが接続しているものであ
ると、走査電極線と画素電極の間の間隙上に位置する液
晶を透過しようとする光は、導電性遮光体により遮ら
れ、かつ、液晶は画素電極による制御を受けるため、デ
ィスクリネーションが発生せず、この領域を光が透過す
ることがない。したがって、この走査電極線と画素電極
の間での光漏れが防止され、コントラストが改善され
る。
【０１３６】さらにまた、任意の画素電極に接続した薄
膜トランジスタのゲート電極の周部に向かって、その薄
膜トランジスタの接続していない走査電極線から、信号
電極線に沿って延出した遮光導電体の一部が、信号電極
線と信号電極線の側部に形成されている画素電極の間の
間隙と、その間に絶縁層を介して重なると共に、さらに
他の一部が薄膜トランジスタと画素電極の間の間隙とも
重なり、薄膜トランジスタの上部に、その薄膜トランジ
スタのゲート電極が接続している走査電極線と接続した
遮光電極層が画素電極に接触することなく積層され、走
査電極線とその走査電極線の側部に形成されている画素
電極との間の間隙と、導電性遮光体とが絶縁層を介して
重なり、走査電極線と接続していない薄膜トランジスタ
に接続している画素電極と、導電性遮光体とが接続して
いるものであると、画素電極と薄膜トランジスタとの間
隙ならびに画素電極と信号電極線との間隙においては、
それらの箇所の間隙を透過しようとする光は遮光導電体
により遮ぎられる。
膜トランジスタのゲート電極の周部に向かって、その薄
膜トランジスタの接続していない走査電極線から、信号
電極線に沿って延出した遮光導電体の一部が、信号電極
線と信号電極線の側部に形成されている画素電極の間の
間隙と、その間に絶縁層を介して重なると共に、さらに
他の一部が薄膜トランジスタと画素電極の間の間隙とも
重なり、薄膜トランジスタの上部に、その薄膜トランジ
スタのゲート電極が接続している走査電極線と接続した
遮光電極層が画素電極に接触することなく積層され、走
査電極線とその走査電極線の側部に形成されている画素
電極との間の間隙と、導電性遮光体とが絶縁層を介して
重なり、走査電極線と接続していない薄膜トランジスタ
に接続している画素電極と、導電性遮光体とが接続して
いるものであると、画素電極と薄膜トランジスタとの間
隙ならびに画素電極と信号電極線との間隙においては、
それらの箇所の間隙を透過しようとする光は遮光導電体
により遮ぎられる。
【０１３７】また、薄膜トランジスタの上に形成されて
いる遮光電極層は、走査電極線と同電位になっているの
で、この遮光電極層と、第２の基板に形成されている対
向電極との間には電圧が印加されている状態となってお
り、電圧が印加されている部分の液晶表示が暗部となる
ノーマリホワイト型液晶表示素子においては、この遮光
電極層上の液晶は、光が透過しない方向に配向している
ことになり、遮光電極層の形成されている位置において
は遮光がなされ、薄膜トランジスタを光が透過すること
はない。
いる遮光電極層は、走査電極線と同電位になっているの
で、この遮光電極層と、第２の基板に形成されている対
向電極との間には電圧が印加されている状態となってお
り、電圧が印加されている部分の液晶表示が暗部となる
ノーマリホワイト型液晶表示素子においては、この遮光
電極層上の液晶は、光が透過しない方向に配向している
ことになり、遮光電極層の形成されている位置において
は遮光がなされ、薄膜トランジスタを光が透過すること
はない。
【０１３８】また、走査電極線と画素電極の間の間隙に
おいては導電性遮光体が重なりあって形成されているの
で、走査電極線と画素電極線の間の間隙を光が透過する
ことはない。よって、この構成によれば、寄生容量が増
加することなく、遮光がなされる。したがって、この発
明の液晶表示素子においては、画素電極の形成されてい
ない領域においては、いずれの領域にも遮光性の部材が
形成されていることにより、もしくは遮光電極層によっ
て制御された液晶による遮光機能により、画素電極によ
る制御を受けない無秩序な液晶部分を光が透過すること
がない。
おいては導電性遮光体が重なりあって形成されているの
で、走査電極線と画素電極線の間の間隙を光が透過する
ことはない。よって、この構成によれば、寄生容量が増
加することなく、遮光がなされる。したがって、この発
明の液晶表示素子においては、画素電極の形成されてい
ない領域においては、いずれの領域にも遮光性の部材が
形成されていることにより、もしくは遮光電極層によっ
て制御された液晶による遮光機能により、画素電極によ
る制御を受けない無秩序な液晶部分を光が透過すること
がない。
【０１３９】したがって、この液晶表示素子であると、
第２の基板にブラックマスクを設けることなく、所謂、
光漏れを防止することができる。よって、開口率の低下
を伴うことなく、コントラストの低下と表示の不具合の
発生を抑えることができる。しかも、本実施例の構成に
よれば、画素電極を大きくすることなく、光漏れを防い
でいるものなので、寄生容量が増大化せず、フリッカ・
クロストークの発生の問題が生じにくい。
第２の基板にブラックマスクを設けることなく、所謂、
光漏れを防止することができる。よって、開口率の低下
を伴うことなく、コントラストの低下と表示の不具合の
発生を抑えることができる。しかも、本実施例の構成に
よれば、画素電極を大きくすることなく、光漏れを防い
でいるものなので、寄生容量が増大化せず、フリッカ・
クロストークの発生の問題が生じにくい。
【図１】実施例１の液晶表示素子の平面図である。
【図２】実施例１での薄膜トランジスタ部分の拡大平面
図である。
図である。
【図３】図１，２のＤ−Ｄ’断面図である。
【図４】図１のＥ−Ｅ’断面図である。
【図５】図１のＦ−Ｆ’断面図である。
【図６】実施例１の液晶表示素子の等価回路図である。
【図７】実施例２の液晶表示素子の平面図である。
【図８】実施例２での薄膜トランジスタ部分の拡大平面
図である。
図である。
【図９】実施例２の液晶表示素子の等価回路図である。
【図１０】実施例３の液晶表示素子の平面図である。
【図１１】実施例３での薄膜トランジスタ部分の拡大平
面図である。
面図である。
【図１２】図１０のＨ−Ｈ’断面図である。
【図１３】図１０のＩ−Ｉ’断面図である。
【図１４】図１０のＪ−Ｊ’断面図である。
【図１５】従来例の液晶表示素子の平面図である。
【図１６】図１５のＡ−Ａ’断面図である。
【図１７】図１５のＢ−Ｂ’断面図である。
【図１８】図１５のＣ−Ｃ’断面図である。
【図１９】従来例の液晶表示素子の等価回路図である。
【図２０】実施例１のアクティブマトリクス液晶表示素
子の遮光導電体の他の例を示す、図１のＥ−Ｅ’断面図
である。
子の遮光導電体の他の例を示す、図１のＥ−Ｅ’断面図
である。
６ 基板 ９ ゲート絶縁層 １０ 薄膜トランジスタ １２ ゲート電極 １４ ソース電極 １５ 画素電極 １６ ドレイン電極 １８ 液晶素子 １９ 対向基板 ２０ 液晶 ２２ ブラックマスク ２４ 半導体層 ２８ パシベーション層 ３４ 蓄積容量 ３６ 薄膜トランジスタ ４０ 遮光導電体 ４２ 第１端部 ４４ 第２端部 ４６ 遮光電極層 ５２ 蓄積容量用電極 ５６ 第２端部 ６０ 画素電極 ６１''' 透明電極 ６２ ソース電極 ６４ 遮光電極層 ６６ Ｓ／Ｄ導電帯 ６８ シグナルメタル ７０ 導電性遮光体 ７２ 薄膜トランジスタ Ｇ 走査電極線 Ｓ 信号電極線
Claims (18)
- 【請求項１】 格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、 前記画素電極に対向した対向電極が形成され、前記第１
の基板と離間して配置される第２の基板と、 前記第１の基板と第２の基板の間に介在する液晶とを有
し、 任意の画素電極に接続した薄膜トランジスタのゲート電
極の周部に、そのゲート電極の接続していない走査電極
線から延出した遮光導電体の端部が位置し、薄膜トラン
ジスタと画素電極の間の間隙と、前記遮光導電体の一部
とが重なっていることを特徴とするアクティブマトリク
ス液晶表示素子。 - 【請求項２】 格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、 前記画素電極に対向した対向電極が形成され、前記第１
の基板と離間して配置される第２の基板と、 前記第１の基板と第２の基板の間に介在する液晶とを有
し、 薄膜トランジスタの上部に、その薄膜トランジスタのゲ
ート電極が接続している走査電極線と接続した遮光電極
層が画素電極に接触することなく積層されていることを
特徴とするアクティブマトリクス液晶表示素子。 - 【請求項３】 格子状に配線された複数の走査電極線お
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第１の基板と、 前記画素電極に対向した対向電極が形成され、前記第１
の基板と離間して配置される第２の基板と、 前記第１の基板と第２の基板の間に介在する液晶とを有
し、 任意の薄膜トランジスタの上部に、その薄膜トランジス
タに隣接した他の薄膜トランジスタのゲート電極が接続
している走査電極線と接続した遮光電極層が画素電極に
接触することなく積層されていることを特徴とするアク
ティブマトリクス液晶表示素子。 - 【請求項４】 遮光電極層が透明導電性材料で構成され
ていることを特徴とする請求項２または３記載のアクテ
ィブマトリクス液晶表示素子。 - 【請求項５】 ノーマリホワイト型であることを特徴と
する請求項４記載のアクティブマトリクス液晶表示素
子。 - 【請求項６】 第１の基板に形成された薄膜トランジス
タに対応する部分にのみに、第２の基板にブラックマス
クが形成されていることを特徴とする請求項４記載のア
クティブマトリクス液晶表示素子。 - 【請求項７】 第１の基板の遮光電極層の上部に偏光機
能を有した層が形成されていることを特徴とする請求項
４記載のアクティブマトリクス液晶表示素子。 - 【請求項８】 遮光電極層が遮光性の導電性材料で構成
されていることを特徴とする請求項２または３記載のア
クティブマトリクス液晶表示素子。 - 【請求項９】 任意の画素電極に接続した薄膜トランジ
スタのゲート電極の周部に、そのゲート電極の接続して
いない走査電極線から延出した遮光導電体の端部が位置
し、薄膜トランジスタと画素電極の間の間隙と、前記遮
光導電体の一部とが重なっていることを特徴とする請求
項２〜８のいずれかに記載のアクティブマトリクス液晶
表示素子。 - 【請求項１０】 格子状に配線された複数の走査電極線
および信号電極線と、それら走査電極線と信号電極線と
で区画された部分に形成された透光性の画素電極と、走
査電極線および信号電極線と画素電極とを接続した薄膜
トランジスタとが形成された第１の基板と、 前記画素電極に対向した対向電極が形成され、前記第１
の基板と離間して配置される第２の基板と、 前記第１の基板と第２の基板の間に介在する液晶とを有
し、 信号電極線と該信号電極線の側部に形成されている画素
電極の間隙と、走査電極線から信号電極線に沿って延出
した遮光導電体とが、その間に絶縁層を介して重なって
いることを特徴とするアクティブマトリクス液晶表示素
子。 - 【請求項１１】 信号電極線が透明導電性材料であるこ
とを特徴とする請求項１０記載のアクティブマトリクス
液晶表示素子。 - 【請求項１２】 格子状に配線された複数の走査電極線
および信号電極線と、それら走査電極線と信号電極線と
で区画された部分に形成された透光性の画素電極と、走
査電極線および信号電極線と画素電極とを接続した薄膜
トランジスタとが形成された第１の基板と、 前記画素電極に対向した対向電極が形成され、前記第１
の基板と離間して配置される第２の基板と、 前記第１の基板と第２の基板の間に介在する液晶とを有
し、 任意の画素電極に接続した薄膜トランジスタのゲート電
極の周部に向かって、その薄膜トランジスタの接続して
いない走査電極線から、信号電極線に沿って遮光導電体
が延出し、 該遮光導電体は、信号電極線と該信号電極線の側部に形
成されている画素電極の間の間隙と、その間に絶縁層を
介して重なると共に、 該遮光導電体と、薄膜トランジスタと画素電極の間の間
隙とが重なっていることを特徴とするアクティブマトリ
クス液晶表示素子。 - 【請求項１３】 信号電極線と該信号電極線の側部に形
成されている画素電極の間隙と、走査電極線から信号電
極線に沿って延出した遮光導電体とが、その間に絶縁層
を介して重なっていることを特徴とする請求項９記載の
アクティブマトリクス液晶表示素子。 - 【請求項１４】 格子状に配線された複数の走査電極線
および信号電極線と、それら走査電極線と信号電極線と
で区画された部分に形成された透光性の画素電極と、走
査電極線および信号電極線と画素電極とを接続した薄膜
トランジスタとが形成された第１の基板と、 前記画素電極に対向した対向電極が形成され、前記第１
の基板と離間して配置される第２の基板と、 前記第１の基板と第２の基板の間に介在する液晶とを有
し、 走査電極線上に、該走査電極線の幅よりも広い幅の蓄積
容量用電極が絶縁層を介して形成され、走査電極線と該
走査電極線の側部に形成されている画素電極との間の間
隙と、前記蓄積容量用電極とが絶縁層を介して重なり、 前記走査電極線と接続していない薄膜トランジスタに接
続している隣接した画素電極と、前記蓄積容量用電極と
が接続していることを特徴とするアクティブマトリクス
液晶表示素子。 - 【請求項１５】 格子状に配線された複数の走査電極線
および信号電極線と、それら走査電極線と信号電極線と
で区画された部分に形成された透光性の画素電極と、走
査電極線および信号電極線と画素電極とを接続した薄膜
トランジスタとが形成された第１の基板と、 前記画素電極に対向した対向電極が形成され、前記第１
の基板と離間して配置される第２の基板と、 前記第１の基板と第２の基板の間に介在する液晶とを有
し、 走査電極線上に、隣接した画素電極を延出した透明電極
が絶縁層を介して形成され、走査電極線と該走査電極線
の側部に形成されている画素電極との間の間隙と、導電
性遮光体とが絶縁層を介して重なり、 前記走査電極線と薄膜トランジスタを介して接続してい
る画素電極と、前記導電性遮光体とが接続していること
を特徴とするアクティブマトリクス液晶表示素子。 - 【請求項１６】 格子状に配線された複数の走査電極線
および信号電極線と、それら走査電極線と信号電極線と
で区画された部分に形成された透光性の画素電極と、走
査電極線および信号電極線と画素電極とを接続した薄膜
トランジスタとが形成された第１の基板と、 前記画素電極に対向した対向電極が形成され、前記第１
の基板と離間して配置される第２の基板と、 前記第１の基板と第２の基板の間に介在する液晶とを有
し、 任意の画素電極に接続した薄膜トランジスタのゲート電
極の周部に向かって、その薄膜トランジスタの接続して
いない走査電極線から、信号電極線に沿って遮光導電体
が延出し、 該遮光導電体は、信号電極線と信号電極線の側部に形成
されている画素電極の間の間隙と、その間に絶縁層を介
して重なると共に、 該遮光導電体と、薄膜トランジスタと画素電極の間の間
隙とが重なっており、 前記薄膜トランジスタの上部に、該薄膜トランジスタの
ゲート電極が接続している走査電極線と接続した遮光電
極層が画素電極に接触することなく積層され、 走査電極線上に、該走査電極線の幅よりも広い幅の蓄積
容量用電極が絶縁層を介して形成され、走査電極線と該
走査電極線の側部に形成されている画素電極との間の間
隙と、前記蓄積容量用電極とが絶縁層を介して重なり、 前記走査電極線と接続していない薄膜トランジスタに接
続している隣接した画素電極と、前記蓄積容量用電極と
が接続していることを特徴とするアクティブマトリクス
液晶表示素子。 - 【請求項１７】 格子状に配線された複数の走査電極線
および信号電極線と、それら走査電極線と信号電極線と
で区画された部分に形成された透光性の画素電極と、走
査電極線および信号電極線と画素電極とを接続した薄膜
トランジスタとが形成された第１の基板と、 前記画素電極に対向した対向電極が形成され、前記第１
の基板と離間して配置される第２の基板と、 前記第１の基板と第２の基板の間に介在する液晶とを有
し、 任意の画素電極に接続した薄膜トランジスタのゲート電
極の周部に向かって、その薄膜トランジスタの接続して
いない走査電極線から、信号電極線に沿って遮光導電体
が延出し、 該遮光導電体は、信号電極線と信号電極線の側部に形成
されている画素電極の間の間隙と、その間に絶縁層を介
して重なると共に、 該遮光導電体と、薄膜トランジスタと画素電極の間の間
隙とが重なっており、 前記薄膜トランジスタの上部に、前記遮光導電体と接続
した遮光電極層が画素電極に接触することなく積層さ
れ、 走査電極線上に、該走査電極線の幅よりも広い幅の蓄積
容量用電極が絶縁層を介して形成され、走査電極線と該
走査電極線の側部に形成されている画素電極との間の間
隙と、前記蓄積容量用電極とが絶縁層を介して重なり、 前記走査電極線と接続していない薄膜トランジスタに接
続している隣接した画素電極と、前記蓄積容量用電極と
が接続していることを特徴とするアクティブマトリクス
液晶表示素子。 - 【請求項１８】 格子状に配線された複数の走査電極線
および信号電極線と、それら走査電極線と信号電極線と
で区画された部分に形成された透光性の画素電極と、走
査電極線および信号電極線と画素電極とを接続した薄膜
トランジスタとが形成された第１の基板と、 前記画素電極に対向した対向電極が形成され、前記第１
の基板と離間して配置される第２の基板と、 前記第１の基板と第２の基板の間に介在する液晶とを有
し、 任意の画素電極に接続した薄膜トランジスタのゲート電
極の周部に向かって、その薄膜トランジスタの接続して
いない走査電極線から、透明導電性材料からなる信号電
極線に沿って遮光導電体が延出し、 該遮光導電体は、信号電極線と、その信号電極線と信号
電極線の側部に形成されている画素電極の間の間隙と、
その間に絶縁層を介して重なると共に、 該遮光導電体と、薄膜トランジスタと画素電極の間の間
隙とが重なっており、 前記薄膜トランジスタの上部に、前記遮光導電体と接続
した遮光性の導電性材料からなる遮光電極層が画素電極
に接触することなく積層され、 走査電極線上に、隣接した画素電極を延出した透明電極
が絶縁層を介して形成され、走査電極線と該走査電極線
の側部に形成されている画素電極との間の間隙と、導電
性遮光体とが絶縁層を介して重なり、 前記走査電極線と薄膜トランジスタを介して接続してい
る画素電極と、前記導電性遮光体とが接続していること
を特徴とするアクティブマトリクス液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30122094A JP2777545B2 (ja) | 1994-12-05 | 1994-12-05 | アクティブマトリクス液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30122094A JP2777545B2 (ja) | 1994-12-05 | 1994-12-05 | アクティブマトリクス液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08160451A true JPH08160451A (ja) | 1996-06-21 |
| JP2777545B2 JP2777545B2 (ja) | 1998-07-16 |
Family
ID=17894234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30122094A Expired - Lifetime JP2777545B2 (ja) | 1994-12-05 | 1994-12-05 | アクティブマトリクス液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2777545B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002258320A (ja) * | 2001-02-28 | 2002-09-11 | Nec Corp | 液晶表示装置 |
| KR100357215B1 (ko) * | 1999-06-21 | 2002-10-18 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 |
| JP2005031631A (ja) * | 2003-07-07 | 2005-02-03 | Au Optronics Corp | 非マトリックスの遮蔽構造を備えたフラットパネルディスプレイ |
| JP2005284255A (ja) * | 2004-03-30 | 2005-10-13 | Lg Philips Lcd Co Ltd | 液晶表示素子 |
| JP2007034090A (ja) * | 2005-07-29 | 2007-02-08 | Casio Comput Co Ltd | 液晶表示装置 |
| JP2009163007A (ja) * | 2008-01-07 | 2009-07-23 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| US8217872B2 (en) | 2008-02-21 | 2012-07-10 | Sharp Kabushiki Kaisha | Active matrix substrate, and liquid crystal display device |
| JP2015109454A (ja) * | 2009-06-30 | 2015-06-11 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| US20170185191A1 (en) * | 2015-12-28 | 2017-06-29 | Lg Display Co., Ltd. | Display Device with Light Shield |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613118A (ja) * | 1984-06-16 | 1986-01-09 | Canon Inc | トランジスタ基板 |
| JPS61157927U (ja) * | 1985-03-20 | 1986-09-30 | ||
| JPS63276031A (ja) * | 1987-05-08 | 1988-11-14 | Hitachi Ltd | 液晶表示装置 |
| JPS6472121A (en) * | 1987-09-11 | 1989-03-17 | Fujitsu Ltd | Active matrix type liquid crystal device |
| JPH0251128A (ja) * | 1988-08-12 | 1990-02-21 | Seikosha Co Ltd | シリコン薄膜トランジスタアレイの保持容量 |
| JPH02198430A (ja) * | 1989-01-27 | 1990-08-06 | Nec Corp | 薄膜電界効果型トランジスタ素子アレイ |
| JPH0315827A (ja) * | 1989-06-14 | 1991-01-24 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、薄膜トランジスタアレー及び液晶表示装置 |
| JPH04233516A (ja) * | 1990-06-27 | 1992-08-21 | Philips Gloeilampenfab:Nv | アクティブマトリクス液晶表示装置 |
| JPH0527249A (ja) * | 1991-07-25 | 1993-02-05 | Sharp Corp | アクテイブマトリクス基板 |
| JPH0527266A (ja) * | 1990-11-09 | 1993-02-05 | Seiko Epson Corp | アクテイブマトリツクス基板 |
| JPH06138484A (ja) * | 1992-10-27 | 1994-05-20 | Nec Corp | アクティブマトリックス型液晶表示装置の画素構造 |
-
1994
- 1994-12-05 JP JP30122094A patent/JP2777545B2/ja not_active Expired - Lifetime
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613118A (ja) * | 1984-06-16 | 1986-01-09 | Canon Inc | トランジスタ基板 |
| JPS61157927U (ja) * | 1985-03-20 | 1986-09-30 | ||
| JPS63276031A (ja) * | 1987-05-08 | 1988-11-14 | Hitachi Ltd | 液晶表示装置 |
| JPS6472121A (en) * | 1987-09-11 | 1989-03-17 | Fujitsu Ltd | Active matrix type liquid crystal device |
| JPH0251128A (ja) * | 1988-08-12 | 1990-02-21 | Seikosha Co Ltd | シリコン薄膜トランジスタアレイの保持容量 |
| JPH02198430A (ja) * | 1989-01-27 | 1990-08-06 | Nec Corp | 薄膜電界効果型トランジスタ素子アレイ |
| JPH0315827A (ja) * | 1989-06-14 | 1991-01-24 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、薄膜トランジスタアレー及び液晶表示装置 |
| JPH04233516A (ja) * | 1990-06-27 | 1992-08-21 | Philips Gloeilampenfab:Nv | アクティブマトリクス液晶表示装置 |
| JPH0527266A (ja) * | 1990-11-09 | 1993-02-05 | Seiko Epson Corp | アクテイブマトリツクス基板 |
| JPH0527249A (ja) * | 1991-07-25 | 1993-02-05 | Sharp Corp | アクテイブマトリクス基板 |
| JPH06138484A (ja) * | 1992-10-27 | 1994-05-20 | Nec Corp | アクティブマトリックス型液晶表示装置の画素構造 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100357215B1 (ko) * | 1999-06-21 | 2002-10-18 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 |
| JP2002258320A (ja) * | 2001-02-28 | 2002-09-11 | Nec Corp | 液晶表示装置 |
| JP2005031631A (ja) * | 2003-07-07 | 2005-02-03 | Au Optronics Corp | 非マトリックスの遮蔽構造を備えたフラットパネルディスプレイ |
| JP2005284255A (ja) * | 2004-03-30 | 2005-10-13 | Lg Philips Lcd Co Ltd | 液晶表示素子 |
| US7554630B2 (en) | 2004-03-30 | 2009-06-30 | Lg Display Co., Ltd. | Liquid crystal display device having common line parallel to and between gate line and pixel electrode with light shield projecting from common line parallel to data line and overlapping area between data line and pixel electrode |
| JP2007034090A (ja) * | 2005-07-29 | 2007-02-08 | Casio Comput Co Ltd | 液晶表示装置 |
| JP2009163007A (ja) * | 2008-01-07 | 2009-07-23 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| US8339342B2 (en) | 2008-01-07 | 2012-12-25 | Japan Display Central Inc. | Liquid crystal display device |
| US8217872B2 (en) | 2008-02-21 | 2012-07-10 | Sharp Kabushiki Kaisha | Active matrix substrate, and liquid crystal display device |
| US9293566B2 (en) | 2009-06-30 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10418467B2 (en) | 2009-06-30 | 2019-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9299807B2 (en) | 2009-06-30 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9412768B2 (en) | 2009-06-30 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2017005271A (ja) * | 2009-06-30 | 2017-01-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI571940B (zh) * | 2009-06-30 | 2017-02-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| US11417754B2 (en) | 2009-06-30 | 2022-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2015109454A (ja) * | 2009-06-30 | 2015-06-11 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| US9985118B2 (en) | 2009-06-30 | 2018-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US20180233589A1 (en) | 2009-06-30 | 2018-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10790383B2 (en) | 2009-06-30 | 2020-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR20170077791A (ko) * | 2015-12-28 | 2017-07-06 | 엘지디스플레이 주식회사 | 광 차폐부를 갖는 디스플레이 디바이스 |
| US10254864B2 (en) * | 2015-12-28 | 2019-04-09 | Lg Display Co., Ltd. | Display device with light shield |
| US20170185191A1 (en) * | 2015-12-28 | 2017-06-29 | Lg Display Co., Ltd. | Display Device with Light Shield |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2777545B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9726943B2 (en) | Display panel comprising a common electrode having first and second main slits that correspond with first and second light shielding portions, respectively | |
| JP4687259B2 (ja) | 液晶表示装置 | |
| US10459301B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP5102848B2 (ja) | アクティブマトリクス基板及び液晶表示装置 | |
| US20210294459A1 (en) | Display device including position input function | |
| US6724443B1 (en) | Active matrix type display device | |
| KR100235546B1 (ko) | 트랜지스터 매트릭스장치 및 그 구동방법 | |
| US9235091B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP4952166B2 (ja) | 液晶装置 | |
| JP4599655B2 (ja) | 電気光学装置及びプロジェクタ | |
| KR20090023098A (ko) | 전기 광학 장치 및 전자 기기 | |
| KR100626576B1 (ko) | 전기광학장치 그리고 전자기기 및 투사형 표시장치 | |
| JP2777545B2 (ja) | アクティブマトリクス液晶表示素子 | |
| US10928694B2 (en) | Active matrix substrate and liquid crystal display device | |
| US6504593B1 (en) | Display electrode arrangement for a reflection type liquid crystal display device | |
| US20130088668A1 (en) | Liquid crystal display device having reduced color shift | |
| US7432995B2 (en) | Liquid crystal display device comprising one pair of thin film transistors per pixel and method for fabricating the same | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JP5481790B2 (ja) | 電気光学装置 | |
| JP4131520B2 (ja) | 液晶表示装置 | |
| JP3733769B2 (ja) | 液晶装置 | |
| KR20180135529A (ko) | 표시 장치 | |
| US20060087609A1 (en) | Liquid crystal display device | |
| JP2010091904A (ja) | 液晶表示装置 | |
| JP4303817B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980414 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |