JP2000249739A - Test carrier and inspection method for bare chip - Google Patents
Test carrier and inspection method for bare chipInfo
- Publication number
- JP2000249739A JP2000249739A JP11050665A JP5066599A JP2000249739A JP 2000249739 A JP2000249739 A JP 2000249739A JP 11050665 A JP11050665 A JP 11050665A JP 5066599 A JP5066599 A JP 5066599A JP 2000249739 A JP2000249739 A JP 2000249739A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- chip
- contact sheet
- carrier
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Connecting Device With Holders (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、テストキャリア及
びテストキャリアを利用したベアチップの検査方法に関
し、更に詳細には、狭ピッチ配列で電極パッドを有する
ベアチップに対応でき、しかも経済的で寿命の長いテス
トキャリア、及び作業能率の高いベアチップの検査方法
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test carrier and a method of inspecting a bare chip using the test carrier, and more particularly, to a bare chip having electrode pads in a narrow pitch arrangement, and is economical and has a long life. The present invention relates to a test carrier and a method for inspecting a bare chip with high work efficiency.
【０００２】[0002]
【従来の技術】半導体装置の高密度実装化の要求に応じ
て、近年、ベアチップを実装基板上に実装するベアチッ
プ実装法が開発され、実用化されつつある。ベアチップ
とは、ウエハ上に形成された半導体チップをダイシング
して得たものである。ベアチップは、ダイシングした半
導体チップを樹脂封止等によりパッケージ化した従来の
半導体パッケージとは異なり、実装寸法が著しく小さく
て済むので、実装密度を高くできる利点を有する。しか
し、現状のベアチップは、ウエハーテストのみでの出荷
が殆どであり、パッケージ品と同等の検査を行い、品質
保証付きでの出荷はなされていない状況である。これを
解決するためにベアチップ状態での選別、バーンイン手
法が色々と提案されている。例えば、特願平１０−１６
６６７５号公報が挙げられる。これについて、以下に説
明する。2. Description of the Related Art In response to demands for high-density mounting of semiconductor devices, in recent years, a bare chip mounting method for mounting a bare chip on a mounting substrate has been developed and is being put to practical use. The bare chip is obtained by dicing a semiconductor chip formed on a wafer. Unlike a conventional semiconductor package in which a diced semiconductor chip is packaged by resin sealing or the like, a bare chip requires an extremely small mounting dimension, and thus has an advantage that the mounting density can be increased. However, most bare chips are currently shipped only by wafer test, are inspected at the same level as packaged products, and are not shipped with quality assurance. In order to solve this, various sorting and burn-in methods in a bare chip state have been proposed. For example, Japanese Patent Application No. Hei 10-16
No. 6675 gazette. This will be described below.
【０００３】図５は従来のベアチップの検査手順のフロ
ーチャートである。先ず、ステップ１で、集積回路を各
チップ毎に形成したウエハを検査する。次いで、ステッ
プ２でダイシングして各半導体チップに分割し、ベアチ
ップとする。ステップ３では、各ベアチップをテストキ
ャリアに装着し、ステップ４で一次検査を行う。次い
で、ステップ５でバーンインを行って、ベアチップに実
使用状態より高い電圧、温度のストレスを与える。ステ
ップ６で、バーンイン処理後のベアチップについて二次
検査を行う。最後に、ステップ７としてテストキャリア
からベアチップを取り外し、良品であれば、出荷する。
本検査手順で検査されるベアチップは、図６（ａ）及び
（ｂ）に示すように、ベアチップの電極には、アルミニ
ウム製の電極パッドが設けてある。ベアチップの電極
は、現実には、Ａｌ層が酸化され、図６（ｃ）に示すよ
うに、Ａｌ層と、Ａｌ層上に生成したＡｌ自然酸化膜
（Ａｌ2 Ｏ3 ）とから構成される。Ａｌ自然酸化膜は、
電極パッド形成後にＡｌ層が自然酸化されて生じたもの
である。図６（ａ）はベアチップの斜視図、図６（ｂ）
はベアチップの電極パッド" Ａ "の拡大図、図６（ｃ）
は電極パッドの断面図である。FIG. 5 is a flowchart of a conventional bare chip inspection procedure. First, in step 1, a wafer on which an integrated circuit is formed for each chip is inspected. Next, in step 2, dicing is performed to divide the semiconductor chips into bare chips. In step 3, each bare chip is mounted on a test carrier, and in step 4, a primary inspection is performed. Next, burn-in is performed in step 5 to apply a higher voltage and temperature stress to the bare chip than in the actual use state. In step 6, a secondary inspection is performed on the bare chip after the burn-in process. Finally, as step 7, the bare chip is removed from the test carrier, and if it is a non-defective product, it is shipped.
As shown in FIGS. 6A and 6B, the bare chip inspected in this inspection procedure has an electrode pad made of aluminum on the electrode of the bare chip. The bare chip electrode is actually composed of an Al layer and an Al natural oxide film (Al2 O3) formed on the Al layer, as shown in FIG. 6C, in which the Al layer is oxidized. Al natural oxide film is
This is caused by spontaneous oxidation of the Al layer after the formation of the electrode pad. FIG. 6A is a perspective view of a bare chip, and FIG.
Is an enlarged view of the bare chip electrode pad "A", FIG. 6 (c).
FIG. 3 is a sectional view of an electrode pad.
【０００４】ここで、図７〜図９を参照して、検査に際
し、ベアチップを搭載する従来のテストキャリアの構造
を説明する。図７は従来のテストキャリアの構成を示す
展開斜視図、図８は図７のテストキャリアを組み込んだ
状態の矢視Ｉ−Ｉの縦断面図、図９（ａ）、（ｂ）、及
び（ｃ）は、それぞれ、キャリアベース、弾性体、及び
コンタクトシートのキャリア組込み前の斜視図である。
テストキャリア１０は、図７に示すように、キャリア本
体１２と、キャリア本体１２に挿入するキャリア蓋１４
と、ベアチップを搭載するキャリアベース１６とから構
成されている。キャリア本体１２は、コンタクトシート
１７を介して後ネジ止めによりキャリアベース１６に取
り付けられている。ベアチップは、後述するように、コ
ンタクトシート１７の中央に配置される。[0004] The structure of a conventional test carrier on which a bare chip is mounted for inspection will be described with reference to FIGS. 7 to 9. 7 is an exploded perspective view showing a configuration of a conventional test carrier, FIG. 8 is a vertical sectional view taken along a line II in a state where the test carrier of FIG. 7 is incorporated, and FIGS. 9 (a), (b), and ( (c) is a perspective view of the carrier base, the elastic body, and the contact sheet before the carrier is assembled.
As shown in FIG. 7, the test carrier 10 includes a carrier body 12 and a carrier lid 14 inserted into the carrier body 12.
And a carrier base 16 on which a bare chip is mounted. The carrier body 12 is attached to the carrier base 16 via a contact sheet 17 by rear screwing. The bare chip is arranged at the center of the contact sheet 17 as described later.
【０００５】キャリア本体１２は、図７に示すように、
下部にキャリア蓋１４を収容する長方形筒状のキャリア
枠１８と、キャリア枠１８の両長辺側壁から上方にそれ
ぞれ対向して延び、外方に拡開自在なキャリア蓋止め壁
２０とを備えている。キャリア枠１８の両長辺側壁１９
の上端は、図８に示すように、筒内側に形成された切れ
込み部２２Ａ、２２Ｂをキャリア蓋止め壁２０の下端と
の間に備えている。[0005] As shown in FIG.
A rectangular cylindrical carrier frame 18 for accommodating the carrier lid 14 is provided at a lower portion, and a carrier lid stopper wall 20 which extends upwardly from both long side walls of the carrier frame 18 and is openable outward. I have. Both long side walls 19 of carrier frame 18
As shown in FIG. 8, notches 22A and 22B formed on the inner side of the cylinder are provided between the lower end of the carrier lid stopper wall 20 and the lower end of the carrier lid stopper wall 20.
【０００６】キャリア蓋１４は、図８に示すように、蓋
上部２４と、蓋上部２４の両側縁から下方に垂下する側
壁２６Ａ、２６Ｂと、蓋上部２４の下方で側壁２６Ａ、
２６Ｂの間に摺動自在に設けられたチップ押圧部２８と
を備えている。側壁２６Ａ、２６Ｂは、それぞれ、外方
に突出する突出部３０Ａ、３０Ｂを中間に備え、キャリ
ア蓋１４がキャリア本体１２に挿入された際、突出部３
０Ａ、３０Ｂが切れ込み部２２Ａ、２２Ｂに入り込むこ
とにより、キャリア１４は、キャリア本体１２に掛止さ
れる。蓋上部２４とチップ押圧部２８との間には、球体
２０を介してチップ押圧部２８を下方に付勢するコイル
バネ３２が設けられている。As shown in FIG. 8, the carrier lid 14 has a lid upper part 24, side walls 26A and 26B hanging downward from both side edges of the lid upper part 24, and side walls 26A and 26B below the lid upper part 24.
And a chip pressing portion 28 slidably provided between the chip pressing portions 28B. The side walls 26A, 26B are provided with protrusions 30A, 30B protruding outward in the middle, respectively, and when the carrier lid 14 is inserted into the carrier body 12, the protrusions 3
The carrier 14 is hooked on the carrier main body 12 by the penetration of the cuts 22A and 22B by the holes 0A and 30B. A coil spring 32 is provided between the lid upper portion 24 and the chip pressing portion 28 to urge the chip pressing portion 28 downward through the sphere 20.
【０００７】キャリアベース１６は、図９（ａ）に示す
ように、コンタクトシートの縦、横寸法と同じ大きさ
で、貫通孔３３を有する凹部３４を中央に備えている。
図９（ｂ）に示すように、貫通孔３５を有する弾性体３
６が、貫通孔３５を貫通孔３３上に位置させるようにし
て、バンプの高さばらつき、ベアチップの反りを吸収す
る事を目的として凹部３４内に配置される。コンタクト
シート１７は、ポリイミドで形成された厚さ５０μm以
下のシートであって、ベアチップを載せて、キャリア蓋
１４とキャリアベース１６との間に介在するシートであ
る。コンタクトシート１７は、図９（ｃ）に示すよう
に、ベアチップの各電極パッドと一致する位置に内側端
子４０を一方の端部として有し、外部の検査装置と接続
される外側端子４２を他方の端部として外側に有する所
定の配線パターン３８を上面に備え、弾性体３６の貫通
孔３５と同じ位置に貫通孔３９を備えている。内側端子
４０は、図９（ｄ）に示すように、バンプ４４を有す
る。バンプ４４は、配線パターン３８と同様に、図９
（ｅ）に示すように、上からＡｕメッキ層、Ｎｉ層及び
Ｃｕ層あるいはそれらの合金層で形成されている。As shown in FIG. 9A, the carrier base 16 has the same size as the vertical and horizontal dimensions of the contact sheet, and has a concave portion 34 having a through hole 33 at the center.
As shown in FIG. 9B, the elastic body 3 having the through hole 35
6 are arranged in the recesses 34 so that the through holes 35 are positioned above the through holes 33 for the purpose of absorbing the height variation of the bumps and the warpage of the bare chip. The contact sheet 17 is a sheet formed of polyimide and having a thickness of 50 μm or less, and is a sheet on which a bare chip is placed and interposed between the carrier lid 14 and the carrier base 16. As shown in FIG. 9C, the contact sheet 17 has an inner terminal 40 at one end at a position corresponding to each electrode pad of the bare chip, and an outer terminal 42 connected to an external inspection device on the other side. A predetermined wiring pattern 38 having an outer side as an end portion is provided on the upper surface, and a through hole 39 is provided at the same position as the through hole 35 of the elastic body 36. The inner terminal 40 has a bump 44 as shown in FIG. As with the wiring pattern 38, the bump 44 is formed as shown in FIG.
As shown in (e), the upper surface is formed of an Au plating layer, a Ni layer, a Cu layer, or an alloy layer thereof.
【０００８】次いで、ベアチップの電極パッドとコンタ
クトシート１７の内側端子４０との位置合わせをベアチ
ップとコンタクトシートの配線パターンを画像認識する
事により実施し、ベアチップをコンタクトシート１７上
に配置する。Next, the alignment between the electrode pads of the bare chip and the inner terminals 40 of the contact sheet 17 is performed by recognizing the wiring patterns of the bare chip and the contact sheet by image, and the bare chip is arranged on the contact sheet 17.
【０００９】続いて、真空吸引装置により、キャリアベ
ース１６の貫通孔３３、弾性体３６の貫通孔３５及びコ
ンタクトシート１７の貫通孔３９を介してベアチップを
吸引し、コンタクトシート１７上に仮固定する。次い
で、チップ押圧部２８を下にして、キャリア本体１２内
にキャリア蓋１４を挿入する。突出部３０が切れ込み部
２２に入り込み、キャリア蓋１４は、キャリア本体１２
に掛止される。これにより、ベアチップは、チップ押圧
部２８を介してコイルバネ３２により押圧されて、ベア
チップの電極パッドはコンタクトシート１７の内側端子
４０に接触し、押圧される。また、この時点で、真空吸
引によるベアチップの吸着は停止される。Subsequently, the bare chip is sucked through the through hole 33 of the carrier base 16, the through hole 35 of the elastic body 36 and the through hole 39 of the contact sheet 17 by a vacuum suction device, and is temporarily fixed on the contact sheet 17. . Next, the carrier lid 14 is inserted into the carrier body 12 with the chip pressing portion 28 facing down. The protruding portion 30 enters the cut portion 22 and the carrier lid 14 is attached to the carrier body 12.
Hanged on. As a result, the bare chip is pressed by the coil spring 32 via the chip pressing portion 28, and the electrode pad of the bare chip contacts the inner terminal 40 of the contact sheet 17 and is pressed. At this point, the suction of the bare chip by the vacuum suction is stopped.
【００１０】この状態で、例えば１２５℃、３分のプリ
ヒート処理を実施し、一次選別を行ない、良品チップに
ついてバーンイン処理を行う。バーンイン処理条件は、
例えば１２５℃、印可電圧６〜８Ｖ、時間８〜７２時間
である。バーンイン処理の後、二次選別を行い、不良品
を排除する。テストキャリアからのベアチップの取り外
しは、ベアチップの装着と逆の手順で行う。In this state, for example, a preheating process is performed at 125 ° C. for 3 minutes, a primary sorting is performed, and a burn-in process is performed on a good chip. Burn-in processing conditions
For example, the temperature is 125 ° C., the applied voltage is 6 to 8 V, and the time is 8 to 72 hours. After the burn-in process, secondary sorting is performed to eliminate defective products. The removal of the bare chip from the test carrier is performed in the reverse procedure of the mounting of the bare chip.
【００１１】[0011]
【発明が解決しようとする課題】しかし、上述のテスト
キャリアを利用した従来のベアチップの検査方法には、
次のような問題があった。第１には、電極パッドと接触
するコンタクトシートの内側端子にバンプを必要として
いるために、コンタクトシートのコストが嵩むというこ
とである。第２には、バンプとアルミニウム製電極パッ
ドとが接触するので、バーンイン等の熱履歴により、電
極パッドが削られて薄くなることである。その結果、テ
スト後のチップの組立性、例えばワイヤーボンディング
性、バンプ付け性の劣化が発生する。第３には、電極パ
ッドがアルミの場合、自然酸化膜が生成するため、低加
圧で安定したコンタクトを得るためには、電極パッドを
バンプに接触、押圧する押圧力を強くする必要があっ
て、例えば１０ｇ／ピンの荷重になる。この結果、ベア
チップのアルミ電極が損傷し易く、テスト後のチップの
組立性、例えばワイヤーボンディング性、バンプ付け性
の劣化が発生する。また、押し圧力を大きくしないよう
にするには、チップをキャリアへ搭載した後にベアチッ
プとコンタクトシート、キャリアベースの熱膨脹差を利
用したプリヒート処理があるが、この場合、アルミ屑が
コンタクトシートのバンプ先端へ付着するため、コンタ
クトシートの寿命が短くなる。However, the conventional bare chip inspection method using the test carrier described above includes:
There were the following problems. First, the cost of the contact sheet increases because bumps are required for the inner terminals of the contact sheet that come into contact with the electrode pads. Second, since the bump and the aluminum electrode pad are in contact with each other, the electrode pad is shaved and thinned due to heat history such as burn-in. As a result, the assembling property of the chip after the test, for example, the wire bonding property and the bumping property deteriorate. Third, when the electrode pad is made of aluminum, a natural oxide film is formed. Therefore, in order to obtain a stable contact with low pressure, it is necessary to increase the pressing force for contacting and pressing the electrode pad to the bump. Thus, the load becomes, for example, 10 g / pin. As a result, the aluminum electrode of the bare chip is easily damaged, and the assemblability of the chip after the test, for example, the wire bonding property and the bumping property are deteriorated. Also, to not increase the pressing pressure, bare chip and contact sheet after mounting the chip to the carrier, there is a preheat process using the differential thermal expansion of the carrier base, in this case, the top end of the bump of aluminum scrap contact sheet , The life of the contact sheet is shortened.
【００１２】一方、ポゴピンによるコンタクト方式を適
用し、図１０（ｃ）に示すようなバーンイン・ソケット
にバンプ付きベアチップを挿入して検査する方法も従来
から実施されている。この方法では、先ず、図１０
（ａ）に示すようなベアチップの電極パッドに金バンプ
メッキを施して、図１０（ｂ）に示すように、バンプを
形成する。次いで、図１０（ｃ）に示すように、バーン
イン・ソケット４２に装着し、金バンプとバーンイン・
ソケットのピンとを接触させ、ソケット蓋を下ろして双
方を相互に接触させる。次いで、バーンインし、所定の
検査を行う。しかし、この方式では、電極パッドのピッ
チが、０．５mm以上であることが必要であり、０．５mm
以下、特に、０．２mm以下の狭ピッチのベアチップには
適用することが極めて難しい。また、電極バンプがピン
と接触するために、バンプの変形が生じるため、フリッ
プチップ接続を行うことが難しくなる。On the other hand, a method of applying a contact method using pogo pins and inserting a bare chip with bumps into a burn-in socket as shown in FIG. In this method, first, FIG.
Gold bump plating is applied to the electrode pads of the bare chip as shown in FIG. 10A to form bumps as shown in FIG. Next, as shown in FIG. 10 (c), it is mounted on the burn-in
The pins of the socket are brought into contact, the socket lid is lowered and the two are brought into contact with each other. Next, burn-in is performed and a predetermined inspection is performed. However, in this method, the pitch of the electrode pads needs to be 0.5 mm or more,
Hereinafter, it is extremely difficult to apply to a bare chip having a narrow pitch of 0.2 mm or less. In addition, since the electrode bumps are in contact with the pins, the bumps are deformed, so that it is difficult to perform flip-chip connection.
【００１３】そこで、本発明の目的は、狭ピッチの電極
配列のベアチップであっても、経済的にベアチップ検査
を行えるテストキャリア及びそのテストキャリアを利用
したベアチップ及びウエハの検査方法を提供することで
ある。SUMMARY OF THE INVENTION An object of the present invention is to provide a test carrier capable of economically performing a bare chip inspection even for a bare chip having a narrow pitch electrode arrangement, and a bare chip and wafer inspection method using the test carrier. is there.
【００１４】[0014]
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るテストキャリアは、電極パッド上に金
（Ａｕ）又は金合金製バンプを有するベアチップを保持
してテスト、バーンイン処理すると共に、ベアチップの
電極パッドを外部の検査装置に接続させるテストキャリ
アであって、バンプを有するベアチップの電極と接触す
る金（Ａｕ）層を上面に有する端子パッドを一方の端部
に、外部の検査装置に接続する接続端子を他方の端部に
それぞれ有し、一方の端部をベアチップの電極パッドに
対応した位置に設けた配線パターンを備えたコンタクト
シートと、コンタクトシートを介してベアチップを支持
するキャリアベースと、キャリアベース上にコンタクト
シートを介して貫通中空部を有するキャリア本体と、キ
ャリア本体の貫通中空部に貫入してベアチップに接触、
押圧して、バンプを有するベアチップの電極パッドとコ
ンタクトシートの端子パッドとを電気的に接触させるキ
ャリア蓋体とを有し、コンタクトシートの端子パッド
は、バンプの形成されていない平坦なパッドとして形成
され、配線パターンを介してベアチップの電極パッドを
外部の検査装置に接続させることを特徴としている。In order to achieve the above object, a test carrier according to the present invention carries out test and burn-in processing while holding a bare chip having a gold (Au) or gold alloy bump on an electrode pad. A test carrier for connecting an electrode pad of a bare chip to an external inspection device, wherein a terminal pad having a gold (Au) layer on an upper surface thereof to be in contact with an electrode of a bare chip having a bump is provided at one end, and an external inspection is performed. A contact sheet having a wiring pattern having connection terminals connected to the device at the other end and having one end at a position corresponding to the electrode pad of the bare chip, and supporting the bare chip via the contact sheet A carrier base, a carrier body having a hollow portion therethrough through a contact sheet on the carrier base, and a penetration of the carrier body Contacting the bare chip to penetrate the hollow portion,
A carrier lid for pressing and electrically contacting the electrode pads of the bare chip having the bumps and the terminal pads of the contact sheet, wherein the terminal pads of the contact sheet are formed as flat pads on which no bumps are formed. Then, the electrode pads of the bare chip are connected to an external inspection device via a wiring pattern.
【００１５】本発明では、バンプは、金（Ａｕ）又は金
合金で形成され、電極パッド上に金（Ａｕ）又は金合金
製バンプを接合するには、例えなバンプボンダーを使っ
て電極パッド上に金（Ａｕ）又は金合金製バンプを接合
する方法、治具を使って熱圧着方式で電極パッド上に金
（Ａｕ）又は金合金製バンプを接合する方法等がある。
熱圧着方式により接合したバンプは除去し易い。また、
バンプボンダー方式の場合、形成したバンプを後で除去
するときには、バンプ形成条件である荷重及び超音波を
調整して、電極パッドとバンプとの接合を仮接合レベル
すなわち検査工程中バンプ欠落が発生しないレベルとす
る。本発明では、従来のベアチップ電極のＡｌ層又はＡ
ｌ酸化膜とパッドのＡｕ層との接触に代えて、ベアチッ
プ電極パッドのＡｕ又はＡｕ合金製バンプとＡｕ面を有
する端子パッドのＡｕ層同士の接触であるから、確実に
電気的接触（コンタクト）を達成し、しかも低い押圧
力、例えば約５ｇ／ピンで十分であって、従来の約１／
２で良いため、電極パッド及び端子パッドの損耗が少な
く、プリヒート処理も不要である。更には、コンタクト
シートの寿命も長い。In the present invention, the bumps are formed of gold (Au) or a gold alloy. To bond the gold (Au) or gold alloy bumps on the electrode pads, the bumps are formed on the electrode pads using an exemplary bump bonder. And a method of bonding a bump made of gold (Au) or a gold alloy on an electrode pad by a thermocompression bonding method using a jig.
The bumps bonded by the thermocompression bonding method are easily removed. Also,
In the case of the bump bonder method, when the formed bump is later removed, the load and the ultrasonic wave, which are the bump forming conditions, are adjusted so that the bonding between the electrode pad and the bump is at the temporary bonding level, that is, no bump missing occurs during the inspection process Level. In the present invention, the conventional bare chip electrode Al layer or A
(1) Instead of the contact between the oxide film and the Au layer of the pad, the Au or Au alloy bump of the bare chip electrode pad is in contact with the Au layer of the terminal pad having the Au surface, so that electrical contact (contact) is ensured. And a low pressing force, for example, about 5 g / pin is sufficient, and about 1 /
2, the electrode pads and the terminal pads are less worn, and the preheating treatment is unnecessary. Furthermore, the life of the contact sheet is long.
【００１６】本発明の好適な実施態様では、キャリアベ
ースは、ベアチップの下方に凹部を備え、その凹部に弾
性体を収容している。これにより、バンプの高さばらつ
き、ベアチップの反りを吸収している。更に好適には、
キャリアベースは、凹部に貫通開口部を有し、かつ弾性
体は、凹部に収容されたときに、キャリアベースの貫通
開口部に連通する貫通孔を有し、コンタクトシートは、
キャリアベース上に配置されたときに、弾性体の貫通孔
に連通する貫通孔を有する。これにより、キャリアベー
スの貫通開口部、弾性体の貫通孔、及びコンタクトシー
トの貫通孔を介して、ベアチップを吸引し、コンタクト
シート上に仮固定することができる。In a preferred embodiment of the present invention, the carrier base has a concave portion below the bare chip, and the elastic body is accommodated in the concave portion. This absorbs bump height variations and bare chip warpage. More preferably,
The carrier base has a through-opening in the recess, and the elastic body has a through-hole communicating with the through-opening of the carrier base when housed in the recess, and the contact sheet has
When it is arranged on the carrier base, it has a through hole communicating with the through hole of the elastic body. Thereby, the bare chip can be sucked through the through opening of the carrier base, the through hole of the elastic body, and the through hole of the contact sheet, and can be temporarily fixed on the contact sheet.
【００１７】本発明の好適な実施態様では、キャリア蓋
体は、キャリア本体の貫通中空部に貫入してベアチップ
に接触し、押圧するチップ押圧部を下部に有し、キャリ
ア本体に着脱自在に掛止され、かつ内蔵するバネにより
チップ押圧部をベアチップに対して押圧して、ベアチッ
プの電極パッドとコンタクトシートの配線パターンの端
子パッドとを電気的に接触させる。In a preferred embodiment of the present invention, the carrier lid has a chip pressing portion at a lower portion which penetrates into the through hollow portion of the carrier body and contacts and presses the bare chip, and is detachably hung on the carrier body. The chip pressing portion is stopped and is pressed against the bare chip by a built-in spring to electrically contact the electrode pad of the bare chip with the terminal pad of the wiring pattern of the contact sheet.
【００１８】上述のテストキャリアを使用した本発明に
係るベアチップの検査方法（以下、第１の発明方法と言
う）は、テストキャリアを使って、電極パッドにバンプ
を備えたベアチップを検査する方法であって、テスト、
バーンイン処理に際し、光学的な位置合わせ装置を使っ
て、ベアチップの電極パッドとコンタクトシートの端子
パッドとを位置合わせし、ベアチップとコンタクトシー
トとの位置合わせデータを得る第１のステップと、位置
合わせデータに基づいて、ベアチップの電極パッドとコ
ンタクトシートの端子パッドとが相互に一致するよう
に、コンタクトシート上にベアチップを位置決めして、
ベアチップをコンタクトシート上に配置する第２のステ
ップと、キャリアベースの貫通開口部、弾性体の貫通
孔、及びコンタクトシートの貫通孔を介して、ベアチッ
プを吸引し、コンタクトシート上に仮固定する第３のス
テップと、チップ押圧部を下方にしてキャリア蓋体をキ
ャリア本体の貫通中空部に貫入させ、チップ押圧部でベ
アチップを押圧して、ベアチップの電極パッドとコンタ
クトシートの端子パッドとを電気的に接触させる第４の
ステップと、ベアチップを保持したテストキャリアを所
定の温度の炉に送入してバーンイン処理する第５のステ
ップとを備えていることを特徴とする。The bare chip inspection method according to the present invention using the above-described test carrier (hereinafter referred to as the first invention method) is a method for inspecting a bare chip provided with bumps on electrode pads using a test carrier. Oh, test,
A first step of aligning the electrode pads of the bare chip with the terminal pads of the contact sheet using an optical alignment device during the burn-in process to obtain alignment data between the bare chip and the contact sheet; Based on the, the bare chip is positioned on the contact sheet so that the electrode pads of the bare chip and the terminal pads of the contact sheet match each other,
A second step of disposing the bare chip on the contact sheet, and a second step of sucking the bare chip through the through opening of the carrier base, the through hole of the elastic body, and the through hole of the contact sheet and temporarily fixing the bare chip on the contact sheet. Step 3, the chip pressing portion is lowered so that the carrier lid penetrates into the through hollow portion of the carrier body, and the chip pressing portion presses the bare chip to electrically connect the bare chip electrode pads and the contact sheet terminal pads. And a fifth step of feeding the test carrier holding the bare chips into a furnace at a predetermined temperature and performing a burn-in process.
【００１９】第１の発明方法の好適な実施態様では、第
１のステップの前に、集積回路を各チップ毎に形成した
ウエハを検査するウエハ検査工程と、チップの電極にバ
ンプを形成するバンプ形成工程と、ウエハを各チップ毎
に切断するダイシング工程と、チップを選別する一次検
査工程とを備えている。また、第５のステップに引き続
き、バーンイン処理後のチップを選別する二次検査工程
と、チップの外観検査を行う外観検査工程とを備えてい
る。更には、二次検査工程に次いで、チップ外観検査工
程前に電極パッドに形成されたバンプを物理的に除去す
るバンプ除去工程を有する。バンプを物理的に除去する
際には、例えばエアーナイフ手段によりエアージェット
を吹き付けてバンプを電極パッドから吹き切る方式、或
いは切断工具を使ってバンプを電極パッドから切断する
方式等がある。いずれの場合もバンプを除去すると共に
除去されたバンプ吸引も同時に行なう。In a preferred embodiment of the first invention method, before the first step, a wafer inspection step for inspecting a wafer on which an integrated circuit is formed for each chip, and a bump for forming a bump on an electrode of the chip are provided. The method includes a forming step, a dicing step of cutting a wafer into chips, and a primary inspection step of selecting chips. Further, subsequent to the fifth step, there is provided a secondary inspection step of selecting chips after the burn-in processing and an appearance inspection step of performing an appearance inspection of the chips. Further, after the secondary inspection step, the method includes a bump removal step of physically removing the bumps formed on the electrode pads before the chip appearance inspection step. When physically removing the bump, for example, there is a method of blowing off the bump from the electrode pad by blowing an air jet by an air knife means, or a method of cutting the bump from the electrode pad using a cutting tool. In either case, the bumps are removed and the removed bumps are sucked at the same time.
【００２０】ウエハ検査工程で行う検査は、ダイシング
前の各チップの品質を確認する検査であって、例えば直
流特性試験を行う。各チップの一次検査は、ダイシング
した後のチップの品質を確認するための機能試験を中心
とする検査であって、その検査項目には、例えば、チッ
プのオープン・ショートを検査するコンタクト試験、素
子の電荷帯電時間を測定するホールド試験、電流特性試
験、ルーズファンクション試験等がある。チップの二次
検査は、バーンイン後のチップの品質を確認する機能試
験及びエージングによる初期不良品を検出する検査であ
って、その検査項目には、一次検査工程で行う検査項目
に加えて、実使用レベルでの性能を確認する試験、動作
速度レベルを確認する試験等がある。The inspection performed in the wafer inspection process is an inspection for confirming the quality of each chip before dicing, and for example, a DC characteristic test is performed. The primary inspection of each chip is an inspection centered on a functional test for confirming the quality of the chip after dicing, and the inspection items include, for example, a contact test for inspecting open / short of the chip, an element test, There are a hold test, a current characteristic test, a loose function test, and the like for measuring the charge time of the device. The secondary inspection of the chip is a function test to confirm the quality of the chip after burn-in and an inspection to detect the initial defective product due to aging. The inspection items include the inspection items performed in the primary inspection process and the actual inspection items. There are tests to confirm the performance at the use level, tests to confirm the operation speed level, and the like.
【００２１】[0021]
【発明の実施の形態】以下に、添付図面を参照し、実施
例を挙げて本発明の実施の形態を具体的かつ詳細に説明
する。テストキャリアの実施形態例 本実施形態例は、第１の発明に係るテストキャリアの実
施形態の一例であって、図１（ａ）は本実施形態例のテ
ストキャリアの要部であるコンタクトシートの構成を示
す模式的斜視図、図１（ｂ）はコンタクトシートの配線
パターンの内側端子の模式的拡大図、及び図１（ｃ）は
配線パターンの縦断面図である。図２（ａ）はテストキ
ャリア５０を使って検査するベアチップの斜視図、及び
図２（ｂ）は図２（ａ）に示したベアチップの電極パッ
ド" Ａ "の拡大斜視図である。本実施形態例のテストキ
ャリアは、電極パッドにバンプを有するベアチップを保
持し、ベアチップの電極パッドを外部の検査装置に接続
させるテストキャリアであって、コンタクトシート１０
の構成を除いて、図７〜図９に示した従来のテストキャ
リア１０と同じ構成を備えている。Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. Example of Embodiment of Test Carrier This embodiment is an example of the embodiment of the test carrier according to the first invention, and FIG. 1A shows a contact sheet which is a main part of the test carrier of this embodiment. FIG. 1B is a schematic enlarged view of an inner terminal of a wiring pattern of a contact sheet, and FIG. 1C is a longitudinal sectional view of the wiring pattern. FIG. 2A is a perspective view of a bare chip to be inspected using the test carrier 50, and FIG. 2B is an enlarged perspective view of the electrode pad "A" of the bare chip shown in FIG. 2A. Test carrier of the embodiment retains the bare chip having a bump on the electrode pad, a test carrier for connecting the electrode pads of the bare chip to an external testing device, contact sheet 1 0
Except for the configuration described above, the configuration is the same as that of the conventional test carrier 10 shown in FIGS.
【００２２】コンタクトシート５０は、ポリイミドで形
成された厚さ５０μm以下のシートであって、ベアチッ
プを載せて、キャリア蓋１４とキャリアベース１６との
間に介在し、図１（ａ）に示すように、配線パターン５
２を備え、図９（ｃ）に示す従来のコンタクトシート１
７の貫通孔３９と同じ位置に貫通孔５４を備えている。
コンタクトシート５０は、外部の検査装置と接続する外
側端子５６を外側に有し、ベアチップの各電極パッドと
一致する位置に、図１（ｂ）に示すように、内側端子５
８を有する。外側端子５６と内側端子５８とは、配線パ
ターン５２により接続されている。配線パターン５２
は、図１（ｃ）に示すように、Ｃｕ層５２ａと、Ｃｕ層
５２Ａ上に形成されたＮｉ層５２ｂと、Ｎｉ層５２ｂ上
に設けられたＡｕメッキ層５２ｃとの積層金属膜で形成
されている。内側端子５８は、図１（ｃ）に示す配線パ
ターン５２と同じ材料で形成され、バンプを備えていな
い。The contact sheet 50 is a sheet made of polyimide and having a thickness of 50 μm or less. The contact sheet 50 has a bare chip mounted thereon and is interposed between the carrier lid 14 and the carrier base 16 as shown in FIG. And wiring pattern 5
2 and a conventional contact sheet 1 shown in FIG.
7 is provided with a through hole 54 at the same position as the through hole 39.
The contact sheet 50 has outer terminals 56 connected to an external inspection device on the outside, and the inner terminals 5 are located at positions corresponding to the respective electrode pads of the bare chip as shown in FIG.
8 The outer terminal 56 and the inner terminal 58 are connected by the wiring pattern 52. Wiring pattern 52
As shown in FIG. 1C, is formed of a laminated metal film of a Cu layer 52a, a Ni layer 52b formed on the Cu layer 52A, and an Au plating layer 52c provided on the Ni layer 52b. ing. The inner terminal 58 is formed of the same material as the wiring pattern 52 shown in FIG. 1C, and does not include a bump.
【００２３】本実施形態例のテストキャリア１０に装着
するベアチップ６０は、図２（ａ）及び（ｂ）に示すよ
うに、Ａｌ製の電極パッド６２にバンプ６４を有するベ
アチップである。バンプ６４は、金（Ａｕ）、又は金合
金、例えばＡｕとＰｄとの合金で形成され、例えばバン
プボンダー又は熱圧着方式で電極パッド６２上に接合さ
れる。As shown in FIGS. 2A and 2B, the bare chip 60 mounted on the test carrier 10 according to the present embodiment is a bare chip having a bump 64 on an electrode pad 62 made of Al. The bump 64 is formed of gold (Au) or a gold alloy, for example, an alloy of Au and Pd, and is bonded onto the electrode pad 62 by, for example, a bump bonder or a thermocompression bonding method.
【００２４】本実施形態例では、ベアチップ６０の電極
パッド６２は、Ａｕ層又はＡｕとＰｄとの合金で形成さ
れたバンプ６０を備え、一方、コンタクトシート５０の
配線パターン５２の内側端子５８は、図１（ｃ）に示す
ように、Ａｕメッキ層５２ｃを上層に有するパッドとし
て形成されているので、電極パッド６２上のバンプ６４
と内側端子５８とを５ｇ／ピン位の小さい押圧力で接触
させることにより、電気的に導通させることができる。
よって、従来のバンプ付きコンタクトシートからバンプ
無しコンタクトシートいわゆる通常のＴＡＢフィルムと
同レベルのシートを使用できるため、大幅なコストメリ
ットが得られる。さらに低加圧での安定コンタクトが可
能であるため、内側端子５８の損傷が小さく、コンタク
トシート５０の寿命が長くなる。ベアチップ電極の摩耗
が少なくなるためボンディング性の劣化を防止できる。
等のメリットを得ることが出来る。In this embodiment, the electrode pads 62 of the bare chip 60 include the bumps 60 formed of an Au layer or an alloy of Au and Pd, while the inner terminals 58 of the wiring pattern 52 of the contact sheet 50 are As shown in FIG. 1C, the bump 64 on the electrode pad 62 is formed as a pad having the Au plating layer 52c as an upper layer.
By bringing the inner terminal 58 into contact with the inner terminal 58 with a small pressing force of about 5 g / pin, electrical conduction can be achieved.
Therefore, since a contact sheet having no bump and a so-called ordinary TAB film can be used from a conventional contact sheet with bumps, a significant cost advantage can be obtained. Further, since stable contact can be performed under low pressure, damage to the inner terminals 58 is small, and the life of the contact sheet 50 is prolonged. Since the wear of the bare chip electrode is reduced, deterioration of the bonding property can be prevented.
Etc. can be obtained.
【００２５】テストキャリアの実施形態例の改変例 本改変例のテストカセットは、第２の発明に係るテスト
カセットの実施形態の一例であって、ダイシングする前
のウエハ上のチップをそのままでバーンイン処理できる
テストカセットである。本改変例のテストカセットで
は、図示しないが、実施形態例１のテストキャリアを改
変して、キャリア本体、キャリア蓋、キャリアベース及
びコンタクトシートが、ウエハ上の各チップの電極パッ
ドとコンタクトシートの配線パターンの内側端子とを電
気的に接触させる構成になっている。 Modified Example of Embodiment of Test Carrier The test cassette of this modified example is an example of the embodiment of the test cassette according to the second invention, in which a chip on a wafer before dicing is burn-in as it is. A test cassette that can be used. In the test cassette of this modification, although not shown, the test carrier of the first embodiment is modified so that the carrier body, the carrier lid, the carrier base, and the contact sheet are connected to the electrode pads of each chip on the wafer and the wiring of the contact sheet. The inner terminals of the pattern are electrically contacted.
【００２６】ベアチップの検査方法の実施形態例１ 本実施形態例は、第１の発明方法に係るベアチップの検
査方法の実施形態の一例であって、図３は本実施形態例
のベアチップの検査手順のフローチャートである。先
ず、ステップＳ１で、集積回路を各チップ毎に形成した
ウエハを検査する。次に、ステップＳ２で、ウエハ上の
各チップの電極パッドにバンプを形成する。続いて、ス
テップＳ３で、ダイシングして各半導体チップに分割
し、ベアチップとする。ステップＳ２とステップＳ３
は、順序が逆転する場合もある。次に、ステップＳ４
で、従来と同様にして各ベアチップをテストキャリアに
装着し、ステップＳ５で一次検査を行う。次いで、ステ
ップＳ６でバーンイン処理を行って、ベアチップにスト
レスを印可し、ステップＳ７で、バーンイン処理後のベ
アチップについて二次検査を行う。最後に、ステップＳ
８で、テストキャリアからベアチップを取り外し、良品
のみを出荷する。また、バンプ無しベアチップを必要と
するときには、ステップＳ９に移行し、物理的にバンプ
を除去して出荷する。本実施形態例のベアチップの検査
方法によれば、バンプ付きベアチップでも、バンプ無し
ベアチップでも出荷することができる。 First Embodiment of Inspection Method of Bare Chip This embodiment is an example of an embodiment of a method of inspecting a bare chip according to the first invention method, and FIG. 3 shows a procedure of inspecting a bare chip according to this embodiment. It is a flowchart of FIG. First, in step S1, a wafer on which an integrated circuit is formed for each chip is inspected. Next, in step S2, bumps are formed on the electrode pads of each chip on the wafer. Subsequently, in step S3, dicing is performed to divide the semiconductor chips into bare chips. Step S2 and step S3
May be reversed in order. Next, step S4
Then, each bare chip is mounted on a test carrier in the same manner as in the related art, and a primary inspection is performed in step S5. Next, in step S6, a burn-in process is performed to apply stress to the bare chip, and in step S7, a secondary inspection is performed on the bare chip after the burn-in process. Finally, step S
At 8, the bare chip is removed from the test carrier, and only non-defective products are shipped. When a bare chip without bumps is required, the process proceeds to step S9, and the bumps are physically removed before shipping. According to the bare chip inspection method of the present embodiment, either a bare chip with bumps or a bare chip without bumps can be shipped.
【００２７】ウエハの検査方法の実施形態例 本実施形態例は、第２の発明方法に係るウエハの検査方
法の実施形態の一例であって、図４は本実施形態例のウ
エハの検査手順のフローチャートである。先ず、ステッ
プＳ１で、集積回路を各チップ毎に形成したウエハを検
査する。次に、ステップＳ２で、ウエハ上の各チップの
電極パッドにバンプを形成する。続いて、ステップＳ３
で、ウエハをテストカセットに装着し、ステップＳ４で
各チップの一次検査を行う。次いで、ステップＳ５でバ
ーンイン処理を行って、ベアチップにストレスを印可
し、ステップＳ６で、バーンイン処理後のベアチップに
ついて二次検査を行う。次いで、ステップＳ７で、テス
トカセットからウエハを取り外し、ステップＳ８で、ダ
イシングして各半導体チップに分割し、ベアチップとす
る。最後に、良品であれば、出荷する。また、バンプ無
しベアチップを必要とするときには、ステップＳ９に移
行し、物理的にバンプを除去して出荷する。 Embodiment of Wafer Inspection Method This embodiment is an example of an embodiment of a wafer inspection method according to the second invention method, and FIG. 4 shows a wafer inspection procedure of this embodiment. It is a flowchart. First, in step S1, a wafer on which an integrated circuit is formed for each chip is inspected. Next, in step S2, bumps are formed on the electrode pads of each chip on the wafer. Subsequently, step S3
Then, the wafer is mounted on the test cassette, and the primary inspection of each chip is performed in step S4. Next, in step S5, a burn-in process is performed to apply stress to the bare chip, and in step S6, a secondary inspection is performed on the bare chip after the burn-in process. Next, in step S7, the wafer is removed from the test cassette, and in step S8, the wafer is diced and divided into semiconductor chips to obtain bare chips. Finally, if the product is good, it will be shipped. When a bare chip without bumps is required, the process proceeds to step S9, and the bumps are physically removed before shipping.
【００２８】本実施形態例では、ウエハ上の各チップを
同時にバーンイン処理して、二次検査を行うので、検査
効率が極めて高い。また、本実施形態例のベアチップの
検査方法によれば、バンプ付きベアチップでも、バンプ
無しベアチップでも出荷することができる。In the present embodiment, since each chip on the wafer is burned in at the same time and the secondary inspection is performed, the inspection efficiency is extremely high. Further, according to the bare chip inspection method of the present embodiment, it is possible to ship a bare chip with bumps or a bare chip without bumps.
【００２９】[0029]
【発明の効果】本発明によれば、金（Ａｕ）又は金合金
層を上面に有するバンプの形成されていない平坦なパッ
ドとしてコンタクトシートの端子パッドを形成し、ベア
チップの電極パッド上に金（Ａｕ）又は金合金製バンプ
を形成し、電極パッドと端子パッドとを接触させること
により、チップを外部の検査装置に接続させるテストキ
ャリアを実現している。本発明では、従来の電極のＡｌ
層又はＡｌ酸化膜とバンプのＡｕ層との接触に代えて、
電極パッドのＡｕ又はＡｕ合金製バンプとＡｕ面を有す
る端子パッドのＡｕ層同士の接触であるから、低加圧で
確実なコンタクトが可能になり、コンタクトシートの内
側端子の損傷が小さく、シートの寿命が長くなる。ま
た、ベアチップ電極の摩耗、損傷が少なくなるためボン
ディング性の劣化を防止できる。更に、従来のバンプ付
きコンタクトシートからバンプ無しコンタクトシートい
わゆる通常のＴＡＢフィルムと同レベルのシートを使用
できるため、大幅なコストダウンを図ることが出来る等
のメリットを得ることが出来る。第１の発明方法のベア
チップの検査方法は、ベアチップの電極パッドを損傷す
ることなく、経済的にベアチップの検査を行う検査方法
を実現している。第２の発明方法のウエハの検査方法
は、ウエハ上のダイシング前のチップを同時に検査でき
るため、第１の方法よりさらに経済的に検査する検査方
法を実現している。According to the present invention, a terminal pad of a contact sheet is formed as a flat pad having a gold (Au) or gold alloy layer on an upper surface on which no bump is formed, and a gold (Au) or gold alloy layer is formed on an electrode pad of a bare chip. A test carrier for connecting a chip to an external inspection device is realized by forming a bump made of Au) or a gold alloy and bringing an electrode pad and a terminal pad into contact with each other. In the present invention, the conventional electrode Al
Instead of contacting the layer or Al oxide film with the Au layer of the bump,
Since the Au or Au alloy bump of the electrode pad and the Au layer of the terminal pad having the Au surface are in contact with each other, reliable contact can be performed with low pressure, damage to the inner terminals of the contact sheet is small, and Long life. Further, since the wear and damage of the bare chip electrode are reduced, deterioration of the bonding property can be prevented. Further, since a bumpless contact sheet can be used from a conventional bumped contact sheet, a sheet having the same level as a so-called ordinary TAB film, it is possible to obtain advantages such as drastic cost reduction. The method for inspecting a bare chip according to the first invention realizes an inspection method for inspecting a bare chip economically without damaging electrode pads of the bare chip. The wafer inspection method according to the second aspect of the present invention realizes a more economical inspection method than the first method, because chips before dicing on the wafer can be simultaneously inspected.
【図１】図１（ａ）は本実施形態例のテストキャリアの
要部であるコンタクトシートの構成を示す模式的斜視
図、図１（ｂ）はコンタクトシートの配線パターンの内
側端子の模式的拡大図、及び図１（ｃ）は配線パターン
の縦断面図である。FIG. 1A is a schematic perspective view showing a configuration of a contact sheet as a main part of a test carrier according to an embodiment of the present invention, and FIG. 1B is a schematic view of an inner terminal of a wiring pattern of the contact sheet. The enlarged view and FIG. 1C are longitudinal sectional views of the wiring pattern.
【図２】図２（ａ）はテストキャリア１０を使って検査
するベアチップの斜視図、及び図２（ｂ）は図２（ａ）
に示したベアチップの電極パッドの拡大斜視図図であ
る。FIG. 2A is a perspective view of a bare chip to be inspected using a test carrier 10, and FIG. 2B is FIG. 2A.
FIG. 3 is an enlarged perspective view of an electrode pad of the bare chip shown in FIG.
【図３】ベアチップの検査方法の実施形態例のベアチッ
プの検査手順のフローチャートである。FIG. 3 is a flowchart of a bare chip inspection procedure according to an embodiment of the bare chip inspection method.
【図４】ウエハの検査方法の実施形態例のウエハ検査の
検査手順のフローチャートである。FIG. 4 is a flowchart of an inspection procedure of a wafer inspection according to an embodiment of the wafer inspection method.
【図５】従来のベアチップの検査手順のフローチャート
である。FIG. 5 is a flowchart of a conventional bare chip inspection procedure.
【図６】図６（ａ）はベアチップの斜視図、図６（ｂ）
はベアチップの電極パッド" Ａ"の拡大図、及び図６
（ｃ）は電極パッドの断面図である。6 (a) is a perspective view of a bare chip, and FIG. 6 (b)
Is an enlarged view of bare chip electrode pad "A", and FIG.
(C) is a sectional view of the electrode pad.
【図７】従来のテストキャリアの構成を示す斜視図であ
る。FIG. 7 is a perspective view showing a configuration of a conventional test carrier.
【図８】図７のテストキャリアを組み込んだ状態の矢視
Ｉ−Ｉの縦断面図である。8 is a vertical sectional view taken along a line II in a state where the test carrier of FIG. 7 is incorporated.
【図９】図９（ａ）、（ｂ）、（ｃ）、（ｄ）及び
（ｅ）は、それぞれ、従来のテストキャリアのキャリア
ベース、弾性体、コンタクトシートの斜視図、内側端子
の拡大図、内側端子の断面図である。9 (a), 9 (b), 9 (c), 9 (d) and 9 (e) are perspective views of a carrier base, an elastic body, and a contact sheet of a conventional test carrier, respectively, and enlarged inner terminals. It is a figure and sectional drawing of an inner terminal.
【図１０】図１０（ａ）、（ｂ）、（ｃ）及び（ｄ）
は、それぞれ、ベアチップ、金バンプめっき付きベアチ
ップ、ベアチップをソケットに装着した状態、及び、バ
ーンインした状態でのソケットの断面図である。FIG. 10 (a), (b), (c) and (d)
FIG. 3 is a cross-sectional view of a bare chip, a bare chip with gold bump plating, a state in which the bare chip is mounted on the socket, and a state in which the bare chip is burned in, respectively.
１０ テストキャリア １２ キャリア本体 １４ キャリア蓋 １６ キャリアベース １７ コンタクトシート １８ キャリア枠 ２０ キャリア蓋止め壁 ２２ 切れ込み部 ２４ 蓋上部 ２６ 側壁 ２８ チップ押圧部 ３０ 突出部 ３２ コイルバネ ３３、３５、３９ 貫通孔 ３４ 凹部 ３６ 弾性体 ３８ 配線パターン ４０ 内側端子 ４２ 外側端子 ４４ バンプ ５０ 実施形態例のテストキャリアのコンタクトシート ５２ 配線パターン ５４ 貫通孔 ５６ 外側端子 ５８ 内側端子 ６０ ベアチップ ６２ 電極パッド ６４ バンプ DESCRIPTION OF SYMBOLS 10 Test carrier 12 Carrier main body 14 Carrier lid 16 Carrier base 17 Contact sheet 18 Carrier frame 20 Carrier lid stopper wall 22 Cutout part 24 Upper lid part 26 Side wall 28 Chip pressing part 30 Projection part 32 Coil spring 33, 35, 39 Through hole 34 Depression 36 Elastic body 38 Wiring pattern 40 Inner terminal 42 Outer terminal 44 Bump 50 Contact sheet of test carrier of embodiment 52 Wiring pattern 54 Through hole 56 Outer terminal 58 Inner terminal 60 Bear chip 62 Electrode pad 64 Bump
Claims (12)
バンプを有するベアチップを保持してテスト、バーンイ
ン処理すると共に、ベアチップの電極パッドを外部の検
査装置に接続させるテストキャリアであって、 バンプを有するベアチップの電極と接触する金（Ａｕ）
層を上面に有する端子パッドを一方の端部に、外部の検
査装置に接続する接続端子を他方の端部にそれぞれ有
し、一方の端部をベアチップの電極パッドに対応した位
置に設けた配線パターンを備えたコンタクトシートと、 コンタクトシートを介してベアチップを支持するキャリ
アベースと、 キャリアベース上にコンタクトシートを介して貫通中空
部を有するキャリア本体と、 キャリア本体の貫通中空部に貫入してベアチップに接
触、押圧して、バンプを有するベアチップの電極パッド
とコンタクトシートの端子パッドとを電気的に接触させ
るキャリア蓋体とを有し、コンタクトシートの端子パッ
ドは、バンプの形成されていない平坦なパッドとして形
成され、配線パターンを介してベアチップの電極パッド
を外部の検査装置に接続させることを特徴とするテスト
キャリア。1. A test carrier for holding a bare chip having a gold (Au) or gold alloy bump on an electrode pad, performing test and burn-in processing, and connecting the bare chip electrode pad to an external inspection device. Gold (Au) in contact with bare chip electrodes having bumps
A wiring having a terminal pad having a layer on the upper surface at one end and a connection terminal for connecting to an external inspection device at the other end, and one end provided at a position corresponding to the electrode pad of the bare chip. A contact sheet provided with a pattern, a carrier base supporting the bare chip via the contact sheet, a carrier body having a hollow through portion on the carrier base via the contact sheet, and a bare chip penetrating into the hollow through portion of the carrier body And a carrier lid body that is in contact with and pressed to electrically contact the electrode pads of the bare chip having bumps and the terminal pads of the contact sheet, and the terminal pads of the contact sheet are flat without bumps. It is formed as a pad, and the bare chip electrode pad can be connected to an external inspection device via a wiring pattern. Test career characterized by.
凹部を備え、その凹部に弾性体を収容していることを特
徴とする請求項１記載のテストキャリア。2. The test carrier according to claim 1, wherein the carrier base has a concave portion below the bare chip, and an elastic body is accommodated in the concave portion.
有し、かつ弾性体は、凹部に収容されたときに、キャリ
アベースの貫通開口部に連通する貫通孔を有し、コンタ
クトシートは、キャリアベース上に配置されたときに、
弾性体の貫通孔に連通する貫通孔を有することを特徴と
する請求項２に記載のテストキャリア。3. The carrier base has a through-opening in the recess, and the elastic body has a through-hole communicating with the through-opening of the carrier base when housed in the recess. When placed on the carrier base,
The test carrier according to claim 2, further comprising a through hole communicating with the through hole of the elastic body.
空部に貫入してベアチップに接触し、押圧するチップ押
圧部を下部に有し、キャリア本体に着脱自在に掛止さ
れ、かつ内蔵するバネによりチップ押圧部をベアチップ
に対して押圧して、ベアチップの電極パッドとコンタク
トシートの配線パターンの端子パッドとを電気的に接触
させることを特徴とする請求項１から３のいずれか１項
に記載のテストキャリア。4. The carrier lid has a chip pressing portion at its lower portion which penetrates into the through hollow portion of the carrier body and contacts and presses the bare chip, and is detachably hooked to the carrier body and has a built-in spring. The chip pressing portion is pressed against the bare chip to electrically contact the electrode pads of the bare chip with the terminal pads of the wiring pattern of the contact sheet. Test carrier.
を使って、電極パッドにバンプを備えたベアチップを検
査する方法であって、テスト、バーンイン処理に際し、 光学的な位置合わせ装置を使って、ベアチップの電極パ
ッドとコンタクトシートの端子パッドとを位置合わせ
し、ベアチップとコンタクトシートとの位置合わせデー
タを得る第１のステップと、 位置合わせデータに基づいて、ベアチップの電極パッド
とコンタクトシートの端子パッドとが相互に一致するよ
うに、コンタクトシート上にベアチップを位置決めし
て、ベアチップをコンタクトシート上に配置する第２の
ステップと、 キャリアベースの貫通開口部、弾性体の貫通孔、及びコ
ンタクトシートの貫通孔を介して、ベアチップを吸引
し、コンタクトシート上に仮固定する第３のステップ
と、 チップ押圧部を下方にしてキャリア蓋体をキャリア本体
の貫通中空部に貫入させ、チップ押圧部でベアチップを
押圧して、ベアチップの電極パッドとコンタクトシート
の端子パッドとを電気的に接触させる第４のステップ
と、 ベアチップを保持したテストキャリアを所定の温度の炉
に送入してバーンイン処理する第５のステップとを備え
ていることを特徴とするベアチップの検査方法。5. A method for inspecting a bare chip provided with a bump on an electrode pad using the test carrier according to claim 3 or 4, wherein an optical alignment device is used for test and burn-in processing. A first step of aligning the electrode pads of the bare chip with the terminal pads of the contact sheet to obtain alignment data of the bare chip and the contact sheet, and the electrode pads of the bare chip and the terminals of the contact sheet based on the alignment data. A second step of positioning the bare chip on the contact sheet and arranging the bare chip on the contact sheet so that the pad and the pad coincide with each other; a through opening of the carrier base, a through hole of the elastic body, and the contact sheet Suction the bare chip through the through hole and temporarily fix it on the contact sheet Third step: The carrier lid is penetrated into the through hollow portion of the carrier body with the chip pressing portion downward, the bare chip is pressed by the chip pressing portion, and the electrode pads of the bare chip and the terminal pads of the contact sheet are electrically connected. A fourth step of bringing the test carrier holding the bare chip into a furnace having a predetermined temperature and performing a burn-in process by performing a burn-in process.
ハ検査工程と、 各チップの電極にバンプを形成するバンプ形成工程と、 ウエハを各チップ毎に切断するダイシング工程と、 各チップを選別する一次検査工程とを備えていることを
特徴とする請求項５に記載のベアチップの検査方法。6. A wafer inspection step for inspecting a wafer on which an integrated circuit is formed for each chip, a bump formation step for forming a bump on an electrode of each chip, and a step of: The bare chip inspection method according to claim 5, further comprising: a dicing step of cutting into chips; and a primary inspection step of selecting each chip.
処理後のチップを選別する二次検査工程と、 チップの外観検査を行う外観検査工程とを備えることを
特徴とする請求項５又は６に記載のベアチップの検査方
法。7. The method according to claim 5, further comprising, following the fifth step, a secondary inspection step of selecting chips after the burn-in processing, and an appearance inspection step of performing an appearance inspection of the chips. Inspection method of bare chip.
査工程前に電極パッドに形成されたバンプを物理的に除
去するバンプ除去工程を有することを特徴とする請求項
７に記載のベアチップの検査方法。8. The bare chip according to claim 7, further comprising a bump removing step of physically removing bumps formed on the electrode pads before the chip appearance inspection step, after the secondary inspection step. Inspection methods.
プ個片対応であるが、これをウエハー全面が保持可能に
したウエハーカセットを用いて、電極パッドにバンプを
備えてウエハ上に形成された各チップを検査するウエハ
の検査方法であって、 テスト、バーンイン処理に際し、光学的な位置合わせ装
置を使って、ウエハーの電極パッドとコンタクトシート
の端子パッドとを位置合わせし、ウエハーとコンタクト
シートとの位置合わせデータを得る第１のステップと、 位置合わせデータに基づいて、ウエハーの電極パッドと
コンタクトシートの端子パッドとが相互に一致するよう
に、コンタクトシート上にウエハを位置決めして、ウエ
ハをコンタクトシート上に配置する第２のステップと、 ウエハーカセットベースの貫通開口部、異方導電性シー
トの貫通孔、及びコンタクトシートの貫通孔を介して、
ウエハを吸引し、コンタクトシート上に仮固定する第３
のステップと、 チップ押圧部を下方にしてカセット蓋体をカセット本体
の貫通中空部に貫入させ、チップ押圧部で、ウエハ裏面
を押圧して、チップの電極パッドとコンタクトシートの
端子パッドとを電気的に接触させる第４のステップと、 ウエハを保持したカセットを所定の温度の炉に送入して
バーンイン処理する第５のステップとを備えていること
を特徴とするウエハの検査方法。9. The test carrier according to claim 1, which is compatible with individual chips, but is formed on a wafer with bumps on electrode pads using a wafer cassette capable of holding the entire surface of the wafer. This is a wafer inspection method for inspecting each chip. In the test and burn-in processing, the electrode pads of the wafer and the terminal pads of the contact sheet are aligned using an optical alignment device. A first step of obtaining the alignment data of the step (a), and positioning the wafer on the contact sheet based on the alignment data so that the electrode pads of the wafer and the terminal pads of the contact sheet coincide with each other. A second step of arranging on a contact sheet; a through-opening of a wafer cassette base; Through the through hole of the sheet, and the through hole of the contact sheet,
3rd to suck the wafer and temporarily fix it on the contact sheet
Step, the chip cover is made to penetrate through the through-hole of the cassette body with the chip pressing portion downward, and the chip pressing portion presses the back surface of the wafer to electrically connect the electrode pads of the chip and the terminal pads of the contact sheet. A fourth step of bringing the cassette holding the wafers into a furnace at a predetermined temperature and performing a burn-in process by performing a burn-in process.
ハ検査工程と、 各チップの電極にバンプを形成するバンプ形成工程とを
備えていることを特徴とする請求項９に記載のウエハの
検査方法。10. The method according to claim 1, further comprising, before the first step, a wafer inspection step of inspecting a wafer on which an integrated circuit is formed for each chip, and a bump formation step of forming a bump on an electrode of each chip. The method for inspecting a wafer according to claim 9, wherein:
ン処理後のウエハーを選別する二次検査工程と、 ウエハを各チップ毎に切断するダイシング工程とを備え
ることを特徴とする請求９又は１０に記載のウエハの検
査方法。11. The method according to claim 9, further comprising, following the fifth step, a secondary inspection step of selecting a wafer after the burn-in processing, and a dicing step of cutting the wafer into individual chips. Wafer inspection method.
に形成されたバンプを物理的に除去するバンプ除去工程
を有することを特徴とする請求項１１に記載のウエハの
検査方法。12. The wafer inspection method according to claim 11, further comprising a bump removing step of physically removing the bumps formed on the electrode pads after the dicing step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11050665A JP3129305B2 (en) | 1999-02-26 | 1999-02-26 | Test carrier and bare chip inspection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11050665A JP3129305B2 (en) | 1999-02-26 | 1999-02-26 | Test carrier and bare chip inspection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000249739A true JP2000249739A (en) | 2000-09-14 |
| JP3129305B2 JP3129305B2 (en) | 2001-01-29 |
Family
ID=12865259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11050665A Expired - Fee Related JP3129305B2 (en) | 1999-02-26 | 1999-02-26 | Test carrier and bare chip inspection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3129305B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010212091A (en) * | 2009-03-10 | 2010-09-24 | Alps Electric Co Ltd | Elastic contact |
| WO2013176127A1 (en) * | 2012-05-23 | 2013-11-28 | 株式会社アドバンテスト | Test carrier |
| KR101375098B1 (en) | 2011-10-04 | 2014-03-18 | 가부시키가이샤 아드반테스트 | Carrier for testing |
| US8789263B2 (en) | 2010-05-10 | 2014-07-29 | Advantest Corporation | Carrier disassembling apparatus and carrier disassembling method |
| JP7143491B1 (en) | 2021-07-21 | 2022-09-28 | 株式会社アドバンテスト | Test carrier and electronic component test equipment |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714910U (en) * | 1993-08-25 | 1995-03-14 | 株式会社キョウワ | Accessory fittings |
| JP6007379B1 (en) * | 2015-12-10 | 2016-10-12 | 株式会社壮健 | Auxiliary device to improve sleep apnea syndrome |
-
1999
- 1999-02-26 JP JP11050665A patent/JP3129305B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010212091A (en) * | 2009-03-10 | 2010-09-24 | Alps Electric Co Ltd | Elastic contact |
| US8789263B2 (en) | 2010-05-10 | 2014-07-29 | Advantest Corporation | Carrier disassembling apparatus and carrier disassembling method |
| KR101375098B1 (en) | 2011-10-04 | 2014-03-18 | 가부시키가이샤 아드반테스트 | Carrier for testing |
| WO2013176127A1 (en) * | 2012-05-23 | 2013-11-28 | 株式会社アドバンテスト | Test carrier |
| TWI490500B (en) * | 2012-05-23 | 2015-07-01 | Advantest Corp | Test vehicle |
| JP5847932B2 (en) * | 2012-05-23 | 2016-01-27 | 株式会社アドバンテスト | Test carrier |
| JP7143491B1 (en) | 2021-07-21 | 2022-09-28 | 株式会社アドバンテスト | Test carrier and electronic component test equipment |
| JP2023016503A (en) * | 2021-07-21 | 2023-02-02 | 株式会社アドバンテスト | Carrier for test and electronic component testing device |
| US11579187B1 (en) | 2021-07-21 | 2023-02-14 | Advantest Corporation | Test carrier and electronic component testing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3129305B2 (en) | 2001-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3578232B2 (en) | Electrical contact forming method, probe structure and device including the electrical contact | |
| US5483174A (en) | Temporary connection of semiconductor die using optical alignment techniques | |
| US5456404A (en) | Method of testing semiconductor chips with reusable test package | |
| US5640762A (en) | Method and apparatus for manufacturing known good semiconductor die | |
| US5757199A (en) | Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit | |
| JPH0563029A (en) | Semiconductor device | |
| JPH0817198B2 (en) | Method and apparatus for making a connection between a circuit chip and a temporary carrier for burn-in testing | |
| JPH0777556A (en) | Test receptacle and preparation of kgd using test receptacle | |
| JP3741927B2 (en) | Semiconductor chip or package inspection apparatus and inspection method thereof | |
| US5568057A (en) | Method for performing a burn-in test | |
| JP3129305B2 (en) | Test carrier and bare chip inspection method | |
| JPH04234141A (en) | Tab frame; connecting method of it to substrate | |
| US5528157A (en) | Integrated circuit package for burn-in and testing of an integrated circuit die | |
| JPH09274066A (en) | Semiconductor tester, testing method utilizing tester thereof and semiconductor device | |
| JP2894594B2 (en) | Manufacturing method of know good die having solder bump | |
| WO1998012568A1 (en) | Process for producing semiconductor device and semiconductor device | |
| JPH07113840A (en) | Carrier having replaceable substrate used in test of semiconductor die | |
| US6281693B1 (en) | Semiconductor device test board and a method of testing a semiconductor device | |
| US6881593B2 (en) | Semiconductor die adapter and method of using | |
| US6720574B2 (en) | Method of testing a semiconductor chip | |
| JP3036486B2 (en) | Failure analysis method for integrated circuit and failed integrated circuit assembly | |
| JP2932999B2 (en) | Semiconductor chip | |
| JP3128511B2 (en) | Method of forming interconnect for unpackaged semiconductor die test | |
| JP2851778B2 (en) | Socket device | |
| JPH0572268A (en) | Jig for characteristic inspection for tape bonding semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |